JP2004270028A - 半導体装置の製造方法 - Google Patents

Abstract

【課題】ダマシン法銅めっきにおいて、配線の密な所にめっきの盛り上がりが生じて、ＣＭＰ研磨時間の増大によるコストアップ、ディッシング、エロージョン等が起こるのを防止するめっき方法を提供する。
【解決手段】銅めっきの電流ステップを図１に示すように、めっきを成長させる方向とは逆の方向にのみ電流を流すステップを１ステップのみ有するように銅めっきを実施する。このとき、この逆方向電流ステップを１ステップで電流・時間積は１．０〜１２０ｍＡ×ｓｅｃ／ｃｍ^２の範囲の条件で実施する。
【選択図】 図１

Description

本発明は、半導体装置の製造方法に係わり、詳しくは、めっき法を用いたダマシン配線プロセスにおける配線研磨後の配線高さを均一に形成する半導体装置の製造方法に関する。

近年、半導体装置の高集積化及びチップサイズの縮小化に伴い、配線の微細化及び多層配線化が進められており、多層配線構造を形成する方法として、ビアホール及び配線トレンチパターンにＣｕシード層を介して電流めっき法を用いて配線材料となるＣｕを同時または順次に埋め込み、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法により平坦化して配線を形成する、いわゆるダマシンプロセスが一般的に行われている。

一般的なダマシンプロセスについて図面を参照して説明する。図６は、従来のダマシンプロセスの手順を示す工程断面図である。まず、図６（ａ）に示すように、半導体基板４上に形成されたエッチングストップ膜１０と層間絶縁膜５に開口した配線溝パターン６にバリアメタル層７、Ｃｕシード層８を順次形成する。

次に、図６（ｂ）に示すように、電流めっき法を用いてＣｕめっき層９を前記配線溝パターン６が十分に埋設されるまで形成する。次に、図６（ｃ）に示すように、ＣＭＰ法によって層間絶縁膜５が露出するまで表面を平坦化させ、ダマシン配線を形成する。

ここで図７を参照して、前記めっき法の反応形態について説明する。ダマシンプロセスにおいては、微細パターンをボイドなく埋設を行うために、抑制剤１５、光沢剤１６等を含むめっき浴が使用される。抑制剤１５はめっき成長を抑制する効果と、めっき膜質を緻密にする効果を有している。一方、光沢剤１６はめっき成長を促進する効果を有している。図７（ａ）に示すように、成長初期に均一に吸着した前記光沢剤１６は、吸着した表面で保持され続けるため、Ｃｕめっき層９の成長が進んだ図７（ｂ）の状態では、表面の部位によって濃度勾配が生じる。この濃度勾配により、配線溝パターン６の底部の成長が加速されるボトムアップと呼ばれる成長反応が生じる。抑制剤１５は拡散係数が小さいため、図７（ａ）に示すように、配線溝パターン６内より表面上での濃度が高くなっており、平坦部のめっき成長を抑制して、ボトムアップ効果を助長する。しかし、上記の様な光沢剤１６の濃度勾配は配線溝パターン６内が配線材料で埋設された後も継続されているため、図７（ｃ）に示すように配線溝パターン６上が盛り上がってしまう。一方、十分な幅を有する配線溝においては、上述したような光沢剤１６の濃度勾配はほとんど発生しないため、配線溝パターン６上が盛り上ることはない（図６（ｂ）参照）。

上述したように微細パターンをボイドなく埋設するために使用する添加剤の影響により、微細パターン上ではめっき膜の盛り上りが発生する。そのため、図６（ｃ）で示したＣＭＰ工程において、ボトムアップにより盛り上った余剰Ｃｕも含めた層間絶縁膜３上のＣｕを取りきる十分な研磨時間を設定するため、ＣＭＰ工程のコストアップと削り込みによるエロージョン１３やディッシング１４が生じて、配線高さにばらつきが生じている。

米国特許６１４０２４１ 米国特許６３１９８３１Ｂ１ 米国特許６１０７１８６ 米国特許６２４５６７６Ｂ１（特開平１１−２３８７０３号公報） 特開２００１−２１７２０８号公報

上述した従来のダマシンプロセスにおけるＣｕめっき法において、微細パターンをボイドなく埋設するためには、ボトムアップ性を有するめっき浴、及びめっき条件を適用することは必須である。しかしボトムアップ性を有するめっき法においては微細パターン上の盛り上りが発生してしまう。Ｃｕめっきの電流ステップを多段階にする従来例として、特許文献１や特許文献２では、電流ステップを低電流から高電流に切り替える２ステップや低電流ステップ後に無通電ステップを設けることが開示させている。しかしながらこの方法では、微細パターン上の盛り上りを解消することができないため、ＣＭＰ後のエロージョン１３やディッシング１４が避けられない。また特許文献３では、パターン密度の高いところのめっき膜を盛り上げることにより、平滑なＣＭＰが可能であることを開示しているが、ＣＭＰへの負荷が大きく、ＣＭＰコストの増大は避けられない。

また特許文献４では、メッキ液中の抑制剤分子を除去するための逆バイアス電流を印加して、配線溝パターン６上を平坦部と比較して相対的に盛り上げて、平滑なＣＭＰが可能であることを開示している。これは、上述した特許文献３と同様にＣＭＰへの負荷が大きく、ＣＭＰコストの増大は避けられない。特許文献５では、正方向の電流で配線溝パターン６を埋設した後、逆方向の電流を印加することは開示されているが、詳細な条件については記載されておらず、また、極性反転パルスの繰り返し適用が効果的である旨開示しており、デバイスの信頼性に対する影響に関しては、なんら述べられていない。また、逆方向の電流を印加した後の正方向の電流印加条件もデバイスの信頼性に影響を与えるが、その詳細な条件についても記載されていない。

上述したように、従来のダマシンプロセスにおけるＣｕめっき法において、微細パターンをボイドなく埋設するためには、ボトムアップ性を有するめっき浴、及びめっき条件を適用することは必須であるが、ボトムアップ性を有するめっき法においては微細パターン上の盛り上りが発生してしまうため、微細パターンの埋設性やめっき膜質を変化させること無く、微細配線パターン部の盛り上りを解消する方法の開発が求められている。

本発明は、上記問題点に鑑みてなされたものであって、その主たる目的は、ダマシンプロセスにおけるＣｕめっきプロセスにおいて、微細パターンの埋設性やめっき膜質及びデバイスとしての信頼性を低下させること無く、微細パターン部の盛り上りを解消することである。その結果としてＣＭＰのコスト低減とＣＭＰ時に発生するエロージョン１３やディッシング１４を抑制し配線高さが均一なデバイスを形成することができる半導体装置の製造方法を提供することにある。

上記目的を達成するため、本発明の半導体装置の製造方法は、半導体基板上に形成した層間絶縁膜に形成されるビアホール、又は配線溝にシード層を形成した後、電流めっき法を用いて配線材料を埋め込む工程を有する半導体装置の製造方法において、上記めっき法の電流ステップが、めっきを成長させる方向とは逆の方向にのみ電流を流すステップを１ステップのみ有することを特徴とする。上記電流ステップは、めっきを成長させる方向にのみ電流を流す第１のステップと、めっきを成長させる方向とは逆の方向にのみ電流を流す第２のステップと、上記第１のステップと同じ方向にのみ電流を流す第３の電流ステップと、の３個のステップのみから成り、上記第１、第２、第３の順であることを特徴とする。

また本発明の半導体装置の製造方法においては、上記めっきを成長させる方向とは逆の方向にのみ電流を流すステップまたは第２の電流ステップが、電流値と時間の積算の絶対値として、１．０〜１２０ｍＡ×ｓｅｃ／ｃｍ^２の範囲になるように設定されていることが好ましい。

また本発明の半導体装置の製造方法においては、上記第１の電流ステップが、電流値と時間の積算として、１２０〜２７００ｍＡ×ｓｅｃ／ｃｍ^２の範囲になるように設定されていることが好ましい。また上記第１の電流ステップの電流値が、０．５〜１３ｍＡ／ｃｍ^２の範囲であることが好ましい。さらに第３の電流ステップの電流値が、１６〜９０ｍＡ／ｃｍ^２の範囲であることが好ましい。上記配線材料は銅であることが好ましい。

本発明者は、逆方向の電流ステップを有する電流めっき方法について鋭意検討したところ、微細パターン上での盛り上りを抑制するためには逆方向の電流の適用時間及び電流値の最適化が非常に重要であり、また逆方向の電流を印加した後の、正方向の電流値に関しても最適化する必要があることをつきとめた。さらに、逆方向の電流を印加するステップが多くなるほどめっき膜質が低下することをつきとめた。すなわち、逆方向の電流を印加するステップを１ステップのみとし、上記各ステップの好適な条件で電流めっきを行うことにより、良好なめっき膜質が得られ、かつ、微細パターン上での盛り上りを抑制することが可能となり、ＣＭＰで余剰Ｃｕを取りきる時間を短時間化でき、ＣＭＰのコストを下げることが可能となる。またＣＭＰの余剰Ｃｕを取りきる際に発生するエロージョンやディッシングも抑制できるため、配線高さが均一に形成される信頼性の高いＣｕダマシン配線を提供することが可能となる。

次に、本発明の半導体装置の実施の形態について図面を参照して説明する。従来例で示したように、ダマシンプロセスにおけるＣｕめっき工程では、微細なパターンをボイド無く埋設するために、光沢剤と抑制剤を有するめっき浴を用いたボトムアップ性めっきが必要であるが、微細パターン上での盛り上がりが発生する。この原因については先述したが、めっき反応を促進する光沢剤１６の濃度勾配に起因するものである。配線パターン上の盛り上がりを抑制するためには、ボトムアップにより濃度勾配を生じた光沢剤１６の吸着を一度キャンセルし、再度均一に吸着した状態で成長を行えばよいと考えられる。吸着した光沢剤１６を脱離するためには、光沢剤が吸着したＣｕめっき膜表面のＣｕイオンを放出する（以下ストリッピングと呼ぶ）逆方向の電流印加が有効であると考えられる。ただ逆電流の印加はめっき膜質に影響を与えることが考えられるため、べた膜を用いて以下の実験を行った。

半導体基板４上にバリアメタル７層とＣｕシード層８が形成された下地上に、図１に示すような第１の電流ステップ１、第２の電流ステップ２、第３の電流ステップ３から構成される電流ステップを適用しためっき法により、Ｃｕめっき層９を成長させた。図中のＴ１、Ｔ２、Ｔ３はそれぞれ各電流ステップの時間を、Ａ１、Ａ２、Ａ３はそれぞれ各ステップの電流値を示している。

表１に第２の電流ステップ２である逆電流を流すステップ時間（Ｔ２）とその電流値（Ａ２）に対するめっき膜中の欠陥をＴＥＭにより観察した結果を示した。めっき膜の成長及びストリッピングはＣｕイオンによる電子のやり取りによって行われるため、めっき膜の成長量及びストリッピング量は、時間及び電流値の積算量（以下積算電流値）、すなわちＣｕイオンによってやり取りされた電子の総量により決定される。そのため、表中に積算電流値を記してある。

表１よりＣｕめっき膜中の欠陥は、第２の電流ステップ２の積算電流値であるＴ２×Ａ２の絶対値が１２０ｍＡ×ｓｅｃ／ｃｍ^２以下では発生しておらず、それより大きい場合は発生している。積算電流値の絶対値が１２０ｍＡ×ｓｅｃ／ｃｍ^２より大きい、すなわちストリッピング反応が大きく進行しすぎると、Ｃｕめっき膜表面に存在していた抑制剤成分まで除去されてしまうため、膜質が緻密でなくなり欠陥が発生したと考えられる。以上の結果より、逆電流の流すステップの積算電流値の絶対値は、膜質の観点から１２０ｍＡ×ｓｅｃ／ｃｍ^２以下であることが好ましい。逆に、ストリッピング積算電流値の最小値は、Ｃｕ原子全てに光沢剤が吸着しているとして、１ｃｍ^２当りのＣｕ１原子層のＣｕをめっき液に戻すに必要な電荷量と考えても良い。Ｃｕの原子間距離、２．５６Ａ、電子の電荷量、１．６０×１０^−１９クーロン、Ｃｕが２価のイオンになることを考慮すると、最小積算電流値は０．５ｍＡ×ｓｅｃとなる。ウエハー内のバラツキと余裕度を見て、第２の電流ステップ２の積算電流値は１．０ｍＡ×ｓｅｃ以上であることが好ましい。ただし逆電流を印加するステップが２ステップ以上存在する場合には、逆電流ステップの積算電流値の絶対値の総和が１２０ｍＡ/ｃｍ^２以下でも欠陥が発生することが以下の実験より確認された。

図２は、第２の電流ステップ２として−１７．５ｍＡ/ｃｍ^２および−３５ｍＡ/ｃｍ^２を各々１ｓｅｃ間１回および２回適用した場合の欠陥数を評価した結果である。欠陥は、８インチウェハ全面上に配置されている種々のＣｕ配線に断線あるいは欠けが発生している箇所をケーエルエー・テンコール株式会社製欠陥検査装置にてカウントした。注目すべきは、逆電流ステップの積算電流値の絶対値の総和が３５ｍＡ×ｓｅｃ/ｃｍ^２で同一である−１７．５ｍＡ/ｃｍ^２の１ｓｅｃ間の２回反復と−３５ｍＡ/ｃｍ^２の１ｓｅｃ間の１回の適用での結果の相違であり、後者では前者の場合に比べて欠陥数が１／１０以下に減少している点である。このように、欠陥数には逆電流を印加するステップの回数の影響が極めて大きいため、逆電流ステップは１ステップのみとすることが重要である。

次に微細パターン上の盛り上がりを抑制できるかを調べるために以下の実験を行った。

実験方法について、図３を使用して説明する。図３（ａ）に示すように半導体基板４上に形成した層間絶縁膜５に開口した配線溝パターン６上に、バリアメタル層７、Ｃｕシード層８を形成した下地を準備した。

次に図１に示したＣｕめっきの電流ステップを使用して、Ｃｕめっき層９の成長を行った。逆電流を印加するタイミングは図３（ｂ）〜（ｄ）のそれぞれのタイミングで行った（Ｔ１を変化させた）。その後、すべてのサンプルが図３（ｅ）の膜厚までＣｕめっき層９を成長させたサンプルを準備した（Ｔ３を調整した）。比較として、第２の電流ステップ２の無い従来技術の電流ステップを使用して形成したサンプルも準備した。今回の実験では、逆電流の電流値（Ａ２）は、−１６ｍＡ／ｃｍ^２とし、第２の電流ステップ２、すなわち逆電流のステップ時間（Ｔ２）は５ｓｅｃでめっき成長を行った。

表２に図３（ｂ）〜（ｄ）のそれぞれのタイミングで逆方向の電流を印加した、すなわちＴ１を変化させた際の、配線溝パターン６上の盛り上がり（図３（ｅ）内の高さＨ）を段差測定器により測定した結果を示した。

表２より逆方向の電流ステップ、すなわち第２の電流ステップを適用することにより、配線溝パターン６上の盛り上がり高さＨが大幅に低減していることが確認された。Ｔ１が図３（ｃ）のタイミングで設けた場合が、最も盛り上がり高さＨが抑制されているが、これは配線溝パターン６上が最も平坦になった時に、逆方向の電流を印加して、光沢剤１６の濃度勾配をキャンセルしたためである。

実デバイスでは、多層配線をダマシンプロセスにより形成するため、様々な配線幅や配線深さの配線溝パターン６が存在している。我々の検討結果では、第１の電流ステップ１時間であるＴ１を、積算電流値が１２０〜２７００ｍＡ×ｓｅｃ／ｃｍ^２になるように設定した場合に様々な配線幅や配線深さの配線溝パターン６で配線溝パターン６上の盛り上がりＨを最小にすることが可能であることを見出している。上記範囲以外でも効果は得られるが、効果を最大限に得るためには、上記の範囲であることが好ましい。

次に図１の電流ステップにおいて、第１の電流ステップ１の電流値（Ａ１）を変化（Ｔ１×Ａ１は５００ｍＡ×ｓｅｃ／ｃｍ^２で一定）させて、図３（ｅ）に示した上記の実験と同様のサンプルを作成して、配線溝パターン上の盛り上がり高さＨを測定した。その結果を表３として示した。盛り上がり高さＨとしては、ウエハ面内９点での平均値を示してある。９点測定のばらつき幅も表３中に記した。

表３より、第１の電流ステップ１の電流値であるＡ１によって、配線溝パターン６上の盛り上り高さＨはほとんど変化しない。しかし１３ｍＡ／ｃｍ^２以下では面内のバラツキは２０ｎｍ以下であるのに対して、Ａ１が１３ｍＡ／ｃｍ^２より大きい場合には、バラツキの増加が見られる。このバラツキ増加の原因は、ウエハ面内でのボトムアップ成長のバラツキに起因している。ウエハ上に存在する配線溝パターン６では、添加剤の吸着状態が若干ばらついており、ボトムアップによる配線溝パターン６の埋設速度にも若干のバラツキが生じる。仮にそのバラツキを５％程度と仮定した場合、成長速度の大小により５％のばらつきは同一でも、レンジとして考えた場合には、成長速度が速いめっき条件、すなわち電流値が高い条件ほど、そのレンジとしての絶対値は大きくなる。

以上のことより、Ａ１が１３ｍＡ／ｃｍ^２より大きい場合には、バラツキの増加が見られると考えられるため、第１の電流ステップ１の電流値（Ａ１）は１３ｍＡ／ｃｍ^２以下であることが好ましい。しかし、第１の電流ステップの電流値（Ａ１）は０．５ｍＡ／ｃｍ^２以下ではＣｕシード層の溶解速度が寄与してくるため、配線溝の埋設性が劣化してしまうことが我々の実験より既に分かっている。そのため、第１の電流ステップ１の電流値（Ａ１）は０．５〜１３ｍＡ／ｃｍ^２の範囲で設定すると、盛り上り高さＨの抑制が更に効果的となる。

次に図１の電流ステップにおいて、第３の電流ステップ３の電流値（Ａ３）を変化させてべた膜を作成し、深さ方向のＳＩＭＳ分析を行った。第３ステップで形成されためっき膜中に存在するＣ（カーボン）濃度を第１ステップで形成されためっき膜（Ａ１＝７ｍＡ／ｃｍ^２で形成）中に存在するＣ濃度を１とした場合の相対濃度比として表４に示した。

表４よりＡ３の電流値が１６ｍＡ/ｃｍ^２以上でカーボン濃度が減少していることがわかる。これは、逆電流のステップにより添加剤の吸着が一度キャンセルされることに起因する。逆電流により吸着がキャンセルされた後のめっき成長速度がゆっくりの場合添加剤の吸着が再度十分に進行するのに対して、Ａ３の電流値が１６ｍＡ/ｃｍ^２以上のめっき速度では、添加剤の吸着よりめっき成長速度のほうが大きいため膜中への添加剤の主成分であるカーボン（Ｃ）の取り込み量が少ないと考えられる。このカーボンの取り込み量が少ない膜で形成した配線はストレスマイグレーション耐性に優れていることが確認されていることから、Ａ３の電流値は１６ｍＡ/ｃｍ^２以上が好ましい。ただ９０ｍＡ/ｃｍ^２以上のめっき電流ではめっき液中のＣｕイオンの供給に不足が生じることが確認されているため、Ａ３の電流値は１６〜９０ｍＡ/ｃｍ^２の範囲が好ましい。

Ｃｕめっきの電流ステップを多段階にすることにより、Ｃｕめっき成長を制御すること自体は公知であるが、逆方向の電流を適切なタイミングで短時間行うことにより、光沢剤１６の濃度勾配をキャンセルし、配線溝パターン６上の盛り上りを、埋設性や膜質の劣化なく行うことができるという効果は、本願発明者の知見によって得られた新規な事実である。

尚、本発明の上記各電流ステップにおいて、各電流値は一定の値で良い。すなわち、各電流ステップの期間中めっき電流は、上記電流値或いは、電流・めっき時間の積が上記値の範囲であれば、その値で一定で良い。従来技術で推奨されているような、めっき電流をパルス状に電流の向きを変化させたり、電流停止期間を設けたりするような、複雑な制御は不要である。

上記した本発明の実施の形態についてさらに詳細に説明すべく、本発明のＣｕめっきの電流ステップを適用したダマシンプロセスの具体的な実施例について図面を参照して説明する。

（実施例１）
まず、本発明の第１の実施例に係るダマシンプロセスについて、図４を参照して説明する。図４は、本発明のＣｕめっきの電流ステップを適用したダマシンプロセスの手順を示す工程断面図である。

まず、図４（ａ）に示すように、公知の方法により、半導体基板４上にＣＶＤ法、プラズマＣＶＤ法等を用いて、エッチングストップ膜１０、層間絶縁膜５を、５０ｎｍ、３００ｎｍの膜厚で順次形成する。その後、層間絶縁膜５の上に、露光の光の反射を抑制するための反射防止膜１１を５０ｎｍ程度堆積した後、配線溝パターン６を形成するための化学増幅型レジストを５００ｎｍ程度塗布し、ＫｒＦフォトリソグラフィーによる露光、現像を行い、レジストパターン１２を形成する。

次に、図４（ｂ）に示すように、公知のドライエッチングにより反射防止膜１１、層間絶縁膜５、エッチングストップ膜１０を順次エッチングして、それらを貫通する配線溝パターン６を形成する。その後、酸素プラズマアッシング及び有機剥離液を用いたウェット処理によりレジストパターン１２と反射防止膜１０とを剥離し、ドライエッチングの残留物を除去する。

次に、図４（ｃ）に示すように、配線材料の拡散を防止し、密着性の向上を図るためのタンタル（Ｔａ）、窒化タンタル（ＴａＮ）等のバリアメタル層７を、３０ｎｍ程度の厚さで形成し、配線材料となるＣｕのめっき成長を行うためのＣｕシード層８を１００ｎｍ程度の膜厚で順次形成する。

その後、図４（ｄ）に示すように、本発明の電流ステップを適用したＣｕめっき法により、Ｃｕめっき層９をすべての配線溝パターン６がＣｕで埋設されるまで行う。本実施例の場合、５００ｎｍのＣｕめっき層９を形成した。本発明の電流ステップを適用したことにより、段差Ｈが大幅に軽減したＣｕめっき層が形成された後、図４（ｅ）に示すように、ＣＭＰ法を用いて余分なＣｕを研磨して表面を平坦化することにより、エロージョンやディッシングの小さいダマシン配線が完成する。

比較のため、前記従来技術のＣｕめっき条件を用いたサンプルにおいても、同一のＣＭＰ条件を用いて研磨を行ったが、余分なＣｕを取りきるのに要した時間が、１０ｓｅｃ短縮できることが確認された。ＣＭＰスラリーは１０００円／Ｌと非常に高価であり、１０ｓｅｃのＣＭＰ時間短縮により１回あたり２５円のコスト低減が達成された。

次に実施例１で用いためっき条件を詳細に説明する。電流ステップは図１に示すように第１〜第３の電流ステップで構成されている。上述した実験結果を元に各電流ステップの時間Ｔｎ（ｎ：１〜３）及び電流値Ａｎ（ｎ：１〜３）を表５のように設定して、めっき成長を行った。

なお、第３の電流ステップ３に関しては本実施例においては３３ｍＡ／ｃｍ^２に設定して処理を行ったが、第２の電流ステップ２で光沢剤１６の濃度勾配がキャンセルされ、均一に光沢剤１６が吸着しているため、どのような電流値を設定しても同様の効果が得られる。

第１の実施例で形成した際の図４（ｄ）の盛り上り高さＨと、図４（ｅ）のディッシング１４の深さＤを表６として示した。比較のため、従来技術で形成したサンプルの結果も合わせて示した。

表６より、本願の電流ステップを適用したことにより、配線溝パターン上の盛り上がり高さＨが大幅に軽減され、その結果としてＣＭＰ後のディッシング１４が大幅に抑制されていることが確認された。

次に実施例１で形成したサンプルを用いて、配線Ｒｓを評価した。その結果を図４として示した。配線Ｒｓとは配線の抵抗値を配線幅と配線長の積で割った値であり、配線高さのみにより変化する値であるため、配線高さのバラツキの指標となる。比較のため、従来技術のサンプルも同様に配線Ｒｓを測定した。実施例１のサンプル及び従来技術の各サンプルにおいて、配線幅と配線間隔の異なるパターンを１枚のウエハー上に多種作り、各パターン毎にＲｓを測定した。配線幅としては、０．１４〜４．５μｍ、配線間隔としては、０．１４〜４．０μｍでそれらの任意の組み合わせのパターンを形成した。図５では、多くのパターンから代表として３個のパターンを選んで図示している。なお、バラツキ値は
Ｒｓの最大値をＲｓｍａｘ、最小値をＲｓｍｉｎで表すとき、１００（Ｒｓｍａｘ−Ｒｓｍｉｎ）／（Ｒｓｍａｘ＋Ｒｓｍｉｎ）で算出した値である。図５より、従来技術と比較して本発明では配線Ｒｓのバラツキが大幅に低減されており、言い換えればより均一な高さで配線が形成されていることが分かる。

本発明の電流ステップを説明する概略図である。 本発明の第２の電流ステップ回数のめっき膜質への影響を示す図である。 本発明の効果を説明するためのめっき成長工程の概略図である。 本発明の第１の実施例に係るダマシンプロセスの手順を示す工程断面図である。 本発明の第１の実施例で作成したダマシン配線のＲｓと従来技術によるダマシン配線のＲｓとを比較した実験データ図である。 従来のダマシンプロセスの手順を示す工程断面図である。 本発明で使用するめっき浴中の添加剤の効果を説明するための概略図である。

符号の説明

１ 第１の電流ステップ
２ 第２の電流ステップ
３ 第３の電流ステップ
４ 半導体基板
５ 層間絶縁膜
６ 配線溝パターン
７ バリアメタル層
８ Ｃｕシード層
９ Ｃｕめっき層
１０ エッチングストップ膜
１１ 反射防止膜
１２ レジストパターン
１３ エロージョン
１４ ディッシング
１５ 抑制剤
１６ 光沢剤

Claims (8)

1. 半導体基板上に形成した層間絶縁膜に形成されるビアホール、又は配線溝にシード層を形成した後、電流めっき法を用いて配線材料を埋め込む工程を有する半導体装置の製造方法において、前記めっき法の電流ステップが、めっきを成長させる方向とは逆の方向にのみ電流を流すステップを１ステップのみ有することを特徴とする半導体装置の製造方法。
2. 前記電流ステップは、めっきを成長させる方向にのみ電流を流す第１のステップと、めっきを成長させる方向とは逆の方向にのみ電流を流す第２のステップと、前記第１のステップと同じ方向にのみ電流を流す第３の電流ステップと、の３個のステップのみから成り、前記第１、第２、第３の順であることを特徴とする請求項１に記載の半導体装置の製造方法。
3. 前記めっきを成長させる方向とは逆の方向にのみ電流を流すステップが、電流値と時間の積算の絶対値として、１．０〜１２０ｍＡ×ｓｅｃ／ｃｍ^２の範囲になるように設定されていることを特徴とする請求項１に記載の半導体装置の製造方法。
4. 前記第２の電流ステップが、電流値と時間の積算の絶対値として、１．０〜１２０ｍＡ×ｓｅｃ／ｃｍ^２の範囲になるように設定されていることを特徴とする請求項２に記載の半導体装置の製造方法。
5. 前記第１の電流ステップが、電流値と時間の積算として、１２０〜２７００ｍＡ×ｓｅｃ／ｃｍ^２の範囲になるように設定されていることを特徴とする請求項２又は４に記載の半導体装置の製造方法。
6. 前記第１の電流ステップの電流値が、０．５〜１３ｍＡ／ｃｍ^２の範囲であること特徴とする請求項２，４，５のいずれか一に記載の半導体装置の製造方法。
7. 前記第３の電流ステップの電流値が、１６〜９０ｍＡ／ｃｍ^２の範囲であること特徴とする請求項２、４乃至６のいずれか一に記載の半導体装置の製造方法。
8. 前記配線材料が銅であることを特徴とする請求項１乃至７のいずれか一に記載の半導体装置の製造方法。

Images