JP2004259912A - 磁気記憶装置およびその製造方法 - Google Patents
磁気記憶装置およびその製造方法 Download PDFInfo
- Publication number
- JP2004259912A JP2004259912A JP2003048613A JP2003048613A JP2004259912A JP 2004259912 A JP2004259912 A JP 2004259912A JP 2003048613 A JP2003048613 A JP 2003048613A JP 2003048613 A JP2003048613 A JP 2003048613A JP 2004259912 A JP2004259912 A JP 2004259912A
- Authority
- JP
- Japan
- Prior art keywords
- magnetic
- wiring
- bit line
- insulating film
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Images
Abstract
【課題】銅配線を用いた微細加工技術を磁気記憶装置に応用する際に、主にビット線上部に磁気シールド層をいわゆる自己整合的に形成する技術を提供するものである。
【解決手段】書き込み用の磁界を発生させる配線（ビット線１２）と、ビット線１２で発生させた磁界により情報が書き込まれる磁性体を用いた記憶素子１３とを備えた磁気記憶装置１であって、ビット線１２はその上面を露出した状態で第５絶縁膜４５に埋め込まれ、ビット線１２上面は第５絶縁膜４５表面よりも低く形成され、ビット線１２上の第５絶縁膜４５よりも低く形成されたリセス部１８にビット線１２上面を被覆する磁気シールド層２１が形成されているものである。
【選択図】 図１
【解決手段】書き込み用の磁界を発生させる配線（ビット線１２）と、ビット線１２で発生させた磁界により情報が書き込まれる磁性体を用いた記憶素子１３とを備えた磁気記憶装置１であって、ビット線１２はその上面を露出した状態で第５絶縁膜４５に埋め込まれ、ビット線１２上面は第５絶縁膜４５表面よりも低く形成され、ビット線１２上の第５絶縁膜４５よりも低く形成されたリセス部１８にビット線１２上面を被覆する磁気シールド層２１が形成されているものである。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、磁気記憶装置およびその製造方法に関し、詳しくは記憶素子に書き込みを行う配線上部に磁気シールド層を形成した磁気記憶装置およびその製造方法に関する。
【０００２】
【従来の技術】
情報通信機器、特に携帯端末などの個人用小型機器の飛躍的な普及にともない、これを構成するメモリ素子やロジック素子等の素子には、高集積化、高速化、低消費電力化など、一層の高性能化が要求されている。特に不揮発性メモリはユビキタス時代に必要不可欠の素子と考えられている。
【０００３】
例えば、電源の消耗やトラブル、サーバーとネットワークが何らかの障害により切断された場合であっても、不揮発性メモリは個人の重要な情報を保護することができる。そして、不揮発性メモリの高密度化、大容量化は、可動部分の存在により本質的に小型化が不可能なハードディスクや光ディスクを置き換える技術としてますます重要になってきている。
【０００４】
また、最近の携帯機器は不要な回路ブロックをスタンバイ状態にして、でき得る限り消費電力を抑えようと設計されているが、高速ネットワークメモリと大容量ストレージメモリを兼ねることができる不揮発性メモリが実現できれば、消費電力の無駄とメモリの無駄を無くすことができる。また、電源を入れると瞬時に起動できる、いわゆる「インスタント・オン」機能も高速の大容量不揮発性メモリが実現できれば可能になってくる。
【０００５】
不揮発性メモリとしては、半導体を用いたフラッシュメモリや、強誘電体を用いたＦＲＡＭ（Ｆｅｒｒｏ ｅｌｅｃｔｒｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）などがあげられる。しかしながら、フラッシュメモリは、書き込み速度がμ秒の桁であるため遅いという欠点がある。一方、ＦＲＡＭにおいては、書き換え可能回数が１０１２〜１０１４で完全にスタティックランダムアクセスメモリやダイナミックランダムアクセスメモリに置き換えるには耐久性が低いという問題が指摘されている。また、強誘電体キャパシタの微細加工が難しいという課題も指摘されている。
【０００６】
これらの欠点を有さない不揮発性メモリとして注目されているのが、ＭＲＡＭ（Ｍａｇｎｅｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）とよばれる磁気メモリであり（例えば、非特許文献１参照。）、近年のトンネル磁気抵抗（以下ＴＭＲという、ＴＭＲはＴｕｎｎｅｌ Ｍａｇｎｅｔｏｒｅｓｉｓｔａｎｃｅの略）材料の特性向上により、注目を集めるようになってきている。ＭＲＡＭは、構造が単純であるため高集積化が容易であり、また磁気モーメントの回転により記録を行うために、書き換え回数が大であると予測されている。またアクセス時間についても、非常に高速であることが予想され、既に１００ＭＨｚで動作可能であることが報告されている（例えば、非特許文献２参照。）。
【０００７】
上述の通り、高速化・高集積化が容易という長所を有するＭＲＡＭではあるが、書き込みは、ＴＭＲ素子に近接させて設けられた書き込みビット線と書き込み書き込みワード線に電流を流し、その発生磁界によって行う。ＴＭＲ素子の記憶層（記憶層）の反転磁界は材料にもよるが、１．５８ｋＡ／ｍ〜１５．８ｋＡ／ｍ（２０Ｏｅ〜２００Ｏｅ）が必要であり、このときの電流は数ｍＡから数十ｍＡになる。これは消費電流の増大につながり、携帯機器の低消費電力化に対して大きな課題となる。
【０００８】
また、素子の微細化により隣接ビットへの漏れ磁界の影響も無視できなくなっている。すなわち、図７に示すように、例えば、複数本の書き込みワード線１１（図面では代表して２本を描いた）と、これら書き込みワード線１１と立体的に交差（直交）する複数本のビット線１２（図面では代表して１本を描いた）とが設けられ、各書き込みワード線１１と各ビット線１２との交差領域のそれぞれには磁性体膜を備えた記憶素子１３（ＴＭＲ素子、巨大磁気抵抗（以下ＧＭＲという、ＧＭＲはＧｉａｎｔ Ｍａｇｎｅｔｏｒｅｓｉｓｔａｎｃｅの略）素子等）が設けられている。素子が微細化すると、書き込みワード線間の距離、ビット線間の距離が近接し、隣接する書き込みワード線１１に発生する電流磁界Ｈｗ同士が互いに影響を及ぼすようになり、またビット線１２に発生する電流磁界Ｈｂ同士が互いに影響を及ぼすようになり、書き込み不良を発生する原因となる。
【０００９】
また、この消費電流が増大する問題を解決するためには、書き込みワード線およびビット線により形成される磁界を磁性層でシールドすることにより、効率的に記憶素子（例えばＴＭＲ層もしくはＧＭＲ層）側に集中させることが行われている（例えば、特許文献１参照。）。磁性層シールド構造を用いたＭＲＡＭの一部を簡略化した構成を、図８の断面図によって説明する。
【００１０】
図８に示すように、絶縁膜４７上に軟磁性体からなる磁気シールド層２１を形成し、この磁気シールド層２１をパターニングして、各ビット線１２上面を被覆する磁気シールド層２１を形成する。すなわち、各ビット線１２上に形成された磁気シールド層２１は互いに離間された状態に形成される。これにより、ビット線１２下方に対しての磁束密度が上昇しＴＭＲ型の記憶素子１３に作用する磁界が増加する。すなわち、書き込みワード線１１およびビット線１２に流す電流値を低く押さえることが可能となる。
【００１１】
【特許文献１】
特開２００２−２４６５６６号公報（第３−５頁、図６，８）
【非特許文献１】
Ｚｈｉ Ｇ．Ｗａｎｇ， Ｄｅｓｍｏｎｄ Ｊ．Ｍａｐｐｓ， Ｌｉａｎ Ｎ．Ｈｅ， Ｗａｒｗｉｃｋ Ｗ．Ｃｌｅｇｇ， Ｄａｖｉｄ Ｔ．Ｗｉｌｔｏｎ， Ｐ．Ｒｏｂｉｎｓｏｎ， ａｎｄ Ｙｏｓｈｉｈｉｓａ Ｎａｋａｍｕｒａ「ＩＥＥＥ Ｔｒａｎｓａｃｔｉｏｎｓ Ｍａｇｎｅｔｉｃｓ」Ｖｏｌ．３３， Ｎｏ．６， （１９９７） Ｐ．４４９８−４５１２
【非特許文献２】
Ｒ．Ｓｃｈｅｕｅｒｌｅｉｎ ｅｔ ａｌ．，「ＩＳＳＣＣ Ｄｉｇｅｓｔ ｏｆ Ｔｅｃｈｎｉｃａｌ Ｐａｐｅｒｓ」（Ｆｅｂ． ２０００），ｐ．１２８−１２９
【００１２】
【発明が解決しようとする課題】
しかしながら、前記図８によって説明した構造には以下のような欠点がある。高集積化という面からみると、図９に示すように、ビット線１２は、加工限界の最小スペースａで配置することが望まれている。ところが、ビット線１２上に磁気シールド層２１を形成する本構造では、ビット線１２に対する磁気シールド層２１の重ね合わせ余裕ｃが必要であり、この余裕分２ｃだけ、磁気シールド層２１間の間隔ｂが加工限界の最小スペースａを下回ることになる。このため、加工性が著しく低下し歩留りも期待できない。
【００１３】
また、ビット線幅や書き込みワード線幅はリソグラフィ技術から決まる最小線幅に近い幅が要求される。一方、書き込み電流値が高くなると、エレクトロマイグレーション等の配線の信頼性が課題になる。この課題を解決するためには、銅配線を用いることが有効であると考えられる。また、通常のプロセスに対して、リソグラフィー工程、加工工程が加わるために、素子自体のコストも高くなってしまう。
【００１４】
本発明は、銅配線を用いた微細加工技術を磁気記憶装置に応用する際に、上記不具合を解決すべく考案されたもので、主にビット線上部に磁気シールド層をいわゆる自己整合的に形成する技術を提供するものである。
【００１５】
【課題を解決するための手段】
本発明は、上記課題を解決するためになされた磁気記憶装置およびその製造方法である。
【００１６】
本発明の磁気記憶装置は、書き込み用の磁界を発生させる配線と、前記配線で発生させた磁界により情報が書き込まれる磁性体を用いた記憶素子とを備えた磁気記憶装置であって、前記配線はその上面を露出した状態で絶縁膜に埋め込まれ、前記配線上面は前記絶縁膜表面よりも低く形成され、前記配線上の前記絶縁膜よりも低く形成された部分に前記配線上面を被覆する磁気シールド層が形成されているものである。
【００１７】
上記磁気記憶装置では、記憶素子に情報を書き込むための電流を配線に流した場合、この配線に電流磁界が発生し、その電流磁界によって、例えば磁性体のスピン方向が平行もしくは反平行によって抵抗値が変化することを利用して記憶素子に情報が書き込まれる。その際、絶縁膜表面よりも低く形成された配線上面を被覆する磁気シールド層が形成されていることから、記憶素子方向に磁束を向かわせることができるので、書き込み効率が高められる。そのため、配線の消費電流が低減される。
【００１８】
本発明の磁気記憶装置の製造方法は、書き込み磁界を発生させる配線で発生させた磁界により情報が書き込まれる磁性体を用いた記憶素子を備えた磁気記憶装置の製造方法であって、前記配線を形成する工程は、前記記憶素子を覆う絶縁膜に前記記憶素子の配線接続部分を底部に露出させるように配線溝を形成する工程と、前記配線溝内に前記配線を形成する工程と、前記配線の上部を除去する工程と、前記配線上部を除去した領域に前記配線を被覆する磁気シールド層を形成する工程とを備えている。
【００１９】
上記磁気記憶装置の製造方法では、配線溝内に配線を形成した後に配線の上部を除去し、その後配線上部を除去した領域に配線を被覆する磁気シールド層を形成することから、記憶素子に情報を書き込むための電流を配線に流した場合、この配線に電流磁界が発生し、その電流磁界によって、例えば磁性体のスピン方向が平行もしくは反平行によって抵抗値が変化することを利用して記憶素子に情報が書き込まれる。その際、配線の上面に磁気シールド層を形成したことから、記憶素子方向に磁束を向かわせることができるようになり、書き込み効率が高められる磁気記憶装置が製造される。そのため、配線の消費電流が低減される。また磁気シールド層を自己整合的に形成できるため、磁気シールド層を形成するためのリソグラフィー工程が不要となるので、工程数の削減が可能になる。
【００２０】
【発明の実施の形態】
本発明の磁気記憶装置に係る第１実施の形態を、図１によって説明する。
【００２１】
本発明の磁気記憶装置は、記憶素子上に接続する書き込み用の配線を有する磁気記憶装置の全てに適用できるものである。ここでは一例として、書き込みワード線と、この書き込みワード線に立体的に交差（例えば直交）するビット線と、書き込みワード線とビット線との交差領域に、書き込みワード線とは絶縁膜を介し、ビット線とは導電層を介して接続されている磁気記憶装置について、図１により説明する。図１では、（１）は磁気記憶装置の主要部（書き込みワード線、ビット線および記憶素子）を簡略化して示した概略構成斜視図であり、（２）は（１）のＡ面（ビット線の幅方向断面）概略構成拡大断面図であり、（３）は（１）のＢ面（書き込みワード線の幅方向断面）概略構成拡大断面図である。
【００２２】
図１（１）に示すように、磁気記憶装置１は、以下に説明するような構成をなしている。複数個（図面では一例として９個）のメモリセルを含み、相互に交差する複数本（図面では一例として３本）の書き込みワード線１１（１１ａ、１１ｂ、１１ｃ）および複数本（図面では一例として３本）のビット線１２（１２ａ、１２ｂ、１２ｃ）を有する。それらの書き込みワード線１１とビット線１２の各交差領域には、書き込みワード線１１上に絶縁膜（図示せず）を介して形成されているとともにビット線１２に接続されている磁気トンネル接合（以下、ＭＴＪという、ＭＴＪはＭａｇｎｅｔｉｃ Ｔｕｎｎｅｌ Ｊｕｎｃｔｉｏｎの略）を有する記憶素子１３（１３ａ〜１３ｉ）が配置されている。記憶素子１３への書き込みは、ビット線１２および書き込みワード線１１に電流を流し、それから発生する合成磁界によってビット線１２と書き込みワード線１１との交差領域に形成された記憶素子１３の記憶層３０４の磁化方向を磁化固定層３０２に対して平行または反平行にして行う。なお、記憶素子１３の上部には導電層（（１）図では図示せず）を設け、記憶素子１３の下部には反強磁性層３０１を設けている。
【００２３】
図１（２）、（３）に示すように、図示はしない半導体基板上に選択用のトランジスタ等の素子が形成され、その選択用の素子に接続するセンス線が形成され、それらを覆う状態に第１絶縁膜４１が形成されている。さらに第１絶縁膜４１上に第２絶縁膜４２が形成され、第２絶縁膜４２に配線溝４２１が形成され、その配線溝４２１に拡散を防止するバリア層１１１を介して書き込みワード線１１が形成されている。その書き込みワード線１１上を被覆するように、金属の拡散を防止するためのバリア層を含むもしくは金属の拡散を防止するためのバリア層からなる第３絶縁膜４３が形成されている。さらに書き込みワード線１１上には第３絶縁膜４３を介して、ＭＴＪを有する記憶素子１３が形成されている。この記憶素子１３としては、例えば、ＴＭＲ型の記憶素子であってもよく、ＧＭＲ型の記憶素子であってもよい。この記憶素子１３上には、例えばビット線との接続のための導電層３０９が形成されている。
【００２４】
上記第３絶縁膜４３上に、記憶素子１３を覆う状態に第４絶縁膜４４が形成され、この第４絶縁膜４４表面と記憶素子１３の上面とは、例えば平坦に形成されていてもよい。この第４絶縁膜４４上には第５絶縁膜４５が形成されている。この第５絶縁膜４５に記憶素子１３に達する配線溝４５１が形成されている。この配線溝４５１内にバリア層１２１を介して書き込み用の配線となるビット線１２が形成されている。このビット線１２の上面は上記第５絶縁膜４５表面より低く形成されている。すなわち、ビット線１２上にリセス部１８が形成されている。このリセス部１８には、上記ビット線１２上面を被覆するバリア層１２５を介して磁気シールド層２１が形成されている。ここでは、ビット線１２上に形成される磁気シールド層２１は第５絶縁膜４５表面とほぼ同等の高さに形成され、第５絶縁膜４５表面は平坦化されている。
【００２５】
上記バリア層１２５には、銅の拡散防止層として、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）、窒化タングステン（ＷＮ）等を用いることができることを記載したが、例えば、周期律表ＩＶ−Ａ族元素、Ｖ−Ａ族元素、ＶＩ−Ａ族元素、遷移金属元素または、その窒化物を用いることもできる。もしくは、窒化シリコン（ＳｉＮ）、炭化シリコン（ＳｉＣ）等を用いることもできる。
【００２６】
上記磁気シールド層２１に用いることができる磁性体としては、鉄（Ｆｅ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、もしくはこれらの材料の合金を用いることができる。すなわち、軟磁性体を構成するものであればよい。
【００２７】
上記ビット線１２の配線材料としては、銅（Ｃｕ）、アルミニウム（Ａｌ）、銀（Ａｇ）、金（Ａｕ）、銅合金、アルミニウム合金、銀合金もしくは金合金を用いることができる。
【００２８】
さらに図示はしないが、磁気シールド１２９を被覆するように第６絶縁膜が形成されている。
【００２９】
本発明の特徴は、ビット線１２上にリセス部１８を設け、このリセス部１８内にビット線１２上面を覆う磁気シールド層２１が形成されていることにある。したがって、ビット線１２より下層の構成は磁気記憶装置を構成するものであれば如何なる構成であってもよい。例えば、書き込みワード線上に選択素子（例えばダイオード）を介してＭＴＪを有する記憶素子１３が形成されている構成であってもよい。すなわち、本願発明は、記憶素子上に接続する書き込み用の配線（例えばビット線）を有する磁気記憶装置の全てに適用できる。
【００３０】
上記磁気記憶装置では、記憶素子１３に情報を書き込むための電流をビット線１２に流した場合、このビット線１２に電流磁界が発生し、その電流磁界によって、例えば磁性体のスピン方向が平行もしくは反平行によって抵抗値が変化することを利用して記憶素子１３に情報が書き込まれる。その際、第５絶縁膜４５表面よりも低く形成されたビット線１２上面を被覆する磁気シールド層２１が形成されていることから、ビット線１２で発生した磁束は、磁気シールド層２１によって記憶素子１３方向に向かわせることができるので、隣接するビット線への漏れが低減され、書き込み効率が高められる。そのため、ビット線１２の消費電流が低減されるので、低消費電力で記憶素子１３に情報の書き込みを行うことが可能になる。
【００３１】
次に、本発明の磁気記憶装置の製造方法に係る第１実施の形態を、図２〜図４の製造工程図によって説明する。なお図２（１）〜（２）は書き込みワード線を配線幅方向に切った断面図であり、図２（３）、図３（４）〜（５）および図４（６）〜（８）はビット線を配線幅方向に切った断面図である。したがって図２（３）、図３（４）〜（５）および図４（６）〜（８）では、書き込みワード線は配設方向の断面で示される。
【００３２】
図示はしないが、通常のＬＳＩプロセスにより、半導体基板（例えばシリコン基板）上にトランジスタ素子、センス線等を形成した後、層間絶縁膜として第１絶縁膜を成膜する。次いで、図２（１）に示すように、第１絶縁膜４１上に書き込みワード線を溝配線構造に形成するための第２絶縁膜４２を形成する。次いで、通常のリソグラフィー、ＲＩＥ法により、第２絶縁膜４２に書き込みワード線用の配線溝４２１を形成する。
【００３３】
次いで、通常のマグネトロンスパッタ法等により、上記配線溝４２１の内面に、バリア層１１２を例えば窒化タンタル（ＴａＮ）で成膜した後、続いてシード層（図示せず）を銅により成膜する。さらに、電解メッキ法により上記配線溝４２１を銅により埋め込む。このとき、第２絶縁膜４２上にもバリア層１１２を介して電解めっきにより堆積された銅からなる銅（図示せず）が形成される。その後、通常の化学的機械研磨（以下、ＣＭＰという）にて配線溝４２１内部以外の銅を除去し、配線溝４２１内にバリア層１１２を介して銅からなる書き込みワード線１１を形成する。ここでは、配線溝４２１の幅を０．２μｍ、深さを０．３μｍとした。
【００３４】
次いで、図２（２）に示すように、上記第２絶縁膜４２上に書き込みワード線１１を覆う第３絶縁膜４３を形成する。ここでは、第３絶縁膜４３に、通常の銅を配線材料に用いた多層配線で用いられる窒化シリコン（ＳｉＮ）等の銅の拡散を防止する膜により形成する。その後、第３絶縁膜４３上に磁気トンネル接合（以下ＭＴＪという、ＭＴＪはＭａｇｎｅｔｉｃ Ｔｕｎｎｅｌ Ｊｕｎｃｔｉｏｎの略）を有する多層膜を形成する。次いで、レジスト塗布、リソグラフィー技術により、マスクを形成した後、そのマスクを用いて上記多層膜を加工（例えば、イオンミリング、ドライエッチング等）して、上記書き込みワード線１１上方の第３絶縁膜４３上にＭＴＪを有する記憶素子１３を形成する。この記憶素子１３上には、上記多層膜上に予め形成しておいた電極接続用の導電膜３０９が形成されている。上記多層膜は、磁気トンネル接合（ＭＴＪ：Ｍａｇｎｅｔｉｃ Ｔｕｎｎｅｌ Ｊｕｎｃｔｉｏｎ）を有する多層膜を用いることができる。例えば、トンネル磁気抵抗（以下、ＴＭＲという、ＴＭＲはＴｕｎｎｅｌ Ｍａｇｎｅｔｉｃ Ｒｅｓｉｓｔａｎｃｅの略）効果を発現するＴＭＲ膜としては、一例として、下層より、反強磁性膜、磁化固定層となる強磁性体膜、トンネル絶縁膜（例えば、酸化アルミニウム（Ａｌ２ Ｏ３ ）膜）、記憶層となる強磁性体膜、導電膜を順に積層した構成となっている。また、強磁性体膜間に非磁性導電膜を挟んだ構成のＧＭＲ膜を用いることもできる。
【００３５】
次いで図２（３）に示すように、上記記憶素子１３を覆う状態に第４絶縁膜４４を形成する。その後、例えば化学的機械研磨（以下ＣＭＰという、ＣＭＰはＣｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇの略）により上記導電層３０９を露出させるとともに、第４絶縁膜４４表面を平坦化する。その後、第４絶縁膜４４上に第５絶縁膜４５を形成する。この第５絶縁膜４５は、例えば下層にエッチングストッパ層４５１を設けた２層構造とする。次いで、通常のリソグラフィー技術およびエッチング技術（例えば反応性イオンエッチング）を用いて、上記第５絶縁膜４５にビット線を形成するための配線溝４５３を形成する。このエッチングでは、一旦エッチングストッパ層４５１上でエッチングを停止した後、さらにエッチングストッパ層４５１をエッチングして配線溝４５３を形成した。ここでは、ビット線用の配線溝４５３の幅を０．２μｍ、深さを０．３μｍとした。
【００３６】
次に図３（４）に示すように、上記配線溝４５３の内面および上記第５絶縁膜４５表面にバリア層１２１を形成する。この成膜は、例えばスパッタリング（例えば、高真空中におけるマグネトロンスパッタ法）により行う。上記バリア層１２１には、例えば窒化タンタル（ＴａＮ）を用いたが、銅の拡散を防止する材料であれば、他の材料を用いることができる。引き続いて、スパッタリングにより銅シード層（図示せず）を上記バリア層１２１表面に形成する。この銅シード層は、次工程の電解銅めっきの下地層となる。その後、電解銅めっきにより、配線溝４５３を埋め込むように、銅膜１２３を形成する。
【００３７】
上記マグネトロンスパッタ法による窒化タンタル膜の成膜条件の一例としては、プロセスガスにアルゴン（Ａｒ）と窒素（Ｎ２ ）とを用い、アルゴンの流量を３０ｃｍ３ ／ｍｉｎ、窒素の流量を８０ｃｍ３ ／ｍｉｎとし、ＤＣパワーを５ｋＷ、成膜雰囲気の圧力を０．４Ｐａ、基板温度を１００℃として、３０ｎｍの厚さに成膜した。ここでの成膜条件は一例であって、窒化タンタル膜が成膜される条件であれば、如何なる条件であってもよい。
【００３８】
上記銅シード層の上記マグネトロンスパッタ法による成膜条件の一例としては、プロセスガスにアルゴン（Ａｒ）を用い、アルゴンの流量を１００ｃｍ３ ／ｍｉｎとし、ＤＣパワーを３ｋＷ、成膜雰囲気の圧力を０．４Ｐａ、基板温度を１００℃として、１５０ｎｍの厚さに成膜した。ここでの成膜条件は一例であって、銅膜が成膜される条件であれば、如何なる条件であってもよい。
【００３９】
ここでは通常のマグネトロンスパッタ法でバリア層１２１および銅シード層を成膜しているが、よりアスペクトの高い配線溝、接続孔、または配線溝およびその底部に接続孔が形成されたディユアルダマシン形状へ適用する場合は、カバレッジの良い遠距離スパッタ法、イオン化スパッタ法等を利用するほうが好ましい。
【００４０】
次に、上記電解銅めっきの条件の一例を以下に説明する。電解めっき液には、硫酸銅（ＣｕＳＯ４ ）と硫酸（Ｈ２ ＳＯ４ ）と塩酸（ＨＣｌ）との混合液に添加剤として界面活性剤を添加したものを用いた。硫酸銅の濃度を６７ｇ／Ｌ、硫酸の濃度を１７０ｇ／Ｌ、塩酸の濃度を７０ｐｐｍとした。めっき液温度は２０℃、電流は９Ａ（２０ｃｍ（８インチ）ウェハーに対して）に設定した。
【００４１】
その後、例えばＣＭＰによって、上記配線溝４５３内に上記銅膜１２３を残すように上記第５絶縁膜４５上の銅膜１２３およびバリア層１２１を除去して、図３（５）に示すように、配線溝４５３内にバリア層１２１を介して銅膜１２３からなるビット線１２を形成する。
【００４２】
上記ＣＭＰ条件の一例としては、研磨パッドに発泡ポリウレタン樹脂と不織布との積層構造のものを用い、スラリーに過酸化水素（Ｈ２ Ｏ２ ）を添加したシリカ含有スラリーを用い、研磨圧力を１００ｇ／ｃｍ２ 、その流量を１００ｃｍ３ ／ｍｉｎ、研磨定盤の回転数を３０ｒｐｍ、研磨ヘッドの回転数を３０ｒｐｍ、研磨雰囲気の温度を２５℃〜３０℃に設定した。上記研磨条件は一例であって、銅膜を腐食することなく、銅膜１２３およびバリア層１２１が第５絶縁膜４５に対して選択的に研磨される条件であれば如何なる条件であってもよい。
【００４３】
次に、図４の（６）に示すように、ビット線１２の表面を第５絶縁膜４５表面よりも後退（リセス）させる。例えば銅を第５絶縁膜４５に対して選択的にエッチングすることによりビット線１２上にリセス部１８を形成する。
【００４４】
上記銅のエッチング条件の一例としては、エッチング液にアンモニア水溶液（０．１ｗｔ％）を用い、エッチング液温度を２０℃としたウエットエッチングとした。このエッチングでは、リセス部１８の深さは、エッチング条件（濃度、液温、エッチング時間）で制御することが可能である。ここでは２０ｎｍの深さとした。また、ＣＭＰ法では機械的要因により、パターン依存（線幅、密度等）が発生するが、本方法では、機械的要因が無いために、パターン依存は発生しない。したがって、ウエハ面内均一にリセス部１８を形成することができる。なお、上記ウエットエッチング後、洗浄を行う。
【００４５】
次に、図４（７）に示すように、上記リセス部１８の内面および上記第５絶縁膜４５表面にバリア層１２５を形成する。この成膜は、例えばスパッタリング（例えば、高真空中におけるマグネトロンスパッタ法）により行う。上記バリア層１２５には、例えば、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）、窒化タングステン（ＷＮ）等を用いることができるが、銅の拡散を防止する材料であれば、他の材料を用いることもできる。引き続いて、スパッタリングにより軟磁性体からなる磁気シールド層２１を上記バリア層１２５表面に形成する。この軟磁性体には、鉄（Ｆｅ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）もしくはこれらのうちの少なくとも２種を含む合金を用いることができる。ここでは、バリア層１２５として下地のバリア層１２１と同じ窒化タンタルを用い、磁気シールド層２１としてニッケルを用いた。
【００４６】
上記バリア層１２５の成膜条件は上記バリア層１２１と同様であり、ここでは、一例として１０ｎｍの厚さに成膜した。また、磁気シールド層２１のニッケル膜の成膜条件の一例としては、プロセスガスにアルゴン（Ａｒ）を用い、アルゴンの流量を１００ｃｍ３ ／ｍｉｎとし、ＤＣパワーを５ｋＷ、成膜雰囲気の圧力を０．４Ｐａ、基板温度を１００℃として、例えば１０ｎｍの厚さに成膜した。ここでの成膜条件は一例であって、ニッケル膜が成膜される条件であれば、如何なる条件であってもよい。
【００４７】
次いで、通常のＣＭＰ法により、リセス部１８以外のバリア層１２５と磁気シールド層２１との積層膜を除去する。その結果、図４（８）に示すように、リセス部１８内にバリア層１２５を介して磁気シールド層２１が形成される。
【００４８】
上記リセス部１８の深さ、バリア層１２５の膜厚および磁気シールド層２１の膜厚は、第５絶縁膜４５上の磁気シールド層２１およびバリア層１２５を除去したとき、リセス部１８に必要な厚さのバリア層１２５および必要な厚さの磁気シールド層２１が残るように、適宜設定される。
【００４９】
上記ＣＭＰ条件の一例としては、研磨パッドに発泡ポリウレタン樹脂の単層構造のものを用い、スラリーに過酸化水素（Ｈ２ Ｏ２ ）を添加したシリカ含有スラリーを用い、研磨圧力を１００ｇ／ｃｍ２ 、その流量を１００ｃｍ３ ／ｍｉｎ、研磨定盤の回転数を３０ｒｐｍ、研磨ヘッドの回転数を３０ｒｐｍ、研磨雰囲気の温度を２５℃〜３０℃に設定した。上記研磨条件は一例であって、バリア層１２５と磁気シールド層２１との積層膜が第５絶縁膜４５に対して選択的に研磨される条件であれば如何なる条件であってもよい。
【００５０】
以上の工程により、ビット線１２上部を磁気シールド層２１でキャップすることができる。これにより、ビット線１２下方にある記憶素子１３方向に磁束を集中することが可能となる。またＰ（プラズマ）−ＳｉＮ等の誘電率の高い層間膜を使うことなく、ビット線１２を構成する銅の絶縁膜への拡散を防止できる。また、ビット線１２の銅表面が露出していないため、次工程の層間絶縁膜を形成するときに銅が酸化されることを防ぐこともできる。
【００５１】
この後、引き続き通常の配線工程を経て磁気記憶装置を完成させる。
【００５２】
次に、本発明の磁気記憶装置の製造方法に係る第２実施の形態を、図５の製造工程図によって説明する。この第２実施の形態は、前記第１実施の形態において、リセス部を形成する方法が異なるのみで、その他の工程は第１実施の形態と同様である。したがって、以下、リセス部の形成工程のみを説明する。
【００５３】
図５（１）に示すように、前記第１実施の形態と同様にして、第５絶縁膜４５に形成した配線溝４５３内にバリア層１２１を介して銅からなるビット線１２を形成する。
【００５４】
次いで図５（２）に示すように、表面に酸素プラズマを照射し、ビット線１２の銅表面を酸化させ、酸化膜３１を形成する。この酸化膜３１の厚さは、後にこの酸化膜３１を除去したときに第５絶縁膜４５表面に対して所望の深さのリセス部が形成されるように設定される。この酸化には、例えばＩＣＰプラズマ発生装置を用いた。
【００５５】
上記酸素プラズマによる酸化条件の一例としては、プロセスガスに酸素（Ｏ２ ）とアルゴン（Ａｒ）とを用い、酸素の流量を５ｃｍ３ ／ｍｉｎとし、アルゴンの流量を１００ｃｍ３ ／ｍｉｎとし、プラテンパワーを３００Ｗ（１３．５６ＭＨｚ）、コイルパワーを５００Ｗ（１３．５６ＭＨｚ）、酸化雰囲気の圧力を０．４Ｐａ、基板温度を２０℃に設定した。
【００５６】
次に、図５の（３）に示すように、酸化膜３１〔前記図５の（２）参照〕を第５絶縁膜４５に対して選択的にエッチングすることによりビット線１２上にリセス部１８を形成する。
【００５７】
上記酸化膜３１のエッチング条件の一例としては、エッチング液にシュウ酸（ＣＯＯＨ）２ を主成分としたもの用い、エッチング液温度を２０℃としたウエットエッチングとした。このエッチングでは、リセス部１８の深さは、エッチング条件（濃度、液温、エッチング時間）で制御することが可能である。ここでは２分間のエッチング時間で所望の深さ、例えば２０ｎｍの深さのリセス部１８を得た。このリセス部１８の深さは、後に形成されるバリア層および磁気シールド層の膜厚を考慮して適宜設定される。なお、上記ウエットエッチング後、洗浄を行うことが好ましい。
【００５８】
上記エッチング液としては、シュウ酸以外に、例えばカルボキシル基（ＣＯＯＨ基）を含む薬液、例えば、酢酸、クエン酸等を使用しても良い。
【００５９】
このようにしてビット線１２上にリセス部１８を形成する。その後の工程は、前記第１実施の形態で説明した工程と同様である。
【００６０】
次に、本発明の磁気記憶装置の製造方法に係る第３実施の形態を、図６の製造工程図によって説明する。この第３実施の形態は、前記第１実施の形態において、リセス部を形成する方法が異なるのみで、その他の工程は第１実施の形態と同様である。したがって、以下、リセス部の形成工程のみを説明する。
【００６１】
図６（１）に示すように、前記第１実施の形態と同様にして、第５絶縁膜４５に形成した配線溝４５３内にバリア層１２１を介して銅からなるビット線１２を形成する。
【００６２】
次いで図６（２）に示すように、ビット線１２表面を、酸化雰囲気（例えば酸素雰囲気）にさらして、ビット線１２の銅表面を酸化させ、酸化膜３１を形成する。この酸化膜３１の厚さは、後にこの酸化膜３１を除去したときに第５絶縁膜４５表面に対して所望の深さのリセス部が形成されるように設定される。また、酸化には、例えば通常の減圧炉を用いた。
【００６３】
上記減圧炉による酸化条件の一例としては、酸化ガスに酸素（Ｏ２ ）を用い、酸素の流量を１０ｃｍ３ ／ｍｉｎとし、酸化雰囲気の圧力を０．１Ｐａ、酸化雰囲気の温度を１５０℃に設定した。この第３実施の形態では、減圧炉を用いたが、その他の方式（常圧のシンター炉）のアニール装置を用いても良い。
【００６４】
次に、図６の（３）に示すように、酸化膜３１を第５絶縁膜４５に対して選択的にエッチングすることによりビット線１２上にリセス部１８を形成する。
【００６５】
上記酸化膜３１のエッチング条件の一例としては、前記第２実施の形態と同様に、エッチング液にシュウ酸（ＣＯＯＨ）２ を主成分としたもの用い、エッチング液温度を２０℃としたウエットエッチングとした。このエッチングでは、リセス部１８の深さは、エッチング条件（濃度、液温、エッチング時間）で制御することが可能である。ここでは２分間のエッチング時間で上記酸化膜３１を完全に除去して所望の深さ、例えば２０ｎｍの深さのリセス部１８を得た。このリセス部１８の深さは、後に形成されるバリア層および磁気シールド層の膜厚を考慮して適宜設定される。なお、上記ウエットエッチング後、洗浄を行うことが好ましい。
【００６６】
上記エッチング液としては、前記第２実施の形態と同様に、シュウ酸以外に、例えばカルボキシル基（ＣＯＯＨ基）を含む薬液、例えば、酢酸、クエン酸等を使用しても良い。
【００６７】
このようにしてビット線１２上にリセス部１８を形成する。その後の工程は、前記第１実施の形態で説明した工程と同様である。
【００６８】
上記第１、第２、第３実施の形態によれば、ビット線１２上部を酸化させて酸化膜３１（銅の酸化膜）を形成した後、ウエットエッチングにより酸化膜３１を除去することから、ビット線１２にはダメージが入りにくいという特徴を有している。
【００６９】
本発明の特徴は、ビット線１２上にいわゆる自己整合的に磁気シールド層２１を形成することにある。したがって、ビット線１２より下層の製造方法は磁気記憶装置を構成するならば如何なる製造方法であってもよい。例えば、書き込みワード線上に選択素子（例えばダイオード）を介してＭＴＪを有する記憶素子１３を形成する構成であってもよい。
【００７０】
上記第１〜第３実施の形態で用いるバリア層１２５には、銅の拡散防止層として、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）、窒化タングステン（ＷＮ）等を用いることができることを記載したが、例えば、周期律表ＩＶ−Ａ族元素、Ｖ−Ａ族元素、ＶＩ−Ａ族元素、遷移金属元素または、その窒化物を用いることもできる。さらに、窒化シリコン（ＳｉＮ）、炭化シリコン（ＳｉＣ）等を用いることもできる。
【００７１】
上記第１〜第３実施の形態で用いる磁気シールド層２１に用いることができる磁性体としては、鉄（Ｆｅ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、もしくはこれらの材料の合金を用いることができる。すなわち、軟磁性体を構成するものであればよい。
【００７２】
上記第１〜第３実施の形態で用いるビット線１２の配線材料としては、銅（Ｃｕ）、アルミニウム（Ａｌ）、銀（Ａｇ）、金（Ａｕ）、銅合金、アルミニウム合金、銀合金もしくは金合金を用いることができる。
【００７３】
上記第１〜第３実施の形態では、磁気シールド層２１をマグネトロンスパッタ法で成膜したが、無電解めっき法にて形成することができる。またバリア層１２５が金属で形成されている場合には磁気シールド層２１を電解めっき法にて形成することができる。
【００７４】
【発明の効果】
以上、説明したように本発明の磁気記憶装置およびその製造方法によれば、書き込み用の磁界を発生させる配線上に磁気シールド層を形成することで、磁性体を用いた記憶素子方向に磁束を集中することができるようになる。そのため、書き込み用の磁界を発生させる配線に流す電流を低減できるので、低消費電力で書き込みを行うことができる。また、磁気シールド層を自己整合的に形成できるため、追加のリソグラフィー工程が不要となる。そのため、プロセス的負荷を少なくして、磁気シールド層の形成が行える。
【図面の簡単な説明】
【図１】本発明の磁気記憶装置に係る第１実施の形態を示す図面であり、（１）は磁気記憶装置の主要部を簡略化して示した概略構成斜視図であり、（２）は（１）のＡ面概略構成拡大断面図であり、（３）は（１）のＢ面概略構成拡大断面図である。
【図２】本発明の磁気記憶装置の製造方法に係る第１実施の形態を示す製造工程図である。
【図３】本発明の磁気記憶装置の製造方法に係る第１実施の形態を示す製造工程図である。
【図４】本発明の磁気記憶装置の製造方法に係る第１実施の形態を示す製造工程図である。
【図５】本発明の磁気記憶装置の製造方法に係る第２実施の形態を示す製造工程図である。
【図６】本発明の磁気記憶装置の製造方法に係る第３実施の形態を示す製造工程図である。
【図７】従来技術の磁気記憶装置の問題点を説明する概略構成斜視図である。
【図８】従来技術の磁気記憶装置を説明する概略構成断面図である。
【図９】従来技術の磁気記憶装置の課題を説明する概略構成断面図である。
【符号の説明】
１…磁気記憶装置、１２…ビット線、１３…記憶素子、１８…リセス部、２１…磁気シールド層、４５…第５絶縁膜
【発明の属する技術分野】
本発明は、磁気記憶装置およびその製造方法に関し、詳しくは記憶素子に書き込みを行う配線上部に磁気シールド層を形成した磁気記憶装置およびその製造方法に関する。
【０００２】
【従来の技術】
情報通信機器、特に携帯端末などの個人用小型機器の飛躍的な普及にともない、これを構成するメモリ素子やロジック素子等の素子には、高集積化、高速化、低消費電力化など、一層の高性能化が要求されている。特に不揮発性メモリはユビキタス時代に必要不可欠の素子と考えられている。
【０００３】
例えば、電源の消耗やトラブル、サーバーとネットワークが何らかの障害により切断された場合であっても、不揮発性メモリは個人の重要な情報を保護することができる。そして、不揮発性メモリの高密度化、大容量化は、可動部分の存在により本質的に小型化が不可能なハードディスクや光ディスクを置き換える技術としてますます重要になってきている。
【０００４】
また、最近の携帯機器は不要な回路ブロックをスタンバイ状態にして、でき得る限り消費電力を抑えようと設計されているが、高速ネットワークメモリと大容量ストレージメモリを兼ねることができる不揮発性メモリが実現できれば、消費電力の無駄とメモリの無駄を無くすことができる。また、電源を入れると瞬時に起動できる、いわゆる「インスタント・オン」機能も高速の大容量不揮発性メモリが実現できれば可能になってくる。
【０００５】
不揮発性メモリとしては、半導体を用いたフラッシュメモリや、強誘電体を用いたＦＲＡＭ（Ｆｅｒｒｏ ｅｌｅｃｔｒｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）などがあげられる。しかしながら、フラッシュメモリは、書き込み速度がμ秒の桁であるため遅いという欠点がある。一方、ＦＲＡＭにおいては、書き換え可能回数が１０１２〜１０１４で完全にスタティックランダムアクセスメモリやダイナミックランダムアクセスメモリに置き換えるには耐久性が低いという問題が指摘されている。また、強誘電体キャパシタの微細加工が難しいという課題も指摘されている。
【０００６】
これらの欠点を有さない不揮発性メモリとして注目されているのが、ＭＲＡＭ（Ｍａｇｎｅｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）とよばれる磁気メモリであり（例えば、非特許文献１参照。）、近年のトンネル磁気抵抗（以下ＴＭＲという、ＴＭＲはＴｕｎｎｅｌ Ｍａｇｎｅｔｏｒｅｓｉｓｔａｎｃｅの略）材料の特性向上により、注目を集めるようになってきている。ＭＲＡＭは、構造が単純であるため高集積化が容易であり、また磁気モーメントの回転により記録を行うために、書き換え回数が大であると予測されている。またアクセス時間についても、非常に高速であることが予想され、既に１００ＭＨｚで動作可能であることが報告されている（例えば、非特許文献２参照。）。
【０００７】
上述の通り、高速化・高集積化が容易という長所を有するＭＲＡＭではあるが、書き込みは、ＴＭＲ素子に近接させて設けられた書き込みビット線と書き込み書き込みワード線に電流を流し、その発生磁界によって行う。ＴＭＲ素子の記憶層（記憶層）の反転磁界は材料にもよるが、１．５８ｋＡ／ｍ〜１５．８ｋＡ／ｍ（２０Ｏｅ〜２００Ｏｅ）が必要であり、このときの電流は数ｍＡから数十ｍＡになる。これは消費電流の増大につながり、携帯機器の低消費電力化に対して大きな課題となる。
【０００８】
また、素子の微細化により隣接ビットへの漏れ磁界の影響も無視できなくなっている。すなわち、図７に示すように、例えば、複数本の書き込みワード線１１（図面では代表して２本を描いた）と、これら書き込みワード線１１と立体的に交差（直交）する複数本のビット線１２（図面では代表して１本を描いた）とが設けられ、各書き込みワード線１１と各ビット線１２との交差領域のそれぞれには磁性体膜を備えた記憶素子１３（ＴＭＲ素子、巨大磁気抵抗（以下ＧＭＲという、ＧＭＲはＧｉａｎｔ Ｍａｇｎｅｔｏｒｅｓｉｓｔａｎｃｅの略）素子等）が設けられている。素子が微細化すると、書き込みワード線間の距離、ビット線間の距離が近接し、隣接する書き込みワード線１１に発生する電流磁界Ｈｗ同士が互いに影響を及ぼすようになり、またビット線１２に発生する電流磁界Ｈｂ同士が互いに影響を及ぼすようになり、書き込み不良を発生する原因となる。
【０００９】
また、この消費電流が増大する問題を解決するためには、書き込みワード線およびビット線により形成される磁界を磁性層でシールドすることにより、効率的に記憶素子（例えばＴＭＲ層もしくはＧＭＲ層）側に集中させることが行われている（例えば、特許文献１参照。）。磁性層シールド構造を用いたＭＲＡＭの一部を簡略化した構成を、図８の断面図によって説明する。
【００１０】
図８に示すように、絶縁膜４７上に軟磁性体からなる磁気シールド層２１を形成し、この磁気シールド層２１をパターニングして、各ビット線１２上面を被覆する磁気シールド層２１を形成する。すなわち、各ビット線１２上に形成された磁気シールド層２１は互いに離間された状態に形成される。これにより、ビット線１２下方に対しての磁束密度が上昇しＴＭＲ型の記憶素子１３に作用する磁界が増加する。すなわち、書き込みワード線１１およびビット線１２に流す電流値を低く押さえることが可能となる。
【００１１】
【特許文献１】
特開２００２−２４６５６６号公報（第３−５頁、図６，８）
【非特許文献１】
Ｚｈｉ Ｇ．Ｗａｎｇ， Ｄｅｓｍｏｎｄ Ｊ．Ｍａｐｐｓ， Ｌｉａｎ Ｎ．Ｈｅ， Ｗａｒｗｉｃｋ Ｗ．Ｃｌｅｇｇ， Ｄａｖｉｄ Ｔ．Ｗｉｌｔｏｎ， Ｐ．Ｒｏｂｉｎｓｏｎ， ａｎｄ Ｙｏｓｈｉｈｉｓａ Ｎａｋａｍｕｒａ「ＩＥＥＥ Ｔｒａｎｓａｃｔｉｏｎｓ Ｍａｇｎｅｔｉｃｓ」Ｖｏｌ．３３， Ｎｏ．６， （１９９７） Ｐ．４４９８−４５１２
【非特許文献２】
Ｒ．Ｓｃｈｅｕｅｒｌｅｉｎ ｅｔ ａｌ．，「ＩＳＳＣＣ Ｄｉｇｅｓｔ ｏｆ Ｔｅｃｈｎｉｃａｌ Ｐａｐｅｒｓ」（Ｆｅｂ． ２０００），ｐ．１２８−１２９
【００１２】
【発明が解決しようとする課題】
しかしながら、前記図８によって説明した構造には以下のような欠点がある。高集積化という面からみると、図９に示すように、ビット線１２は、加工限界の最小スペースａで配置することが望まれている。ところが、ビット線１２上に磁気シールド層２１を形成する本構造では、ビット線１２に対する磁気シールド層２１の重ね合わせ余裕ｃが必要であり、この余裕分２ｃだけ、磁気シールド層２１間の間隔ｂが加工限界の最小スペースａを下回ることになる。このため、加工性が著しく低下し歩留りも期待できない。
【００１３】
また、ビット線幅や書き込みワード線幅はリソグラフィ技術から決まる最小線幅に近い幅が要求される。一方、書き込み電流値が高くなると、エレクトロマイグレーション等の配線の信頼性が課題になる。この課題を解決するためには、銅配線を用いることが有効であると考えられる。また、通常のプロセスに対して、リソグラフィー工程、加工工程が加わるために、素子自体のコストも高くなってしまう。
【００１４】
本発明は、銅配線を用いた微細加工技術を磁気記憶装置に応用する際に、上記不具合を解決すべく考案されたもので、主にビット線上部に磁気シールド層をいわゆる自己整合的に形成する技術を提供するものである。
【００１５】
【課題を解決するための手段】
本発明は、上記課題を解決するためになされた磁気記憶装置およびその製造方法である。
【００１６】
本発明の磁気記憶装置は、書き込み用の磁界を発生させる配線と、前記配線で発生させた磁界により情報が書き込まれる磁性体を用いた記憶素子とを備えた磁気記憶装置であって、前記配線はその上面を露出した状態で絶縁膜に埋め込まれ、前記配線上面は前記絶縁膜表面よりも低く形成され、前記配線上の前記絶縁膜よりも低く形成された部分に前記配線上面を被覆する磁気シールド層が形成されているものである。
【００１７】
上記磁気記憶装置では、記憶素子に情報を書き込むための電流を配線に流した場合、この配線に電流磁界が発生し、その電流磁界によって、例えば磁性体のスピン方向が平行もしくは反平行によって抵抗値が変化することを利用して記憶素子に情報が書き込まれる。その際、絶縁膜表面よりも低く形成された配線上面を被覆する磁気シールド層が形成されていることから、記憶素子方向に磁束を向かわせることができるので、書き込み効率が高められる。そのため、配線の消費電流が低減される。
【００１８】
本発明の磁気記憶装置の製造方法は、書き込み磁界を発生させる配線で発生させた磁界により情報が書き込まれる磁性体を用いた記憶素子を備えた磁気記憶装置の製造方法であって、前記配線を形成する工程は、前記記憶素子を覆う絶縁膜に前記記憶素子の配線接続部分を底部に露出させるように配線溝を形成する工程と、前記配線溝内に前記配線を形成する工程と、前記配線の上部を除去する工程と、前記配線上部を除去した領域に前記配線を被覆する磁気シールド層を形成する工程とを備えている。
【００１９】
上記磁気記憶装置の製造方法では、配線溝内に配線を形成した後に配線の上部を除去し、その後配線上部を除去した領域に配線を被覆する磁気シールド層を形成することから、記憶素子に情報を書き込むための電流を配線に流した場合、この配線に電流磁界が発生し、その電流磁界によって、例えば磁性体のスピン方向が平行もしくは反平行によって抵抗値が変化することを利用して記憶素子に情報が書き込まれる。その際、配線の上面に磁気シールド層を形成したことから、記憶素子方向に磁束を向かわせることができるようになり、書き込み効率が高められる磁気記憶装置が製造される。そのため、配線の消費電流が低減される。また磁気シールド層を自己整合的に形成できるため、磁気シールド層を形成するためのリソグラフィー工程が不要となるので、工程数の削減が可能になる。
【００２０】
【発明の実施の形態】
本発明の磁気記憶装置に係る第１実施の形態を、図１によって説明する。
【００２１】
本発明の磁気記憶装置は、記憶素子上に接続する書き込み用の配線を有する磁気記憶装置の全てに適用できるものである。ここでは一例として、書き込みワード線と、この書き込みワード線に立体的に交差（例えば直交）するビット線と、書き込みワード線とビット線との交差領域に、書き込みワード線とは絶縁膜を介し、ビット線とは導電層を介して接続されている磁気記憶装置について、図１により説明する。図１では、（１）は磁気記憶装置の主要部（書き込みワード線、ビット線および記憶素子）を簡略化して示した概略構成斜視図であり、（２）は（１）のＡ面（ビット線の幅方向断面）概略構成拡大断面図であり、（３）は（１）のＢ面（書き込みワード線の幅方向断面）概略構成拡大断面図である。
【００２２】
図１（１）に示すように、磁気記憶装置１は、以下に説明するような構成をなしている。複数個（図面では一例として９個）のメモリセルを含み、相互に交差する複数本（図面では一例として３本）の書き込みワード線１１（１１ａ、１１ｂ、１１ｃ）および複数本（図面では一例として３本）のビット線１２（１２ａ、１２ｂ、１２ｃ）を有する。それらの書き込みワード線１１とビット線１２の各交差領域には、書き込みワード線１１上に絶縁膜（図示せず）を介して形成されているとともにビット線１２に接続されている磁気トンネル接合（以下、ＭＴＪという、ＭＴＪはＭａｇｎｅｔｉｃ Ｔｕｎｎｅｌ Ｊｕｎｃｔｉｏｎの略）を有する記憶素子１３（１３ａ〜１３ｉ）が配置されている。記憶素子１３への書き込みは、ビット線１２および書き込みワード線１１に電流を流し、それから発生する合成磁界によってビット線１２と書き込みワード線１１との交差領域に形成された記憶素子１３の記憶層３０４の磁化方向を磁化固定層３０２に対して平行または反平行にして行う。なお、記憶素子１３の上部には導電層（（１）図では図示せず）を設け、記憶素子１３の下部には反強磁性層３０１を設けている。
【００２３】
図１（２）、（３）に示すように、図示はしない半導体基板上に選択用のトランジスタ等の素子が形成され、その選択用の素子に接続するセンス線が形成され、それらを覆う状態に第１絶縁膜４１が形成されている。さらに第１絶縁膜４１上に第２絶縁膜４２が形成され、第２絶縁膜４２に配線溝４２１が形成され、その配線溝４２１に拡散を防止するバリア層１１１を介して書き込みワード線１１が形成されている。その書き込みワード線１１上を被覆するように、金属の拡散を防止するためのバリア層を含むもしくは金属の拡散を防止するためのバリア層からなる第３絶縁膜４３が形成されている。さらに書き込みワード線１１上には第３絶縁膜４３を介して、ＭＴＪを有する記憶素子１３が形成されている。この記憶素子１３としては、例えば、ＴＭＲ型の記憶素子であってもよく、ＧＭＲ型の記憶素子であってもよい。この記憶素子１３上には、例えばビット線との接続のための導電層３０９が形成されている。
【００２４】
上記第３絶縁膜４３上に、記憶素子１３を覆う状態に第４絶縁膜４４が形成され、この第４絶縁膜４４表面と記憶素子１３の上面とは、例えば平坦に形成されていてもよい。この第４絶縁膜４４上には第５絶縁膜４５が形成されている。この第５絶縁膜４５に記憶素子１３に達する配線溝４５１が形成されている。この配線溝４５１内にバリア層１２１を介して書き込み用の配線となるビット線１２が形成されている。このビット線１２の上面は上記第５絶縁膜４５表面より低く形成されている。すなわち、ビット線１２上にリセス部１８が形成されている。このリセス部１８には、上記ビット線１２上面を被覆するバリア層１２５を介して磁気シールド層２１が形成されている。ここでは、ビット線１２上に形成される磁気シールド層２１は第５絶縁膜４５表面とほぼ同等の高さに形成され、第５絶縁膜４５表面は平坦化されている。
【００２５】
上記バリア層１２５には、銅の拡散防止層として、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）、窒化タングステン（ＷＮ）等を用いることができることを記載したが、例えば、周期律表ＩＶ−Ａ族元素、Ｖ−Ａ族元素、ＶＩ−Ａ族元素、遷移金属元素または、その窒化物を用いることもできる。もしくは、窒化シリコン（ＳｉＮ）、炭化シリコン（ＳｉＣ）等を用いることもできる。
【００２６】
上記磁気シールド層２１に用いることができる磁性体としては、鉄（Ｆｅ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、もしくはこれらの材料の合金を用いることができる。すなわち、軟磁性体を構成するものであればよい。
【００２７】
上記ビット線１２の配線材料としては、銅（Ｃｕ）、アルミニウム（Ａｌ）、銀（Ａｇ）、金（Ａｕ）、銅合金、アルミニウム合金、銀合金もしくは金合金を用いることができる。
【００２８】
さらに図示はしないが、磁気シールド１２９を被覆するように第６絶縁膜が形成されている。
【００２９】
本発明の特徴は、ビット線１２上にリセス部１８を設け、このリセス部１８内にビット線１２上面を覆う磁気シールド層２１が形成されていることにある。したがって、ビット線１２より下層の構成は磁気記憶装置を構成するものであれば如何なる構成であってもよい。例えば、書き込みワード線上に選択素子（例えばダイオード）を介してＭＴＪを有する記憶素子１３が形成されている構成であってもよい。すなわち、本願発明は、記憶素子上に接続する書き込み用の配線（例えばビット線）を有する磁気記憶装置の全てに適用できる。
【００３０】
上記磁気記憶装置では、記憶素子１３に情報を書き込むための電流をビット線１２に流した場合、このビット線１２に電流磁界が発生し、その電流磁界によって、例えば磁性体のスピン方向が平行もしくは反平行によって抵抗値が変化することを利用して記憶素子１３に情報が書き込まれる。その際、第５絶縁膜４５表面よりも低く形成されたビット線１２上面を被覆する磁気シールド層２１が形成されていることから、ビット線１２で発生した磁束は、磁気シールド層２１によって記憶素子１３方向に向かわせることができるので、隣接するビット線への漏れが低減され、書き込み効率が高められる。そのため、ビット線１２の消費電流が低減されるので、低消費電力で記憶素子１３に情報の書き込みを行うことが可能になる。
【００３１】
次に、本発明の磁気記憶装置の製造方法に係る第１実施の形態を、図２〜図４の製造工程図によって説明する。なお図２（１）〜（２）は書き込みワード線を配線幅方向に切った断面図であり、図２（３）、図３（４）〜（５）および図４（６）〜（８）はビット線を配線幅方向に切った断面図である。したがって図２（３）、図３（４）〜（５）および図４（６）〜（８）では、書き込みワード線は配設方向の断面で示される。
【００３２】
図示はしないが、通常のＬＳＩプロセスにより、半導体基板（例えばシリコン基板）上にトランジスタ素子、センス線等を形成した後、層間絶縁膜として第１絶縁膜を成膜する。次いで、図２（１）に示すように、第１絶縁膜４１上に書き込みワード線を溝配線構造に形成するための第２絶縁膜４２を形成する。次いで、通常のリソグラフィー、ＲＩＥ法により、第２絶縁膜４２に書き込みワード線用の配線溝４２１を形成する。
【００３３】
次いで、通常のマグネトロンスパッタ法等により、上記配線溝４２１の内面に、バリア層１１２を例えば窒化タンタル（ＴａＮ）で成膜した後、続いてシード層（図示せず）を銅により成膜する。さらに、電解メッキ法により上記配線溝４２１を銅により埋め込む。このとき、第２絶縁膜４２上にもバリア層１１２を介して電解めっきにより堆積された銅からなる銅（図示せず）が形成される。その後、通常の化学的機械研磨（以下、ＣＭＰという）にて配線溝４２１内部以外の銅を除去し、配線溝４２１内にバリア層１１２を介して銅からなる書き込みワード線１１を形成する。ここでは、配線溝４２１の幅を０．２μｍ、深さを０．３μｍとした。
【００３４】
次いで、図２（２）に示すように、上記第２絶縁膜４２上に書き込みワード線１１を覆う第３絶縁膜４３を形成する。ここでは、第３絶縁膜４３に、通常の銅を配線材料に用いた多層配線で用いられる窒化シリコン（ＳｉＮ）等の銅の拡散を防止する膜により形成する。その後、第３絶縁膜４３上に磁気トンネル接合（以下ＭＴＪという、ＭＴＪはＭａｇｎｅｔｉｃ Ｔｕｎｎｅｌ Ｊｕｎｃｔｉｏｎの略）を有する多層膜を形成する。次いで、レジスト塗布、リソグラフィー技術により、マスクを形成した後、そのマスクを用いて上記多層膜を加工（例えば、イオンミリング、ドライエッチング等）して、上記書き込みワード線１１上方の第３絶縁膜４３上にＭＴＪを有する記憶素子１３を形成する。この記憶素子１３上には、上記多層膜上に予め形成しておいた電極接続用の導電膜３０９が形成されている。上記多層膜は、磁気トンネル接合（ＭＴＪ：Ｍａｇｎｅｔｉｃ Ｔｕｎｎｅｌ Ｊｕｎｃｔｉｏｎ）を有する多層膜を用いることができる。例えば、トンネル磁気抵抗（以下、ＴＭＲという、ＴＭＲはＴｕｎｎｅｌ Ｍａｇｎｅｔｉｃ Ｒｅｓｉｓｔａｎｃｅの略）効果を発現するＴＭＲ膜としては、一例として、下層より、反強磁性膜、磁化固定層となる強磁性体膜、トンネル絶縁膜（例えば、酸化アルミニウム（Ａｌ２ Ｏ３ ）膜）、記憶層となる強磁性体膜、導電膜を順に積層した構成となっている。また、強磁性体膜間に非磁性導電膜を挟んだ構成のＧＭＲ膜を用いることもできる。
【００３５】
次いで図２（３）に示すように、上記記憶素子１３を覆う状態に第４絶縁膜４４を形成する。その後、例えば化学的機械研磨（以下ＣＭＰという、ＣＭＰはＣｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇの略）により上記導電層３０９を露出させるとともに、第４絶縁膜４４表面を平坦化する。その後、第４絶縁膜４４上に第５絶縁膜４５を形成する。この第５絶縁膜４５は、例えば下層にエッチングストッパ層４５１を設けた２層構造とする。次いで、通常のリソグラフィー技術およびエッチング技術（例えば反応性イオンエッチング）を用いて、上記第５絶縁膜４５にビット線を形成するための配線溝４５３を形成する。このエッチングでは、一旦エッチングストッパ層４５１上でエッチングを停止した後、さらにエッチングストッパ層４５１をエッチングして配線溝４５３を形成した。ここでは、ビット線用の配線溝４５３の幅を０．２μｍ、深さを０．３μｍとした。
【００３６】
次に図３（４）に示すように、上記配線溝４５３の内面および上記第５絶縁膜４５表面にバリア層１２１を形成する。この成膜は、例えばスパッタリング（例えば、高真空中におけるマグネトロンスパッタ法）により行う。上記バリア層１２１には、例えば窒化タンタル（ＴａＮ）を用いたが、銅の拡散を防止する材料であれば、他の材料を用いることができる。引き続いて、スパッタリングにより銅シード層（図示せず）を上記バリア層１２１表面に形成する。この銅シード層は、次工程の電解銅めっきの下地層となる。その後、電解銅めっきにより、配線溝４５３を埋め込むように、銅膜１２３を形成する。
【００３７】
上記マグネトロンスパッタ法による窒化タンタル膜の成膜条件の一例としては、プロセスガスにアルゴン（Ａｒ）と窒素（Ｎ２ ）とを用い、アルゴンの流量を３０ｃｍ３ ／ｍｉｎ、窒素の流量を８０ｃｍ３ ／ｍｉｎとし、ＤＣパワーを５ｋＷ、成膜雰囲気の圧力を０．４Ｐａ、基板温度を１００℃として、３０ｎｍの厚さに成膜した。ここでの成膜条件は一例であって、窒化タンタル膜が成膜される条件であれば、如何なる条件であってもよい。
【００３８】
上記銅シード層の上記マグネトロンスパッタ法による成膜条件の一例としては、プロセスガスにアルゴン（Ａｒ）を用い、アルゴンの流量を１００ｃｍ３ ／ｍｉｎとし、ＤＣパワーを３ｋＷ、成膜雰囲気の圧力を０．４Ｐａ、基板温度を１００℃として、１５０ｎｍの厚さに成膜した。ここでの成膜条件は一例であって、銅膜が成膜される条件であれば、如何なる条件であってもよい。
【００３９】
ここでは通常のマグネトロンスパッタ法でバリア層１２１および銅シード層を成膜しているが、よりアスペクトの高い配線溝、接続孔、または配線溝およびその底部に接続孔が形成されたディユアルダマシン形状へ適用する場合は、カバレッジの良い遠距離スパッタ法、イオン化スパッタ法等を利用するほうが好ましい。
【００４０】
次に、上記電解銅めっきの条件の一例を以下に説明する。電解めっき液には、硫酸銅（ＣｕＳＯ４ ）と硫酸（Ｈ２ ＳＯ４ ）と塩酸（ＨＣｌ）との混合液に添加剤として界面活性剤を添加したものを用いた。硫酸銅の濃度を６７ｇ／Ｌ、硫酸の濃度を１７０ｇ／Ｌ、塩酸の濃度を７０ｐｐｍとした。めっき液温度は２０℃、電流は９Ａ（２０ｃｍ（８インチ）ウェハーに対して）に設定した。
【００４１】
その後、例えばＣＭＰによって、上記配線溝４５３内に上記銅膜１２３を残すように上記第５絶縁膜４５上の銅膜１２３およびバリア層１２１を除去して、図３（５）に示すように、配線溝４５３内にバリア層１２１を介して銅膜１２３からなるビット線１２を形成する。
【００４２】
上記ＣＭＰ条件の一例としては、研磨パッドに発泡ポリウレタン樹脂と不織布との積層構造のものを用い、スラリーに過酸化水素（Ｈ２ Ｏ２ ）を添加したシリカ含有スラリーを用い、研磨圧力を１００ｇ／ｃｍ２ 、その流量を１００ｃｍ３ ／ｍｉｎ、研磨定盤の回転数を３０ｒｐｍ、研磨ヘッドの回転数を３０ｒｐｍ、研磨雰囲気の温度を２５℃〜３０℃に設定した。上記研磨条件は一例であって、銅膜を腐食することなく、銅膜１２３およびバリア層１２１が第５絶縁膜４５に対して選択的に研磨される条件であれば如何なる条件であってもよい。
【００４３】
次に、図４の（６）に示すように、ビット線１２の表面を第５絶縁膜４５表面よりも後退（リセス）させる。例えば銅を第５絶縁膜４５に対して選択的にエッチングすることによりビット線１２上にリセス部１８を形成する。
【００４４】
上記銅のエッチング条件の一例としては、エッチング液にアンモニア水溶液（０．１ｗｔ％）を用い、エッチング液温度を２０℃としたウエットエッチングとした。このエッチングでは、リセス部１８の深さは、エッチング条件（濃度、液温、エッチング時間）で制御することが可能である。ここでは２０ｎｍの深さとした。また、ＣＭＰ法では機械的要因により、パターン依存（線幅、密度等）が発生するが、本方法では、機械的要因が無いために、パターン依存は発生しない。したがって、ウエハ面内均一にリセス部１８を形成することができる。なお、上記ウエットエッチング後、洗浄を行う。
【００４５】
次に、図４（７）に示すように、上記リセス部１８の内面および上記第５絶縁膜４５表面にバリア層１２５を形成する。この成膜は、例えばスパッタリング（例えば、高真空中におけるマグネトロンスパッタ法）により行う。上記バリア層１２５には、例えば、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）、窒化タングステン（ＷＮ）等を用いることができるが、銅の拡散を防止する材料であれば、他の材料を用いることもできる。引き続いて、スパッタリングにより軟磁性体からなる磁気シールド層２１を上記バリア層１２５表面に形成する。この軟磁性体には、鉄（Ｆｅ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）もしくはこれらのうちの少なくとも２種を含む合金を用いることができる。ここでは、バリア層１２５として下地のバリア層１２１と同じ窒化タンタルを用い、磁気シールド層２１としてニッケルを用いた。
【００４６】
上記バリア層１２５の成膜条件は上記バリア層１２１と同様であり、ここでは、一例として１０ｎｍの厚さに成膜した。また、磁気シールド層２１のニッケル膜の成膜条件の一例としては、プロセスガスにアルゴン（Ａｒ）を用い、アルゴンの流量を１００ｃｍ３ ／ｍｉｎとし、ＤＣパワーを５ｋＷ、成膜雰囲気の圧力を０．４Ｐａ、基板温度を１００℃として、例えば１０ｎｍの厚さに成膜した。ここでの成膜条件は一例であって、ニッケル膜が成膜される条件であれば、如何なる条件であってもよい。
【００４７】
次いで、通常のＣＭＰ法により、リセス部１８以外のバリア層１２５と磁気シールド層２１との積層膜を除去する。その結果、図４（８）に示すように、リセス部１８内にバリア層１２５を介して磁気シールド層２１が形成される。
【００４８】
上記リセス部１８の深さ、バリア層１２５の膜厚および磁気シールド層２１の膜厚は、第５絶縁膜４５上の磁気シールド層２１およびバリア層１２５を除去したとき、リセス部１８に必要な厚さのバリア層１２５および必要な厚さの磁気シールド層２１が残るように、適宜設定される。
【００４９】
上記ＣＭＰ条件の一例としては、研磨パッドに発泡ポリウレタン樹脂の単層構造のものを用い、スラリーに過酸化水素（Ｈ２ Ｏ２ ）を添加したシリカ含有スラリーを用い、研磨圧力を１００ｇ／ｃｍ２ 、その流量を１００ｃｍ３ ／ｍｉｎ、研磨定盤の回転数を３０ｒｐｍ、研磨ヘッドの回転数を３０ｒｐｍ、研磨雰囲気の温度を２５℃〜３０℃に設定した。上記研磨条件は一例であって、バリア層１２５と磁気シールド層２１との積層膜が第５絶縁膜４５に対して選択的に研磨される条件であれば如何なる条件であってもよい。
【００５０】
以上の工程により、ビット線１２上部を磁気シールド層２１でキャップすることができる。これにより、ビット線１２下方にある記憶素子１３方向に磁束を集中することが可能となる。またＰ（プラズマ）−ＳｉＮ等の誘電率の高い層間膜を使うことなく、ビット線１２を構成する銅の絶縁膜への拡散を防止できる。また、ビット線１２の銅表面が露出していないため、次工程の層間絶縁膜を形成するときに銅が酸化されることを防ぐこともできる。
【００５１】
この後、引き続き通常の配線工程を経て磁気記憶装置を完成させる。
【００５２】
次に、本発明の磁気記憶装置の製造方法に係る第２実施の形態を、図５の製造工程図によって説明する。この第２実施の形態は、前記第１実施の形態において、リセス部を形成する方法が異なるのみで、その他の工程は第１実施の形態と同様である。したがって、以下、リセス部の形成工程のみを説明する。
【００５３】
図５（１）に示すように、前記第１実施の形態と同様にして、第５絶縁膜４５に形成した配線溝４５３内にバリア層１２１を介して銅からなるビット線１２を形成する。
【００５４】
次いで図５（２）に示すように、表面に酸素プラズマを照射し、ビット線１２の銅表面を酸化させ、酸化膜３１を形成する。この酸化膜３１の厚さは、後にこの酸化膜３１を除去したときに第５絶縁膜４５表面に対して所望の深さのリセス部が形成されるように設定される。この酸化には、例えばＩＣＰプラズマ発生装置を用いた。
【００５５】
上記酸素プラズマによる酸化条件の一例としては、プロセスガスに酸素（Ｏ２ ）とアルゴン（Ａｒ）とを用い、酸素の流量を５ｃｍ３ ／ｍｉｎとし、アルゴンの流量を１００ｃｍ３ ／ｍｉｎとし、プラテンパワーを３００Ｗ（１３．５６ＭＨｚ）、コイルパワーを５００Ｗ（１３．５６ＭＨｚ）、酸化雰囲気の圧力を０．４Ｐａ、基板温度を２０℃に設定した。
【００５６】
次に、図５の（３）に示すように、酸化膜３１〔前記図５の（２）参照〕を第５絶縁膜４５に対して選択的にエッチングすることによりビット線１２上にリセス部１８を形成する。
【００５７】
上記酸化膜３１のエッチング条件の一例としては、エッチング液にシュウ酸（ＣＯＯＨ）２ を主成分としたもの用い、エッチング液温度を２０℃としたウエットエッチングとした。このエッチングでは、リセス部１８の深さは、エッチング条件（濃度、液温、エッチング時間）で制御することが可能である。ここでは２分間のエッチング時間で所望の深さ、例えば２０ｎｍの深さのリセス部１８を得た。このリセス部１８の深さは、後に形成されるバリア層および磁気シールド層の膜厚を考慮して適宜設定される。なお、上記ウエットエッチング後、洗浄を行うことが好ましい。
【００５８】
上記エッチング液としては、シュウ酸以外に、例えばカルボキシル基（ＣＯＯＨ基）を含む薬液、例えば、酢酸、クエン酸等を使用しても良い。
【００５９】
このようにしてビット線１２上にリセス部１８を形成する。その後の工程は、前記第１実施の形態で説明した工程と同様である。
【００６０】
次に、本発明の磁気記憶装置の製造方法に係る第３実施の形態を、図６の製造工程図によって説明する。この第３実施の形態は、前記第１実施の形態において、リセス部を形成する方法が異なるのみで、その他の工程は第１実施の形態と同様である。したがって、以下、リセス部の形成工程のみを説明する。
【００６１】
図６（１）に示すように、前記第１実施の形態と同様にして、第５絶縁膜４５に形成した配線溝４５３内にバリア層１２１を介して銅からなるビット線１２を形成する。
【００６２】
次いで図６（２）に示すように、ビット線１２表面を、酸化雰囲気（例えば酸素雰囲気）にさらして、ビット線１２の銅表面を酸化させ、酸化膜３１を形成する。この酸化膜３１の厚さは、後にこの酸化膜３１を除去したときに第５絶縁膜４５表面に対して所望の深さのリセス部が形成されるように設定される。また、酸化には、例えば通常の減圧炉を用いた。
【００６３】
上記減圧炉による酸化条件の一例としては、酸化ガスに酸素（Ｏ２ ）を用い、酸素の流量を１０ｃｍ３ ／ｍｉｎとし、酸化雰囲気の圧力を０．１Ｐａ、酸化雰囲気の温度を１５０℃に設定した。この第３実施の形態では、減圧炉を用いたが、その他の方式（常圧のシンター炉）のアニール装置を用いても良い。
【００６４】
次に、図６の（３）に示すように、酸化膜３１を第５絶縁膜４５に対して選択的にエッチングすることによりビット線１２上にリセス部１８を形成する。
【００６５】
上記酸化膜３１のエッチング条件の一例としては、前記第２実施の形態と同様に、エッチング液にシュウ酸（ＣＯＯＨ）２ を主成分としたもの用い、エッチング液温度を２０℃としたウエットエッチングとした。このエッチングでは、リセス部１８の深さは、エッチング条件（濃度、液温、エッチング時間）で制御することが可能である。ここでは２分間のエッチング時間で上記酸化膜３１を完全に除去して所望の深さ、例えば２０ｎｍの深さのリセス部１８を得た。このリセス部１８の深さは、後に形成されるバリア層および磁気シールド層の膜厚を考慮して適宜設定される。なお、上記ウエットエッチング後、洗浄を行うことが好ましい。
【００６６】
上記エッチング液としては、前記第２実施の形態と同様に、シュウ酸以外に、例えばカルボキシル基（ＣＯＯＨ基）を含む薬液、例えば、酢酸、クエン酸等を使用しても良い。
【００６７】
このようにしてビット線１２上にリセス部１８を形成する。その後の工程は、前記第１実施の形態で説明した工程と同様である。
【００６８】
上記第１、第２、第３実施の形態によれば、ビット線１２上部を酸化させて酸化膜３１（銅の酸化膜）を形成した後、ウエットエッチングにより酸化膜３１を除去することから、ビット線１２にはダメージが入りにくいという特徴を有している。
【００６９】
本発明の特徴は、ビット線１２上にいわゆる自己整合的に磁気シールド層２１を形成することにある。したがって、ビット線１２より下層の製造方法は磁気記憶装置を構成するならば如何なる製造方法であってもよい。例えば、書き込みワード線上に選択素子（例えばダイオード）を介してＭＴＪを有する記憶素子１３を形成する構成であってもよい。
【００７０】
上記第１〜第３実施の形態で用いるバリア層１２５には、銅の拡散防止層として、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）、窒化タングステン（ＷＮ）等を用いることができることを記載したが、例えば、周期律表ＩＶ−Ａ族元素、Ｖ−Ａ族元素、ＶＩ−Ａ族元素、遷移金属元素または、その窒化物を用いることもできる。さらに、窒化シリコン（ＳｉＮ）、炭化シリコン（ＳｉＣ）等を用いることもできる。
【００７１】
上記第１〜第３実施の形態で用いる磁気シールド層２１に用いることができる磁性体としては、鉄（Ｆｅ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、もしくはこれらの材料の合金を用いることができる。すなわち、軟磁性体を構成するものであればよい。
【００７２】
上記第１〜第３実施の形態で用いるビット線１２の配線材料としては、銅（Ｃｕ）、アルミニウム（Ａｌ）、銀（Ａｇ）、金（Ａｕ）、銅合金、アルミニウム合金、銀合金もしくは金合金を用いることができる。
【００７３】
上記第１〜第３実施の形態では、磁気シールド層２１をマグネトロンスパッタ法で成膜したが、無電解めっき法にて形成することができる。またバリア層１２５が金属で形成されている場合には磁気シールド層２１を電解めっき法にて形成することができる。
【００７４】
【発明の効果】
以上、説明したように本発明の磁気記憶装置およびその製造方法によれば、書き込み用の磁界を発生させる配線上に磁気シールド層を形成することで、磁性体を用いた記憶素子方向に磁束を集中することができるようになる。そのため、書き込み用の磁界を発生させる配線に流す電流を低減できるので、低消費電力で書き込みを行うことができる。また、磁気シールド層を自己整合的に形成できるため、追加のリソグラフィー工程が不要となる。そのため、プロセス的負荷を少なくして、磁気シールド層の形成が行える。
【図面の簡単な説明】
【図１】本発明の磁気記憶装置に係る第１実施の形態を示す図面であり、（１）は磁気記憶装置の主要部を簡略化して示した概略構成斜視図であり、（２）は（１）のＡ面概略構成拡大断面図であり、（３）は（１）のＢ面概略構成拡大断面図である。
【図２】本発明の磁気記憶装置の製造方法に係る第１実施の形態を示す製造工程図である。
【図３】本発明の磁気記憶装置の製造方法に係る第１実施の形態を示す製造工程図である。
【図４】本発明の磁気記憶装置の製造方法に係る第１実施の形態を示す製造工程図である。
【図５】本発明の磁気記憶装置の製造方法に係る第２実施の形態を示す製造工程図である。
【図６】本発明の磁気記憶装置の製造方法に係る第３実施の形態を示す製造工程図である。
【図７】従来技術の磁気記憶装置の問題点を説明する概略構成斜視図である。
【図８】従来技術の磁気記憶装置を説明する概略構成断面図である。
【図９】従来技術の磁気記憶装置の課題を説明する概略構成断面図である。
【符号の説明】
１…磁気記憶装置、１２…ビット線、１３…記憶素子、１８…リセス部、２１…磁気シールド層、４５…第５絶縁膜
Claims (4)
- 書き込み用の磁界を発生させる配線と、
前記配線で発生させた磁界により情報が書き込まれる磁性体を用いた記憶素子とを備えた磁気記憶装置であって、
前記配線はその上面を露出した状態で絶縁膜に埋め込まれ、
前記配線上面は前記絶縁膜表面よりも低く形成され、
前記配線上の前記絶縁膜よりも低く形成された部分に前記配線上面を被覆する磁気シールド層が形成されている
ことを特徴とする磁気記憶装置。 - 前記磁気シールド層は、バリア層と磁性体層との積層膜からなる
ことを特徴とする請求項１記載の磁気記憶装置。 - 書き込み磁界を発生させる配線で発生させた磁界により情報が書き込まれる磁性体を用いた記憶素子を備えた磁気記憶装置の製造方法であって、
前記配線を形成する工程は、
前記記憶素子を覆う絶縁膜に前記記憶素子の配線接続部分を底部に露出させるように配線溝を形成する工程と、
前記配線溝内に前記配線を形成する工程と、
前記配線の上部を除去する工程と、
前記配線上部を除去した領域に前記配線を被覆する磁気シールド層を形成する工程と
を備えたことを特徴とする磁気記憶装置の製造方法。 - 前記磁気シールド層は、バリア層と磁性体層との積層膜で形成する
ことを特徴とする請求項３記載の磁気記憶装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003048613A JP2004259912A (ja) | 2003-02-26 | 2003-02-26 | 磁気記憶装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003048613A JP2004259912A (ja) | 2003-02-26 | 2003-02-26 | 磁気記憶装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004259912A true JP2004259912A (ja) | 2004-09-16 |
Family
ID=33114528
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003048613A Abandoned JP2004259912A (ja) | 2003-02-26 | 2003-02-26 | 磁気記憶装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004259912A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100846509B1 (ko) | 2006-12-22 | 2008-07-17 | 삼성전자주식회사 | 자구벽 이동을 이용한 정보 저장 장치 및 그 제조방법 |
| JP2009283843A (ja) * | 2008-05-26 | 2009-12-03 | Renesas Technology Corp | 半導体装置及びその製造方法 |
| KR101168284B1 (ko) | 2006-12-29 | 2012-07-30 | 삼성전자주식회사 | 자구벽 이동을 이용한 정보 저장 장치 및 그 제조방법 |
| KR101168285B1 (ko) | 2006-12-29 | 2012-07-30 | 삼성전자주식회사 | 자구벽 이동을 이용한 정보 저장 장치 및 그 제조방법 |
| KR101228113B1 (ko) * | 2007-01-24 | 2013-01-31 | 삼성전자주식회사 | 자구벽 이동을 이용한 정보 저장 장치 및 그 동작방법 |
-
2003
- 2003-02-26 JP JP2003048613A patent/JP2004259912A/ja not_active Abandoned
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100846509B1 (ko) | 2006-12-22 | 2008-07-17 | 삼성전자주식회사 | 자구벽 이동을 이용한 정보 저장 장치 및 그 제조방법 |
| KR101168284B1 (ko) | 2006-12-29 | 2012-07-30 | 삼성전자주식회사 | 자구벽 이동을 이용한 정보 저장 장치 및 그 제조방법 |
| KR101168285B1 (ko) | 2006-12-29 | 2012-07-30 | 삼성전자주식회사 | 자구벽 이동을 이용한 정보 저장 장치 및 그 제조방법 |
| KR101228113B1 (ko) * | 2007-01-24 | 2013-01-31 | 삼성전자주식회사 | 자구벽 이동을 이용한 정보 저장 장치 및 그 동작방법 |
| JP2009283843A (ja) * | 2008-05-26 | 2009-12-03 | Renesas Technology Corp | 半導体装置及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7352041B2 (en) | Magnetic memory device | |
| US20060094130A1 (en) | Method for manufacturing a magnetic memory device, and a magnetic memory device | |
| JP2010165790A (ja) | 不揮発性磁気メモリ装置 | |
| US6855563B2 (en) | Method of manufacturing a tunnel magneto-resistance based magnetic memory device | |
| JP2004214459A (ja) | 不揮発性磁気メモリ装置及びその製造方法 | |
| US7088610B2 (en) | Magnetic memory apparatus and method of manufacturing magnetic memory apparatus | |
| JP2005072491A (ja) | ドライエッチング方法及び磁気メモリ装置の製造方法 | |
| JP2008282940A (ja) | 磁気記憶装置の製造方法 | |
| JP2005340300A (ja) | 磁気メモリ装置及びその製造方法 | |
| JP2004214458A (ja) | 不揮発性磁気メモリ装置及びその製造方法 | |
| JP4590862B2 (ja) | 磁気メモリ装置及びその製造方法 | |
| US7068532B2 (en) | Magnetic storage device, writing method for magnetic storage device and manufacturing method for magnetic storage device | |
| JP2004259912A (ja) | 磁気記憶装置およびその製造方法 | |
| JP5277629B2 (ja) | 磁気抵抗効果を有するメモリ素子及びその製造方法、並びに、不揮発性磁気メモリ装置 | |
| JP2003218324A (ja) | 磁気記憶装置およびその製造方法 | |
| JP2003133527A (ja) | 磁気メモリ装置、その書き込み方法およびその製造方法 | |
| JP2008021816A (ja) | 不揮発性磁気記憶装置の製造方法 | |
| JP2004235512A (ja) | 磁気記憶装置およびその製造方法 | |
| JP2005243764A (ja) | 磁気記憶装置の製造方法 | |
| JP5327293B2 (ja) | 不揮発性磁気メモリ装置 | |
| JP2005175374A (ja) | 磁気メモリ装置及びその製造方法 | |
| JP2004235383A (ja) | 磁気記憶装置の製造方法 | |
| JP4899377B2 (ja) | 不揮発性磁気記憶装置の製造方法 | |
| JP2005056976A (ja) | 磁気メモリ装置及びその製造方法 | |
| JP2005064211A (ja) | 磁気記憶装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051014 |
|
| A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20070628 |