JP2004228172A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2004228172A JP2004228172A JP2003011697A JP2003011697A JP2004228172A JP 2004228172 A JP2004228172 A JP 2004228172A JP 2003011697 A JP2003011697 A JP 2003011697A JP 2003011697 A JP2003011697 A JP 2003011697A JP 2004228172 A JP2004228172 A JP 2004228172A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- insulator
- thermal resistance
- electrode
- contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Thin Film Transistor (AREA)
Abstract
【課題】パワーＭＯＳ半導体装置において、ＭＯＳ構造部分の熱抵抗を小さくし、熱的耐量を高くすること。
【解決手段】ゲート絶縁膜の、半導体基板３に接する部分を、炭化シリコン、ダイヤモンド、窒化アルミニウムまたは酸化アルミニウムなどの、二酸化シリコンよりも熱抵抗の低い絶縁膜２１で形成することによって、ＭＯＳ構造部分の熱抵抗を小さくする。また、ゲート電極８とエミッタ電極４との間の層間絶縁膜の一部または全部を、炭化シリコン、ダイヤモンド、窒化アルミニウムまたは酸化アルミニウムなどの、シリコンガラス膜２２よりも熱抵抗の低い絶縁膜２３で形成し、半導体基板内部で発生した熱を、ＭＯＳ構造部を介してエミッタ電極４に逃がし、放散させる。
【選択図】 図１
【解決手段】ゲート絶縁膜の、半導体基板３に接する部分を、炭化シリコン、ダイヤモンド、窒化アルミニウムまたは酸化アルミニウムなどの、二酸化シリコンよりも熱抵抗の低い絶縁膜２１で形成することによって、ＭＯＳ構造部分の熱抵抗を小さくする。また、ゲート電極８とエミッタ電極４との間の層間絶縁膜の一部または全部を、炭化シリコン、ダイヤモンド、窒化アルミニウムまたは酸化アルミニウムなどの、シリコンガラス膜２２よりも熱抵抗の低い絶縁膜２３で形成し、半導体基板内部で発生した熱を、ＭＯＳ構造部を介してエミッタ電極４に逃がし、放散させる。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置に関し、特に半導体基板に形成されたトレンチ内がゲート酸化膜を介してゲート電極により埋め込まれた構成のトレンチゲート型パワーＭＯＳ半導体装置、または半導体基板表面上にゲート酸化膜を介してゲート電極が形成されたプレーナ型パワーＭＯＳ半導体装置に関する。
【０００２】
【従来の技術】
近年、パワーＭＯＳ（金属−酸化物−半導体）半導体装置として、ゲート絶縁膜にシリコン酸化膜を用いたものが普及している。また、パワーＭＯＳ半導体装置の飽和電圧（オン電圧）−スイッチング損失トレードオフ特性を改善することができるという理由と、半導体基板のコスト削減を図ることができるという理由により、半導体装置の薄膜化が進んでいる。
【０００３】
図１９は、従来のトレンチゲート型の絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）の要部の構成を示す断面図である。図１９に示すように、トレンチ１の側面および底面のほとんどは、熱抵抗の高い酸化膜２で覆われている。したがって、シリコン半導体基板３で発生した熱は、トレンチ１以外の部分、すなわちエミッタ電極４と半導体基板３とのコンタクト部分を介してエミッタ電極４へ伝播するか、または基板裏面側の図示しないコレクタ電極へ伝播して、放散される。
【０００４】
図２０は、トレンチＭＯＳ部を一定間隔で動作させないように構成したトレンチゲート型ＩＧＢＴの要部の構成を示す断面図である。図２０に示すように、ウェル領域５内のソース領域６に隣接するトレンチ１と同様に、ソース領域６に隣接しない（すなわち、動作しない）ダミートレンチ７も、その側面および底面は熱抵抗の高い酸化膜２で覆われている。したがって、熱の伝播経路は、図１９に示すＩＧＢＴと同じである。
【０００５】
図２１は、従来のプレーナ型ＩＧＢＴの要部の構成を示す断面図である。図２１に示すように、ＭＯＳ構造が形成されている基板表面のほとんどは、熱抵抗の高い酸化膜１２で覆われている。したがって、シリコン半導体基板１３で発生した熱は、エミッタ電極１４と半導体基板１３とのコンタクト部分を介してエミッタ電極１４へ伝播するか、または基板裏面側の図示しないコレクタ電極へ伝播して、放散される（特許文献１、特許文献２参照。）。
【０００６】
【特許文献１】
特開平８−１２５１８１号公報
【特許文献２】
特開２００１−３６０８４号公報
【０００７】
【発明が解決しようとする課題】
上述したように、半導体装置を両面から冷却することにより温度上昇を抑制することが提案されているが、ＭＯＳ構造自体が、半導体層内部に熱がこもりやすい構造であるため、十分な効果は得られていない。さらに、上述した従来構成においてＩＧＢＴを形成する半導体基板の厚さを薄くすると、半導体基板の熱容量が小さいため、短絡状態で高電圧、大電流が発生したときなどに、温度が過度に上昇し、破壊が起こりやすくなるという欠点が顕著となる。
【０００８】
また、半導体基板内部の発熱部からコレクタ電極までの距離が、発熱部からエミッタコンタクト部までの距離よりも長いため、コレクタ側への熱伝播の効率が悪い。また、エミッタコンタクト部への熱伝播経路にはソース領域が存在する。
そのため、熱の伝播によりソース領域の温度が上昇し、ＩＧＢＴのラッチアップ耐量が低下するという問題点がある。
【０００９】
本発明は、上記問題点に鑑みてなされたものであって、ＭＯＳ構造部分の熱抵抗を小さくし、熱的耐量の高いパワーＭＯＳ半導体装置を提供することを目的とする。
【００１０】
【課題を解決するための手段】
上記目的を達成するため、第１の発明は、第１導電型の半導体基板の表面層に形成された第２導電型のウェル領域と、前記ウェル領域の表面層に選択的に形成された第１導電型のソース領域と、該ソース領域に隣接し、かつ前記ウェル領域を貫通するトレンチと、該トレンチの側面および底面に沿って形成されたゲート絶縁膜と、該ゲート絶縁膜の内側に埋め込まれたゲート電極と、該ゲート電極上に層間絶縁膜を介して積層され、かつ前記ソース領域に接する電極と、を具備する半導体装置であって、前記ゲート絶縁膜は、二酸化シリコンでできている部分と、二酸化シリコンよりも熱抵抗の低い絶縁体でできている部分とで構成されていることを特徴とする。この発明によれば、ゲート絶縁膜の、二酸化シリコンよりも熱抵抗の低い絶縁体でできている部分での熱の伝播が可能となる。
【００１１】
第１の発明において、前記ゲート絶縁膜の、二酸化シリコンよりも熱抵抗の低い絶縁体でできている部分は、前記半導体基板に接しているとよい。そうすれば、半導体基板内部で発生した熱は、その発生部位の近くから、ゲート絶縁膜の、二酸化シリコンよりも熱抵抗の低い絶縁体でできている部分を介して、半導体基板以外の部分に速やかに拡散する。
【００１２】
また、前記層間絶縁膜の、前記ゲート電極と接する部分の一部または全部が、シリコンガラスよりも熱抵抗の低い絶縁体でできていてもよい。そうすれば、半導体基板内部で発生した熱は、ゲート絶縁膜の、二酸化シリコンよりも熱抵抗の低い絶縁体でできている部分と、ゲート電極と、層間絶縁膜の、シリコンガラスよりも熱抵抗の低い絶縁体でできている部分を介して、電極に速やかに拡散する。
【００１３】
また、上記目的を達成するため、第２の発明は、半導体基板の表面領域に選択的に形成されたソース領域と、該ソース領域に隣接して形成されたトレンチと、該トレンチの側面および底面に沿って形成されたゲート絶縁膜と、該ゲート絶縁膜の内側に埋め込まれたゲート電極と、前記ソース領域から離れて形成されたダミートレンチと、該ダミートレンチの側面および底面に沿って形成されたダミー絶縁膜と、該ダミー絶縁膜の内側に埋め込まれたダミー電極と、該ダミー電極および前記ゲート電極上に層間絶縁膜を介して積層され、かつ前記ソース領域に接する電極と、を具備する半導体装置であって、前記ダミー絶縁膜の一部または全部が、二酸化シリコンよりも熱抵抗の低い絶縁体でできていることを特徴とする。この発明によれば、ダミー絶縁膜の、二酸化シリコンよりも熱抵抗の低い絶縁体でできている部分での熱の伝播が可能となる。
【００１４】
第２の発明において、前記ダミー絶縁膜の、二酸化シリコンよりも熱抵抗の低い絶縁体でできている部分は、前記半導体基板に接しているとよい。そうすれば、半導体基板内部で発生した熱は、その発生部位の近くから、ダミー絶縁膜の、二酸化シリコンよりも熱抵抗の低い絶縁体でできている部分を介して、半導体基板以外の部分に速やかに拡散する。
【００１５】
また、前記ダミー電極は、ポリシリコンよりも比熱の大きい部材でできていてもよい。そうすれば、ダミー絶縁膜の、二酸化シリコンよりも熱抵抗の低い絶縁体でできている部分を介して伝播してくる熱による温度上昇を、より一層抑制することができる。
【００１６】
また、前記層間絶縁膜の、前記ダミー電極と接する部分の一部または全部が、シリコンガラスよりも熱抵抗の低い絶縁体でできていてもよい。そうすれば、半導体基板内部で発生した熱は、ダミー絶縁膜の、二酸化シリコンよりも熱抵抗の低い絶縁体でできている部分と、ダミー電極と、層間絶縁膜の、シリコンガラスよりも熱抵抗の低い絶縁体でできている部分を介して、電極に速やかに拡散する。
【００１７】
また、上記目的を達成するため、第３の発明は、第１導電型の半導体基板の表面層に選択的に形成された第２導電型のウェル領域と、前記ウェル領域の表面層に選択的に形成された第１導電型のソース領域と、該ソース領域の一部、前記ウェル領域の一部、および隣り合う前記ウェル領域の間の前記半導体基板部分にわたってその表面に沿って形成されたゲート絶縁膜と、該ゲート絶縁膜上に形成されたゲート電極と、該ゲート電極上に層間絶縁膜を介して積層され、かつ前記ソース領域に接する電極と、を具備する半導体装置であって、前記ゲート絶縁膜は、二酸化シリコンでできている部分と、二酸化シリコンよりも熱抵抗の低い絶縁体でできている部分とで構成されていることを特徴とする。この発明によれば、ゲート絶縁膜の、二酸化シリコンよりも熱抵抗の低い絶縁体でできている部分での熱の伝播が可能となる。
【００１８】
第３の発明において、前記ゲート絶縁膜の、二酸化シリコンよりも熱抵抗の低い絶縁体でできている部分は、前記半導体基板に接しているとよい。そうすれば、半導体基板内部で発生した熱は、その発生部位の近くから、ゲート絶縁膜の、二酸化シリコンよりも熱抵抗の低い絶縁体でできている部分を介して、半導体基板以外の部分に速やかに拡散する。
【００１９】
また、前記層間絶縁膜の、前記ゲート電極と接する部分の一部または全部が、シリコンガラスよりも熱抵抗の低い絶縁体でできていてもよい。そうすれば、半導体基板内部で発生した熱は、ゲート絶縁膜の、二酸化シリコンよりも熱抵抗の低い絶縁体でできている部分と、ゲート電極と、層間絶縁膜の、シリコンガラスよりも熱抵抗の低い絶縁体でできている部分を介して、電極に速やかに拡散する。
【００２０】
また、上記目的を達成するため、第４の発明は、第１導電型の半導体基板の表面層に選択的に形成された第２導電型のウェル領域と、前記ウェル領域の表面層に選択的に形成された第１導電型のソース領域と、該ソース領域の一部、前記ウェル領域の一部、および隣り合う前記ウェル領域の間の前記半導体基板部分にわたってその表面に沿って形成されたゲート絶縁膜と、該ゲート絶縁膜上に形成されたゲート電極と、該ゲート電極上に層間絶縁膜を介して積層され、かつ前記ソース領域に接する電極と、を具備する半導体装置であって、隣り合う前記ウェル領域の間の前記半導体基板部分の一部に、二酸化シリコンよりも熱抵抗の低い絶縁体が埋め込まれており、該絶縁体が、半導体よりも熱容量の大きい部材に接していることを特徴とする。この発明によれば、半導体基板に埋め込まれた、二酸化シリコンよりも熱抵抗の低い絶縁体でできている部分での熱の伝播が可能となる。
【００２１】
第４の発明において、前記絶縁体内に、半導体よりも熱容量の大きい部材が埋め込まれていてもよい。そうすれば、半導体基板に埋め込まれた、二酸化シリコンよりも熱抵抗の低い絶縁体でできている部分を介して伝播してくる熱による温度上昇を、より一層抑制することができる。
【００２２】
また、前記絶縁体が接する、半導体よりも熱容量の大きい部材は、シリコンガラスよりも熱抵抗の低い絶縁体に接しており、該シリコンガラスよりも熱抵抗の低い絶縁体は、前記電極に接していてもよい。そうすれば、半導体基板内部で発生した熱は、半導体基板に埋め込まれた、二酸化シリコンよりも熱抵抗の低い絶縁体物でできている部分と、該絶縁体が接する、半導体よりも熱容量の大きい部材と、シリコンガラスよりも熱抵抗の低い絶縁体を介して、電極に速やかに拡散する。
【００２３】
また、上記目的を達成するため、第５の発明は、第１導電型の半導体基板の表面層に選択的に形成された第２導電型のウェル領域と、前記ウェル領域の表面層に選択的に形成された第１導電型のソース領域と、該ソース領域の一部および前記ウェル領域の一部にわたってその表面に沿って形成されたゲート絶縁膜と、該ゲート絶縁膜上に形成されたゲート電極と、該ゲート電極上に層間絶縁膜を介して積層され、かつ前記ソース領域に接する電極と、を具備する半導体装置であって、前記半導体基板部分の、前記ゲート電極直下の領域を除く領域の一部または全部の表面上に、二酸化シリコンよりも熱抵抗の低い絶縁体よりなる膜が形成されていることを特徴とする。この発明によれば、二酸化シリコンよりも熱抵抗の低い絶縁膜での熱の伝播が可能となる。
【００２４】
第５の発明において、前記二酸化シリコンよりも熱抵抗の低い絶縁膜が、ポリシリコンよりも熱容量の大きい部材に接していてもよい。そうすれば、二酸化シリコンよりも熱抵抗の低い絶縁膜を介して伝播してくる熱による温度上昇を、より一層抑制することができる。
【００２５】
また、前記ポリシリコンよりも熱容量の大きい部材は、シリコンガラスよりも熱抵抗の低い絶縁体に接しており、該シリコンガラスよりも熱抵抗の低い絶縁体は、前記電極に接していてもよい。そうすれば、半導体基板内部で発生した熱は、二酸化シリコンよりも熱抵抗の低い絶縁膜と、該絶縁膜が接する、ポリシリコンよりも熱容量の大きい部材と、シリコンガラスよりも熱抵抗の低い絶縁体を介して、電極に速やかに拡散する。
【００２６】
また、上記第１〜第５の発明において、二酸化シリコンよりも熱抵抗の低い絶縁体は、炭化シリコン、ダイヤモンド、窒化アルミニウムもしくは酸化アルミニウム、またはこれらを組み合わせたもので構成されていることを特徴とする。
【００２７】
【発明の実施の形態】
以下に、本発明をＩＧＢＴに適用した例について図面を参照しつつ詳細に説明する。なお、添付図面において、同一の構成要素には同じ符号を付し、重複する説明を省略する。
【００２８】
実施の形態１．
図１は、本発明の実施の形態１にかかるトレンチゲート型ＩＧＢＴの要部の構成を示す断面図である。図１に示すように、第１導電型のシリコン半導体基板３の表面層に第２導電型のウェル領域５が形成されている。このウェル領域５の表面層には、選択的に第１導電型のソース領域６が形成されている。トレンチ１は、ソース領域６に隣接して形成されている。トレンチ１は、ウェル領域５を貫通して第１導電型の半導体層、図示例では半導体基板３に達している。
【００２９】
トレンチ１の側面には、ゲート絶縁膜として酸化膜２が形成されている。トレンチ１の底面には、二酸化シリコンよりも熱抵抗の低い絶縁膜（以下、第１の低熱抵抗膜とする）２１が形成されている。第１の低熱抵抗膜２１は、第１導電型の半導体層、図示例では半導体基板３に接している。第１の低熱抵抗膜２１は、炭化シリコンやダイヤモンドなどのバンドギャップの広い半導体、窒化アルミニウムや酸化アルミニウムなどのセラミックス、またはこれらの組み合わせにより構成されている。
【００３０】
酸化膜２および第１の低熱抵抗膜２１の内側は、ゲート電極８で埋められている。ゲート電極８は、ポリシリコンでできている。ゲート電極８上には、シリコンガラス（ＢＰＳＧ）膜２２、およびシリコンガラスよりも熱抵抗の低い絶縁膜（以下、第２の低熱抵抗膜とする）２３よりなる層間絶縁膜を介してエミッタ電極４が積層されている。第２の低熱抵抗膜２３は、ゲート電極８およびエミッタ電極４の両方に接している。第２の低熱抵抗膜２３は、炭化シリコン、ダイヤモンド、窒化アルミニウムもしくは酸化アルミニウム、またはこれらの組み合わせにより構成されている。
【００３１】
なお、第１の低熱抵抗膜２１は、トレンチ１の底面に限らず、側面にあってもよい。ただし、ソース領域６から半導体基板３にキャリアを供給する部分、すなわちチャネルが形成される部分に沿う絶縁膜としては、高度の信頼性が要求されるため、酸化膜が望ましい。
【００３２】
実施の形態１によれば、半導体基板３内で発生した熱は、トレンチ底面から第１の低熱抵抗膜２１を介してゲート電極８に伝わり、さらに第２の低熱抵抗膜２３を介してエミッタ電極４へ伝わり、放散されるので、半導体基板３の温度上昇が抑制され、熱的な破壊耐量が向上する。また、ソース領域６を通らない熱伝播経路ができるので、ソース領域６の温度上昇が抑制され、ＩＧＢＴのラッチアップ耐量の低下を防ぐことができる。
【００３３】
実施の形態２．
図２は、本発明の実施の形態２にかかるトレンチゲート型ＩＧＢＴの要部の構成を示す断面図である。図２に示すように、実施の形態２は、ゲート電極８とエミッタ電極４とを絶縁する層間絶縁膜をシリコンガラス膜２２で構成するとともに、トレンチ１の底面の絶縁膜を第１の低熱抵抗膜２１で構成したものである。
実施の形態２によれば、半導体基板３からトレンチ１を通ってゲート電極８ヘ至る熱伝播経路ができ、そのゲート電極８がヒートシンクになるので、熱的な破壊耐量の向上と、ＩＧＢＴのラッチアップ耐量の低下防止という効果が得られる。
【００３４】
実施の形態３．
図３は、本発明の実施の形態３にかかるトレンチゲート型ＩＧＢＴの要部の構成を示す断面図である。図３に示すように、実施の形態３は、トレンチＭＯＳ部を一定間隔で動作させないように構成したトレンチゲート型ＩＧＢＴにおいて、動作しないダミートレンチ７の側面および底面のダミー絶縁膜を第１の低熱抵抗膜２１で構成するとともに、ダミートレンチ７内のダミー電極２４とエミッタ電極４とを絶縁する層間絶縁膜を第２の低熱抵抗膜２３で構成したものである。
【００３５】
ダミー電極２４は、半導体よりも熱容量，熱伝導率の大きい材質、たとえば銅でできている。また、ダミー電極２４は、図面の奥行き方向でゲート電極８もしくはエミッタ電極４に接続されているか、または電気的に浮いている。実施の形態３によれば、ソース領域６を通らずに、半導体基板３からダミートレンチ７を通ってエミッタ電極４ヘ至る熱伝播経路ができるので、半導体基板３の温度上昇が抑制され、熱的な破壊耐量が向上する。また、ソース領域６の温度上昇が抑制され、ＩＧＢＴのラッチアップ耐量の低下を防ぐことができる。
【００３６】
実施の形態４．
図４は、本発明の実施の形態４にかかるトレンチゲート型ＩＧＢＴの要部の構成を示す断面図である。図４に示すように、実施の形態４は、実施の形態３において、トレンチ１の底面の絶縁膜を第１の低熱抵抗膜２１で構成したものである。実施の形態４によれば、半導体基板３からダミートレンチ７を通ってエミッタ電極４ヘ至る熱伝播経路ができるとともに、ゲート電極８がヒートシンクになる。したがって、熱的な破壊耐量の向上と、ＩＧＢＴのラッチアップ耐量の低下防止という効果が得られる。
【００３７】
実施の形態５．
図５は、本発明の実施の形態５にかかるトレンチゲート型ＩＧＢＴの要部の構成を示す断面図である。図５に示すように、実施の形態５は、実施の形態３において、ダミー電極２４とエミッタ電極４との間の第２の低熱抵抗膜２３を貫通して、ダミー電極２４にエミッタ電極４を接触させたものである。したがって、実施の形態５では、ダミー電極２４はゲート電極８には接続されない。また、ダミー電極２４は、たとえばエミッタ電極４と同じアルミニウム等の金属でできている。実施の形態５によれば、半導体基板３からダミートレンチ７を通ってエミッタ電極４ヘ至る熱伝播経路ができるので、熱的な破壊耐量の向上と、ＩＧＢＴのラッチアップ耐量の低下防止という効果が得られる。
【００３８】
実施の形態６．
図６は、本発明の実施の形態６にかかるトレンチゲート型ＩＧＢＴの要部の構成を示す断面図である。図６に示すように、実施の形態６は、実施の形態３において、ダミートレンチ７の幅を広くするとももに、ダミー電極２４とエミッタ電極４との間の層間絶縁膜をシリコンガラス膜２２で構成したものである。ダミートレンチ７内のダミー絶縁膜は、第１の低熱抵抗膜２１により構成されている。
実施の形態６によれば、半導体基板３からダミートレンチ７を通ってダミー電極２４ヘ至る熱伝播経路ができ、そのダミー電極２４がヒートシンクになるので、熱的な破壊耐量の向上と、ＩＧＢＴのラッチアップ耐量の低下防止という効果が得られる。
【００３９】
実施の形態７．
図７は、本発明の実施の形態７にかかるトレンチゲート型ＩＧＢＴの要部の構成を示す断面図である。図７に示すように、実施の形態７は、実施の形態６において、ダミー電極２４とエミッタ電極４との間のシリコンガラス膜２２を貫通して、ダミー電極２４にエミッタ電極４を接触させたものである。したがって、実施の形態７では、ダミー電極２４はゲート電極８には接続されない。また、ダミー電極２４は、たとえばエミッタ電極４と同じアルミニウム等の金属でできている。実施の形態７によれば、半導体基板３からダミートレンチ７を通ってエミッタ電極４ヘ至る熱伝播経路ができるので、熱的な破壊耐量の向上と、ＩＧＢＴのラッチアップ耐量の低下防止という効果が得られる。
【００４０】
実施の形態８．
図８は、本発明の実施の形態８にかかるトレンチゲート型ＩＧＢＴの要部の構成を示す断面図である。図８に示すように、実施の形態８は、ウェル領域５以外の領域にダミートレンチ７を形成し、そのダミートレンチ７内のダミー絶縁膜を第１の低熱抵抗膜２１で構成したものである。ダミー電極２４とエミッタ電極４との間の層間絶縁膜は、シリコンガラス膜２２で構成されている。実施の形態８によれば、半導体基板３からダミートレンチ７を通ってダミー電極２４ヘ至る熱伝播経路ができ、そのダミー電極２４がヒートシンクになるので、熱的な破壊耐量の向上と、ＩＧＢＴのラッチアップ耐量の低下防止という効果が得られる。
【００４１】
実施の形態９．
図９は、本発明の実施の形態９にかかるトレンチゲート型ＩＧＢＴの要部の構成を示す断面図である。図９に示すように、実施の形態９は、実施の形態８において、ダミー電極２４とエミッタ電極４との間の層間絶縁膜を第２の低熱抵抗膜２３で構成するとともに、その第２の低熱抵抗膜２３を貫通して、ダミー電極２４にエミッタ電極４を接触させたものである。実施の形態９によれば、半導体基板３からダミートレンチ７を通ってエミッタ電極４ヘ至る熱伝播経路ができるので、熱的な破壊耐量の向上と、ＩＧＢＴのラッチアップ耐量の低下防止という効果が得られる。
【００４２】
実施の形態１０．
図１０は、本発明の実施の形態１０にかかるプレーナ型ＩＧＢＴの要部の構成を示す断面図である。図１０に示すように、実施の形態１０は、ゲート絶縁膜の、シリコン半導体基板１３とゲート電極１８の両方に接する部分、図示例では中央部を第１の低熱抵抗膜２１で構成するとともに、ゲート電極１８とエミッタ電極１４との間の層間絶縁膜の一部を第２の低熱抵抗膜２３で構成したものである。
【００４３】
実施の形態１０によれば、半導体基板１３内で発生した熱は、第１の低熱抵抗膜２１を介してゲート電極１８に伝わり、さらに第２の低熱抵抗膜２３を介してエミッタ電極１４へ伝わり、放散されるので、半導体基板１３の温度上昇が抑制され、熱的な破壊耐量が向上する。また、ウェル領域１５内のソース領域１６を通らない熱伝播経路ができるので、ソース領域１６の温度上昇が抑制され、ＩＧＢＴのラッチアップ耐量の低下を防ぐことができる。
【００４４】
実施の形態１１．
図１１は、本発明の実施の形態１１にかかるプレーナ型ＩＧＢＴの要部の構成を示す断面図である。図１１に示すように、実施の形態１１は、ゲート電極１８とエミッタ電極１４との間の層間絶縁膜をシリコンガラス膜２２で構成するとともに、ゲート絶縁膜の中央部を第１の低熱抵抗膜２１で構成したものである。実施の形態１１によれば、半導体基板１３から第１の低熱抵抗膜２１を通ってゲート電極１８ヘ至る熱伝播経路ができ、そのゲート電極１８がヒートシンクになるので、熱的な破壊耐量の向上と、ＩＧＢＴのラッチアップ耐量の低下防止という効果が得られる。
【００４５】
実施の形態１２．
図１２は、本発明の実施の形態１２にかかるプレーナ型ＩＧＢＴの要部の構成を示す断面図である。図１２に示すように、実施の形態１２は、実施の形態１０において、半導体基板１３の、ゲート絶縁膜の中央部に対応する箇所にトレンチ１１を形成し、そのトレンチ１１を第１の低熱抵抗膜２１で埋めたものである。
実施の形態１２によれば、半導体基板１３の発熱部に近い部位から、第１の低熱抵抗膜２１を介してゲート電極１８ヘ至り、さらに第２の低熱抵抗膜２３を介してエミッタ電極１４へ至る熱伝播経路ができるので、熱的な破壊耐量の向上と、ＩＧＢＴのラッチアップ耐量の低下防止という効果が得られる。
【００４６】
実施の形態１３．
図１３は、本発明の実施の形態１３にかかるプレーナ型ＩＧＢＴの要部の構成を示す断面図である。図１３に示すように、実施の形態１３は、実施の形態１１において、ゲート絶縁膜の中央部の第１の低熱抵抗膜２１を、熱容量の大きい部材２５、たとえばアルミニウム等の金属に接触させたものである。第１の低熱抵抗膜２１および熱容量の大きい部材２５と、ゲート電極１８との間には、層間絶縁膜を構成するシリコンガラス膜２２が存在する。実施の形態１３によれば、半導体基板１３から第１の低熱抵抗膜２１を通って熱容量の大きい部材２５ヘ至る熱伝播経路ができ、その熱容量の大きい部材２５がヒートシンクになるので、熱的な破壊耐量の向上と、ＩＧＢＴのラッチアップ耐量の低下防止という効果が得られる。
【００４７】
実施の形態１４．
図１４は、本発明の実施の形態１４にかかるプレーナ型ＩＧＢＴの要部の構成を示す断面図である。図１４に示すように、実施の形態１４は、実施の形態１３において、熱容量の大きい部材２５に第２の低熱抵抗膜２３を接触させ、この第２の低熱抵抗膜２３をエミッタ電極１４に接触させたものである。実施の形態１４によれば、半導体基板１３から第１の低熱抵抗膜２１を通って熱容量の大きい部材２５ヘ至り、さらに第２の低熱抵抗膜２３を介してエミッタ電極１４へ至る熱伝播経路ができるので、熱的な破壊耐量の向上と、ＩＧＢＴのラッチアップ耐量の低下防止という効果が得られる。
【００４８】
実施の形態１５．
図１５は、本発明の実施の形態１５にかかるプレーナ型ＩＧＢＴの要部の構成を示す断面図である。図１５に示すように、実施の形態１５は、半導体基板１３の、ウェル領域１５とその隣のウェル領域１５との間の部分に第１の低熱抵抗膜２１を接触させ、その第１の低熱抵抗膜２１にエミッタ電極１４を接触させたものである。実施の形態１５によれば、半導体基板１３から第１の低熱抵抗膜２１を通ってエミッタ電極１４へ至る熱伝播経路ができるので、熱的な破壊耐量の向上と、ＩＧＢＴのラッチアップ耐量の低下防止という効果が得られる。
【００４９】
実施の形態１６．
図１６は、本発明の実施の形態１６にかかるプレーナ型ＩＧＢＴの要部の構成を示す断面図である。図１６に示すように、実施の形態１６は、実施の形態１２において、トレンチ１１内を埋める第１の低熱抵抗膜２１の中央部に、ポリシリコン等の熱容量の大きい部材２６を埋め込んだものである。実施の形態１６によれば、半導体基板１３の発熱部に近い部位から、第１の低熱抵抗膜２１を介して熱容量の大きい部材２６ヘ至り、さらにゲート電極１８および第２の低熱抵抗膜２３を介してエミッタ電極１４へ至る熱伝播経路ができるので、熱的な破壊耐量の向上と、ＩＧＢＴのラッチアップ耐量の低下防止という効果が得られる。
【００５０】
つぎに、本発明を適用したＩＧＢＴと、適用していない従来のＩＧＢＴとで、短絡破壊耐量を比較した例について説明する。図１７は、実施の形態３、実施の形態４、実施の形態７および図２０に示す従来例について、同一試験条件で短絡破壊に至るまでの時間を測定した結果を示す図である。ＩＧＢＴの耐圧は、いずれも１２００Ｖ級である。図１７より明らかなように、短絡破壊に至る時間は、従来例でおおよそ１６μｓであるのに対して、実施の形態３ではおおよそ１９μｓであり、実施の形態４ではおおよそ２５μｓであり、実施の形態７ではおおよそ２９μｓである。
【００５１】
図１８は、実施の形態１０、実施の形態１１、実施の形態１５および図２１に示す従来例について、同一試験条件で短絡破壊に至るまでの時間を測定した結果を示す図である。ＩＧＢＴの耐圧は、いずれも１２００Ｖ級である。図１８より明らかなように、短絡破壊に至る時間は、従来例でおおよそ１５μｓであるのに対して、実施の形態１０ではおおよそ２２μｓであり、実施の形態１１ではおおよそ１９μｓであり、実施の形態１５ではおおよそ２４μｓである。以上の比較結果より、トレンチゲート型およびプレーナ型のいずれにおいても、従来例に比べて、実施の形態では短絡時の熱的破壊耐量が向上していることが分かる。
【００５２】
以上において本発明は、上述した各実施の形態に限らず、種々変更可能である。たとえば、実施の形態６〜９において、トレンチ１の底面の絶縁膜を第１の低熱抵抗膜２１で構成してもよい。そうすれば、さらに高い、熱的破壊耐量の向上と、ＩＧＢＴのラッチアップ耐量の低下防止という効果が得られる。また、本発明は、ＩＧＢＴに限らず、ＭＯＳゲート型の電界効果トランジスタやＭＯＳゲート型のサイリスタなど、ＭＯＳ構造部を有する半導体装置に適用可能である。
【００５３】
【発明の効果】
本発明によれば、半導体基板に接する、二酸化シリコンよりも熱抵抗の低い絶縁体でできている部分での熱の伝播が可能となるので、ＭＯＳ構造部分の熱抵抗が小さくなる。したがって、半導体基板内部で発生した熱が、その発生部位の近くから、二酸化シリコンよりも熱抵抗の低い絶縁体でできているＭＯＳ構造部分を介して、半導体基板以外の部分に速やかに拡散するので、半導体基板の温度上昇が抑制され、熱的な破壊耐量が向上する。また、ＭＯＳ構造部分の熱容量を大きくすることによっても、同様の効果が得られる。
【図面の簡単な説明】
【図１】本発明の実施の形態１にかかるトレンチゲート型ＩＧＢＴの要部の構成を示す断面図である。
【図２】本発明の実施の形態２にかかるトレンチゲート型ＩＧＢＴの要部の構成を示す断面図である。
【図３】本発明の実施の形態３にかかるトレンチゲート型ＩＧＢＴの要部の構成を示す断面図である。
【図４】本発明の実施の形態４にかかるトレンチゲート型ＩＧＢＴの要部の構成を示す断面図である。
【図５】本発明の実施の形態５にかかるトレンチゲート型ＩＧＢＴの要部の構成を示す断面図である。
【図６】本発明の実施の形態６にかかるトレンチゲート型ＩＧＢＴの要部の構成を示す断面図である。
【図７】本発明の実施の形態７にかかるトレンチゲート型ＩＧＢＴの要部の構成を示す断面図である。
【図８】本発明の実施の形態８にかかるトレンチゲート型ＩＧＢＴの要部の構成を示す断面図である。
【図９】本発明の実施の形態９にかかるトレンチゲート型ＩＧＢＴの要部の構成を示す断面図である。
【図１０】本発明の実施の形態１０にかかるプレーナ型ＩＧＢＴの要部の構成を示す断面図である。
【図１１】本発明の実施の形態１１にかかるプレーナ型ＩＧＢＴの要部の構成を示す断面図である。
【図１２】本発明の実施の形態１２にかかるプレーナ型ＩＧＢＴの要部の構成を示す断面図である。
【図１３】本発明の実施の形態１３にかかるプレーナ型ＩＧＢＴの要部の構成を示す断面図である。
【図１４】本発明の実施の形態１４にかかるプレーナ型ＩＧＢＴの要部の構成を示す断面図である。
【図１５】本発明の実施の形態１５にかかるプレーナ型ＩＧＢＴの要部の構成を示す断面図である。
【図１６】本発明の実施の形態１６にかかるプレーナ型ＩＧＢＴの要部の構成を示す断面図である。
【図１７】トレンチゲート型ＩＧＢＴについて短絡破壊に至るまでの時間を比較した結果を示す図である。
【図１８】プレーナ型ＩＧＢＴについて短絡破壊に至るまでの時間を比較した結果を示す図である。
【図１９】従来のトレンチゲート型ＩＧＢＴの要部の構成を示す断面図である。
【図２０】従来のトレンチゲート型ＩＧＢＴの要部の構成を示す断面図である。
【図２１】従来のプレーナ型ＩＧＢＴの要部の構成を示す断面図である。
【符号の説明】
１ トレンチ
２，１２ 酸化膜
３，１３ 半導体基板
４，１４ エミッタ電極
５，１５ ウェル領域
６，１６ ソース領域
７ ダミートレンチ
８，１８ ゲート電極
２１ 二酸化シリコンよりも熱抵抗の低い絶縁膜（第１の低熱抵抗膜）
２２ シリコンガラス膜
２３ シリコンガラスよりも熱抵抗の低い絶縁膜（第２の低熱抵抗膜）
２４ ダミー電極
２５，２６ 熱容量の大きい部材
【発明の属する技術分野】
本発明は、半導体装置に関し、特に半導体基板に形成されたトレンチ内がゲート酸化膜を介してゲート電極により埋め込まれた構成のトレンチゲート型パワーＭＯＳ半導体装置、または半導体基板表面上にゲート酸化膜を介してゲート電極が形成されたプレーナ型パワーＭＯＳ半導体装置に関する。
【０００２】
【従来の技術】
近年、パワーＭＯＳ（金属−酸化物−半導体）半導体装置として、ゲート絶縁膜にシリコン酸化膜を用いたものが普及している。また、パワーＭＯＳ半導体装置の飽和電圧（オン電圧）−スイッチング損失トレードオフ特性を改善することができるという理由と、半導体基板のコスト削減を図ることができるという理由により、半導体装置の薄膜化が進んでいる。
【０００３】
図１９は、従来のトレンチゲート型の絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）の要部の構成を示す断面図である。図１９に示すように、トレンチ１の側面および底面のほとんどは、熱抵抗の高い酸化膜２で覆われている。したがって、シリコン半導体基板３で発生した熱は、トレンチ１以外の部分、すなわちエミッタ電極４と半導体基板３とのコンタクト部分を介してエミッタ電極４へ伝播するか、または基板裏面側の図示しないコレクタ電極へ伝播して、放散される。
【０００４】
図２０は、トレンチＭＯＳ部を一定間隔で動作させないように構成したトレンチゲート型ＩＧＢＴの要部の構成を示す断面図である。図２０に示すように、ウェル領域５内のソース領域６に隣接するトレンチ１と同様に、ソース領域６に隣接しない（すなわち、動作しない）ダミートレンチ７も、その側面および底面は熱抵抗の高い酸化膜２で覆われている。したがって、熱の伝播経路は、図１９に示すＩＧＢＴと同じである。
【０００５】
図２１は、従来のプレーナ型ＩＧＢＴの要部の構成を示す断面図である。図２１に示すように、ＭＯＳ構造が形成されている基板表面のほとんどは、熱抵抗の高い酸化膜１２で覆われている。したがって、シリコン半導体基板１３で発生した熱は、エミッタ電極１４と半導体基板１３とのコンタクト部分を介してエミッタ電極１４へ伝播するか、または基板裏面側の図示しないコレクタ電極へ伝播して、放散される（特許文献１、特許文献２参照。）。
【０００６】
【特許文献１】
特開平８−１２５１８１号公報
【特許文献２】
特開２００１−３６０８４号公報
【０００７】
【発明が解決しようとする課題】
上述したように、半導体装置を両面から冷却することにより温度上昇を抑制することが提案されているが、ＭＯＳ構造自体が、半導体層内部に熱がこもりやすい構造であるため、十分な効果は得られていない。さらに、上述した従来構成においてＩＧＢＴを形成する半導体基板の厚さを薄くすると、半導体基板の熱容量が小さいため、短絡状態で高電圧、大電流が発生したときなどに、温度が過度に上昇し、破壊が起こりやすくなるという欠点が顕著となる。
【０００８】
また、半導体基板内部の発熱部からコレクタ電極までの距離が、発熱部からエミッタコンタクト部までの距離よりも長いため、コレクタ側への熱伝播の効率が悪い。また、エミッタコンタクト部への熱伝播経路にはソース領域が存在する。
そのため、熱の伝播によりソース領域の温度が上昇し、ＩＧＢＴのラッチアップ耐量が低下するという問題点がある。
【０００９】
本発明は、上記問題点に鑑みてなされたものであって、ＭＯＳ構造部分の熱抵抗を小さくし、熱的耐量の高いパワーＭＯＳ半導体装置を提供することを目的とする。
【００１０】
【課題を解決するための手段】
上記目的を達成するため、第１の発明は、第１導電型の半導体基板の表面層に形成された第２導電型のウェル領域と、前記ウェル領域の表面層に選択的に形成された第１導電型のソース領域と、該ソース領域に隣接し、かつ前記ウェル領域を貫通するトレンチと、該トレンチの側面および底面に沿って形成されたゲート絶縁膜と、該ゲート絶縁膜の内側に埋め込まれたゲート電極と、該ゲート電極上に層間絶縁膜を介して積層され、かつ前記ソース領域に接する電極と、を具備する半導体装置であって、前記ゲート絶縁膜は、二酸化シリコンでできている部分と、二酸化シリコンよりも熱抵抗の低い絶縁体でできている部分とで構成されていることを特徴とする。この発明によれば、ゲート絶縁膜の、二酸化シリコンよりも熱抵抗の低い絶縁体でできている部分での熱の伝播が可能となる。
【００１１】
第１の発明において、前記ゲート絶縁膜の、二酸化シリコンよりも熱抵抗の低い絶縁体でできている部分は、前記半導体基板に接しているとよい。そうすれば、半導体基板内部で発生した熱は、その発生部位の近くから、ゲート絶縁膜の、二酸化シリコンよりも熱抵抗の低い絶縁体でできている部分を介して、半導体基板以外の部分に速やかに拡散する。
【００１２】
また、前記層間絶縁膜の、前記ゲート電極と接する部分の一部または全部が、シリコンガラスよりも熱抵抗の低い絶縁体でできていてもよい。そうすれば、半導体基板内部で発生した熱は、ゲート絶縁膜の、二酸化シリコンよりも熱抵抗の低い絶縁体でできている部分と、ゲート電極と、層間絶縁膜の、シリコンガラスよりも熱抵抗の低い絶縁体でできている部分を介して、電極に速やかに拡散する。
【００１３】
また、上記目的を達成するため、第２の発明は、半導体基板の表面領域に選択的に形成されたソース領域と、該ソース領域に隣接して形成されたトレンチと、該トレンチの側面および底面に沿って形成されたゲート絶縁膜と、該ゲート絶縁膜の内側に埋め込まれたゲート電極と、前記ソース領域から離れて形成されたダミートレンチと、該ダミートレンチの側面および底面に沿って形成されたダミー絶縁膜と、該ダミー絶縁膜の内側に埋め込まれたダミー電極と、該ダミー電極および前記ゲート電極上に層間絶縁膜を介して積層され、かつ前記ソース領域に接する電極と、を具備する半導体装置であって、前記ダミー絶縁膜の一部または全部が、二酸化シリコンよりも熱抵抗の低い絶縁体でできていることを特徴とする。この発明によれば、ダミー絶縁膜の、二酸化シリコンよりも熱抵抗の低い絶縁体でできている部分での熱の伝播が可能となる。
【００１４】
第２の発明において、前記ダミー絶縁膜の、二酸化シリコンよりも熱抵抗の低い絶縁体でできている部分は、前記半導体基板に接しているとよい。そうすれば、半導体基板内部で発生した熱は、その発生部位の近くから、ダミー絶縁膜の、二酸化シリコンよりも熱抵抗の低い絶縁体でできている部分を介して、半導体基板以外の部分に速やかに拡散する。
【００１５】
また、前記ダミー電極は、ポリシリコンよりも比熱の大きい部材でできていてもよい。そうすれば、ダミー絶縁膜の、二酸化シリコンよりも熱抵抗の低い絶縁体でできている部分を介して伝播してくる熱による温度上昇を、より一層抑制することができる。
【００１６】
また、前記層間絶縁膜の、前記ダミー電極と接する部分の一部または全部が、シリコンガラスよりも熱抵抗の低い絶縁体でできていてもよい。そうすれば、半導体基板内部で発生した熱は、ダミー絶縁膜の、二酸化シリコンよりも熱抵抗の低い絶縁体でできている部分と、ダミー電極と、層間絶縁膜の、シリコンガラスよりも熱抵抗の低い絶縁体でできている部分を介して、電極に速やかに拡散する。
【００１７】
また、上記目的を達成するため、第３の発明は、第１導電型の半導体基板の表面層に選択的に形成された第２導電型のウェル領域と、前記ウェル領域の表面層に選択的に形成された第１導電型のソース領域と、該ソース領域の一部、前記ウェル領域の一部、および隣り合う前記ウェル領域の間の前記半導体基板部分にわたってその表面に沿って形成されたゲート絶縁膜と、該ゲート絶縁膜上に形成されたゲート電極と、該ゲート電極上に層間絶縁膜を介して積層され、かつ前記ソース領域に接する電極と、を具備する半導体装置であって、前記ゲート絶縁膜は、二酸化シリコンでできている部分と、二酸化シリコンよりも熱抵抗の低い絶縁体でできている部分とで構成されていることを特徴とする。この発明によれば、ゲート絶縁膜の、二酸化シリコンよりも熱抵抗の低い絶縁体でできている部分での熱の伝播が可能となる。
【００１８】
第３の発明において、前記ゲート絶縁膜の、二酸化シリコンよりも熱抵抗の低い絶縁体でできている部分は、前記半導体基板に接しているとよい。そうすれば、半導体基板内部で発生した熱は、その発生部位の近くから、ゲート絶縁膜の、二酸化シリコンよりも熱抵抗の低い絶縁体でできている部分を介して、半導体基板以外の部分に速やかに拡散する。
【００１９】
また、前記層間絶縁膜の、前記ゲート電極と接する部分の一部または全部が、シリコンガラスよりも熱抵抗の低い絶縁体でできていてもよい。そうすれば、半導体基板内部で発生した熱は、ゲート絶縁膜の、二酸化シリコンよりも熱抵抗の低い絶縁体でできている部分と、ゲート電極と、層間絶縁膜の、シリコンガラスよりも熱抵抗の低い絶縁体でできている部分を介して、電極に速やかに拡散する。
【００２０】
また、上記目的を達成するため、第４の発明は、第１導電型の半導体基板の表面層に選択的に形成された第２導電型のウェル領域と、前記ウェル領域の表面層に選択的に形成された第１導電型のソース領域と、該ソース領域の一部、前記ウェル領域の一部、および隣り合う前記ウェル領域の間の前記半導体基板部分にわたってその表面に沿って形成されたゲート絶縁膜と、該ゲート絶縁膜上に形成されたゲート電極と、該ゲート電極上に層間絶縁膜を介して積層され、かつ前記ソース領域に接する電極と、を具備する半導体装置であって、隣り合う前記ウェル領域の間の前記半導体基板部分の一部に、二酸化シリコンよりも熱抵抗の低い絶縁体が埋め込まれており、該絶縁体が、半導体よりも熱容量の大きい部材に接していることを特徴とする。この発明によれば、半導体基板に埋め込まれた、二酸化シリコンよりも熱抵抗の低い絶縁体でできている部分での熱の伝播が可能となる。
【００２１】
第４の発明において、前記絶縁体内に、半導体よりも熱容量の大きい部材が埋め込まれていてもよい。そうすれば、半導体基板に埋め込まれた、二酸化シリコンよりも熱抵抗の低い絶縁体でできている部分を介して伝播してくる熱による温度上昇を、より一層抑制することができる。
【００２２】
また、前記絶縁体が接する、半導体よりも熱容量の大きい部材は、シリコンガラスよりも熱抵抗の低い絶縁体に接しており、該シリコンガラスよりも熱抵抗の低い絶縁体は、前記電極に接していてもよい。そうすれば、半導体基板内部で発生した熱は、半導体基板に埋め込まれた、二酸化シリコンよりも熱抵抗の低い絶縁体物でできている部分と、該絶縁体が接する、半導体よりも熱容量の大きい部材と、シリコンガラスよりも熱抵抗の低い絶縁体を介して、電極に速やかに拡散する。
【００２３】
また、上記目的を達成するため、第５の発明は、第１導電型の半導体基板の表面層に選択的に形成された第２導電型のウェル領域と、前記ウェル領域の表面層に選択的に形成された第１導電型のソース領域と、該ソース領域の一部および前記ウェル領域の一部にわたってその表面に沿って形成されたゲート絶縁膜と、該ゲート絶縁膜上に形成されたゲート電極と、該ゲート電極上に層間絶縁膜を介して積層され、かつ前記ソース領域に接する電極と、を具備する半導体装置であって、前記半導体基板部分の、前記ゲート電極直下の領域を除く領域の一部または全部の表面上に、二酸化シリコンよりも熱抵抗の低い絶縁体よりなる膜が形成されていることを特徴とする。この発明によれば、二酸化シリコンよりも熱抵抗の低い絶縁膜での熱の伝播が可能となる。
【００２４】
第５の発明において、前記二酸化シリコンよりも熱抵抗の低い絶縁膜が、ポリシリコンよりも熱容量の大きい部材に接していてもよい。そうすれば、二酸化シリコンよりも熱抵抗の低い絶縁膜を介して伝播してくる熱による温度上昇を、より一層抑制することができる。
【００２５】
また、前記ポリシリコンよりも熱容量の大きい部材は、シリコンガラスよりも熱抵抗の低い絶縁体に接しており、該シリコンガラスよりも熱抵抗の低い絶縁体は、前記電極に接していてもよい。そうすれば、半導体基板内部で発生した熱は、二酸化シリコンよりも熱抵抗の低い絶縁膜と、該絶縁膜が接する、ポリシリコンよりも熱容量の大きい部材と、シリコンガラスよりも熱抵抗の低い絶縁体を介して、電極に速やかに拡散する。
【００２６】
また、上記第１〜第５の発明において、二酸化シリコンよりも熱抵抗の低い絶縁体は、炭化シリコン、ダイヤモンド、窒化アルミニウムもしくは酸化アルミニウム、またはこれらを組み合わせたもので構成されていることを特徴とする。
【００２７】
【発明の実施の形態】
以下に、本発明をＩＧＢＴに適用した例について図面を参照しつつ詳細に説明する。なお、添付図面において、同一の構成要素には同じ符号を付し、重複する説明を省略する。
【００２８】
実施の形態１．
図１は、本発明の実施の形態１にかかるトレンチゲート型ＩＧＢＴの要部の構成を示す断面図である。図１に示すように、第１導電型のシリコン半導体基板３の表面層に第２導電型のウェル領域５が形成されている。このウェル領域５の表面層には、選択的に第１導電型のソース領域６が形成されている。トレンチ１は、ソース領域６に隣接して形成されている。トレンチ１は、ウェル領域５を貫通して第１導電型の半導体層、図示例では半導体基板３に達している。
【００２９】
トレンチ１の側面には、ゲート絶縁膜として酸化膜２が形成されている。トレンチ１の底面には、二酸化シリコンよりも熱抵抗の低い絶縁膜（以下、第１の低熱抵抗膜とする）２１が形成されている。第１の低熱抵抗膜２１は、第１導電型の半導体層、図示例では半導体基板３に接している。第１の低熱抵抗膜２１は、炭化シリコンやダイヤモンドなどのバンドギャップの広い半導体、窒化アルミニウムや酸化アルミニウムなどのセラミックス、またはこれらの組み合わせにより構成されている。
【００３０】
酸化膜２および第１の低熱抵抗膜２１の内側は、ゲート電極８で埋められている。ゲート電極８は、ポリシリコンでできている。ゲート電極８上には、シリコンガラス（ＢＰＳＧ）膜２２、およびシリコンガラスよりも熱抵抗の低い絶縁膜（以下、第２の低熱抵抗膜とする）２３よりなる層間絶縁膜を介してエミッタ電極４が積層されている。第２の低熱抵抗膜２３は、ゲート電極８およびエミッタ電極４の両方に接している。第２の低熱抵抗膜２３は、炭化シリコン、ダイヤモンド、窒化アルミニウムもしくは酸化アルミニウム、またはこれらの組み合わせにより構成されている。
【００３１】
なお、第１の低熱抵抗膜２１は、トレンチ１の底面に限らず、側面にあってもよい。ただし、ソース領域６から半導体基板３にキャリアを供給する部分、すなわちチャネルが形成される部分に沿う絶縁膜としては、高度の信頼性が要求されるため、酸化膜が望ましい。
【００３２】
実施の形態１によれば、半導体基板３内で発生した熱は、トレンチ底面から第１の低熱抵抗膜２１を介してゲート電極８に伝わり、さらに第２の低熱抵抗膜２３を介してエミッタ電極４へ伝わり、放散されるので、半導体基板３の温度上昇が抑制され、熱的な破壊耐量が向上する。また、ソース領域６を通らない熱伝播経路ができるので、ソース領域６の温度上昇が抑制され、ＩＧＢＴのラッチアップ耐量の低下を防ぐことができる。
【００３３】
実施の形態２．
図２は、本発明の実施の形態２にかかるトレンチゲート型ＩＧＢＴの要部の構成を示す断面図である。図２に示すように、実施の形態２は、ゲート電極８とエミッタ電極４とを絶縁する層間絶縁膜をシリコンガラス膜２２で構成するとともに、トレンチ１の底面の絶縁膜を第１の低熱抵抗膜２１で構成したものである。
実施の形態２によれば、半導体基板３からトレンチ１を通ってゲート電極８ヘ至る熱伝播経路ができ、そのゲート電極８がヒートシンクになるので、熱的な破壊耐量の向上と、ＩＧＢＴのラッチアップ耐量の低下防止という効果が得られる。
【００３４】
実施の形態３．
図３は、本発明の実施の形態３にかかるトレンチゲート型ＩＧＢＴの要部の構成を示す断面図である。図３に示すように、実施の形態３は、トレンチＭＯＳ部を一定間隔で動作させないように構成したトレンチゲート型ＩＧＢＴにおいて、動作しないダミートレンチ７の側面および底面のダミー絶縁膜を第１の低熱抵抗膜２１で構成するとともに、ダミートレンチ７内のダミー電極２４とエミッタ電極４とを絶縁する層間絶縁膜を第２の低熱抵抗膜２３で構成したものである。
【００３５】
ダミー電極２４は、半導体よりも熱容量，熱伝導率の大きい材質、たとえば銅でできている。また、ダミー電極２４は、図面の奥行き方向でゲート電極８もしくはエミッタ電極４に接続されているか、または電気的に浮いている。実施の形態３によれば、ソース領域６を通らずに、半導体基板３からダミートレンチ７を通ってエミッタ電極４ヘ至る熱伝播経路ができるので、半導体基板３の温度上昇が抑制され、熱的な破壊耐量が向上する。また、ソース領域６の温度上昇が抑制され、ＩＧＢＴのラッチアップ耐量の低下を防ぐことができる。
【００３６】
実施の形態４．
図４は、本発明の実施の形態４にかかるトレンチゲート型ＩＧＢＴの要部の構成を示す断面図である。図４に示すように、実施の形態４は、実施の形態３において、トレンチ１の底面の絶縁膜を第１の低熱抵抗膜２１で構成したものである。実施の形態４によれば、半導体基板３からダミートレンチ７を通ってエミッタ電極４ヘ至る熱伝播経路ができるとともに、ゲート電極８がヒートシンクになる。したがって、熱的な破壊耐量の向上と、ＩＧＢＴのラッチアップ耐量の低下防止という効果が得られる。
【００３７】
実施の形態５．
図５は、本発明の実施の形態５にかかるトレンチゲート型ＩＧＢＴの要部の構成を示す断面図である。図５に示すように、実施の形態５は、実施の形態３において、ダミー電極２４とエミッタ電極４との間の第２の低熱抵抗膜２３を貫通して、ダミー電極２４にエミッタ電極４を接触させたものである。したがって、実施の形態５では、ダミー電極２４はゲート電極８には接続されない。また、ダミー電極２４は、たとえばエミッタ電極４と同じアルミニウム等の金属でできている。実施の形態５によれば、半導体基板３からダミートレンチ７を通ってエミッタ電極４ヘ至る熱伝播経路ができるので、熱的な破壊耐量の向上と、ＩＧＢＴのラッチアップ耐量の低下防止という効果が得られる。
【００３８】
実施の形態６．
図６は、本発明の実施の形態６にかかるトレンチゲート型ＩＧＢＴの要部の構成を示す断面図である。図６に示すように、実施の形態６は、実施の形態３において、ダミートレンチ７の幅を広くするとももに、ダミー電極２４とエミッタ電極４との間の層間絶縁膜をシリコンガラス膜２２で構成したものである。ダミートレンチ７内のダミー絶縁膜は、第１の低熱抵抗膜２１により構成されている。
実施の形態６によれば、半導体基板３からダミートレンチ７を通ってダミー電極２４ヘ至る熱伝播経路ができ、そのダミー電極２４がヒートシンクになるので、熱的な破壊耐量の向上と、ＩＧＢＴのラッチアップ耐量の低下防止という効果が得られる。
【００３９】
実施の形態７．
図７は、本発明の実施の形態７にかかるトレンチゲート型ＩＧＢＴの要部の構成を示す断面図である。図７に示すように、実施の形態７は、実施の形態６において、ダミー電極２４とエミッタ電極４との間のシリコンガラス膜２２を貫通して、ダミー電極２４にエミッタ電極４を接触させたものである。したがって、実施の形態７では、ダミー電極２４はゲート電極８には接続されない。また、ダミー電極２４は、たとえばエミッタ電極４と同じアルミニウム等の金属でできている。実施の形態７によれば、半導体基板３からダミートレンチ７を通ってエミッタ電極４ヘ至る熱伝播経路ができるので、熱的な破壊耐量の向上と、ＩＧＢＴのラッチアップ耐量の低下防止という効果が得られる。
【００４０】
実施の形態８．
図８は、本発明の実施の形態８にかかるトレンチゲート型ＩＧＢＴの要部の構成を示す断面図である。図８に示すように、実施の形態８は、ウェル領域５以外の領域にダミートレンチ７を形成し、そのダミートレンチ７内のダミー絶縁膜を第１の低熱抵抗膜２１で構成したものである。ダミー電極２４とエミッタ電極４との間の層間絶縁膜は、シリコンガラス膜２２で構成されている。実施の形態８によれば、半導体基板３からダミートレンチ７を通ってダミー電極２４ヘ至る熱伝播経路ができ、そのダミー電極２４がヒートシンクになるので、熱的な破壊耐量の向上と、ＩＧＢＴのラッチアップ耐量の低下防止という効果が得られる。
【００４１】
実施の形態９．
図９は、本発明の実施の形態９にかかるトレンチゲート型ＩＧＢＴの要部の構成を示す断面図である。図９に示すように、実施の形態９は、実施の形態８において、ダミー電極２４とエミッタ電極４との間の層間絶縁膜を第２の低熱抵抗膜２３で構成するとともに、その第２の低熱抵抗膜２３を貫通して、ダミー電極２４にエミッタ電極４を接触させたものである。実施の形態９によれば、半導体基板３からダミートレンチ７を通ってエミッタ電極４ヘ至る熱伝播経路ができるので、熱的な破壊耐量の向上と、ＩＧＢＴのラッチアップ耐量の低下防止という効果が得られる。
【００４２】
実施の形態１０．
図１０は、本発明の実施の形態１０にかかるプレーナ型ＩＧＢＴの要部の構成を示す断面図である。図１０に示すように、実施の形態１０は、ゲート絶縁膜の、シリコン半導体基板１３とゲート電極１８の両方に接する部分、図示例では中央部を第１の低熱抵抗膜２１で構成するとともに、ゲート電極１８とエミッタ電極１４との間の層間絶縁膜の一部を第２の低熱抵抗膜２３で構成したものである。
【００４３】
実施の形態１０によれば、半導体基板１３内で発生した熱は、第１の低熱抵抗膜２１を介してゲート電極１８に伝わり、さらに第２の低熱抵抗膜２３を介してエミッタ電極１４へ伝わり、放散されるので、半導体基板１３の温度上昇が抑制され、熱的な破壊耐量が向上する。また、ウェル領域１５内のソース領域１６を通らない熱伝播経路ができるので、ソース領域１６の温度上昇が抑制され、ＩＧＢＴのラッチアップ耐量の低下を防ぐことができる。
【００４４】
実施の形態１１．
図１１は、本発明の実施の形態１１にかかるプレーナ型ＩＧＢＴの要部の構成を示す断面図である。図１１に示すように、実施の形態１１は、ゲート電極１８とエミッタ電極１４との間の層間絶縁膜をシリコンガラス膜２２で構成するとともに、ゲート絶縁膜の中央部を第１の低熱抵抗膜２１で構成したものである。実施の形態１１によれば、半導体基板１３から第１の低熱抵抗膜２１を通ってゲート電極１８ヘ至る熱伝播経路ができ、そのゲート電極１８がヒートシンクになるので、熱的な破壊耐量の向上と、ＩＧＢＴのラッチアップ耐量の低下防止という効果が得られる。
【００４５】
実施の形態１２．
図１２は、本発明の実施の形態１２にかかるプレーナ型ＩＧＢＴの要部の構成を示す断面図である。図１２に示すように、実施の形態１２は、実施の形態１０において、半導体基板１３の、ゲート絶縁膜の中央部に対応する箇所にトレンチ１１を形成し、そのトレンチ１１を第１の低熱抵抗膜２１で埋めたものである。
実施の形態１２によれば、半導体基板１３の発熱部に近い部位から、第１の低熱抵抗膜２１を介してゲート電極１８ヘ至り、さらに第２の低熱抵抗膜２３を介してエミッタ電極１４へ至る熱伝播経路ができるので、熱的な破壊耐量の向上と、ＩＧＢＴのラッチアップ耐量の低下防止という効果が得られる。
【００４６】
実施の形態１３．
図１３は、本発明の実施の形態１３にかかるプレーナ型ＩＧＢＴの要部の構成を示す断面図である。図１３に示すように、実施の形態１３は、実施の形態１１において、ゲート絶縁膜の中央部の第１の低熱抵抗膜２１を、熱容量の大きい部材２５、たとえばアルミニウム等の金属に接触させたものである。第１の低熱抵抗膜２１および熱容量の大きい部材２５と、ゲート電極１８との間には、層間絶縁膜を構成するシリコンガラス膜２２が存在する。実施の形態１３によれば、半導体基板１３から第１の低熱抵抗膜２１を通って熱容量の大きい部材２５ヘ至る熱伝播経路ができ、その熱容量の大きい部材２５がヒートシンクになるので、熱的な破壊耐量の向上と、ＩＧＢＴのラッチアップ耐量の低下防止という効果が得られる。
【００４７】
実施の形態１４．
図１４は、本発明の実施の形態１４にかかるプレーナ型ＩＧＢＴの要部の構成を示す断面図である。図１４に示すように、実施の形態１４は、実施の形態１３において、熱容量の大きい部材２５に第２の低熱抵抗膜２３を接触させ、この第２の低熱抵抗膜２３をエミッタ電極１４に接触させたものである。実施の形態１４によれば、半導体基板１３から第１の低熱抵抗膜２１を通って熱容量の大きい部材２５ヘ至り、さらに第２の低熱抵抗膜２３を介してエミッタ電極１４へ至る熱伝播経路ができるので、熱的な破壊耐量の向上と、ＩＧＢＴのラッチアップ耐量の低下防止という効果が得られる。
【００４８】
実施の形態１５．
図１５は、本発明の実施の形態１５にかかるプレーナ型ＩＧＢＴの要部の構成を示す断面図である。図１５に示すように、実施の形態１５は、半導体基板１３の、ウェル領域１５とその隣のウェル領域１５との間の部分に第１の低熱抵抗膜２１を接触させ、その第１の低熱抵抗膜２１にエミッタ電極１４を接触させたものである。実施の形態１５によれば、半導体基板１３から第１の低熱抵抗膜２１を通ってエミッタ電極１４へ至る熱伝播経路ができるので、熱的な破壊耐量の向上と、ＩＧＢＴのラッチアップ耐量の低下防止という効果が得られる。
【００４９】
実施の形態１６．
図１６は、本発明の実施の形態１６にかかるプレーナ型ＩＧＢＴの要部の構成を示す断面図である。図１６に示すように、実施の形態１６は、実施の形態１２において、トレンチ１１内を埋める第１の低熱抵抗膜２１の中央部に、ポリシリコン等の熱容量の大きい部材２６を埋め込んだものである。実施の形態１６によれば、半導体基板１３の発熱部に近い部位から、第１の低熱抵抗膜２１を介して熱容量の大きい部材２６ヘ至り、さらにゲート電極１８および第２の低熱抵抗膜２３を介してエミッタ電極１４へ至る熱伝播経路ができるので、熱的な破壊耐量の向上と、ＩＧＢＴのラッチアップ耐量の低下防止という効果が得られる。
【００５０】
つぎに、本発明を適用したＩＧＢＴと、適用していない従来のＩＧＢＴとで、短絡破壊耐量を比較した例について説明する。図１７は、実施の形態３、実施の形態４、実施の形態７および図２０に示す従来例について、同一試験条件で短絡破壊に至るまでの時間を測定した結果を示す図である。ＩＧＢＴの耐圧は、いずれも１２００Ｖ級である。図１７より明らかなように、短絡破壊に至る時間は、従来例でおおよそ１６μｓであるのに対して、実施の形態３ではおおよそ１９μｓであり、実施の形態４ではおおよそ２５μｓであり、実施の形態７ではおおよそ２９μｓである。
【００５１】
図１８は、実施の形態１０、実施の形態１１、実施の形態１５および図２１に示す従来例について、同一試験条件で短絡破壊に至るまでの時間を測定した結果を示す図である。ＩＧＢＴの耐圧は、いずれも１２００Ｖ級である。図１８より明らかなように、短絡破壊に至る時間は、従来例でおおよそ１５μｓであるのに対して、実施の形態１０ではおおよそ２２μｓであり、実施の形態１１ではおおよそ１９μｓであり、実施の形態１５ではおおよそ２４μｓである。以上の比較結果より、トレンチゲート型およびプレーナ型のいずれにおいても、従来例に比べて、実施の形態では短絡時の熱的破壊耐量が向上していることが分かる。
【００５２】
以上において本発明は、上述した各実施の形態に限らず、種々変更可能である。たとえば、実施の形態６〜９において、トレンチ１の底面の絶縁膜を第１の低熱抵抗膜２１で構成してもよい。そうすれば、さらに高い、熱的破壊耐量の向上と、ＩＧＢＴのラッチアップ耐量の低下防止という効果が得られる。また、本発明は、ＩＧＢＴに限らず、ＭＯＳゲート型の電界効果トランジスタやＭＯＳゲート型のサイリスタなど、ＭＯＳ構造部を有する半導体装置に適用可能である。
【００５３】
【発明の効果】
本発明によれば、半導体基板に接する、二酸化シリコンよりも熱抵抗の低い絶縁体でできている部分での熱の伝播が可能となるので、ＭＯＳ構造部分の熱抵抗が小さくなる。したがって、半導体基板内部で発生した熱が、その発生部位の近くから、二酸化シリコンよりも熱抵抗の低い絶縁体でできているＭＯＳ構造部分を介して、半導体基板以外の部分に速やかに拡散するので、半導体基板の温度上昇が抑制され、熱的な破壊耐量が向上する。また、ＭＯＳ構造部分の熱容量を大きくすることによっても、同様の効果が得られる。
【図面の簡単な説明】
【図１】本発明の実施の形態１にかかるトレンチゲート型ＩＧＢＴの要部の構成を示す断面図である。
【図２】本発明の実施の形態２にかかるトレンチゲート型ＩＧＢＴの要部の構成を示す断面図である。
【図３】本発明の実施の形態３にかかるトレンチゲート型ＩＧＢＴの要部の構成を示す断面図である。
【図４】本発明の実施の形態４にかかるトレンチゲート型ＩＧＢＴの要部の構成を示す断面図である。
【図５】本発明の実施の形態５にかかるトレンチゲート型ＩＧＢＴの要部の構成を示す断面図である。
【図６】本発明の実施の形態６にかかるトレンチゲート型ＩＧＢＴの要部の構成を示す断面図である。
【図７】本発明の実施の形態７にかかるトレンチゲート型ＩＧＢＴの要部の構成を示す断面図である。
【図８】本発明の実施の形態８にかかるトレンチゲート型ＩＧＢＴの要部の構成を示す断面図である。
【図９】本発明の実施の形態９にかかるトレンチゲート型ＩＧＢＴの要部の構成を示す断面図である。
【図１０】本発明の実施の形態１０にかかるプレーナ型ＩＧＢＴの要部の構成を示す断面図である。
【図１１】本発明の実施の形態１１にかかるプレーナ型ＩＧＢＴの要部の構成を示す断面図である。
【図１２】本発明の実施の形態１２にかかるプレーナ型ＩＧＢＴの要部の構成を示す断面図である。
【図１３】本発明の実施の形態１３にかかるプレーナ型ＩＧＢＴの要部の構成を示す断面図である。
【図１４】本発明の実施の形態１４にかかるプレーナ型ＩＧＢＴの要部の構成を示す断面図である。
【図１５】本発明の実施の形態１５にかかるプレーナ型ＩＧＢＴの要部の構成を示す断面図である。
【図１６】本発明の実施の形態１６にかかるプレーナ型ＩＧＢＴの要部の構成を示す断面図である。
【図１７】トレンチゲート型ＩＧＢＴについて短絡破壊に至るまでの時間を比較した結果を示す図である。
【図１８】プレーナ型ＩＧＢＴについて短絡破壊に至るまでの時間を比較した結果を示す図である。
【図１９】従来のトレンチゲート型ＩＧＢＴの要部の構成を示す断面図である。
【図２０】従来のトレンチゲート型ＩＧＢＴの要部の構成を示す断面図である。
【図２１】従来のプレーナ型ＩＧＢＴの要部の構成を示す断面図である。
【符号の説明】
１ トレンチ
２，１２ 酸化膜
３，１３ 半導体基板
４，１４ エミッタ電極
５，１５ ウェル領域
６，１６ ソース領域
７ ダミートレンチ
８，１８ ゲート電極
２１ 二酸化シリコンよりも熱抵抗の低い絶縁膜（第１の低熱抵抗膜）
２２ シリコンガラス膜
２３ シリコンガラスよりも熱抵抗の低い絶縁膜（第２の低熱抵抗膜）
２４ ダミー電極
２５，２６ 熱容量の大きい部材
Claims (17)
- 第１導電型の半導体基板の表面層に形成された第２導電型のウェル領域と、前記ウェル領域の表面層に選択的に形成された第１導電型のソース領域と、該ソース領域に隣接し、かつ前記ウェル領域を貫通するトレンチと、該トレンチの側面および底面に沿って形成されたゲート絶縁膜と、該ゲート絶縁膜の内側に埋め込まれたゲート電極と、該ゲート電極上に層間絶縁膜を介して積層され、かつ前記ソース領域に接する電極と、を具備する半導体装置であって、前記ゲート絶縁膜は、二酸化シリコンでできている部分と、二酸化シリコンよりも熱抵抗の低い絶縁体でできている部分とで構成されていることを特徴とする半導体装置。
- 前記ゲート絶縁膜の、二酸化シリコンよりも熱抵抗の低い絶縁体でできている部分は、前記半導体基板に接していることを特徴とする請求項１に記載の半導体装置。
- 前記層間絶縁膜の、前記ゲート電極と接する部分の一部または全部が、シリコンガラスよりも熱抵抗の低い絶縁体でできていることを特徴とする請求項１または２に記載の半導体装置。
- 半導体基板の表面領域に選択的に形成されたソース領域と、該ソース領域に隣接して形成されたトレンチと、該トレンチの側面および底面に沿って形成されたゲート絶縁膜と、該ゲート絶縁膜の内側に埋め込まれたゲート電極と、前記ソース領域から離れて形成されたダミートレンチと、該ダミートレンチの側面および底面に沿って形成されたダミー絶縁膜と、該ダミー絶縁膜の内側に埋め込まれたダミー電極と、該ダミー電極および前記ゲート電極上に層間絶縁膜を介して積層され、かつ前記ソース領域に接する電極と、を具備する半導体装置であって、
前記ダミー絶縁膜の一部または全部が、二酸化シリコンよりも熱抵抗の低い絶縁体でできていることを特徴とする半導体装置。 - 前記ダミー絶縁膜の、二酸化シリコンよりも熱抵抗の低い絶縁体でできている部分は、前記半導体基板に接していることを特徴とする請求項４に記載の半導体装置。
- 前記ダミー電極は、ポリシリコンよりも比熱の大きい部材でできていることを特徴とする請求項４または５に記載の半導体装置。
- 前記層間絶縁膜の、前記ダミー電極と接する部分の一部または全部が、シリコンガラスよりも熱抵抗の低い絶縁体でできていることを特徴とする請求項４〜６のいずれか一つに記載の半導体装置。
- 第１導電型の半導体基板の表面層に選択的に形成された第２導電型のウェル領域と、前記ウェル領域の表面層に選択的に形成された第１導電型のソース領域と、該ソース領域の一部、前記ウェル領域の一部、および隣り合う前記ウェル領域の間の前記半導体基板部分にわたってその表面に沿って形成されたゲート絶縁膜と、該ゲート絶縁膜上に形成されたゲート電極と、該ゲート電極上に層間絶縁膜を介して積層され、かつ前記ソース領域に接する電極と、を具備する半導体装置であって、
前記ゲート絶縁膜は、二酸化シリコンでできている部分と、二酸化シリコンよりも熱抵抗の低い絶縁体でできている部分とで構成されていることを特徴とする半導体装置。 - 前記ゲート絶縁膜の、二酸化シリコンよりも熱抵抗の低い絶縁体でできている部分は、前記半導体基板に接していることを特徴とする請求項８に記載の半導体装置。
- 前記層間絶縁膜の、前記ゲート電極と接する部分の一部または全部が、シリコンガラスよりも熱抵抗の低い絶縁体でできていることを特徴とする請求項８または９に記載の半導体装置。
- 第１導電型の半導体基板の表面層に選択的に形成された第２導電型のウェル領域と、前記ウェル領域の表面層に選択的に形成された第１導電型のソース領域と、該ソース領域の一部、前記ウェル領域の一部、および隣り合う前記ウェル領域の間の前記半導体基板部分にわたってその表面に沿って形成されたゲート絶縁膜と、該ゲート絶縁膜上に形成されたゲート電極と、該ゲート電極上に層間絶縁膜を介して積層され、かつ前記ソース領域に接する電極と、を具備する半導体装置であって、
隣り合う前記ウェル領域の間の前記半導体基板部分の一部に、二酸化シリコンよりも熱抵抗の低い絶縁体が埋め込まれており、該絶縁体が、半導体よりも熱容量の大きい部材に接していることを特徴とする半導体装置。 - 前記絶縁体内に、半導体よりも熱容量の大きい部材が埋め込まれていることを特徴とする請求項１１に記載の半導体装置。
- 前記絶縁体が接する、半導体よりも熱容量の大きい部材は、シリコンガラスよりも熱抵抗の低い絶縁体に接しており、該シリコンガラスよりも熱抵抗の低い絶縁体は、前記電極に接していることを特徴とする請求項１１または１２に記載の半導体装置。
- 第１導電型の半導体基板の表面層に選択的に形成された第２導電型のウェル領域と、前記ウェル領域の表面層に選択的に形成された第１導電型のソース領域と、該ソース領域の一部および前記ウェル領域の一部にわたってその表面に沿って形成されたゲート絶縁膜と、該ゲート絶縁膜上に形成されたゲート電極と、該ゲート電極上に層間絶縁膜を介して積層され、かつ前記ソース領域に接する電極と、を具備する半導体装置であって、
前記半導体基板部分の、前記ゲート電極直下の領域を除く領域の一部または全部の表面上に、二酸化シリコンよりも熱抵抗の低い絶縁体よりなる膜が形成されていることを特徴とする半導体装置。 - 前記二酸化シリコンよりも熱抵抗の低い絶縁膜が、ポリシリコンよりも熱容量の大きい部材に接していることを特徴とする請求項１４に記載の半導体装置。
- 前記ポリシリコンよりも熱容量の大きい部材は、シリコンガラスよりも熱抵抗の低い絶縁体に接しており、該シリコンガラスよりも熱抵抗の低い絶縁体は、前記電極に接していることを特徴とする請求項１４または１５に記載の半導体装置。
- 二酸化シリコンよりも熱抵抗の低い絶縁体は、炭化シリコン、ダイヤモンド、窒化アルミニウムもしくは酸化アルミニウム、またはこれらを組み合わせたもので構成されていることを特徴とする請求項１〜１６のいずれか一つに記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003011697A JP4529355B2 (ja) | 2003-01-20 | 2003-01-20 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003011697A JP4529355B2 (ja) | 2003-01-20 | 2003-01-20 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004228172A true JP2004228172A (ja) | 2004-08-12 |
| JP4529355B2 JP4529355B2 (ja) | 2010-08-25 |
Family
ID=32900525
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003011697A Expired - Fee Related JP4529355B2 (ja) | 2003-01-20 | 2003-01-20 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4529355B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006351924A (ja) * | 2005-06-17 | 2006-12-28 | Denso Corp | 半導体装置 |
| JP2013120809A (ja) * | 2011-12-07 | 2013-06-17 | Hitachi Ltd | 半導体装置及びそれを用いた電力変換装置 |
| WO2017006711A1 (ja) * | 2015-07-07 | 2017-01-12 | 富士電機株式会社 | 半導体装置 |
| CN110556415A (zh) * | 2019-09-18 | 2019-12-10 | 深圳爱仕特科技有限公司 | 一种高可靠性外延栅的SiC MOSFET器件及其制备方法 |
| CN112531009A (zh) * | 2019-09-17 | 2021-03-19 | 株式会社东芝 | 半导体装置 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5882569A (ja) * | 1981-11-12 | 1983-05-18 | Toshiba Corp | 電界効果トランジスタ |
| JPS63289960A (ja) * | 1987-05-22 | 1988-11-28 | Fujitsu Ltd | 電界効果型半導体装置 |
| JPH0258254A (ja) * | 1988-08-23 | 1990-02-27 | Nobuo Mikoshiba | 半導体素子 |
| JPH0376272A (ja) * | 1989-08-18 | 1991-04-02 | Seiko Instr Inc | 絶縁ゲート型電界効果トランジスタ |
| JPH05335582A (ja) * | 1992-05-27 | 1993-12-17 | Omron Corp | 縦型ｍｏｓｆｅｔ装置およびその製造方法 |
| JPH098295A (ja) * | 1995-06-23 | 1997-01-10 | Toshiba Corp | 半導体装置 |
| JP2000200905A (ja) * | 1999-01-06 | 2000-07-18 | Nissan Motor Co Ltd | 半導体装置 |
| JP2002016252A (ja) * | 2000-06-27 | 2002-01-18 | Toshiba Corp | 絶縁ゲート型半導体素子 |
| JP2002185007A (ja) * | 2000-12-18 | 2002-06-28 | Toshiba Corp | 半導体装置 |
-
2003
- 2003-01-20 JP JP2003011697A patent/JP4529355B2/ja not_active Expired - Fee Related
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5882569A (ja) * | 1981-11-12 | 1983-05-18 | Toshiba Corp | 電界効果トランジスタ |
| JPS63289960A (ja) * | 1987-05-22 | 1988-11-28 | Fujitsu Ltd | 電界効果型半導体装置 |
| JPH0258254A (ja) * | 1988-08-23 | 1990-02-27 | Nobuo Mikoshiba | 半導体素子 |
| JPH0376272A (ja) * | 1989-08-18 | 1991-04-02 | Seiko Instr Inc | 絶縁ゲート型電界効果トランジスタ |
| JPH05335582A (ja) * | 1992-05-27 | 1993-12-17 | Omron Corp | 縦型ｍｏｓｆｅｔ装置およびその製造方法 |
| JPH098295A (ja) * | 1995-06-23 | 1997-01-10 | Toshiba Corp | 半導体装置 |
| JP2000200905A (ja) * | 1999-01-06 | 2000-07-18 | Nissan Motor Co Ltd | 半導体装置 |
| JP2002016252A (ja) * | 2000-06-27 | 2002-01-18 | Toshiba Corp | 絶縁ゲート型半導体素子 |
| JP2002185007A (ja) * | 2000-12-18 | 2002-06-28 | Toshiba Corp | 半導体装置 |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006351924A (ja) * | 2005-06-17 | 2006-12-28 | Denso Corp | 半導体装置 |
| JP2013120809A (ja) * | 2011-12-07 | 2013-06-17 | Hitachi Ltd | 半導体装置及びそれを用いた電力変換装置 |
| WO2017006711A1 (ja) * | 2015-07-07 | 2017-01-12 | 富士電機株式会社 | 半導体装置 |
| JPWO2017006711A1 (ja) * | 2015-07-07 | 2017-11-02 | 富士電機株式会社 | 半導体装置 |
| US10186608B2 (en) | 2015-07-07 | 2019-01-22 | Fuji Electric Co., Ltd. | Semiconductor apparatus |
| CN112531009A (zh) * | 2019-09-17 | 2021-03-19 | 株式会社东芝 | 半导体装置 |
| JP2021048171A (ja) * | 2019-09-17 | 2021-03-25 | 株式会社東芝 | 半導体装置 |
| JP7337619B2 (ja) | 2019-09-17 | 2023-09-04 | 株式会社東芝 | 半導体装置 |
| US11855157B2 (en) | 2019-09-17 | 2023-12-26 | Kabushiki Kaisha Toshiba | Semiconductor device having thermally conductive electrodes |
| CN110556415A (zh) * | 2019-09-18 | 2019-12-10 | 深圳爱仕特科技有限公司 | 一种高可靠性外延栅的SiC MOSFET器件及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4529355B2 (ja) | 2010-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11610884B2 (en) | Semiconductor device | |
| EP2243163B1 (en) | Igbt and method of producing the same | |
| JP6356803B2 (ja) | 絶縁ゲートバイポーラトランジスタ | |
| US7888733B2 (en) | Power semiconductor device | |
| JP2004363327A (ja) | 半導体装置 | |
| WO2015177910A1 (ja) | 半導体装置 | |
| JP5601863B2 (ja) | 電力半導体装置 | |
| JPH04251983A (ja) | 半導体装置 | |
| JP5233158B2 (ja) | 炭化珪素半導体装置 | |
| JP5145665B2 (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| JP2007527623A (ja) | 相補的窒化膜トランジスタの垂直およびコモンドレイン | |
| JP7297709B2 (ja) | 半導体装置及び半導体回路 | |
| JP4529355B2 (ja) | 半導体装置 | |
| JP7076387B2 (ja) | 半導体装置 | |
| JP3744175B2 (ja) | 炭化珪素半導体装置及びその製造方法 | |
| JP5309427B2 (ja) | 半導体装置 | |
| JP3293603B2 (ja) | 電力用半導体装置 | |
| US11527449B2 (en) | Semiconductor apparatus | |
| US20140159105A1 (en) | Power semiconductor device | |
| JP5309428B2 (ja) | 半導体装置 | |
| JPH10190011A (ja) | 高耐圧ダイオード | |
| JP2024009709A (ja) | 炭化珪素半導体装置 | |
| JP2005064345A (ja) | 半導体装置 | |
| JP2022171051A (ja) | 半導体装置 | |
| JP2021028962A (ja) | 炭化珪素半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050714 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080327 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090428 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090629 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20091112 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20091112 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091112 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100518 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100531 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130618 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130618 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130618 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |