JP2004221396A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2004221396A
JP2004221396A JP2003008302A JP2003008302A JP2004221396A JP 2004221396 A JP2004221396 A JP 2004221396A JP 2003008302 A JP2003008302 A JP 2003008302A JP 2003008302 A JP2003008302 A JP 2003008302A JP 2004221396 A JP2004221396 A JP 2004221396A
Authority
JP
Japan
Prior art keywords
oxide film
film
lower electrode
forming
semiconductor region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003008302A
Other languages
English (en)
Inventor
Yoshiharu Hidaka
義晴 日高
Yutaka Watanabe
豊 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2003008302A priority Critical patent/JP2004221396A/ja
Publication of JP2004221396A publication Critical patent/JP2004221396A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

【課題】半導体基板又は半導体薄膜に付着する有機物からなる付着物を確実に除去できるようにする。
【解決手段】MIS型トランジスタにおいて、まず、犠牲酸化膜を形成し、形成した犠牲酸化膜の上にレジストパターン及び犠牲酸化膜を介してイオン注入によりウェハの上部にしきい値電圧制御用のウェルを形成する。続いて、レジストパターンを除去した後、1回目の有機物の除去を行なう。その後、犠牲酸化膜を除去し、さらに2回目の有機物の除去を行なった後、ウエハ洗浄を行なう。洗浄後、ゲート絶縁膜を酸化により形成する前に、3回目の有機物の除去を行なう。ゲート絶縁膜を形成した後、ゲート電極を形成する前に、4回目の有機物の除去を行なう。各有機物の除去方法は、犠牲酸化膜を酸素を含む雰囲気にさらしながら、犠牲酸化膜にエキシマ光を照射することにより、有機物を燃焼して除去する。
【選択図】 図2

Description

【0001】
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、特に、製造中に半導体基板等に付着する有機物を除去できる半導体装置の製造方法に関する。
【0002】
【従来の技術】
近年、機能素子にトランジスタやキャパシタを含む半導体装置は、微細化技術の急速な進展に伴って、ゲート酸化膜においては薄膜化が図られると共に、キャパシタにおいては小さいサイズでもその容量をより大きくするため、ポリシリコンからなる下部電極の表面を半球形の粒子状(Hemispherical Grain:HSG)とする粗面化が図られている。HSGは、アモルファスシリコンからなる下部電極を形成した後、シラン(SiH )ガス等を用いて下部電極上にシリコンからなる種結晶を形成し、さらに、下部電極に熱処理を行なって下部電極の表面でシリコン原子を移動させること(マイグレーション)により形成する。
【0003】
一方、ゲート酸化膜は、薄膜化が進展しても、従来かそれ以上の耐圧が必要とされ、高信頼性が求められる。MOS型トランジスタは、ゲート酸化膜を形成するより前に、イオン注入により半導体基板の活性領域にトランジスタの動作電圧を決定するしきい値電圧制御用のウェルを形成する。通常、このしきい値制御用のイオン注入に先立って、半導体基板の表面に熱酸化膜を形成する。この熱酸化膜は犠牲酸化膜と呼ばれ、半導体基板に注入されたイオンがその注入エネルギーにより単結晶の原子配列の隙間を通って所定の深さ以上に注入される、いわゆるノッコン(knock−on)現象によって注入深さが不均一となる現象を防止し、さらには、炭素(C)やアルミニウム(Al)等の注入イオン以外の不純物イオンが半導体基板に注入されることを防止する。この犠牲酸化膜は、ゲート酸化膜を形成する前にフッ酸を含むエッチング液により除去され、その後、半導体基板の表面を洗浄した後、本来のゲート酸化膜が形成される。
【0004】
犠牲酸化膜を除去するエッチ液はフッ酸を主成分とする水溶液が用いられ、また、ゲート酸化膜を形成する前の洗浄液には、アンモニア過酸化水素液(Ammonia−Hydrogen Peroxide Mixture:APM)、又は塩酸過酸化水素液(Hydrochloric acid−Hydrogen Peroxide Mixture:HPM)等の混合液を用いる。フッ酸を含む水溶液は、酸化膜を溶解するものの、有機物及び金属不純物等を溶解することができない。一方、APMは、酸化膜やシリコンをエッチングしながらパーティクルをリフトオフにより浮かせて除去するため、パーティクルが半導体基板や酸化膜に再付着することを防止するには非常に有効である。また、HPMは、塩酸により重金属を塩化物として溶解して除去する。
【0005】
【特許文献1】
特開平02−69930号公報
【特許文献2】
特開平02−76222号公報
【特許文献3】
特開2002−184742号公報
【特許文献4】
特開2000−323449号公報
【0006】
【発明が解決しようとする課題】
ところで、半導体装置を製造する際に用いられるクリーンルームは、清浄度を極めて高く保持できるように気密に構成する必要がある。このため、該クリーンルームを構成する各部材同士の隙間には樹脂からなるシール材が用いられている。
【0007】
また、半導体製造装置においても、フッ酸等を含む薬液や腐食性を有するガスを扱うため、樹脂材が多用され、さらに、ガス及び薬液の供給手段並びに排出手段を構成する部材にも樹脂材が多用されており、その結果、外気よりも有機物の濃度が高くなる傾向にある。
【0008】
クリーンルーム内に搬送されたウェハには、これらの樹脂材から放出される有機物が付着し、さらには、図14に示すように、自然酸化膜が時間と共に厚く形成される。この現象は、有機物によりウェハの表面に自然酸化膜が増速的に成長したり、また、エリプソメータを用いて測定する場合には、ウェハの表面に付着した有機物によって測定対象の酸化膜の屈折率が変化したりする結果と思われる。
【0009】
半導体プロセスで使用される各種の薬液には、有機物を溶解して除去する能力を有さないため、有機物が付着するとウェハの表面に残ることになる。ウェハの表面に残った有機物は、熱等により分解されて酸化膜中に取り込まれた場合は、ゲート酸化膜の耐圧等の信頼性が急激に劣化するという問題がある。
【0010】
最近の知見によると、有機物の中には沸点が比較的に低い有機物と高い有機物とが存在することが分かっている。アルコール等の低脂肪族からなる有機物は沸点が低い有機物に分類され、一方、クリーンルームのシール材に添加されるシロキサン又はフタル酸を含む有機物は沸点が高い有機物に分類される。特に、沸点が高い有機物は、炉等の高温で処理される熱処理装置における650℃〜750℃の温度帯域では昇華しないため、ゲート酸化膜中に残った炭素原子がシリコン原子と結合して炭化珪素(SiC)が生成され、生成された炭化珪素がエネルギー準位を形成して電圧印加時のリークパスを生じさせる。その結果、経時絶縁破壊の指標であるQBD値が異常となる等の耐圧に劣化が生じる。
【0011】
さらに、フッ素を含む有機物は、シリコンの表面に付着し、シリコンのダングリングボンドとフッ素とが結合することによりバックボンド酸化が生じ、その結果、犠牲酸化膜やゲート酸化膜の成長速度が増速されることがある。
【0012】
このように、従来の製造プロセスは、各工程の前処理として有機物を確実に除去できる薬液を使用しておらず、その結果、半導体基板上に付着した有機物は、後述する本願発明者らの知見によると、クラスタ状に形成されていると思われる。従って、薬液処理に十分な時間を掛ける必要があり、薬液処理に十分な時間を掛けた場合には、リフトオフにより除去されると推測される。しかしながら、この長時間の薬液処理によって、半導体基板の表面の平坦性が劣化するため、酸化膜によるウィークスポットが形成されてしまう。逆に、薬液処理の時間が短い場合には、半導体基板上の有機物を十分に除去することができない。
【0013】
また、キャパシタの製造時におけるHSGの形成工程において、有機物がシリコン原子の移動を阻害する。例えば、キャパシタにおけるHSGを形成する際に、アモルファスシリコンの表面に自然酸化膜や有機物からなる付着膜が形成されると、シリコンからなる種結晶がアモルファスシリコン上に付着することができない。その上、アモルファスシリコンを構成するシリコン原子が移動しにくくなるため、HSGが形成されないという問題がある。
【0014】
さらには、キャパシタの容量を増大するために、粗面化されたシリコン膜上に燐(P)等の不純物を熱拡散法により拡散させることも行なわれている。この熱拡散処理においても、自然酸化膜は不純物の拡散を阻害するため、拡散処理の前にはフッ酸を含むエッチ液により除去処理を行なっている。このフッ酸を含むエッチ液は、有機物を除去する能力がなく、従ってHSGの形成が阻害されることになる。
【0015】
一般に、自然酸化膜を除去するには、フッ酸を含むエッチ液が用いられ、乾燥時に生じるウォーターマークと呼ばれる乾燥斑を防止するために、マランゴニ乾燥法等のイソプロピルアルコール(IPA)を用いることが多い。
【0016】
ところで、有機物を除去する方法には、薬液を用いるウェット法と、ガスを用いるドライ法とがある。
【0017】
有機物が除去可能なウェット法は、硫酸と過酸化水素水との混合液(Sulfuric acid−Hydrogen Peroxide Mixture:SPM)を用いる。しかしながら、このウェット法は、処理後の乾燥時にウォーターマーク等の酸化物の異常成長を誘発するおそれがある。また、微細化が進んだ現在では、アスペクト比が高い回路パターンにおいては、乾燥時に毛細管現象により該パターンが破壊されることが知られている。
【0018】
これに対し、有機物が除去可能なドライ法は、チャンバ内に大気を導入し、エキシマ光又はUV光を用いて有機物を分解する方法である(例えば、特許文献3参照。)。しかしながら、特許文献3においては、有機物が除去される一方、ランプ等の熱により酸化膜が形成されてしまい、プロセスが制御可能な製造方法を開示しているとはいえない。
【0019】
本発明は、前記従来の問題を解決し、半導体基板又は半導体薄膜(半導体領域)に付着する有機物からなる付着物を確実に除去できるようにすることを目的とする。
【0020】
【課題を解決するための手段】
前記の目的を達成するため、本発明は、半導体装置の製造方法を、半導体領域上に形成された絶縁膜を除去した後又は半導体領域を洗浄した後に、半導体領域の表面に付着した有機物を除去する構成とする。
【0021】
具体的に、本発明に係る第1の半導体装置の製造方法は、半導体領域の上に絶縁膜を形成する絶縁膜形成工程と、絶縁膜を除去する絶縁膜除去工程と、絶縁膜を除去した後、半導体領域が触れる雰囲気に含まれる有機物が半導体領域上に堆積してなる付着物を除去する付着物除去工程とを備えている。
【0022】
第1の半導体装置の製造方法によると、絶縁膜を除去した後、半導体領域が触れる雰囲気に含まれる有機物が半導体領域上に堆積してなる付着物を除去するため、例えば、後工程において半導体領域の表面を薬液により洗浄したとしても、有機物からなる付着物が除去されているため、半導体領域の表面の平坦性を維持することができる。
【0023】
第1の半導体装置の製造方法において、絶縁膜は半導体領域を保護する犠牲酸化膜であることが好ましい。
【0024】
また、第1の半導体装置の製造方法において、絶縁膜は自然酸化膜であることが好ましい。
【0025】
本発明に係る第2の半導体装置の製造方法は、半導体領域を洗浄する洗浄工程と、半導体領域を洗浄した後、半導体領域が触れる雰囲気に含まれる有機物が半導体領域上に堆積してなる付着物を除去する付着物除去工程とを備えている。
【0026】
第2の半導体装置の製造方法によると、半導体領域を洗浄した後、半導体領域が触れる雰囲気に含まれる有機物が半導体領域上に堆積してなる付着物を除去するため、例えば、後工程において半導体領域の上にゲート絶縁膜を形成する場合に、有機物が半導体領域上に残留しないので、有機物に含まれる炭素原子と半導体領域を構成する例えばシリコンとの炭化物が形成されるおそれがない。また、HSG化された下部電極に不純物ドープを行なう場合には、炭化物により不純物拡散が阻害されるおそれがない。
【0027】
第1又は第2の半導体装置の製造方法において、付着物除去工程は、酸素を含む雰囲気に光を照射することにより酸素を活性化し、活性化した酸素により付着物を分解して除去することが好ましい。このようにすると、薬液を用いたウェットエッチングを行なうよりも、有機物からなる付着物を確実に除去することができる。
【0028】
本願発明者らは、有機物からなる付着物を除去する方法として、薬液を用いるよりも、活性酸素を含む雰囲気にさらす方法の有用性を以下のような実験を行なうことにより得ている。
【0029】
まず、図1にHSG化処理を行なう前におけるAPM及び希フッ酸(Diluted Hydrofluoric acid:DHF)を用いたディップエッチの処理回数とキャパシタの容量との関係を示す。ここで、縦軸はキャパシタの容量を表わし、横軸はウェハ番号(1−1,2−1等)を表わしており、また、アモルファスシリコンを堆積してから24時間が経過した場合を示している。
【0030】
通常、HSG化処理の前に行なうディップエッチは、自然酸化膜の膜厚に対して300%〜400%の時間を掛けるオーバーエッチとしている。しかしながら、図1に示すように、ウェハのクリーンルーム内での放置時間が24時間又はそれを超える場合には、比較用の設備Aにおける1回のディップエッチでは、キャパシタの容量が規格の下限値である10fF程度にまで低下していることが分かる。ところが、試作用の設備Bにおいて、複数回のディップエッチを行なうと、規格の上限値である20fFを超える程度にまで増大する。
【0031】
これは、ウェハに付着した有機物からなるクラスタがマスクとなり、自然酸化膜が島状に残存することにより、粗面化が阻害された結果であると推測される。具体的には、SPMを用いた洗浄をディップエッチの前に実施することにより、複数回のディップエッチと同等の効果を得られたことにより証明される。このことから、有機物の付着形状はクラスタ状であると考えられる。従って、酸化膜を除去するエッチングやゲート絶縁膜を成長する前の、いわゆる炉前洗浄においては、このクラスタ状の有機物がマスクの効果を持ち、リフトオフされながらエッチングが進行すると推察される。
【0032】
しかしながら、長時間の薬液処理を行なったり、複数回の薬液処理を行なったりすると、ウェハが受ける乾燥時の回転による物理的衝撃や、毛細管現象による収縮時の撃等により回路パターンが倒れてしまうという問題がある。
【0033】
また、キャパシタのHSG処理においては、ウェットエッチによるシリコンの膜減りによって粗面粒子が脱落して、電極同士がつながってしまい、歩留まりが急激に低下する。このため、薬液を用いた有機物の除去方法は、微細化が進行する現在では現実的でない。
【0034】
第3の半導体装置の製造方法は、半導体領域の上に犠牲酸化膜を形成する犠牲酸化膜形成工程と、犠牲酸化膜を介して半導体領域に、しきい値電圧制御用のイオン注入を行なうイオン注入工程と、犠牲酸化膜が触れる雰囲気に含まれる有機物が犠牲酸化膜上に堆積してなる付着物を除去する付着物除去工程とを備えている。
【0035】
第3の半導体装置の製造方法によると、しきい値電圧制御用のイオン注入を行なった後、犠牲酸化膜が触れる雰囲気に含まれる有機物が犠牲酸化膜上に堆積してなる付着物を除去するため、後工程において犠牲酸化膜を除去したとしても、犠牲酸化膜の表面からは、有機物からなる付着物が除去されているので、半導体領域の表面の平坦性を維持することができる。
【0036】
第4の半導体装置の製造方法は、半導体領域の上に犠牲酸化膜を形成する犠牲酸化膜形成工程と、犠牲酸化膜を介して半導体領域に、しきい値電圧制御用のイオン注入を行なうイオン注入工程と、犠牲酸化膜をエッチングにより除去する犠牲酸化膜除去工程と、犠牲酸化膜を除去した後、半導体領域が触れる雰囲気に含まれる有機物が半導体領域上に堆積してなる付着物を除去する付着物除去工程とを備えている。
【0037】
第4の半導体装置の製造方法によると、犠牲酸化膜を除去した後、半導体領域が触れる雰囲気に含まれる有機物が半導体領域上に堆積してなる付着物を除去するため、例えば、後工程において半導体領域の表面を薬液により洗浄したとしても、有機物からなる付着物が除去されているので、半導体領域の表面の平坦性を維持することができる。
【0038】
第5の半導体装置の製造方法は、半導体領域の上に犠牲酸化膜を形成する犠牲酸化膜形成工程と、犠牲酸化膜をエッチングにより除去する犠牲酸化膜除去工程と、犠牲酸化膜を除去した後、半導体領域を洗浄する基板洗浄工程と、半導体領域を洗浄した後、半導体領域が触れる雰囲気に含まれる有機物が半導体領域上に堆積してなる付着物を除去する付着物除去工程とを備えている。
【0039】
第5の半導体装置の製造方法によると、半導体領域を洗浄した後、半導体領域が触れる雰囲気に含まれる有機物が半導体領域上に堆積してなる付着物を除去するため、例えば、後工程においてゲート絶縁膜を形成する場合に、有機物が半導体領域上に残留しないので、有機物に含まれる炭素原子と半導体領域を構成する例えばシリコンとの炭化物が形成されるおそれがない。
【0040】
第6の半導体装置の製造方法は、半導体領域の上にゲート絶縁膜を形成するゲート絶縁膜形成工程と、ゲート絶縁膜を形成した後、該ゲート絶縁膜が触れる雰囲気に含まれる有機物がゲート絶縁膜上に堆積してなる付着物を除去する付着物除去工程と、ゲート絶縁膜の上に、ゲート電極を選択的に形成するゲート電極形成工程とを備えている。
【0041】
第6の半導体装置の製造方法によると、ゲート絶縁膜を形成した後、該ゲート絶縁膜が触れる雰囲気に含まれる有機物がゲート絶縁膜上に堆積してなる付着物を除去するため、続いてゲート電極を形成する場合に、有機物がゲート絶縁膜上に残留しないので、有機物に含まれる炭素原子と半導体領域を構成する例えばシリコンとの炭化物が形成されるおそれがない。
【0042】
第7の半導体装置の製造方法は、半導体領域の上に導電体からなる下部電極形成膜を形成する下部電極形成膜形成工程と、下部電極形成膜が触れる雰囲気により下部電極形成膜上に形成された自然酸化膜を除去する自然酸化膜除去工程と、自然酸化膜を除去するよりも前に、自然酸化膜が触れる雰囲気に含まれる有機物が自然酸化膜上に堆積してなる付着物を除去する付着物除去工程とを備えている。
【0043】
第7の半導体装置の製造方法によると、下部電極の自然酸化膜を除去するよりも前に、自然酸化膜が触れる雰囲気に含まれる有機物が自然酸化膜上に堆積してなる付着物を除去するため、下部電極の表面の平坦性を維持することができる。その結果、下部電極の表面のHSG化を確実に行なうことができるので、キャパシタの容量を増大することができる。
【0044】
第8の半導体装置の製造方法は、半導体領域の上に導電体からなる下部電極形成膜を形成する下部電極形成膜形成工程と、下部電極形成膜が触れる雰囲気により下部電極形成膜上に形成された自然酸化膜を除去する自然酸化膜除去工程と、自然酸化膜を除去した後、下部電極形成膜が触れる雰囲気に含まれる有機物が下部電極形成膜上に堆積してなる付着物を除去する付着物除去工程とを備えている。
【0045】
第8の半導体装置の製造方法によると、自然酸化膜を除去した後、下部電極形成膜が触れる雰囲気に含まれる有機物が下部電極形成膜上に堆積してなる付着物を除去するため、下部電極形成膜の表面の平坦性を維持することができ、下部電極形成膜に対してHSG化を確実に行なうことができるので、キャパシタの容量を増大することができる。
【0046】
第9の半導体装置の製造方法は、半導体領域の上に導電体からなる下部電極形成膜を形成する下部電極形成膜形成工程と、下部電極形成膜の表面を凹凸状とすることにより、下部電極形成膜から下部電極を形成する下部電極形成工程と、下部電極を形成した後、下部電極が触れる雰囲気に含まれる有機物が下部電極上に堆積してなる付着物を除去する付着物除去工程とを備えている。
【0047】
第9の半導体装置の製造方法によると、下部電極の表面を凹凸(HSG)状にした後、下部電極が触れる雰囲気に含まれる有機物が下部電極上に堆積してなる付着物を除去するため、後工程で下部電極に対して導電性を高めるために行なう不純物ドープを確実に行なうことができる。
【0048】
第10の半導体装置の製造方法は、半導体領域の上に導電体からなる下部電極形成膜を形成する下部電極形成膜形成工程と、下部電極形成膜の表面を凹凸状とすることにより、下部電極形成膜から凹凸状の表面を有する下部電極を形成する下部電極形成工程と、下部電極が触れる雰囲気により下部電極上に形成された自然酸化膜を除去する自然酸化膜除去工程と、自然酸化膜を除去した後、下部電極が触れる雰囲気に含まれる有機物が自然酸化膜上に堆積してなる付着物を除去する付着物除去工程とを備えている。
【0049】
第10の半導体装置の製造方法によると、自然酸化膜を除去した後、下部電極が触れる雰囲気に含まれる有機物が自然酸化膜上に堆積してなる付着物を除去するため、後工程で下部電極に対して導電性を高めるために行なう不純物ドープを確実に行なうことができる。
【0050】
第3〜第10の半導体装置の製造方法において、付着物除去工程は、酸素を含む雰囲気に光を照射することにより酸素を活性化し、活性化した酸素により付着物を分解して除去することが好ましい。
【0051】
【発明の実施の形態】
(第1の実施形態)
本発明の第1の実施形態について図面を参照しながら説明する。
【0052】
図2は本発明の第1の実施形態に係るMIS型トランジスタの製造方法の製造フローの概略を示している。
【0053】
図2に示すように、MIS型トランジスタの製造プロセスにおいては、まず、犠牲酸化膜を形成し、形成した犠牲酸化膜の上にレジストパターン及び犠牲酸化膜を介して、イオン注入によりウェハの上部にしきい値電圧制御用のウェルを形成する。続いて、レジストパターンを除去した後、1回目の有機物の除去を行なう。その後、犠牲酸化膜を除去し、さらに2回目の有機物の除去を行なった後、通常のウエハ洗浄を行なう。洗浄後、ゲート絶縁膜を酸化により形成する前に、3回目の有機物の除去を行なう。ゲート絶縁膜を形成した後、ゲート電極を形成する前に、4回目の有機物の除去を行なう。
【0054】
なお、第1の実施形態においては、犠牲酸化膜の除去工程の前後、及びゲート絶縁膜の形成工程の前後の合わせて4回の有機物除去を行なっているが、4回の除去工程のうちいずれか1回でも行なえば、本発明の効果を得ることができる。
【0055】
ここで、1回目及び2回目の有機物の除去工程は、ウェハの表面荒れの防止、すなわちウェハ表面の平坦化が維持されるという効果を奏し、3回目及び4回目の有機物の除去工程は、ゲート絶縁膜への炭化珪素の混入を防止できるという効果を奏する。
【0056】
また、第1の実施形態により作製されたMIS型トランジスタの経時絶縁破壊(Time Dependent Dielectric breakdown:TDDB)を測定をしたところ、ゲート絶縁膜の寿命が10年から100年に延びることを確認している。
【0057】
図3は本発明に係る有機物除去方法を模式的に表わしている。
【0058】
図3に示すように、シリコンからなるウェハ(半導体基板)10の表面に付着した炭素(C)、水素(H)及び酸素(O)を含む有機物からなる付着物20に対して、酸素を含む雰囲気下で波長が172nmのエキシマ光を照射して、雰囲気中の酸素を活性化する。この活性化した酸素によって、付着物20は、一酸化炭素(CO)、二酸化炭素(CO )及び水(H O)にそれぞれ燃焼(酸化)して分解されることにより、ウェハ10から除去される。
【0059】
なお、エキシマ光の光源には、アルゴン(Ar)、キセノン(Xe)、クリプトン(Kr)、又は塩化クリプトン(KrCl)等を用いればよい。また、エキシマ光に代えて、波長が約250nm以下の紫外(UV)光を用いてもよい。
【0060】
図4は有機物を除去したウェハと除去しないウェハとにおける残留有機物量と放置時間との関係を示している。図4に示すように、有機物を除去されたウェハの場合は、処理後170時間程度放置されても、有機物の量は1ng程度である。
【0061】
以下、具体的に第1の実施形態に係るMIS型トランジスタの製造方法について説明する。
【0062】
図5〜図8は本発明の第1の実施形態に係るMIS型トランジスタの製造方法の工程順の断面構成を示している。
【0063】
まず、図5(a)に示すように、シリコン(Si)からなるウェハ10の主面上に、例えば熱酸化法により、酸化シリコン(SiO )からなる犠牲酸化膜11を形成する。
【0064】
次に、図示はしていないが、リソグラフィ法により、犠牲酸化膜11の上に、トランジスタのチャネル領域に開口部を持つレジストパターンを形成し、図5(b)に示すように、犠牲酸化膜11を介して、例えばホウ素(B)等のp型の不純物イオンを注入する。このイオン注入により、トランジスタの動作範囲を決定する、いわゆるしきい値電圧制御用ウェル10aが形成される。また、犠牲酸化膜11を介してイオン注入を行なうことにより、注入されたイオンがウェハ10を構成するシリコンの原子配列に沿って基板10の深い領域にまで注入される現象を防止することができる。
【0065】
次に、図5(c)に示すように、犠牲酸化膜11を成膜してから、それに続くレジストパターン形成工程、イオン注入工程及びレジストパターンの除去工程を経るうち、前述したようにクリーンルームを構成する部材等から有機物が揮発して雰囲気中に混入する。犠牲酸化膜11は、この雰囲気にさらされて、その表面に有機物からなる付着物20が付着する。
【0066】
そこで、図5(d)に示すように、酸素を含む雰囲気に犠牲酸化膜11をさらしながら、該犠牲酸化膜11の表面にエキシマ光を照射することにより酸素を活性化し、活性化した酸素により付着物20を燃焼して除去する。
【0067】
次に、図6(a)に示すように、フッ酸を含む水溶液を用いて犠牲酸化膜11を除去する。
【0068】
ここで、第1の実施形態に係る有機物の除去工程の効果を検証する。従来のように、犠牲酸化膜11上に付着した有機物の除去を行なわずに、原子間力顕微鏡(Atomic Force Microscope:AFM)を用いてウェハ10の表面の平坦性を測定したところ、0.3nm〜0.4nm(RMS)程度の表面荒れが生じる。
【0069】
これに対し、酸素を含んだ雰囲気でエキシマ光を照射して酸素をオゾンに変えることにより付着物20を除去した場合には、表面荒れの値は0.2nm〜0.3nm(RMS)に低下することを確認している。
【0070】
従来のように、犠牲酸化膜11上に有機物からなる付着物20を残したままの状態で犠牲酸化膜11を除去すると、該付着物20がマスクとなってエッチング速度が変化してしまい、ウェハ10における犠牲酸化膜11との界面に凹凸が生じ、その結果、リーク電流を生じ易い部位(ウィークスポット)を形成していると推測される。
【0071】
しかしながら、第1の実施形態においては、犠牲酸化膜11を除去する前に、該犠牲酸化膜11上の有機物からなる付着物20を除去するため、リーク電流に対するウィークスポットが形成されなくなる。
【0072】
次に、図6(b)に示すように、犠牲酸化膜11を除去してから、それに続くレジストパターン形成工程、イオン注入工程及びレジストパターンの除去工程を経るうち、前述したようにクリーンルームを構成する部材等から有機物が揮発して雰囲気中に混入する。犠牲酸化膜11は、この雰囲気にさらされてその表面に有機物からなる付着物20が付着する。
【0073】
そこで、図6(c)に示すように、酸素を含む雰囲気にウェハ10をさらしながら、該ウェハ10の表面にエキシマ光を照射することにより、付着物20を燃焼して除去する。
【0074】
次に、図6(d)に示すように、付着物20が徐去されたウェハ10を次工程のゲート絶縁膜の形成工程に搬送している間に、ウェハ10の表面に自然酸化膜21が形成される。
【0075】
そこで、図7(a)に示すように、ウェハ10に対して、APM及びDHFによるディップエッチを行なって、自然酸化膜21を除去する。ここで、APMは、シリコンをもエッチングする能力が高いため、有機物からなる付着物20が残留していると該付着物20がマスクとして作用し、自然酸化膜21と同時にウェハ10の表面までがエッチングされるので、ウェハ10の表面荒れが増長される。
【0076】
従来のように、自然酸化膜21を除去する洗浄前に有機物からなる付着物20を除去しない場合は、AFMによる表面荒れが0.3nm〜0.4nm(RMS)程度存在することを確認している。これに対し、気相の活性酸素を用いて有機物を除去した場合には、AFMによる表面荒れは0.1nm(RMS)以下にまで低減することを確認している。
【0077】
2次イオン質量分析器(Secondary Ion Mass Spectrometry:SIMS)を用いた分析により、沸点が高い有機物は、ゲート絶縁膜を形成するために炉に投入され且つ酸素雰囲気中であっても、十分に燃焼も昇華もすることなく、ウェハ10上に残ることを確認している。その結果、ウェハ10と自然酸化膜21との界面に炭化珪素(SiC)が形成され、形成された炭化珪素によるエネルギー準位がリーク電流に対するウィークスポットを形成すると推測される。
【0078】
次に、図7(b)に示すように、洗浄及びディップエッチの後に、自然酸化膜21が徐去されたウェハ10をゲート絶縁膜の形成工程に搬送している間に、クリーンルームを構成する部材等から有機物が揮発して雰囲気中に混入し、ウェハ10の表面に有機物からなる付着物20が付着する。
【0079】
そこで、図7(c)に示すように、酸素を含む雰囲気にウェハ10をさらしながら、該ウェハ10の表面にエキシマ光を照射することにより、付着物20を燃焼して除去する。
【0080】
次に、図7(d)に示すように、ウェハ10の主面上に、例えば熱酸化法により、酸化シリコンからなるゲート絶縁膜12を形成する。ここで、ゲート絶縁膜12は、酸化シリコンに限られず、例えば酸化窒化シリコンであってもよい。
【0081】
次に、図8(a)に示すように、ウェハ10にゲート絶縁膜12を形成した後、ウェハ10をゲート電極形成工程に搬送する間に、クリーンルームを構成する部材等から有機物が揮発して雰囲気中に混入し、ゲート絶縁膜12はこの雰囲気にさらされて、該ゲート絶縁膜12の表面に有機物からなる付着物20が付着する。
【0082】
そこで、図8(b)に示すように、酸素を含む雰囲気にウェハ10をさらしながら、該ウェハ10の表面にエキシマ光を照射することにより、付着物20を燃焼して除去する。
【0083】
次に、図8(c)に示すように、化学的気相堆積法(CVD)法により、ゲート絶縁膜12の上に、ポリシリコンからなるゲート電極形成膜13を堆積する。
【0084】
従来のように、ゲート電極形成膜13を堆積するよりも前に、ゲート絶縁膜12上の有機物からなる付着物20を除去しない場合には、一般にポリシリコンを生成する原料ガスにはシラン(SiH )ガス等を用いるため、有機物を燃焼させる酸素が存在しない。このため、沸点が高い有機物は、ゲート絶縁膜12の表面に残って炭化珪素を形成し、その結果、リーク電流となるエネルギー準位を形成する。
【0085】
なお、ゲート絶縁膜12に付着した有機物を除去する方法には、硫酸を含む薬液、例えばSPM等を用いるウェットエッチがあるが、水自体がゲート絶縁膜12の信頼性を著しく劣化させるため、現実的ではない。このため、第1の実施形態においては、酸素雰囲気でエキシマ光を照射することにより、有機物が除去されると同時に、ゲート絶縁膜12を緻密な状態に維持することができる。
【0086】
例えば、有機物を除去しない場合は、ゲート電極形成膜13とゲート絶縁膜12との界面には、炭素が1018atoms/cm オーダーで存在していることが確認され、これに対し、ゲート絶縁膜12上に付着した有機物の除去工程を追加すると、ゲート電極形成膜13とゲート絶縁膜12との界面の炭素は、1017atoms/cm 以下となり、ほとんど検出されない状態となる。
【0087】
次に、図8(d)に示すように、ゲート電極形成膜13をパターニングしてゲート電極13Aを形成し、その後、ゲート電極13Aの両側面上に酸化シリコンからなるサイドウォール絶縁膜14を形成する。続いて、ゲート電極13A及びサイドウォール絶縁膜14をマスクとして、n型の不純物イオンであるヒ素(As)又は燐(P)イオンをイオン注入することにより、しきい値電圧制御用ウェル10aにソースドレイン領域15を形成する。
【0088】
以上説明したように、第1の実施形態によると、犠牲酸化膜11の除去工程の前、及び犠牲酸化膜11を除去した後で且つウェハの洗浄工程の前に、有機物からなる付着物20を除去するため、薄膜化されたゲート絶縁膜12を形成する前のウェハ10の表面荒れを防止することができる。このため、ウェハ10の凹凸部分によるリークのウィークスポットの形成を阻止することができる。
【0089】
さらに、ゲート絶縁膜12の形成工程の前、及びゲート電極13Aの形成工程の前にも有機物からなる付着物20を除去するため、ゲート絶縁膜12に炭素原子が残留せず、炭化珪素の生成を防止することができるので、リークを誘発する、炭化珪素によるエネルギー準位の形成を阻止することができる。その結果、MIS型トランジスタの長期信頼性を大きく向上することができる。
【0090】
なお、第1の実施形態においては、MIS型トランジスタをn型としたが、p型トランジスタでも同様の効果を得られることはいうまでもない。
【0091】
(第2の実施形態)
本発明の第2の実施形態について図面を参照しながら説明する。
【0092】
図9は本発明の第2の実施形態に係るキャパシタの製造方法の製造フローの概略を示している。
【0093】
図9に示すように、HSG化されるキャパシタの製造プロセスにおいては、まず、アモルファスシリコン等からなる下部電極形成膜を形成し、形成した下部電極形成膜に対して1回目の有機物の除去を実施する。その後、自然酸化膜を除去し、さらに2回目の有機物の除去を行なった後、下部電極形成膜の表面をHSG化する。その後、3回目の有機物の除去を行ない、再度、下部電極形成膜の表面の自然酸化膜を除去する。続いて、下部電極形成膜に不純物をドープする前に、4回目の有機物の除去を行なう。
【0094】
なお、第2の実施形態においては、下部電極形成膜の形成工程の後、HSGの形成工程の前後、及び下部電極形成膜に対する不純物ドープ工程の前の合わせて4回の有機物除去を行なっているが、4回の除去工程のうちいずれか1回でも行なえば、本発明の効果を得ることができる。
【0095】
ここで、1回目及び2回目の有機物の除去工程は、HSGにおける半球状の粒子の生成を確実に行なえるという効果を奏し、3回目及び4回目の有機物の除去工程は、下部電極形成膜への不純物のドープを確実に行なえるという効果を奏する。
【0096】
また、第2の実施形態により作製されたキャパシタの経時絶縁破壊を測定をしたところ、容量絶縁膜の寿命が、1回目の有機物の除去工程により10年が15年に延び、2回目の有機物の除去工程により10年が20年に延び、4回目の有機物の除去工程により10年が30年に延びることを確認している。
【0097】
以下、具体的に第2の実施形態に係るキャパシタの製造方法について説明する。
【0098】
図10〜図13は本発明の第2の実施形態に係るキャパシタの製造方法の工程順の断面構成を示している。
【0099】
まず、図10(a)に示すように、例えばCVD法により、シリコン(Si)からなるウェハ10の主面上に、アモルファスシリコンからなる下部電極形成膜30を形成する。
【0100】
次に、図10(b)に示すように、下部電極形成膜30を形成してからHSG化するまでの間に、該下部電極形成膜30の表面に自然酸化膜21が形成される。さらには、前述したようにクリーンルームを構成する部材等から有機物が揮発して雰囲気中に混入し、自然酸化膜21は、この雰囲気にさらされて、その表面に有機物からなる付着物20が付着する。
【0101】
そこで、図10(c)に示すように、酸素を含む雰囲気に自然酸化膜21をさらしながら、該自然酸化膜21の表面にエキシマ光を照射することにより、付着物20を燃焼して除去する。
【0102】
HSG化処理を行なう際に、従来のように、アモルファスシリコンからなる下部電極形成膜30の表面に自然酸化膜21及び有機物からなる付着物20が付着していると、後述するシリコンのマイグレーション効果が阻害されて、十分なHSG化が困難となる。このため、従来からHSG化処理を行なう前には、自然酸化膜21を除去するためのディップエッチを行なっている。ここで、従来は、ウェハ10をHSG化装置に投入するまでの搬送及び待機期間を1時間以下とする制約を持たせることにより、キャパシタとしての容量の安定化を図っている。前述したように、本願発明者らは、図1に示したように、自然酸化膜21に対するエッチングの回数を増やすことにより、キャパシタの容量が増加するという知見を得ている。
【0103】
第2の実施形態においては、ディップエッチを行なう前に有機物の除去を行なっている。これにより、有機物の除去を行なうと共に、有機物以外の汚染物質に対してはバリア膜となる自然酸化膜21をモノレイヤ単位で形成することができる。その結果、キャパシタの容量は20fF程度に上昇することを確認しており、5fF程度向上する。DRAMとしての歩留まりも、冗長救済処置を行なった後で95%程度を確保することができる。
【0104】
次に、図10(d)に示すように、ウェハ10に対して、APM及びDHFによるディップエッチを行なって自然酸化膜21を除去する。
【0105】
次に、図11(a)に示すように、自然酸化膜21を除去した後、ウェハ10を放置すると、下部電極形成膜30の表面に有機物からなる付着物20が付着する。この場合も、図11(b)に示すように、下部電極形成膜30を酸素を含む雰囲気にさらしながら、下部電極形成膜30の表面にエキシマ光を照射することにより、付着物20を燃焼して除去する。
【0106】
次に、温度が約600℃のジクロロシラン(SiHCl)又はモノシラン(SiH )を含む雰囲気中に下部電極形成膜30をさらすことにより、シリコンの種結晶を下部電極形成膜30の表面に付着させる。続いて、温度を約600℃から630℃程度までに上昇させる工程において、シリコンの種結晶が付着した下部電極形成膜30の表面をマイグレーションさせる。これにより、図11(c)に示すように、下部電極形成膜30から、その表面に球面状の凹凸(HSG)を持つ下部電極30Aを形成する。
【0107】
次に、図11(d)に示すように、HSG化された下部電極30Aに対して、その導電性を高めるための不純物ドープを行なうまでの間に、下部電極膜30Aの表面に自然酸化膜21が形成される。さらには、クリーンルームを構成する部材等から有機物が揮発して雰囲気中に混入し、自然酸化膜21の表面に有機物からなる付着物20が付着する。
【0108】
そこで、図12(a)に示すように、酸素を含む雰囲気に自然酸化膜21をさらしながら、該自然酸化膜21の表面にエキシマ光を照射することにより、付着物20を燃焼して除去する。
【0109】
次に、図12(b)に示すように、ウェハ10に対して、APM及びDHFによるディップエッチを行なって自然酸化膜21を除去する。
【0110】
次に、図12(c)に示すように、自然酸化膜21を除去した後、ウェハ10を放置すると、下部電極膜30Aの表面に有機物からなる付着物20が付着する。従って、図12(d)に示すように、下部電極膜30Aを酸素を含む雰囲気にさらしながら、下部電極膜30Aの表面にエキシマ光を照射することにより、付着物20を燃焼して除去する。この有機物除去工程により、キャパシタの容量は20fF程度に上昇することを確認しており、5fF程度向上する。DRAMとしての歩留まりも、冗長救済処置を行なった後で98%程度にまで向上する。
【0111】
次に、図13(a)に示すように、フォスフィン(PH )等の燐を含むドーパントガスを用いて下部電極30Aの上部に燐を拡散させることにより、燐イオンが拡散してなるn型拡散層30aを形成する。これにより、形成されるキャパシタの容量値をより高くすることができる。なお、ドーパントはn型には限られない。
【0112】
次に、図13(b)に示すように、例えばCVD法により、下部電極30Aの上に窒化シリコンからなり、厚さが約6nmの容量絶縁膜31を堆積する。続いて、堆積した容量絶縁膜31の上に、シリコンからなる上部電極32を形成して、HSG化された下部電極30A、容量絶縁膜31及び上部電極32により構成されるキャパシタを得ることができる。
【0113】
以上説明したように、第2の実施形態によると、下部電極形成膜30を堆積した後の自然酸化膜21の除去工程の前及び後に、有機物からなる付着物20を除去するため、HSG化を確実に行なうことができる。さらに、HSG化処理を行なった後の自然酸化膜21の除去工程の前及び後に、有機物からなる付着物20を除去するため、HSG化された下部電極30Aに確実に不純物ドープを行なうことができる。その結果、HSG化されたキャパシタの長期信頼性を大きく向上することができる。
【0114】
また、従来の製造方法に係るキャパシタはその容量に±5fFのばらつきがあったが、第2の実施形態に係るキャパシタの容量のばらつきは、±2fFにまで低減する。
【0115】
【発明の効果】
本発明に係る第1の半導体装置の製造方法によると、例えば、後工程において半導体基板の表面を薬液により洗浄したとしても、有機物からなる付着物が除去されているため、半導体基板の表面の平坦性を維持することができる。従って、後工程においてゲート絶縁膜を形成する場合には、ゲートリークのウィークスポットが形成されることがなく、また、下部電極をHSG化する場合には、マイグレーションが阻害されないため、HSG化を確実に行なうことができる。
【0116】
本発明に係る第2の半導体装置の製造方法によると、例えば、後工程においてゲート絶縁膜を形成する場合に、有機物が半導体基板上に残留しないため、有機物に含まれる炭素原子と半導体基板を構成する、例えばシリコンとの炭化物が形成されるおそれがなく、従って、ゲート絶縁膜にリークパスが形成されることがない。また、HSG化された下部電極に不純物ドープを行なう場合には、不純物拡散が阻害されることがない。
【図面の簡単な説明】
【図1】キャパシタの下部電極にHSG化処理を行なう前の、APM及びDHFを用いたディップエッチの処理回数とキャパシタの容量との関係を示すグラフである。
【図2】本発明の第1の実施形態に係るMIS型トランジスタの製造方法を示す概略フロー図である。
【図3】本発明に係る有機物除去方法を示す模式図である。
【図4】有機物を除去したウェハと除去しないウェハとにおける残留有機物量と放置時間との関係を示すグラフである。
【図5】(a)〜(d)は本発明の第1の実施形態に係るMIS型トランジスタの製造方法を示す工程順の模式的な構成断面図である。
【図6】(a)〜(d)は本発明の第1の実施形態に係るMIS型トランジスタの製造方法を示す工程順の模式的な構成断面図である。
【図7】(a)〜(d)は本発明の第1の実施形態に係るMIS型トランジスタの製造方法を示す工程順の模式的な構成断面図である。
【図8】(a)〜(d)は本発明の第1の実施形態に係るMIS型トランジスタの製造方法を示す工程順の模式的な構成断面図である。
【図9】本発明の第2の実施形態に係るキャパシタの製造方法を示す概略フロー図である。
【図10】(a)〜(d)は本発明の第2の実施形態に係るキャパシタの製造方法を示す工程順の模式的な構成断面図である。
【図11】(a)〜(d)は本発明の第2の実施形態に係るキャパシタの製造方法を示す工程順の模式的な構成断面図である。
【図12】(a)〜(d)は本発明の第2の実施形態に係るキャパシタの製造方法を示す工程順の模式的な構成断面図である。
【図13】(a)及び(b)は本発明の第2の実施形態に係るキャパシタの製造方法を示す工程順の模式的な構成断面図である。
【図14】ウェハの放置時間と自然酸化膜の膜厚との関係を示すグラフである。
【符号の説明】
10 ウェハ(半導体基板)
10a しきい値電圧制御用ウェル
11 犠牲酸化膜
12 ゲート絶縁膜
13 ゲート電極形成膜
13A ゲート電極
14 サイドウォール絶縁膜
15 ソースドレイン領域
20 付着物(有機物)
21 自然酸化膜
30 下部電極形成膜
30A 下部電極
30a n型拡散層
31 容量絶縁膜
32 上部電極

Claims (14)

  1. 半導体領域の上に絶縁膜を形成する絶縁膜形成工程と、
    前記絶縁膜を除去する絶縁膜除去工程と、
    前記絶縁膜を除去した後、前記半導体領域が触れる雰囲気に含まれる有機物が前記半導体領域上に堆積してなる付着物を除去する付着物除去工程とを備えていることを特徴とする半導体装置の製造方法。
  2. 前記絶縁膜は、前記半導体領域を保護する犠牲酸化膜であることを特徴とする請求項1に記載の半導体装置の製造方法。
  3. 前記絶縁膜は自然酸化膜であることを特徴とする請求項1に記載の半導体装置の製造方法。
  4. 半導体領域を洗浄する洗浄工程と、
    前記半導体領域を洗浄した後、前記半導体領域が触れる雰囲気に含まれる有機物が前記半導体領域上に堆積してなる付着物を除去する付着物除去工程とを備えていることを特徴とする半導体装置の製造方法。
  5. 前記付着物除去工程は、酸素を含む雰囲気に光を照射することにより酸素を活性化し、活性化した酸素により前記付着物を分解して除去することを特徴とする請求項1〜4のうちのいずれか1項に記載の半導体装置の製造方法。
  6. 半導体領域の上に犠牲酸化膜を形成する犠牲酸化膜形成工程と、
    前記犠牲酸化膜を介して前記半導体領域に、しきい値電圧制御用のイオン注入を行なうイオン注入工程と、
    前記犠牲酸化膜が触れる雰囲気に含まれる有機物が前記犠牲酸化膜上に堆積してなる付着物を除去する付着物除去工程とを備えていることを特徴とする半導体装置の製造方法。
  7. 半導体領域の上に犠牲酸化膜を形成する犠牲酸化膜形成工程と、
    前記犠牲酸化膜を介して前記半導体領域に、しきい値電圧制御用のイオン注入を行なうイオン注入工程と、
    前記犠牲酸化膜をエッチングにより除去する犠牲酸化膜除去工程と、
    前記犠牲酸化膜を除去した後、前記半導体領域が触れる雰囲気に含まれる有機物が前記半導体領域上に堆積してなる付着物を除去する付着物除去工程とを備えていることを特徴とする半導体装置の製造方法。
  8. 半導体領域の上に犠牲酸化膜を形成する犠牲酸化膜形成工程と、
    前記犠牲酸化膜をエッチングにより除去する犠牲酸化膜除去工程と、
    前記犠牲酸化膜を除去した後、前記半導体領域を洗浄する基板洗浄工程と、
    前記半導体領域を洗浄した後、前記半導体領域が触れる雰囲気に含まれる有機物が前記半導体領域上に堆積してなる付着物を除去する付着物除去工程とを備えていることを特徴とする半導体装置の製造方法。
  9. 半導体領域の上にゲート絶縁膜を形成するゲート絶縁膜形成工程と、
    前記ゲート絶縁膜を形成した後、前記ゲート絶縁膜が触れる雰囲気に含まれる有機物が前記ゲート絶縁膜上に堆積してなる付着物を除去する付着物除去工程と、
    前記ゲート絶縁膜の上に、ゲート電極を選択的に形成するゲート電極形成工程とを備えていることを特徴とする半導体装置の製造方法。
  10. 半導体領域の上に導電体からなる下部電極形成膜を形成する下部電極形成膜形成工程と、
    前記下部電極形成膜が触れる雰囲気により前記下部電極形成膜上に形成された自然酸化膜を除去する自然酸化膜除去工程と、
    前記自然酸化膜を除去するよりも前に、前記自然酸化膜が触れる雰囲気に含まれる有機物が前記自然酸化膜上に堆積してなる付着物を除去する付着物除去工程とを備えていることを特徴とする半導体装置の製造方法。
  11. 半導体領域の上に導電体からなる下部電極形成膜を形成する下部電極形成膜形成工程と、
    前記下部電極形成膜が触れる雰囲気により前記下部電極形成膜上に形成された自然酸化膜を除去する自然酸化膜除去工程と、
    前記自然酸化膜を除去した後、前記下部電極形成膜が触れる雰囲気に含まれる有機物が前記下部電極形成膜上に堆積してなる付着物を除去する付着物除去工程とを備えていることを特徴とする半導体装置の製造方法。
  12. 半導体領域の上に導電体からなる下部電極形成膜を形成する下部電極形成膜形成工程と、
    前記下部電極形成膜の表面を凹凸状とすることにより、前記下部電極形成膜から下部電極を形成する下部電極形成工程と、
    前記下部電極を形成した後、前記下部電極が触れる雰囲気に含まれる有機物が前記下部電極上に堆積してなる付着物を除去する付着物除去工程とを備えていることを特徴とする半導体装置の製造方法。
  13. 半導体領域の上に導電体からなる下部電極形成膜を形成する下部電極形成膜形成工程と、
    前記下部電極形成膜の表面を凹凸状とすることにより、前記下部電極形成膜から凹凸状の表面を有する下部電極を形成する下部電極形成工程と、
    前記下部電極が触れる雰囲気により前記下部電極上に形成された自然酸化膜を除去する自然酸化膜除去工程と、
    前記自然酸化膜を除去した後、前記下部電極が触れる雰囲気に含まれる有機物が前記下部電極上に堆積してなる付着物を除去する付着物除去工程とを備えていることを特徴とする半導体装置の製造方法。
  14. 前記付着物除去工程は、酸素を含む雰囲気に光を照射することにより酸素を活性化し、活性化した酸素により前記付着物を分解して除去することを特徴とする請求項6〜13のうちのいずれか1項に記載の半導体装置の製造方法。
JP2003008302A 2003-01-16 2003-01-16 半導体装置の製造方法 Pending JP2004221396A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003008302A JP2004221396A (ja) 2003-01-16 2003-01-16 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003008302A JP2004221396A (ja) 2003-01-16 2003-01-16 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2004221396A true JP2004221396A (ja) 2004-08-05

Family

ID=32898147

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003008302A Pending JP2004221396A (ja) 2003-01-16 2003-01-16 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2004221396A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007053279A (ja) * 2005-08-19 2007-03-01 Elpida Memory Inc 半導体装置の製造方法
JP2011222630A (ja) * 2010-04-06 2011-11-04 Mitsubishi Electric Corp 光起電力装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007053279A (ja) * 2005-08-19 2007-03-01 Elpida Memory Inc 半導体装置の製造方法
JP2011222630A (ja) * 2010-04-06 2011-11-04 Mitsubishi Electric Corp 光起電力装置の製造方法

Similar Documents

Publication Publication Date Title
KR940009597B1 (ko) 반도체장치의 게이트산화막 형성법
US6140024A (en) Remote plasma nitridation for contact etch stop
US6261973B1 (en) Remote plasma nitridation to allow selectively etching of oxide
JP4409028B2 (ja) 半導体デバイス形成方法
JP2004087960A (ja) 半導体装置の製造方法
KR100376351B1 (ko) 커패시터 소자 제조 방법
JP4095326B2 (ja) 半導体装置の製造方法及び半導体装置
JP2001332547A (ja) 半導体装置及び半導体装置の製造方法
JP2004079931A (ja) 半導体装置の製造方法
KR100387342B1 (ko) 시스템-온-칩의 제조 방법 및 반도체 장치의 제조 방법
JP2008060383A (ja) 半導体装置の製造方法
JP2004140343A (ja) 半導体装置及びその製造方法
JP2004221396A (ja) 半導体装置の製造方法
JP2000216241A (ja) 半導体装置の製造方法
US6077776A (en) Polysilicon residue free process by thermal treatment
KR20060049188A (ko) 커패시터 및 그 제조 방법
EP0866495A2 (en) A method for cleaning wafer surface and a method for forming thin oxide layers
JP3533377B2 (ja) 半導体基板表面の酸化膜の形成方法及び半導体装置の製造方法
KR20060072498A (ko) 반도체 소자와 그의 제조방법
JP6196094B2 (ja) 半導体素子の製造方法
Vitale et al. High density plasma etching of titanium nitride metal gate electrodes for fully depleted silicon-on-insulator subthreshold transistor integration
TW591707B (en) Method for producing substrate material and semiconductor device including plasma processing
JP3953058B2 (ja) 半導体装置の製造方法
TWI304630B (ja)
JPH11330360A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050804

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080226

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080708