JP2004220474A - 電子機器、システム復帰方法、プログラムおよび記録媒体 - Google Patents
電子機器、システム復帰方法、プログラムおよび記録媒体 Download PDFInfo
- Publication number
- JP2004220474A JP2004220474A JP2003009299A JP2003009299A JP2004220474A JP 2004220474 A JP2004220474 A JP 2004220474A JP 2003009299 A JP2003009299 A JP 2003009299A JP 2003009299 A JP2003009299 A JP 2003009299A JP 2004220474 A JP2004220474 A JP 2004220474A
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- program
- system control
- control unit
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/12—Digital output to print unit, e.g. line printer, chain printer
- G06F3/1201—Dedicated interfaces to print systems
- G06F3/1202—Dedicated interfaces to print systems specifically adapted to achieve a particular effect
- G06F3/1218—Reducing or saving of used resources, e.g. avoiding waste of consumables or improving usage of hardware resources
- G06F3/122—Reducing or saving of used resources, e.g. avoiding waste of consumables or improving usage of hardware resources with regard to computing resources, e.g. memory, CPU
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Human Computer Interaction (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Stored Programmes (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
【課題】メモリカードからデータを読み出してプログラムをバージョンアップする従来の画像表示装置は、不揮発性メモリの記憶容量が大きくなるとともに、基本的なシステム処理機能を変更することが困難であるという課題があった。
【解決手段】装置全体の制御を実施するシステム制御部７と、メモリカード３を着脱可能に構成されて取り付けられたメモリカード３からデータを読み出すデータ入力部２とを有して画像表示装置１が構成され、画像表示装置を構成する複数のユニットがそれぞれＣＰＵ５，８，１１と、当該ＣＰＵに付設された不揮発性メモリ６，９，１２とを有して構成され、各不揮発性メモリの書き換え不可領域にはシステム制御部７のＣＰＵ８と各ユニットのＣＰＵ５，１１とが互いに通信する為の通信用プログラムが記憶される。
【選択図】 図１
【解決手段】装置全体の制御を実施するシステム制御部７と、メモリカード３を着脱可能に構成されて取り付けられたメモリカード３からデータを読み出すデータ入力部２とを有して画像表示装置１が構成され、画像表示装置を構成する複数のユニットがそれぞれＣＰＵ５，８，１１と、当該ＣＰＵに付設された不揮発性メモリ６，９，１２とを有して構成され、各不揮発性メモリの書き換え不可領域にはシステム制御部７のＣＰＵ８と各ユニットのＣＰＵ５，１１とが互いに通信する為の通信用プログラムが記憶される。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
この発明は、画像表示装置等の電子機器、および停電等に起因して当該電子機器にシステム障害が発生した場合の復帰方法等に係り、特にメモリカード等の外部記憶媒体を用いてプログラムのバージョンアップを実施する電子機器および当該電子機器のシステム復帰方法等に関するものである。
【０００２】
【従来の技術】
画像表示装置等の最近の電子機器は、少なからず、当該電子機器内蔵の記憶手段に記憶されたプログラムを同じく内蔵のＣＰＵにより実行することで、所定の機能を供するように構成されている。したがって、ユーザが電子機器を購入してから後に、例えばプログラムにバグが発見された場合や、新しい機能を追加する必要が生じた場合には、プログラムを変更または追加するために内蔵の記憶手段に記憶されるプログラムをバージョンアップすることが多々ある。
【０００３】
メモリカード等の外部記憶媒体を着脱自在に構成された画像表示装置では、バージョンアップ用のプログラムが記憶された外部記憶媒体からプログラムデータを読み出すとともに、画像表示装置内の不揮発性メモリへプログラムデータを書き込むことで、プログラムのバージョンアップを実施する方式を採ることができる。このようなバージョンアップ方式の一形態としては、例えば画像表示装置内の不揮発性メモリを第１のバンクと第２のバンクとに区画して、プログラムの書き換えを実施する際には、メモリカードから読み出したバージョンアップ用のプログラムデータを第２のバンクに書き込み、書き込みが完了したら第２のバンクに書き込まれたプログラムデータを第１のバンクにコピーする。このような構成を採ることで、何らかの要因で第１のバンクに記憶したプログラムが誤動作する場合には、第２のバンクに記憶されたプログラムによりシステムを起動することができるので、システムの信頼性が向上する。また、メモリカードのプログラムデータを第２のバンクに書き込む途中に発生する停電またはメモリカードの抜き取り等に起因して第２のバンクに記憶されるプログラムデータが破壊された場合にも、第１のバンクに記憶されるプログラムには何ら影響が及ばないのでシステムを正常に動作させることが可能である。
【０００４】
また、メモリカード等の外部記憶媒体を用いたバージョンアップ方式の他の形態としては、プログラムデータのダウンロードに必要となる種々の基本的な制御プログラムを書き換え不能のＲＯＭに記憶しておいて、書き換え可能な記憶手段に記憶されたプログラムデータが何らかの要因で破壊された場合には、ＲＯＭに記憶されたプログラムを実行して、ダウンロードしたプログラムデータを用いてプログラムを書き換えることで、システムを正常な状態に復帰させる。なお、メモリカードを用いてプログラムのバージョンアップを実施する画像表示装置については、例えば下記の特許文献１において記載が為されている。
【０００５】
【特許文献１】
特開２００１−１３６０８５号公報（［００２４］〜［００２６］、第２図）
【０００６】
【発明が解決しようとする課題】
メモリカードを用いてプログラムをバージョンアップするに際して、記憶手段を複数の記憶領域に区画して各領域に同一のプログラムを重複して記憶する上記第１の形態の方式を採る場合には、画像表示装置内蔵の不揮発性記憶手段の記憶容量が大きくなって製造コストがかかるという課題があった。また、基本入出力制御プログラム等のファームウエアをＲＯＭに格納する場合には、ＲＯＭと例えばフラッシュメモリまたはＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｅｒａｓａｂｌｅ ａｎｄ Ｐｒｏｇｒａｍｍａｂｌｅ ＲＯＭ）等として与えられる書き換え可能な記憶手段とを併用しなければならず構成が複雑になるとともに、ＲＯＭに格納されるファームウエアを書き換えることができないために、基本的なシステム処理機能を変更することが困難であるという課題があった。
【０００７】
この発明は上記のような課題を解決するためになされたもので、プログラム記憶用の不揮発性記憶手段の記憶容量を低減するとともに、基本的なシステム処理機能を容易に変更することが可能な電子機器および当該電子機器にシステム障害が発生した際の復帰方法等を得ることを目的とする。
【０００８】
【課題を解決するための手段】
この発明に係る電子機器は、装置全体の制御を実施するシステム制御部と、外部記憶媒体を着脱可能に構成されて取り付けられた外部記憶媒体からデータを読み出すデータ入力部とを有し、システム制御部、データ入力部、および所定の機能を奏するように装置内に各々設けられた１または複数のユニットが、それぞれ、ＣＰＵと、当該ＣＰＵが実行するプログラムが記憶される不揮発性記憶手段とを有して構成され、システム制御部のＣＰＵに付設された不揮発性記憶手段には少なくともデータ入力部のＣＰＵと通信するための通信用プログラムが書き換え不能または書き換え不可に記憶され、データ入力部および１または複数のユニットのＣＰＵにそれぞれ付設された不揮発性記憶手段には、少なくともシステム制御部のＣＰＵと通信するための通信用プログラムが書き換え不能または書き換え不可に記憶されるようにしたものである。
【０００９】
この発明に係る電子機器は、装置全体の制御を実施するシステム制御部と、外部記憶媒体を着脱可能に構成されて取り付けられた外部記憶媒体からデータを読み出すデータ入力部と、システム制御部に常時動作電圧を印加する電源部と、データ入力部に強制的に動作電圧を印加する強制電圧供給手段とを有し、システム制御部およびデータ入力部が、それぞれ、ＣＰＵと、当該ＣＰＵが実行するプログラムが記憶される不揮発性記憶手段とを有して構成され、システム制御部のＣＰＵに付設された不揮発性記憶手段およびデータ入力部のＣＰＵに付設された不揮発性記憶手段には、それぞれ互いに通信するための通信用プログラムが書き換え不能または書き換え不可に記憶され、強制電圧供給手段により動作電圧が印加されると、データ入力部のＣＰＵは、当該ＣＰＵに付設された不揮発性記憶手段に記憶された通信用プログラムを読み出すようにしたものである。
【００１０】
この発明に係る電子機器のシステム復帰方法は、システム制御部のＣＰＵとデータ入力部のＣＰＵとの間の通信チャネルを設定する第１のステップと、データ入力部に取り付けられた外部記憶媒体からシステム制御部のＣＰＵを対象ＣＰＵとするプログラムデータを読み出して送信する第２のステップと、取得したプログラムデータを用いてシステム制御部のＣＰＵに付設された不揮発性記憶手段に記憶されるプログラムを書き換える第３のステップとを有するようにしたものである。
【００１１】
この発明に係る電子機器のシステム復帰方法を実現するためにデータ入力部内のＣＰＵに付設される不揮発性記憶手段に記憶されるシステム復帰用プログラム、および当該プログラムを記録した記録媒体については、システム制御部のＣＰＵとの間に通信チャネルを設定する第１のステップと、システム制御部のＣＰＵからのプログラム異常に係る検出通知を待機する第２のステップと、外部記憶媒体が取り付けられているか否かを判定する第３のステップと、外部記憶媒体にシステム制御部のＣＰＵを対象ＣＰＵとするプログラムデータが記憶されているか否かを判定する第４のステップと、システム制御部のＣＰＵを対象ＣＰＵとするプログラムデータを読み出してシステム制御部に送信する第５のステップとを有することを特徴とするものである。
【００１２】
【発明の実施の形態】
以下、添付の図面を参照して本願発明に係る実施の形態について説明する。なお、本願発明の実施の形態に記載された実施例を構成する各要素および各工程と、特許請求の範囲に記載された発明を構成する各要素および各工程との対応関係を明らかにするために、本願発明の実施の形態に係る以下の説明文中において、実施例の各要素および各工程に対応する特許請求の範囲に記載された発明の各要素および各工程を、それぞれ実施例の各要素および各工程に続けて適宜かっこ書きにより示すものとする。
【００１３】
実施の形態１．
図１は、この発明の実施の形態１による画像表示装置の構成を示すブロック図である。図１において、１は画像表示装置（電子機器）、２はメモリカード等の外部記憶媒体を着脱可能に構成され当該外部記憶媒体から画像データやバージョンアップ用プログラムデータ等のデータを入力するデータ入力部、３は画像データやバージョンアップ用プログラムデータ等のデータを記憶可能に構成されたメモリカード（外部記憶媒体）、４はメモリカードが装着または挿入（以降まとめて適宜「取り付け」と称する）された際にメモリカード３との間でデータ信号処理を実施する入力インタフェース部、５はデータ入力部２内に設けられたＣＰＵ、６はデータ入力部２内に設けられＣＰＵ５による実行するプログラム等を記憶する例えばフラッシュメモリとして与えられる不揮発性メモリ（不揮発性記憶手段）、７は画像表示装置１内にそれぞれ所定の機能を奏するように設けられた各ユニットに接続されてシステム全体を制御するシステム制御部、８はシステム制御部７内に設けられるＣＰＵ、９はシステム制御部７内に設けられＣＰＵ８により実行するプログラム等を記憶する例えばフラッシュメモリとして与えられる不揮発性メモリ（不揮発性記憶手段）、１０はデータ入力部２から入力する画像データに対して適宜画像演算処理を実施して表示用画像データを生成する画像処理部、１１は画像処理部１０内に設けられるＣＰＵ、１２は画像処理部１１内に設けられＣＰＵ１１により実行するプログラム等を記憶する例えばフラッシュメモリとして与えられる不揮発性メモリ（不揮発性記憶手段）、１３は画像処理部１０から表示用画像データを入力して画像表示を実施する画像表示部、１４はユーザがシステム制御部７に対して各種コマンドを入力できるように例えばスイッチやボタン等として与えられる操作部、１５は各ユニットを動作させるための動作電圧を供給する電源部、１６は電源部を制御する電源制御部、１７は電源部１５と電源制御部１６との間に介装されて閉じた際に所定の電圧信号を電源制御部１６に印加して電源部１５からデータ入力部２へ動作電圧を供給させるように電源制御部１６を動作させるためのスイッチである。なお、電源部１５、電源制御部１６およびスイッチ１７から、データ入力部２に強制的に動作電圧を印加する強制電圧供給手段が構成される。また、画像表示装置１を構成する各ユニット内に設けられたＣＰＵには、上述した不揮発性メモリに加えて、主メモリや画像データを一時的に記憶するためのＲＡＭ等が適宜付設されているものとする。
【００１４】
次に、上述の各ユニット内にそれぞれ設けられたＣＰＵに付設される不揮発性メモリに記憶されるプログラムについて説明する。データ入力部２内のＣＰＵ５に付設される不揮発性メモリ６は、書き換え不可領域と書き換え可能領域とに区画される。書き換え不可領域には、ブートプログラムとしてＣＰＵ５の起動用プログラムが記憶されるとともに、メモリカード３が取り付けられているか否かを判定するメモリカード着脱検出用プログラム、メモリカード３からのデータ読み出し用プログラム、メモリカード３に記憶されているファイルの種類を特定するとともに、バージョンアップ用のプログラムデータについてはその対象ＣＰＵとバージョン情報を特定する検索用プログラム、ＣＰＵ５に付設された主メモリとの間の入出力を制御する入出力制御用プログラム、システム制御部７のＣＰＵ８との通信用プログラム等が組み込まれている。また、書き換え可能領域には、画像データやバージョンアップ用プログラムデータ等のデータの入出力等に係る各種制御を実施するようにＣＰＵ５を動作させるプログラムが格納される。ここで、対象ＣＰＵとは、バージョンアップ用プログラムを実行可能であり、当該バージョンアップ用プログラムを実行することで所定の機能を実現することが予定されるＣＰＵをいうものとする。
【００１５】
システム制御部７内のＣＰＵ８に付設される不揮発性メモリ９は、書き換え不可領域と書き換え可能領域とに区画される。書き換え不可領域にはブートプログラムとしてＣＰＵ８の起動用プログラムが記憶されるとともに、ＣＰＵ８に付設された主メモリとの間の入出力を制御する入出力制御プログラム、データ入力部２のＣＰＵ５との通信用プログラム等が組み込まれている。また、書き換え可能領域には、画像表示装置１全体の制御を実施するようにＣＰＵ８を動作させる各種制御プログラム等が記憶される。
【００１６】
画像処理部１０内のＣＰＵ１１に付設される不揮発性メモリ１２は、書き換え可能領域と書き換え不可領域とに区画される。書き換え不可領域にはブートプログラムとしてＣＰＵ１１の起動用プログラムが記憶されるとともに、ＣＰＵ１１に付設された主メモリとの間の入出力を制御する入出力制御プログラム、システム制御部７のＣＰＵ８との通信用プログラム等が組み込まれている。また、書き換え可能領域には、画像処理演算等を実施するようにＣＰＵ１１を動作させる種々のプログラムが記憶される。
【００１７】
次に、画像表示装置を構成する各ユニットの機能について簡単に説明する。電源部１５は、システム制御部７に常時動作電圧ＰＷ１を印加するとともに、電圧制御部１６による制御に応じて、データ入力部２に動作電圧ＰＷ２を印加し、画像処理部１０に動作電圧ＰＷ３を印加し、画像表示部１３に動作電圧ＰＷ４を印加し、またスイッチ１７を介して動作電圧ＰＷ５を印加する。電源制御部１６は、システム制御部７から延びる信号線路Ｓ１を介して伝送される制御信号に基づいて、上述したように電源部１５を制御する。
【００１８】
システム制御部７は、操作部１４を介してユーザにより入力される各種コマンドや内部状態に応じて、信号線路Ｓ１を介して制御信号を電源制御部１６へ出力し、信号線路Ｓ２を介して制御信号をデータ入力部２へ出力し、信号線路Ｓ３を介して制御信号を画像処理部１０へ出力する。ここで、システム制御部７のＣＰＵ８とデータ入力部２のＣＰＵ５とは、それぞれメモリ９およびメモリ６の書き換え不可領域に記憶された通信用プログラムを用いて信号線路Ｓ２を介して双方向に通信を実施する。また、システム制御部７のＣＰＵ８と画像処理部１０のＣＰＵ１１とは、それぞれメモリ９およびメモリ１２の書き換え不可領域に記憶された通信用プログラムを用いて信号線路Ｓ３を介して双方向に通信を実施する。このような双方向の通信を実施することで、システム制御部７は、画像表示装置内の他のユニットの動作状態を監視する。
【００１９】
次に、メモリカードからのデータ読み出し動作について説明する。図２は、この発明の実施の形態１による画像表示装置が実施するメモリカードからのデータ読み出し方法を示すフローチャートである。データ入力部２内のＣＰＵ５は、入出力インタフェース部４にメモリカード３が取り付けられているか否かを判定する（ステップＳ１）。入出力インタフェース部４は、電気的接触を検知してメモリカード３が取り付けられていることを確認すると、信号線路Ｓ４を介して検出信号を出力する。ステップＳ１において、ＣＰＵ５へ検出信号が入力されない場合には、処理対象をステップＳ１へ移行する。すなわち、入出力インタフェース部４へのメモリカード３の取り付けが確認されるまで、ステップＳ１の動作を繰り返し実施する。
【００２０】
ステップＳ１において、信号線路Ｓ４を介して検出信号を入力してメモリカード３が取り付けられていると判定された場合には、信号線路Ｖ１を介して、メモリカード３からデータを読み出す（ステップＳ２）。次に、ＣＰＵ５は、読み出したデータ内のファイル情報を検索して、メモリカード３にバージョンアップ用のプログラムデータが記憶されているか否かを判定する（ステップＳ３）。バージョンアップ用のプログラムデータが記憶されていると判定されれば、バージョンアップ用プログラムに係る対象ＣＰＵを特定する情報（以下、適宜対象ＣＰＵ特定情報と称する）および当該プログラムのバージョンを特定する情報（以下、適宜バージョン特定情報と称する）を検出する（ステップＳ４）。
【００２１】
次に、ＣＰＵ５は、各ユニット内に設けられたそれぞれのＣＰＵの状態を監視しているシステム制御部７のＣＰＵ８と通信を実施して、対象ＣＰＵ特定情報およびバージョン特定情報を伝送する。ＣＰＵ８は、対象ＣＰＵ特定情報を基にして、バージョンアップ用プログラムに係る対象ＣＰＵが画像表示装置１内に存在するか否かを判定する（ステップＳ５）。対象ＣＰＵが存在すれば、ＣＰＵ８は、対象ＣＰＵに付設された不揮発性メモリに記憶されているプログラムのバージョンとバージョンアップ用プログラムのバージョンとを比較して、バージョンアップ用プログラムのバージョンが上位であるか否かを判定する（ステップＳ６）。
【００２２】
バージョンアップ用プログラムのバージョンが上位であると判定されると、ＣＰＵ８は、対象ＣＰＵに係る動作状態を確認する（ステップＳ７）。このステップＳ７における動作状態の確認については、例えば対象ＣＰＵに付設された不揮発性メモリに記憶されている更新対象のプログラムを実行して他の何らかの処理を実施しているか否かの確認、プログラムのバージョンアップを実施し得る環境設定が為されているか否かの確認等を行うものである。次に、ＣＰＵ８は、対象ＣＰＵの動作状態について得られた情報に基づいて、プログラムのバージョンアップが可能であるか否かを判定する（ステップＳ８）。バージョンアップが可能と判定された場合には、ＣＰＵ８は、ＣＰＵ５との間の通信並びに対象ＣＰＵとの間の通信を実施することで、データ入力部２から読み出したバージョンアップ用のプログラムデータを対象ＣＰＵが設けられたユニットに伝送する。対象ＣＰＵとして例えば画像処理部１０内のＣＰＵ１１が特定された場合には、ＣＰＵ１１は、付設された不揮発性メモリ１２の書き換え不可領域に記憶された通信用プログラムを用いてＣＰＵ８から伝送されるプログラムデータを取得するとともに当該プログラムデータを用いて不揮発性メモリ１２に記憶されるプログラムを書き換える（ステップＳ９）。
【００２３】
ステップＳ９の処理について、対象ＣＰＵがシステム制御部７のＣＰＵ８である場合には、付設されたメモリ９の書き換え不可領域に記憶された通信用プログラムを用いて、データ入力部２から読み出したバージョンアップ用のプログラムデータを取得するとともに当該プログラムデータを用いて付設された不揮発性メモリ９に記憶されるプログラムを書き換えることで、バージョンアップ処理を実施する。また、対象ＣＰＵがデータ入力部２のＣＰＵ５である場合には、上記ステップＳ５からステップＳ８の処理を、ＣＰＵ８に代行してＣＰＵ５が実行する構成としてもよい。なお、取得したプログラムデータを用いてプログラムの書き換え処理を実施するための書き換え用プログラムの記憶態様については、各ユニット内に設けられたＣＰＵに付設された不揮発性メモリの書き換え不可領域に記憶する構成としてもよく、また各ユニット内に設けられたＣＰＵに付設された不揮発性メモリの書き換え可能領域に記憶する構成としてもよく、さらにバージョンアップを実施する際に通信用プログラムを用いて伝送して各ＣＰＵの主メモリに記憶する構成としてもよい。
【００２４】
ステップＳ８において、バージョンアップが不可と判定された場合には、処理対象をステップＳ７に移行する。すなわち、逐次的に対象ＣＰＵの状態を確認してバージョンアップ可能となるまで待機する。なお、この再帰処理については、当該処理を開始してからの処理時間を計時して、処理時間が所定の閾値より大きくなれば、バージョンアップ不能と判断して、処理対象を後述するステップＳ１０に移行する構成を採ることが好適である。
【００２５】
ステップＳ３においてバージョンアップ用のプログラムデータが記憶されていないと判定された場合、ステップＳ５において画像表示装置１内に対象ＣＰＵが存在しないと判定された場合、ステップＳ６においてバージョンアップ用プログラムのバージョンが上位ではないと判定された場合、並びにステップＳ９の処理が終了した後には、データ入力部２のＣＰＵ５は、メモリカード３から読み出したファイル情報を検索して、メモリカード３に画像データが記憶されているか否かを判定する（ステップＳ１０）。画像データが記憶されていると判定された場合には、メモリカードから画像データを読み出して、当該画像データにより与えられる画像を表示し（ステップＳ１１）、処理を終了する。
【００２６】
この画像表示に係る動作について詳細に説明すると、ＣＰＵ５は、信号線路Ｖ１を介してメモリカード３から読み出した画像データに対して、伸長処理等の画像データ処理を適宜実施して、変換された画像データを信号線路Ｖ２を介して画像処理部１０へ出力する。画像処理部１０は、データ入力部２から入力する画像データを画像表示部１３において表示可能な画像データに変換して、表示用画像データを信号線路Ｖ３を介して画像表示部１３へ出力する。画像表示部１３は、画像表示部１２から信号線路Ｓ５を介して入力される制御信号に基づいて、画像処理部１２から入力される表示用画像データを用いて画像表示を実施する。なお、伸長処理等のデコードに係る画像演算処理については、データ入力部２または画像処理部１０のいずれで実施してもよい。また、メモリカード３からのデータの読み出しについて、この実施の形態においてはバージョンアップ用のプログラムデータを読み出した後に画像データを読み出す態様としたが、ユーザから付与されるコマンドや画像表示装置の内部状態に応じて、専らバージョンアップ用のプログラムデータのみを順次読み出す態様や、専ら画像データのみを順次読み出す態様等種々の態様を採ることが可能である。
【００２７】
次に、停電等に起因してプログラムの書き換えに失敗した場合の復帰処理について説明する。システム制御部７内に設けられたＣＰＵ８に付設される不揮発性メモリ９に記憶されるプログラムの書き換え処理を実施している間に停電が発生して電源部１５からの電源供給が途絶えたり、あるいは通信エラーが発生したりすること等に起因して、不揮発性メモリ９に記憶されるプログラムの書き換えに失敗すると、不揮発性メモリ９に記憶される制御プログラム等のプログラムデータが破壊されるために、ＣＰＵ９はブートプログラムの実行による立ち上げ処理を実施できるだけで、画像表示装置１全体が制御不能となり得る。電源部１５からシステム制御部７へは常時動作電圧を印加する構造となっているが、データ入力部２、画像処理部１０等の他のユニットへの動作電圧の供給は電源制御部１６により制御されるので、システム制御部７から電源制御部１６へ適切な制御信号が伝送されなくなると、データ入力部２、画像処理部１０等の各ユニットへの動作電圧の供給が必要な場合にも為されなくなる可能性がある。
【００２８】
停電等に起因してシステム障害が発生したものと判断される場合には、ユーザは、スイッチ１７を閉じて電源部１５から印加される動作電圧ＰＷ５を電源制御部１６に供給する。電源制御部１６は、動作電圧ＰＷ５が印加されると、電源部１５からデータ入力部２へ動作電圧ＰＷ２を印加するように制御信号を電源部１５へ出力する。これにより、スイッチ１７を閉じることで、データ入力部２へ強制的に動作電圧が印加される。
【００２９】
ＣＰＵ８に付設された不揮発性メモリ９に記憶されるプログラムの書き換え失敗に起因して制御不能となった画像表示装置１をシステム復帰するようにスイッチ１７を閉じることでデータ入力部２へ所定の動作電圧ＰＷ２が印加されるようになった場合、または画像表示装置１全体が制御不能となってもデータ入力部２への動作電圧ＰＷ２の供給が為されている場合のいずれについても、システム障害が発生した後にデータ入力部２へ動作電圧が印加されていることが検出されれば、画像表示装置１のシステムの復帰処理を実施する。図３は、この発明の実施の形態１によるシステム復帰方法を示すフローチャートである。データ入力部２のＣＰＵ５とシステム制御部７のＣＰＵ８とは、それぞれ付設された不揮発性メモリの書き換え不可領域に記憶された通信用プログラムを用いて双方向の通信が可能となるように通信チャネルを設定する（ステップＳ２１（第１のステップ））。次に、ＣＰＵ８は、付設された不揮発性メモリ９に記憶されるプログラムにデータ破壊等の異常が発生しているか否かを判定する（ステップＳ２２）。不揮発性メモリ９に記憶されるプログラムに異常が検出された場合には、ＣＰＵ５は、信号線路Ｓ４を介して伝送される検出信号の有無に基づきメモリカード３が取り付けられているか否かを判定する（ステップＳ２３）。検出信号を確認してメモリカード３が取り付けられていると判定されれば、ＣＰＵ５は、信号線路Ｖ１を介してメモリカード３からファイル情報を読み出す（ステップＳ２４）。次に、ＣＰＵ５は、読み出されたファイル情報を検索して対象ＣＰＵ特定情報を検出し、システム制御部７のＣＰＵ８を対象ＣＰＵとするバージョンアップ用のプログラムデータがメモリカード３に記憶されているか否かを判定する（ステップＳ２５）。ＣＰＵ８を対象ＣＰＵとするバージョンアップ用のプログラムデータが記憶されている場合には、当該プログラムのバージョンに関わらず、ＣＰＵ５は、ＣＰＵ８を対象ＣＰＵとするプログラムデータを読み出すとともに、当該プログラムデータをシステム制御部７へ送信する（ステップＳ２６（第２のステップ））。ＣＰＵ８は、データ入力部２から取得したプログラムデータを用いて不揮発性メモリ９に記憶されるプログラムを書き換える（ステップＳ２７（第３のステップ））。
【００３０】
次に、上記のシステム復帰処理を実施する際にＣＰＵ５およびＣＰＵ８がそれぞれ実行する処理を個別に説明する。図４は、システム復帰処理を実施する際にデータ入力部２内のＣＰＵ５が実行する処理を示すフローチャートである。停電等の検出に起因して割込みが発生し、データ入力部２への動作電圧の印加が検出されると、ＣＰＵ５は、付設された不揮発性メモリ６の書き換え不可領域に記憶された通信用プログラムを用いてシステム制御部７のＣＰＵ８との間における双方向の通信が可能となるように通信チャネルを設定する（ステップＳ３１（第１のステップ））。次に、ＣＰＵ５は、ＣＰＵ８からプログラム異常に係る検出通知を受けたか否かを判定する（ステップＳ３２（第２のステップ））。ＣＰＵ８からプログラム異常に係る検出通知を受けない場合には、処理対象をステップＳ３２へ移行する。すなわち、ＣＰＵ５は、ＣＰＵ８から伝送されるべきプログラム異常に係る検出通知を待機する。なお、この再帰処理については、当該処理を開始してからの処理時間を計時して、処理時間が所定の閾値より大きくなれば、ＣＰＵ８に付設された不揮発性メモリ９に記憶されたプログラムデータに異常なしと判定して処理を終了する構成とするのが好適である。
【００３１】
ステップＳ３２において、ＣＰＵ８からプログラム異常に係る検出通知を受信したと判定されれば、ＣＰＵ５は、信号線路Ｓ４を介して伝送される検出信号の有無に基づいて、メモリカード３が取り付けられているか否かを判定する（ステップＳ３３（第３のステップ））。検出信号を確認してメモリカード３が取り付けられていると判定されれば、ＣＰＵ５は、信号線路Ｖ１を介してメモリカード３からファイル情報を読み出す（ステップＳ３４）。次に、ＣＰＵ５は、読み出されたファイル情報を検索して対象ＣＰＵ特定情報を検出し、システム制御部７のＣＰＵ８を対象ＣＰＵとするバージョンアップ用のプログラムデータがメモリカード３に記憶されているか否かを判定する（ステップＳ３５（第４のステップ））。ＣＰＵ８を対象ＣＰＵとするバージョンアップ用のプログラムデータが記憶されている場合には、当該プログラムのバージョンに関わらず、ＣＰＵ５は、ＣＰＵ８を対象ＣＰＵとするプログラムデータを読み出すとともに、当該プログラムデータをシステム制御部７へ送信する（ステップＳ３６（第５のステップ））。ステップＳ３３においてメモリカードが取り付けられていないと判定された場合、ステップＳ３５においてＣＰＵ８を対象ＣＰＵとするバージョンアップ用のプログラムデータが記憶されてはいないと判定された場合、並びにステップＳ３６の処理が終了した後には、システム復帰に係る処理を終了する。
【００３２】
図５は、システム復帰処理を実施する際にシステム制御部７のＣＰＵ８が実行する処理を示すフローチャートである。停電等の検出に起因して割込みが発生すると、ＣＰＵ８は、付設されたメモリ９の書き換え不可領域に記憶された通信用プログラムを用いてデータ入力部２のＣＰＵ５との間における双方向の通信が可能となるように通信チャネルを設定する（ステップＳ４１）。次に、ＣＰＵ８は、付設された不揮発性メモリ９に記憶されたプログラムにデータ破壊等の異常が発生しているか否かを判定する（ステップＳ４２）。プログラムに異常が検出されれば、データ入力部２のＣＰＵ５へプログラム異常に係る検出通知を送信する（ステップＳ４３）。次に、ＣＰＵ８は、データ入力部２からプログラムデータを受信したか否かを判定する（ステップＳ４４）。データ入力部２からプログラムデータが伝送されない場合には、処理対象をステップＳ４４へ移行する。すなわち、ＣＰＵ８は、データ入力部２からプログラムデータが伝送されてくるのを待機する。なお、この再帰処理については、当該処理を開始してからの処理時間を計時して、処理時間が所定の閾値より大きくなれば、ＣＰＵ８を対象ＣＰＵとするプログラムが存在しないとみなして処理を終了する構成とするのが好適である。
【００３３】
ステップＳ４４において、データ入力部２からのプログラムデータを受信したと判定された場合には、ＣＰＵ８は、取得したプログラムデータを用いて不揮発性メモリ９に記憶されるプログラムを書き換える（ステップＳ４５）。ステップＳ４２においてプログラムに異常が検出されない場合、並びにステップＳ４５の処理が終了した後には、システム復帰に係る処理を終了する。
【００３４】
また、例えば画像処理部１０のＣＰＵ１１のように、システム制御部７のＣＰＵ８以外のＣＰＵについて、停電等に起因して当該ＣＰＵに付設された不揮発性メモリに記憶されるプログラムの書き換えを失敗した場合には、システム制御部７のＣＰＵ８は、書き換えに失敗したＣＰＵとの通信により、書き換えの失敗を検知して、データ入力部２のＣＰＵ５に対して書き換えに失敗したＣＰＵを対象ＣＰＵとするバージョンアップ用プログラムデータの送信を要求する。その後、図２において示されたバージョンアップ用プログラムデータの書き込み処理を実施することで、書き換えに失敗したＣＰＵに付設された不揮発性メモリにおけるプログラムの書き換えを実施する。
【００３５】
以上のように、この実施の形態１によれば、システム制御部７、データ入力部２、および例えば画像処理部１０のようなその他の１または複数のユニットが、それぞれ、ＣＰＵと、当該ＣＰＵが実行するプログラムが記憶された不揮発性メモリとを有して構成され、システム制御部７のＣＰＵ８に付設された不揮発性メモリ９の書き換え不可領域には少なくともデータ入力部２のＣＰＵ５と通信するための通信用プログラムが記憶され、データ入力部２および他のユニットのＣＰＵに付設されたメモリの書き換え不可領域には少なくともシステム制御部７のＣＰＵ８と通信するための通信用プログラムが記憶されるようにしたので、メモリカード３から読み込んだバージョンアップ用のプログラムデータをシステム制御部７のＣＰＵ８により中継することで各ユニットに転送するとともに各ユニットに付設された不揮発性メモリに書き込むことでプログラムの書き換えを実施することができ、プログラムデータを二重に記憶する必要等がなく、各ユニットに設けられた不揮発性メモリの記憶容量を低減することができるという構成を有する。また、各ユニットに設けられた不揮発性メモリの書き換え不可領域には、通信用プログラムや、主メモリとの間のデータ入出力制御用プログラム等の必要最小限のプログラムを記憶するのみで、他の制御プログラムは通信により取得して書き換える構成としているので、基本的なシステム制御機能を容易に変更することができるという効果を奏する。
【００３６】
また、システム制御部７に常時電圧を印加する電源部１５と、データ入力部２に強制的に動作電圧を供給する強制電圧供給手段とを有するように構成されているので、不揮発性メモリ９に記憶されるプログラムの書き換え中に発生した停電等に起因して不揮発性メモリ９に記憶されたプログラムデータが破壊されても、データ入力部２に動作電圧を印加することができるので、不揮発性メモリ９の書き換え不可領域に電源部１５を制御するプログラム等を記憶する必要がなく、不揮発性メモリ９の書き換え不可領域に記憶されるプログラムの構成をより簡略化することができるという効果を奏する。
【００３７】
また、停電等に起因するシステム障害から復帰する際に、システム制御部７のＣＰＵ８とデータ入力部２のＣＰＵ５との間の通信チャネルを設定するステップＳ２１と、データ入力部２に取り付けられたメモリカード３からＣＰＵ８を対象ＣＰＵとするプログラムデータを読み出して送信するステップＳ２６と、取得したプログラムデータを用いてＣＰＵ８に付設された不揮発性メモリ９に記憶されるプログラムを書き換えるステップＳ２７とを有するように構成したので、システム復帰に要する動作を簡易なものとすることで、ＣＰＵ５およびＣＰＵ８にそれぞれ付設された不揮発性メモリに記憶されるシステム復帰用プログラムの構成を簡略化して必要最小限のものとすることが可能となるから、不揮発性メモリの記憶容量を低減することができるとともに、基本的なシステム制御機能を容易に変更することができるという効果を奏する。
【００３８】
また、停電等に起因するシステム障害から復帰する際に、データ入力部２のＣＰＵ５により実行される復帰処理が、システム制御部７のＣＰＵ８との間に通信チャネルを設定するステップＳ３１と、ＣＰＵ８から伝送されるべきプログラム異常に係る検出通知を待機するステップＳ３２と、メモリカード３が取り付けられているか否かを判定するステップＳ３３と、メモリカード３にＣＰＵ８を対象ＣＰＵとするプログラムデータが記憶されているか否かを判定するステップＳ３５と、ＣＰＵ８を対象ＣＰＵとするプログラムデータを読み出してシステム制御部７に送信するステップＳ３６とを有するように構成したので、ＣＰＵ８はプログラム異常に係る検出通知を送信するとともに受信したプログラムデータを用いて付設されるメモリ９に記憶されるプログラムを書き換えるのみで復帰処理を実施することが可能となるから、システム制御部並びに装置全体について、システム復帰に要する動作を簡易なものとすることで、ＣＰＵ５およびＣＰＵ８にそれぞれ付設される不揮発性メモリに記憶されるシステム復帰用プログラムの全体構成を簡略化することができ、不揮発性メモリの記憶容量を低減するとともに、基本的なシステム制御機能を容易に変更することができるという効果を奏する。
【００３９】
なお、上記の実施の形態１により説明される画像表示装置、システム復帰方法等は、本願発明を限定するものではなく、例示することを意図して開示されているものである。本願発明の技術的範囲は特許請求の範囲の記載により定められるものであり、特許請求の範囲に記載された技術的範囲内において種々の設計的変更が可能である。例えば、上記実施の形態１においては、ブートプログラムや通信用プログラムをフラッシュメモリ等として与えられる不揮発性メモリの書き換え不可領域に記憶する構成を採っているが、これら書き換えが禁止されているプログラムを書き換え不能のＲＯＭ等の不揮発性メモリに記憶する構成を採ることも可能である。また、上記実施の形態においては、外部記憶媒体としてメモリカードを用いているが、フロッピー（登録商標）ディスク、ＣＤ−ＲＯＭ、光ディスク、光磁気ディスク等の他の外部記憶媒体を用いる構成とすることも勿論可能である。また、上記実施の形態１ではメモリカードからプログラムデータ以外に画像データを読み出す構成としているが、画像データに限らず映像データ等を読み出す構成としてもよい。さらに、上記のようなシステム制御方法を実現するためのプログラムの記憶態様については、内蔵のメモリに予め記憶するような態様に限られず、外部の記憶媒体に当該プログラムを記録しておいて、この記録媒体から内蔵のメモリにプログラムをインストールするような態様も考えられる。
【００４０】
【発明の効果】
以上のように、この発明によれば、システム制御部と、外部記憶媒体からデータを読み出すデータ入力部とを有して電子機器が構成され、システム制御部、データ入力部、および所定の機能を奏するように装置内に各々設けられた１または複数のユニットが、それぞれ、ＣＰＵと、該ＣＰＵが実行するプログラムが記憶される不揮発性記憶手段とを有して構成され、システム制御部のＣＰＵに付設された不揮発性記憶手段には少なくともデータ入力部のＣＰＵと通信するための通信用プログラムが書き換え不能または書き換え不可に記憶され、データ入力部およびその他のユニットのＣＰＵに付設された不揮発性記憶手段には少なくともシステム制御部のＣＰＵと通信するための通信用プログラムが書き換え不能または書き換え不可に記憶されるように構成したので、外部記憶媒体から読み出したバージョンアップ用のプログラムデータをシステム制御部内のＣＰＵにより中継することで各ユニットに伝送するとともに各ユニットのＣＰＵに付設された不揮発性記憶手段に書き込むことでプログラムの書き換えを実施することができ、プログラムデータを二重に記憶する必要等がなく、各ユニットに設けられた不揮発性記憶手段の記憶容量を低減することができるという効果を奏する。また、各ユニットに設けられた不揮発性記憶手段には、通信用プログラム等の必要最小限のプログラムを記憶するのみで、他の制御プログラムは通信により取得して書き換える構成としているので、基本的なシステム制御機能を容易に変更することができるという効果を奏する。
【００４１】
この発明によれば、システム制御部に常時電圧を印加する電源部と、データ入力部に強制的に動作電圧を供給する強制電圧供給手段とを有するように構成されているので、システム制御部のＣＰＵに付設された不揮発性記憶手段に記憶されるプログラムの書き換え中に発生した停電等に起因して当該不揮発性記憶手段に記憶されたプログラムデータが破壊されても、データ入力部に動作電圧を印加することができるので、当該不揮発性記憶手段に電源部を制御するプログラム等を記憶する必要がなく、当該不揮発性記憶手段に記憶されるプログラムの構成をより簡略化することができるという効果を奏する。
【００４２】
この発明によれば、停電等に起因するシステム障害から復帰する際に、システム制御部のＣＰＵとデータ入力部のＣＰＵとの間の通信チャネルを設定する第１のステップと、データ入力部に取り付けられた外部記憶媒体からシステム制御部のＣＰＵを対象ＣＰＵとするプログラムデータを読み出して送信する第２のステップと、取得したプログラムデータを用いてシステム制御部のＣＰＵに付設された不揮発性記憶手段に記憶されたプログラムを書き換える第３のステップとを有するように構成したので、システム復帰に要する動作を簡易なものとすることで、システム制御部のＣＰＵおよびデータ入力部のＣＰＵにそれぞれ付設される不揮発性記憶手段に記憶されるシステム復帰用プログラムの構成を簡略化して必要最小限のものとすることが可能となるから、不揮発性記憶手段の記憶容量を低減することができるとともに、基本的なシステム制御機能を容易に変更することができるという効果を奏する。
【００４３】
この発明によれば、停電等に起因するシステム障害から復帰する際に、データ入力部内のＣＰＵにより実行される復帰処理が、システム制御部のＣＰＵとの間に通信チャネルを設定する第１のステップと、システム制御部のＣＰＵからのプログラム異常に係る検出通知を待機する第２のステップと、外部記憶媒体が取り付けられているか否かを判定する第３のステップと、外部記憶媒体にシステム制御部のＣＰＵを対象ＣＰＵとするプログラムデータが記憶されているか否かを判定する第４のステップと、システム制御部のＣＰＵを対象ＣＰＵとするプログラムデータを読み出してシステム制御部に送信する第５のステップとを有するように構成したので、システム制御部のＣＰＵはプログラム異常に係る検出通知を送信するとともに受信したプログラムデータを用いて付設されるメモリ９に記憶されるプログラムを書き換えるのみで復帰処理を実施することが可能となるから、システム制御部並びに装置全体について、システム復帰に要する動作を簡易なものとすることで、システム制御部のＣＰＵおよびデータ入力部のＣＰＵにそれぞれ付設される不揮発性記憶手段に記憶されるシステム復帰用プログラムの全体構成を簡略化することが可能となるから、不揮発性記憶手段の記憶容量を低減することができるとともに、基本的なシステム制御機能を容易に変更することができるという効果を奏する。
【図面の簡単な説明】
【図１】この発明の実施の形態１による画像表示装置の構成を示すブロック図である。
【図２】この発明の実施の形態１によるメモリカードからのデータ読み出し方法を示すフローチャートである。
【図３】この発明の実施の形態１によるシステム復帰方法を示すフローチャートである。
【図４】この発明の実施の形態１においてシステム復帰処理を実施する際にデータ入力部のＣＰＵが実行する処理を示すフローチャートである。
【図５】この発明の実施の形態１においてシステム復帰処理を実施する際にシステム制御部のＣＰＵが実行する処理を示すフローチャートである。
【符号の説明】
１ 画像表示装置（電子機器）、２ データ入力部、３ メモリカード（外部記憶媒体）、４ データ入力インタフェース、５ ＣＰＵ、６ メモリ（不揮発性記憶手段）、７ システム制御部、８ ＣＰＵ、９ メモリ（不揮発性記憶手段）、１０ 画像処理部、１１ ＣＰＵ、１２ メモリ（不揮発性記憶手段）、１３ 画像表示部、１４ 操作部、１５ 電源部、１６ 電源制御部、１７ スイッチ
【発明の属する技術分野】
この発明は、画像表示装置等の電子機器、および停電等に起因して当該電子機器にシステム障害が発生した場合の復帰方法等に係り、特にメモリカード等の外部記憶媒体を用いてプログラムのバージョンアップを実施する電子機器および当該電子機器のシステム復帰方法等に関するものである。
【０００２】
【従来の技術】
画像表示装置等の最近の電子機器は、少なからず、当該電子機器内蔵の記憶手段に記憶されたプログラムを同じく内蔵のＣＰＵにより実行することで、所定の機能を供するように構成されている。したがって、ユーザが電子機器を購入してから後に、例えばプログラムにバグが発見された場合や、新しい機能を追加する必要が生じた場合には、プログラムを変更または追加するために内蔵の記憶手段に記憶されるプログラムをバージョンアップすることが多々ある。
【０００３】
メモリカード等の外部記憶媒体を着脱自在に構成された画像表示装置では、バージョンアップ用のプログラムが記憶された外部記憶媒体からプログラムデータを読み出すとともに、画像表示装置内の不揮発性メモリへプログラムデータを書き込むことで、プログラムのバージョンアップを実施する方式を採ることができる。このようなバージョンアップ方式の一形態としては、例えば画像表示装置内の不揮発性メモリを第１のバンクと第２のバンクとに区画して、プログラムの書き換えを実施する際には、メモリカードから読み出したバージョンアップ用のプログラムデータを第２のバンクに書き込み、書き込みが完了したら第２のバンクに書き込まれたプログラムデータを第１のバンクにコピーする。このような構成を採ることで、何らかの要因で第１のバンクに記憶したプログラムが誤動作する場合には、第２のバンクに記憶されたプログラムによりシステムを起動することができるので、システムの信頼性が向上する。また、メモリカードのプログラムデータを第２のバンクに書き込む途中に発生する停電またはメモリカードの抜き取り等に起因して第２のバンクに記憶されるプログラムデータが破壊された場合にも、第１のバンクに記憶されるプログラムには何ら影響が及ばないのでシステムを正常に動作させることが可能である。
【０００４】
また、メモリカード等の外部記憶媒体を用いたバージョンアップ方式の他の形態としては、プログラムデータのダウンロードに必要となる種々の基本的な制御プログラムを書き換え不能のＲＯＭに記憶しておいて、書き換え可能な記憶手段に記憶されたプログラムデータが何らかの要因で破壊された場合には、ＲＯＭに記憶されたプログラムを実行して、ダウンロードしたプログラムデータを用いてプログラムを書き換えることで、システムを正常な状態に復帰させる。なお、メモリカードを用いてプログラムのバージョンアップを実施する画像表示装置については、例えば下記の特許文献１において記載が為されている。
【０００５】
【特許文献１】
特開２００１−１３６０８５号公報（［００２４］〜［００２６］、第２図）
【０００６】
【発明が解決しようとする課題】
メモリカードを用いてプログラムをバージョンアップするに際して、記憶手段を複数の記憶領域に区画して各領域に同一のプログラムを重複して記憶する上記第１の形態の方式を採る場合には、画像表示装置内蔵の不揮発性記憶手段の記憶容量が大きくなって製造コストがかかるという課題があった。また、基本入出力制御プログラム等のファームウエアをＲＯＭに格納する場合には、ＲＯＭと例えばフラッシュメモリまたはＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｅｒａｓａｂｌｅ ａｎｄ Ｐｒｏｇｒａｍｍａｂｌｅ ＲＯＭ）等として与えられる書き換え可能な記憶手段とを併用しなければならず構成が複雑になるとともに、ＲＯＭに格納されるファームウエアを書き換えることができないために、基本的なシステム処理機能を変更することが困難であるという課題があった。
【０００７】
この発明は上記のような課題を解決するためになされたもので、プログラム記憶用の不揮発性記憶手段の記憶容量を低減するとともに、基本的なシステム処理機能を容易に変更することが可能な電子機器および当該電子機器にシステム障害が発生した際の復帰方法等を得ることを目的とする。
【０００８】
【課題を解決するための手段】
この発明に係る電子機器は、装置全体の制御を実施するシステム制御部と、外部記憶媒体を着脱可能に構成されて取り付けられた外部記憶媒体からデータを読み出すデータ入力部とを有し、システム制御部、データ入力部、および所定の機能を奏するように装置内に各々設けられた１または複数のユニットが、それぞれ、ＣＰＵと、当該ＣＰＵが実行するプログラムが記憶される不揮発性記憶手段とを有して構成され、システム制御部のＣＰＵに付設された不揮発性記憶手段には少なくともデータ入力部のＣＰＵと通信するための通信用プログラムが書き換え不能または書き換え不可に記憶され、データ入力部および１または複数のユニットのＣＰＵにそれぞれ付設された不揮発性記憶手段には、少なくともシステム制御部のＣＰＵと通信するための通信用プログラムが書き換え不能または書き換え不可に記憶されるようにしたものである。
【０００９】
この発明に係る電子機器は、装置全体の制御を実施するシステム制御部と、外部記憶媒体を着脱可能に構成されて取り付けられた外部記憶媒体からデータを読み出すデータ入力部と、システム制御部に常時動作電圧を印加する電源部と、データ入力部に強制的に動作電圧を印加する強制電圧供給手段とを有し、システム制御部およびデータ入力部が、それぞれ、ＣＰＵと、当該ＣＰＵが実行するプログラムが記憶される不揮発性記憶手段とを有して構成され、システム制御部のＣＰＵに付設された不揮発性記憶手段およびデータ入力部のＣＰＵに付設された不揮発性記憶手段には、それぞれ互いに通信するための通信用プログラムが書き換え不能または書き換え不可に記憶され、強制電圧供給手段により動作電圧が印加されると、データ入力部のＣＰＵは、当該ＣＰＵに付設された不揮発性記憶手段に記憶された通信用プログラムを読み出すようにしたものである。
【００１０】
この発明に係る電子機器のシステム復帰方法は、システム制御部のＣＰＵとデータ入力部のＣＰＵとの間の通信チャネルを設定する第１のステップと、データ入力部に取り付けられた外部記憶媒体からシステム制御部のＣＰＵを対象ＣＰＵとするプログラムデータを読み出して送信する第２のステップと、取得したプログラムデータを用いてシステム制御部のＣＰＵに付設された不揮発性記憶手段に記憶されるプログラムを書き換える第３のステップとを有するようにしたものである。
【００１１】
この発明に係る電子機器のシステム復帰方法を実現するためにデータ入力部内のＣＰＵに付設される不揮発性記憶手段に記憶されるシステム復帰用プログラム、および当該プログラムを記録した記録媒体については、システム制御部のＣＰＵとの間に通信チャネルを設定する第１のステップと、システム制御部のＣＰＵからのプログラム異常に係る検出通知を待機する第２のステップと、外部記憶媒体が取り付けられているか否かを判定する第３のステップと、外部記憶媒体にシステム制御部のＣＰＵを対象ＣＰＵとするプログラムデータが記憶されているか否かを判定する第４のステップと、システム制御部のＣＰＵを対象ＣＰＵとするプログラムデータを読み出してシステム制御部に送信する第５のステップとを有することを特徴とするものである。
【００１２】
【発明の実施の形態】
以下、添付の図面を参照して本願発明に係る実施の形態について説明する。なお、本願発明の実施の形態に記載された実施例を構成する各要素および各工程と、特許請求の範囲に記載された発明を構成する各要素および各工程との対応関係を明らかにするために、本願発明の実施の形態に係る以下の説明文中において、実施例の各要素および各工程に対応する特許請求の範囲に記載された発明の各要素および各工程を、それぞれ実施例の各要素および各工程に続けて適宜かっこ書きにより示すものとする。
【００１３】
実施の形態１．
図１は、この発明の実施の形態１による画像表示装置の構成を示すブロック図である。図１において、１は画像表示装置（電子機器）、２はメモリカード等の外部記憶媒体を着脱可能に構成され当該外部記憶媒体から画像データやバージョンアップ用プログラムデータ等のデータを入力するデータ入力部、３は画像データやバージョンアップ用プログラムデータ等のデータを記憶可能に構成されたメモリカード（外部記憶媒体）、４はメモリカードが装着または挿入（以降まとめて適宜「取り付け」と称する）された際にメモリカード３との間でデータ信号処理を実施する入力インタフェース部、５はデータ入力部２内に設けられたＣＰＵ、６はデータ入力部２内に設けられＣＰＵ５による実行するプログラム等を記憶する例えばフラッシュメモリとして与えられる不揮発性メモリ（不揮発性記憶手段）、７は画像表示装置１内にそれぞれ所定の機能を奏するように設けられた各ユニットに接続されてシステム全体を制御するシステム制御部、８はシステム制御部７内に設けられるＣＰＵ、９はシステム制御部７内に設けられＣＰＵ８により実行するプログラム等を記憶する例えばフラッシュメモリとして与えられる不揮発性メモリ（不揮発性記憶手段）、１０はデータ入力部２から入力する画像データに対して適宜画像演算処理を実施して表示用画像データを生成する画像処理部、１１は画像処理部１０内に設けられるＣＰＵ、１２は画像処理部１１内に設けられＣＰＵ１１により実行するプログラム等を記憶する例えばフラッシュメモリとして与えられる不揮発性メモリ（不揮発性記憶手段）、１３は画像処理部１０から表示用画像データを入力して画像表示を実施する画像表示部、１４はユーザがシステム制御部７に対して各種コマンドを入力できるように例えばスイッチやボタン等として与えられる操作部、１５は各ユニットを動作させるための動作電圧を供給する電源部、１６は電源部を制御する電源制御部、１７は電源部１５と電源制御部１６との間に介装されて閉じた際に所定の電圧信号を電源制御部１６に印加して電源部１５からデータ入力部２へ動作電圧を供給させるように電源制御部１６を動作させるためのスイッチである。なお、電源部１５、電源制御部１６およびスイッチ１７から、データ入力部２に強制的に動作電圧を印加する強制電圧供給手段が構成される。また、画像表示装置１を構成する各ユニット内に設けられたＣＰＵには、上述した不揮発性メモリに加えて、主メモリや画像データを一時的に記憶するためのＲＡＭ等が適宜付設されているものとする。
【００１４】
次に、上述の各ユニット内にそれぞれ設けられたＣＰＵに付設される不揮発性メモリに記憶されるプログラムについて説明する。データ入力部２内のＣＰＵ５に付設される不揮発性メモリ６は、書き換え不可領域と書き換え可能領域とに区画される。書き換え不可領域には、ブートプログラムとしてＣＰＵ５の起動用プログラムが記憶されるとともに、メモリカード３が取り付けられているか否かを判定するメモリカード着脱検出用プログラム、メモリカード３からのデータ読み出し用プログラム、メモリカード３に記憶されているファイルの種類を特定するとともに、バージョンアップ用のプログラムデータについてはその対象ＣＰＵとバージョン情報を特定する検索用プログラム、ＣＰＵ５に付設された主メモリとの間の入出力を制御する入出力制御用プログラム、システム制御部７のＣＰＵ８との通信用プログラム等が組み込まれている。また、書き換え可能領域には、画像データやバージョンアップ用プログラムデータ等のデータの入出力等に係る各種制御を実施するようにＣＰＵ５を動作させるプログラムが格納される。ここで、対象ＣＰＵとは、バージョンアップ用プログラムを実行可能であり、当該バージョンアップ用プログラムを実行することで所定の機能を実現することが予定されるＣＰＵをいうものとする。
【００１５】
システム制御部７内のＣＰＵ８に付設される不揮発性メモリ９は、書き換え不可領域と書き換え可能領域とに区画される。書き換え不可領域にはブートプログラムとしてＣＰＵ８の起動用プログラムが記憶されるとともに、ＣＰＵ８に付設された主メモリとの間の入出力を制御する入出力制御プログラム、データ入力部２のＣＰＵ５との通信用プログラム等が組み込まれている。また、書き換え可能領域には、画像表示装置１全体の制御を実施するようにＣＰＵ８を動作させる各種制御プログラム等が記憶される。
【００１６】
画像処理部１０内のＣＰＵ１１に付設される不揮発性メモリ１２は、書き換え可能領域と書き換え不可領域とに区画される。書き換え不可領域にはブートプログラムとしてＣＰＵ１１の起動用プログラムが記憶されるとともに、ＣＰＵ１１に付設された主メモリとの間の入出力を制御する入出力制御プログラム、システム制御部７のＣＰＵ８との通信用プログラム等が組み込まれている。また、書き換え可能領域には、画像処理演算等を実施するようにＣＰＵ１１を動作させる種々のプログラムが記憶される。
【００１７】
次に、画像表示装置を構成する各ユニットの機能について簡単に説明する。電源部１５は、システム制御部７に常時動作電圧ＰＷ１を印加するとともに、電圧制御部１６による制御に応じて、データ入力部２に動作電圧ＰＷ２を印加し、画像処理部１０に動作電圧ＰＷ３を印加し、画像表示部１３に動作電圧ＰＷ４を印加し、またスイッチ１７を介して動作電圧ＰＷ５を印加する。電源制御部１６は、システム制御部７から延びる信号線路Ｓ１を介して伝送される制御信号に基づいて、上述したように電源部１５を制御する。
【００１８】
システム制御部７は、操作部１４を介してユーザにより入力される各種コマンドや内部状態に応じて、信号線路Ｓ１を介して制御信号を電源制御部１６へ出力し、信号線路Ｓ２を介して制御信号をデータ入力部２へ出力し、信号線路Ｓ３を介して制御信号を画像処理部１０へ出力する。ここで、システム制御部７のＣＰＵ８とデータ入力部２のＣＰＵ５とは、それぞれメモリ９およびメモリ６の書き換え不可領域に記憶された通信用プログラムを用いて信号線路Ｓ２を介して双方向に通信を実施する。また、システム制御部７のＣＰＵ８と画像処理部１０のＣＰＵ１１とは、それぞれメモリ９およびメモリ１２の書き換え不可領域に記憶された通信用プログラムを用いて信号線路Ｓ３を介して双方向に通信を実施する。このような双方向の通信を実施することで、システム制御部７は、画像表示装置内の他のユニットの動作状態を監視する。
【００１９】
次に、メモリカードからのデータ読み出し動作について説明する。図２は、この発明の実施の形態１による画像表示装置が実施するメモリカードからのデータ読み出し方法を示すフローチャートである。データ入力部２内のＣＰＵ５は、入出力インタフェース部４にメモリカード３が取り付けられているか否かを判定する（ステップＳ１）。入出力インタフェース部４は、電気的接触を検知してメモリカード３が取り付けられていることを確認すると、信号線路Ｓ４を介して検出信号を出力する。ステップＳ１において、ＣＰＵ５へ検出信号が入力されない場合には、処理対象をステップＳ１へ移行する。すなわち、入出力インタフェース部４へのメモリカード３の取り付けが確認されるまで、ステップＳ１の動作を繰り返し実施する。
【００２０】
ステップＳ１において、信号線路Ｓ４を介して検出信号を入力してメモリカード３が取り付けられていると判定された場合には、信号線路Ｖ１を介して、メモリカード３からデータを読み出す（ステップＳ２）。次に、ＣＰＵ５は、読み出したデータ内のファイル情報を検索して、メモリカード３にバージョンアップ用のプログラムデータが記憶されているか否かを判定する（ステップＳ３）。バージョンアップ用のプログラムデータが記憶されていると判定されれば、バージョンアップ用プログラムに係る対象ＣＰＵを特定する情報（以下、適宜対象ＣＰＵ特定情報と称する）および当該プログラムのバージョンを特定する情報（以下、適宜バージョン特定情報と称する）を検出する（ステップＳ４）。
【００２１】
次に、ＣＰＵ５は、各ユニット内に設けられたそれぞれのＣＰＵの状態を監視しているシステム制御部７のＣＰＵ８と通信を実施して、対象ＣＰＵ特定情報およびバージョン特定情報を伝送する。ＣＰＵ８は、対象ＣＰＵ特定情報を基にして、バージョンアップ用プログラムに係る対象ＣＰＵが画像表示装置１内に存在するか否かを判定する（ステップＳ５）。対象ＣＰＵが存在すれば、ＣＰＵ８は、対象ＣＰＵに付設された不揮発性メモリに記憶されているプログラムのバージョンとバージョンアップ用プログラムのバージョンとを比較して、バージョンアップ用プログラムのバージョンが上位であるか否かを判定する（ステップＳ６）。
【００２２】
バージョンアップ用プログラムのバージョンが上位であると判定されると、ＣＰＵ８は、対象ＣＰＵに係る動作状態を確認する（ステップＳ７）。このステップＳ７における動作状態の確認については、例えば対象ＣＰＵに付設された不揮発性メモリに記憶されている更新対象のプログラムを実行して他の何らかの処理を実施しているか否かの確認、プログラムのバージョンアップを実施し得る環境設定が為されているか否かの確認等を行うものである。次に、ＣＰＵ８は、対象ＣＰＵの動作状態について得られた情報に基づいて、プログラムのバージョンアップが可能であるか否かを判定する（ステップＳ８）。バージョンアップが可能と判定された場合には、ＣＰＵ８は、ＣＰＵ５との間の通信並びに対象ＣＰＵとの間の通信を実施することで、データ入力部２から読み出したバージョンアップ用のプログラムデータを対象ＣＰＵが設けられたユニットに伝送する。対象ＣＰＵとして例えば画像処理部１０内のＣＰＵ１１が特定された場合には、ＣＰＵ１１は、付設された不揮発性メモリ１２の書き換え不可領域に記憶された通信用プログラムを用いてＣＰＵ８から伝送されるプログラムデータを取得するとともに当該プログラムデータを用いて不揮発性メモリ１２に記憶されるプログラムを書き換える（ステップＳ９）。
【００２３】
ステップＳ９の処理について、対象ＣＰＵがシステム制御部７のＣＰＵ８である場合には、付設されたメモリ９の書き換え不可領域に記憶された通信用プログラムを用いて、データ入力部２から読み出したバージョンアップ用のプログラムデータを取得するとともに当該プログラムデータを用いて付設された不揮発性メモリ９に記憶されるプログラムを書き換えることで、バージョンアップ処理を実施する。また、対象ＣＰＵがデータ入力部２のＣＰＵ５である場合には、上記ステップＳ５からステップＳ８の処理を、ＣＰＵ８に代行してＣＰＵ５が実行する構成としてもよい。なお、取得したプログラムデータを用いてプログラムの書き換え処理を実施するための書き換え用プログラムの記憶態様については、各ユニット内に設けられたＣＰＵに付設された不揮発性メモリの書き換え不可領域に記憶する構成としてもよく、また各ユニット内に設けられたＣＰＵに付設された不揮発性メモリの書き換え可能領域に記憶する構成としてもよく、さらにバージョンアップを実施する際に通信用プログラムを用いて伝送して各ＣＰＵの主メモリに記憶する構成としてもよい。
【００２４】
ステップＳ８において、バージョンアップが不可と判定された場合には、処理対象をステップＳ７に移行する。すなわち、逐次的に対象ＣＰＵの状態を確認してバージョンアップ可能となるまで待機する。なお、この再帰処理については、当該処理を開始してからの処理時間を計時して、処理時間が所定の閾値より大きくなれば、バージョンアップ不能と判断して、処理対象を後述するステップＳ１０に移行する構成を採ることが好適である。
【００２５】
ステップＳ３においてバージョンアップ用のプログラムデータが記憶されていないと判定された場合、ステップＳ５において画像表示装置１内に対象ＣＰＵが存在しないと判定された場合、ステップＳ６においてバージョンアップ用プログラムのバージョンが上位ではないと判定された場合、並びにステップＳ９の処理が終了した後には、データ入力部２のＣＰＵ５は、メモリカード３から読み出したファイル情報を検索して、メモリカード３に画像データが記憶されているか否かを判定する（ステップＳ１０）。画像データが記憶されていると判定された場合には、メモリカードから画像データを読み出して、当該画像データにより与えられる画像を表示し（ステップＳ１１）、処理を終了する。
【００２６】
この画像表示に係る動作について詳細に説明すると、ＣＰＵ５は、信号線路Ｖ１を介してメモリカード３から読み出した画像データに対して、伸長処理等の画像データ処理を適宜実施して、変換された画像データを信号線路Ｖ２を介して画像処理部１０へ出力する。画像処理部１０は、データ入力部２から入力する画像データを画像表示部１３において表示可能な画像データに変換して、表示用画像データを信号線路Ｖ３を介して画像表示部１３へ出力する。画像表示部１３は、画像表示部１２から信号線路Ｓ５を介して入力される制御信号に基づいて、画像処理部１２から入力される表示用画像データを用いて画像表示を実施する。なお、伸長処理等のデコードに係る画像演算処理については、データ入力部２または画像処理部１０のいずれで実施してもよい。また、メモリカード３からのデータの読み出しについて、この実施の形態においてはバージョンアップ用のプログラムデータを読み出した後に画像データを読み出す態様としたが、ユーザから付与されるコマンドや画像表示装置の内部状態に応じて、専らバージョンアップ用のプログラムデータのみを順次読み出す態様や、専ら画像データのみを順次読み出す態様等種々の態様を採ることが可能である。
【００２７】
次に、停電等に起因してプログラムの書き換えに失敗した場合の復帰処理について説明する。システム制御部７内に設けられたＣＰＵ８に付設される不揮発性メモリ９に記憶されるプログラムの書き換え処理を実施している間に停電が発生して電源部１５からの電源供給が途絶えたり、あるいは通信エラーが発生したりすること等に起因して、不揮発性メモリ９に記憶されるプログラムの書き換えに失敗すると、不揮発性メモリ９に記憶される制御プログラム等のプログラムデータが破壊されるために、ＣＰＵ９はブートプログラムの実行による立ち上げ処理を実施できるだけで、画像表示装置１全体が制御不能となり得る。電源部１５からシステム制御部７へは常時動作電圧を印加する構造となっているが、データ入力部２、画像処理部１０等の他のユニットへの動作電圧の供給は電源制御部１６により制御されるので、システム制御部７から電源制御部１６へ適切な制御信号が伝送されなくなると、データ入力部２、画像処理部１０等の各ユニットへの動作電圧の供給が必要な場合にも為されなくなる可能性がある。
【００２８】
停電等に起因してシステム障害が発生したものと判断される場合には、ユーザは、スイッチ１７を閉じて電源部１５から印加される動作電圧ＰＷ５を電源制御部１６に供給する。電源制御部１６は、動作電圧ＰＷ５が印加されると、電源部１５からデータ入力部２へ動作電圧ＰＷ２を印加するように制御信号を電源部１５へ出力する。これにより、スイッチ１７を閉じることで、データ入力部２へ強制的に動作電圧が印加される。
【００２９】
ＣＰＵ８に付設された不揮発性メモリ９に記憶されるプログラムの書き換え失敗に起因して制御不能となった画像表示装置１をシステム復帰するようにスイッチ１７を閉じることでデータ入力部２へ所定の動作電圧ＰＷ２が印加されるようになった場合、または画像表示装置１全体が制御不能となってもデータ入力部２への動作電圧ＰＷ２の供給が為されている場合のいずれについても、システム障害が発生した後にデータ入力部２へ動作電圧が印加されていることが検出されれば、画像表示装置１のシステムの復帰処理を実施する。図３は、この発明の実施の形態１によるシステム復帰方法を示すフローチャートである。データ入力部２のＣＰＵ５とシステム制御部７のＣＰＵ８とは、それぞれ付設された不揮発性メモリの書き換え不可領域に記憶された通信用プログラムを用いて双方向の通信が可能となるように通信チャネルを設定する（ステップＳ２１（第１のステップ））。次に、ＣＰＵ８は、付設された不揮発性メモリ９に記憶されるプログラムにデータ破壊等の異常が発生しているか否かを判定する（ステップＳ２２）。不揮発性メモリ９に記憶されるプログラムに異常が検出された場合には、ＣＰＵ５は、信号線路Ｓ４を介して伝送される検出信号の有無に基づきメモリカード３が取り付けられているか否かを判定する（ステップＳ２３）。検出信号を確認してメモリカード３が取り付けられていると判定されれば、ＣＰＵ５は、信号線路Ｖ１を介してメモリカード３からファイル情報を読み出す（ステップＳ２４）。次に、ＣＰＵ５は、読み出されたファイル情報を検索して対象ＣＰＵ特定情報を検出し、システム制御部７のＣＰＵ８を対象ＣＰＵとするバージョンアップ用のプログラムデータがメモリカード３に記憶されているか否かを判定する（ステップＳ２５）。ＣＰＵ８を対象ＣＰＵとするバージョンアップ用のプログラムデータが記憶されている場合には、当該プログラムのバージョンに関わらず、ＣＰＵ５は、ＣＰＵ８を対象ＣＰＵとするプログラムデータを読み出すとともに、当該プログラムデータをシステム制御部７へ送信する（ステップＳ２６（第２のステップ））。ＣＰＵ８は、データ入力部２から取得したプログラムデータを用いて不揮発性メモリ９に記憶されるプログラムを書き換える（ステップＳ２７（第３のステップ））。
【００３０】
次に、上記のシステム復帰処理を実施する際にＣＰＵ５およびＣＰＵ８がそれぞれ実行する処理を個別に説明する。図４は、システム復帰処理を実施する際にデータ入力部２内のＣＰＵ５が実行する処理を示すフローチャートである。停電等の検出に起因して割込みが発生し、データ入力部２への動作電圧の印加が検出されると、ＣＰＵ５は、付設された不揮発性メモリ６の書き換え不可領域に記憶された通信用プログラムを用いてシステム制御部７のＣＰＵ８との間における双方向の通信が可能となるように通信チャネルを設定する（ステップＳ３１（第１のステップ））。次に、ＣＰＵ５は、ＣＰＵ８からプログラム異常に係る検出通知を受けたか否かを判定する（ステップＳ３２（第２のステップ））。ＣＰＵ８からプログラム異常に係る検出通知を受けない場合には、処理対象をステップＳ３２へ移行する。すなわち、ＣＰＵ５は、ＣＰＵ８から伝送されるべきプログラム異常に係る検出通知を待機する。なお、この再帰処理については、当該処理を開始してからの処理時間を計時して、処理時間が所定の閾値より大きくなれば、ＣＰＵ８に付設された不揮発性メモリ９に記憶されたプログラムデータに異常なしと判定して処理を終了する構成とするのが好適である。
【００３１】
ステップＳ３２において、ＣＰＵ８からプログラム異常に係る検出通知を受信したと判定されれば、ＣＰＵ５は、信号線路Ｓ４を介して伝送される検出信号の有無に基づいて、メモリカード３が取り付けられているか否かを判定する（ステップＳ３３（第３のステップ））。検出信号を確認してメモリカード３が取り付けられていると判定されれば、ＣＰＵ５は、信号線路Ｖ１を介してメモリカード３からファイル情報を読み出す（ステップＳ３４）。次に、ＣＰＵ５は、読み出されたファイル情報を検索して対象ＣＰＵ特定情報を検出し、システム制御部７のＣＰＵ８を対象ＣＰＵとするバージョンアップ用のプログラムデータがメモリカード３に記憶されているか否かを判定する（ステップＳ３５（第４のステップ））。ＣＰＵ８を対象ＣＰＵとするバージョンアップ用のプログラムデータが記憶されている場合には、当該プログラムのバージョンに関わらず、ＣＰＵ５は、ＣＰＵ８を対象ＣＰＵとするプログラムデータを読み出すとともに、当該プログラムデータをシステム制御部７へ送信する（ステップＳ３６（第５のステップ））。ステップＳ３３においてメモリカードが取り付けられていないと判定された場合、ステップＳ３５においてＣＰＵ８を対象ＣＰＵとするバージョンアップ用のプログラムデータが記憶されてはいないと判定された場合、並びにステップＳ３６の処理が終了した後には、システム復帰に係る処理を終了する。
【００３２】
図５は、システム復帰処理を実施する際にシステム制御部７のＣＰＵ８が実行する処理を示すフローチャートである。停電等の検出に起因して割込みが発生すると、ＣＰＵ８は、付設されたメモリ９の書き換え不可領域に記憶された通信用プログラムを用いてデータ入力部２のＣＰＵ５との間における双方向の通信が可能となるように通信チャネルを設定する（ステップＳ４１）。次に、ＣＰＵ８は、付設された不揮発性メモリ９に記憶されたプログラムにデータ破壊等の異常が発生しているか否かを判定する（ステップＳ４２）。プログラムに異常が検出されれば、データ入力部２のＣＰＵ５へプログラム異常に係る検出通知を送信する（ステップＳ４３）。次に、ＣＰＵ８は、データ入力部２からプログラムデータを受信したか否かを判定する（ステップＳ４４）。データ入力部２からプログラムデータが伝送されない場合には、処理対象をステップＳ４４へ移行する。すなわち、ＣＰＵ８は、データ入力部２からプログラムデータが伝送されてくるのを待機する。なお、この再帰処理については、当該処理を開始してからの処理時間を計時して、処理時間が所定の閾値より大きくなれば、ＣＰＵ８を対象ＣＰＵとするプログラムが存在しないとみなして処理を終了する構成とするのが好適である。
【００３３】
ステップＳ４４において、データ入力部２からのプログラムデータを受信したと判定された場合には、ＣＰＵ８は、取得したプログラムデータを用いて不揮発性メモリ９に記憶されるプログラムを書き換える（ステップＳ４５）。ステップＳ４２においてプログラムに異常が検出されない場合、並びにステップＳ４５の処理が終了した後には、システム復帰に係る処理を終了する。
【００３４】
また、例えば画像処理部１０のＣＰＵ１１のように、システム制御部７のＣＰＵ８以外のＣＰＵについて、停電等に起因して当該ＣＰＵに付設された不揮発性メモリに記憶されるプログラムの書き換えを失敗した場合には、システム制御部７のＣＰＵ８は、書き換えに失敗したＣＰＵとの通信により、書き換えの失敗を検知して、データ入力部２のＣＰＵ５に対して書き換えに失敗したＣＰＵを対象ＣＰＵとするバージョンアップ用プログラムデータの送信を要求する。その後、図２において示されたバージョンアップ用プログラムデータの書き込み処理を実施することで、書き換えに失敗したＣＰＵに付設された不揮発性メモリにおけるプログラムの書き換えを実施する。
【００３５】
以上のように、この実施の形態１によれば、システム制御部７、データ入力部２、および例えば画像処理部１０のようなその他の１または複数のユニットが、それぞれ、ＣＰＵと、当該ＣＰＵが実行するプログラムが記憶された不揮発性メモリとを有して構成され、システム制御部７のＣＰＵ８に付設された不揮発性メモリ９の書き換え不可領域には少なくともデータ入力部２のＣＰＵ５と通信するための通信用プログラムが記憶され、データ入力部２および他のユニットのＣＰＵに付設されたメモリの書き換え不可領域には少なくともシステム制御部７のＣＰＵ８と通信するための通信用プログラムが記憶されるようにしたので、メモリカード３から読み込んだバージョンアップ用のプログラムデータをシステム制御部７のＣＰＵ８により中継することで各ユニットに転送するとともに各ユニットに付設された不揮発性メモリに書き込むことでプログラムの書き換えを実施することができ、プログラムデータを二重に記憶する必要等がなく、各ユニットに設けられた不揮発性メモリの記憶容量を低減することができるという構成を有する。また、各ユニットに設けられた不揮発性メモリの書き換え不可領域には、通信用プログラムや、主メモリとの間のデータ入出力制御用プログラム等の必要最小限のプログラムを記憶するのみで、他の制御プログラムは通信により取得して書き換える構成としているので、基本的なシステム制御機能を容易に変更することができるという効果を奏する。
【００３６】
また、システム制御部７に常時電圧を印加する電源部１５と、データ入力部２に強制的に動作電圧を供給する強制電圧供給手段とを有するように構成されているので、不揮発性メモリ９に記憶されるプログラムの書き換え中に発生した停電等に起因して不揮発性メモリ９に記憶されたプログラムデータが破壊されても、データ入力部２に動作電圧を印加することができるので、不揮発性メモリ９の書き換え不可領域に電源部１５を制御するプログラム等を記憶する必要がなく、不揮発性メモリ９の書き換え不可領域に記憶されるプログラムの構成をより簡略化することができるという効果を奏する。
【００３７】
また、停電等に起因するシステム障害から復帰する際に、システム制御部７のＣＰＵ８とデータ入力部２のＣＰＵ５との間の通信チャネルを設定するステップＳ２１と、データ入力部２に取り付けられたメモリカード３からＣＰＵ８を対象ＣＰＵとするプログラムデータを読み出して送信するステップＳ２６と、取得したプログラムデータを用いてＣＰＵ８に付設された不揮発性メモリ９に記憶されるプログラムを書き換えるステップＳ２７とを有するように構成したので、システム復帰に要する動作を簡易なものとすることで、ＣＰＵ５およびＣＰＵ８にそれぞれ付設された不揮発性メモリに記憶されるシステム復帰用プログラムの構成を簡略化して必要最小限のものとすることが可能となるから、不揮発性メモリの記憶容量を低減することができるとともに、基本的なシステム制御機能を容易に変更することができるという効果を奏する。
【００３８】
また、停電等に起因するシステム障害から復帰する際に、データ入力部２のＣＰＵ５により実行される復帰処理が、システム制御部７のＣＰＵ８との間に通信チャネルを設定するステップＳ３１と、ＣＰＵ８から伝送されるべきプログラム異常に係る検出通知を待機するステップＳ３２と、メモリカード３が取り付けられているか否かを判定するステップＳ３３と、メモリカード３にＣＰＵ８を対象ＣＰＵとするプログラムデータが記憶されているか否かを判定するステップＳ３５と、ＣＰＵ８を対象ＣＰＵとするプログラムデータを読み出してシステム制御部７に送信するステップＳ３６とを有するように構成したので、ＣＰＵ８はプログラム異常に係る検出通知を送信するとともに受信したプログラムデータを用いて付設されるメモリ９に記憶されるプログラムを書き換えるのみで復帰処理を実施することが可能となるから、システム制御部並びに装置全体について、システム復帰に要する動作を簡易なものとすることで、ＣＰＵ５およびＣＰＵ８にそれぞれ付設される不揮発性メモリに記憶されるシステム復帰用プログラムの全体構成を簡略化することができ、不揮発性メモリの記憶容量を低減するとともに、基本的なシステム制御機能を容易に変更することができるという効果を奏する。
【００３９】
なお、上記の実施の形態１により説明される画像表示装置、システム復帰方法等は、本願発明を限定するものではなく、例示することを意図して開示されているものである。本願発明の技術的範囲は特許請求の範囲の記載により定められるものであり、特許請求の範囲に記載された技術的範囲内において種々の設計的変更が可能である。例えば、上記実施の形態１においては、ブートプログラムや通信用プログラムをフラッシュメモリ等として与えられる不揮発性メモリの書き換え不可領域に記憶する構成を採っているが、これら書き換えが禁止されているプログラムを書き換え不能のＲＯＭ等の不揮発性メモリに記憶する構成を採ることも可能である。また、上記実施の形態においては、外部記憶媒体としてメモリカードを用いているが、フロッピー（登録商標）ディスク、ＣＤ−ＲＯＭ、光ディスク、光磁気ディスク等の他の外部記憶媒体を用いる構成とすることも勿論可能である。また、上記実施の形態１ではメモリカードからプログラムデータ以外に画像データを読み出す構成としているが、画像データに限らず映像データ等を読み出す構成としてもよい。さらに、上記のようなシステム制御方法を実現するためのプログラムの記憶態様については、内蔵のメモリに予め記憶するような態様に限られず、外部の記憶媒体に当該プログラムを記録しておいて、この記録媒体から内蔵のメモリにプログラムをインストールするような態様も考えられる。
【００４０】
【発明の効果】
以上のように、この発明によれば、システム制御部と、外部記憶媒体からデータを読み出すデータ入力部とを有して電子機器が構成され、システム制御部、データ入力部、および所定の機能を奏するように装置内に各々設けられた１または複数のユニットが、それぞれ、ＣＰＵと、該ＣＰＵが実行するプログラムが記憶される不揮発性記憶手段とを有して構成され、システム制御部のＣＰＵに付設された不揮発性記憶手段には少なくともデータ入力部のＣＰＵと通信するための通信用プログラムが書き換え不能または書き換え不可に記憶され、データ入力部およびその他のユニットのＣＰＵに付設された不揮発性記憶手段には少なくともシステム制御部のＣＰＵと通信するための通信用プログラムが書き換え不能または書き換え不可に記憶されるように構成したので、外部記憶媒体から読み出したバージョンアップ用のプログラムデータをシステム制御部内のＣＰＵにより中継することで各ユニットに伝送するとともに各ユニットのＣＰＵに付設された不揮発性記憶手段に書き込むことでプログラムの書き換えを実施することができ、プログラムデータを二重に記憶する必要等がなく、各ユニットに設けられた不揮発性記憶手段の記憶容量を低減することができるという効果を奏する。また、各ユニットに設けられた不揮発性記憶手段には、通信用プログラム等の必要最小限のプログラムを記憶するのみで、他の制御プログラムは通信により取得して書き換える構成としているので、基本的なシステム制御機能を容易に変更することができるという効果を奏する。
【００４１】
この発明によれば、システム制御部に常時電圧を印加する電源部と、データ入力部に強制的に動作電圧を供給する強制電圧供給手段とを有するように構成されているので、システム制御部のＣＰＵに付設された不揮発性記憶手段に記憶されるプログラムの書き換え中に発生した停電等に起因して当該不揮発性記憶手段に記憶されたプログラムデータが破壊されても、データ入力部に動作電圧を印加することができるので、当該不揮発性記憶手段に電源部を制御するプログラム等を記憶する必要がなく、当該不揮発性記憶手段に記憶されるプログラムの構成をより簡略化することができるという効果を奏する。
【００４２】
この発明によれば、停電等に起因するシステム障害から復帰する際に、システム制御部のＣＰＵとデータ入力部のＣＰＵとの間の通信チャネルを設定する第１のステップと、データ入力部に取り付けられた外部記憶媒体からシステム制御部のＣＰＵを対象ＣＰＵとするプログラムデータを読み出して送信する第２のステップと、取得したプログラムデータを用いてシステム制御部のＣＰＵに付設された不揮発性記憶手段に記憶されたプログラムを書き換える第３のステップとを有するように構成したので、システム復帰に要する動作を簡易なものとすることで、システム制御部のＣＰＵおよびデータ入力部のＣＰＵにそれぞれ付設される不揮発性記憶手段に記憶されるシステム復帰用プログラムの構成を簡略化して必要最小限のものとすることが可能となるから、不揮発性記憶手段の記憶容量を低減することができるとともに、基本的なシステム制御機能を容易に変更することができるという効果を奏する。
【００４３】
この発明によれば、停電等に起因するシステム障害から復帰する際に、データ入力部内のＣＰＵにより実行される復帰処理が、システム制御部のＣＰＵとの間に通信チャネルを設定する第１のステップと、システム制御部のＣＰＵからのプログラム異常に係る検出通知を待機する第２のステップと、外部記憶媒体が取り付けられているか否かを判定する第３のステップと、外部記憶媒体にシステム制御部のＣＰＵを対象ＣＰＵとするプログラムデータが記憶されているか否かを判定する第４のステップと、システム制御部のＣＰＵを対象ＣＰＵとするプログラムデータを読み出してシステム制御部に送信する第５のステップとを有するように構成したので、システム制御部のＣＰＵはプログラム異常に係る検出通知を送信するとともに受信したプログラムデータを用いて付設されるメモリ９に記憶されるプログラムを書き換えるのみで復帰処理を実施することが可能となるから、システム制御部並びに装置全体について、システム復帰に要する動作を簡易なものとすることで、システム制御部のＣＰＵおよびデータ入力部のＣＰＵにそれぞれ付設される不揮発性記憶手段に記憶されるシステム復帰用プログラムの全体構成を簡略化することが可能となるから、不揮発性記憶手段の記憶容量を低減することができるとともに、基本的なシステム制御機能を容易に変更することができるという効果を奏する。
【図面の簡単な説明】
【図１】この発明の実施の形態１による画像表示装置の構成を示すブロック図である。
【図２】この発明の実施の形態１によるメモリカードからのデータ読み出し方法を示すフローチャートである。
【図３】この発明の実施の形態１によるシステム復帰方法を示すフローチャートである。
【図４】この発明の実施の形態１においてシステム復帰処理を実施する際にデータ入力部のＣＰＵが実行する処理を示すフローチャートである。
【図５】この発明の実施の形態１においてシステム復帰処理を実施する際にシステム制御部のＣＰＵが実行する処理を示すフローチャートである。
【符号の説明】
１ 画像表示装置（電子機器）、２ データ入力部、３ メモリカード（外部記憶媒体）、４ データ入力インタフェース、５ ＣＰＵ、６ メモリ（不揮発性記憶手段）、７ システム制御部、８ ＣＰＵ、９ メモリ（不揮発性記憶手段）、１０ 画像処理部、１１ ＣＰＵ、１２ メモリ（不揮発性記憶手段）、１３ 画像表示部、１４ 操作部、１５ 電源部、１６ 電源制御部、１７ スイッチ
Claims (7)
- 装置全体の制御を実施するシステム制御部と、
外部記憶媒体を着脱可能に構成され、取り付けられた外部記憶媒体からデータを読み出すデータ入力部とを有し、
前記システム制御部、前記データ入力部、および所定の機能を奏するように装置内に各々設けられた１または複数のユニットが、それぞれ、ＣＰＵと、該ＣＰＵが実行するプログラムが記憶される不揮発性記憶手段とを有して構成され、
前記システム制御部のＣＰＵに付設された不揮発性記憶手段には、少なくとも前記データ入力部のＣＰＵと通信するための通信用プログラムが書き換え不能または書き換え不可に記憶され、
前記データ入力部および前記１または複数のユニットのＣＰＵにそれぞれ付設された不揮発性記憶手段には、少なくとも前記システム制御部のＣＰＵと通信するための通信用プログラムが書き換え不能または書き換え不可に記憶されていることを特徴とする電子機器。 - システム制御部に常時電圧を印加する電源部と、
データ入力部に強制的に動作電圧を印加する強制電圧供給手段とを有し、
該強制電圧供給手段により動作電圧が印加されると、前記データ入力部のＣＰＵは、該ＣＰＵに付設された不揮発性記憶手段に記憶された通信用プログラムを読み出すことを特徴とする請求項１記載の電子機器。 - 装置全体の制御を実施するシステム制御部と、
外部記憶媒体を着脱可能に構成され、取り付けられた外部記憶媒体からデータを読み出すデータ入力部と、
前記システム制御部に常時動作電圧を印加する電源部と、
前記データ入力部に強制的に動作電圧を印加する強制電圧供給手段とを有し、前記システム制御部および前記データ入力部が、それぞれ、ＣＰＵと、該ＣＰＵが実行するプログラムが記憶される不揮発性記憶手段とを有して構成され、
前記システム制御部のＣＰＵに付設された不揮発性記憶手段および前記データ入力部のＣＰＵに付設された不揮発性記憶手段には、それぞれ互いに通信するための通信用プログラムが書き換え不能または書き換え不可に記憶され、
前記強制電圧供給手段により動作電圧が印加されると、前記データ入力部のＣＰＵは、該ＣＰＵに付設された不揮発性記憶手段に記憶された通信用プログラムを読み出すことを特徴とする電子機器。 - 装置全体の制御を実施するシステム制御部と、
外部記憶媒体を着脱可能に構成され、取り付けられた外部記憶媒体からデータを読み出すデータ入力部とを有し、
前記システム制御部および前記データ入力部が、それぞれ、ＣＰＵと、該ＣＰＵが実行するプログラムが記憶される不揮発性記憶手段とを有して構成され、
前記システム制御部のＣＰＵに付設された不揮発性記憶手段および前記データ入力部のＣＰＵに付設された不揮発性記憶手段には、それぞれ互いに通信するための通信用プログラムが書き換え不能または書き換え不可に記憶されている電子機器に係るシステム復帰方法において、
前記システム制御部のＣＰＵと前記データ入力部のＣＰＵとの間の通信チャネルを設定する第１のステップと、
前記データ入力部に取り付けられた外部記憶媒体から前記システム制御部のＣＰＵを対象ＣＰＵとするプログラムデータを読み出して送信する第２のステップと、
取得したプログラムデータを用いて前記システム制御部のＣＰＵに付設された不揮発性記憶手段に記憶されるプログラムを書き換える第３のステップとを有することを特徴とするシステム復帰方法。 - 装置全体の制御を実施するシステム制御部と、
外部記憶媒体を着脱可能に構成され、取り付けられた外部記憶媒体からデータを読み出すデータ入力部とを有して構成される電子機器の前記データ入力部内のＣＰＵに付設される不揮発性記憶手段に記憶されるシステム復帰用プログラムにおいて、
前記システム制御部内のＣＰＵとの間に通信チャネルを設定する第１のステップと、
前記システム制御部のＣＰＵからのプログラム異常に係る検出通知を待機する第２のステップと、
外部記憶媒体が取り付けられているか否かを判定する第３のステップと、
外部記憶媒体に前記システム制御部のＣＰＵを対象ＣＰＵとするプログラムデータが記憶されているか否かを判定する第４のステップと、
前記システム制御部のＣＰＵを対象ＣＰＵとするプログラムデータを読み出して、前記システム制御部に送信する第５のステップとを有することを特徴とするプログラム。 - データ入力部に動作電圧が新たに印加されるか否かを判定するステップを有し、
動作電圧が新たに印加されたことが検出されれば、処理対象を第１のステップへ移行するように構成した請求項５記載のプログラム。 - 請求項５または請求項６に記載されたプログラムを記録したコンピュータ読み取り可能な記録媒体。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003009299A JP2004220474A (ja) | 2003-01-17 | 2003-01-17 | 電子機器、システム復帰方法、プログラムおよび記録媒体 |
| PCT/JP2003/016453 WO2004066151A1 (ja) | 2003-01-17 | 2003-12-22 | 電子機器、システム復帰方法、プログラムおよび記録媒体 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003009299A JP2004220474A (ja) | 2003-01-17 | 2003-01-17 | 電子機器、システム復帰方法、プログラムおよび記録媒体 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004220474A true JP2004220474A (ja) | 2004-08-05 |
Family
ID=32767216
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003009299A Pending JP2004220474A (ja) | 2003-01-17 | 2003-01-17 | 電子機器、システム復帰方法、プログラムおよび記録媒体 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP2004220474A (ja) |
| WO (1) | WO2004066151A1 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008009798A (ja) * | 2006-06-30 | 2008-01-17 | Matsushita Electric Ind Co Ltd | ソフトウェア修正装置 |
| JP2009249828A (ja) * | 2008-04-01 | 2009-10-29 | Hitachi Constr Mach Co Ltd | 多機能表示装置 |
| JP2012113464A (ja) * | 2010-11-24 | 2012-06-14 | Nidec Sankyo Corp | 電子機器装置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07127518A (ja) * | 1993-11-04 | 1995-05-16 | Kokusan Denki Co Ltd | 内燃機関用制御装置 |
| JPH07141191A (ja) * | 1993-11-15 | 1995-06-02 | Sony Corp | 電子装置 |
| JP2002132527A (ja) * | 2000-10-26 | 2002-05-10 | Fuji Heavy Ind Ltd | 車載用電子制御装置 |
| JP2002175194A (ja) * | 2000-12-07 | 2002-06-21 | Ricoh Co Ltd | プログラムダウンロードシステム、プログラムダウンロード装置、画像形成装置、プログラムダウンロード方法およびその方法をコンピュータに実行させるプログラムを記録したコンピュータ読み取り可能な記録媒体 |
| JP2002229798A (ja) * | 2001-02-06 | 2002-08-16 | Nec Corp | コンピュータシステムとそのバイオス管理方法、及びバイオス管理プログラム |
| JP2002297410A (ja) * | 2001-03-30 | 2002-10-11 | Minolta Co Ltd | データ通信プログラム、データ通信プログラムを記録したコンピュータ読み取り可能な記録媒体、データ通信装置およびデータ通信方法 |
-
2003
- 2003-01-17 JP JP2003009299A patent/JP2004220474A/ja active Pending
- 2003-12-22 WO PCT/JP2003/016453 patent/WO2004066151A1/ja active Application Filing
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008009798A (ja) * | 2006-06-30 | 2008-01-17 | Matsushita Electric Ind Co Ltd | ソフトウェア修正装置 |
| JP2009249828A (ja) * | 2008-04-01 | 2009-10-29 | Hitachi Constr Mach Co Ltd | 多機能表示装置 |
| KR101529322B1 (ko) * | 2008-04-01 | 2015-06-16 | 히다찌 겐끼 가부시키가이샤 | 다기능 표시 장치 |
| JP2012113464A (ja) * | 2010-11-24 | 2012-06-14 | Nidec Sankyo Corp | 電子機器装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2004066151A1 (ja) | 2004-08-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5431111B2 (ja) | 情報処理装置及びシステム設定方法 | |
| KR100415371B1 (ko) | 컴퓨터 | |
| CN102667716A (zh) | 使用固件更新应用程序更新部件的固件的方法及装置 | |
| US7222342B2 (en) | Execution on a machine, the start of an auxiliary downloader when storage of new software memory fails during execution of a first downloader | |
| CN115718610A (zh) | 一种可靠的单片机应用程序更新的方法 | |
| WO2015098811A1 (ja) | 電子機器 | |
| JP2004220474A (ja) | 電子機器、システム復帰方法、プログラムおよび記録媒体 | |
| JP5084853B2 (ja) | ファームウエア更新装置、通信装置、電子機器、ファームウエア更新システム、ファームウエア更新方法及びプログラム | |
| JPH10307726A (ja) | 起動エラー時におけるファームウェアリカバリ方式 | |
| JP4258579B2 (ja) | プログラム書き換え装置 | |
| JP2004192329A (ja) | プログラム書換え方法および端末装置 | |
| JP2000222200A (ja) | 電子機器 | |
| JP2010117944A (ja) | ソフトウェア更新システム、ソフトウェア更新方法、携帯電話端末及びプログラム | |
| JP2005128613A (ja) | 画像形成装置 | |
| JP2001344156A (ja) | フラッシュメモリを有する装置およびデータの書き換え方法 | |
| KR20060082225A (ko) | 이동통신 단말기에서 이중화된 메모리를 이용한 메모리불량 복구 방법 | |
| JPH1091539A (ja) | データ記憶装置 | |
| JP2011145810A (ja) | プログラムデータの書き換え方法及び機器制御システム | |
| JP5360311B2 (ja) | ディスクアレイ装置 | |
| KR102334678B1 (ko) | Hmi장치 | |
| JP2001051844A (ja) | コンピュータ周辺機器およびファームウェア更新方法 | |
| JP2009070303A (ja) | リセットベクタ消去時プログラム書換え方法 | |
| JP2005242930A (ja) | 情報処理装置、プログラム更新方法、プログラム更新プログラム、およびプログラム更新プログラムを記録したコンピュータ読み取り可能な記録媒体 | |
| JP2002259152A (ja) | フラッシュメモリ書換方法 | |
| JPH1083358A (ja) | プログラム書換方法およびプログラム書換機能付制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040420 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20040420 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050815 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051013 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20051102 |