JP2004207589A - 電子部品実装方法と基板及び回路基板 - Google Patents
電子部品実装方法と基板及び回路基板 Download PDFInfo
- Publication number
- JP2004207589A JP2004207589A JP2002376618A JP2002376618A JP2004207589A JP 2004207589 A JP2004207589 A JP 2004207589A JP 2002376618 A JP2002376618 A JP 2002376618A JP 2002376618 A JP2002376618 A JP 2002376618A JP 2004207589 A JP2004207589 A JP 2004207589A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- electronic component
- electrode
- protruding
- protruding electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
- H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
- H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
Landscapes
- Wire Bonding (AREA)
Abstract
【課題】基板の凹凸が大きい場合にも適正に接合することができる電子部品実装方法を提供する。
【解決手段】基板1の各電極パッド4上にスタッドバンプなどの突起電極7を形成する突起電極形成工程と、各突起電極7の端面9を一平面に成形するレベリング工程と、半導体チップなどの電子部品2の突起電極6と基板1の突起電極7が対向するようにセラミック基板1と電子部品2を位置決めする工程と、電子部品2の突起電極6と基板1の突起電極7を接合する電極接合工程とを有し、基板1に突起電極7を設けることで基板1の凹凸が大きい場合にも適正に接合できるようにした。
【選択図】 図1
【解決手段】基板1の各電極パッド4上にスタッドバンプなどの突起電極7を形成する突起電極形成工程と、各突起電極7の端面9を一平面に成形するレベリング工程と、半導体チップなどの電子部品2の突起電極6と基板1の突起電極7が対向するようにセラミック基板1と電子部品2を位置決めする工程と、電子部品2の突起電極6と基板1の突起電極7を接合する電極接合工程とを有し、基板1に突起電極7を設けることで基板1の凹凸が大きい場合にも適正に接合できるようにした。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
本発明は、半導体チップなどの突起電極を有する電子部品を基板に実装する電子部品実装方法とその基板及び実装した回路基板に関するものである。
【0002】
【従来の技術】
従来の半導体チップなどの突起電極を有する電子部品を基板に実装する実装方法として、電子部品の電極パッドにワイヤボンディング法などで突起電極を形成し、電子部品の突起電極に転写方式などによって接着剤を付与し、電子部品の突起電極を基板の電極パッドに固着させる方法が知られている(例えば、特許文献1参照。)。また、この特許文献1には、接着剤に代えて基板の電極パッド上に半田層を形成し、これを加熱溶融した状態で電子部品の突起電極を電極パッドに押し当てて固着する方法も開示されている。
【0003】
また、上記接着剤による接合に代えて、電子部品の突起電極を基板の電極パッドに超音波接合する方法も知られている(例えば、特許文献2参照。)。また、この特許文献2には、突起電極の配置を逆にして、基板の電極パッドに突起電極を形成し、電子部品の電極パッドに超音波接合する例も開示されている。
【0004】
【特許文献1】
特開平8−102468号公報
【0005】
【特許文献2】
特開平9−326420号公報
【0006】
【発明が解決しようとする課題】
ところで、半導体チップなどを実装する基板としてはセラミック基板が汎用されているが、セラミック基板は凹凸が生じ易く、例えば凹凸が60〜90μmに達するものが多く発生するため、上記のようにして突起電極と電極パッドを接合した場合には接合不良が発生する可能性があるという問題がある。また、セラミック基板に限らず、ガラス・エポキシ樹脂基板を用いる場合にも同様の問題は避けられない。
【0007】
すなわち、電子部品の突起電極の許容寸法誤差範囲に比べてかなり大きな凹凸が基板面に存在している状態で、図4(a)に示すように、実装ヘッド21で電子部品22を保持して基板23に対して位置決めし、電子部品22の突起電極24を基板23の電極パッド25に押し当てて実装ヘッド21に超音波振動26を印加して接合を行うと、図4(b)に示すように、一部の突起電極24Aは適正に電極パッド25に接合される一方で、他の一部の突起電極24Bが電極パッド25に確実に接合できていない状態になるという問題がある。
【0008】
このような接合不良品の発生を防止するため、従来はセラミック基板の表面粗さを検査して凹凸の少ないものを選別して使用する必要があり、そのためセラミック基板の歩留りが非常に悪くなって、生産性を低下させ、コストアップ要因となるという問題があった。
【0009】
本発明は、上記従来の問題点に鑑み、基板の凹凸が大きい場合にも適正に接合することができる電子部品実装方法と基板及び回路基板を提供することを目的とする。
【0010】
【課題を解決するための手段】
本発明の電子部品実装方法は、基板の各電極パッド上に突起電極を形成する突起電極形成工程と、各突起電極の端面を一平面に成形するレベリング工程と、電子部品の突起電極と基板の突起電極が対向するように基板と電子部品を位置決めする工程と、電子部品の突起電極と基板の突起電極を接合する電極接合工程とを有するものである。
【0011】
この構成によれば、基板の各電極パッド上に突起電極を形成してその端面を一平面にし、この基板の突起電極と電子部品の突起電極を接合することで、基板に凹凸が大きい場合でも適正に接合することができる。なお、この方法では基板に対して突起電極を形成する工程が付加されることになるが、突起電極は成熟した技術と装置によって効率的に形成することができるためコストアップ要因は小さく、基板の歩留り向上によるコスト低減効果の方が遙かに大きい。また、基板の突起電極には、ワイヤボンディング法により形成するスタッドバンプやメッキにより形成するメッキバンプ等を適用することができる。
【0012】
また、突起電極形成工程の前処理として、基板をプラズマクリーニング法にて洗浄すると、基板の製造工程で残った塩素や臭素などのハロゲンを確実に除去でき、形成した突起電極に対する悪影響を確実に防止することができる。
【0013】
また、レベリング工程時に、加圧力とともに、熱エネルギー若しくは超音波振動エネルギー又はそれらの両者を付与すると、各突起電極の端面を効率的に一平面に成形することができる。
【0014】
また、レベリング工程を、電子部品を保持して基板に実装する実装ヘッドにて行うと、基板の突起電極の端面と次に実装する電子部品の平行度が高精度に確保されるため、信頼性の高い接合を確保することができる。
【0015】
また、電極接合工程において、超音波振動エネルギーを付与すると、超音波振動エネルギーによって短時間で効率的に接合することができる。
【0016】
また、電極接合工程において、突起電極同士を加圧するとともに加熱すると、接合部に十分なエネルギーを付与することができて、信頼性の高い接合を実現することができ、特に上記超音波振動エネルギーの付与と組み合わせると大きな効果を発揮する。
【0017】
また、電極接合工程において、基板と電子部品の間に接着剤又は封止剤を充填した状態で接合すると、電子部品を接着剤で接合固定したり、接合部の封止工程までを一工程で行うことができる。
【0018】
また、本発明の基板は、電極パッド上に突起電極が設けられ、かつその突起電極の端面が平面に成形されているものであり、この基板を用いることで、上記電子部品実装方法を適用してその効果を奏することができる。
【0019】
また、本発明の回路基板は、複数の電極パッド上に各々突起電極を有しかつその突起電極の端面が一平面に成形された基板と、複数の突起電極を有する電子部品とを備え、電子部品の突起電極と基板の突起電極が接合されているものであり、上記のように基板の凹凸が大きくても基板の回路パターンと電子部品とが確実に接合されていて信頼性の高い回路基板が実現され、また半導体チップなどの電子部品と基板の回路パターンとの間に突起電極同士を接合している空間が形成されるため、両者間に例えば30μm以上の比較的大きな間隔を保持させることも可能であり、電子部品が10GHzのような高い周波数で作動する場合にも、回路パターンとの間で悪影響を受けるのを防止できるという効果も得ることができる。
【0020】
【発明の実施の形態】
以下、本発明の電子部品実装方法の一実施形態について、図1〜図3を参照して説明する。
【0021】
本実施形態では、図1に示すように、セラミック基板1に電子部品としての半導体チップ2を実装して回路基板3を構成している。
【0022】
セラミック基板1は、図2(a)に示すように、電極パッド4を形成した表面に比較的大きな凹凸5を有している。その表面粗さdは、例えば60〜90μm程度であり、そのままの状態で半導体チップ2を実装し、その突起電極6を電極パッド4に接合した場合には、図4(b)に示すような接合欠陥を生じる恐れがある。
【0023】
そこで、セラミック基板1の表面にプラズマクリーニングを行って洗浄した後、図2(b)に示すように、セラミック基板1の各電極パッド4上にワイヤボンディング法にて突起電極としてのスタッドバンプ7を形成している。さらに、図2(c)に示すように、セラミック基板1にレベリングヘッド8を押し付けてスタッドバンプ7の先端部を加圧することでレベリングを行っている。このレベリング工程によって、スタッドバンプ7のバルブ部7aから30〜40μm突出している突部7bが破線で示すようにバルブ部7a内に没入するとともに、バルブ部7aが加圧変形されてスタッドバンプ7の端面9が一平面に成形される。好適には、このレベリング工程に際して加圧力とともに熱エネルギー若しくは超音波振動エネルギー又はこれらの両者が付与される。
【0024】
その後、図3に示すように、このセラミック基板1を支持テーブル10上に設置し、半導体チップ2を実装ヘッド11にて保持し、支持テーブル10と実装ヘッド11を相対移動させることで、セラミック基板1のスタッドバンプ7と半導体チップ2の突起電極6を対向させ、実装ヘッド11にて半導体チップ2をセラミック基板1に向けて加圧するとともに、実装ヘッド11に超音波振動を付与することで、図1に示すように、セラミック基板1のスタッドバンプ7の端面9に半導体チップ2の突起電極6が超音波接合され、半導体チップ2がセラミック基板1に実装される。この超音波振動エネルギーによる接合時に、さらに加熱手段を備えた実装ヘッド11を用いることで熱エネルギーを付与するのが好適である。
【0025】
このようにして製造された回路基板3においては、セラミック基板1の回路パターンと半導体チップ2との間に、スタッドバンプ7と突起電極6を接合している空間12が形成されるため比較的大きな間隔Dが保持される。この間隔Dとして、例えば30μm程度以上の間隔を確保することは容易であり、それにより半導体チップ2が10GHzのような高い周波数で作動する場合にも、回路パターンとの間で悪影響を受けるのを防止でき、出力周波数の高い半導体チップ2を有する回路基板3として大きな効果が得られる。
【0026】
以上のように、本実施形態によれば、セラミック基板1の各電極パッド4上にスタッドバンプ7を形成してその端面9を一平面にし、このスタッドバンプ7の端面9に半導体チップ2の突起電極6を接合しているので、セラミック基板1の表面に大きな凹凸5が存在する場合でも、セラミック基板1のスタッドバンプ7と半導体チップ2の突起電極6とが確実に接合され、信頼性の高い回路基板3が実現される。
【0027】
また、そのスタッドバンプ7の形成は成熟した技術であり、既に汎用されている装置によって効率的に形成することができるためコストアップ要因は小さく、そのためセラミック基板1の歩留り向上によるコスト低減効果の方が遙かに大きい。
【0028】
また、スタッドバンプ7の形成工程に先立ってセラミック基板1をプラズマクリーニングしているので、セラミック基板1の製造工程で残った塩素や臭素などのハロゲンを確実に除去でき、スタッドバンプ7に対する悪影響を確実に防止することができる。また、スタッドバンプ7のレベリング工程時に、加圧力とともに、熱エネルギー若しくは超音波振動エネルギー又はそれらの両者を付与すると、各スタッドバンプ7の端面9を効率的に一平面に成形することができる。
【0029】
また、半導体チップ2の突起電極6とセラミック基板1のスタッドバンプ7の端面9の接合に際して超音波接合を適用しているので、短時間で効率的に接合することができ、さらに加熱して熱エネルギーを付与すると、大きな接合エネルギーを投入できることで、一層短時間に効率的に信頼性の高い接合状態を確保することができる。
【0030】
さらに、セラミック基板1と電子部品2の対向面の何れか一方又は両方に予め封止剤13を付与した状態で上記のように加熱を伴う実装を行うと、図1に仮想線で示すように、セラミック基板1と電子部品2の間に封止剤13が充填され、セラミック基板1のバンプ電極7と半導体チップ2の突起電極6の接合と同時に封止剤13が加熱硬化され、半導体チップ2の接合部分の封止も同時に行うことができる。
【0031】
なお、上記実施形態の説明では、セラミック基板1のスタッドバンプ7をレベリングヘッド8にてレベリングした例を示したが、半導体チップ2を実装する実装ヘッド11にてその実装工程に先立ってレベリングを行っても良く、そうするとスタッドバンプ7の端面9と、実装する半導体チップ2の平行度が高精度に確保されるため、信頼性の高い接合を確保することができる。
【0032】
また、セラミック基板1の電極パッド4上に設ける突起電極として、ワイヤボンディング法により形成されたスタッドバンプ7の例を示したが、メッキバンプを形成しても同様の作用効果を得ることができる。
【0033】
また、上記実施形態の説明では、半導体チップ2の突起電極6とセラミック基板1のスタッドバンプ7を超音波接合する例を示したが、突起電極6に接着剤を転写等にて付与し、加圧加熱による溶融拡散と接着剤による固着にて接合しても良い。また、セラミック基板1と半導体チップ2の間に異方導電性のペーストやシートを介装した状態で半導体チップ2をセラミック基板1に加圧して加熱硬化することでスタッドバンプ7と突起電極6を異方導電性のペーストやシートを介して電気的に接続した状態で固着して接合しても良い。また、非導電性のペーストやシートを介装した状態で半導体チップ2をセラミック基板1に加圧して加熱硬化することでスタッドバンプ7と突起電極6を接触接続した状態で固着して接合してもよい。
【0034】
また、セラミック基板1に半導体チップ2を実装する例についてのみ説明したが、本発明はガラス・エポキシ樹脂基板等の各種基板に、突起電極を有する各種電子部品を実装する場合にも同様に適用できるとともに同様の効果が得られることは明らかである。
【0035】
【発明の効果】
本発明の電子部品実装方法と基板及び回路基板によれば、基板の各電極パッド上に突起電極を形成してその端面を一平面にし、この基板の突起電極と電子部品の突起電極を接合しているので、基板に大きな凹凸が存在している場合でも基板の回路に適正に電子部品を接合することができ、基板の歩留りを向上して低コスト化を図りながら信頼性の高い回路基板を得ることができきる。
【図面の簡単な説明】
【図1】本発明の電子部品実装方法にて製造した回路基板の断面図である。
【図2】同実施形態の電子部品実装方法における基板に対する突起電極の形成工程を示す断面図である。
【図3】同実施形態の電子部品実装方法における電子部品実装工程の断面図である。
【図4】従来例の電子部品実装方法における実装工程を示す断面図である。
【符号の説明】
1 セラミック基板(基板)
2 半導体チップ(電子部品)
3 回路基板
4 電極パッド
6 突起電極
7 スタッドバンプ(突起電極)
8 レベリングヘッド
9 端面
11 実装ヘッド
13 封止剤
【発明の属する技術分野】
本発明は、半導体チップなどの突起電極を有する電子部品を基板に実装する電子部品実装方法とその基板及び実装した回路基板に関するものである。
【0002】
【従来の技術】
従来の半導体チップなどの突起電極を有する電子部品を基板に実装する実装方法として、電子部品の電極パッドにワイヤボンディング法などで突起電極を形成し、電子部品の突起電極に転写方式などによって接着剤を付与し、電子部品の突起電極を基板の電極パッドに固着させる方法が知られている(例えば、特許文献1参照。)。また、この特許文献1には、接着剤に代えて基板の電極パッド上に半田層を形成し、これを加熱溶融した状態で電子部品の突起電極を電極パッドに押し当てて固着する方法も開示されている。
【0003】
また、上記接着剤による接合に代えて、電子部品の突起電極を基板の電極パッドに超音波接合する方法も知られている(例えば、特許文献2参照。)。また、この特許文献2には、突起電極の配置を逆にして、基板の電極パッドに突起電極を形成し、電子部品の電極パッドに超音波接合する例も開示されている。
【0004】
【特許文献1】
特開平8−102468号公報
【0005】
【特許文献2】
特開平9−326420号公報
【0006】
【発明が解決しようとする課題】
ところで、半導体チップなどを実装する基板としてはセラミック基板が汎用されているが、セラミック基板は凹凸が生じ易く、例えば凹凸が60〜90μmに達するものが多く発生するため、上記のようにして突起電極と電極パッドを接合した場合には接合不良が発生する可能性があるという問題がある。また、セラミック基板に限らず、ガラス・エポキシ樹脂基板を用いる場合にも同様の問題は避けられない。
【0007】
すなわち、電子部品の突起電極の許容寸法誤差範囲に比べてかなり大きな凹凸が基板面に存在している状態で、図4(a)に示すように、実装ヘッド21で電子部品22を保持して基板23に対して位置決めし、電子部品22の突起電極24を基板23の電極パッド25に押し当てて実装ヘッド21に超音波振動26を印加して接合を行うと、図4(b)に示すように、一部の突起電極24Aは適正に電極パッド25に接合される一方で、他の一部の突起電極24Bが電極パッド25に確実に接合できていない状態になるという問題がある。
【0008】
このような接合不良品の発生を防止するため、従来はセラミック基板の表面粗さを検査して凹凸の少ないものを選別して使用する必要があり、そのためセラミック基板の歩留りが非常に悪くなって、生産性を低下させ、コストアップ要因となるという問題があった。
【0009】
本発明は、上記従来の問題点に鑑み、基板の凹凸が大きい場合にも適正に接合することができる電子部品実装方法と基板及び回路基板を提供することを目的とする。
【0010】
【課題を解決するための手段】
本発明の電子部品実装方法は、基板の各電極パッド上に突起電極を形成する突起電極形成工程と、各突起電極の端面を一平面に成形するレベリング工程と、電子部品の突起電極と基板の突起電極が対向するように基板と電子部品を位置決めする工程と、電子部品の突起電極と基板の突起電極を接合する電極接合工程とを有するものである。
【0011】
この構成によれば、基板の各電極パッド上に突起電極を形成してその端面を一平面にし、この基板の突起電極と電子部品の突起電極を接合することで、基板に凹凸が大きい場合でも適正に接合することができる。なお、この方法では基板に対して突起電極を形成する工程が付加されることになるが、突起電極は成熟した技術と装置によって効率的に形成することができるためコストアップ要因は小さく、基板の歩留り向上によるコスト低減効果の方が遙かに大きい。また、基板の突起電極には、ワイヤボンディング法により形成するスタッドバンプやメッキにより形成するメッキバンプ等を適用することができる。
【0012】
また、突起電極形成工程の前処理として、基板をプラズマクリーニング法にて洗浄すると、基板の製造工程で残った塩素や臭素などのハロゲンを確実に除去でき、形成した突起電極に対する悪影響を確実に防止することができる。
【0013】
また、レベリング工程時に、加圧力とともに、熱エネルギー若しくは超音波振動エネルギー又はそれらの両者を付与すると、各突起電極の端面を効率的に一平面に成形することができる。
【0014】
また、レベリング工程を、電子部品を保持して基板に実装する実装ヘッドにて行うと、基板の突起電極の端面と次に実装する電子部品の平行度が高精度に確保されるため、信頼性の高い接合を確保することができる。
【0015】
また、電極接合工程において、超音波振動エネルギーを付与すると、超音波振動エネルギーによって短時間で効率的に接合することができる。
【0016】
また、電極接合工程において、突起電極同士を加圧するとともに加熱すると、接合部に十分なエネルギーを付与することができて、信頼性の高い接合を実現することができ、特に上記超音波振動エネルギーの付与と組み合わせると大きな効果を発揮する。
【0017】
また、電極接合工程において、基板と電子部品の間に接着剤又は封止剤を充填した状態で接合すると、電子部品を接着剤で接合固定したり、接合部の封止工程までを一工程で行うことができる。
【0018】
また、本発明の基板は、電極パッド上に突起電極が設けられ、かつその突起電極の端面が平面に成形されているものであり、この基板を用いることで、上記電子部品実装方法を適用してその効果を奏することができる。
【0019】
また、本発明の回路基板は、複数の電極パッド上に各々突起電極を有しかつその突起電極の端面が一平面に成形された基板と、複数の突起電極を有する電子部品とを備え、電子部品の突起電極と基板の突起電極が接合されているものであり、上記のように基板の凹凸が大きくても基板の回路パターンと電子部品とが確実に接合されていて信頼性の高い回路基板が実現され、また半導体チップなどの電子部品と基板の回路パターンとの間に突起電極同士を接合している空間が形成されるため、両者間に例えば30μm以上の比較的大きな間隔を保持させることも可能であり、電子部品が10GHzのような高い周波数で作動する場合にも、回路パターンとの間で悪影響を受けるのを防止できるという効果も得ることができる。
【0020】
【発明の実施の形態】
以下、本発明の電子部品実装方法の一実施形態について、図1〜図3を参照して説明する。
【0021】
本実施形態では、図1に示すように、セラミック基板1に電子部品としての半導体チップ2を実装して回路基板3を構成している。
【0022】
セラミック基板1は、図2(a)に示すように、電極パッド4を形成した表面に比較的大きな凹凸5を有している。その表面粗さdは、例えば60〜90μm程度であり、そのままの状態で半導体チップ2を実装し、その突起電極6を電極パッド4に接合した場合には、図4(b)に示すような接合欠陥を生じる恐れがある。
【0023】
そこで、セラミック基板1の表面にプラズマクリーニングを行って洗浄した後、図2(b)に示すように、セラミック基板1の各電極パッド4上にワイヤボンディング法にて突起電極としてのスタッドバンプ7を形成している。さらに、図2(c)に示すように、セラミック基板1にレベリングヘッド8を押し付けてスタッドバンプ7の先端部を加圧することでレベリングを行っている。このレベリング工程によって、スタッドバンプ7のバルブ部7aから30〜40μm突出している突部7bが破線で示すようにバルブ部7a内に没入するとともに、バルブ部7aが加圧変形されてスタッドバンプ7の端面9が一平面に成形される。好適には、このレベリング工程に際して加圧力とともに熱エネルギー若しくは超音波振動エネルギー又はこれらの両者が付与される。
【0024】
その後、図3に示すように、このセラミック基板1を支持テーブル10上に設置し、半導体チップ2を実装ヘッド11にて保持し、支持テーブル10と実装ヘッド11を相対移動させることで、セラミック基板1のスタッドバンプ7と半導体チップ2の突起電極6を対向させ、実装ヘッド11にて半導体チップ2をセラミック基板1に向けて加圧するとともに、実装ヘッド11に超音波振動を付与することで、図1に示すように、セラミック基板1のスタッドバンプ7の端面9に半導体チップ2の突起電極6が超音波接合され、半導体チップ2がセラミック基板1に実装される。この超音波振動エネルギーによる接合時に、さらに加熱手段を備えた実装ヘッド11を用いることで熱エネルギーを付与するのが好適である。
【0025】
このようにして製造された回路基板3においては、セラミック基板1の回路パターンと半導体チップ2との間に、スタッドバンプ7と突起電極6を接合している空間12が形成されるため比較的大きな間隔Dが保持される。この間隔Dとして、例えば30μm程度以上の間隔を確保することは容易であり、それにより半導体チップ2が10GHzのような高い周波数で作動する場合にも、回路パターンとの間で悪影響を受けるのを防止でき、出力周波数の高い半導体チップ2を有する回路基板3として大きな効果が得られる。
【0026】
以上のように、本実施形態によれば、セラミック基板1の各電極パッド4上にスタッドバンプ7を形成してその端面9を一平面にし、このスタッドバンプ7の端面9に半導体チップ2の突起電極6を接合しているので、セラミック基板1の表面に大きな凹凸5が存在する場合でも、セラミック基板1のスタッドバンプ7と半導体チップ2の突起電極6とが確実に接合され、信頼性の高い回路基板3が実現される。
【0027】
また、そのスタッドバンプ7の形成は成熟した技術であり、既に汎用されている装置によって効率的に形成することができるためコストアップ要因は小さく、そのためセラミック基板1の歩留り向上によるコスト低減効果の方が遙かに大きい。
【0028】
また、スタッドバンプ7の形成工程に先立ってセラミック基板1をプラズマクリーニングしているので、セラミック基板1の製造工程で残った塩素や臭素などのハロゲンを確実に除去でき、スタッドバンプ7に対する悪影響を確実に防止することができる。また、スタッドバンプ7のレベリング工程時に、加圧力とともに、熱エネルギー若しくは超音波振動エネルギー又はそれらの両者を付与すると、各スタッドバンプ7の端面9を効率的に一平面に成形することができる。
【0029】
また、半導体チップ2の突起電極6とセラミック基板1のスタッドバンプ7の端面9の接合に際して超音波接合を適用しているので、短時間で効率的に接合することができ、さらに加熱して熱エネルギーを付与すると、大きな接合エネルギーを投入できることで、一層短時間に効率的に信頼性の高い接合状態を確保することができる。
【0030】
さらに、セラミック基板1と電子部品2の対向面の何れか一方又は両方に予め封止剤13を付与した状態で上記のように加熱を伴う実装を行うと、図1に仮想線で示すように、セラミック基板1と電子部品2の間に封止剤13が充填され、セラミック基板1のバンプ電極7と半導体チップ2の突起電極6の接合と同時に封止剤13が加熱硬化され、半導体チップ2の接合部分の封止も同時に行うことができる。
【0031】
なお、上記実施形態の説明では、セラミック基板1のスタッドバンプ7をレベリングヘッド8にてレベリングした例を示したが、半導体チップ2を実装する実装ヘッド11にてその実装工程に先立ってレベリングを行っても良く、そうするとスタッドバンプ7の端面9と、実装する半導体チップ2の平行度が高精度に確保されるため、信頼性の高い接合を確保することができる。
【0032】
また、セラミック基板1の電極パッド4上に設ける突起電極として、ワイヤボンディング法により形成されたスタッドバンプ7の例を示したが、メッキバンプを形成しても同様の作用効果を得ることができる。
【0033】
また、上記実施形態の説明では、半導体チップ2の突起電極6とセラミック基板1のスタッドバンプ7を超音波接合する例を示したが、突起電極6に接着剤を転写等にて付与し、加圧加熱による溶融拡散と接着剤による固着にて接合しても良い。また、セラミック基板1と半導体チップ2の間に異方導電性のペーストやシートを介装した状態で半導体チップ2をセラミック基板1に加圧して加熱硬化することでスタッドバンプ7と突起電極6を異方導電性のペーストやシートを介して電気的に接続した状態で固着して接合しても良い。また、非導電性のペーストやシートを介装した状態で半導体チップ2をセラミック基板1に加圧して加熱硬化することでスタッドバンプ7と突起電極6を接触接続した状態で固着して接合してもよい。
【0034】
また、セラミック基板1に半導体チップ2を実装する例についてのみ説明したが、本発明はガラス・エポキシ樹脂基板等の各種基板に、突起電極を有する各種電子部品を実装する場合にも同様に適用できるとともに同様の効果が得られることは明らかである。
【0035】
【発明の効果】
本発明の電子部品実装方法と基板及び回路基板によれば、基板の各電極パッド上に突起電極を形成してその端面を一平面にし、この基板の突起電極と電子部品の突起電極を接合しているので、基板に大きな凹凸が存在している場合でも基板の回路に適正に電子部品を接合することができ、基板の歩留りを向上して低コスト化を図りながら信頼性の高い回路基板を得ることができきる。
【図面の簡単な説明】
【図1】本発明の電子部品実装方法にて製造した回路基板の断面図である。
【図2】同実施形態の電子部品実装方法における基板に対する突起電極の形成工程を示す断面図である。
【図3】同実施形態の電子部品実装方法における電子部品実装工程の断面図である。
【図4】従来例の電子部品実装方法における実装工程を示す断面図である。
【符号の説明】
1 セラミック基板(基板)
2 半導体チップ(電子部品)
3 回路基板
4 電極パッド
6 突起電極
7 スタッドバンプ(突起電極)
8 レベリングヘッド
9 端面
11 実装ヘッド
13 封止剤
Claims (9)
- 基板の各電極パッド上に突起電極を形成する突起電極形成工程と、各突起電極の端面を一平面に成形するレベリング工程と、電子部品の突起電極と基板の突起電極が対向するように基板と電子部品を位置決めする工程と、電子部品の突起電極と基板の突起電極を接合する電極接合工程とを有することを特徴とする電子部品実装方法。
- 突起電極形成工程の前処理として、基板をプラズマクリーニング法にて洗浄することを特徴とする請求項1記載の電子部品実装方法。
- レベリング工程時に、加圧力とともに、熱エネルギー若しくは超音波振動エネルギー又はこれらの両者を付与することを特徴とする請求項1又は2記載の電子部品実装方法。
- レベリング工程を、電子部品を保持して基板に実装する実装ヘッドにて行うことを特徴とする請求項1〜3の何れかに記載の電子部品実装方法。
- 電極接合工程において、超音波振動エネルギーを付与することを特徴とする請求項1〜4の何れかに記載の電子部品実装方法。
- 電極接合工程において、突起電極同士を加圧するとともに加熱することを特徴とする請求項1〜5の何れかに記載の電子部品実装方法。
- 電極接合工程において、基板と電子部品の間に接着剤又は封止剤を充填した状態で接合することを特徴とする請求項1〜6の何れかに記載の電子部品実装方法。
- 電極パッド上に突起電極が設けられ、かつその突起電極の端面が平面に成形されていることを特徴とする基板。
- 複数の電極パッド上に各々突起電極を有しかつその突起電極の端面が一平面に成形された基板と、複数の突起電極を有する電子部品とを備え、電子部品の突起電極と基板の突起電極が接合されていることを特徴とする回路基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002376618A JP2004207589A (ja) | 2002-12-26 | 2002-12-26 | 電子部品実装方法と基板及び回路基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002376618A JP2004207589A (ja) | 2002-12-26 | 2002-12-26 | 電子部品実装方法と基板及び回路基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004207589A true JP2004207589A (ja) | 2004-07-22 |
Family
ID=32814032
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002376618A Pending JP2004207589A (ja) | 2002-12-26 | 2002-12-26 | 電子部品実装方法と基板及び回路基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004207589A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104157617A (zh) * | 2014-07-29 | 2014-11-19 | 华为技术有限公司 | 芯片集成模块、芯片封装结构及芯片集成方法 |
-
2002
- 2002-12-26 JP JP2002376618A patent/JP2004207589A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104157617A (zh) * | 2014-07-29 | 2014-11-19 | 华为技术有限公司 | 芯片集成模块、芯片封装结构及芯片集成方法 |
US11462520B2 (en) | 2014-07-29 | 2022-10-04 | Huawei Technologies Co., Ltd. | Chip integration module, chip package structure, and chip integration method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6137183A (en) | Flip chip mounting method and semiconductor apparatus manufactured by the method | |
JP3880775B2 (ja) | 回路基板への電子部品の実装方法 | |
JPH11145336A (ja) | バンプ付電子部品の実装構造および実装方法 | |
JPH1126922A (ja) | チップ実装方法 | |
JP2000286302A (ja) | 半導体チップ組立方法及び組立装置 | |
KR100989375B1 (ko) | 칩 수용홈이 형성된 초음파 접합장치 | |
JP2004207589A (ja) | 電子部品実装方法と基板及び回路基板 | |
JPH10173007A (ja) | ベアチップ搭載装置 | |
JP3974834B2 (ja) | 電子部品の装着方法 | |
JP3947502B2 (ja) | 異方導電性フィルムからなる封止部材の製造方法 | |
JP2003179101A (ja) | 接合装置、半導体装置の製造方法および接合方法 | |
JP3558498B2 (ja) | 半導体装置の製造方法 | |
JP2002289644A (ja) | 半導体素子の接合方法及び接合装置 | |
JP2005072098A (ja) | 半導体装置 | |
KR20060017213A (ko) | 언더필 수지와 초음파를 이용한 칩 범프 및 기판 패드의접합방법 | |
JP2812304B2 (ja) | フリップチップ型半導体装置のリペア方法 | |
JP2001185580A (ja) | 回路基板への電子部品の実装方法 | |
JP2002353601A (ja) | 電子部品実装体および電子部品実装方法 | |
JPH11135561A (ja) | 異方性導電接着フィルム、その製造方法、フリップチップ実装方法、およびフリップチップ実装基板 | |
JPH08139138A (ja) | 電子部品の接続方法 | |
JP2002217350A (ja) | モジュール部品の製造方法 | |
JP2000286301A (ja) | 半導体チップ組立方法及び組立装置 | |
JP2001351948A (ja) | 半導体チップ実装回路基板及び回路基板への半導体チップの実装方法 | |
JP2002299374A (ja) | 半導体装置及びその製造方法 | |
JP3915325B2 (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20051129 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A977 | Report on retrieval |
Effective date: 20070720 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070724 |
|
A02 | Decision of refusal |
Effective date: 20071120 Free format text: JAPANESE INTERMEDIATE CODE: A02 |