JP2004186999A - 差動電流出力型ディジタル／アナログ変換回路及び差動電流出力型ディジタル／アナログ変換装置 - Google Patents
差動電流出力型ディジタル／アナログ変換回路及び差動電流出力型ディジタル／アナログ変換装置 Download PDFInfo
- Publication number
- JP2004186999A JP2004186999A JP2002351601A JP2002351601A JP2004186999A JP 2004186999 A JP2004186999 A JP 2004186999A JP 2002351601 A JP2002351601 A JP 2002351601A JP 2002351601 A JP2002351601 A JP 2002351601A JP 2004186999 A JP2004186999 A JP 2004186999A
- Authority
- JP
- Japan
- Prior art keywords
- output
- analog
- constant current
- control signal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
【課題】複数種類のダイナミックレンジのアナログ信号出力を得ることがでる差動電流出力型ディジタル／アナログ変換回路を提供すること。
【解決手段】本発明では、定電流発生部（３ａ，３ｂ）とバイアス電圧調整部（４）と差動電流出力部（５）とを直列接続したアナログ出力回路（１）を複数個有する差動電流出力型ディジタル／アナログ変換回路において、各アナログ出力回路（１）に複数個の定電流発生部（３ａ，３ｂ）を設けるとともに、各定電流発生部（３ａ，３ｂ）に制御回路（２）を接続し、同制御回路（２）によって複数個の定電流発生部（３ａ，３ｂ）を同時又は選択的に使用するように制御することにした。
【選択図】 図１
【解決手段】本発明では、定電流発生部（３ａ，３ｂ）とバイアス電圧調整部（４）と差動電流出力部（５）とを直列接続したアナログ出力回路（１）を複数個有する差動電流出力型ディジタル／アナログ変換回路において、各アナログ出力回路（１）に複数個の定電流発生部（３ａ，３ｂ）を設けるとともに、各定電流発生部（３ａ，３ｂ）に制御回路（２）を接続し、同制御回路（２）によって複数個の定電流発生部（３ａ，３ｂ）を同時又は選択的に使用するように制御することにした。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、差動電流出力型ディジタル／アナログ変換回路及び差動電流出力型ディジタル／アナログ変換装置に関するものである。
【０００２】
【従来の技術】
従来より電子機器においては、ノイズの影響を受けにくいディジタル信号を用いて信号処理を行っており、出力信号としてアナログ信号が必要な場合には、ディジタル信号処理回路の出力部にディジタル／アナログ変換装置を接続していた。
【０００３】
このディジタル／アナログ変換装置としては、従来より、ディジタル信号に対応したアナログ信号として電流を出力する電流出力型のものと、電圧を出力する電圧出力型のものが存在しているが、近年の電子機器の動作速度の高速化に伴って、高速動作可能な差動電流出力型ディジタル／アナログ変換装置が利用されるようになってきている。
【０００４】
かかる差動電流出力型ディジタル／アナログ変換装置は、図５に示すように構成している（たとえば、特許文献１参照）。
【０００５】
すなわち、差動電流出力型ディジタル／アナログ変換装置１００は、変換するディジタル信号のビット数に応じた個数のアナログ出力回路１０１と、ディジタル信号をデコードするとともに、デコード結果に基づいてアナログ出力回路１０１を制御する制御回路１０２とから構成していた。図中、１０６はディジタル信号の入力端子、１０７はアナログ信号の出力端子、１０８はアナログ信号の反転出力端子である。
【０００６】
ここで、各アナログ出力回路１０１は、所定の電流を通電するための定電流発生部１０３と、同定電流発生部１０３のバイアス電圧を所定値に調整するためのバイアス電圧調整部１０４と、所定の電流を差動出力するための差動電流出力部１０５とを直列接続して構成しており、これらの定電流発生部１０３とバイアス電圧調整部１０４と差動電流出力部１０５とに制御回路１０２を接続して、同制御回路１０２によって定電流発生部１０３とバイアス電圧調整部１０４と差動電流出力部１０５とを制御するようにしていた。
【０００７】
具体的には、各アナログ出力回路１０１は、図６に示すように、一個のトランジスタＴ１０１で定電流発生部１０３を構成するとともに、一個のトランジスタＴ１０２でバイアス電圧調整部１０４を構成し、さらには、一対のトランジスタＴ１０３，Ｔ１０４で差動電流出力部１０５を構成している。そして、電源ＶＤＤにトランジスタＴ１０１のソース端子を接続し、同トランジスタＴ１０１のドレイン端子にトランジスタＴ１０２のソース端子を直列接続し、同トランジスタＴ１０２のドレイン端子にトランジスタＴ１０３，Ｔ１０４のソース端子を並列接続し、同トランジスタＴ１０３，Ｔ１０４のドレイン端子にそれぞれ出力端子１０７と反転出力端子１０８を接続している。また、これらのトランジスタＴ１０１〜Ｔ１０４のゲート端子それぞれには、制御回路１０２から出力される制御信号である通電制御信号Ｓ１０１、バイアス制御信号Ｓ１０２、出力制御信号Ｓ１０３、反転出力制御信号Ｓ１０４を通電する通電制御信号線１０９、バイアス制御信号線１１０、出力制御信号線１１１、反転出力制御信号線１１２を接続している。
【０００８】
そして、差動電流出力型ディジタル／アナログ変換装置１００は、入力端子１０６から制御回路１０２に入力されたディジタル信号をデコードし、そのデコード結果に基づいて複数のアナログ出力回路１０１のうちのいくつかのアナログ出力回路１０１に制御回路１０２から通電制御信号Ｓ１０１、バイアス制御信号Ｓ１０２、出力制御信号Ｓ１０３、及び反転出力制御信号Ｓ１０４を出力し、所定のアナログ出力回路１０１の定電流発生部１０３とバイアス電圧調整部１０４と差動電流出力部１０５とを動作させ、同時に動作したアナログ出力回路１０１の差動電流出力部１０５から出力される電流を加算して出力端子１０７又は反転出力端子１０８から出力するようにしていた。
【０００９】
【特許文献１】
特開平１−２８９３１９号公報
【００１０】
【発明が解決しようとする課題】
ところが、上記従来の差動電流出力型ディジタル／アナログ変換装置１００にあっては、各アナログ出力回路１０１に一個の定電流発生部１０３を設けただけの構成となっていたため、一種類のダイナミックレンジ（出力電流範囲）でしかアナログ信号を出力することができなかった。
【００１１】
そのため、差動電流出力型ディジタル／アナログ変換装置１００のダイナミックレンジとその後段側に接続される回路が要求するダイナミックレンジとが異なる場合には、ダイナミックレンジを変換するための電流変換回路を途中に形成しなければならなくなり、回路規模が増大して、製造コストが増大するおそれがあった。
【００１２】
特に、動作周波数の高い差動電流出力型ディジタル／アナログ変換装置１００を使用する場合には、動作周波数の増大に伴ってダイナミックレンジが拡大して、差動電流出力型ディジタル／アナログ変換装置１００での消費電力が増大するおそれがあった。
【００１３】
すなわち、差動電流出力型ディジタル／アナログ変換装置１００の動作周波数は、アナログ出力回路１０１のカットオフ周波数で規定されることになるため、このアナログ出力回路１０１のカットオフ周波数を増大させて差動電流出力型ディジタル／アナログ変換装置１００の動作周波数を増大させるには、各アナログ出力回路１０１のカットオフ周波数を決定する回路抵抗を低減させると同時に各アナログ出力回路１０１のダイナミックレンジを拡大させなければならなくなる。そして、各アナログ出力回路１０１のダイナミックレンジを拡大させると、それに伴って各アナログ出力回路１０１に通電される電流が増大して、消費電力が増大することになる。
【００１４】
このように、一種類のダイナミックレンジの差動電流出力型ディジタル／アナログ変換装置１００を用いて回路を構成した場合には、ダイナミックレンジを変換するための電流変換回路が必要となって、回路規模や製造コストが増大するとともに消費電力が増大するおそれがあった。
【００１５】
そのため、ダイナミックレンジの異なる複数種類の差動電流出力型ディジタル／アナログ変換装置１００を予め用意しておくことが望まれるが、複数種類の差動電流出力型ディジタル／アナログ変換装置１００を開発するためには、多大な時間や労力を要するおそれがあった。
【００１６】
【課題を解決するための手段】
そこで、請求項１に係る本発明では、定電流発生部とバイアス電圧調整部と差動電流出力部とを直列接続したアナログ出力回路を複数個有する差動電流出力型ディジタル／アナログ変換回路において、各アナログ出力回路に複数個の定電流発生部を設けるとともに、各定電流発生部に制御回路を接続し、同制御回路によって複数個の定電流発生部を同時又は選択的に使用するように制御することにした。
【００１７】
また、請求項２に係る本発明では、前記請求項１に係る本発明において、前記複数個の定電流発生部を直列接続するとともに、少なくとも一個の定電流発生部を定電流発生手段またはバイアス電圧調整手段に切替可能に構成することにした。
【００１８】
また、請求項３に係る本発明では、定電流発生部とバイアス電圧調整部と差動電流出力部とを直列接続したアナログ出力回路を複数個有する差動電流出力型ディジタル／アナログ変換装置において、各アナログ出力回路に複数個の定電流発生部を設けるとともに、各定電流発生部に制御回路を接続し、同制御回路によって複数個の定電流発生部を同時又は選択的に使用するように制御すべく構成することにした。
【００１９】
また、請求項４に係る本発明では、前記請求項３に係る本発明において、前記複数個の定電流発生部を直列接続するとともに、少なくとも一個の定電流発生部を定電流発生手段またはバイアス電圧調整手段に切替可能に構成することにした。
【００２０】
【発明の実施の形態】
本発明に係る差動電流出力型ディジタル／アナログ変換回路は、定電流発生部とバイアス電圧調整部と差動電流出力部とを直列接続したアナログ出力回路を複数個有するものである。
【００２１】
しかも、各アナログ出力回路に複数個の定電流発生部を直列接続するとともに、少なくとも一個の定電流発生部を定電流発生手段またはバイアス電圧調整手段に切替可能に構成したものである。
【００２２】
そして、各定電流発生部に制御回路を接続し、制御回路によって複数個の定電流発生部を同時又は選択的に使用するように制御するようにしたものである。
【００２３】
このように、複数個の定電流発生部を同時又は選択的に使用することによって、各アナログ出力回路から出力する電流値を変更し、それに伴って差動電流出力型ディジタル／アナログ変換回路のアナログ信号出力のダイナミックレンジを変更できるようにしたものである。
【００２４】
そのため、一種類の差動電流出力型ディジタル／アナログ変換回路で複数種類のダイナミックレンジのアナログ信号出力を得ることができ、これにより、差動電流出力型ディジタル／アナログ変換回路の後段側にダイナミックレンジを変換するための電流変換回路を設ける必要がなくなって、回路規模や製造コストや消費電力の増大を防止することができるものである。
【００２５】
また、複数個の定電流発生部を直列接続するとともに、少なくとも一個の定電流発生部を定電流発生手段またはバイアス電圧調整手段に切替可能に構成しているため、切替によってアナログ信号出力のダイナミックレンジを変更することができるとともに、バイアス電圧調整手段として使用した場合には、他の定電流発生部のバイアス電圧を良好に調整することができるので、他の定電流発生部で発生する電流値の精度を向上させることができ、これにより、アナログ信号出力の精度を向上させることができるものである。
【００２６】
以下に、本発明の具体的な実施例について図面を参照しながら説明する。
【００２７】
本発明に係る差動電流出力型ディジタル／アナログ変換回路は、図１に示すように、差動電流出力型ディジタル／アナログ変換装置Ａの内部に内蔵されている。
【００２８】
差動電流出力型ディジタル／アナログ変換装置Ａは、変換するディジタル信号のビット数に応じた個数のアナログ出力回路１と、ディジタル信号をデコードするとともに、デコード結果に基づいてアナログ出力回路１を制御する制御回路２とから構成している。図中、６はディジタル信号の入力端子、７はアナログ信号の出力端子、８はアナログ信号の反転出力端子である。
【００２９】
各アナログ出力回路１は、所定の電流を発生し通電するための２個の定電流発生部３ａ，３ｂと、同定電流発生部３ａ，３ｂのバイアス電圧を所定電圧に調整するためのバイアス電圧調整部４と、所定の電流を差動出力するための差動電流出力部５とを順に直列接続して構成しており、これらの定電流発生部３ａ，３ｂとバイアス電圧調整部４と差動電流出力部５とに制御回路２を接続して、同制御回路２によって定電流発生部３ａ，３ｂとバイアス電圧調整部４と差動電流出力部５とをそれぞれ制御するようにしている。
【００３０】
このアナログ出力回路１の構成についてさらに具体的に説明すると、各アナログ出力回路１は、図２に示すように、それぞれ一個のｐＭＯＳ型のトランジスタＴ１，Ｔ２で定電流発生部３ａ，３ｂを構成するとともに、一個のｐＭＯＳ型のトランジスタＴ３でバイアス電圧調整部４を構成し、さらには、一対のｐＭＯＳ型のトランジスタＴ４，Ｔ５で差動電流出力部５を構成している。
【００３１】
そして、電源ＶＤＤにトランジスタＴ１のソース端子を接続し、同トランジスタＴ１のドレイン端子にトランジスタＴ２のソース端子を直列接続し、同トランジスタＴ２のドレイン端子にトランジスタＴ３のソース端子を直列接続し、同トランジスタＴ３のドレイン端子にトランジスタＴ４，Ｔ５のソース端子を並列接続し、同トランジスタＴ４，Ｔ５のドレイン端子にそれぞれ出力端子７と反転出力端子８を接続している。
【００３２】
これらのトランジスタＴ１〜Ｔ５のゲート端子それぞれには、制御回路２から出力される制御信号である通電制御信号Ｓ１、通電・バイアス制御信号Ｓ２、バイアス制御信号Ｓ３、出力制御信号Ｓ４、反転出力制御信号Ｓ５を通電する通電制御信号線９、通電・バイアス制御信号線１０、バイアス制御信号線１１、出力制御信号線１２、反転出力制御信号線１３を接続している。
【００３３】
また、制御回路２の構成についてさらに具体的に説明すると、制御回路２は、図２に示すように、入力端子６から入力されたディジタル信号をデコードするとともに、そのデコード結果に基づいてアナログ出力回路１を制御する制御部１４と同制御部１４によってスイッチング制御されるスイッチング部１５とから構成している。
【００３４】
スイッチング部１５は、通電制御信号線９と通電・バイアス制御信号線１０との間にｐＭＯＳ型のスイッチングトランジスタＴ６を並列接続するとともに、通電・バイアス制御信号線１０とバイアス制御信号線１１との間にｐＭＯＳ型のスイッチングトランジスタＴ７を並列接続しており、スイッチングトランジスタＴ６のゲート端子には、制御部１４から出力される制御信号である切替信号Ｓ６を通電する切替信号線１６を接続し、一方、スイッチングトランジスタＴ７のゲート端子には、切替信号Ｓ６を反転した反転切替信号Ｓ７を通電する反転切替信号線１７を接続している。
【００３５】
そして、差動電流出力型ディジタル／アナログ変換装置Ａは、入力端子６から制御回路２に入力されたディジタル信号をデコードし、そのデコード結果に基づいて複数のアナログ出力回路１のうちのいくつかのアナログ出力回路１に制御回路２から通電制御信号Ｓ１、通電・バイアス制御信号線Ｓ２、バイアス制御信号Ｓ３、出力制御信号Ｓ４、反転出力制御信号Ｓ５、切替信号Ｓ６、及び反転切替信号Ｓ７を出力し、所定のアナログ出力回路１の定電流発生部３ａ，３ｂとバイアス電圧調整部４と差動電流出力部５とを動作させ、同時に動作したアナログ出力回路１の差動電流出力部５から出力される電流を加算して出力端子７又は反転出力端子８から出力するようにしている。
【００３６】
その際に、切替信号Ｓ６によってスイッチングトランジスタＴ６をＯＦＦ状態とした場合には、反転切替信号Ｓ７によってスイッチングトランジスタＴ７がＯＮ状態となり、この場合には、通電制御信号線９と通電・バイアス制御信号線１０とが非導通状態となるとともに、通電・バイアス制御信号線１０とバイアス制御信号線１１とが導通状態となって、通電・バイアス制御信号Ｓ２としてバイアス制御信号線１１に通電されるバイアス制御信号Ｓ３が通電・バイアス制御信号線１０に通電される。
【００３７】
これにより、定電流発生部３ｂのトランジスタＴ２のゲート端子にバイアス制御信号Ｓ３が通電されるため、定電流発生部３ｂは定電流発生部３ａのバイアス調整手段として機能し、定電流発生部３ａで発生する電流が出力制御信号Ｓ４及び反転出力制御信号Ｓ５に応じて出力制御信号線１２又は反転出力制御信号線１３から出力される。
【００３８】
この場合に、出力制御信号線１２又は反転出力制御信号線１３から出力される電流値は、通電制御信号Ｓ９の電圧値によって決定される所定電流値となる。
【００３９】
一方、切替信号Ｓ６によってスイッチングトランジスタＴ６をＯＮ状態とした場合には、反転切替信号Ｓ７によってスイッチングトランジスタＴ７がＯＦＦ状態となり、この場合には、通電制御信号線９と通電・バイアス制御信号線１０とが導通状態となるとともに、通電・バイアス制御信号線１０とバイアス制御信号線１１とが非導通状態となって、通電・バイアス制御信号Ｓ２として通電制御信号線９に通電される通電制御信号Ｓ１が通電・バイアス制御信号線１０に通電される。
【００４０】
これにより、定電流発生部３ｂのトランジスタＴ２のゲート端子に通電制御信号Ｓ１が通電されるため、定電流発生部３ｂは定電流発生手段として機能し、２個の定電流発生部３ａ，３ｂで発生する電流が出力制御信号Ｓ４及び反転出力制御信号Ｓ５に応じて出力制御信号線１２又は反転出力制御信号線１３から出力される。
【００４１】
この場合に、出力制御信号線１２又は反転出力制御信号線１３から出力される電流値は、通電制御信号Ｓ１及び通電・バイアス制御信号Ｓ２の電圧値によって決定される所定電流値となる。たとえば、定電流発生部３ａのトランジスタＴ１と定電流発生部３ｂのトランジスタＴ２として同一サイズのものを使用した場合には、両トランジスタＴ１，Ｔ２のＯＮ抵抗が等しくなることから、出力制御信号線１２又は反転出力制御信号線１３から出力される電流値は、定電流発生部３ａだけで発生する電流値の１／２倍となる。
【００４２】
このように、切替信号Ｓ６によってスイッチングトランジスタＴ６をＯＦＦ状態とした場合のアナログ信号の出力電流値は、切替信号Ｓ６によってスイッチングトランジスタＴ６をＯＮ状態とした場合のアナログ信号の出力電流値よりも大きくなる。たとえば、定電流発生部３ａのトランジスタＴ１と定電流発生部３ｂのトランジスタＴ２として同一サイズのものを使用した場合には、切替信号Ｓ６によってスイッチングトランジスタＴ６をＯＦＦ状態とした場合のアナログ信号の出力電流値は、切替信号Ｓ６によってスイッチングトランジスタＴ６をＯＮ状態とした場合のアナログ信号の出力電流値の２倍となる。
【００４３】
したがって、差動電流出力型ディジタル／アナログ変換装置Ａの入力信号と出力信号との関係は、図３に示すように表され、切替信号Ｓ６によってスイッチングトランジスタＴ６をＯＦＦ状態とした場合の出力信号（図３中、実線で示す。）のダイナミックレンジＤ１（アナログ信号の出力電流範囲）を、切替信号Ｓ６によってスイッチングトランジスタＴ６をＯＮ状態とした場合の出力信号（図３中、点線で示す）のダイナミックレンジＤ２（アナログ信号の出力電流範囲）よりも広くすることができる。
【００４４】
このように、差動電流出力型ディジタル／アナログ変換装置Ａは、各アナログ出力回路１に複数個の定電流発生部３ａ，３ｂを設けるとともに、各定電流発生部３ａ，３ｂに制御回路２を接続し、同制御回路２によって複数個の定電流発生部３ａ，３ｂを同時又は選択的に使用するように制御すべく構成している。
【００４５】
そのため、一種類の差動電流出力型ディジタル／アナログ変換装置Ａで複数種類のダイナミックレンジＤ１，Ｄ２のアナログ信号出力を得ることができ、これにより、差動電流出力型ディジタル／アナログ変換装置Ａの後段側にダイナミックレンジを変換するための電流変換回路などを設ける必要がなくなって、回路規模や製造コストや消費電力の増大を防止することができる。
【００４６】
特に、複数個の定電流発生部３ａ，３ｂを直列接続するとともに、少なくとも一個の定電流発生部３ｂを定電流発生手段またはバイアス電圧調整手段に切替可能に構成しているため、切替によってアナログ信号出力のダイナミックレンジＤ１，Ｄ２を変更することができるとともに、バイアス電圧調整手段として使用した場合には、他の定電流発生部３ａのバイアス電圧を良好に調整することができるので、他の定電流発生部３ａで発生する電流値の精度を向上させることができ、これにより、アナログ信号出力の精度を向上させることができる。
【００４７】
また、複数個の定電流発生部３ａ，３ｂを周知の製造プロセスを用いて半導体基板上に積層した場合には、半導体基板上での定電流発生部３ａ，３ｂの占有面積を可及的に小さくすることができる。
【００４８】
複数個の定電流発生部３ａ，３ｂは、直列接続した場合に限られず、並列接続してもよい。
【００４９】
すなわち、図４は、２個の定電流発生部２３ａ，２３ｂを並列接続した場合の差動電流出力型ディジタル／アナログ変換装置Ｂを示した図であり、同差動電流出力型ディジタル／アナログ変換装置Ｂは、複数個のアナログ出力回路２１（図４中には１個のアナログ出力回路２１のみを図示している。）と制御回路２２とから構成しており、各アナログ出力回路２１は、並列接続した２個の定電流発生部２３ａ，２３ｂとバイアス電圧調整部２４と差動電流出力部２５とを順に直列接続して構成し、これらの定電流発生部２３ａ，２３ｂとバイアス電圧調整部２４と差動電流出力部２５とに制御回路２２を接続して、同制御回路２２によって定電流発生部２３ａ，２３ｂとバイアス電圧調整部２４と差動電流出力部２５とをそれぞれ制御するようにしている。図中、２６はディジタル信号の入力端子、２７はアナログ信号の出力端子、２８はアナログ信号の反転出力端子である。
【００５０】
各アナログ出力回路２１は、図４に示すように、それぞれ一個のｐＭＯＳ型のトランジスタＴ２１，Ｔ２２で定電流発生部２３ａ，２３ｂを構成するとともに、一個のｐＭＯＳ型のトランジスタＴ２３でバイアス電圧調整部２４を構成し、さらには、一対のｐＭＯＳ型のトランジスタＴ２４，Ｔ２５で差動電流出力部２５を構成している。
【００５１】
そして、電源ＶＤＤにトランジスタＴ２１，Ｔ２２のソース端子を接続し、両トランジスタＴ２１，Ｔ２２のドレイン端子にトランジスタＴ２３のソース端子を直列接続し、同トランジスタＴ２３のドレイン端子にトランジスタＴ２４，Ｔ２５のソース端子を並列接続し、同トランジスタＴ２４，Ｔ２５のドレイン端子にそれぞれ出力端子２７と反転出力端子２８を接続している。
【００５２】
これらのトランジスタＴ２１〜Ｔ２５のゲート端子それぞれには、制御回路２２から出力される制御信号である第１の通電制御信号Ｓ２１、第２の通電制御信号Ｓ２２、バイアス制御信号Ｓ２３、出力制御信号Ｓ２４、反転出力制御信号Ｓ２５を通電する第１の通電制御信号線２９、第２の通電制御信号線３０、バイアス制御信号線３１、出力制御信号線３２、反転出力制御信号線３３を接続している。
【００５３】
そして、差動電流出力型ディジタル／アナログ変換装置Ｂは、入力端子２６から制御回路２２に入力されたディジタル信号をデコードし、そのデコード結果に基づいて複数のアナログ出力回路２１のうちのいくつかのアナログ出力回路２１に制御回路２２から第１の通電制御信号Ｓ２１、第２の通電制御信号線Ｓ２２、バイアス制御信号Ｓ２３、出力制御信号Ｓ２４、反転出力制御信号Ｓ２５を出力し、所定のアナログ出力回路２１の定電流発生部２３ａ，２３ｂとバイアス電圧調整部２４と差動電流出力部２５とを動作させ、同時に動作したアナログ出力回路２１の差動電流出力部２５から出力される電流を加算して出力端子２７又は反転出力端子２８から出力するようにしている。
【００５４】
その際に、第１の通電制御信号Ｓ２１をアクティブな信号とする一方、第２の通電制御信号Ｓ２２をノンアクティブな信号とした場合には、定電流発生部２３ａのトランジスタＴ２１のゲート端子にだけ第１の通電制御信号Ｓ２１が通電されるため、定電流発生部２３ｂはなんら機能せず、定電流発生部２３ａで発生する電流だけが出力制御信号Ｓ２４及び反転出力制御信号Ｓ２５に応じて出力制御信号線３２又は反転出力制御信号線３３から出力される。
【００５５】
この場合に、出力制御信号線３２又は反転出力制御信号線３３から出力される電流値は、第１の通電制御信号Ｓ２１の電圧値によって決定される所定電流値となる。
【００５６】
一方、第１の通電制御信号Ｓ２１をアクティブな信号とするとともに、第２の通電制御信号Ｓ２２をアクティブな信号とした場合には、両定電流発生部２３ａ，２３ｂのトランジスタＴ２１，Ｔ２２のゲート端子にそれぞれ第１の通電制御信号Ｓ２１、第２の通電制御信号Ｓ２２が通電されるため、両定電流発生部２３ａ，２３ｂで発生する電流が出力制御信号Ｓ２４及び反転出力制御信号Ｓ２５に応じて出力制御信号線３２又は反転出力制御信号線３３から出力される。
【００５７】
この場合に、出力制御信号線３２又は反転出力制御信号線３３から出力される電流値は、第１の通電制御信号Ｓ２１及び第２の通電制御信号Ｓ２２の電圧値によって決定される所定電流値となる。たとえば、定電流発生部２３ａのトランジスタＴ２１と定電流発生部２３ｂのトランジスタＴ２２として同一サイズのものを使用した場合には、それぞれのトランジスタＴ２１，Ｔ２２で発生する電流値が等しくなることから、出力制御信号線３２又は反転出力制御信号線３３から出力される電流値は、定電流発生部２３ａだけで発生する電流値の２倍となる。
【００５８】
このように、複数個の定電流発生部２３ａ，２３ｂを並列接続しても、差動電流出力型ディジタル／アナログ変換装置Ｂのダイナミックレンジを複数種類にすることができる。
【００５９】
【発明の効果】
本発明は、以上に説明したような形態で実施され、以下に記載されるような効果を奏する。
【００６０】
すなわち、請求項１に係る本発明では、定電流発生部とバイアス電圧調整部と差動電流出力部とを直列接続したアナログ出力回路を複数個有する差動電流出力型ディジタル／アナログ変換回路において、各アナログ出力回路に複数個の定電流発生部を設けるとともに、各定電流発生部に制御回路を接続し、同制御回路によって複数個の定電流発生部を同時又は選択的に使用するように制御しているため、一種類の差動電流出力型ディジタル／アナログ変換回路で複数種類のダイナミックレンジのアナログ信号出力を得ることができ、これにより、差動電流出力型ディジタル／アナログ変換回路の後段側にダイナミックレンジを変換するための電流変換回路を設ける必要がなくなって、回路規模や製造コストや消費電力の増大を防止することができる。
【００６１】
また、請求項２に係る本発明では、複数個の定電流発生部を直列接続するとともに、少なくとも一個の定電流発生部を定電流発生手段またはバイアス電圧調整手段に切替可能に構成しているため、切替によってアナログ信号出力のダイナミックレンジを変更することができるとともに、バイアス電圧調整手段として使用した場合には、他の定電流発生部のバイアス電圧を良好に調整することができるので、他の定電流発生部で発生する電流値の精度を向上させることができ、これにより、アナログ信号出力の精度を向上させることができる。
【００６２】
また、請求項３に係る本発明では、定電流発生部とバイアス電圧調整部と差動電流出力部とを直列接続したアナログ出力回路を複数個有する差動電流出力型ディジタル／アナログ変換装置において、各アナログ出力回路に複数個の定電流発生部を設けるとともに、各定電流発生部に制御回路を接続し、同制御回路によって複数個の定電流発生部を同時又は選択的に使用するように制御すべく構成しているため、一種類の差動電流出力型ディジタル／アナログ変換装置で複数種類のダイナミックレンジのアナログ信号出力を得ることができ、これにより、差動電流出力型ディジタル／アナログ変換装置の後段側にダイナミックレンジを変換するための電流変換回路を設ける必要がなくなって、回路規模や製造コストや消費電力の増大を防止することができる。
【００６３】
また、請求項４に係る本発明では、前記複数個の定電流発生部を直列接続するとともに、少なくとも一個の定電流発生部を定電流発生手段またはバイアス電圧調整手段に切替可能に構成しているため、切替によってアナログ信号出力のダイナミックレンジを変更することができるとともに、バイアス電圧調整手段として使用した場合には、他の定電流発生部のバイアス電圧を良好に調整することができるので、他の定電流発生部で発生する電流値の精度を向上させることができ、これにより、アナログ信号出力の精度を向上させることができる。
【図面の簡単な説明】
【図１】本発明に係る差動電流出力型ディジタル／アナログ変換装置を示す説明図。
【図２】アナログ出力回路及び制御回路を示す説明図。
【図３】差動電流出力型ディジタル／アナログ変換装置の入力信号と出力信号との関係を示したグラフ。
【図４】他の差動電流出力型ディジタル／アナログ変換装置を示す説明図。
【図５】従来の係る差動電流出力型ディジタル／アナログ変換装置を示す説明図。
【図６】従来のアナログ出力回路及び制御回路を示す説明図。
【符号の説明】Ａ 差動電流出力型ディジタル／アナログ変換装置１ アナログ出力回路２ 制御回路３ａ，３ｂ 定電流発生部４ バイアス電圧調整部５ 差動電流出力部６ 入力端子７ 出力端子８ 反転出力端子９ 通電制御信号線１０ 通電・バイアス制御信号線１１ バイアス制御信号線１２ 出力制御信号線１３ 反転出力制御信号線１４ 制御部１５ スイッチング部１６ 切替信号線１７ 反転切替信号線Ｔ１〜Ｔ５ トランジスタＴ６，Ｔ７ スイッチングトランジスタＳ１ 通電制御信号Ｓ２ 通電・バイアス制御信号
Ｓ３ バイアス制御信号
Ｓ４ 出力制御信号
Ｓ５ 反転出力制御信号
Ｓ６ 切替信号
Ｓ７ 切替信号
Ｄ１，Ｄ２ ダイナミックレンジ
【発明の属する技術分野】
本発明は、差動電流出力型ディジタル／アナログ変換回路及び差動電流出力型ディジタル／アナログ変換装置に関するものである。
【０００２】
【従来の技術】
従来より電子機器においては、ノイズの影響を受けにくいディジタル信号を用いて信号処理を行っており、出力信号としてアナログ信号が必要な場合には、ディジタル信号処理回路の出力部にディジタル／アナログ変換装置を接続していた。
【０００３】
このディジタル／アナログ変換装置としては、従来より、ディジタル信号に対応したアナログ信号として電流を出力する電流出力型のものと、電圧を出力する電圧出力型のものが存在しているが、近年の電子機器の動作速度の高速化に伴って、高速動作可能な差動電流出力型ディジタル／アナログ変換装置が利用されるようになってきている。
【０００４】
かかる差動電流出力型ディジタル／アナログ変換装置は、図５に示すように構成している（たとえば、特許文献１参照）。
【０００５】
すなわち、差動電流出力型ディジタル／アナログ変換装置１００は、変換するディジタル信号のビット数に応じた個数のアナログ出力回路１０１と、ディジタル信号をデコードするとともに、デコード結果に基づいてアナログ出力回路１０１を制御する制御回路１０２とから構成していた。図中、１０６はディジタル信号の入力端子、１０７はアナログ信号の出力端子、１０８はアナログ信号の反転出力端子である。
【０００６】
ここで、各アナログ出力回路１０１は、所定の電流を通電するための定電流発生部１０３と、同定電流発生部１０３のバイアス電圧を所定値に調整するためのバイアス電圧調整部１０４と、所定の電流を差動出力するための差動電流出力部１０５とを直列接続して構成しており、これらの定電流発生部１０３とバイアス電圧調整部１０４と差動電流出力部１０５とに制御回路１０２を接続して、同制御回路１０２によって定電流発生部１０３とバイアス電圧調整部１０４と差動電流出力部１０５とを制御するようにしていた。
【０００７】
具体的には、各アナログ出力回路１０１は、図６に示すように、一個のトランジスタＴ１０１で定電流発生部１０３を構成するとともに、一個のトランジスタＴ１０２でバイアス電圧調整部１０４を構成し、さらには、一対のトランジスタＴ１０３，Ｔ１０４で差動電流出力部１０５を構成している。そして、電源ＶＤＤにトランジスタＴ１０１のソース端子を接続し、同トランジスタＴ１０１のドレイン端子にトランジスタＴ１０２のソース端子を直列接続し、同トランジスタＴ１０２のドレイン端子にトランジスタＴ１０３，Ｔ１０４のソース端子を並列接続し、同トランジスタＴ１０３，Ｔ１０４のドレイン端子にそれぞれ出力端子１０７と反転出力端子１０８を接続している。また、これらのトランジスタＴ１０１〜Ｔ１０４のゲート端子それぞれには、制御回路１０２から出力される制御信号である通電制御信号Ｓ１０１、バイアス制御信号Ｓ１０２、出力制御信号Ｓ１０３、反転出力制御信号Ｓ１０４を通電する通電制御信号線１０９、バイアス制御信号線１１０、出力制御信号線１１１、反転出力制御信号線１１２を接続している。
【０００８】
そして、差動電流出力型ディジタル／アナログ変換装置１００は、入力端子１０６から制御回路１０２に入力されたディジタル信号をデコードし、そのデコード結果に基づいて複数のアナログ出力回路１０１のうちのいくつかのアナログ出力回路１０１に制御回路１０２から通電制御信号Ｓ１０１、バイアス制御信号Ｓ１０２、出力制御信号Ｓ１０３、及び反転出力制御信号Ｓ１０４を出力し、所定のアナログ出力回路１０１の定電流発生部１０３とバイアス電圧調整部１０４と差動電流出力部１０５とを動作させ、同時に動作したアナログ出力回路１０１の差動電流出力部１０５から出力される電流を加算して出力端子１０７又は反転出力端子１０８から出力するようにしていた。
【０００９】
【特許文献１】
特開平１−２８９３１９号公報
【００１０】
【発明が解決しようとする課題】
ところが、上記従来の差動電流出力型ディジタル／アナログ変換装置１００にあっては、各アナログ出力回路１０１に一個の定電流発生部１０３を設けただけの構成となっていたため、一種類のダイナミックレンジ（出力電流範囲）でしかアナログ信号を出力することができなかった。
【００１１】
そのため、差動電流出力型ディジタル／アナログ変換装置１００のダイナミックレンジとその後段側に接続される回路が要求するダイナミックレンジとが異なる場合には、ダイナミックレンジを変換するための電流変換回路を途中に形成しなければならなくなり、回路規模が増大して、製造コストが増大するおそれがあった。
【００１２】
特に、動作周波数の高い差動電流出力型ディジタル／アナログ変換装置１００を使用する場合には、動作周波数の増大に伴ってダイナミックレンジが拡大して、差動電流出力型ディジタル／アナログ変換装置１００での消費電力が増大するおそれがあった。
【００１３】
すなわち、差動電流出力型ディジタル／アナログ変換装置１００の動作周波数は、アナログ出力回路１０１のカットオフ周波数で規定されることになるため、このアナログ出力回路１０１のカットオフ周波数を増大させて差動電流出力型ディジタル／アナログ変換装置１００の動作周波数を増大させるには、各アナログ出力回路１０１のカットオフ周波数を決定する回路抵抗を低減させると同時に各アナログ出力回路１０１のダイナミックレンジを拡大させなければならなくなる。そして、各アナログ出力回路１０１のダイナミックレンジを拡大させると、それに伴って各アナログ出力回路１０１に通電される電流が増大して、消費電力が増大することになる。
【００１４】
このように、一種類のダイナミックレンジの差動電流出力型ディジタル／アナログ変換装置１００を用いて回路を構成した場合には、ダイナミックレンジを変換するための電流変換回路が必要となって、回路規模や製造コストが増大するとともに消費電力が増大するおそれがあった。
【００１５】
そのため、ダイナミックレンジの異なる複数種類の差動電流出力型ディジタル／アナログ変換装置１００を予め用意しておくことが望まれるが、複数種類の差動電流出力型ディジタル／アナログ変換装置１００を開発するためには、多大な時間や労力を要するおそれがあった。
【００１６】
【課題を解決するための手段】
そこで、請求項１に係る本発明では、定電流発生部とバイアス電圧調整部と差動電流出力部とを直列接続したアナログ出力回路を複数個有する差動電流出力型ディジタル／アナログ変換回路において、各アナログ出力回路に複数個の定電流発生部を設けるとともに、各定電流発生部に制御回路を接続し、同制御回路によって複数個の定電流発生部を同時又は選択的に使用するように制御することにした。
【００１７】
また、請求項２に係る本発明では、前記請求項１に係る本発明において、前記複数個の定電流発生部を直列接続するとともに、少なくとも一個の定電流発生部を定電流発生手段またはバイアス電圧調整手段に切替可能に構成することにした。
【００１８】
また、請求項３に係る本発明では、定電流発生部とバイアス電圧調整部と差動電流出力部とを直列接続したアナログ出力回路を複数個有する差動電流出力型ディジタル／アナログ変換装置において、各アナログ出力回路に複数個の定電流発生部を設けるとともに、各定電流発生部に制御回路を接続し、同制御回路によって複数個の定電流発生部を同時又は選択的に使用するように制御すべく構成することにした。
【００１９】
また、請求項４に係る本発明では、前記請求項３に係る本発明において、前記複数個の定電流発生部を直列接続するとともに、少なくとも一個の定電流発生部を定電流発生手段またはバイアス電圧調整手段に切替可能に構成することにした。
【００２０】
【発明の実施の形態】
本発明に係る差動電流出力型ディジタル／アナログ変換回路は、定電流発生部とバイアス電圧調整部と差動電流出力部とを直列接続したアナログ出力回路を複数個有するものである。
【００２１】
しかも、各アナログ出力回路に複数個の定電流発生部を直列接続するとともに、少なくとも一個の定電流発生部を定電流発生手段またはバイアス電圧調整手段に切替可能に構成したものである。
【００２２】
そして、各定電流発生部に制御回路を接続し、制御回路によって複数個の定電流発生部を同時又は選択的に使用するように制御するようにしたものである。
【００２３】
このように、複数個の定電流発生部を同時又は選択的に使用することによって、各アナログ出力回路から出力する電流値を変更し、それに伴って差動電流出力型ディジタル／アナログ変換回路のアナログ信号出力のダイナミックレンジを変更できるようにしたものである。
【００２４】
そのため、一種類の差動電流出力型ディジタル／アナログ変換回路で複数種類のダイナミックレンジのアナログ信号出力を得ることができ、これにより、差動電流出力型ディジタル／アナログ変換回路の後段側にダイナミックレンジを変換するための電流変換回路を設ける必要がなくなって、回路規模や製造コストや消費電力の増大を防止することができるものである。
【００２５】
また、複数個の定電流発生部を直列接続するとともに、少なくとも一個の定電流発生部を定電流発生手段またはバイアス電圧調整手段に切替可能に構成しているため、切替によってアナログ信号出力のダイナミックレンジを変更することができるとともに、バイアス電圧調整手段として使用した場合には、他の定電流発生部のバイアス電圧を良好に調整することができるので、他の定電流発生部で発生する電流値の精度を向上させることができ、これにより、アナログ信号出力の精度を向上させることができるものである。
【００２６】
以下に、本発明の具体的な実施例について図面を参照しながら説明する。
【００２７】
本発明に係る差動電流出力型ディジタル／アナログ変換回路は、図１に示すように、差動電流出力型ディジタル／アナログ変換装置Ａの内部に内蔵されている。
【００２８】
差動電流出力型ディジタル／アナログ変換装置Ａは、変換するディジタル信号のビット数に応じた個数のアナログ出力回路１と、ディジタル信号をデコードするとともに、デコード結果に基づいてアナログ出力回路１を制御する制御回路２とから構成している。図中、６はディジタル信号の入力端子、７はアナログ信号の出力端子、８はアナログ信号の反転出力端子である。
【００２９】
各アナログ出力回路１は、所定の電流を発生し通電するための２個の定電流発生部３ａ，３ｂと、同定電流発生部３ａ，３ｂのバイアス電圧を所定電圧に調整するためのバイアス電圧調整部４と、所定の電流を差動出力するための差動電流出力部５とを順に直列接続して構成しており、これらの定電流発生部３ａ，３ｂとバイアス電圧調整部４と差動電流出力部５とに制御回路２を接続して、同制御回路２によって定電流発生部３ａ，３ｂとバイアス電圧調整部４と差動電流出力部５とをそれぞれ制御するようにしている。
【００３０】
このアナログ出力回路１の構成についてさらに具体的に説明すると、各アナログ出力回路１は、図２に示すように、それぞれ一個のｐＭＯＳ型のトランジスタＴ１，Ｔ２で定電流発生部３ａ，３ｂを構成するとともに、一個のｐＭＯＳ型のトランジスタＴ３でバイアス電圧調整部４を構成し、さらには、一対のｐＭＯＳ型のトランジスタＴ４，Ｔ５で差動電流出力部５を構成している。
【００３１】
そして、電源ＶＤＤにトランジスタＴ１のソース端子を接続し、同トランジスタＴ１のドレイン端子にトランジスタＴ２のソース端子を直列接続し、同トランジスタＴ２のドレイン端子にトランジスタＴ３のソース端子を直列接続し、同トランジスタＴ３のドレイン端子にトランジスタＴ４，Ｔ５のソース端子を並列接続し、同トランジスタＴ４，Ｔ５のドレイン端子にそれぞれ出力端子７と反転出力端子８を接続している。
【００３２】
これらのトランジスタＴ１〜Ｔ５のゲート端子それぞれには、制御回路２から出力される制御信号である通電制御信号Ｓ１、通電・バイアス制御信号Ｓ２、バイアス制御信号Ｓ３、出力制御信号Ｓ４、反転出力制御信号Ｓ５を通電する通電制御信号線９、通電・バイアス制御信号線１０、バイアス制御信号線１１、出力制御信号線１２、反転出力制御信号線１３を接続している。
【００３３】
また、制御回路２の構成についてさらに具体的に説明すると、制御回路２は、図２に示すように、入力端子６から入力されたディジタル信号をデコードするとともに、そのデコード結果に基づいてアナログ出力回路１を制御する制御部１４と同制御部１４によってスイッチング制御されるスイッチング部１５とから構成している。
【００３４】
スイッチング部１５は、通電制御信号線９と通電・バイアス制御信号線１０との間にｐＭＯＳ型のスイッチングトランジスタＴ６を並列接続するとともに、通電・バイアス制御信号線１０とバイアス制御信号線１１との間にｐＭＯＳ型のスイッチングトランジスタＴ７を並列接続しており、スイッチングトランジスタＴ６のゲート端子には、制御部１４から出力される制御信号である切替信号Ｓ６を通電する切替信号線１６を接続し、一方、スイッチングトランジスタＴ７のゲート端子には、切替信号Ｓ６を反転した反転切替信号Ｓ７を通電する反転切替信号線１７を接続している。
【００３５】
そして、差動電流出力型ディジタル／アナログ変換装置Ａは、入力端子６から制御回路２に入力されたディジタル信号をデコードし、そのデコード結果に基づいて複数のアナログ出力回路１のうちのいくつかのアナログ出力回路１に制御回路２から通電制御信号Ｓ１、通電・バイアス制御信号線Ｓ２、バイアス制御信号Ｓ３、出力制御信号Ｓ４、反転出力制御信号Ｓ５、切替信号Ｓ６、及び反転切替信号Ｓ７を出力し、所定のアナログ出力回路１の定電流発生部３ａ，３ｂとバイアス電圧調整部４と差動電流出力部５とを動作させ、同時に動作したアナログ出力回路１の差動電流出力部５から出力される電流を加算して出力端子７又は反転出力端子８から出力するようにしている。
【００３６】
その際に、切替信号Ｓ６によってスイッチングトランジスタＴ６をＯＦＦ状態とした場合には、反転切替信号Ｓ７によってスイッチングトランジスタＴ７がＯＮ状態となり、この場合には、通電制御信号線９と通電・バイアス制御信号線１０とが非導通状態となるとともに、通電・バイアス制御信号線１０とバイアス制御信号線１１とが導通状態となって、通電・バイアス制御信号Ｓ２としてバイアス制御信号線１１に通電されるバイアス制御信号Ｓ３が通電・バイアス制御信号線１０に通電される。
【００３７】
これにより、定電流発生部３ｂのトランジスタＴ２のゲート端子にバイアス制御信号Ｓ３が通電されるため、定電流発生部３ｂは定電流発生部３ａのバイアス調整手段として機能し、定電流発生部３ａで発生する電流が出力制御信号Ｓ４及び反転出力制御信号Ｓ５に応じて出力制御信号線１２又は反転出力制御信号線１３から出力される。
【００３８】
この場合に、出力制御信号線１２又は反転出力制御信号線１３から出力される電流値は、通電制御信号Ｓ９の電圧値によって決定される所定電流値となる。
【００３９】
一方、切替信号Ｓ６によってスイッチングトランジスタＴ６をＯＮ状態とした場合には、反転切替信号Ｓ７によってスイッチングトランジスタＴ７がＯＦＦ状態となり、この場合には、通電制御信号線９と通電・バイアス制御信号線１０とが導通状態となるとともに、通電・バイアス制御信号線１０とバイアス制御信号線１１とが非導通状態となって、通電・バイアス制御信号Ｓ２として通電制御信号線９に通電される通電制御信号Ｓ１が通電・バイアス制御信号線１０に通電される。
【００４０】
これにより、定電流発生部３ｂのトランジスタＴ２のゲート端子に通電制御信号Ｓ１が通電されるため、定電流発生部３ｂは定電流発生手段として機能し、２個の定電流発生部３ａ，３ｂで発生する電流が出力制御信号Ｓ４及び反転出力制御信号Ｓ５に応じて出力制御信号線１２又は反転出力制御信号線１３から出力される。
【００４１】
この場合に、出力制御信号線１２又は反転出力制御信号線１３から出力される電流値は、通電制御信号Ｓ１及び通電・バイアス制御信号Ｓ２の電圧値によって決定される所定電流値となる。たとえば、定電流発生部３ａのトランジスタＴ１と定電流発生部３ｂのトランジスタＴ２として同一サイズのものを使用した場合には、両トランジスタＴ１，Ｔ２のＯＮ抵抗が等しくなることから、出力制御信号線１２又は反転出力制御信号線１３から出力される電流値は、定電流発生部３ａだけで発生する電流値の１／２倍となる。
【００４２】
このように、切替信号Ｓ６によってスイッチングトランジスタＴ６をＯＦＦ状態とした場合のアナログ信号の出力電流値は、切替信号Ｓ６によってスイッチングトランジスタＴ６をＯＮ状態とした場合のアナログ信号の出力電流値よりも大きくなる。たとえば、定電流発生部３ａのトランジスタＴ１と定電流発生部３ｂのトランジスタＴ２として同一サイズのものを使用した場合には、切替信号Ｓ６によってスイッチングトランジスタＴ６をＯＦＦ状態とした場合のアナログ信号の出力電流値は、切替信号Ｓ６によってスイッチングトランジスタＴ６をＯＮ状態とした場合のアナログ信号の出力電流値の２倍となる。
【００４３】
したがって、差動電流出力型ディジタル／アナログ変換装置Ａの入力信号と出力信号との関係は、図３に示すように表され、切替信号Ｓ６によってスイッチングトランジスタＴ６をＯＦＦ状態とした場合の出力信号（図３中、実線で示す。）のダイナミックレンジＤ１（アナログ信号の出力電流範囲）を、切替信号Ｓ６によってスイッチングトランジスタＴ６をＯＮ状態とした場合の出力信号（図３中、点線で示す）のダイナミックレンジＤ２（アナログ信号の出力電流範囲）よりも広くすることができる。
【００４４】
このように、差動電流出力型ディジタル／アナログ変換装置Ａは、各アナログ出力回路１に複数個の定電流発生部３ａ，３ｂを設けるとともに、各定電流発生部３ａ，３ｂに制御回路２を接続し、同制御回路２によって複数個の定電流発生部３ａ，３ｂを同時又は選択的に使用するように制御すべく構成している。
【００４５】
そのため、一種類の差動電流出力型ディジタル／アナログ変換装置Ａで複数種類のダイナミックレンジＤ１，Ｄ２のアナログ信号出力を得ることができ、これにより、差動電流出力型ディジタル／アナログ変換装置Ａの後段側にダイナミックレンジを変換するための電流変換回路などを設ける必要がなくなって、回路規模や製造コストや消費電力の増大を防止することができる。
【００４６】
特に、複数個の定電流発生部３ａ，３ｂを直列接続するとともに、少なくとも一個の定電流発生部３ｂを定電流発生手段またはバイアス電圧調整手段に切替可能に構成しているため、切替によってアナログ信号出力のダイナミックレンジＤ１，Ｄ２を変更することができるとともに、バイアス電圧調整手段として使用した場合には、他の定電流発生部３ａのバイアス電圧を良好に調整することができるので、他の定電流発生部３ａで発生する電流値の精度を向上させることができ、これにより、アナログ信号出力の精度を向上させることができる。
【００４７】
また、複数個の定電流発生部３ａ，３ｂを周知の製造プロセスを用いて半導体基板上に積層した場合には、半導体基板上での定電流発生部３ａ，３ｂの占有面積を可及的に小さくすることができる。
【００４８】
複数個の定電流発生部３ａ，３ｂは、直列接続した場合に限られず、並列接続してもよい。
【００４９】
すなわち、図４は、２個の定電流発生部２３ａ，２３ｂを並列接続した場合の差動電流出力型ディジタル／アナログ変換装置Ｂを示した図であり、同差動電流出力型ディジタル／アナログ変換装置Ｂは、複数個のアナログ出力回路２１（図４中には１個のアナログ出力回路２１のみを図示している。）と制御回路２２とから構成しており、各アナログ出力回路２１は、並列接続した２個の定電流発生部２３ａ，２３ｂとバイアス電圧調整部２４と差動電流出力部２５とを順に直列接続して構成し、これらの定電流発生部２３ａ，２３ｂとバイアス電圧調整部２４と差動電流出力部２５とに制御回路２２を接続して、同制御回路２２によって定電流発生部２３ａ，２３ｂとバイアス電圧調整部２４と差動電流出力部２５とをそれぞれ制御するようにしている。図中、２６はディジタル信号の入力端子、２７はアナログ信号の出力端子、２８はアナログ信号の反転出力端子である。
【００５０】
各アナログ出力回路２１は、図４に示すように、それぞれ一個のｐＭＯＳ型のトランジスタＴ２１，Ｔ２２で定電流発生部２３ａ，２３ｂを構成するとともに、一個のｐＭＯＳ型のトランジスタＴ２３でバイアス電圧調整部２４を構成し、さらには、一対のｐＭＯＳ型のトランジスタＴ２４，Ｔ２５で差動電流出力部２５を構成している。
【００５１】
そして、電源ＶＤＤにトランジスタＴ２１，Ｔ２２のソース端子を接続し、両トランジスタＴ２１，Ｔ２２のドレイン端子にトランジスタＴ２３のソース端子を直列接続し、同トランジスタＴ２３のドレイン端子にトランジスタＴ２４，Ｔ２５のソース端子を並列接続し、同トランジスタＴ２４，Ｔ２５のドレイン端子にそれぞれ出力端子２７と反転出力端子２８を接続している。
【００５２】
これらのトランジスタＴ２１〜Ｔ２５のゲート端子それぞれには、制御回路２２から出力される制御信号である第１の通電制御信号Ｓ２１、第２の通電制御信号Ｓ２２、バイアス制御信号Ｓ２３、出力制御信号Ｓ２４、反転出力制御信号Ｓ２５を通電する第１の通電制御信号線２９、第２の通電制御信号線３０、バイアス制御信号線３１、出力制御信号線３２、反転出力制御信号線３３を接続している。
【００５３】
そして、差動電流出力型ディジタル／アナログ変換装置Ｂは、入力端子２６から制御回路２２に入力されたディジタル信号をデコードし、そのデコード結果に基づいて複数のアナログ出力回路２１のうちのいくつかのアナログ出力回路２１に制御回路２２から第１の通電制御信号Ｓ２１、第２の通電制御信号線Ｓ２２、バイアス制御信号Ｓ２３、出力制御信号Ｓ２４、反転出力制御信号Ｓ２５を出力し、所定のアナログ出力回路２１の定電流発生部２３ａ，２３ｂとバイアス電圧調整部２４と差動電流出力部２５とを動作させ、同時に動作したアナログ出力回路２１の差動電流出力部２５から出力される電流を加算して出力端子２７又は反転出力端子２８から出力するようにしている。
【００５４】
その際に、第１の通電制御信号Ｓ２１をアクティブな信号とする一方、第２の通電制御信号Ｓ２２をノンアクティブな信号とした場合には、定電流発生部２３ａのトランジスタＴ２１のゲート端子にだけ第１の通電制御信号Ｓ２１が通電されるため、定電流発生部２３ｂはなんら機能せず、定電流発生部２３ａで発生する電流だけが出力制御信号Ｓ２４及び反転出力制御信号Ｓ２５に応じて出力制御信号線３２又は反転出力制御信号線３３から出力される。
【００５５】
この場合に、出力制御信号線３２又は反転出力制御信号線３３から出力される電流値は、第１の通電制御信号Ｓ２１の電圧値によって決定される所定電流値となる。
【００５６】
一方、第１の通電制御信号Ｓ２１をアクティブな信号とするとともに、第２の通電制御信号Ｓ２２をアクティブな信号とした場合には、両定電流発生部２３ａ，２３ｂのトランジスタＴ２１，Ｔ２２のゲート端子にそれぞれ第１の通電制御信号Ｓ２１、第２の通電制御信号Ｓ２２が通電されるため、両定電流発生部２３ａ，２３ｂで発生する電流が出力制御信号Ｓ２４及び反転出力制御信号Ｓ２５に応じて出力制御信号線３２又は反転出力制御信号線３３から出力される。
【００５７】
この場合に、出力制御信号線３２又は反転出力制御信号線３３から出力される電流値は、第１の通電制御信号Ｓ２１及び第２の通電制御信号Ｓ２２の電圧値によって決定される所定電流値となる。たとえば、定電流発生部２３ａのトランジスタＴ２１と定電流発生部２３ｂのトランジスタＴ２２として同一サイズのものを使用した場合には、それぞれのトランジスタＴ２１，Ｔ２２で発生する電流値が等しくなることから、出力制御信号線３２又は反転出力制御信号線３３から出力される電流値は、定電流発生部２３ａだけで発生する電流値の２倍となる。
【００５８】
このように、複数個の定電流発生部２３ａ，２３ｂを並列接続しても、差動電流出力型ディジタル／アナログ変換装置Ｂのダイナミックレンジを複数種類にすることができる。
【００５９】
【発明の効果】
本発明は、以上に説明したような形態で実施され、以下に記載されるような効果を奏する。
【００６０】
すなわち、請求項１に係る本発明では、定電流発生部とバイアス電圧調整部と差動電流出力部とを直列接続したアナログ出力回路を複数個有する差動電流出力型ディジタル／アナログ変換回路において、各アナログ出力回路に複数個の定電流発生部を設けるとともに、各定電流発生部に制御回路を接続し、同制御回路によって複数個の定電流発生部を同時又は選択的に使用するように制御しているため、一種類の差動電流出力型ディジタル／アナログ変換回路で複数種類のダイナミックレンジのアナログ信号出力を得ることができ、これにより、差動電流出力型ディジタル／アナログ変換回路の後段側にダイナミックレンジを変換するための電流変換回路を設ける必要がなくなって、回路規模や製造コストや消費電力の増大を防止することができる。
【００６１】
また、請求項２に係る本発明では、複数個の定電流発生部を直列接続するとともに、少なくとも一個の定電流発生部を定電流発生手段またはバイアス電圧調整手段に切替可能に構成しているため、切替によってアナログ信号出力のダイナミックレンジを変更することができるとともに、バイアス電圧調整手段として使用した場合には、他の定電流発生部のバイアス電圧を良好に調整することができるので、他の定電流発生部で発生する電流値の精度を向上させることができ、これにより、アナログ信号出力の精度を向上させることができる。
【００６２】
また、請求項３に係る本発明では、定電流発生部とバイアス電圧調整部と差動電流出力部とを直列接続したアナログ出力回路を複数個有する差動電流出力型ディジタル／アナログ変換装置において、各アナログ出力回路に複数個の定電流発生部を設けるとともに、各定電流発生部に制御回路を接続し、同制御回路によって複数個の定電流発生部を同時又は選択的に使用するように制御すべく構成しているため、一種類の差動電流出力型ディジタル／アナログ変換装置で複数種類のダイナミックレンジのアナログ信号出力を得ることができ、これにより、差動電流出力型ディジタル／アナログ変換装置の後段側にダイナミックレンジを変換するための電流変換回路を設ける必要がなくなって、回路規模や製造コストや消費電力の増大を防止することができる。
【００６３】
また、請求項４に係る本発明では、前記複数個の定電流発生部を直列接続するとともに、少なくとも一個の定電流発生部を定電流発生手段またはバイアス電圧調整手段に切替可能に構成しているため、切替によってアナログ信号出力のダイナミックレンジを変更することができるとともに、バイアス電圧調整手段として使用した場合には、他の定電流発生部のバイアス電圧を良好に調整することができるので、他の定電流発生部で発生する電流値の精度を向上させることができ、これにより、アナログ信号出力の精度を向上させることができる。
【図面の簡単な説明】
【図１】本発明に係る差動電流出力型ディジタル／アナログ変換装置を示す説明図。
【図２】アナログ出力回路及び制御回路を示す説明図。
【図３】差動電流出力型ディジタル／アナログ変換装置の入力信号と出力信号との関係を示したグラフ。
【図４】他の差動電流出力型ディジタル／アナログ変換装置を示す説明図。
【図５】従来の係る差動電流出力型ディジタル／アナログ変換装置を示す説明図。
【図６】従来のアナログ出力回路及び制御回路を示す説明図。
【符号の説明】Ａ 差動電流出力型ディジタル／アナログ変換装置１ アナログ出力回路２ 制御回路３ａ，３ｂ 定電流発生部４ バイアス電圧調整部５ 差動電流出力部６ 入力端子７ 出力端子８ 反転出力端子９ 通電制御信号線１０ 通電・バイアス制御信号線１１ バイアス制御信号線１２ 出力制御信号線１３ 反転出力制御信号線１４ 制御部１５ スイッチング部１６ 切替信号線１７ 反転切替信号線Ｔ１〜Ｔ５ トランジスタＴ６，Ｔ７ スイッチングトランジスタＳ１ 通電制御信号Ｓ２ 通電・バイアス制御信号
Ｓ３ バイアス制御信号
Ｓ４ 出力制御信号
Ｓ５ 反転出力制御信号
Ｓ６ 切替信号
Ｓ７ 切替信号
Ｄ１，Ｄ２ ダイナミックレンジ
Claims (4)
- 定電流発生部とバイアス電圧調整部と差動電流出力部とを直列接続したアナログ出力回路を複数個有する差動電流出力型ディジタル／アナログ変換回路において、
各アナログ出力回路に複数個の定電流発生部を設けるとともに、各定電流発生部に制御回路を接続し、同制御回路によって複数個の定電流発生部を同時又は選択的に使用するように制御することを特徴とする差動電流出力型ディジタル／アナログ変換回路。 - 前記複数個の定電流発生部を直列接続するとともに、少なくとも一個の定電流発生部を定電流発生手段またはバイアス電圧調整手段に切替可能に構成したことを特徴とする請求項１記載の差動電流出力型ディジタル／アナログ変換回路。
- 定電流発生部とバイアス電圧調整部と差動電流出力部とを直列接続したアナログ出力回路を複数個有する差動電流出力型ディジタル／アナログ変換装置において、
各アナログ出力回路に複数個の定電流発生部を設けるとともに、各定電流発生部に制御回路を接続し、同制御回路によって複数個の定電流発生部を同時又は選択的に使用するように制御すべく構成したことを特徴とする差動電流出力型ディジタル／アナログ変換装置。 - 前記複数個の定電流発生部を直列接続するとともに、少なくとも一個の定電流発生部を定電流発生手段またはバイアス電圧調整手段に切替可能に構成したことを特徴とする請求項３記載の差動電流出力型ディジタル／アナログ変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002351601A JP2004186999A (ja) | 2002-12-03 | 2002-12-03 | 差動電流出力型ディジタル／アナログ変換回路及び差動電流出力型ディジタル／アナログ変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002351601A JP2004186999A (ja) | 2002-12-03 | 2002-12-03 | 差動電流出力型ディジタル／アナログ変換回路及び差動電流出力型ディジタル／アナログ変換装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004186999A true JP2004186999A (ja) | 2004-07-02 |
Family
ID=32753469
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002351601A Pending JP2004186999A (ja) | 2002-12-03 | 2002-12-03 | 差動電流出力型ディジタル／アナログ変換回路及び差動電流出力型ディジタル／アナログ変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004186999A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007046159A1 (ja) * | 2005-10-17 | 2007-04-26 | Matsushita Electric Industrial Co., Ltd. | 電流加算型ｄａｃ |
-
2002
- 2002-12-03 JP JP2002351601A patent/JP2004186999A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007046159A1 (ja) * | 2005-10-17 | 2007-04-26 | Matsushita Electric Industrial Co., Ltd. | 電流加算型ｄａｃ |
| JPWO2007046159A1 (ja) * | 2005-10-17 | 2009-04-23 | パナソニック株式会社 | 電流加算型ｄａｃ |
| US7701373B2 (en) | 2005-10-17 | 2010-04-20 | Panasonic Corporation | Current steering DAC |
| JP4546539B2 (ja) * | 2005-10-17 | 2010-09-15 | パナソニック株式会社 | 電流加算型ｄａｃ |
| CN101292426B (zh) * | 2005-10-17 | 2011-04-06 | 松下电器产业株式会社 | 电流相加型dac |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4901706B2 (ja) | Ｄ／ａ変換器 | |
| JP2008071245A (ja) | 基準電流生成装置 | |
| US8058862B2 (en) | Reference voltage generation circuit | |
| JP2005333465A (ja) | サンプリングスイッチ | |
| JP2004504738A5 (ja) | ||
| KR920000177A (ko) | 반도체 집적회로장치 | |
| JP3621631B2 (ja) | 可変位相シフトクロック発生器 | |
| JPH10276070A (ja) | トリガ電圧調整の可能なシュミットトリガ回路 | |
| CN102314189A (zh) | 混合模式输入缓冲器、操作输入缓冲器的方法及集成电路 | |
| JP5458233B2 (ja) | 半導体記憶装置 | |
| JP3850470B2 (ja) | スルーレート制御駆動回路 | |
| JP2004159163A (ja) | ディジタル制御可変遅延回路 | |
| JP2004186999A (ja) | 差動電流出力型ディジタル／アナログ変換回路及び差動電流出力型ディジタル／アナログ変換装置 | |
| JP2000323991A5 (ja) | ||
| JP2004336772A5 (ja) | ||
| JP2010193041A (ja) | Ａ／ｄ変換回路及びサンプルホールドタイミング調整方法 | |
| JP2005026760A (ja) | タイミング信号発生回路および信号受信回路 | |
| US20030005018A1 (en) | Analog multiplication circuit | |
| US6940331B2 (en) | Delayed tap signal generating circuit for controlling delay by interpolating two input clocks | |
| JPH08274642A (ja) | Ｄａコンバ−タおよびｄａコンバ−タ装置 | |
| JP2008541589A (ja) | 集積ドライバ回路構造 | |
| JP2008131249A (ja) | 回路装置 | |
| US11463100B1 (en) | Digital-to-analog converter and digital-to-analog conversion method thereof | |
| JP3744127B2 (ja) | 半導体集積回路 | |
| JP2985815B2 (ja) | 定電圧回路及びそれを利用したｄａ変換回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040818 |