JP2005057763A5 - - Google Patents

Claims (20)

1. 直列接続された第一および第二のゲインステージと、
   前記第二のゲインステージおよび変換回路の出力との間に配置された切替手段とを含み、
   前記第一のゲインステージのゲインは前記第二のゲインステージのゲインより大きく、
   前記第二のゲインステージの帯域幅は前記第一のゲインステージの帯域幅より大きい、電圧変換回路。
2. 前記第一のゲインステージのゲインは前記変換回路の出力における出力電圧および前記第一のゲインステージの入力が受け取る基準電圧との差を所定回数の前記出力電圧について平均したものによって決まり、
   前記第二のゲインステージの帯域幅は前記出力電圧の最大瞬時周波数によって決まる、請求項１に記載の電圧変換回路。
3. 前記切替手段がＭＯＳトランジスタを含む、請求項１または２に記載の電圧変換回路。
4. 前記第二のゲインステージが第一の電流ソースに直列接続されたＭＯＳトランジスタを含む、請求項１乃至３のいずれかに記載の電圧変換回路。
5. 前記第二のゲインステージがもう一つの電流ソースを含み、
   前記ゲインステージＭＯＳトランジスタが前記第一およびもう一つの電流ソースとの間に直列接続された、
   請求項４に記載の電圧変換回路。
6. 前記第一およびもう一つの電流ソースがＣＭＯＳトランジスタを含む、請求項５に記載の電圧変換回路。
7. 前記第一のゲインステージが前記変換回路の出力に接続されたフィードバック入力を備えるフィードバック増幅器を含む、請求項１乃至６のいずれかに記載の電圧変換回路。
8. もう一つの第二のゲインステージと、
   前記もう一つの第二のゲインステージおよび前記変換回路の出力との間に配置されたもう一つの切替手段と、
   をさらに含む、請求項１乃至７のいずれかに記載の電圧変換回路。
9. 前記もう一つの第二のゲインステージは前記第二のゲインステージのＭＯＳトランジスタとは導電型が反対のＭＯＳトランジスタを含み、
   前記もう一つの切換手段は前記切換手段のＭＯＳトランジスタとは導電型が反対のＭＯＳトランジスタを含む、請求項８に記載の電圧変換回路。
10. 前記第一のゲインステージと前記第二のゲインステージとの間、および前記第一のゲインステージと前記もう一つの第二のゲインステージとの間のそれぞれに接続されたレベルシフタ回路を含む、請求項８または９に記載の電圧変換回路。
11. 第一および第二のゲインステージを直列接続して前記第二のゲインステージおよび出力端子との間に配置された切替手段を提供し、
    前記第一のゲインステージを前記第二のゲインステージよりゲインが大きくなるよう選択し、
    前記第二のゲインステージを前記第一のゲインステージより帯域幅が大きくなるよう選択する、電圧変換方法。
12. 前記第一のゲインステージのゲインは前記電圧変換より起こる出力電圧および前記第一のゲインステージの入力に供給される基準電圧との差を所定回数の前記出力電圧について平均したものによって決まり、
    前記第二のゲインステージの帯域幅は前記出力電圧の最大瞬時周波数によって決まる、
    請求項１１に記載の電圧変換方法。
13. 前記切替手段がＭＯＳトランジスタを含むよう選択される、請求項１１又は１２に記載の電圧変換方法。
14. 前記第二のゲインステージが第一の電流ソースに直列接続されたＭＯＳトランジスタを含むよう選択される、請求項１１乃至１３のいずれかに記載の電圧変換方法。
15. 前記第二のゲインステージがもう一つの電流ソースを含むよう選択され、
    前記ゲインステージＭＯＳトランジスタが前記第一およびもう一つの電流ソースとの間に直列接続される、請求項１４に記載の電圧変換方法。
16. 前記第一およびもう一つの電流ソースがＣＭＯＳトランジスタを含むよう選択される、請求項１５に記載の電圧変換方法。
17. 前記第一のゲインステージが前記出力端子に接続されたフィードバック入力を備えるフィードバック増幅器含むよう選択される、請求項１１乃至１６のいずれかに記載の電圧変換方法。
18. もう一つの第二のゲインステージと、
    前記もう一つの第二のゲインステージおよび前記出力端子との間に配置されたもう一つの切替手段とを提供する、
    請求項１１乃至１７のいずれかに記載の電圧変換方法。
19. 前記もう一つの第二のゲインステージを前記第二のゲインステージのＭＯＳトランジスタとは導電型が反対のＭＯＳトランジスタとして提供し、
    前記もう一つの切換手段を前記切換手段のＭＯＳトランジスタとは導電型が反対のＭＯＳトランジスタとして提供する、
    請求項１８に記載の電圧変換方法。
20. 前記第一のゲインステージと前記第二のゲインステージとの間、および前記第一のゲインステージと前記もう一つの第二のゲインステージとの間のそれぞれに接続されたレベルシフタ回路を提供する、
    請求項１１乃至１９のいずれかに記載の電圧変換方法。