JP2004172368A

JP2004172368A - 静電気保護素子およびその特性調整方法

Info

Publication number: JP2004172368A
Application number: JP2002336421A
Authority: JP
Inventors: Takaharu Nagae; 隆治永江; Tokuji Nishino; 徳次西野; Takuya Fujimaru; ▲琢▼也藤丸; Koji Yasumura; 浩治安村; Shoichi Ikebe; 庄一池▲邉▼
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2002-11-20
Filing date: 2002-11-20
Publication date: 2004-06-17

Abstract

【課題】静電容量を大きくすることなく、また既存のセラミック材料を用いて、低バリスタ電圧の静電気保護素子およびその特性調整方法を提供する。
【解決手段】バリスタセラミック１ａからなる基材部１の両端に第１、第２の電極２，３を形成した静電気保護素子において、基材部１のバリスタセラミック１ａ中に金属導電体１ｂの粒子を分散させた静電気保護素子１０。静電気保護素子１０の基材部１を構成するバリスタセラミック１ａのバリスタ電圧、静電容量、および電圧非直線指数を、バリスタセラミック１ａに分散させる金属導電体１ｂの粒子の添加量により調整する。
【選択図】図１

Description

【０００１】
【発明の属する技術分野】
本発明は、例えば電気回路における過電圧に対する保護のために用いられる静電気保護素子およびその特性調整方法に関する。
【０００２】
【従来の技術】
静電気保護素子は、最近の電子機器の超小型化、省電力化の推進等により機器の低電圧化が進むなか、高電圧サージからの保護だけでなく、静電気による機器搭載ＩＣ等の誤動作や破壊の防止が重要課題となっている。
【０００３】
携帯電話やノートパソコンあるいは携帯型情報端末機器といった電子機器は、外部からの信号を受けるための様々な入出力端子を持つため、インターフェースケーブルの接続時等の静電気放電が直接、内部回路に損傷を与える。さらに携帯電話の場合、入出力端子だけでなく、アンテナ部分からの静電気放電も問題になってきている。
【０００４】
このような信号回路、またはアンテナ回路等の静電気放電対策用部品であるバリスタは、低電圧駆動回路に対応できるバリスタ電圧を有するものが求められている。
【０００５】
図１２は、従来の一般的な静電気保護素子の構造を示す一部切欠斜視図である。この図に示されているように、従来の静電気保護素子は、セラミック層１００の内部に長方形状の内部電極層１０１ａと１０１ｂとを所定の間隔を隔てて交互に、かつ内部電極層１０１ａ，１０１ｂとが相対向する端面に露出するように積層し、積層体の両端面に外部電極１０２を形成したものである。図１２には、内部電極層１０１ａ，１０１ｂをそれぞれ１つのみ図示しているが、実際には、複数の内部電極層１０１ａ，１０１ｂを交互に複数配置することもある。
【０００６】
バリスタの電気特性を表すものとして、バリスタ電圧Ｖ_１ｍＡ（バリスタに１ｍＡの電流が流れるときの印加電圧）と静電容量Ｃがある。バリスタは、電極にかかる電圧がバリスタ電圧Ｖ_１ｍＡ以下の電圧では静電容量Ｃのコンデンサとして動作し、バリスタ電圧Ｖ_１ｍＡを境として、それ以上では急激に電流が流れる抵抗として動作する。ちなみに、バリスタ電圧Ｖ_１ｍＡ以下の場合のバリスタの静電容量Ｃは、次式で表される。
【０００７】
Ｃ＝ε_０ε_ｒＳ／ｔ・・・・（式１）
ここで、ε_０は真空の誘電率、ε_ｒは誘電材料の比誘電率、Ｓは内部電極層の重なりの部分の面積（内部電極の対が２以上の場合はそれらの重なりの部分の面積の総和）、ｔは内部電極層の重なりの部分の間隙の寸法である。
【０００８】
上述したように、最近の電子機器に搭載される回路の低電圧化に伴って、バリスタ電圧を低くすることが課題となっているが、そのためには、バリスタセラミックの材料特性を改善してバリスタ電圧を下げるか、内部電極の間隔を狭くする手段がある。
【０００９】
例えば、特開平６−３１４６０２号公報（特許文献１）には、セラミック基体内に、両側の外部電極に対して電気的に接続される一対の内部電極を設け、その一対の内部電極間の間隔を狭くすることにより、バリスタ電圧を低くできるセラミック電子部品が開示されている。
【００１０】
【特許文献１】
特開平６−３１４６０２号公報
【００１１】
【発明が解決しようとする課題】
しかしながら、前掲の（特許文献１）の構造のセラミック電子部品においても、内部電極間の間隔を狭くすることには限界があり、あまり狭くすると、前記の（式１）で示されるように、静電容量Ｃが大きくなって、回路上、問題がある。
【００１２】
バリスタセラミックの材料を低バリスタ電圧用に開発することも手段の一つであるが、従来の構成のバリスタでは、それ以上にバリスタ電圧を下げることはできない。
【００１３】
本発明は、静電容量を大きくすることなく、また既存のセラミック材料を用いて、低バリスタ電圧の静電気保護素子およびその特性調整方法を提供することを目的とする。
【００１４】
【課題を解決するための手段】
本発明の静電気保護素子においては、静電気保護素子の基材部を構成するバリスタセラミック中に、金属導電体の粒子を分散させたものである。
【００１５】
この発明によれば、静電容量を大きくすることなく、また既存のセラミック材料を用いて、低バリスタ電圧の静電気保護素子が得られる。
【００１６】
【発明の実施の形態】
本発明の請求項１に記載の発明は、バリスタセラミックからなる基材部の両端に電極を形成した静電気保護素子において、前記基材部のバリスタセラミック中に金属導電体の粒子を分散させたことを特徴とする静電気保護素子としたものであり、バリスタセラミックの粒子に接している金属導電体の粒子が、電極間に印加される電圧による電荷を移動させるため、電極間の距離が短縮されたものと見なすことができる。このため、基材部の材料がバリスタセラミックのみの場合に比較して、金属導体の混合比率に応じてバリスタ電圧が低くなるという作用を有する。
【００１７】
請求項２に記載の発明は、前記基材部の表面層をバリスタセラミックとし、内部をバリスタセラミック中に一様に金属導電体の粒子を分散させた構成としたことを特徴とする請求項１記載の静電気保護素子としたものであり、基材部の表面には金属導電体の粒子が露出しないため、電極のメッキ時に、表面にメッキ層が形成されることが防止されるという作用を有する。
【００１８】
請求項３に記載の発明は、前記基材部のバリスタセラミック中に部分的に金属導電体の粒子を分散させた構成としたことを特徴とする請求項１記載の静電気保護素子としたものであり、バリスタ電圧や静電容量を任意に調整できるという作用を有する。
【００１９】
請求項４に記載の発明は、前記基材部の中途部の断面積を電極近傍の断面積よりも小さくしたことを特徴とする請求項１から３のいずれかの項に記載の静電気保護素子としたものであり、電極間の誘電体の体積が減少することにより、静電容量が低くなるという作用を有する。
【００２０】
請求項５に記載の発明は、静電気保護素子の基材部を構成するバリスタセラミックのバリスタ電圧、静電容量、および電圧非直線指数を、バリスタセラミックに分散させる金属導体の粒子の添加量により調整することを特徴とする静電気保護素子の特性調整方法としたものであり、予め金属導体の添加量とバリスタ特性の関係を測定しておくことにより、任意のバリスタ特性を実現できるという作用を有する。
【００２１】
以下、本発明の実施の形態について、図１から図１１を用いて説明する。
【００２２】
（実施の形態１）
図１は本発明の実施の形態１に係る静電気保護素子の断面図を示し、図２は本発明の実施の形態１における積層前の成形体シートの構成を示す分解斜視図、図３は本発明の実施の形態１の製造工程を示すフローチャートである。
【００２３】
図１において静電気保護素子１０は、バリスタセラミック１ａと金属導電体１ｂの粒子の混合体からなる基材部１と、基材部１の両端に形成された、銀３ａの層とニッケルメッキ３ｂの層とスズメッキ３ｃの層からなる第１および第２の電極２，３から構成されている。なお、基材部１は積層構造でも、バルク構造でも良い。
【００２４】
この静電気保護素子１０の製造方法を、図２および図３を用いて説明する。なお、図２には静電気保護素子１０の１個分の構成を示しているが、実際には、広い成形体シートに多数個分を同時に形成して途中の工程で静電気保護素子単体に切断する。
ステップＳ１：配合
所定量のバリスタセラミック原料と精製水を秤量し、粉砕用玉石入りのプラスチック容器に投入する。バリスタセラミック原料は、ＺｎＯを主成分とし、これに微量のＰｒ_６Ｏ_１１とＣｏＯおよびＣａＣＯ_３を加えたものとする。
ステップＳ２：混合
バリスタセラミック原料と精製水の入ったプラスチック容器を、回転台を用いて回転混合し、バリスタセラミック原料を粉砕する。
ステップＳ３：乾燥
混合終了後に、粉砕用玉石を残し、バリスタセラミック原料と精製水が混合されたスラリーのみをステンレス製容器に移す。スラリーの入ったステンレス製容器を乾燥機にかけ、水分を蒸発、乾燥させる。
ステップＳ４：混練
所定量の乾燥したバリスタセラミック混合原料と有機溶剤および有機バインダーを粉砕用玉石入りプラスチック容器に投入し、混練する。有機溶剤としては、酢酸ブチル、ブトキシエタノールを用いる。有機バインダーとしては、ビヒクル、ブチルベンジルフタレート（ＢＢＰ）を用いた。
ステップＳ５：脱泡
バリスタセラミック混合原料と有機溶剤および有機バインダーを混練したスラリーをプラスチック容器に移し、低回転数で回転し、脱泡する。
ステップＳ６：成形体シート成型
ドクターブレード装置を用いて、シート厚み０．９ｍｍの成形体シートを形成する。
ステップＳ７：シート切断
成形体シートを１５０ｍｍ×１５０ｍｍに切断する。
ステップＳ１’：配合
所定量のバリスタセラミック原料と金属導電体と精製水を秤量し、粉砕用玉石入りのプラスチック容器に投入する。バリスタセラミック原料は、ＺｎＯを主成分とし、これに微量のＰｒ_６Ｏ_１１とＣｏＯおよびＣａＣＯ_３を加えたものとする。金属導電体としては、Ｐｔ，Ａｇ，Ｐｄ，Ａｇ−Ｐｄ，Ａｇ−Ｐｄ−Ｐｔ等の抵抗率の低い金属を使用する。
ステップＳ２’：混合
バリスタセラミック原料と金属導電体原料と精製水の入ったプラスチック容器を、回転台を用いて回転混合し、バリスタセラミック原料および金属導電体原料を粉砕する。
ステップＳ３’：乾燥
混合終了後に、粉砕用玉石を残し、バリスタセラミック原料および金属導電体原料と精製水が混合されたスラリーのみをステンレス製容器に移す。スラリーの入ったステンレス製容器を乾燥機にかけ、水分を蒸発、乾燥させる。
ステップＳ４’：混練
所定量の乾燥したバリスタセラミック混合原料および金属導電体原料と有機溶剤および有機バインダーを粉砕用玉石入りプラスチック容器に投入し、混練する。有機溶剤としては、酢酸ブチル、ブトキシエタノールを用いる。有機バインダーとしては、ビヒクル、ブチルベンジルフタレート（ＢＢＰ）を用いた。
ステップＳ５’：脱泡
バリスタセラミック混合原料および金属導電体原料と有機溶剤および有機バインダーを混練したスラリーをプラスチック容器に移し、低回転数で回転し、脱泡する。
ステップＳ６’：成形体シート成型
ドクターブレード装置を用いて、シート厚み０．９ｍｍの成形体シートを形成する。
ステップＳ７’：シート切断
成形体シートを１５０ｍｍ×１５０ｍｍに切断する。
ステップＳ８：組込
成形体シート１１〜１３のうち、金属導電体原料が混入された金属導電体シート１４を組み込む成形体シート１３に穴１３ａを開け、そこに金属導電体シート１４を組み込む。
ステップＳ９：シート積層
積層機で、プレーンの成形体シート１１，１２と、金属導電体シート１４を組み込んだ成形体シート１３を積層する。
ステップＳ１０：チップ切断
切断機を用いて、積層した成形体シートを所定のチップ形状に切断する。
ステップＳ１１：面取り
切断したチップ積層体のエッジの角を取るために、プラスチック容器にチップ積層体を入れ、プラスチック容器を回転させ、チップ積層体同士をぶつけ合わせることで面取りを行う。
ステップＳ１２：脱バインダ
面取り加工したチップ積層体を６００℃で１時間程度焼成し、チップ積層体を構成する成形体シートに含まれる有機バインダを分解除去する。
ステップＳ１３：焼成
蓋付きの焼成容器に脱バインダしたチップ積層体を入れ、１２５０〜１３５０℃の温度で１時間程度焼成する。
ステップＳ１４：電極形成
焼成したチップ積層体の両端面に電極塗布治具を用いてＡｇペーストを塗布し、６００〜８００℃の焼き付け温度で焼成した後、銀３ａの膜上に、ニッケルメッキ３ｂを施し、さらにその上にスズメッキ３ｃの膜を形成する。
ステップＳ１５：特性選別
出来上がった静電気保護素子の特性を測定し、バリスタ電圧、静電容量等の大きさで分別する。
【００２５】
以上の工程により、表面がバリスタセラミック１ａであり、内部がバリスタセラミック１ａと金属導電体１ｂの混合体である基材部１を有する静電気保護素子１０が得られる。基材部１の表面に金属導電体１ｂが露出しないようにバリスタセラミック１ａのみの材料で形成したのは、ステップＳ１４の電極形成時に、金属導電体１ｂにメッキ層が付着して、第１、第２の電極２，３間に電圧を印加したときに表層に漏れ電流が流れないようにするためである。
【００２６】
なお、図２には、成形体シート１１，１２，１３の３枚の積層体の例を示したが、枚数は任意である。
【００２７】
（表１）は、幅が０．５ｍｍ、高さが０．５ｍｍ、長さ（第１、第２の電極２，３間の長さ）が１ｍｍの積層型チップバリスタにおける金属添加量（ｖｏｌ％）とバリスタ特性の関係を示すものである。また、図４（ａ）は金属添加量とバリスタ電圧Ｖ_１ｍＡおよび静電容量Ｃ（ｐＦ）の関係、図４（ｂ）は金属添加量と非直線性指数α（Ｖ_１ｍＡ／Ｖ_１ｍＡ）の関係をそれぞれ示すグラフ、図５は積層型チップバリスタの第１、第２の電極２，３間に印加される電圧と電流の関係を示すグラフである。
【００２８】
【表１】

【００２９】
これらの表および図からわかるように、金属添加量が多くなるにつれ、バリスタ電圧が低くなり、静電容量は大きくなっている。金属添加量が５０Ｖｏｌ％を超えると、金属導電体の粒子同士が接触するようになり、図５の一点鎖線で示すように、バリスタ電圧Ｖ_１ｍＡ以下でも第１、第２の電極２，３間が抵抗体の性質を持つようになる。すなわち、バリスタ特有の非直線性が失われる。
【００３０】
そこで、バリスタとして使用できるのは、非直線性指数αが１０以上である金属添加量５０Ｖｏｌ％以下となる。これにより、バリスタセラミックの材料選定のみでは不可能であったバリスタ電圧よりも低いバリスタ電圧をもつ静電気保護素子を製造することができる。
【００３１】
（実施の形態２）
図６〜図９は、それぞれ本発明の実施の形態２に係る静電気保護素子の例を示す断面図である。この実施の形態２においては、金属導電体１ｂをバリスタセラミック１ａに混合する層を、実施の形態１のように一様ではなく、部分的に形成したものである。
【００３２】
図６の静電気保護素子２０においては、第１、第２の電極２，３間の中間部のみに金属導電体１ｂが分散した部分を形成している。
【００３３】
図７の静電気保護素子３０においては、第１、第２の電極２，３の近傍のみに金属導電体１ｂが分散した部分を形成している。
【００３４】
図８の静電気保護素子４０においては、基材部１の厚み方向の中間部に金属導電体１ｂが分散した部分を形成している。
【００３５】
図９の静電気保護素子５０においては、基材部１の上下部分の近傍に金属導電体１ｂが分散した部分を形成している。
【００３６】
なお、静電気保護素子２０，３０，４０，５０は、その用途や、仕様などによって、適宜選択する。
【００３７】
（実施の形態３）
図１０は、本発明の実施の形態３に係る静電気保護素子６０の例を示す断面図である。
【００３８】
この実施の形態３においては、基材部１の長さ方向の中途部分の断面積を小さくしたものである。前掲の（式１）によれば、第１、第２の電極２，３の面積Ｓが小さくなれば、静電容量Ｃが小さくなるので、低静電容量の静電気保護素子が得られることになる。
【００３９】
なお、図示しないが、基材部１の長手方向に直交する方向にスリットを形成することでも、断面積を小さくする効果がある。
【００４０】
（実施の形態４）
図１１は、本発明の実施の形態４の構造を示す透視図である。この実施の形態では、一つの基材部１の両端面にそれぞれ第１の電極２Ａ，２Ｂ、第２の電極３Ａ，３Ｂを設けて、複数の電気回路を保護することができるようにしている。
【００４１】
その製造方法については、図３のフローチャートにおいて、ステップＳ１０のチップ切断時に２個分を単位に切断し、ステップＳ１４の電極形成時に、２つの電極を形成することで、同様に製造することができる。
【００４２】
この実施の形態４においても、実施の形態２の構成を適用することができる。
【００４３】
【発明の効果】
以上のように本発明の請求項１に記載の発明によれば、基材部のバリスタセラミック中に金属導電体の粒子を分散させたことにより、基材部の材料がバリスタセラミックのみの場合に比較して、金属導体の混合比率に応じてバリスタ電圧が低くなるため、低バリスタ電圧の静電気保護素子を実現することができる。
【００４４】
請求項２に記載の発明によれば、基材部の表面層をバリスタセラミックとし、内部をバリスタセラミック中に一様に金属導電体の粒子を分散させた構成としたことにより、基材部の表面には金属導電体の粒子が露出しないため、電極のメッキ時に、表面にメッキ層が形成されることがなく、基体部表面から漏れ電流によるバリスタ特性の悪化を防止することができる。
【００４５】
請求項３に記載の発明によれば、基材部のバリスタセラミック中に部分的に金属導電体の粒子を分散させた構成としたことにより、バリスタ電圧や静電容量を任意に調整することができる。
【００４６】
請求項４に記載の発明によれば、基材部の中途部の断面積を電極近傍の断面積よりも小さくしたことにより、電極間の誘電体の体積が減少するため、低静電容量の静電気保護素子を得ることができる。
【００４７】
請求項５に記載の発明によれば、静電気保護素子の基材部を構成するバリスタセラミックのバリスタ電圧、静電容量、および電圧非直線指数を、バリスタセラミックに分散させる金属導体の粒子の添加量により調整することにより、予め金属導体の添加量とバリスタ特性の関係を測定しておけば、任意のバリスタ特性を実現することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１に係る静電気保護素子の断面図
【図２】本発明の実施の形態１における積層前の成形体シートの構成を示す分解斜視図
【図３】本発明の実施の形態１の製造工程を示すフローチャート
【図４】本発明の実施の形態１における積層バリスタの金属添加量によるバリスタ特性の変化を示すグラフ
【図５】本発明の実施の形態１における印加電圧と電流の関係を示すグラフ
【図６】本発明の実施の形態２に係る静電気保護素子の例を示す断面図
【図７】本発明の実施の形態２に係る静電気保護素子の例を示す断面図
【図８】本発明の実施の形態２に係る静電気保護素子の例を示す断面図
【図９】本発明の実施の形態２に係る静電気保護素子の例を示す断面図
【図１０】本発明の実施の形態３に係る静電気保護素子の例を示す断面図
【図１１】本発明の実施の形態４の構造を示す透視図
【図１２】従来の静電気保護素子の構成を示す一部切欠透視図
【符号の説明】
１基材部
１ａバリスタセラミック
１ｂ金属導電体
２，２Ａ，２Ｂ第１の電極
３，３Ａ，３Ｂ第２の電極
３ａ銀
３ｂニッケルメッキ
３ｃスズメッキ
１０，２０，３０，４０，５０，６０，７０静電気保護素子
１１，１２，１３成形体シート
１３ａ穴
１４金属導電体シート

Claims

バリスタセラミックからなる基材部の両端に電極を形成した静電気保護素子であって、
前記基材部のバリスタセラミック中に金属導電体の粒子を分散させたことを特徴とする静電気保護素子。
前記基材部の表面層をバリスタセラミックとし、内部をバリスタセラミック中に一様に金属導電体の粒子を分散させた構成としたことを特徴とする請求項１記載の静電気保護素子。
前記基材部のバリスタセラミック中に部分的に金属導電体の粒子を分散させた構成としたことを特徴とする請求項１記載の静電気保護素子。
前記基材部の中途部の断面積を電極近傍の断面積よりも小さくしたことを特徴とする請求項１から３のいずれかの項に記載の静電気保護素子。
静電気保護素子の基材部を構成するバリスタセラミックのバリスタ電圧、静電容量、および電圧非直線指数を、バリスタセラミックに分散させる金属導体の粒子の添加量により調整することを特徴とする静電気保護素子の特性調整方法。