JP2004163698A

JP2004163698A - 電子線描画方法、電子線描画方法を用いて作成した原盤をもとに製作したスタンパ用金型、およびスタンパ用金型で製作した情報記録媒体

Info

Publication number: JP2004163698A
Application number: JP2002330056A
Authority: JP
Inventors: Shigeru Fujita; 滋藤田; Yasuhide Fujiwara; 康秀藤原
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 2002-11-13
Filing date: 2002-11-13
Publication date: 2004-06-10

Abstract

【課題】ハードディスク、光ディスク、光磁気ディスクなどの情報記録媒体の原盤由来のノイズ成分、特に、レジスト面荒れ領域に由来するノイズ成分の低減化をはかる電子線描画方法を提供する。
【解決手段】メディアの原盤となる電子線描画の被加工物は、基板１とレジスト層２と、レジスト表面層３で構成される。ここで、レジスト層２とレジスト表面層３とは、一層であり、説明の便宜上分割してある。被加工物に露光し潜像形成後（ＥＢ露光後）、現像前に、レジスト表面層３を除去（面荒れ領域除去）する。レジスト表面層３の除去には、チャージアップが発生しないように、オゾン分解アッシング処理を用いる。レジスト表面層３の除去後、現像をする。
【選択図】図７

Description

【０００１】
【発明の属する技術分野】
本発明は、ハードディスク、光ディスク、光磁気ディスクなどの情報記録媒体の原盤由来のノイズ成分の低減化をはかる電子線描画方法、特に、レジスト面荒れ領域の除去と研磨基板の高精度表面荒さの維持を両立させる電子線描画方法、この電子線描画方法を用いて作成した原盤をもとに製作したスタンパ用金型、およびスタンパ用金型で製作した情報記録媒体に関する。
【０００２】
【従来の技術】
従来、半導体集積回路や波長分割多重光通信用デバイスなどの超微細光学素子のマイクロ加工プロセス分野では、０．１μｍ以下の溝幅で高アスペクト比（１０〜６０）を狙った開発が進められてきた。
【０００３】
すなわち、数ｎｍオーダのビーム径の電子線と５０ＫｅＶ以上の高加速電圧条件を組み合わせて、ミクロンオーダ（１μｍ〜３μｍ）のレジスト厚みを対象としていた。
【０００４】
２００６年頃をターゲットにした国家プロジェクトに於いても７０ｎｍ（０．０７μｍ）のノードデザインであり、やはりレジストの厚みは１μｍ以上の領域である。この技術分野では、入射電子線がレジスト層を透過して基板面からの後方散乱電子がレジスト表面近傍まで影響を与える現象は考慮する必要が無かった。
【０００５】
しかしながら、書き換え可能型ＤＶＤ（光ディスク）以降の大容量メディア用原盤作成工程では、従来からのレーザ波長とレンズ特性（ＮＡ）で制約される光絞り径では対応困難になってきている。そこで、各社、様々な工夫を凝らして開発を進めている。
【０００６】
このような背景により、近年、微細パータン形成において圧倒的な加工マージンを有する電子線描画技術の利用の試みが始められている。
【０００７】
書き換え可能型光メディアや光ピックアップガイド用溝部を有するハードディスク（ＨＤ）では、そのパターン深さは３０ｎｍ以下が要求されている。この値は従来、電子線描画分野では殆ど経験のない領域である。
【０００８】
従来技術として、特許文献１に電子ビームを用いた記録媒体製造用原盤の製造方法が記載されている。また、浅いパターンを形成する場合、厚めのレジスト層に開口パターンを設けそれをマスクにして、基板をエッチングしてパターンを作る方法が、非特許文献１に記載されている。
【０００９】
【特許文献１】
特開平１１−２８３２８２号公報
【非特許文献１】
パイオニア（株）ＴｅｔｓｕｙａＩｉｄａ、ＭａｓａｈｉｒｏＫａｔｓｕｍｕｒａ氏発表、ＩＳＯＭ２００１１０月論文「ＰＲＯＧＲＥＳＳＯＦＨＩＧＨ−ＤＥＮＳＩＴＹＭＡＳＴＥＲＩＮＧＵＳＩＮＧＡＮＥＬＥＣＴＲＯＮＢＥＡＭＲＥＣＯＲＤＥＲ」ｐ．６６−６７
【００１０】
非特許文献１に記載の方法での欠点並びにプロセス面での難しさは基板エッチングに伴う副作用、即ちディスク面のボトム部に当たる領域の面荒れ現象である。ランド部の面荒れを除去すべく基板も同時にエッチングすると、条件を選定しても超平滑面の研磨基板の面荒さに到底及ばないことは公知である。
【００１１】
電子線による連続描画方式の難しさは、２５ＧＢ／５インチ以上の記録容量の原盤での溝ピッチは０．３μｍ以下であり、溝幅は０．１５μｍ以下かつ深さ０．０２５μｍ（２５ｎｍ）が要求される。この密度を有しかつ、連続的に一筆書きモード（連続描画）で実施する必要がある。
【００１２】
何故ならば、ディスク面には時間情報が組み込まれた蛇行ガイド溝（ウオブル仕様Ｍｉｎ．２ＭＨｚ基準クロック周波数）を刻むことが要求される。従来の電子線描画は数十ｎｍオーダのビームを所定の領域内をベクタースキャンやベクタースキャンモードといった塗り重ね方式でおこなうのが一般的である。
【００１３】
この方式では、通常、１００ｍｍ／ｓオーダの描画速度が限界である。１枚の描画を完了するのに約１００時間以上を費やさざるを得ない。従って、少なくとも１ｍ／ｓ以上の速度、即ち、１０時間以下で露光が完了するためにはワークの高速度回転と先述の一筆書きモードは回避できない。しかも、溝の内壁荒れやランド部の表面荒さやうねりはすべて信号ノイズ成分を助長し、Ｃ／Ｎの低減をもたらす。従って、レジスト層内での電子散乱領域生成の細かな制御が必要となる。
【００１４】
高速化のために大電流でかつ高エネルギー（高加速電圧）を、適用すると基板からの一次電子の後方散乱の影響がでてくる。この影響はレジスト厚みが薄くなればなる程、顕著になるといった厄介な問題を抱えることになる。
【００１５】
以上、従来の技術を説明したが、記録容量の急激な増大に伴い、薄膜で狭ピッチな高密度パターン形状配置が要求され、従来技術より遙かに微少なサイズのエッジラフネス、表面荒さが要望されている。
【００１６】
しかしながら、各社ともに、レジスト感度、レジスト分子量、電子線加速電圧などのプロセス条件の最適化を図るべく鋭意研究しているが、未だ、解決に至っていない。
【００１７】
また、２０ｎｍ〜１００ｎｍオーダの薄膜領域では電子線の後方散乱の影響が大きく、この電子線の後方散乱の回避が困難であるという事実がある。この現象を前提として、良好な最終パターン形状を得られるようなレジスト構成とプロセス構成の実施可能な技術が望まれている。
【００１８】
【発明が解決しようとする課題】
本発明は、上記問題点に鑑みてなされたものであり、ハードディスク、光ディスク、光磁気ディスクなどの情報記録媒体の原盤由来のノイズ成分の低減化をはかる電子線描画方法、特に、レジスト面荒れ領域の除去と研磨基板の高精度表面荒さの維持を両立させる電子線描画方法、この電子線描画方法を用いて作成した原盤をもとに製作したスタンパ用金型、およびスタンパ用金型で製作した情報記録媒体を提供することを目的とする。
【００１９】
【課題を解決するための手段】
上記目的を達成するために、請求項１記載の発明は、電子線描画装置を用いた半導体集積回路素子や超微細光学素子などに代表される微細加工プロセスにおいて、電子線描画方法は、メディア原盤となるレジスト層を有する基板に、電子線照射により潜像パターンを形成し、前記潜像パターンの表面近傍のレジスト表面層を所定の厚みだけ除去することを特徴としている。
【００２０】
請求項２記載の発明は、請求項１記載の発明において、前記レジスト表面層の数ｎｍの厚みのみを精度よく除去するために、アッシング処理を用いることを特徴としている。
【００２１】
請求項３記載の発明は、請求項１記載の発明において、前記レジスト層は１層であり、前記レジスト層を露光した直後に、前記レジスト表面層を所定の厚みだけ除去し、その後に現像することを特徴としている。
【００２２】
請求項４記載の発明は、請求項１記載の発明において、前記レジスト層は１層であり、前記レジスト層を露光し、現像し、現像直後に、前記レジスト表面層を所定の厚みだけ除去することを特徴としている。
【００２３】
請求項５記載の発明は、請求項３記載の発明において、現像前の前記レジスト表面層の除去は、前記レジスト層全面に、オゾンアッシング処理を用いることを特徴としている。
【００２４】
請求項６記載の発明は、請求項４記載の発明において、現像後の前記レジスト表面層の除去は、前記基板へのエッチング作用を避けるため、前記レジスト層全面に、プラズマアッシング処理を用いることを特徴としている。
【００２５】
請求項７記載の発明は、請求項１記載の発明において、前記レジストは上層、中間層、下層、で構成される３層であり、前記上層、前記中間層、前記下層の全層を同時露光した後に、前記上層を現像し、前記上層をマスクとして前記中間層をエッチングし、前期上層を除去し、さらに前記中間層をマスクとして、前記下層の現像を行った後に、前記中間層を除去して所望のパターンを得ることを特徴としている。
【００２６】
請求項８記載の発明は、請求項７記載の発明において、前記中間層のエッチングは、異方性ドライエッチングであることを特徴としている。
【００２７】
請求項９記載の発明は、請求項７記載の発明において、前記下層での潜像形成を阻害しないために、前記中間層はレジストの原子量に近い材質でかつ発熱やイオン衝突が無い工程で形成することを特徴としている。
【００２８】
請求項１０記載の発明は、請求項１、２、３および５に記載された電子線描画方法で作成されたメディア原盤をもとに製作されるスタンパ用金型であることを特徴としている。
【００２９】
請求項１１記載の発明は、請求項１、２、４および６に記載された電子線描画方法で作成されたメディア原盤をもとに製作されスタンパ用金型であることを特徴としている。
【００３０】
請求項１２記載の発明は、請求項１、２、７、８および９に記載された電子線描画方法で作成されたメディア原盤をもとに製作されるスタンパ用金型であることを特徴としている。
【００３１】
請求項１３記載の発明は、請求項１０から１２のいずれか１項に記載のスタンパ用金型を使用し、情報記録用パターンを転写して製作される情報記録媒体であることを特徴としている。
【００３２】
【発明の実施の形態】
以下、添付図面を参照し、本発明の実施形態を詳細に説明する。
【００３３】
片面１０Ｇｂｙｔｅ以上の大容量光ディスクに代表される情報記録媒体の原盤作製用の露光装置では、その光源が従来のレーザから電子線に移行しつつある。本発明は、電子線描画装置（露光装置）を用いる工程に於いて、ノイズレベル低減を狙うべく考案された方法（プロセス）に関するものである。
【００３４】
特に、基板からの後方散乱電子線により形成されるレジスト最表面層の面荒れ現象を回避することを主眼としている。１００ｎｍ以下の薄膜レジストでは、レジスト構成原子と入射電子線との弾性散乱挙動に加えて、後方散乱電子の存在が従来から、大きな要因となってくる。本発明の実施形態では、最表面の面荒れ層を除去することで、問題を解決した。
【００３５】
図１は、本発明の実施形態の電子線描画方法を用いる電子線描画装置の構成図である。図１に示すように、本発明が用いられる電子線描画装置（露光装置）は電子ビームの発生系と、発生した電子ビームを収束させる電子ビームレンズ系とによる電子ビームユニットを光源としており、この電子線ビームユニットは、真空チャンバー内に設置してある。さらに、この真空チャンバーにはＸ−θテーブル、電子線モニター部、情報記録媒体の原盤となるレジスト層を有した基板などが配置される構成となっている。
【００３６】
真空チャンバーには露光するレジスト層を有した基板を回転、横移動するための駆動系が電子ビームユニット系の直下に位置し、レジスト層を有した基板上に、収束した電子ビームを照射し、回転移動することでスパイラル、同心円状の溝を、レジスト層を有した基板上に形成する。さらに、Ｘ−θテーブルなどは、それらへの振動を除去するための石定盤上などに設置され、外乱振動の影響を防止している。
【００３７】
電子ビーム発生系はエミッター（電子銃）、コンデンサーレンズ、電子ビーム偏向電極（ブランカー）、アパーチャーで構成されている。エミッターから電子ビームが出射されるとコンデンサーレンズによって集光される。一対の電極から構成されるブランカーによって発生している電磁場を通過することで変調を行なう。
【００３８】
変調手段としては、電子ビーム偏向電極（ブランカー）によって電界を発生させることで電子ビームを偏向させる。偏向した電子ビームはアパーチャーに照射される。ＲＯＭピットが必要であれば、電子ビーム偏向電極（ブランカー）による遮断効果で電子ビームを遮断して基板のレジスト層まで到達しないように偏向させる。光ビームは、アパーチャーを通過し基板のレジスト層に到達するので、ブランカーにおいて、光変調と同様のＯＮ／ＯＦＦ変調を用いる。また、この電子ビームはアパーチャーによりビーム整形も同時に行なわれ電子ビームレンズ系へと導入される。
【００３９】
電子ビームレンズ系ではウォブル溝を形成するために再度電子ビーム偏向部（偏向器）を通過することで電子ビームに偏向角を与えることが可能となる。もちろん、ウォブル溝を形成しないならここで偏向は行なわなければよい。その後電子ビームは基板のレジスト層に集光する。集光スポット径を調整するためのフォーカスレンズと対物レンズによって、フォーカス、スポット径を調整するように回転する基板のレジスト層の面ブレに追従するように駆動され、基板のレジスト層上に集光される。
【００４０】
レジスト層を有する基板を回転移動させる駆動系については、通常の光ディスク原盤露光装置と基本的には同様の構造であるが、電子ビーム露光特有の構成となっている。本発明の対象は、上述した電子描画装置を用いての原盤露光をおこなうプロセス（方法）に関するものであり、図１のＸ−θテーブル上面に載置された被加工物（レジスト層＋Ｓｉ基板またはガラス基板）に微細なパターンの潜像形成と現像処理に関わる新規な工法である。
【００４１】
図２は、本発明の実施形態である電子線描画方法による電子線描画パターンの形成を示すパターン形成図である。図２のＡで、被加工物に微細なパターンの潜像形成を露光によりおこなう工法を示し、図２のＢで、被加工物の現像処理に関わる工法を示している。
【００４２】
電子線描画用の基板のレジスト層の材料は、Ａｒ、Ｋｒレーザ等に感度を有するグループとは反応系が基本的に異なる。主鎖切断型と呼ばれるポジ型レジスト、例えば、日本ゼオン製のＺＥＰ５２０、分子量の増加をもたらす架橋型ネガレジスト、例えば、東京応化工業製のＯＥＢＲ１００、ＰＨＳ樹脂と酸発生剤から成る化学増幅系レジストなどである。いずれも電子線のエネルギーで反応が進む。
【００４３】
レーザ照射では、ビーム３次元形状にほぼ忠実に潜像が形成されるのに対して、電子線照射ではビームの基本形状に加えて散乱領域の形状で潜像の形状が決定される。
【００４４】
図３は、加速電圧が電子の後方散乱挙動に及ぼす影響を示す散乱領域図である。図３に示すように、散乱領域の形状は、基板からの電子やレジスト内での原子同士の弾性衝突の繰り返し挙動で決まるものである。この挙動には、複数の因子が絡み合っているが、基本的には図１１に示したモンテカルロシミュレーション手法でおおかた説明出来る。
【００４５】
図３において、領域Ａ、Ｂ、Ｃが図示されている。左から右に行くに従って順番に電子の運動エネルギーが大きくなっていく場合を示している。図３では、主に基板（シリコン基板）からの１次電子の後方散乱領域の大小によりレジスト層内での影響度の大小を説明する。基板上面からはみ出した長さδ_０と領域面積が大きい程、即ち、レジスト表面近くまで散乱電子の数が多い程、パターンの面荒れやうねりが大きくなると理解できる。
【００４６】
図４は、レジスト層の厚みの違いによる電子散乱の影響度を示す電子散乱影響度図である。図４では、同一のエネルギーを有する電子線が入射したときに、レジスト層の厚みが薄い程その影響が大きいことを示している。加速電圧５０ＫＶ以上では、これまでの学会等の発表では、レジスト厚みが２５ｎｍ付近以下で顕著な面荒れが発生すると報告されている。
【００４７】
最終製品であるメディア基板の表面は、原盤から転写されたＮｉスタンパ面に対応しておりレジスト層の表面を忠実に反映する。従って、メディアの信号ノイズは主に原盤作成工程で生成されることになる。図５は、メディア基板の表面の面荒れ現象を示す面荒れ現象図である。図５に示すように、本来、メディア基板の表面はスムースな面形状を示すべきなのに丸みを帯びた無数の凹凸部が散在することが電子顕微鏡写真で報告されていることは周知である。しかも、レジスト層の厚みがある値を超すとこの面荒れ現象が軽減することも知られている。
【００４８】
原盤作製において、重要品質は最終的な凹凸パターン形状ならびにばらつき、工程上の安定性などである。従って、電子線露光で得られる目標の潜像をいかに壊さずに簡易的に処理を進めていくかが工業的には重要である。そこで、最終製品の信号ノイズを最小化すべく、レジスト材固有の分子量に依存する数ｎｍオーダの凹凸表面を除去することにした。除去プロセスによっては、更なる副作用をもたらすことも懸念されるので、この点を回避すべく工夫を凝らすことにした。
【００４９】
図６は、本発明の電子線描画方法の実施形態を示す方法図である。図６において、本発明の電子線描画方法の３方式（Ａ、Ｂ、Ｃ）の概略を示している。
【００５０】
Ａ方式では、露光潜像を未現像の状態でレジスト表面層を除去する。Ｂ方式では、現像により、凹凸パターンを形成した後、レジスト表面層のみを選択的に除去する。Ｃ方式では、Ａ方式やＢ方式とは異なるレジスト層構成を用いる。
【００５１】
Ｃ方式では、レジスト層は、表面荒れ領域を含む上層と、ＳｉＯ_２、ＳｉＮ、Ｓｉ、Ａｌ_２Ｏ_３などの中間層と、最終的に求めたい凹凸パターンが形成される下層の３層構造としている。従って、逐次、上層と中間層は除去されていく工程の流れを有する。
【００５２】
図７は、本発明の電子線描画方法の第一実施形態を示す工程図である。図８は、本発明の電子線描画方法の第二実施形態を示す工程図である。図９は、本発明の電子線描画方法の第三実施形態を示す工程図である。図７は、図６で示した電子線描画方法のＡ方式を示し、図８は、図６で示した電子線描画方法のＢ方式を示し、図９は、図６で示した電子線描画方法のＣ方式を示している。
【００５３】
方式Ａ、Ｂ、Ｃのいずれの方式でも、レジスト表面層の除去処理として、いわゆるアッシング処理（灰化処理）を用いる。アッシング処理には、幾つかの種類があり、これを表１に示す。それぞれの特徴を生かして、前述のＡ、Ｂ、Ｃ方式に適用する必要がある。
【００５４】
【表１】

【００５５】
図１０は、アッシング処理の原理を示すアッシング処理原理図である。図１０には、プラズマアッシング処理とオゾン分解アッシング処理について示してある。
【００５６】
オゾンアッシング処理では、図１０の（ａ）に示すように、酸素分子Ｏ_２が熱分解でラジカル反応をもつＯ^＊を生成して、レジストの構成原子と反応してＣＯ_２、ＣＯ、Ｈ_２Ｏガスとして蒸散することでアッシングが進行する。すなわち、アッシングの反応は、Ｃ_ｘＨ_ｙ＋Ｏ^＊ →ＣＯ_２↑＋Ｈ_２Ｏ↑で表せ、炭素、水素、酸素からなる有機薄膜、レジストを酸素ラジカルＯ^＊により分解して、ＣＯ_２、Ｈ_２Ｏとして除去するのである。ここで、特徴的なことは、荷電粒子を全く用いないオゾン分解アッシング処理はチャージアップ損傷の危険性はなく、不純物汚染も問題ないがアッシング速度が遅い。
【００５７】
一方、図１０の（ｂ）に示すように、プラズマアッシング処理では、Ｏ^＊、Ｏ^＋、ｅ⁻ を利用する。イオンや電子が含まれているのが特徴的である。
【００５８】
したがって、電子線用レジストに適用するに当たり、チャージアップ問題を考慮して方式を選定する必要がある。
【００５９】
上の表１において、プラズマ方式ではバレル型はワークが直接プラズマに曝されるのでチャージアップを起こしやすい。ダウンフロー型はプラズマ発生部とワークが分離されており、比較的に荷電粒子の影響が小さく好ましい。
【００６０】
図７を参照し、本発明の電子線描画方法の第一実施形態を説明する。第一実施形態の場合は、現像前にアッシング処理をおこなう。メディアの原盤となる電子線描画の被加工物は、基板１とレジスト層２と、レジスト表面層３で構成される。ここで、レジスト層２とレジスト表面層３とは、一層であり、説明の便宜上分割してある。すなわち、被加工物に露光し潜像形成後（ＥＢ露光後）、現像前に、レジスト表面層３を除去（面荒れ領域除去）する。その後、現像をする。チャージアップ問題を考慮して、レジスト表面層３を除去するアッシング処理としては、オゾン分解方式が好ましい。しかし、除去する層が数ｎｍと極薄であり、ダウンフロー型のプラズマ方式も適用可能である。
【００６１】
ちなみに、レジストのアッシング速度は、Ｏ_２に添加するガスにより大きく影響される。フッ素系ガスを添加するとアッシング速度は飛躍的に向上する。しかし、基板のエッチング効果も発生し、溝底部の荒れ現象を誘起する可能性もある。
【００６２】
図８を参照し、本発明の電子線描画方法の第二実施形態を説明する。第一実施形態と同様に、メディアの原盤となる電子線描画の被加工物は、基板１とレジスト層２と、レジスト表面層３で構成される。ここで、レジスト層２とレジスト表面層３とは、一層であり、説明の便宜上分割してある。まず、被加工物に露光し潜像形成後（ＥＢ露光後）、現像をおこなう。現像後に、レジスト表面層３を除去する。第二実施形態では、現像後に、レジスト表面層３を除去するので、面荒れ領域を除去している最中に、基板１も処理環境に曝されて、エッチング作用を受ける可能性がある場合は、やはりＯ_２プラズマのみで処理することが好ましい。
【００６３】
図７に示した実施形態１と図８に示した実施形態２とでは、面荒れ層が数ｎｍという極薄領域に限定され、この層だけを絶妙な速度制御で除去するには、高度な技術ノウハウが必要であるという事実がある。
【００６４】
図９を参照し、本発明の電子線描画方法の第三実施形態を説明する。第三実施形態では、第一および第二実施形態の問題点を改良したものであり、レジスト層を３層構造にしたものである。図９に示すように、メディア原盤となる被加工物は、基板１、レジスト層の上層２１、中間層２２、下層２３で構成される。３層レジスト層の全層を同時露光した後、上層２１を現像し、上層２１をマスクとして中間層２２をエッチングし、上層２１を除去し、さらにこの中間層２２をマスクとして、下層２３の現像をおこなう。その後、中間層２２を除去する。すなわち、上層２１を犠牲層と位置づけ一気に除去する。第三実施形態では、上層２１と下層２３の間に、現像液に耐性を有する中間層２２を設け、この中間層２２をマスクとして下層２３を現像することで、基板面の面荒さを損ねることなく所定の凹凸パターンを得ることができる。
【００６５】
具体的には、上層２１にパターンを形成した後、ドライエッチングを用いて上層２１のパターンを中間層２２に転写し、中間層２２のパターンを下層２３に転写する。エッチングに伴う寸法変換誤差が少ないこと、欠陥発生がないこと、基板損傷が無いことが要求される。ドライエッチングとしては、異方性の強い低圧力の反応性イオンエッチング（ＲＩＥ）を用いる。エッチング速度の向上やイオン損傷の低減化のためマグネトロンＲＩＥやＥＣＲエッチングが好ましい。
【００６６】
現像処理の替わりに、下層２３をエッチングで形成する場合には、耐熱性とドライエッチング性を向上させるために、潜像形成後に波長２５０〜３００ｎｍの遠紫外光（５００ＷＸｅ−Ｈｇランプ、２５０ｎｍコールドミラー）を照射すると効果がある。
【００６７】
下層２３の材料としては、例えば、プラズマ処理効果のある東京応化工業製のＥＢポジＰＭＭＡ、ダイキン工業製のＥＢポジＦＢＭ−Ｇが使用できる。また、遠紫外光照射もプラズマ処理も共に効果のある、東京応化工業製のホトポジＯＦＰＲ８００、ヘキスト製のホトポジＡＺ１３５０Ｊが使用できる。
【００６８】
下層２３のエッチングにおいては、レジスト側壁を垂直に保ち、寸法変換差を出来るだけ小さくする必要がある。エッチング形状と寸法変換誤差は、Ｏ_２ガス圧力、Ｏ_２流量、ＲＦ電力密度、基板温度などにより変化する。
【００６９】
寸法変換誤差を小さくするためには、Ｏ_２ガス圧は低い方が好ましい。圧力が高くなると、陰極降下電圧Ｖ_ＤＣが低くなってイオンによる物理的なスパッタリング効果が現象し、ラジカルの密度が高くなってサイドエッチング量が増加するために、エッチング速度は増加するが、寸法変換誤差が増加し、好ましくない。
【００７０】
実施形態３での、もう一つの重要なポイントを述べる。中間層２２の材質とその形成方法に関するものである。下層２３形成後に中間層２２を形成するので、その際に、下層２３の露光ならびに現像特性を変化させることを極力回避する必要がある。
【００７１】
変化の要因としては、熱の付加が挙げられる。次に電子線入射時にこの中間層２２での後方散乱や弾性散乱挙動が、他のレジスト層内と極端に異なる場合である。中間層２２の界面からの上層２１内でのエネルギー蓄積は、下層２３の入射エネルギーの損失を意味し所定の潜像形成を阻害するものである。本発明ではこの点を考慮して、レジスト材Ｃ_ｘＨ_ｙＯ_ｚで決まる原子量に近い膜を形成することにした。
【００７２】
上記の理由により、本発明では、中間層２２の材料として、Ｓｉ、ＳｉＯ_２、ＳｉＮ、Ａｌ_２Ｏ_３などを採用した。しかもこれらの膜は低温条件での蒸着法で付与可能であり、好ましいものである。以上の方式により、従来、面荒さＲａが１０ｎｍ以上であったが、本発明では、２ｎｍ以下が得られた。
【００７３】
以上、述べてきた様に、本発明により、メディア信号のノイズ原因の一つである面荒れ現象を解決することができるようになった。
【００７４】
以上、本発明の実施形態を詳細に説明したが、上述した実施形態は本発明の好適な実施の形態であり、これに限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変形実施が可能である。
【００７５】
【発明の効果】
以上、説明したように、本発明の電子線描画方法によれば、レジスト面荒れ領域の除去を数ｎｍの領域でできるので、メガヘルツ帯域のメディア信号のノイズレベルの低減ができる。
【００７６】
また、アッシング処理によりレジスト面荒れ領域を除去するので、除去厚みの管理と全体均一性が得られ、歩留まりの向上が期待できる。さらに、面荒れ層の除去により、露光条件の制約が緩和され、歩留まりが向上する。
【００７７】
また、レジスト層を３層構造にし、その中間層の存在により、上層レジストの除去プロセス条件が緩和され歩留まりが向上する。さらに、この中間層により、電子線の挙動が制御できるので、下層レジストの形状作り込みが容易になる。
【００７８】
また、上記電子線描画方法によりメディアの原盤を作成するので、ノイズレベルの低い高品質なスタンパ用金型が提供できる。
【００７９】
さらに、このスタンパ用金型により、情報記録媒体を製作するので、ノイズレベルの低い高品質な情報記録媒体が提供できる。
【図面の簡単な説明】
【図１】本発明の実施形態の電子線描画方法を用いる電子線描画装置の構成図である。
【図２】本発明の実施形態である電子線描画方法による電子線描画パターンの形成を示すパターン形成図である。
【図３】加速電圧が電子の後方散乱挙動に及ぼす影響を示す散乱領域図である。
【図４】レジスト層の厚みの違いによる電子散乱の影響度を示す電子散乱影響度図である。
【図５】メディア基板の表面の面荒れ現象を示す面荒れ現象図である。
【図６】本発明の電子線描画方法の実施形態を示す方法図である。
【図７】本発明の電子線描画方法の第一実施形態を示す工程図である。
【図８】本発明の電子線描画方法の第二実施形態を示す工程図である。
【図９】本発明の電子線描画方法の第三実施形態を示す工程図である。
【図１０】アッシング処理の原理を示すアッシング処理原理図である。
【図１１】モンテカルロシミュレーションによる電子線軌道計算式を示す計算式図である。
【符号の説明】
１基板
２レジスト層
３レジスト表面層
２１上層
２２中間層
２３下層

Claims

電子線描画装置を用いた半導体集積回路素子や超微細光学素子などに代表される微細加工プロセスにおいて、
メディア原盤となるレジスト層を有する基板に、電子線照射により潜像パターンを形成し、前期潜像パターンの表面近傍のレジスト表面層を所定の厚みだけ除去することを特徴とする電子線描画方法。
前記レジスト表面層の数ｎｍの厚みのみを精度よく除去するために、アッシング処理を用いることを特徴とする請求項１記載の電子線描画方法。
前記レジスト層は１層であり、前記レジスト層を露光した直後に、前記レジスト表面層を所定の厚みだけ除去し、その後に現像することを特徴とする請求項１記載の電子線描画方法。
前記レジスト層は１層であり、前記レジスト層を露光し、現像し、現像直後に、前記レジスト表面層を所定の厚みだけ除去することを特徴とする請求項１記載の電子線描画方法。
現像前の前記レジスト表面層の除去は、前記レジスト層全面に、オゾンアッシング処理を用いることを特徴とする請求項３記載の電子線描画方法。
現像後の前記レジスト表面層の除去は、前記基板へのエッチング作用を避けるために、前記レジスト層全面に、プラズマアッシング処理を用いることを特徴とする請求項４記載の電子線描画方法。
前記レジストは上層、中間層、下層、で構成される３層であり、前記上層、前記中間層、前記下層の全層を同時露光した後に、前記上層を現像し、前記上層をマスクとして前記中間層をエッチングし、前記上層を除去し、さらに前記中間層をマスクとして、前記下層の現像を行った後に、前記中間層を除去して所望のパターンを得ることを特徴とする請求項１記載の電子線描画方法。
前記中間層へのエッチングは、異方性ドライエッチングであることを特徴とする請求項７記載の電子線描画方法。
前記下層での潜像形成を阻害しないために、前記中間層はレジストの原子量に近い材質でかつ発熱やイオン衝突が無い工程で形成することを特徴とする請求項７記載の電子線描画方法。
請求項１、２、３および５に記載された電子線描画方法で作成されたメディア原盤をもとに製作されることを特徴とするスタンパ用金型。
請求項１、２、４および６に記載された電子線描画方法で作成されたメディア原盤をもとに製作されることを特徴とするスタンパ用金型。
請求項１、２、７、８および９に記載された電子線描画方法で作成されたメディア原盤をもとに製作されることを特徴とするスタンパ用金型。
請求項１０から１２のいずれか１項に記載のスタンパ用金型を使用し、情報記録用パターンを転写して製作されることを特徴とする情報記録媒体。