JP2004119414A - 電子線描画方法 - Google Patents

電子線描画方法 Download PDF

Info

Publication number
JP2004119414A
JP2004119414A JP2002276730A JP2002276730A JP2004119414A JP 2004119414 A JP2004119414 A JP 2004119414A JP 2002276730 A JP2002276730 A JP 2002276730A JP 2002276730 A JP2002276730 A JP 2002276730A JP 2004119414 A JP2004119414 A JP 2004119414A
Authority
JP
Japan
Prior art keywords
electron beam
scattering
control layer
resist
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002276730A
Other languages
English (en)
Inventor
Shigeru Fujita
藤田 滋
Yasuhide Fujiwara
藤原 康秀
Masahiro Masuzawa
升澤 正弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2002276730A priority Critical patent/JP2004119414A/ja
Publication of JP2004119414A publication Critical patent/JP2004119414A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Materials For Photolithography (AREA)
  • Manufacturing Optical Record Carriers (AREA)
  • Electron Beam Exposure (AREA)

Abstract

【課題】本発明の課題は、本発明は後方散乱の影響を抑え、レジスト層の表面が綺麗な浅い凹凸パターンを形成することができる電子線描画方法を提供することである。
【解決手段】基板21上に形成されたレジスト層25の表面に電子線を照射して凹凸パターンを形成する電子線描画方法において、電子線の後方散乱を抑えるための散乱制御層27を設けるようにした。また、散乱制御層25の散乱の頻度を表す微分散乱断面積は、基板21の微分散乱断面積より小さくし、基板21の材質の散乱確率比が所定値以上の場合には散乱制御層25として樹脂を用い、散乱確率比が所定値よりも小さくなりようにした。
【選択図】 図1

Description

【0001】
【発明の属する技術分野】
本発明は、電子線描画方法に関するものである。
【0002】
【従来の技術】
従来、半導体集積回路や超微細光学素子(例えば波長分割多重光通信用デバイスなど)のマイクロ加工プロセス分野では、0.1μm以下の溝幅で高アスペクト比(10〜60)を狙った開発が進められてきた。即ち、数nmオーダのビ−ム径の電子線と、50KeV以上の高加速電圧条件を組み合わせて、ミクロンオーダ(1μm〜3μm)のレジスト厚みを対象としていた。この方法では、入射電子線がレジスト層を透過して基板面からの後方散乱電子がレジスト層表面近傍まで影響を与えることはなかった。
【0003】
しかし、DVD(光ディスク)等の大容量記録媒体の作成工程では、30nm以下のパターン深さが要求され、従来からのレーザ波長とレンズ特性(NA)で制約される光絞り径では対応できなくなった。そこで、電子線を用いた描画技術の試みが始められている。例えば、浅いパタ−ンを形成する場合、厚めのレジスト層に開口パターンを設け、これをマスクにして基板をエッチングし、パターンを形成する方法である。これは、シリコン基板表面の数十nmのSiO層とレジスト材のエッチングレートの差を利用する方法である(図12参照)。
【0004】
しかし、この従来方法はプラズマエッチング装置やイオンビームエッチング装置など高価な設備を必要とするため、コスト高になるという問題点があった。そのため、エッチング工程を使わずに、サブミクロン以下の浅いパターンを形成する方法が望まれる。
【0005】
25GB以上の大容量記録媒体の原盤では、溝ピッチは0.3μm以下、溝幅は0.15μm以下、深さは0.025μm以下が要求され、さらにこの密度を有しかつ、連続的に一筆書きモード(連続描画)で実施する必要がある。これは、ディスク面には時間情報が組み込まれた蛇行ガイド溝を刻むことが要求されるからである。従来の電子線描画は、数十nmオ−ダのビームを所定の領域内にベクタ−スキャンやベクタースキャンモードといった塗り重ね方式で行っていた(例えば特許文献1参照)。
【0006】
【特許文献1】
特開平11―283282号公報
【0007】
【発明が解決しようとする課題】
上述の従来技術では、通常100mm/sオーダの描画速度が限界であり、例えば1枚の描画に約100時間以上を費やしていた。従って、描画速度を高めるためには、高速度回転と上述した連続描画は不可避であった。しかも、溝の内壁や表面の荒れは、信号ノイズを招くという問題があり、レジスト層内での電子散乱領域生成の細かな制御が必要となる。
【0008】
しかし、高速化のために大電流でかつ高エネルギ−(高加速電圧)を適用すると、基板からの後方散乱の影響によって、散乱した電子がレジスト層を感光させることとなる。この影響はレジスト厚みが薄くなればなる程、顕著になるという問題があった。
【0009】
そこで、本発明は後方散乱の影響を抑え、レジスト層の表面が綺麗な浅い凹凸パターンを形成することができる電子線描画方法を提供することを目的とする。
【0010】
【課題を解決するための手段】
請求項1に記載の発明は、基板上に形成されたレジスト層の表面に電子線を照射して凹凸パターンを形成する電子線描画方法において、電子線の後方散乱を抑えるための散乱制御層を設けることを特徴とする。
【0011】
この請求項1に記載の発明では、レジスト層の表面に電子線を照射して凹凸パターンを形成する際に、高電流及び高電圧の制御であっても、電子線の後方散乱の影響を抑えることができ、レジスト層の厚みが薄い場合でも、レジスト層の表面が綺麗な浅い凹凸パターンを形成することができる。
【0012】
請求項2に記載の発明は、請求項1に記載の発明において、散乱制御層の散乱の頻度を表す微分散乱断面積は、基板の微分散乱断面積より小さいことを特徴とする。
【0013】
この請求項2に記載の発明では、請求項1に記載の発明と同様の作用効果を奏するとともに、散乱制御層を構成する材料の散乱の頻度を表す微分散乱断面積を、基板の微分散乱断面積より小さくすることで、電子線の後方散乱の領域が狭くなり、従ってレジスト層の表面まで散乱電子が到達することを防ぐことができる。
【0014】
請求項3に記載の発明は、請求項1又は2に記載の発明において、基板の材質の散乱確率比が所定値以上の場合には散乱制御層として樹脂を用い、散乱確率比が所定値よりも小さい場合には散乱制御層として無機系材料を用いることを特徴とする。
【0015】
この請求項3に記載の発明では、請求項1又は2に記載の発明と同様の作用効果を奏するとともに、散乱確率比が所定値よりも小さい場合には散乱制御層として無機系材料を用いることで、電子線の後方散乱の領域を狭くすることができる。
【0016】
また、基板の材質の散乱確率比が所定値よりも大きい場合には散乱制御層として樹脂を用いることで、無機系材料を用いる場合と同様の効果が得られる。尚、樹脂を用いた場合には、密度が無機系材料に比べて小さいので、厚みを大きくとる必要がある。
【0017】
請求項4に記載の発明は、請求項1乃至3の何れかに記載の発明において、レジスト層は主鎖切断型又は化学増幅型の電子線露光用のレジスト剤であり、散乱制御層は電子線の不感性能を有するレジスト剤であることを特徴とする。
【0018】
この請求項4に記載の発明では、請求項1乃至3の何れかに記載の発明と同様の作用効果を奏するとともに、散乱制御層として電子線に反応しないレジスト層として主鎖切断型又は化学増幅型のレジスト剤を用いることで、耐溶剤性が飛躍的に向上するとともに、散乱制御層として電子線に不感性能のレジスト剤を用いるので、耐久性に優れる。
【0019】
請求項5に記載の発明は、請求項1乃至4の何れかに記載の発明において、散乱制御層は無機系材料であることを特徴とする。
【0020】
この請求項5に記載の発明では、請求項1乃至4の何れかに記載の発明と同様の作用効果を奏するとともに、散乱制御層として無機系材料を用いることで、散乱制御層が溶出したり侵食したりせず、耐久性に優れる安定した形態を維持することができる。
【0021】
請求項6に記載の発明は、請求項1乃至5の何れかに記載の発明において、散乱制御層は耐溶剤性を有するフッ素系又はフェノール系の樹脂材料であることを特徴とする。
【0022】
この請求項6に記載の発明では、請求項1乃至5の何れかに記載の発明と同様の作用効果を奏するとともに、散乱制御層として耐溶剤性を有する樹脂材料を用いることで、無機系材料と同様に安定した形態を維持することができる。
【0023】
請求項7に記載の発明は、請求項1乃至6の何れかに記載の発明において、散乱制御層の表面にはレジスト剤の溶媒成分による溶出及び変形を避ける保護層を設けることを特徴とする。
【0024】
請求項8に記載の発明は、請求項7に記載の発明において、保護層は耐溶剤性を有する無機系材料であることを特徴とする。
【0025】
請求項9に記載の発明は、請求項7又は8に記載の発明において、全体構成が基板、散乱制御層、保護層、レジスト層の順に積層されていることを特徴とする。
【0026】
請求項7乃至9に記載の発明では、請求項1乃至6の何れかに記載の発明と同様の作用効果を奏するとともに、散乱制御層の表面に保護層を設けることで、溶剤に耐えられない一般的なレジスト剤であっても表面を保護することができ、散乱制御層が溶出したり侵食したりせず、安定した形態を維持することができる。
【0027】
請求項10に記載の発明は、請求項2記載の発明において、微分散乱断面積は原子種類、重量濃度及び密度を制御因子とすることを特徴とする。
【0028】
この請求項10に記載の発明では、請求項2に記載の発明と同様の作用効果を奏するとともに、散乱制御層の材料等の条件を変更することで、後方散乱の影響を防止することができ、電子線に係る電流や電圧を変更する必要がないので、煩雑な制御を必要としない。
【0029】
請求項11に記載の発明は、請求項5に記載の発明において、無機系材料はダイヤモンドライクカーボン、Al、MgO、インジウムチタン酸オキサイド(ITO)であることを特徴とする。
【0030】
請求項11に記載の発明は、請求項5に記載の発明と同様の作用効果を奏するとともに、これらの材料を用いることで、更に耐久性に優れる安定した形態を維持することができる。
【0031】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて説明する。図1は本実施の形態に係る電子線描画装置の一例を示す概略図、図2は図1に係る電子線描画装置を用いて凹凸パターンを形成する様子を示す断面図、図3は従来例に係る電子線による後方散乱の影響を示す断面図、図4はレジスト層の厚さによる後方散乱の影響の違いを示す断面図、図5は後方散乱の影響によるレジスト層の表面荒れ状態を示す斜視図、図6は本実施例に係る被加工物の一例を示す断面図、図7は図6に係る被加工物において電子線による後方散乱の影響を示す断面図である。
【0032】
電子線描画装置10は、電子ビームを発生する電子ビーム発生系Pと、発生した電子ビームを収束させる電子ビームレンズ系Qとからなる。尚、ユニットは真空チャンバ11内に設けられている。
【0033】
真空チャンバ11には、露光する被加工物12を回転及び横移動させるための駆動系が電子ビームレンズ系Qの真下に位置しており、被加工物12上に収束した電子ビームを照射し、回転移動することでスパイラル又は同心円状の溝を形成する。そして、これらの筐体は、振動を除去するための石定盤14等に設置され、外乱振動の影響を防止している。
【0034】
電子ビーム発生系Pは、電子銃1とコンデンサレンズ2と電子ビーム偏向電極3、アパーチャ4等により構成されている。電子銃1から出射された電子ビームは、コンデンサレンズ2によって集光される。一対の電極から構成されるエミッターから電子ビームが出射されると、コンデンサレンズ2によって集光される。また、電子ビームは一対の電極から構成される電子ビーム偏向器を通過することで行う。偏向された電子ビームはアパーチャ4に照射される。
【0035】
電子ビーム偏向電極3は、偏向が大きければアパーチャ4により電子ビームを遮断して、被加工物12まで到達しないようにし、偏向がなければアパーチャ4を通過し被加工物12に到達するようにON/OFFが可能である。また、電子ビームはアパーチャ4によりビーム整形も同時に行なわれ電子ビームレンズ系へと導入される。
【0036】
電子ビームレンズ系Qでは、ウォブル溝を形成するために第2電子ビーム偏向電極5を通過することで、電子ビームに偏向角を与えることが可能となる。もちろん、ウォブル溝を形成しない場合は、偏向は行わない。その後、電子ビームは被加工物12上に集光、集光スポット径を調整するためのフォーカスレンズ6、7によって駆動され、被加工物12上に集光される。被加工物12を回転移動させる駆動系については、通常の光ディスク原盤露光装置と基本的には同様の構造だが、電子ビーム露光特有の構成となっている。
【0037】
次に上述した電子線描画装置10を用いて、テ−ブル上面に載置された被加工物(レジスト層+基板)に微細なパタ−ンの潜像形成(図2(a))と現像処理(図2(b))を行う場合について説明する。
【0038】
基板21の表面上には、レジスト層23が形成されている。基板21は、シリコンやガラス等の材料からなる。レジスト層23は、Ar、Krレーザ等に感度を有するグル−プとは反応系が基本的に異なり、主鎖切断型と呼ばれるポジ型レジスト(日本ゼオン株式会社:商品名ZEP520)、分子量の増加をもやらす架橋型ネガレジスト(東京応化(株):商品名OEBR100)、PHS樹脂と酸発生剤から成る化学増幅系レジストなどである。いずれも電子線のエネルギーで反応が進む。レ−ザ照射では、ビーム3次元形状にほぼ忠実に潜像が形成されるのに対して、電子線照射ではビ−ムの基本形状に加えて散乱領域の形状で潜像の形状が決定される。
【0039】
散乱領域は図3に示した様に、基板21から反射した電子やレジスト層23内での原子同士の弾性衝突の繰り返し挙動で決まるものである。この挙動には、複数の因子が絡み合っているが、基本的には数1に示したモンテカルロシュミレーション手法で説明できる。
【0040】
また、図3において示す領域A〜Cは、左から順番に電子の運動エネルギ−が大きくなっていく場合を示し、この図では、主に基板21からの1次電子の後方散乱領域の大小によりレジスト層内での影響度の大小を説明した。基板21上面からはみ出した長さδと領域面積が大きい程、即ち、レジスト表面近くまで散乱電子の数が多い程、パタ−ンの面荒れやうねりが大きくなることがわかる。
【0041】
図4では、同一のエネルギーを有する電子線が入射したときに、レジスト層23の厚みが薄い程、その影響が大きいことを示している。加速電圧50KV以上では、レジスト厚みが25nm以下で顕著な面荒れが発生することがわかっている。
【0042】
最終製品である基板21の表面は、原盤から転写されたNiスタンパ面に対応しておりレジスト表面を忠実に反映する。従って、メディアの信号ノイズは主に原盤作成工程で生成されることになる。図5は面荒れが発生する様子を模式図で示している。本来、平らな面形状を示すべきだが、丸みを帯びた無数の凹凸部22が散在している。
【0043】
本発明では、上記の問題点を解決すべく、まず表1で示す電子線軌道計算式を検討した。式(1)は、古典的な単散乱モデルを用いたものである。Eなるエネルギーをもって試料表面に入射した1個の電子は、試料中で原子と衝突して、(1)式で与えられる遮蔽ラザフォード型の散乱確率分布に従う方向に変化を受ける。衝突間では電子の軌道は直線であると仮定し、その距離は(2)式の平均自由工程Λであたえられる。電子がこのΛなる距離を進む間には方向変化は起きないが、電子間の衝突によるエネルギー損失は生じる。エネルギー損失量は(3)式で示すベーテの式を用いる。
【0044】
本発明では基板21の表面上に散乱制御層25を設けることで、(1)式で得られる値を小さくする方向で検討を行った。式中のZi(試料構成原子iの原子番号)とβi(試料構成原子iの遮蔽パラメ−タ−)を変化させることで、電子の散乱挙動を変化させることができる。
【0045】
図6に示すように、散乱制御層25を配置すると、図7の如く後方散乱領域が変化することは容易に分かる。散乱制御層25に要求される条件は基板21(Si、ガラスなど)よりも原子量等価数が小さいことである。(数1中の式1:Zi)各種材料について(1)式の値を試算して、比較すると下記の表1に示すようになる。
【0046】
【数1】
Figure 2004119414
【0047】
【表1】
Figure 2004119414
【0048】
表中で、基板材料のSiの散乱確率比を1として、その他の原子の値を規格化した。1よりも小さい値をとれば、散乱領域が狭くなり、レジスト表面までに後方散乱電子が到達する可能性が少なくなることが分かった。
【0049】
また、散乱制御層25の原子番号すなわち材料の種類を選びかつ、適正な厚みを選定すれば良い。樹脂の場合、電子線の進入深さは相当深いので、1〜5μmの範囲で求め、更に実験的に決定する。また、無機系材料とくに金属系は密度が、シリコンやガラスに比べて、非常に大きいので数十nmの範囲で条件選定を行えば、所望の効果が得られる。
【0050】
散乱制御層25は電子線に不感性能を有するレジスト剤である。PVA(ポリビニルアルコール)は、180℃以上のベ−キング処理を行うと、耐溶剤性が極端に向上することが知られており、ノボラック系のポジ型レジスト群(東京応化(株):商品名OFPR800)においても、ベ−キング温度を約130℃(実施例では160℃)より高くすると電子線にも反応しないし溶剤にも溶けない強固な薄膜が得られる。本発明では、その性質を利用して散乱制御層25を得た。
【0051】
基板21がガラスの場合にはSiOの散乱確率比は数1に示すように0.51なので、散乱制御層25として樹脂を用い、ガラスの上から順に樹脂、及びレジスト層23の構成をとる必要がある。これに対し、基板21の材料の散乱確率比が低い場合には、散乱制御層25として無機系材料を用いることができる。尚、樹脂を用いた場合には、密度が無機系材料に比べて小さく、式(2)の平均自由工程が長く成りやすいので、厚みを大きくとる必要がある。この様に基板21の材質によって積層の組み合わせを適宜変更することで狙いの効果を発揮することができる。
【0052】
また、散乱制御層25として無機系材料を用いることが望ましい。散乱制御層25として無機系材料を用いることで、レジスト溶媒に対抗することができ、散乱制御層25が溶出したり侵食したりせず、耐久性に優れる安定した形態を維持することができる。無機系材料の一例としてはダイヤモンドライクカーボン、Al、MgO、インジウムチタン酸オキサイド(ITO)がある。
【0053】
また、有機系材料であっても、フッ素系樹脂やフェノ−ル系樹脂の場合には、レジスト溶媒に対抗することができる。尚、レジスト層23に用いられる溶媒は、キシレンやオルソジクロルベンゼン、メチルエチルケトンに代表的される有機溶剤であり、たいていの樹脂は溶出する。しかしフッ素系樹脂やフェノ−ル系樹脂の場合は、耐溶剤性に優れ溶出し難い。
【0054】
次に第2実施例について説明する。図8に示すように、第2実施例では、散乱制御層25の表面にはレジスト剤の溶媒成分による溶出及び変形を避ける保護層27を設けるようにした。散乱制御層25の材料等の条件を変更することで、後方散乱の影響を防止することができ、電子線に係る電流や電圧を変更する必要がないので、煩雑な制御を必要としない。また、全体構成は基板21、散乱制御層25、保護層27、レジスト層23の順に積層する。
【0055】
保護層27の例としては、無機系材料でかつnmオ−ダの薄膜(電子線透過を阻害しない厚み)を容易に形成可能なものとして、インジウムチタン酸オキサイド(ITO)、Al、MgOなどが望ましい。
【0056】
本発明は、上述のようなの実施の形態に限定されず、その要旨を逸脱しない範囲内において種々の変形が可能である。例えば、基板21、散乱制御層25、保護層27及びレジスト層23の積層の順序は適宜変更可能であり、例えばレジスト層23の上に散乱制御層25を設けても良いし、保護層27を設ける場合には、散乱制御層25と保護層27とを入れ替え、基板21、保護層27、散乱制御層25及びレジスト層23の順番に積層してもよい。
【0057】
【発明の効果】
請求項1に記載の発明では、レジスト層の表面に電子線を照射して凹凸パターンを形成する際に、高電流及び高電圧の制御であっても、電子線の後方散乱の影響を抑えることができ、レジスト層の厚みが薄い場合でも、レジスト層の表面が綺麗な浅い凹凸パターンを形成することができる。
【0058】
請求項2に記載の発明では、請求項1に記載の発明と同様の作用効果を奏するとともに、散乱制御層を構成する材料の散乱の頻度を表す微分散乱断面積を、基板の微分散乱断面積より小さくすることで、電子線の後方散乱の領域が狭くなり、従ってレジスト層の表面まで散乱電子が到達することを防ぐことができる。
【0059】
請求項3に記載の発明では、請求項1又は2に記載の発明と同様の作用効果を奏するとともに、散乱確率比が所定値よりも小さい場合には散乱制御層として無機系材料を用いることで、電子線の後方散乱の領域を狭くすることができる。
【0060】
また、基板の材質の散乱確率比が所定値よりも大きい場合には散乱制御層として樹脂を用いることで、無機系材料を用いる場合と同様の効果が得られる。
【0061】
請求項4に記載の発明では、請求項1乃至3の何れかに記載の発明と同様の効果を奏するとともに、散乱制御層として電子線に反応しないレジスト層として主鎖切断型又は化学増幅型のレジスト剤を用いることで、耐溶剤性が飛躍的に向上するとともに、散乱制御層として電子線に不感性能のレジスト剤を用いるので、耐久性に優れる。
【0062】
請求項5に記載の発明では、請求項1乃至4の何れかに記載の発明と同様の効果を奏するとともに、散乱制御層として無機系材料を用いることで、散乱制御層が溶出したり侵食したりせず、耐久性に優れる安定した形態を維持することができる。
【0063】
請求項6に記載の発明では、請求項1乃至5の何れかに記載の発明と同様の効果を奏するとともに、散乱制御層として耐溶剤性を有する樹脂材料を用いることで、無機系材料と同様に安定した形態を維持することができる。
【0064】
請求項7乃至9に記載の発明では、請求項1乃至6の何れかに記載の発明と同様の効果を奏するとともに、散乱制御層の表面に保護層を設けることで、溶剤に耐えられない一般的なレジスト剤であっても表面を保護することができ、散乱制御層が溶出したり侵食したりせず、安定した形態を維持することができる。
【0065】
請求項10に記載の発明では、請求項2に記載の発明と同様の効果を奏するとともに、散乱制御層の材料等の条件を変更することで、後方散乱の影響を防止することができ、電子線に係る電流や電圧を変更する必要がないので、煩雑な制御を必要としない。
【0066】
請求項11に記載の発明は、請求項5に記載の発明と同様の効果を奏するとともに、これらの材料を用いることで、更に耐久性に優れる安定した形態を維持することができる。
【図面の簡単な説明】
【図1】本実施の形態に係る電子線描画装置の一例を示す概略図である。
【図2】図1に係る電子線描画装置を用いて凹凸パターンを形成する様子を示す断面図である。
【図3】電子線による後方散乱の影響を示す断面図である。
【図4】レジスト層の厚さによる後方散乱の影響の違いを示す断面図である。
【図5】後方散乱の影響によるレジスト層の表面荒れ状態を示す斜視図である。
【図6】本実施例に係る被加工物の一例を示す断面図である。
【図7】図6に係る被加工物において電子線による後方散乱の影響を示す断面図である。
【図8】第2実施例に係る被加工物を示す断面図である。
【図9】図8に係る被加工物において電子線による後方散乱の影響を示す断面図である。
【図10】レジスト剤による散乱制御層の不具合状態を示す断面図である。
【図11】散乱制御層による後方散乱の不具合防止の様子を示す断面図である。
【図12】従来例に係る被加工物の製造例を示す断面図である。
【符号の説明】
21      基板
23     レジスト層
25     散乱制御層
27     保護層

Claims (11)

  1. 基板上に形成されたレジスト層の表面に電子線を照射して凹凸パターンを形成する電子線描画方法において、電子線の後方散乱を抑えるための散乱制御層を設けることを特徴とする電子線描画方法。
  2. 散乱制御層の散乱の頻度を表す微分散乱断面積は、基板の微分散乱断面積より小さいことを特徴とする請求項1記載の電子線描画方法。
  3. 基板の材質の散乱確率比が所定値以上の場合には散乱制御層として樹脂を用い、散乱確率比が所定値よりも小さい場合には散乱制御層として無機系材料を用いることを特徴とする請求項1又は2記載の電子線描画方法。
  4. レジスト層は主鎖切断型又は化学増幅型の電子線露光用のレジスト剤であり、散乱制御層は電子線の不感性能を有するレジスト剤であることを特徴とする請求項1乃至3の何れかに記載の電子線描画方法。
  5. 散乱制御層は無機系材料であることを特徴とする請求項1乃至4の何れかに記載の電子線描画方法。
  6. 散乱制御層は耐溶剤性を有するフッ素系又はフェノール系の樹脂材料であることを特徴とする請求項1乃至5の何れか記載の電子線描画方法。
  7. 散乱制御層の表面にはレジスト剤の溶媒成分による溶出及び変形を避ける保護層を設けることを特徴とする請求項1乃至6の何れかに記載の電子線描画方法。
  8. 保護層は耐溶剤性を有する無機系材料であることを特徴とする請求項7記載の電子線描画方法。
  9. 全体構成が基板、散乱制御層、保護層、レジスト層の順に積層されていることを特徴とする請求項7又は8記載の電子線描画方法。
  10. 微分散乱断面積は原子種類、重量濃度及び密度を制御因子とすることを特徴とする請求項2記載の電子線描画方法。
  11. 無機系材料はダイヤモンドライクカーボン、Al、MgO、インジウムチタン酸オキサイドであることを特徴とする請求項5記載の電子線描画方法。
JP2002276730A 2002-09-24 2002-09-24 電子線描画方法 Pending JP2004119414A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002276730A JP2004119414A (ja) 2002-09-24 2002-09-24 電子線描画方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002276730A JP2004119414A (ja) 2002-09-24 2002-09-24 電子線描画方法

Publications (1)

Publication Number Publication Date
JP2004119414A true JP2004119414A (ja) 2004-04-15

Family

ID=32272530

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002276730A Pending JP2004119414A (ja) 2002-09-24 2002-09-24 電子線描画方法

Country Status (1)

Country Link
JP (1) JP2004119414A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005114332A1 (ja) * 2004-05-21 2005-12-01 Pioneer Corporation 電子ビーム記録基板
JP2006310597A (ja) * 2005-04-28 2006-11-09 Nippon Hoso Kyokai <Nhk> 薄膜パターン形成方法、被覆材料、薄膜積層体及びトンネル磁気抵抗素子
WO2008047572A1 (fr) * 2006-09-28 2008-04-24 Pioneer Corporation Matériau à base d'oxyde, substrat à motifs, procédé de formation de motifs, procédé de fabrication d'une matrice de transfert pour impression, procédé de fabrication d'un support d'enregistrement, matrice de transfert pour impression et support d'enregistrement
WO2010021347A1 (ja) * 2008-08-20 2010-02-25 富士通株式会社 レジスト増感膜形成用材料、並びに半導体装置の製造方法
JP2010515267A (ja) * 2007-01-02 2010-05-06 インターナショナル・ビジネス・マシーンズ・コーポレーション 光及び電子ビーム・リソグラフィ混合製造レベルの共通位置合わせ用の高z構造体及び方法
WO2011024315A1 (ja) * 2009-08-31 2011-03-03 株式会社東芝 電子線描画用基板
JP5360062B2 (ja) * 2008-08-20 2013-12-04 富士通株式会社 電子線レジスト増感膜形成用材料、並びに半導体装置の製造方法
WO2014023665A1 (fr) * 2012-08-08 2014-02-13 Commissariat A L'energie Atomique Et Aux Energies Alternatives Substrat pour lithographie electronique a haute resolution et procede de lithographie correspondant
WO2017144398A1 (fr) * 2016-02-25 2017-08-31 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de lithographie electronique avec ecrantage electrostatique

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005114332A1 (ja) * 2004-05-21 2005-12-01 Pioneer Corporation 電子ビーム記録基板
JP2006310597A (ja) * 2005-04-28 2006-11-09 Nippon Hoso Kyokai <Nhk> 薄膜パターン形成方法、被覆材料、薄膜積層体及びトンネル磁気抵抗素子
WO2008047572A1 (fr) * 2006-09-28 2008-04-24 Pioneer Corporation Matériau à base d'oxyde, substrat à motifs, procédé de formation de motifs, procédé de fabrication d'une matrice de transfert pour impression, procédé de fabrication d'un support d'enregistrement, matrice de transfert pour impression et support d'enregistrement
JPWO2008047572A1 (ja) * 2006-09-28 2010-02-25 パイオニア株式会社 酸化物材料、パターニング基板、パターン形成方法、インプリント用転写型の作製方法、記録媒体の作製方法、インプリント用転写型及び記録媒体
US8206768B2 (en) 2006-09-28 2012-06-26 Pioneer Corporation Oxide material, patterning substrate, method of forming a pattern, method of producing an imprint transfer mold, method of producing a recording medium, imprint transfer mold, and recording medium
JP2010515267A (ja) * 2007-01-02 2010-05-06 インターナショナル・ビジネス・マシーンズ・コーポレーション 光及び電子ビーム・リソグラフィ混合製造レベルの共通位置合わせ用の高z構造体及び方法
JP5360062B2 (ja) * 2008-08-20 2013-12-04 富士通株式会社 電子線レジスト増感膜形成用材料、並びに半導体装置の製造方法
US8795951B2 (en) 2008-08-20 2014-08-05 Fujitsu Limited Material for forming resist sensitization film and production method of semiconductor device
WO2010021030A1 (ja) * 2008-08-20 2010-02-25 富士通株式会社 レジスト増感膜形成用材料、半導体装置の製造方法、半導体装置、及び磁気ヘッド
WO2010021347A1 (ja) * 2008-08-20 2010-02-25 富士通株式会社 レジスト増感膜形成用材料、並びに半導体装置の製造方法
JPWO2011024315A1 (ja) * 2009-08-31 2013-01-24 株式会社東芝 電子線描画用基板
WO2011024315A1 (ja) * 2009-08-31 2011-03-03 株式会社東芝 電子線描画用基板
WO2014023665A1 (fr) * 2012-08-08 2014-02-13 Commissariat A L'energie Atomique Et Aux Energies Alternatives Substrat pour lithographie electronique a haute resolution et procede de lithographie correspondant
FR2994489A1 (fr) * 2012-08-08 2014-02-14 Commissariat Energie Atomique Substrat pour lithographie electronique a haute resolution et procede de lithographie correspondant
CN104520769A (zh) * 2012-08-08 2015-04-15 原子能和辅助替代能源委员会 用于高分辨率电子光刻术的基底及对应的光刻方法
JP2015531169A (ja) * 2012-08-08 2015-10-29 コミサリヤ・ア・レネルジ・アトミク・エ・オ・エネルジ・アルテルナテイブ 高解像度電子リソグラフィー用基板および対応するリソグラフィー方法
RU2632581C2 (ru) * 2012-08-08 2017-10-06 Коммиссариат А Л'Энержи Атомик Э О Энержи Альтернатив Подложка для электронной литографии высокого разрешения и соответствующий способ литографии
CN104520769B (zh) * 2012-08-08 2019-06-28 原子能和辅助替代能源委员会 用于高分辨率电子光刻术的基底及对应的光刻方法
WO2017144398A1 (fr) * 2016-02-25 2017-08-31 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de lithographie electronique avec ecrantage electrostatique
FR3048292A1 (fr) * 2016-02-25 2017-09-01 Commissariat Energie Atomique Procede de lithographie electronique avec ecrantage electrostatique
JP2019506754A (ja) * 2016-02-25 2019-03-07 コミサリヤ・ア・レネルジ・アトミク・エ・オ・エネルジ・アルテルナテイブ 静電遮蔽を用いた電子式リソグラフィ方法

Similar Documents

Publication Publication Date Title
JP5160437B2 (ja) ガスクラスターイオンビームによる固体表面の加工方法
JP5241195B2 (ja) 荷電粒子露光装置
EP2747120B1 (en) Method of smoothing solid surface with gas cluster ion beam
US5872366A (en) Charged-particle-beam exposure device and charged-particle-beam exposure method
US8481981B2 (en) Method of smoothing solid surface with gas cluster ion beam and solid surface smoothing apparatus
JP5259035B2 (ja) 成形され、低密度な集束イオンビーム
JPH03101214A (ja) リソグラフィプロセスを含むデバイス製作法
JP2006100668A (ja) 電子線描画方法および磁気記録媒体の製造方法
JP2001144008A (ja) 電子線露光方法、並びにこれに用いるマスク及び電子線露光装置
JP2004119414A (ja) 電子線描画方法
JP2008521188A (ja) 集束用のマスク
KR101350759B1 (ko) 이온빔 가속 장치
JP4453978B2 (ja) 電子ビーム・リソグラフィの近接効果低減方法
US8791422B2 (en) Charged particle beam writing apparatus and charged particle beam writing method
JP2005340835A (ja) 電子線露光用マスクブランクおよびマスク
US20090166553A1 (en) Electron beam drawing method
US6972417B2 (en) Apparatus and methods for patterning a reticle blank by electron-beam inscription with reduced exposure of the reticle blank by backscattered electrons
JPWO2011115139A1 (ja) 電子ビーム露光方法および電子ビーム露光装置
US6194048B1 (en) Magnetic recording disk
US7288173B2 (en) Ion beam processing system and ion beam processing method
JP2004163698A (ja) 電子線描画方法、電子線描画方法を用いて作成した原盤をもとに製作したスタンパ用金型、およびスタンパ用金型で製作した情報記録媒体
JP2002326199A (ja) 微小光学素子の作製方法、及び該作製方法による微小光学素子、該素子を用いた光学装置
WO2005114332A1 (ja) 電子ビーム記録基板
JP5859951B2 (ja) 荷電粒子ビーム描画装置および荷電粒子ビーム描画方法
JP2002323428A (ja) 微小光学素子の作製方法、及び該作製方法による微小光学素子、該素子を用いた光学装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050707

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20050713

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071120

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080212

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080414

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080520