JP2004153693A - フレーム同期方法および装置 - Google Patents
フレーム同期方法および装置 Download PDFInfo
- Publication number
- JP2004153693A JP2004153693A JP2002318574A JP2002318574A JP2004153693A JP 2004153693 A JP2004153693 A JP 2004153693A JP 2002318574 A JP2002318574 A JP 2002318574A JP 2002318574 A JP2002318574 A JP 2002318574A JP 2004153693 A JP2004153693 A JP 2004153693A
- Authority
- JP
- Japan
- Prior art keywords
- time
- frame synchronization
- frame
- signal
- timing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
【課題】正確なフレーム同期信号を発生させる。
【解決手段】受信した同期ワードの終端Ｓｓｗから時間Ｘの経過後のスロットタイミングを検出してフレーム同期信号を発生させるとき、データを１２８サンプル分だけバッファ２１に取り込む毎にＤＳＰコア部２２に送って復調処理を行い、同期ワードの終端Ｓｓｗが検出されると、そのサンプル位置Ｐを同期位置カウンタ３２に送り、その同期位置カウンタ３２が次回の割り込み通知信号Ｓｉｔからサンプル位置Ｐに対応する時間だけカウントすると、スロットタイミングカウンタ３３を「Ｘ−２Ｔｏ」だけカウントしてスロット信号Ｓｓｌを発生させ、そのスロット信号Ｓｓｌのタイミングに基づきフレーム同期信号を生成する。
【選択図】 図１
【解決手段】受信した同期ワードの終端Ｓｓｗから時間Ｘの経過後のスロットタイミングを検出してフレーム同期信号を発生させるとき、データを１２８サンプル分だけバッファ２１に取り込む毎にＤＳＰコア部２２に送って復調処理を行い、同期ワードの終端Ｓｓｗが検出されると、そのサンプル位置Ｐを同期位置カウンタ３２に送り、その同期位置カウンタ３２が次回の割り込み通知信号Ｓｉｔからサンプル位置Ｐに対応する時間だけカウントすると、スロットタイミングカウンタ３３を「Ｘ−２Ｔｏ」だけカウントしてスロット信号Ｓｓｌを発生させ、そのスロット信号Ｓｓｌのタイミングに基づきフレーム同期信号を生成する。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、親局と子局の間で通信を行う防災システム等のデジタル通信システム等における受信データのフレーム同期位置を特定する方法および装置に関するものである。
【０００２】
【従来の技術】
近年、ＤＳＰの処理速度が向上するに従い、ＤＳＰ内で同期ワードの終端検出も行われるようになってきた。図４はその動作のタイミングチャートを示す図であり、Ｓｓｗは検出されるべき同期ワードの終端を示す信号、Ｄ１は受信されＩＦ信号に変換されてからＡ／Ｄ変換されたシリアルデータ、ＳｉｔはそのデータＤ１を例えば１２８サンプル分だけＤＳＰのバッファに取り込む毎に発生する割り込み通知信号、Ｓａは同期位置検出通知信号である。データを１２８サンプル単位でメモリに格納する技術として、特許文献１の段落「０００９」に記載がある。
【０００３】
従来では、ＤＳＰのバッファに格納されたデータＤ１が１２８サンプル分になると割り込み通知信号Ｓｉｔが発生し、そのデータＤ１がＤＳＰのＤＳＰコア部に読み込まれて受信処理され、これが繰り返される。この受信処理では、まず同期ワードの終端Ｓｓｗに基づきフレーム同期をとってから、各シンボルデータの復調を行っている。
【０００４】
このときの同期ワードの終端の特定は、受信すべき例えば１０個の同期ワードと同じ同期ワードをメモリに予め格納しておいて、これを受信した同期ワードと比較して１０個全部の同期ワードが合致したとき、受信データの同期ワードの終端が検出されたものとするものである。
【０００５】
このようにして同期ワードの終端が検出されると、その検出の通知は、図４の（ａ）に示すように、▲１▼その検出後すぐに、又は▲２▼検出後の当該１２８サンプル分のデータの復調処理の後に、又は▲３▼次のデータをバッファからＤＳＰコア部に取り込むとき（次の割り込み通知信号Ｓｉｔのとき）、に行うことができる。時間Ｔ１，Ｔ２，Ｔ３は各通知タイミング▲１▼，▲２▼，▲３▼の同期ワードの終端Ｓｓｗからの経過時間である。そして、同期位置検出通知信号Ｓａのタイミングから所定時間経過の後をフレーム同期位置としている。
【０００６】
【特許文献１】特開２００１−１７７５８８号
【０００７】
【発明が解決しようとする課題】
ところが、このような通知タイミング▲１▼〜▲３▼のいずれかで図４の（ａ）に示すように通知信号Ｓａを発生させると、次回の同期位置検出の際には、図４の（ｂ）に示すような通知タイミング▲１▼〜▲３▼のいずれかの通知信号Ｓａとなる場合があり、同期ワードの終端Ｓｓｗからの経過時間Ｔ１，Ｔ２，Ｔ３が割り込み通知信号Ｓｉｔの位置によってまちまちとなってしまう。特に、同期ワードの終端がＤＳＰコア部に前回読み込んだ１２８サンプル分と次に読み込む１２８サンプル分にまたがる場合には、経過時間Ｔ１，Ｔ２，Ｔ３が割り込み通知信号Ｓｉｔの時間間隔だけずれる場合もある。これらは、同期ワードの終端Ｓｓｗと割り込み通知信号Ｓｉｔとが同期関係にないからである。
【０００８】
この結果、上記のように同期ワードの終端Ｓｓｗから所定時間経過の後に来るフレーム同期位置を検出しなけければならないにも拘わらず、その同期位置を正確に検出できないという問題が発生する。
【０００９】
本発明の目的は、フレーム同期位置を正確に検出できるようにしたフレーム同期方法および装置を提供することである。
【００１０】
【課題を解決するための手段】
請求項１に係る発明は、受信しＡ／Ｄ変換したデータの所定のサンプル数毎に発生する割り込み通知信号により前記データをＤＳＰのバッファから該ＤＳＰのＤＳＰコア部に読み込ませて復調処理を行い、該復調処理により同期ワード終端が検出された時点から第１の時間が経過した時点をスロットタイミングとし、該スロットタイミングに応じてフレーム同期信号を発生させるフレーム同期方法において、前記ＤＳＰコア部で前記同期ワード終端が検出されると直前の前記割り込み通知信号の時点から前記同期ワード終端の検出点までの第２の時間を検出し、前記割り込み通知信号の次回の発生時点から前記第２の時間を計測し、該第２の時間の計測の終了点から前記第１の時間より前記割り込み通知信号の２倍の周期を減算した第３の時間を計測し、該第３の時間の計測の終了点を前記スロットタイミングとすることを特徴とするフレーム同期方法とした。
【００１１】
請求項２に係る発明は、請求項１に記載のフレーム同期方法において、同期して送受信を行う親局と子局からなる通信システムの該子局に適用し、前記受信する信号が前記親局から送信され、前記スロットタイミングが前記親局側で設定されていることを特徴とするフレーム同期方法とした。
【００１２】
請求項３に係る発明は、請求項１又は２に記載のフレーム同期方法において、前記ＤＳＰコア部での処理を前記Ａ／Ｄ変換したデータのｎ倍に補間して行い、前記第２の時間の計測を前記Ａ／Ｄ変換したデータのサンプリング間隔の１／ｎの時間間隔で行うことを特徴とするフレーム同期方法とした。
【００１３】
請求項４に係る発明は、請求項１、２又は３に記載のフレーム同期方法において、前記スロットタイミングをフレームタイミングに置き換え直接フレーム同期信号を発生させることを特徴とするフレーム同期方法とした。
【００１４】
請求項５に係る発明は、受信しＡ／Ｄ変換したデータを読み込んで復調処理を行い、該復調処理により同期ワード終端が検出された時点から第１の時間が経過した時点をスロットタイミングとし、該スロットタイミングに応じてフレーム同期信号を発生させるフレーム同期装置において、前記データをバッファに取り込み、該バッファに前記データが所定のサンプル数だけ取り込まれる毎に発生する割り込み通知信号により前記バッファのデータを読み込んでＤＳＰコア部で復調処理を行うＤＳＰと、前記ＤＳＰコア部における前記復調処理により前記同期ワード終端が検出されると、直前の前記割り込み通知信号の発生時点から前記同期ワード終端の検出時点までの第２の時間を、次回の前記割り込み通知信号の発生時点からカウントする同期位置カウンタと、該同期位置カウンタが前記第２の時間のカウントを終了した時点から動作を開始し、前記第１の時間から前記割り込み通知信号の２倍の周期を減算した第３の時間をカウントした時点をスロットタイミングの信号として発生するスロットタイミングカウンタとを具備することを特徴とするフレーム同期装置とした。
【００１５】
請求項６に係る発明は、請求項５に記載のフレーム同期装置において、同期して送受信を行う親局と子局からなる通信システムの該子局に適用し、前記受信する信号が前記親局から送信され、前記スロットタイミングが前記親局側で設定されていることを特徴とするフレーム同期装置とした。
【００１６】
請求項７に係る発明は、請求項５又は６に記載のフレーム同期方法において、前記ＤＳＰコア部は前記Ａ／Ｄ変換したデータのｎ倍に補間して処理を行い、前記同期位置カウンタは前記Ａ／Ｄ変換したデータのサンプリング間隔の１／ｎの時間間隔でカウントを行うことを特徴とするフレーム同期方法とした。
【００１７】
請求項８に係る発明は、請求項５、６又は７に記載のフレーム同期装置において、前記スロットタイミングをフレームタイミングに置き換え、前記スロットタイミングカウンタをフレームタイミングカウンタに置き換えたことを特徴とするフレーム同期装置とした。
【００１８】
【発明の実施の形態】
本発明では、ＤＳＰコア部による行われる復調処理が、ＤＳＰのバッファに一定個数のデータが入力されたときに発生する割り込み通知信号で開始すること、ＤＳＰが同期ワードの終端を検出したサンプル位置が把握できていること、サンプリングクロックが独立して動作していること、等に着目し、割り込み通知信号が発生してからＤＳＰコア部が同期ワードの終端を検出したサンプル位置までの時間を検出し、次回の割り込み通知信号が発生するとその時間を計測し、該計測が終了してからフレーム同期位置までの時間を計測することにより、フレーム同期位置を特定する。
【００１９】
図１は本発明の１つの実施の形態のフレーム同期位置検出装置（子局）の概略構成を示すブロック図である。１０はＲＦ部であり、アンテナで受信した親局からの信号をＩＦ信号に変換する周波数変換部１１と、そのＩＦ信号をデジタルのシリアルデータＤ１に変換するＡ／Ｄ変換器１２とを具備する。
【００２０】
２０はＤＳＰであり、ＲＦ部１０から送信されたシリアルデータＤ１をシリアルポートから取り込んで一時格納するバッファ２１と、そのバッファ２１に１２８サンプル分のデータＤ１が蓄積される毎にそれを読み込んで復調処理や同期検出処理を行うＤＳＰコア部２２を具備する。ＤＳＰコア２２は読み込んだデータを９倍にデータ補間する動作も行う。
【００２１】
３０はＦＰＧＡからなる制御部であり、タイミング発生器３１と同期位置カウンタ３２とスロットタイミングカウンタ３３を有する。タイミング発生器３１は、Ａ／Ｄ変換器１１とバッファ２１に対して、サンプリングクロックＳｓｃ及び１サンプル分をシリアル数ビットで表すときのデータクロックＳｄｃを送ると共に、サンプリングクロックＳｓｃの９倍の周波数のクロックＳｓｃ’を発生する。同期位置カウンタ３２は、ＤＳＰコア部２２における復調処理と同期検出で同期ワードの終端Ｓｓｗが検出されたとき、その検出フラグＳｆｌとそれまでのサンプル数Ｐ（９倍補間のサンプル数（第２の時間））の通知を受け、次回の割り込み通知信号Ｓｉｔの発生時点からそのサンプル数ＰだけクロックＳｓｃ’をカウントする。スロットタイミングカウンタ３３は、同期位置カウンタ３２がクロックＳｓｃ’をサンプル数Ｐだけカウントしたときに発生するフラグＳｆ２が入力することにより、そこから所定数の時間をカウント（システムクロックをカウント）してスロットタイミング信号Ｓｓｌを出力する。
【００２２】
以上において、ＤＳＰ２０のシリアルポートから入力したデータＤ１はバッファ２１に送り込まれ、そのバッファ２１は１２８サンプル分のデータＤ１が蓄積される毎にＤＳＰコア部２２に割り込み通知信号Ｓｉｔを出してそのデータを送り出す。ＤＳＰコア部２２はバッファ２１からの割り込み通知信号Ｓｉｔがある毎に、その１２８サンプル分のデータを読み込んで９倍のデータ補間を行うと共に復調処理や同期検出処理を行う。そして、同期ワードの終端信号Ｓｓｗを検出すると、直前の割り込み通知信号Ｓｉｔの発生時点からその同期ワードの終端Ｓｓｗのデータまでのサンプル数Ｐとその検出フラグＳｆ１とを、次回の割り込み通知信号Ｓｉｔの時点で同期位置カウンタ３２に送る。
【００２３】
この同期位置カウンタ３２は、次回の割り込み通知信号Ｓｉｔの時点からタイミング発生器３１からの９倍のサンプリングクロックＳｓｃ’をカウントし、前記サンプル数Ｐまでカウントすると、フラグＳｆ２をスロットタイミングカウンタ３３に出力する。スロットタイミングカウンタ３３は、フラグＳｆ２を受けるとシステムクロックのカウントを開始し、予め決めたカウント値になるとスロット信号Ｓｓｌを出力する。フレーム信号は所定数個のスロット信号毎に発生するようになっているので、このスロット信号Ｓｓｌによりフレームの同期位置が特定される。
【００２４】
図２に以上の動作のタイミングチャートを、図３に処理のタイミングチャートを示した。前記したように、フラグＳｆ１はＤＳＰコア部２２で同期ワードの終端Ｓｓｗが検出されたとき、次回の割り込み通知信号Ｓｉｔの発生時点で発生する。また、フラグＳｆ２は同期位置カウンタ３２がサンプル数Ｐをカウントしたとき、つまり、データＤ１内の同期ワードの終端Ｓｓｗから割り込み通知信号Ｓｉｔの周期Ｔｏの２倍の時間（２Ｔｏ）が経過した時点で発生する。また、同期ワードの終端信号Ｓｓｗの時点から時間Ｘ（第１の時間）が経過した時点がスロットタイミングであることは親局側で設定され、予め分かっている。
【００２５】
したがって、スロットタイミングカウンタ３３で、「Ｘ−２Ｔｏ」の時間（第３の時間）をシステムクロックのカウントにより計測することにより、スロット信号Ｓｓｌが発生するようにしておけば、同期ワードの終端信号Ｓｓｗと割り込み通知信号Ｓｉｔとがどのようなタイミング関係にあろうとも、同期ワードの終端Ｓｓｗから時間Ｘが経過したときに必ずスロット信号Ｓｓｌが発生する。フレーム同期位置は前記したように、このスロット信号Ｓｓｌのタイミングを元に検出される。なお、時間Ｘは規格によって異なる。
【００２６】
本装置では、１６ＱＡＭ（１シンボルは４ビット）の変調方式を例にとると、ＩＦ信号の周波数を４５５ＫＨｚ、サンプリングクロックＳｓｃの周波数を１４０ＫＨｚ（周期は７．１４μｓｅｃ）、通信フォーマットは１シンボルの周波数レートが１１．２５ＫＨｚ（８８．８８μｓｅｃ）で１５０シンボルを１スロット（１３．３ｍｓｅｃ）とし、６スロットで１フレーム（８０ｍｓｅｃ）が構成されるようにする。この場合、割り込み通知信号Ｓｉｔの間隔の１２８サンプル内には、１０．２８個のシンボルが含まれることになる。つまり、１シンボル当り１２．５サンプルとなるが、これが９倍補間され、１シンボル当り１１２５サンプルでＤＳＰコア部２２において復調処理や同期検出が行われる。システム（メイン）クロックは１９．４４ＭＨｚとして、スロットタイミングカウンタ３３をカウントする。
【００２７】
９倍補間を行うサンプリングクロックＳｓｃ’は、システムクロックをサンプリングクロックＳｓｃまでカウントするカウンタを用意して発生させる。上記の条件では１９．４４ＭＨｚ／１４０ＫＨｚ＝１３８．８６であるので、８ビットカウンタを用意し、そのリセットは割り込み通知信号Ｓｉｔで行う。このカウント数は割り切れないので、実際にはシステムクロックの１クロック分のジッタが発生するが、１フレーム（８０ｍｓｅｃ）においては無視できる誤差となる。
【００２８】
また、割り込み通知信号Ｓｉｔの周期Ｔｏは、１２８×７．１４μｓｅｃ＝９１３μｓｅｃであるので、「Ｘ−２Ｔｏ」をカウントするスロットタイミングカウンタ３３には、「Ｘ−１．８２ｍｓｅｃ」をシステムクロックでカウントできるビット桁のものを使用する。
【００２９】
なお、以上ではスロットタイミングを検出してフレーム同期位置を特定したが、スロットを使用せずフレームのみを使用するフォーマットでは、スロットタイミングカウンタ３３に代えて、フレームタイミングカウンタを使用して直接フレーム同期位置を特定することができる。このスロットカウンタ３３やフレームタイミングカウンタのクロックには、システムクロックに限らず、９倍のサンプリングクロックＳｓｃ’を使用してもよい。
【００３０】
また、上記ではＤＳＰコア部２２では、サンプリングクロックＳｓｃの９倍のクロックＳｓｃ’でデータを９倍補間して内部処理を行ったが、この補間倍数は必須ではなく任意のｎ倍に設定できるものである。また、必ずしも補間しなくてもよい。
【００３１】
【発明の効果】
以上から本発明によれば、同期ワードの終端の位置と割り込み通知信号とのタイミング関係に無関係に、正確なフレーム同期位置を検出することができる。また、ＤＳＰコア部での処理をデータをｎ倍補間して行い、第２の時間の計測をそれに応じて行えば、フレーム同期の誤差をＡ／Ｄ変換でのサンプリングクロックの１／ｎまで低下させることができる。
【図面の簡単な説明】
【図１】本発明の実施の形態のフレーム同期装置のブロック図である。
【図２】図１の装置の動作のタイミングチャートである。
【図３】図１の装置の処理のタイミングチャートである。
【図４】従来のフレーム同期動作のタイミングチャートである。
【符号の説明】
１０：ＲＦ部、１１：周波数変換部、１２：Ａ／Ｄ変換器
２０：ＤＳＰ、２１：バッファ、２２：ＤＳＰコア
３０：制御部、３１：タイミング発生器、３２：同期位置カウンタ、３３：スロットタイミングカウンタ
【発明の属する技術分野】
本発明は、親局と子局の間で通信を行う防災システム等のデジタル通信システム等における受信データのフレーム同期位置を特定する方法および装置に関するものである。
【０００２】
【従来の技術】
近年、ＤＳＰの処理速度が向上するに従い、ＤＳＰ内で同期ワードの終端検出も行われるようになってきた。図４はその動作のタイミングチャートを示す図であり、Ｓｓｗは検出されるべき同期ワードの終端を示す信号、Ｄ１は受信されＩＦ信号に変換されてからＡ／Ｄ変換されたシリアルデータ、ＳｉｔはそのデータＤ１を例えば１２８サンプル分だけＤＳＰのバッファに取り込む毎に発生する割り込み通知信号、Ｓａは同期位置検出通知信号である。データを１２８サンプル単位でメモリに格納する技術として、特許文献１の段落「０００９」に記載がある。
【０００３】
従来では、ＤＳＰのバッファに格納されたデータＤ１が１２８サンプル分になると割り込み通知信号Ｓｉｔが発生し、そのデータＤ１がＤＳＰのＤＳＰコア部に読み込まれて受信処理され、これが繰り返される。この受信処理では、まず同期ワードの終端Ｓｓｗに基づきフレーム同期をとってから、各シンボルデータの復調を行っている。
【０００４】
このときの同期ワードの終端の特定は、受信すべき例えば１０個の同期ワードと同じ同期ワードをメモリに予め格納しておいて、これを受信した同期ワードと比較して１０個全部の同期ワードが合致したとき、受信データの同期ワードの終端が検出されたものとするものである。
【０００５】
このようにして同期ワードの終端が検出されると、その検出の通知は、図４の（ａ）に示すように、▲１▼その検出後すぐに、又は▲２▼検出後の当該１２８サンプル分のデータの復調処理の後に、又は▲３▼次のデータをバッファからＤＳＰコア部に取り込むとき（次の割り込み通知信号Ｓｉｔのとき）、に行うことができる。時間Ｔ１，Ｔ２，Ｔ３は各通知タイミング▲１▼，▲２▼，▲３▼の同期ワードの終端Ｓｓｗからの経過時間である。そして、同期位置検出通知信号Ｓａのタイミングから所定時間経過の後をフレーム同期位置としている。
【０００６】
【特許文献１】特開２００１−１７７５８８号
【０００７】
【発明が解決しようとする課題】
ところが、このような通知タイミング▲１▼〜▲３▼のいずれかで図４の（ａ）に示すように通知信号Ｓａを発生させると、次回の同期位置検出の際には、図４の（ｂ）に示すような通知タイミング▲１▼〜▲３▼のいずれかの通知信号Ｓａとなる場合があり、同期ワードの終端Ｓｓｗからの経過時間Ｔ１，Ｔ２，Ｔ３が割り込み通知信号Ｓｉｔの位置によってまちまちとなってしまう。特に、同期ワードの終端がＤＳＰコア部に前回読み込んだ１２８サンプル分と次に読み込む１２８サンプル分にまたがる場合には、経過時間Ｔ１，Ｔ２，Ｔ３が割り込み通知信号Ｓｉｔの時間間隔だけずれる場合もある。これらは、同期ワードの終端Ｓｓｗと割り込み通知信号Ｓｉｔとが同期関係にないからである。
【０００８】
この結果、上記のように同期ワードの終端Ｓｓｗから所定時間経過の後に来るフレーム同期位置を検出しなけければならないにも拘わらず、その同期位置を正確に検出できないという問題が発生する。
【０００９】
本発明の目的は、フレーム同期位置を正確に検出できるようにしたフレーム同期方法および装置を提供することである。
【００１０】
【課題を解決するための手段】
請求項１に係る発明は、受信しＡ／Ｄ変換したデータの所定のサンプル数毎に発生する割り込み通知信号により前記データをＤＳＰのバッファから該ＤＳＰのＤＳＰコア部に読み込ませて復調処理を行い、該復調処理により同期ワード終端が検出された時点から第１の時間が経過した時点をスロットタイミングとし、該スロットタイミングに応じてフレーム同期信号を発生させるフレーム同期方法において、前記ＤＳＰコア部で前記同期ワード終端が検出されると直前の前記割り込み通知信号の時点から前記同期ワード終端の検出点までの第２の時間を検出し、前記割り込み通知信号の次回の発生時点から前記第２の時間を計測し、該第２の時間の計測の終了点から前記第１の時間より前記割り込み通知信号の２倍の周期を減算した第３の時間を計測し、該第３の時間の計測の終了点を前記スロットタイミングとすることを特徴とするフレーム同期方法とした。
【００１１】
請求項２に係る発明は、請求項１に記載のフレーム同期方法において、同期して送受信を行う親局と子局からなる通信システムの該子局に適用し、前記受信する信号が前記親局から送信され、前記スロットタイミングが前記親局側で設定されていることを特徴とするフレーム同期方法とした。
【００１２】
請求項３に係る発明は、請求項１又は２に記載のフレーム同期方法において、前記ＤＳＰコア部での処理を前記Ａ／Ｄ変換したデータのｎ倍に補間して行い、前記第２の時間の計測を前記Ａ／Ｄ変換したデータのサンプリング間隔の１／ｎの時間間隔で行うことを特徴とするフレーム同期方法とした。
【００１３】
請求項４に係る発明は、請求項１、２又は３に記載のフレーム同期方法において、前記スロットタイミングをフレームタイミングに置き換え直接フレーム同期信号を発生させることを特徴とするフレーム同期方法とした。
【００１４】
請求項５に係る発明は、受信しＡ／Ｄ変換したデータを読み込んで復調処理を行い、該復調処理により同期ワード終端が検出された時点から第１の時間が経過した時点をスロットタイミングとし、該スロットタイミングに応じてフレーム同期信号を発生させるフレーム同期装置において、前記データをバッファに取り込み、該バッファに前記データが所定のサンプル数だけ取り込まれる毎に発生する割り込み通知信号により前記バッファのデータを読み込んでＤＳＰコア部で復調処理を行うＤＳＰと、前記ＤＳＰコア部における前記復調処理により前記同期ワード終端が検出されると、直前の前記割り込み通知信号の発生時点から前記同期ワード終端の検出時点までの第２の時間を、次回の前記割り込み通知信号の発生時点からカウントする同期位置カウンタと、該同期位置カウンタが前記第２の時間のカウントを終了した時点から動作を開始し、前記第１の時間から前記割り込み通知信号の２倍の周期を減算した第３の時間をカウントした時点をスロットタイミングの信号として発生するスロットタイミングカウンタとを具備することを特徴とするフレーム同期装置とした。
【００１５】
請求項６に係る発明は、請求項５に記載のフレーム同期装置において、同期して送受信を行う親局と子局からなる通信システムの該子局に適用し、前記受信する信号が前記親局から送信され、前記スロットタイミングが前記親局側で設定されていることを特徴とするフレーム同期装置とした。
【００１６】
請求項７に係る発明は、請求項５又は６に記載のフレーム同期方法において、前記ＤＳＰコア部は前記Ａ／Ｄ変換したデータのｎ倍に補間して処理を行い、前記同期位置カウンタは前記Ａ／Ｄ変換したデータのサンプリング間隔の１／ｎの時間間隔でカウントを行うことを特徴とするフレーム同期方法とした。
【００１７】
請求項８に係る発明は、請求項５、６又は７に記載のフレーム同期装置において、前記スロットタイミングをフレームタイミングに置き換え、前記スロットタイミングカウンタをフレームタイミングカウンタに置き換えたことを特徴とするフレーム同期装置とした。
【００１８】
【発明の実施の形態】
本発明では、ＤＳＰコア部による行われる復調処理が、ＤＳＰのバッファに一定個数のデータが入力されたときに発生する割り込み通知信号で開始すること、ＤＳＰが同期ワードの終端を検出したサンプル位置が把握できていること、サンプリングクロックが独立して動作していること、等に着目し、割り込み通知信号が発生してからＤＳＰコア部が同期ワードの終端を検出したサンプル位置までの時間を検出し、次回の割り込み通知信号が発生するとその時間を計測し、該計測が終了してからフレーム同期位置までの時間を計測することにより、フレーム同期位置を特定する。
【００１９】
図１は本発明の１つの実施の形態のフレーム同期位置検出装置（子局）の概略構成を示すブロック図である。１０はＲＦ部であり、アンテナで受信した親局からの信号をＩＦ信号に変換する周波数変換部１１と、そのＩＦ信号をデジタルのシリアルデータＤ１に変換するＡ／Ｄ変換器１２とを具備する。
【００２０】
２０はＤＳＰであり、ＲＦ部１０から送信されたシリアルデータＤ１をシリアルポートから取り込んで一時格納するバッファ２１と、そのバッファ２１に１２８サンプル分のデータＤ１が蓄積される毎にそれを読み込んで復調処理や同期検出処理を行うＤＳＰコア部２２を具備する。ＤＳＰコア２２は読み込んだデータを９倍にデータ補間する動作も行う。
【００２１】
３０はＦＰＧＡからなる制御部であり、タイミング発生器３１と同期位置カウンタ３２とスロットタイミングカウンタ３３を有する。タイミング発生器３１は、Ａ／Ｄ変換器１１とバッファ２１に対して、サンプリングクロックＳｓｃ及び１サンプル分をシリアル数ビットで表すときのデータクロックＳｄｃを送ると共に、サンプリングクロックＳｓｃの９倍の周波数のクロックＳｓｃ’を発生する。同期位置カウンタ３２は、ＤＳＰコア部２２における復調処理と同期検出で同期ワードの終端Ｓｓｗが検出されたとき、その検出フラグＳｆｌとそれまでのサンプル数Ｐ（９倍補間のサンプル数（第２の時間））の通知を受け、次回の割り込み通知信号Ｓｉｔの発生時点からそのサンプル数ＰだけクロックＳｓｃ’をカウントする。スロットタイミングカウンタ３３は、同期位置カウンタ３２がクロックＳｓｃ’をサンプル数Ｐだけカウントしたときに発生するフラグＳｆ２が入力することにより、そこから所定数の時間をカウント（システムクロックをカウント）してスロットタイミング信号Ｓｓｌを出力する。
【００２２】
以上において、ＤＳＰ２０のシリアルポートから入力したデータＤ１はバッファ２１に送り込まれ、そのバッファ２１は１２８サンプル分のデータＤ１が蓄積される毎にＤＳＰコア部２２に割り込み通知信号Ｓｉｔを出してそのデータを送り出す。ＤＳＰコア部２２はバッファ２１からの割り込み通知信号Ｓｉｔがある毎に、その１２８サンプル分のデータを読み込んで９倍のデータ補間を行うと共に復調処理や同期検出処理を行う。そして、同期ワードの終端信号Ｓｓｗを検出すると、直前の割り込み通知信号Ｓｉｔの発生時点からその同期ワードの終端Ｓｓｗのデータまでのサンプル数Ｐとその検出フラグＳｆ１とを、次回の割り込み通知信号Ｓｉｔの時点で同期位置カウンタ３２に送る。
【００２３】
この同期位置カウンタ３２は、次回の割り込み通知信号Ｓｉｔの時点からタイミング発生器３１からの９倍のサンプリングクロックＳｓｃ’をカウントし、前記サンプル数Ｐまでカウントすると、フラグＳｆ２をスロットタイミングカウンタ３３に出力する。スロットタイミングカウンタ３３は、フラグＳｆ２を受けるとシステムクロックのカウントを開始し、予め決めたカウント値になるとスロット信号Ｓｓｌを出力する。フレーム信号は所定数個のスロット信号毎に発生するようになっているので、このスロット信号Ｓｓｌによりフレームの同期位置が特定される。
【００２４】
図２に以上の動作のタイミングチャートを、図３に処理のタイミングチャートを示した。前記したように、フラグＳｆ１はＤＳＰコア部２２で同期ワードの終端Ｓｓｗが検出されたとき、次回の割り込み通知信号Ｓｉｔの発生時点で発生する。また、フラグＳｆ２は同期位置カウンタ３２がサンプル数Ｐをカウントしたとき、つまり、データＤ１内の同期ワードの終端Ｓｓｗから割り込み通知信号Ｓｉｔの周期Ｔｏの２倍の時間（２Ｔｏ）が経過した時点で発生する。また、同期ワードの終端信号Ｓｓｗの時点から時間Ｘ（第１の時間）が経過した時点がスロットタイミングであることは親局側で設定され、予め分かっている。
【００２５】
したがって、スロットタイミングカウンタ３３で、「Ｘ−２Ｔｏ」の時間（第３の時間）をシステムクロックのカウントにより計測することにより、スロット信号Ｓｓｌが発生するようにしておけば、同期ワードの終端信号Ｓｓｗと割り込み通知信号Ｓｉｔとがどのようなタイミング関係にあろうとも、同期ワードの終端Ｓｓｗから時間Ｘが経過したときに必ずスロット信号Ｓｓｌが発生する。フレーム同期位置は前記したように、このスロット信号Ｓｓｌのタイミングを元に検出される。なお、時間Ｘは規格によって異なる。
【００２６】
本装置では、１６ＱＡＭ（１シンボルは４ビット）の変調方式を例にとると、ＩＦ信号の周波数を４５５ＫＨｚ、サンプリングクロックＳｓｃの周波数を１４０ＫＨｚ（周期は７．１４μｓｅｃ）、通信フォーマットは１シンボルの周波数レートが１１．２５ＫＨｚ（８８．８８μｓｅｃ）で１５０シンボルを１スロット（１３．３ｍｓｅｃ）とし、６スロットで１フレーム（８０ｍｓｅｃ）が構成されるようにする。この場合、割り込み通知信号Ｓｉｔの間隔の１２８サンプル内には、１０．２８個のシンボルが含まれることになる。つまり、１シンボル当り１２．５サンプルとなるが、これが９倍補間され、１シンボル当り１１２５サンプルでＤＳＰコア部２２において復調処理や同期検出が行われる。システム（メイン）クロックは１９．４４ＭＨｚとして、スロットタイミングカウンタ３３をカウントする。
【００２７】
９倍補間を行うサンプリングクロックＳｓｃ’は、システムクロックをサンプリングクロックＳｓｃまでカウントするカウンタを用意して発生させる。上記の条件では１９．４４ＭＨｚ／１４０ＫＨｚ＝１３８．８６であるので、８ビットカウンタを用意し、そのリセットは割り込み通知信号Ｓｉｔで行う。このカウント数は割り切れないので、実際にはシステムクロックの１クロック分のジッタが発生するが、１フレーム（８０ｍｓｅｃ）においては無視できる誤差となる。
【００２８】
また、割り込み通知信号Ｓｉｔの周期Ｔｏは、１２８×７．１４μｓｅｃ＝９１３μｓｅｃであるので、「Ｘ−２Ｔｏ」をカウントするスロットタイミングカウンタ３３には、「Ｘ−１．８２ｍｓｅｃ」をシステムクロックでカウントできるビット桁のものを使用する。
【００２９】
なお、以上ではスロットタイミングを検出してフレーム同期位置を特定したが、スロットを使用せずフレームのみを使用するフォーマットでは、スロットタイミングカウンタ３３に代えて、フレームタイミングカウンタを使用して直接フレーム同期位置を特定することができる。このスロットカウンタ３３やフレームタイミングカウンタのクロックには、システムクロックに限らず、９倍のサンプリングクロックＳｓｃ’を使用してもよい。
【００３０】
また、上記ではＤＳＰコア部２２では、サンプリングクロックＳｓｃの９倍のクロックＳｓｃ’でデータを９倍補間して内部処理を行ったが、この補間倍数は必須ではなく任意のｎ倍に設定できるものである。また、必ずしも補間しなくてもよい。
【００３１】
【発明の効果】
以上から本発明によれば、同期ワードの終端の位置と割り込み通知信号とのタイミング関係に無関係に、正確なフレーム同期位置を検出することができる。また、ＤＳＰコア部での処理をデータをｎ倍補間して行い、第２の時間の計測をそれに応じて行えば、フレーム同期の誤差をＡ／Ｄ変換でのサンプリングクロックの１／ｎまで低下させることができる。
【図面の簡単な説明】
【図１】本発明の実施の形態のフレーム同期装置のブロック図である。
【図２】図１の装置の動作のタイミングチャートである。
【図３】図１の装置の処理のタイミングチャートである。
【図４】従来のフレーム同期動作のタイミングチャートである。
【符号の説明】
１０：ＲＦ部、１１：周波数変換部、１２：Ａ／Ｄ変換器
２０：ＤＳＰ、２１：バッファ、２２：ＤＳＰコア
３０：制御部、３１：タイミング発生器、３２：同期位置カウンタ、３３：スロットタイミングカウンタ
Claims (8)
- 受信しＡ／Ｄ変換したデータの所定のサンプル数毎に発生する割り込み通知信号により前記データをＤＳＰのバッファから該ＤＳＰのＤＳＰコア部に読み込ませて復調処理を行い、該復調処理により同期ワード終端が検出された時点から第１の時間が経過した時点をスロットタイミングとし、該スロットタイミングに応じてフレーム同期信号を発生させるフレーム同期方法において、
前記ＤＳＰコア部で前記同期ワード終端が検出されると直前の前記割り込み通知信号の時点から前記同期ワード終端の検出点までの第２の時間を検出し、前記割り込み通知信号の次回の発生時点から前記第２の時間を計測し、該第２の時間の計測の終了点から前記第１の時間より前記割り込み通知信号の２倍の周期を減算した第３の時間を計測し、該第３の時間の計測の終了点を前記スロットタイミングとすることを特徴とするフレーム同期方法。 - 請求項１に記載のフレーム同期方法において、
同期して送受信を行う親局と子局からなる通信システムの該子局に適用し、前記受信する信号が前記親局から送信され、前記スロットタイミングが前記親局側で設定されていることを特徴とするフレーム同期方法。 - 請求項１又は２に記載のフレーム同期方法において、
前記ＤＳＰコア部での処理を前記Ａ／Ｄ変換したデータのｎ倍に補間して行い、前記第２の時間の計測を前記Ａ／Ｄ変換したデータのサンプリング間隔の１／ｎの時間間隔で行うことを特徴とするフレーム同期方法。 - 請求項１、２又は３に記載のフレーム同期方法において、
前記スロットタイミングをフレームタイミングに置き換え直接フレーム同期信号を発生させることを特徴とするフレーム同期方法。 - 受信しＡ／Ｄ変換したデータを読み込んで復調処理を行い、該復調処理により同期ワード終端が検出された時点から第１の時間が経過した時点をスロットタイミングとし、該スロットタイミングに応じてフレーム同期信号を発生させるフレーム同期装置において、
前記データをバッファに取り込み、該バッファに前記データが所定のサンプル数だけ取り込まれる毎に発生する割り込み通知信号により前記バッファのデータを読み込んでＤＳＰコア部で復調処理を行うＤＳＰと、
前記ＤＳＰコア部における前記復調処理により前記同期ワード終端が検出されると、直前の前記割り込み通知信号の発生時点から前記同期ワード終端の検出時点までの第２の時間を、次回の前記割り込み通知信号の発生時点からカウントする同期位置カウンタと、
該同期位置カウンタが前記第２の時間のカウントを終了した時点から動作を開始し、前記第１の時間から前記割り込み通知信号の２倍の周期を減算した第３の時間をカウントした時点をスロットタイミングの信号として発生するスロットタイミングカウンタとを具備することを特徴とするフレーム同期装置。 - 請求項５に記載のフレーム同期装置において、
同期して送受信を行う親局と子局からなる通信システムの該子局に適用し、前記受信する信号が前記親局から送信され、前記スロットタイミングが前記親局側で設定されていることを特徴とするフレーム同期装置。 - 請求項５又は６に記載のフレーム同期方法において、
前記ＤＳＰコア部は前記Ａ／Ｄ変換したデータのｎ倍に補間して処理を行い、前記同期位置カウンタは前記Ａ／Ｄ変換したデータのサンプリング間隔の１／ｎの時間間隔でカウントを行うことを特徴とするフレーム同期方法。 - 請求項５、６又は７に記載のフレーム同期装置において、
前記スロットタイミングをフレームタイミングに置き換え、前記スロットタイミングカウンタをフレームタイミングカウンタに置き換えたことを特徴とするフレーム同期装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002318574A JP4032929B2 (ja) | 2002-10-31 | 2002-10-31 | フレーム同期方法および装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002318574A JP4032929B2 (ja) | 2002-10-31 | 2002-10-31 | フレーム同期方法および装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004153693A true JP2004153693A (ja) | 2004-05-27 |
| JP4032929B2 JP4032929B2 (ja) | 2008-01-16 |
Family
ID=32461672
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002318574A Expired - Fee Related JP4032929B2 (ja) | 2002-10-31 | 2002-10-31 | フレーム同期方法および装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4032929B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114578743A (zh) * | 2022-05-06 | 2022-06-03 | 四川赛狄信息技术股份公司 | 基于fpga的舰载多路信号采集同步控制系统 |
-
2002
- 2002-10-31 JP JP2002318574A patent/JP4032929B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114578743A (zh) * | 2022-05-06 | 2022-06-03 | 四川赛狄信息技术股份公司 | 基于fpga的舰载多路信号采集同步控制系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4032929B2 (ja) | 2008-01-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2008525761A5 (ja) | ||
| JP2003318911A (ja) | ホームネットワークシステムにおけるタイムスロット発生装置及びその方法 | |
| EP0735709B1 (en) | Synchronizing circuit for use in a digital audio signal compressing/expanding system | |
| JP4582932B2 (ja) | 同期補正回路 | |
| CN114422063A (zh) | 一种时间戳脉冲同步方法 | |
| JP2001077854A (ja) | データ送信装置およびデータ受信装置 | |
| JP4032929B2 (ja) | フレーム同期方法および装置 | |
| JP2653284B2 (ja) | データ同期検出装置 | |
| JP2003134098A (ja) | シリアル受信装置 | |
| JPH09224058A (ja) | ビット同期回路及びビット同期方法 | |
| JP2723078B2 (ja) | 非同期データ伝送回路 | |
| JP2015198399A (ja) | 通信装置 | |
| JP3934465B2 (ja) | インタフェース変換装置 | |
| JP4032928B2 (ja) | 同期位置検出方法および装置 | |
| JP2559237Y2 (ja) | シリアルデータサンプリング信号発生装置 | |
| JP3318179B2 (ja) | データ受信装置 | |
| JP3424600B2 (ja) | マンチェスタ符号受信装置 | |
| JP2001127744A (ja) | 調歩同期式データ通信装置、及び調歩同期式データ通信方法 | |
| JP3001414B2 (ja) | 符号誤り訂正装置 | |
| JP2751673B2 (ja) | デジタル通信システム用ビット誤り率測定装置 | |
| JP2715953B2 (ja) | 同期回路 | |
| JP2008072186A (ja) | 同期追従回路 | |
| JP2003046493A (ja) | 相関検出装置 | |
| JPH04145566A (ja) | シリアル転送回路 | |
| JP2010213204A (ja) | データ送受信方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051028 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070919 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071002 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071015 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 3 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 4032929 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111102 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111102 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121102 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131102 Year of fee payment: 6 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |