JP2003046493A - 相関検出装置 - Google Patents
相関検出装置Info
- Publication number
- JP2003046493A JP2003046493A JP2001233555A JP2001233555A JP2003046493A JP 2003046493 A JP2003046493 A JP 2003046493A JP 2001233555 A JP2001233555 A JP 2001233555A JP 2001233555 A JP2001233555 A JP 2001233555A JP 2003046493 A JP2003046493 A JP 2003046493A
- Authority
- JP
- Japan
- Prior art keywords
- shift register
- complex digital
- input
- timing
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】
【課題】 パケットの開始タイミングを検出するための
タイミング検出用信号に続いて相関検出用信号が入力さ
れ、この相関検出用信号により自己宛に送られたパケッ
トであるかを判定する装置において、タイミング検出の
遅れによる影響を解消する。 【解決手段】 Ｍ段シフトレジスタに入力された複素デ
ジタル信号がタイミング検出用信号と一致するか否かを
監視するタイミング検出手段と、このタイミング検出手
段がＭ段シフトレジスタに入力された信号がタイミング
検出信号であることを検出した時点からＭ段シフトレジ
スタに入力されている複素デジタル信号を相関検出手段
に入力する、Ｍ段シフトレジスタから排出される複素デ
ジタル信号を順次取り込むＮ段シフトレジスタを設け、
これらＭ段シフトレジスタとＮ段シフトレジスタに貯え
た複素デジタル信号を相関検出手段に入力する。
タイミング検出用信号に続いて相関検出用信号が入力さ
れ、この相関検出用信号により自己宛に送られたパケッ
トであるかを判定する装置において、タイミング検出の
遅れによる影響を解消する。 【解決手段】 Ｍ段シフトレジスタに入力された複素デ
ジタル信号がタイミング検出用信号と一致するか否かを
監視するタイミング検出手段と、このタイミング検出手
段がＭ段シフトレジスタに入力された信号がタイミング
検出信号であることを検出した時点からＭ段シフトレジ
スタに入力されている複素デジタル信号を相関検出手段
に入力する、Ｍ段シフトレジスタから排出される複素デ
ジタル信号を順次取り込むＮ段シフトレジスタを設け、
これらＭ段シフトレジスタとＮ段シフトレジスタに貯え
た複素デジタル信号を相関検出手段に入力する。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、例えば無線によ
りパケット信号を受信する装置に適用して好適な相関検
出装置に係わり、特に受信対象とする周波数チャネルを
使用して送信されたパケット信号であるか否かを精度よ
く判定することに用いる相関検出装置に関する。 【０００２】 【従来の技術】図３に従来の相関検出装置の構成を示
す。周波数変換、帯域制限フィルタリング、アナログデ
ジタル変換等の受信処理（図３には示していない）によ
り得られた複素デジタル信号は、Ｍ（Ｍ：正の整数）段
シフトレジスタ１及びゲート手段２に入力される。Ｍ段
シフトレジスタ１は、新しく入力されたＭサンプルの複
素デジタル信号を保持し、保持しているＭサンプルの複
素デジタル信号を並列に出力する。Ｍ段シフトレジスタ
１から出力されたＭサンプルの並列な複素デジタル信号
は、タイミング検出手段３に入力される。タイミング検
出手段３は、並列に入力されたＭ個の複素デジタル信号
と予め用意されているＭ個の信号（例えばパケットの開
始を表わす信号）との相関検出を行い、相関検出結果を
基にパケットの開始タイミングを検出し、タイミング検
出情報を出力する。 【０００３】タイミング検出手段３から出力されたタイ
ミング検出情報は、ゲート手段２に入力される。ゲート
手段２は、入力されたタイミング検出情報から得られた
タイミングに基づき、タイミング検出前に入力された複
素デジタル信号を出力せず、タイミング検出後に入力さ
れた複素デジタル信号を出力する。ゲート手段２から出
力された１サンプル毎の直列複素デジタル信号は、Ｍ＋
Ｎ（Ｎ：正の整数）段シフトレジスタ４に入力される。
Ｍ＋Ｎ段シフトレジスタ４は、新しく入力されたＭ＋Ｎ
サンプルの複素デジタル信号を、相関検出手段５に入力
する。 【０００４】相関検出手段５は、Ｍ＋Ｎ段シフトレジス
タ４から並列に入力されたＭ＋Ｎサンプルの複素デジタ
ル信号に対してＭ＋Ｎ個の所定の信号（パケット信号の
先頭部分に配置されている既知信号の一部または全ての
信号）との相関を検出し、相関値を出力する。相関値が
高い値を示すとき、受信中のパケットは受信対象とする
周波数チャネルを使用して送信されたパケット信号と判
定する。 【０００５】 【発明が解決しようとする課題】従来の相関検出装置で
は、消費電力低減のため、はじめにタイミング検出に必
要な回路を動作させ、タイミングが検出された後、相関
検出に必要な所定の回路を動作させる。タイミング検出
はタイミング検出用信号を用いて行われるが、実際の回
路では、タイミング検出手段３ではタイミング検出のた
めの処理に時間がかかるため、タイミング検出用信号の
入力時点からタイミング信号が検出される時点までの時
間差、つまり遅延が生じる。 【０００６】そのため、図２に示すようにタイミング検
出用信号に続いて相関検出用の信号が入力される場合、
タイミング検出にかかる処理時間だけタイミング検出が
遅れ、タイミング検出後に信号が入力される相関検出手
段５に遅延時間分の相関検出用信号が欠落されてしまう
欠点がある。相関検出用信号の一部が欠落されることか
ら相関検出精度が低下する問題が生じる。一方、これを
防ぐため、相関検出装置に入力する信号において、タイ
ミング検出用信号の直後に続く相関検出用信号を時間的
に遅らせて配置することも考えられるが、この場合は相
関検出手段５に相関検出用信号が入力されるまでの時間
が遅れ、相関検出手段５で相関を検出するまでの時間が
長くなる問題が生じる。つまり、受信対象とする周波数
チャネルを使用して送信された信号か否かを判定するた
めに必要とする時間が長くなることから、受信対象とす
る周波数チャネル以外の周波数チャネルを使用して送信
されたパケット信号を受信した場合、受信対象とする周
波数チャネルを用いて送信されたパケット信号を受信で
きなくなる時間が長くなり、これによりデータの通信速
度が低下する欠点が生じる。 【０００７】この発明の目的は、タイミング検出後に相
関検出を開始する相関検出装置において、タイミング検
出にかかる処理時間により生じた遅延の影響を受けない
相関検出装置を提供しようとするものである。 【０００８】 【課題を解決するための手段】この発明によれば上述の
課題は特許請求の範囲の請求項１に記載した手段によっ
て解決される。すなわち、複素デジタル信号を１サンプ
ルづつ入力して新しく入力されたＭ（Ｍ：正の整数）サ
ンプルの複素デジタル信号を保持し、保持しているＭサ
ンプルの複素デジタル信号を並列に出力する第１のシフ
トレジスタと、第１のシフトレジスタから出力される複
素デジタル信号を用いてタイミング検出を行うタイミン
グ検出手段と、第１のシフトレジスタから並列に出力さ
れるＭサンプルの複素デジタル信号を並列に入力し、タ
イミング検出によってタイミングが検出される前に入力
された複素デジタル信号は出力せず、タイミング検出手
段によってタイミングが検出された後に並列に入力され
たＭサンプルの複素デジタル信号を並列に出力するゲー
ト手段と、ゲート手段から並列に出力されるＭサンプル
の信号のうち第１のシフトレジスタにＭサンプル前に入
力した複素デジタル信号を入力して、新しく入力された
Ｎ（Ｎ：正の整数）サンプルの複素デジタル信号を保持
し、保持しているＮサンプルの複素デジタル信号を並列
に出力する第２のシフトレジスタと、ゲート手段及び第
２のシフトレジスタから並列に入力されるＭ＋Ｎ個の複
素デジタル信号に対してＭ＋Ｎ個の所定の信号との相関
検出を行う相関検出手段とを備えた相関検出装置を提案
する。 【０００９】 【発明の実施の形態】図１にこの発明の相関検出装置の
一実施形態を示す。この実施形態は、請求項１の発明に
対応している。Ｍ段シフトレジスタ１０１は、複素デジ
タル信号を１サンプルづつ入力し、新しく入力されたＭ
サンプルの複素デジタル信号を保持し、保持しているＭ
サンプルの複素デジタル信号Ｓ（１）、Ｓ（２）、…Ｓ
（Ｍ）を並列に出力する。ここで、Ｍ段シフトレジスタ
１０１から出力されるＭサンプルの複素デジタル信号Ｓ
（１）、Ｓ（２）、…Ｓ（Ｍ）は、Ｍ段シフトレジスタ
１０１に新しく入力された順に表されている。Ｍ段シフ
トレジスタ１０１から並列に出力されたＭサンプルの複
素デジタル信号Ｓ（１）、Ｓ（２）、…Ｓ（Ｍ）は、タ
イミング検出手段１０２及び、ゲート手段１０３に入力
される。 【００１０】タイミング検出手段１０２は、入力された
Ｍサンプルの複素デジタル信号に対してタイミング検出
処理を行い、タイミング検出信号を出力する。タイミン
グ検出手段１０２から出力されたタイミング検出信号
は、ゲート手段１０３に入力される。ゲート手段１０３
は、タイミング検出手段１０２から入力されたタイミン
グ検出信号から得られるタイミングに基づき、タイミン
グ検出前にＭ段シフトレジスタ１０１から入力されたＭ
サンプルの複素デジタル信号Ｓ（１）、Ｓ（２）、…Ｓ
（Ｍ）を出力せず、タイミング検出後にＭ段シフトレジ
スタ１０１から並列に入力されたＭサンプルの複素デジ
タル信号Ｓ（１）、Ｓ（２）、…Ｓ（Ｍ）をそのまま並
列に出力する。ゲート手段１０３から並列に出力された
Ｍサンプルの複素デジタル信号Ｓ（１）、Ｓ（２）、…
Ｓ（Ｍ）は、相関検出手段１０４に入力される。また、
ゲート手段１０３から出力されたＭサンプルの複素デジ
タル信号Ｓ（１）、Ｓ（２）、…Ｓ（Ｍ）のうちＭ段シ
フトレジスタ１０１にＭサンプル前に入力された信号で
ある複素デジタル信号Ｓ（Ｍ）は、Ｎ段シフトレジスタ
１０５に入力される。 【００１１】Ｎ段シフトレジスタ１０５には、複素デジ
タル信号を１サンプルづつ入力し、新しく入力されたＮ
サンプルの複素デジタル信号を保持し、保持しているＮ
サンプルの複素デジタル信号Ｔ（１）、Ｔ（２）、…Ｔ
（Ｎ）を並列に出力する。ここで、Ｎ段シフトレジスタ
１０５から出力されるＮサンプルの複素デジタル信号Ｔ
（１）、Ｔ（２）、…Ｔ（Ｎ）は、Ｎ段シフトレジスタ
１０５に新しく入力された順に表されている。Ｎ段シフ
トレジスタ１０５から並列に出力されたＮサンプルの複
素デジタル信号Ｔ（１）、Ｔ（２）、…Ｔ（Ｎ）は、相
関検出手段１０４に入力される。 【００１２】相関検出手段１０４は、入力されたＭ＋Ｎ
サンプルの複素デジタル信号、Ｓ（１）、Ｓ（２）、…
Ｓ（Ｍ）、Ｔ（１）、Ｔ（２）、…Ｔ（Ｎ）とＭ＋Ｎ個
の所定の信号（パケット信号の先頭部分に配置されてい
る既知信号の一部または全ての信号）との相関をとり、
算出した相関値を出力する。この発明による相関検出装
置によればタイミング検出手段１０２でパケットの開始
タイミングを検出する動作が、例えば数サンプル分遅延
したとしても、その遅延期間中に入来した複素デジタル
信号（この複素デジタル信号は図２に示す相関検出用信
号の先頭部分となる）はＭ段シフトレジスタ１０１に取
り込まれる。つまり、タイミング検出用信号に続く、全
ての相関検出用信号は欠落することなく、Ｍ段シフトレ
ジスタ１０１に取り込まれる。 【００１３】この結果、Ｍ段シフトレジスタ１０１にＭ
サンプルのタイミング検出用信号が入力された直後から
これに引き続いてＭ＋Ｎサンプルの複素デジタル信号が
入力されることにより、相関検出手段１０４にはＭ＋Ｎ
サンプルの相関検出用信号が入力され、最短時間（１サ
ンプル分の時間も遅延させることなく）で相関検出手段
１０４に相関検出用信号を入力することができ、最短時
間で相関値を出力することができる。これにより、タイ
ミング検出にかかる処理時間により生じるタイミング検
出時間の遅延が相関検出に与える影響を防ぐことができ
る。また、従来の検出装置においてＭサンプルの信号を
出力するシフトレジスタ及びＭ＋Ｎサンプルの信号を出
力するシフトレジスタが必要であったが、この発明によ
る相関検出装置によれば、タイミング検出手段１０２に
用いるＭ段シフトレジスタを相関検出手段１０４に信号
を入力するシフトレジスタとして共用するため、Ｍ段シ
フトレジスタ１０１及びＮ段シフトレジスタ１０５を使
って相関検出装置を実現できるため回路規模を小さくす
る効用も得られる。 【００１４】 【発明の効果】以上説明したようにこの発明によれば、
タイミング検出用信号に続いて相関検出用信号が入力さ
れる場合であっても、タイミング検出にかかる処理時間
により生じるタイミング検出時間遅延が相関検出に与え
る影響を防ぐことができる。さらに、タイミング検出に
用いられるシフトレジスタと相関検出に用いるシフトレ
ジスタを共用することで、回路規模を小さくする効果も
得られる。
りパケット信号を受信する装置に適用して好適な相関検
出装置に係わり、特に受信対象とする周波数チャネルを
使用して送信されたパケット信号であるか否かを精度よ
く判定することに用いる相関検出装置に関する。 【０００２】 【従来の技術】図３に従来の相関検出装置の構成を示
す。周波数変換、帯域制限フィルタリング、アナログデ
ジタル変換等の受信処理（図３には示していない）によ
り得られた複素デジタル信号は、Ｍ（Ｍ：正の整数）段
シフトレジスタ１及びゲート手段２に入力される。Ｍ段
シフトレジスタ１は、新しく入力されたＭサンプルの複
素デジタル信号を保持し、保持しているＭサンプルの複
素デジタル信号を並列に出力する。Ｍ段シフトレジスタ
１から出力されたＭサンプルの並列な複素デジタル信号
は、タイミング検出手段３に入力される。タイミング検
出手段３は、並列に入力されたＭ個の複素デジタル信号
と予め用意されているＭ個の信号（例えばパケットの開
始を表わす信号）との相関検出を行い、相関検出結果を
基にパケットの開始タイミングを検出し、タイミング検
出情報を出力する。 【０００３】タイミング検出手段３から出力されたタイ
ミング検出情報は、ゲート手段２に入力される。ゲート
手段２は、入力されたタイミング検出情報から得られた
タイミングに基づき、タイミング検出前に入力された複
素デジタル信号を出力せず、タイミング検出後に入力さ
れた複素デジタル信号を出力する。ゲート手段２から出
力された１サンプル毎の直列複素デジタル信号は、Ｍ＋
Ｎ（Ｎ：正の整数）段シフトレジスタ４に入力される。
Ｍ＋Ｎ段シフトレジスタ４は、新しく入力されたＭ＋Ｎ
サンプルの複素デジタル信号を、相関検出手段５に入力
する。 【０００４】相関検出手段５は、Ｍ＋Ｎ段シフトレジス
タ４から並列に入力されたＭ＋Ｎサンプルの複素デジタ
ル信号に対してＭ＋Ｎ個の所定の信号（パケット信号の
先頭部分に配置されている既知信号の一部または全ての
信号）との相関を検出し、相関値を出力する。相関値が
高い値を示すとき、受信中のパケットは受信対象とする
周波数チャネルを使用して送信されたパケット信号と判
定する。 【０００５】 【発明が解決しようとする課題】従来の相関検出装置で
は、消費電力低減のため、はじめにタイミング検出に必
要な回路を動作させ、タイミングが検出された後、相関
検出に必要な所定の回路を動作させる。タイミング検出
はタイミング検出用信号を用いて行われるが、実際の回
路では、タイミング検出手段３ではタイミング検出のた
めの処理に時間がかかるため、タイミング検出用信号の
入力時点からタイミング信号が検出される時点までの時
間差、つまり遅延が生じる。 【０００６】そのため、図２に示すようにタイミング検
出用信号に続いて相関検出用の信号が入力される場合、
タイミング検出にかかる処理時間だけタイミング検出が
遅れ、タイミング検出後に信号が入力される相関検出手
段５に遅延時間分の相関検出用信号が欠落されてしまう
欠点がある。相関検出用信号の一部が欠落されることか
ら相関検出精度が低下する問題が生じる。一方、これを
防ぐため、相関検出装置に入力する信号において、タイ
ミング検出用信号の直後に続く相関検出用信号を時間的
に遅らせて配置することも考えられるが、この場合は相
関検出手段５に相関検出用信号が入力されるまでの時間
が遅れ、相関検出手段５で相関を検出するまでの時間が
長くなる問題が生じる。つまり、受信対象とする周波数
チャネルを使用して送信された信号か否かを判定するた
めに必要とする時間が長くなることから、受信対象とす
る周波数チャネル以外の周波数チャネルを使用して送信
されたパケット信号を受信した場合、受信対象とする周
波数チャネルを用いて送信されたパケット信号を受信で
きなくなる時間が長くなり、これによりデータの通信速
度が低下する欠点が生じる。 【０００７】この発明の目的は、タイミング検出後に相
関検出を開始する相関検出装置において、タイミング検
出にかかる処理時間により生じた遅延の影響を受けない
相関検出装置を提供しようとするものである。 【０００８】 【課題を解決するための手段】この発明によれば上述の
課題は特許請求の範囲の請求項１に記載した手段によっ
て解決される。すなわち、複素デジタル信号を１サンプ
ルづつ入力して新しく入力されたＭ（Ｍ：正の整数）サ
ンプルの複素デジタル信号を保持し、保持しているＭサ
ンプルの複素デジタル信号を並列に出力する第１のシフ
トレジスタと、第１のシフトレジスタから出力される複
素デジタル信号を用いてタイミング検出を行うタイミン
グ検出手段と、第１のシフトレジスタから並列に出力さ
れるＭサンプルの複素デジタル信号を並列に入力し、タ
イミング検出によってタイミングが検出される前に入力
された複素デジタル信号は出力せず、タイミング検出手
段によってタイミングが検出された後に並列に入力され
たＭサンプルの複素デジタル信号を並列に出力するゲー
ト手段と、ゲート手段から並列に出力されるＭサンプル
の信号のうち第１のシフトレジスタにＭサンプル前に入
力した複素デジタル信号を入力して、新しく入力された
Ｎ（Ｎ：正の整数）サンプルの複素デジタル信号を保持
し、保持しているＮサンプルの複素デジタル信号を並列
に出力する第２のシフトレジスタと、ゲート手段及び第
２のシフトレジスタから並列に入力されるＭ＋Ｎ個の複
素デジタル信号に対してＭ＋Ｎ個の所定の信号との相関
検出を行う相関検出手段とを備えた相関検出装置を提案
する。 【０００９】 【発明の実施の形態】図１にこの発明の相関検出装置の
一実施形態を示す。この実施形態は、請求項１の発明に
対応している。Ｍ段シフトレジスタ１０１は、複素デジ
タル信号を１サンプルづつ入力し、新しく入力されたＭ
サンプルの複素デジタル信号を保持し、保持しているＭ
サンプルの複素デジタル信号Ｓ（１）、Ｓ（２）、…Ｓ
（Ｍ）を並列に出力する。ここで、Ｍ段シフトレジスタ
１０１から出力されるＭサンプルの複素デジタル信号Ｓ
（１）、Ｓ（２）、…Ｓ（Ｍ）は、Ｍ段シフトレジスタ
１０１に新しく入力された順に表されている。Ｍ段シフ
トレジスタ１０１から並列に出力されたＭサンプルの複
素デジタル信号Ｓ（１）、Ｓ（２）、…Ｓ（Ｍ）は、タ
イミング検出手段１０２及び、ゲート手段１０３に入力
される。 【００１０】タイミング検出手段１０２は、入力された
Ｍサンプルの複素デジタル信号に対してタイミング検出
処理を行い、タイミング検出信号を出力する。タイミン
グ検出手段１０２から出力されたタイミング検出信号
は、ゲート手段１０３に入力される。ゲート手段１０３
は、タイミング検出手段１０２から入力されたタイミン
グ検出信号から得られるタイミングに基づき、タイミン
グ検出前にＭ段シフトレジスタ１０１から入力されたＭ
サンプルの複素デジタル信号Ｓ（１）、Ｓ（２）、…Ｓ
（Ｍ）を出力せず、タイミング検出後にＭ段シフトレジ
スタ１０１から並列に入力されたＭサンプルの複素デジ
タル信号Ｓ（１）、Ｓ（２）、…Ｓ（Ｍ）をそのまま並
列に出力する。ゲート手段１０３から並列に出力された
Ｍサンプルの複素デジタル信号Ｓ（１）、Ｓ（２）、…
Ｓ（Ｍ）は、相関検出手段１０４に入力される。また、
ゲート手段１０３から出力されたＭサンプルの複素デジ
タル信号Ｓ（１）、Ｓ（２）、…Ｓ（Ｍ）のうちＭ段シ
フトレジスタ１０１にＭサンプル前に入力された信号で
ある複素デジタル信号Ｓ（Ｍ）は、Ｎ段シフトレジスタ
１０５に入力される。 【００１１】Ｎ段シフトレジスタ１０５には、複素デジ
タル信号を１サンプルづつ入力し、新しく入力されたＮ
サンプルの複素デジタル信号を保持し、保持しているＮ
サンプルの複素デジタル信号Ｔ（１）、Ｔ（２）、…Ｔ
（Ｎ）を並列に出力する。ここで、Ｎ段シフトレジスタ
１０５から出力されるＮサンプルの複素デジタル信号Ｔ
（１）、Ｔ（２）、…Ｔ（Ｎ）は、Ｎ段シフトレジスタ
１０５に新しく入力された順に表されている。Ｎ段シフ
トレジスタ１０５から並列に出力されたＮサンプルの複
素デジタル信号Ｔ（１）、Ｔ（２）、…Ｔ（Ｎ）は、相
関検出手段１０４に入力される。 【００１２】相関検出手段１０４は、入力されたＭ＋Ｎ
サンプルの複素デジタル信号、Ｓ（１）、Ｓ（２）、…
Ｓ（Ｍ）、Ｔ（１）、Ｔ（２）、…Ｔ（Ｎ）とＭ＋Ｎ個
の所定の信号（パケット信号の先頭部分に配置されてい
る既知信号の一部または全ての信号）との相関をとり、
算出した相関値を出力する。この発明による相関検出装
置によればタイミング検出手段１０２でパケットの開始
タイミングを検出する動作が、例えば数サンプル分遅延
したとしても、その遅延期間中に入来した複素デジタル
信号（この複素デジタル信号は図２に示す相関検出用信
号の先頭部分となる）はＭ段シフトレジスタ１０１に取
り込まれる。つまり、タイミング検出用信号に続く、全
ての相関検出用信号は欠落することなく、Ｍ段シフトレ
ジスタ１０１に取り込まれる。 【００１３】この結果、Ｍ段シフトレジスタ１０１にＭ
サンプルのタイミング検出用信号が入力された直後から
これに引き続いてＭ＋Ｎサンプルの複素デジタル信号が
入力されることにより、相関検出手段１０４にはＭ＋Ｎ
サンプルの相関検出用信号が入力され、最短時間（１サ
ンプル分の時間も遅延させることなく）で相関検出手段
１０４に相関検出用信号を入力することができ、最短時
間で相関値を出力することができる。これにより、タイ
ミング検出にかかる処理時間により生じるタイミング検
出時間の遅延が相関検出に与える影響を防ぐことができ
る。また、従来の検出装置においてＭサンプルの信号を
出力するシフトレジスタ及びＭ＋Ｎサンプルの信号を出
力するシフトレジスタが必要であったが、この発明によ
る相関検出装置によれば、タイミング検出手段１０２に
用いるＭ段シフトレジスタを相関検出手段１０４に信号
を入力するシフトレジスタとして共用するため、Ｍ段シ
フトレジスタ１０１及びＮ段シフトレジスタ１０５を使
って相関検出装置を実現できるため回路規模を小さくす
る効用も得られる。 【００１４】 【発明の効果】以上説明したようにこの発明によれば、
タイミング検出用信号に続いて相関検出用信号が入力さ
れる場合であっても、タイミング検出にかかる処理時間
により生じるタイミング検出時間遅延が相関検出に与え
る影響を防ぐことができる。さらに、タイミング検出に
用いられるシフトレジスタと相関検出に用いるシフトレ
ジスタを共用することで、回路規模を小さくする効果も
得られる。
【図面の簡単な説明】
【図１】この発明の一実施例を説明するためのブロック
図。 【図２】相関検出装置に入力される信号の例を示す図。 【図３】従来の相関検出装置の例を示すブロック図。 【符号の説明】 １、１０１ Ｍ段シフトレジスタ ４
Ｍ＋Ｎ段シフトレジスタ ２、１０３ ゲート手段 ５、１０４
相関検出手段 ３、１０２ タイミング検出手段 １０５
Ｎ段シフトレジスタ
図。 【図２】相関検出装置に入力される信号の例を示す図。 【図３】従来の相関検出装置の例を示すブロック図。 【符号の説明】 １、１０１ Ｍ段シフトレジスタ ４
Ｍ＋Ｎ段シフトレジスタ ２、１０３ ゲート手段 ５、１０４
相関検出手段 ３、１０２ タイミング検出手段 １０５
Ｎ段シフトレジスタ
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 阪田 徹
東京都千代田区大手町二丁目３番１号 日
本電信電話株式会社内
(72)発明者 守倉 正博
東京都千代田区大手町二丁目３番１号 日
本電信電話株式会社内
Ｆターム(参考） 5K047 AA16 BB15 GG23 MM27 MM53
Claims (1)
- 【特許請求の範囲】 【請求項１】 複素デジタル信号を１サンプルづつ入力
して新しく入力されたＭ（Ｍ：正の整数）サンプルの複
素デジタル信号を保持し、保持しているＭサンプルの複
素デジタル信号を並列に出力する第１のシフトレジスタ
と、 前記第１のシフトレジスタから出力される複素デジタル
信号を用いてタイミング検出を行うタイミング検出手段
と、 前記第１のシフトレジスタから並列に出力されるＭサン
プルの複素デジタル信号を並列に入力し、前記タイミン
グ検出手段によってタイミングが検出される前に入力さ
れた複素デジタル信号は出力せず、前記タイミング検出
手段によってタイミングが検出された後に並列に入力さ
れたＭサンプルの複素デジタル信号を並列に出力するゲ
ート手段と、 前記ゲート手段から並列に出力されるＭサンプルの信号
のうち前記第１のシフトレジスタにＭサンプル前に入力
した複素デジタル信号を入力して、新しく入力されたＮ
（Ｎ：正の整数）サンプルの複素デジタル信号を保持
し、保持しているＮサンプルの複素デジタル信号を並列
に出力する第２のシフトレジスタと、 前記ゲート手段及び前記第２のシフトレジスタから並列
に入力されるＭ＋Ｎ個の複素デジタル信号に対してＭ＋
Ｎ個の所定の信号との相関検出を行う相関検出手段と、 を備えたことを特徴とする相関検出装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001233555A JP3595287B2 (ja) | 2001-08-01 | 2001-08-01 | 相関検出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001233555A JP3595287B2 (ja) | 2001-08-01 | 2001-08-01 | 相関検出装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003046493A true JP2003046493A (ja) | 2003-02-14 |
| JP3595287B2 JP3595287B2 (ja) | 2004-12-02 |
Family
ID=19065316
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001233555A Expired - Lifetime JP3595287B2 (ja) | 2001-08-01 | 2001-08-01 | 相関検出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3595287B2 (ja) |
-
2001
- 2001-08-01 JP JP2001233555A patent/JP3595287B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP3595287B2 (ja) | 2004-12-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7567521B2 (en) | Apparatus for capturing multiple data packets in a data signal for analysis | |
| JP5072960B2 (ja) | 解析用にデータ信号中の複数のデータパケットを捕捉する方法 | |
| JP2641999B2 (ja) | データ・フォーマット検出回路 | |
| JP2002232409A (ja) | ディジタル・データ・パターン検出方法および装置 | |
| US6470031B1 (en) | Method and apparatus for accurate packet time stamping | |
| JPH04222130A (ja) | 干渉検出回路 | |
| JP2003046493A (ja) | 相関検出装置 | |
| KR0180501B1 (ko) | 엠펙-2 트랜스포트 스트림 패킷 검출장치 및 그 방법 | |
| JP2003134098A (ja) | シリアル受信装置 | |
| JP2702773B2 (ja) | データモニタ装置 | |
| JPH04287442A (ja) | フレーム保護装置 | |
| US20090046820A1 (en) | Serial Data Sampling Point Control | |
| JP2723078B2 (ja) | 非同期データ伝送回路 | |
| JP3934465B2 (ja) | インタフェース変換装置 | |
| JP4032929B2 (ja) | フレーム同期方法および装置 | |
| US7006585B2 (en) | Recovering data encoded in serial communication channels | |
| KR20070112712A (ko) | 데이터 전송 시스템 및 데이터 처리 장치 | |
| JP2003263404A (ja) | シリアル通信方式とそれを用いたマイクロコンピュータ | |
| KR960016665B1 (ko) | 교환기 시스템의 전송효율 측정방법 및 그 장치 | |
| JP2715953B2 (ja) | 同期回路 | |
| KR101090012B1 (ko) | 통신 모듈의 신호 양부 판정 방법 | |
| JPH0744535B2 (ja) | データ取込回路 | |
| JPH04360334A (ja) | 調歩同期受信回路 | |
| JPH08130534A (ja) | データ伝送適応化方式およびこれを備えたデータ伝送装置 | |
| JP2001127744A (ja) | 調歩同期式データ通信装置、及び調歩同期式データ通信方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040805 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040810 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040902 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 3595287 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080910 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080910 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090910 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090910 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100910 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100910 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110910 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120910 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130910 Year of fee payment: 9 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |