JP3595287B2 - 相関検出装置 - Google Patents

Description

【０００１】
【発明の属する技術分野】
この発明は、例えば無線によりパケット信号を受信する装置に適用して好適な相関検出装置に係わり、特に受信対象とする周波数チャネルを使用して送信されたパケット信号であるか否かを精度よく判定することに用いる相関検出装置に関する。
【０００２】
【従来の技術】
図３に従来の相関検出装置の構成を示す。周波数変換、帯域制限フィルタリング、アナログデジタル変換等の受信処理（図３には示していない）により得られた複素デジタル信号は、Ｍ（Ｍ：正の整数）段シフトレジスタ１及びゲート手段２に入力される。Ｍ段シフトレジスタ１は、新しく入力されたＭサンプルの複素デジタル信号を保持し、保持しているＭサンプルの複素デジタル信号を並列に出力する。Ｍ段シフトレジスタ１から出力されたＭサンプルの並列な複素デジタル信号は、タイミング検出手段３に入力される。タイミング検出手段３は、並列に入力されたＭ個の複素デジタル信号と予め用意されているＭ個の信号（例えばパケットの開始を表わす信号）との相関検出を行い、相関検出結果を基にパケットの開始タイミングを検出し、タイミング検出情報を出力する。
【０００３】
タイミング検出手段３から出力されたタイミング検出情報は、ゲート手段２に入力される。ゲート手段２は、入力されたタイミング検出情報から得られたタイミングに基づき、タイミング検出前に入力された複素デジタル信号を出力せず、タイミング検出後に入力された複素デジタル信号を出力する。ゲート手段２から出力された１サンプル毎の直列複素デジタル信号は、Ｍ＋Ｎ（Ｎ：正の整数）段シフトレジスタ４に入力される。
Ｍ＋Ｎ段シフトレジスタ４は、新しく入力されたＭ＋Ｎサンプルの複素デジタル信号を、相関検出手段５に入力する。
【０００４】
相関検出手段５は、Ｍ＋Ｎ段シフトレジスタ４から並列に入力されたＭ＋Ｎサンプルの複素デジタル信号に対してＭ＋Ｎ個の所定の信号（パケット信号の先頭部分に配置されている既知信号の一部または全ての信号）との相関を検出し、相関値を出力する。相関値が高い値を示すとき、受信中のパケットは受信対象とする周波数チャネルを使用して送信されたパケット信号と判定する。
【０００５】
【発明が解決しようとする課題】
従来の相関検出装置では、消費電力低減のため、はじめにタイミング検出に必要な回路を動作させ、タイミングが検出された後、相関検出に必要な所定の回路を動作させる。タイミング検出はタイミング検出用信号を用いて行われるが、実際の回路では、タイミング検出手段３ではタイミング検出のための処理に時間がかかるため、タイミング検出用信号の入力時点からタイミング信号が検出される時点までの時間差、つまり遅延が生じる。
【０００６】
そのため、図２に示すようにタイミング検出用信号に続いて相関検出用の信号が入力される場合、タイミング検出にかかる処理時間だけタイミング検出が遅れ、タイミング検出後に信号が入力される相関検出手段５に遅延時間分の相関検出用信号が欠落されてしまう欠点がある。相関検出用信号の一部が欠落されることから相関検出精度が低下する問題が生じる。
一方、これを防ぐため、相関検出装置に入力する信号において、タイミング検出用信号の直後に続く相関検出用信号を時間的に遅らせて配置することも考えられるが、この場合は相関検出手段５に相関検出用信号が入力されるまでの時間が遅れ、相関検出手段５で相関を検出するまでの時間が長くなる問題が生じる。つまり、受信対象とする周波数チャネルを使用して送信された信号か否かを判定するために必要とする時間が長くなることから、受信対象とする周波数チャネル以外の周波数チャネルを使用して送信されたパケット信号を受信した場合、受信対象とする周波数チャネルを用いて送信されたパケット信号を受信できなくなる時間が長くなり、これによりデータの通信速度が低下する欠点が生じる。
【０００７】
この発明の目的は、タイミング検出後に相関検出を開始する相関検出装置において、タイミング検出にかかる処理時間により生じた遅延の影響を受けない相関検出装置を提供しようとするものである。
【０００８】
【課題を解決するための手段】
この発明によれば上述の課題は特許請求の範囲の請求項１に記載した手段によって解決される。すなわち、複素デジタル信号を１サンプルづつ入力して新しく入力されたＭ（Ｍ：正の整数）サンプルの複素デジタル信号を保持し、保持しているＭサンプルの複素デジタル信号を並列に出力する第１のシフトレジスタと、第１のシフトレジスタから出力される複素デジタル信号を用いてタイミング検出を行うタイミング検出手段と、第１のシフトレジスタから並列に出力されるＭサンプルの複素デジタル信号を並列に入力し、タイミング検出によってタイミングが検出される前に入力された複素デジタル信号は出力せず、タイミング検出手段によってタイミングが検出された後に並列に入力されたＭサンプルの複素デジタル信号を並列に出力するゲート手段と、ゲート手段から並列に出力されるＭサンプルの信号のうち第１のシフトレジスタにＭサンプル前に入力した複素デジタル信号を入力して、新しく入力されたＮ（Ｎ：正の整数）サンプルの複素デジタル信号を保持し、保持しているＮサンプルの複素デジタル信号を並列に出力する第２のシフトレジスタと、ゲート手段及び第２のシフトレジスタから並列に入力されるＭ＋Ｎ個の複素デジタル信号に対してＭ＋Ｎ個の所定の信号との相関検出を行う相関検出手段とを備えた相関検出装置を提案する。
【０００９】
【発明の実施の形態】
図１にこの発明の相関検出装置の一実施形態を示す。この実施形態は、請求項１の発明に対応している。
Ｍ段シフトレジスタ１０１は、複素デジタル信号を１サンプルづつ入力し、新しく入力されたＭサンプルの複素デジタル信号を保持し、保持しているＭサンプルの複素デジタル信号Ｓ（１）、Ｓ（２）、…Ｓ（Ｍ）を並列に出力する。ここで、Ｍ段シフトレジスタ１０１から出力されるＭサンプルの複素デジタル信号Ｓ（１）、Ｓ（２）、…Ｓ（Ｍ）は、Ｍ段シフトレジスタ１０１に新しく入力された順に表されている。Ｍ段シフトレジスタ１０１から並列に出力されたＭサンプルの複素デジタル信号Ｓ（１）、Ｓ（２）、…Ｓ（Ｍ）は、タイミング検出手段１０２及び、ゲート手段１０３に入力される。
【００１０】
タイミング検出手段１０２は、入力されたＭサンプルの複素デジタル信号に対してタイミング検出処理を行い、タイミング検出信号を出力する。タイミング検出手段１０２から出力されたタイミング検出信号は、ゲート手段１０３に入力される。
ゲート手段１０３は、タイミング検出手段１０２から入力されたタイミング検出信号から得られるタイミングに基づき、タイミング検出前にＭ段シフトレジスタ１０１から入力されたＭサンプルの複素デジタル信号Ｓ（１）、Ｓ（２）、…Ｓ（Ｍ）を出力せず、タイミング検出後にＭ段シフトレジスタ１０１から並列に入力されたＭサンプルの複素デジタル信号Ｓ（１）、Ｓ（２）、…Ｓ（Ｍ）をそのまま並列に出力する。ゲート手段１０３から並列に出力されたＭサンプルの複素デジタル信号Ｓ（１）、Ｓ（２）、…Ｓ（Ｍ）は、相関検出手段１０４に入力される。また、ゲート手段１０３から出力されたＭサンプルの複素デジタル信号Ｓ（１）、Ｓ（２）、…Ｓ（Ｍ）のうちＭ段シフトレジスタ１０１にＭサンプル前に入力された信号である複素デジタル信号Ｓ（Ｍ）は、Ｎ段シフトレジスタ１０５に入力される。
【００１１】
Ｎ段シフトレジスタ１０５には、複素デジタル信号を１サンプルづつ入力し、新しく入力されたＮサンプルの複素デジタル信号を保持し、保持しているＮサンプルの複素デジタル信号Ｔ（１）、Ｔ（２）、…Ｔ（Ｎ）を並列に出力する。ここで、Ｎ段シフトレジスタ１０５から出力されるＮサンプルの複素デジタル信号Ｔ（１）、Ｔ（２）、…Ｔ（Ｎ）は、Ｎ段シフトレジスタ１０５に新しく入力された順に表されている。Ｎ段シフトレジスタ１０５から並列に出力されたＮサンプルの複素デジタル信号Ｔ（１）、Ｔ（２）、…Ｔ（Ｎ）は、相関検出手段１０４に入力される。
【００１２】
相関検出手段１０４は、入力されたＭ＋Ｎサンプルの複素デジタル信号、Ｓ（１）、Ｓ（２）、…Ｓ（Ｍ）、Ｔ（１）、Ｔ（２）、…Ｔ（Ｎ）とＭ＋Ｎ個の所定の信号（パケット信号の先頭部分に配置されている既知信号の一部または全ての信号）との相関をとり、算出した相関値を出力する。
この発明による相関検出装置によればタイミング検出手段１０２でパケットの開始タイミングを検出する動作が、例えば数サンプル分遅延したとしても、その遅延期間中に入来した複素デジタル信号（この複素デジタル信号は図２に示す相関検出用信号の先頭部分となる）はＭ段シフトレジスタ１０１に取り込まれる。つまり、タイミング検出用信号に続く、全ての相関検出用信号は欠落することなく、Ｍ段シフトレジスタ１０１に取り込まれる。
【００１３】
この結果、Ｍ段シフトレジスタ１０１にＭサンプルのタイミング検出用信号が入力された直後からこれに引き続いてＭ＋Ｎサンプルの複素デジタル信号が入力されることにより、相関検出手段１０４にはＭ＋Ｎサンプルの相関検出用信号が入力され、最短時間（１サンプル分の時間も遅延させることなく）で相関検出手段１０４に相関検出用信号を入力することができ、最短時間で相関値を出力することができる。
これにより、タイミング検出にかかる処理時間により生じるタイミング検出時間の遅延が相関検出に与える影響を防ぐことができる。また、従来の検出装置においてＭサンプルの信号を出力するシフトレジスタ及びＭ＋Ｎサンプルの信号を出力するシフトレジスタが必要であったが、この発明による相関検出装置によれば、タイミング検出手段１０２に用いるＭ段シフトレジスタを相関検出手段１０４に信号を入力するシフトレジスタとして共用するため、Ｍ段シフトレジスタ１０１及びＮ段シフトレジスタ１０５を使って相関検出装置を実現できるため回路規模を小さくする効用も得られる。
【００１４】
【発明の効果】
以上説明したようにこの発明によれば、タイミング検出用信号に続いて相関検出用信号が入力される場合であっても、タイミング検出にかかる処理時間により生じるタイミング検出時間遅延が相関検出に与える影響を防ぐことができる。さらに、タイミング検出に用いられるシフトレジスタと相関検出に用いるシフトレジスタを共用することで、回路規模を小さくする効果も得られる。
【図面の簡単な説明】
【図１】この発明の一実施例を説明するためのブロック図。
【図２】相関検出装置に入力される信号の例を示す図。
【図３】従来の相関検出装置の例を示すブロック図。
【符号の説明】
１、１０１ Ｍ段シフトレジスタ ４ Ｍ＋Ｎ段シフトレジスタ
２、１０３ ゲート手段 ５、１０４ 相関検出手段
３、１０２ タイミング検出手段 １０５ Ｎ段シフトレジスタ

Claims (1)

1. 複素デジタル信号を１サンプルづつ入力して新しく入力されたＭ（Ｍ：正の整数）サンプルの複素デジタル信号を保持し、保持しているＭサンプルの複素デジタル信号を並列に出力する第１のシフトレジスタと、
   前記第１のシフトレジスタから出力される複素デジタル信号を用いてタイミング検出を行うタイミング検出手段と、
   前記第１のシフトレジスタから並列に出力されるＭサンプルの複素デジタル信号を並列に入力し、前記タイミング検出手段によってタイミングが検出される前に入力された複素デジタル信号は出力せず、前記タイミング検出手段によってタイミングが検出された後に並列に入力されたＭサンプルの複素デジタル信号を並列に出力するゲート手段と、
   前記ゲート手段から並列に出力されるＭサンプルの信号のうち前記第１のシフトレジスタにＭサンプル前に入力した複素デジタル信号を入力して、新しく入力されたＮ（Ｎ：正の整数）サンプルの複素デジタル信号を保持し、保持しているＮサンプルの複素デジタル信号を並列に出力する第２のシフトレジスタと、
   前記ゲート手段及び前記第２のシフトレジスタから並列に入力されるＭ＋Ｎ個の複素デジタル信号に対してＭ＋Ｎ個の所定の信号との相関検出を行う相関検出手段と、
   を備えたことを特徴とする相関検出装置。

Images