JP2004134667A - 半導体装置の製造方法および半導体装置 - Google Patents
半導体装置の製造方法および半導体装置 Download PDFInfo
- Publication number
- JP2004134667A JP2004134667A JP2002299417A JP2002299417A JP2004134667A JP 2004134667 A JP2004134667 A JP 2004134667A JP 2002299417 A JP2002299417 A JP 2002299417A JP 2002299417 A JP2002299417 A JP 2002299417A JP 2004134667 A JP2004134667 A JP 2004134667A
- Authority
- JP
- Japan
- Prior art keywords
- metal wiring
- forming
- wiring
- semiconductor device
- barrier layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 122
- 239000004065 semiconductor Substances 0.000 title claims abstract description 86
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 49
- 229910052751 metal Inorganic materials 0.000 claims abstract description 101
- 239000002184 metal Substances 0.000 claims abstract description 101
- 230000004888 barrier function Effects 0.000 claims abstract description 82
- 239000000654 additive Substances 0.000 claims abstract description 75
- 239000000463 material Substances 0.000 claims abstract description 21
- 239000003054 catalyst Substances 0.000 claims abstract description 20
- 238000007772 electroless plating Methods 0.000 claims abstract description 15
- 239000010949 copper Substances 0.000 claims description 137
- 230000000996 additive effect Effects 0.000 claims description 67
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims description 36
- 238000007747 plating Methods 0.000 claims description 22
- 238000010438 heat treatment Methods 0.000 claims description 21
- 238000004140 cleaning Methods 0.000 claims description 20
- 239000000758 substrate Substances 0.000 claims description 15
- 238000009792 diffusion process Methods 0.000 claims description 11
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 9
- 229910052802 copper Inorganic materials 0.000 claims description 8
- 239000010931 gold Substances 0.000 claims description 7
- 239000000470 constituent Substances 0.000 claims description 6
- 229910052763 palladium Inorganic materials 0.000 claims description 6
- 229910052741 iridium Inorganic materials 0.000 claims description 5
- 229910052697 platinum Inorganic materials 0.000 claims description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 3
- 229910052737 gold Inorganic materials 0.000 claims description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 2
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 claims description 2
- 229910017052 cobalt Inorganic materials 0.000 claims 2
- 239000010941 cobalt Substances 0.000 claims 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims 2
- 238000010030 laminating Methods 0.000 claims 1
- 229910052698 phosphorus Inorganic materials 0.000 claims 1
- 239000011574 phosphorus Substances 0.000 claims 1
- 229910052721 tungsten Inorganic materials 0.000 claims 1
- 239000010937 tungsten Substances 0.000 claims 1
- 230000008569 process Effects 0.000 abstract description 30
- 239000010410 layer Substances 0.000 description 106
- 239000013078 crystal Substances 0.000 description 20
- 238000004544 sputter deposition Methods 0.000 description 20
- 239000000243 solution Substances 0.000 description 17
- 239000011229 interlayer Substances 0.000 description 15
- 230000003197 catalytic effect Effects 0.000 description 14
- 238000005229 chemical vapour deposition Methods 0.000 description 14
- 238000005530 etching Methods 0.000 description 13
- 238000005498 polishing Methods 0.000 description 13
- 238000009713 electroplating Methods 0.000 description 11
- 238000002156 mixing Methods 0.000 description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 9
- 239000011810 insulating material Substances 0.000 description 9
- 229910052814 silicon oxide Inorganic materials 0.000 description 9
- 239000000126 substance Substances 0.000 description 9
- 230000015572 biosynthetic process Effects 0.000 description 8
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 5
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 5
- 230000009977 dual effect Effects 0.000 description 5
- 230000003628 erosive effect Effects 0.000 description 5
- 230000006872 improvement Effects 0.000 description 5
- 230000001965 increasing effect Effects 0.000 description 5
- 230000001681 protective effect Effects 0.000 description 5
- 230000009467 reduction Effects 0.000 description 5
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 4
- 239000002738 chelating agent Substances 0.000 description 4
- 230000007797 corrosion Effects 0.000 description 4
- 238000005260 corrosion Methods 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- QRUDEWIWKLJBPS-UHFFFAOYSA-N benzotriazole Chemical compound C1=CC=C2N[N][N]C2=C1 QRUDEWIWKLJBPS-UHFFFAOYSA-N 0.000 description 3
- 239000012964 benzotriazole Substances 0.000 description 3
- KRKNYBCHXYNGOX-UHFFFAOYSA-N citric acid Chemical compound OC(=O)CC(O)(C(O)=O)CC(O)=O KRKNYBCHXYNGOX-UHFFFAOYSA-N 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 238000006073 displacement reaction Methods 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 239000011261 inert gas Substances 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 238000001459 lithography Methods 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- 238000007517 polishing process Methods 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 238000006467 substitution reaction Methods 0.000 description 3
- 238000005406 washing Methods 0.000 description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- DGAQECJNVWCQMB-PUAWFVPOSA-M Ilexoside XXIX Chemical compound C[C@@H]1CC[C@@]2(CC[C@@]3(C(=CC[C@H]4[C@]3(CC[C@@H]5[C@@]4(CC[C@@H](C5(C)C)OS(=O)(=O)[O-])C)C)[C@@H]2[C@]1(C)O)C)C(=O)O[C@H]6[C@@H]([C@H]([C@@H]([C@H](O6)CO)O)O)O.[Na+] DGAQECJNVWCQMB-PUAWFVPOSA-M 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-L Sulfate Chemical compound [O-]S([O-])(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-L 0.000 description 2
- 229910052783 alkali metal Inorganic materials 0.000 description 2
- 150000001340 alkali metals Chemical class 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005868 electrolysis reaction Methods 0.000 description 2
- 239000008151 electrolyte solution Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000005324 grain boundary diffusion Methods 0.000 description 2
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- PIBWKRNGBLPSSY-UHFFFAOYSA-L palladium(II) chloride Chemical compound Cl[Pd]Cl PIBWKRNGBLPSSY-UHFFFAOYSA-L 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000010791 quenching Methods 0.000 description 2
- 230000000171 quenching effect Effects 0.000 description 2
- 238000004151 rapid thermal annealing Methods 0.000 description 2
- 229910052708 sodium Inorganic materials 0.000 description 2
- 239000011734 sodium Substances 0.000 description 2
- 238000004506 ultrasonic cleaning Methods 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 239000011800 void material Substances 0.000 description 2
- KWSLGOVYXMQPPX-UHFFFAOYSA-N 5-[3-(trifluoromethyl)phenyl]-2h-tetrazole Chemical compound FC(F)(F)C1=CC=CC(C2=NNN=N2)=C1 KWSLGOVYXMQPPX-UHFFFAOYSA-N 0.000 description 1
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 1
- VEXZGXHMUGYJMC-UHFFFAOYSA-M Chloride anion Chemical compound [Cl-] VEXZGXHMUGYJMC-UHFFFAOYSA-M 0.000 description 1
- 229910021591 Copper(I) chloride Inorganic materials 0.000 description 1
- FEWJPZIEWOKRBE-JCYAYHJZSA-N Dextrotartaric acid Chemical compound OC(=O)[C@H](O)[C@@H](O)C(O)=O FEWJPZIEWOKRBE-JCYAYHJZSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- ABLZXFCXXLZCGV-UHFFFAOYSA-N Phosphorous acid Chemical compound OP(O)=O ABLZXFCXXLZCGV-UHFFFAOYSA-N 0.000 description 1
- FEWJPZIEWOKRBE-UHFFFAOYSA-N Tartaric acid Natural products [H+].[H+].[O-]C(=O)C(O)C(O)C([O-])=O FEWJPZIEWOKRBE-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 230000002378 acidificating effect Effects 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- BFNBIHQBYMNNAN-UHFFFAOYSA-N ammonium sulfate Chemical compound N.N.OS(O)(=O)=O BFNBIHQBYMNNAN-UHFFFAOYSA-N 0.000 description 1
- 229910052921 ammonium sulfate Inorganic materials 0.000 description 1
- 235000011130 ammonium sulphate Nutrition 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 235000011089 carbon dioxide Nutrition 0.000 description 1
- 150000001732 carboxylic acid derivatives Chemical class 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 229940044175 cobalt sulfate Drugs 0.000 description 1
- 229910000361 cobalt sulfate Inorganic materials 0.000 description 1
- KTVIXTQDYHMGHF-UHFFFAOYSA-L cobalt(2+) sulfate Chemical compound [Co+2].[O-]S([O-])(=O)=O KTVIXTQDYHMGHF-UHFFFAOYSA-L 0.000 description 1
- 238000010668 complexation reaction Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- OXBLHERUFWYNTN-UHFFFAOYSA-M copper(I) chloride Chemical compound [Cu]Cl OXBLHERUFWYNTN-UHFFFAOYSA-M 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000003795 desorption Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- -1 for example Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 238000005204 segregation Methods 0.000 description 1
- HELHAJAZNSDZJO-OLXYHTOASA-L sodium L-tartrate Chemical compound [Na+].[Na+].[O-]C(=O)[C@H](O)[C@@H](O)C([O-])=O HELHAJAZNSDZJO-OLXYHTOASA-L 0.000 description 1
- 239000001509 sodium citrate Substances 0.000 description 1
- NLJMYIDDQXHKNR-UHFFFAOYSA-K sodium citrate Chemical compound O.O.[Na+].[Na+].[Na+].[O-]C(=O)CC(O)(CC([O-])=O)C([O-])=O NLJMYIDDQXHKNR-UHFFFAOYSA-K 0.000 description 1
- 229910001379 sodium hypophosphite Inorganic materials 0.000 description 1
- 239000001433 sodium tartrate Substances 0.000 description 1
- 229960002167 sodium tartrate Drugs 0.000 description 1
- 235000011004 sodium tartrates Nutrition 0.000 description 1
- XMVONEAAOPAGAO-UHFFFAOYSA-N sodium tungstate Chemical compound [Na+].[Na+].[O-][W]([O-])(=O)=O XMVONEAAOPAGAO-UHFFFAOYSA-N 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 239000011975 tartaric acid Substances 0.000 description 1
- 235000002906 tartaric acid Nutrition 0.000 description 1
- 230000035899 viability Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
- H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
- H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Chemically Coating (AREA)
- Electroplating Methods And Accessories (AREA)
Abstract
【解決手段】金属配線を有する半導体装置の製造方法であって、半導体基板10に形成された第1絶縁膜11の上層に金属配線(13a,13b)を形成し、金属配線(13a,13b)の上層に金属配線(13a,13b)の構成元素の拡散を防止するバリア層15を形成し、バリア層15の上層に第2絶縁膜16を形成する。ここで、金属配線(13a,13b)を形成する工程において、バリア層15を形成するときに金属配線に与えられるダメージを低減する添加物を金属配線(13a,13b)に含有させて形成する。
【選択図】 図1
Description
【発明の属する技術分野】
本発明は半導体装置の製造方法および半導体装置に関し、特に、銅(Cu)配線を有する半導体装置の製造方法および半導体装置に関する。
【0002】
【従来の技術】
LSIなどの半導体装置においては、デザインルールの縮小化に伴い、縮小された配線における配線容量の低減が必要となってきている。このため、配線材料には銅(Cu)の適用が広く行われている。Cu配線を適用すると、配線容量の低減はもとより、配線の信頼性も向上することが知られている。
【0003】
上記のCuを用いて埋め込み金属配線を構成した半導体装置とその製造方法について説明する。
図7はCuを用いて埋め込み金属配線を構成した半導体装置の断面図である。不図示のトランジスタなどの半導体素子が形成された半導体基板100上を被覆して、例えば酸化シリコンなどの絶縁性材料からなる層間絶縁膜101が形成されており、シングルダマシン法あるいはデュアルダマシン法による配線用溝(101a,101b)が層間絶縁膜11に形成されている。デュアルダマシン法の場合は、配線用溝の底面にさらに半導体基板10などに達するコンタクトホールが設けられている構成である。
配線用溝(101a,101b)の内壁を被覆するように、例えばTa、TaN、TiN、W、WNなどからなるバリア層102が形成されており、その内側に配線用溝(101a,101b)を埋め込むようにCuからなる埋め込み金属配線(103a,103b)が形成されている。
上記の配線用溝(101a,101b)に埋め込まれた埋め込み金属配線(103a,103b)を被覆して全面に窒化シリコンからなるバリア絶縁膜104が形成されており、その上層に例えば酸化シリコンなどの絶縁性材料からなる上層絶縁膜105が形成されている。
【0004】
次に、上記のCuを用いて埋め込み金属配線を構成した半導体装置の製造方法について説明する。
まず、図8(a)に示すように、不図示のトランジスタなどの半導体素子が形成された半導体基板100上を被覆して、例えばCVD(Chemical Vapor Deposition)法により、酸化シリコンなどの絶縁性材料を堆積させ、層間絶縁膜101を形成し、フォトリソグラフィー工程およびRIE(反応性イオンエッチング)などのエッチング処理などにより、配線用溝(101a,101b)を層間絶縁膜11に形成する。
【0005】
次に、図8(b)に示すように、例えばスパッタリング法あるいはCVD法によりTa、TaN、TiN、W、WNなどを堆積させ、バリア層102を形成する。
次に、大気暴露することなく、上記のバリア層102の形成と連続的に、バリア層102を被覆して全面にCuのシード層を形成する。
次に、電解メッキ処理によりCuのシード層を成長させるようにして、Cuの埋め込み導電層103を形成する。
【0006】
次に、図9(a)に示すように、例えばCMP(Chemical Mechanical Polishing)法あるいは電解研磨処理などにより埋め込み導電層103の上面から研磨し、配線用溝(101a,101b)の外部におけるCuを除去して、配線用溝(101a,101b)に埋め込まれた埋め込み金属配線(103a,103b)とする。このとき、バリア層102についても配線用溝(101a,101b)の外部の部分は除去される。
【0007】
次に、図9(b)に示すように、例えばスパッタリング法あるいはCVD法により窒化シリコンを堆積させ、バリア絶縁膜104を形成する。
次に、バリア絶縁膜104の上層に酸化シリコンなどの絶縁性材料からなる上層絶縁膜105が形成されている。
次に、バリア絶縁膜104の上層に、例えばCVD法により酸化シリコンなどの絶縁性材料を堆積させ、上層絶縁膜105を形成する。
以上で、図7に示すCuを用いて埋め込み金属配線を構成した半導体装置を製造することができる。
【0008】
上記の構成のCu配線においては、(1)Cuの酸化シリコン絶縁膜中への拡散を抑制するために、誘電率の高いSiN、SiCなどのバリア絶縁膜を必要とし、この誘電率の高いバリア絶縁膜材料は配線容量を上昇させてしまう、(2)Cu配線とバリア絶縁膜との界面はエレクトロマイグレーション(EM)耐性が弱い、というデメリットも存在する。
【0009】
上記のようなデメリットを回避するために、Cu配線上のみにCu拡散防止材料を適用する試みがなされている。配線はメタル材料であるため、そのキャップにはメタル材料を使用する方法が広く使われている。
例えば、Cu配線の上部に数10nm程度のリセスを形成し、その上にTiN、TiWなどのバリアメタル材料を全面に成膜し、CMP法にて配線部分に成膜されたバリアメタルを残す方法、WのCVD法によりCu上に選択的に成膜する方法などがある。
【0010】
また、Co系材料を無電解メッキにてCu配線上に成膜する方法も一つの方法としてあげられる。この技術は、上記2つの技術と比較して、簡単な装置で成膜が可能であること、複数の異なるプロセスを必要としないこと、かつ、材料コストを含むプロセスコストが安価であることがメリットである。
【0011】
その一方、Cu上への選択成長の困難さ、Co系材料の無電解メッキ処理に含まれる触媒プロセスによるCuへのダメージなどの課題がある。
このうち、Cu上への選択成長に関しては、無電解メッキされる下地において、HFなどによりフィールド上をライトエッチすることにより解決されつつある(例えば非特許文献1参照)。
【0012】
【非特許文献1】
第61回半導体集積回路シンポジウム予講集(pp13〜18,2001)
【0013】
【発明が解決しようとする課題】
しかしながら、一方、触媒プロセスにおけるCuへのダメージに関しては、以下に示すように、まだ解決されていない。
触媒プロセスを用いる無電解メッキでは、その触媒にはパラジウム(Pd)が広く用いられている。触媒プロセスとは、下地であるCuとPdを置換する置換メッキであり、下地であるCuの一部をエッチングすることは避けられない。
図10は上記触媒プロセス(置換メッキ)における問題点を説明するための模式図である。
下地であるCuは結晶粒からなっており、その境界は結晶粒界103cと呼ばれている。触媒プロセス(置換メッキ)において、結合の弱い結晶粒界103cへの侵食は、Cuの結晶よりも顕著であり、酷い場合には、Cuの表面だけではなく、内部まで侵食する時がある。その侵食により、配線を形成するCuには侵食穴、すなわち、配線中のボイドが形成され、配線の実効的な断面積を減少させ、エレクトロマイグレーション(EM)などの信頼性を著しく劣化させてしまう。
さらに、Pd源として広く使用されている硫酸パラジウムや塩化パラジウムなどであり、これらの薬液のpHは酸性側に大きいことからCuをイオン化しやすい領域にあり、その侵食を加速させる要因となっている。
【0014】
本発明は上記の状況に鑑みてなされたものであり、従って本発明の目的は、Cuなどの配線を有する半導体装置の製造方法であって、Co系材料などを無電解メッキ処理するときに行われる触媒プロセスにおける配線へのダメージを抑制することができる半導体装置の製造方法と、そのような方法により製造された半導体装置を提供することである。
【0015】
【課題を解決するための手段】
上記の目的を達成するため、本発明の半導体装置の製造方法は、金属配線を有する半導体装置の製造方法であって、半導体基板に形成された第1絶縁膜の上層に金属配線を形成する工程と、前記金属配線の上層に前記金属配線の構成元素の拡散を防止するバリア層を形成する工程と、前記バリア層の上層に第2絶縁膜を形成する工程とを有し、前記金属配線を形成する工程において、前記バリア層を形成する工程において前記金属配線に与えられるダメージを低減する添加物を前記金属配線に含有させて形成する。
【0016】
上記の本発明の半導体装置の製造方法は、金属配線を有する半導体装置の製造方法であって、半導体基板に形成された第1絶縁膜の上層に金属配線を形成し、金属配線の上層に金属配線の構成元素の拡散を防止するバリア層を形成し、バリア層の上層に第2絶縁膜を形成する。
ここで、金属配線を形成する工程において、バリア層を形成するときに金属配線に与えられるダメージを低減する添加物を金属配線に含有させて形成しており、バリア層を形成するときに金属配線に与えられるダメージが低減される。
【0017】
上記の目的を達成するため、本発明の半導体装置は、金属配線を有する半導体装置であって、半導体基板に形成された第1絶縁膜の上層に形成された金属配線と、前記金属配線の上層に形成され、前記金属配線の構成元素の拡散を防止するバリア層と、前記バリア層の上層に形成された第2絶縁膜とを有し、前記金属配線は、前記バリア層を形成する工程において前記金属配線に与えられるダメージを低減する添加物を含有している。
【0018】
上記の本発明の半導体装置は、金属配線を有する半導体装置であって、半導体基板に形成された第1絶縁膜の上層に形成された金属配線と、金属配線の上層に形成されたバリア層と、バリア層の上層に形成された第2絶縁膜とを有する。
ここで、金属配線はバリア層を形成する工程において金属配線に与えられるダメージを低減する添加物を含有しており、その製造工程において、バリア層を形成するときに金属配線に与えられるダメージが低減された半導体装置である。
【0019】
【発明の実施の形態】
以下に、本発明の実施の形態について、図面を参照して説明する。
半導体装置においてCu配線にダメージを与えることは、半導体装置の配線信頼性を損なうことになり、致命的欠陥となる。本実施形態に係る半導体装置の製造方法と、そのような製造方法で製造された半導体装置は、このCu配線ダメージを低減する方法を提供するものである。
【0020】
図1は、本実施形態に係るCuを用いて埋め込み金属配線を構成した半導体装置の断面図である。
不図示のトランジスタなどの半導体素子が形成された半導体基板10上を被覆して、例えば酸化シリコンなどの絶縁性材料からなる層間絶縁膜11が形成されており、シングルダマシン法あるいはデュアルダマシン法による配線用溝(11a,11b)が層間絶縁膜11に形成されている。デュアルダマシン法の場合は、配線用溝の底面にさらに半導体基板10などに達するコンタクトホールが設けられている構成である。
配線用溝(11a,11b)の内壁を被覆するように、例えばTa、TaN、TiN、W、WNなどからなる第1バリア層12が形成されており、その内側に配線用溝(11a,11b)を埋め込むようにCuからなる埋め込み金属配線(13a,13b)が形成されている。
上記の配線用溝(11a,11b)に埋め込まれた埋め込み金属配線(13a,13b)の上層に、Co−W−PなどのCo系材料からなる第2バリア層15が形成されており、その上層に例えば酸化シリコンなどの絶縁性材料からなる上層絶縁膜16が形成されている。
【0021】
ここで、上記の埋め込み金属配線(13a,13b)は、第2バリア層15を形成する工程において埋め込み金属配線に与えられるダメージを低減する添加物を含有していることを特徴としている。この添加物としては、第2バリア層15を形成する工程においてPdの触媒メッキが行われる場合、Pdよりもイオン化傾向が小さい元素である、イリジウム(Ir)、白金(Pt)、金(Au)などが含まれる。
このため、その製造工程において、バリア層を形成するときに金属配線に与えられるダメージが低減されている。
【0022】
次に、上記の本実施形態に係るCuを用いて埋め込み金属配線を構成した半導体装置の製造方法について説明する。
図2〜図6は上記の半導体装置の製造方法の製造工程を示す断面図である。
まず、図2(a)に示すように、不図示のトランジスタなどの半導体素子が形成された半導体基板10上を被覆して、例えばCVD法により、酸化シリコンなどの絶縁性材料を堆積させ、層間絶縁膜11を形成し、フォトリソグラフィー工程およびRIE(反応性イオンエッチング)などのエッチング処理などにより、配線用溝(11a,11b)を層間絶縁膜11に形成する。
【0023】
次に、図2(b)に示すように、例えばスパッタリング法あるいはCVD法によりTa、TaN、TiN、W、WNなどを堆積させ、第1バリア層12を形成する。
【0024】
次に、図3(a)に示すように、例えばスパッタリング法あるいはCVD法により、第1バリア層12を被覆して全面にCuのシード層13sを形成する。この工程は、上記の第1バリア層12の形成と連続的に大気暴露することなく行う。
【0025】
次に、図3(b)に示すように、例えば電解メッキ処理によりCuのシード層13sを成長させるようにして、Cuの埋め込み導電層13をCuのシード層13sと一体に形成する。
【0026】
ここで、Cuの埋め込み導電層13としては、後工程である第2バリア層15を形成する工程において、Cuの埋め込み導電層13から形成される埋め込み金属配線(13a,13b)に与えられるダメージを低減する添加物を含有させて形成する。
この添加物としては、後述のように第2バリア層15を形成する工程においてPdの触媒メッキが行われる場合、Pdよりもイオン化傾向が小さい元素を用いることができ、例えばIr、Pt、Auなどが挙げられる。
【0027】
次に、図4(a)に示すように、例えばCMP法あるいは電解研磨処理などにより埋め込み導電層13の上面から研磨し、配線用溝(11a,11b)の外部におけるCuを除去して、配線用溝(11a,11b)に埋め込まれた埋め込み金属配線(13a,13b)とする。このとき、第1バリア層12についても配線用溝(11a,11b)の外部の部分は除去される。
【0028】
次に、無電解メッキ処理により、埋め込み金属配線(13a,13b)の上層に、例えばCo−W−PなどのCo系材料からなる埋め込み金属配線(13a,13b)の構成元素の拡散を防止する第2バリア層15を形成する。
この工程は図4(b)〜図6(b)に示す複数の工程からなり、この各工程について図4(b)〜図6(b)を参照して以下に説明する。
【0029】
CMP法または電解研磨処理による埋め込み金属配線(13a,13b)を形成した時点でウエハは研磨剤にて汚染されているので、図4(b)に示すように、これを除去するようにウエハの表面および裏面を洗浄する第1洗浄W1を行う。
第1洗浄W1は、後工程における第2バリア層形成の選択性を得るためのキーポイントとなり、フィールド上のメタルを不純物測定装置にて検出限界以下(1×109 atom/cm2 以下) にすることを一つの目的としている。
さらに、上記の第1洗浄W1においては、埋め込み金属配線(13a,13b)上の不純物除去も同時に行う。
本工程で使用される薬液の代表例としては、HF、キレート剤などが挙げられ、さらに除去性をあげるため、ブラシ洗浄や超音波洗浄の併用も有効である。
【0030】
また、薬液で除去しにくいCuからなる埋め込み金属配線(13a,13b)の表面上に形成されるCu保護膜(例えば、BTA(ベンゾトリアゾール)などを含んだ研磨剤で研磨するとCuとBTAの化合物が形成されるが、非常に強固な結合を有しているため、標準的な洗浄液では除去できない)を除去するための工程を追加することもある。
Cu保護膜の除去方法の例を以下に示す。基本的には物理的に除去する方法である。一つは、イオン照射によるスパッタリングであり、Ar、Ne、Krなどの不活性ガスをプラズマ化し、ウエハ表面の5nm以下のエッチングを行う方法である。もう一つは、陰極電解法があり、電解液中にウエハ側を陰極として設置し、電圧を印加する方法である。電解液の電解により、陰極側(ウエハ側)から水素(H)が発生し、その水素の脱離により、Cu保護膜がリフトオフされるメカニズムである。
これらのCu保護膜除去工程は、単独でCMP法あるいは電解研磨後の洗浄として適用してもよいが、CMP法あるいは電解研磨後の洗浄(薬液洗浄)を行った後、Cu保護膜除去を行い、その後に再度薬液洗浄を行う方法が最も好ましい。
【0031】
次に、図5(a)に示すように、Cuからなる埋め込み金属配線(13a,13b)の表面に対して触媒メッキ処理を行う。埋め込み金属配線(13a,13b)の表層部分が触媒14により置換される。
例えば、触媒材料としてはパラジウム(Pd)を用いる。このPd源としては、硫酸パラジウム、塩化パラジウムなどが広く用いられている。
【0032】
次に、図5(b)に示すように、フィールド上に存在するPdを除去するための第2洗浄W2を行う。
洗浄は純水で十分ではあるが、より選択性を向上させるために、キレート剤などで洗浄してもよい。また、ブラシ洗浄や超音波洗浄との併用も有効である。
【0033】
次に、図6(a)に示すように、Pdからなる触媒14で置換メッキされた埋め込み金属配線(13a,13b)の表面に、無電解メッキ処理により、例えばCo−W−Pからなる第2バリア層15を形成する。この工程が、図4(b)〜図6(b)に示す工程の中の主たる工程である。
メッキ液の主体は、硫酸(塩化)コバルト、次亜燐酸ナトリウム、クエン酸ナトリウム(酒石酸ナトリウム)、硫酸アンモニウム、タングステン酸ナトリウムなどである。これら薬品には、アルカリ金属であるナトリウムが混入されていると半導体装置に適用するには難しいので、アルカリ金属であるナトリウムをアンモニア系で置き換えた薬品を使用することが望ましい。
【0034】
最後に、図6(b)に示すように、フィールド上に残留されている無電解メッキ薬液を除去するために、第3洗浄W3を行う。
第3洗浄W3は純水洗浄でも十分であるが、より効果的な洗浄はキレート剤入りアルカリ薬液を用いた洗浄である。
【0035】
次に、第2バリア層15を被覆して全面に、例えばCVD法により酸化シリコンなどの絶縁性材料を堆積させ、上層絶縁膜16を形成する。
以上で、図1に示すCuを用いて埋め込み金属配線を構成した半導体装置を製造することができる。
【0036】
本実施形態の半導体装置の製造方法においては、無電解メッキによる第2バリア層の成膜において、Cu配線に対するダメージが抑制されている。
これは、Cuの埋め込み配線がPdよりイオン化傾向の小さいIr、Pt、Auなどの添加物を含有しており、Pdの触媒メッキ液に耐性を有しているためであり、この理由について以下に述べる。
【0037】
Cu配線のダメージが顕著に見られるのは、Cu配線の結晶部ではなく、結晶と結晶の間である結晶粒界である。すなわち、Cu配線のダメージはCu配線の結晶粒界で発生している。これは、結晶粒界にはCu膜中に存在する酸素(O)や窒素(N)などの不純物が集まってくるので、それらはCuとの結合が非常に弱く、簡単にそのボンドを切り離してしまい、結晶粒界に優先的にダメージが入りやすくなっているからである。
従って、Pd触媒メッキ液で結晶粒界にさえダメージを与えなければよいわけである。
このようにPd触媒メッキ液でエッチング(ダメージ)起因となるところは結晶粒界であることがわかっていることを考慮に入れ、本実施形態では結晶粒界を補強することを目的として、上述のように添加物を導入している。
【0038】
Pd触媒メッキ液によるエッチングでは、硫酸または塩酸によるエッチングとPdとの置換によるエッチングの2つが広く用いられている。硫酸または塩酸によるエッチングでは、CuSO4 またはCuCl2 として、Pdとの置換によるエッチングでは、Pdのイオン化傾向はCuのそれより小さいため、Cuはイオン化、エッチングされ、逆にPdはCuのエッチングされたサイトに結合することになる。
さらに、腐食化学でポピュラーな孔食腐食現象が結晶粒界で起こり、結晶粒界で腐食が発生すると酸濃度が加速度的に上がり、腐食が大きく進む。
【0039】
従って、Cu配線に対するダメージを抑制するためには、結晶粒界にエッチングされにくい材料を析出させることが最も重要である。エッチングされにくい材料としては、上記に示したようにイオン化傾向がキーポイントであり、触媒Pdよりもイオン化傾向の小さいものを結晶粒界に析出させることで解決することが可能である。
【0040】
無電界めっきによるCo−W−P層をCu配線の上層のバリア層として適用するプロセスにおいて、本実施形態における触媒めっきプロセスでダメージを受けにくいCu配線、すなわち、Pdよりイオン化傾向の小さい材料の添加されたCu配線を配線部に適用することにより、Pd触媒めっきによるCu配線へのダメージが低減する。
本実施形態の製造方法においては、半導体装置のCu配線の上層にバリア層として無電界めっきによるCo−W−P層が有効に作用され、半導体装置に対して、以下に示すような大きなメリットを獲得することができる。
【0041】
(1)Co−W−P層には、Cuに対する拡散バリア性を有するため、Cu配線上にCo−W−P層を成膜することにより、Cuはバリア性を有するメタルで被覆される。そのため、従来のCu配線プロセスで適用されているSiN,SiCなどの絶縁膜によるキャッププロセスが不要または薄膜化できる。SiN,SiCなどのバリア絶縁膜の誘電率は4〜7と大きく、層間膜の実効誘電率を上げているのが実状であり、それらを省略または薄膜化することにより、層間膜の実効誘電率を低減することができる。実効誘電率の低減は、配線容量の低減、さらには配線遅延の低減につながり、半導体装置のより高速化が可能になる。
【0042】
(2)Cu配線信頼性劣化の一つの要因として、Cuとバリア絶縁膜との界面におけるエレクトロマイグレーション(EM)による断線がある。これはCuと絶縁膜との密着性が弱いためである。
半導体デバイスの微細化および高速化に伴い、配線断面積は減少し、印加される電流密度は増加し、その増加に伴い配線の電流によるジュール発熱は増大する方向であるため、EM耐性はより厳しくなる。さらに、高速化に至っては、クロック周波数の高速化により、電流パスは配線の表面を流れるようになるため、ますます、EM耐性は厳しくなる。
本実施形態においては、Cu配線はメタルで覆われることになるため、EM耐性を劣化させるCu/絶縁膜の界面がなくなるので、EM耐性の向上が期待できる。
【0043】
以下に、Cuの埋め込み配線にPdよりイオン化傾向の小さいIr、Pt、Auなどの添加物を含有させる方法について説明する。
大きく分けて、(i)Cuのシード層13sに添加物を混入する方法と(ii)Cuの埋め込み導電層13を形成する電解メッキ処理で添加物を混入する方法がある。
【0044】
(i)のCuのシード層13sに添加物を混入する方法について説明する。
Cuのシード層の成膜には、従来方法では、純Cuをターゲットとしてスパッタリングにて成膜する方法が広く用いられており、LSIの微細化に伴い、微細部でもカバレッジが良好なSIS(self ionized sputtering)やSIP(self ionized plasma)などが用いられている。また、さらに微細化が進むと、スパッタリングでは幾何学的にカバレッジの限界が来るため、hfac(tmvs)などの材料を用いたCVD法による成膜も実施されている。
【0045】
(i−1)ターゲットであるCuに添加物を混ぜておく方法
Cuのシード層13sに添加物を混入するため、ターゲットであるCuに添加物を混ぜておくことで、添加物の混入されたCuターゲットをスパッタリング法にて成膜し、Cuシード層として用いる。
ターゲットへの添加物の混入量は、0.1%以上を必要とする。上限に関しては、適用されたデバイスの配線抵抗値のスペックにもよるが、一般的には10%以下である。
【0046】
(i−2)Cuと添加物を別々に成膜して積層させる方法
Cuのシード層13sに添加物を混入するため、Cuと添加物を交互に成膜する。
成膜後のシード層にはCu層と添加物層が交互に層をなしている。その層数に関しては任意であるが、シード層膜厚が100nm以下であり、Cuのスパッタリングのコントローラビリティーが10nm程度であるとすると、Cu層と添加物層を1レイヤーと考えた場合、10レイヤー程度が最大層数となる。1レイヤー中のCu層と添加物層の膜厚比(Cu層膜厚/添加物層膜厚)に関しては、最大で10程度であり、これらはデバイスの配線抵抗スペックで決定される。
【0047】
(i−3)Cuと添加物を別々に成膜してCuと添加物が混在した状態で堆積させる方法
Cuのシード層13sに添加物を混入するため、Cuと添加物を別々に成膜するが、それらは層状ではなく、いわゆるco−sputtering法で成膜する。
co−sputtering法とは同時にCuと添加物を成膜する方法であり、シード層は層状になっておらず、Cuと添加物が混在した状態になっている。添加物の混入量は0.1%以上である。ここで注意しなければならないのは、Cuおよび添加物のスパッタリング速度である。膜厚の制御はスパッタリングレートで制御することになるので、添加物のスパッタリング速度をCuのスパッタリング速度の1/1000(最小)にする必要がある。
【0048】
CVD法によるシード層の場合、(i−2)の成膜方法のように積層させて成膜するにはCuと添加物を交互に成膜すればよいので、同様な方法で形成が可能である。
(i−1)の方法と同様な形態にするには、CVD法によるCu成膜時に添加物を含んだ有機系ガス原料を混ぜればよい。
(i−3)の方法に関しては、スパッタリング圧力とCVD圧力の違いおよび成膜のガス系の違いがあり、非常に困難ではあるが、CVDのガス圧およびスパッタリングガス圧の最適化、CVDのキャリアガスとしてArを使用して、そのArにてスパッタリングを行うことによって、不可能ではない。
【0049】
次に、(ii)Cuの埋め込み導電層13を形成する電解メッキ処理で添加物を混入する方法について説明する。
Cuの埋め込み導電層13に添加物を混入させるためには、電解メッキ成膜中に添加物を混入させる必要がある。添加物の混入方法としては、電解メッキ液の主成分、例えば、硫酸系ならば硫酸(添加物)x のような形態で導入する。
電解メッキ液の主成分に溶解しない添加物の場合、添加物を錯体化して混入させる方法がある。錯体化に関しては、添加物をキレート化させるキレート剤を使用すればよく、例としては、クエン酸系、カルボン酸系、酒石酸系、ホスホン酸系などがあげられる。
その添加量に関しては、0.01%以上が望ましく、その上限に関しては、適用デバイスの抵抗値スペックにもよるが、10%以下が望ましい。
【0050】
以上のようにして、配線Cu膜中へ添加物を混入することができる。
添加物を混入する上記方法は単独で実施してもよいが、併用して実施しても何ら問題はない。例えば、(i−1)に示すシード層への添加物混入方法と、(ii)の電解メッキでの混入実施例を併用することは特に問題とならない。ただし、併用することにより、添加物の濃度が変わるので、それらは適用デバイスの抵抗値スペックを考慮して、最適化する必要がある。
【0051】
Cu配線への添加物導入は上記のようなプロセスを実施するが、Cu配線中に添加物を混入させただけでは効果が乏しく、本発明の効果を引き出すためには、添加物混入後に熱処理をすることが好ましい。
熱処理条件としては、例えば、熱処理温度:450℃以下、熱処理時間:1分以上、熱処理雰囲気: 真空中、窒素中、水素中、不活性ガス中、熱処理方法: 熱拡散炉、ホットプレート、RTA(rapid thermal annealing)、とする。
推奨する条件は、熱処理温度:150〜250℃、熱処理時間:1〜2時間、熱処理雰囲気: 不活性ガス中または窒素ガス中、熱処理方法:熱拡散炉またはホットプレート、である。
【0052】
また、さらに効果を引き出す技術として、熱処理後の急冷方法がある。急冷速度は50℃/秒以下が望ましい。
急冷方法の例としては、ホットプレートによる熱処理終了後、ホットプレートを水冷冷却、熱処理を終えたウエハ表面へ気化されたドライアイス(CO2 )をノズル噴射させる、などがある。このような熱処理および熱処理後の後処理により、添加物はCuの結晶粒界に偏析され、Pd触媒メッキ液に対する結晶粒界の強化作用を及ぼす。
熱処理のタイミングであるが、電解メッキCu成膜後、またはCMP法または電解研磨による配線部形成後に実施することが望ましい。
【0053】
その他、プロセス工数が増えることになるが、以下の工程をさらに行うことも好ましい。
(A)図3(b)に示す電解メッキによるCuの埋め込み後、その上層にスパッタリング法、蒸着法などにより添加物層または添加物の混入されたCu層を成膜し、熱処理を行う方法。
【0054】
(B)図3(b)に示す電解メッキによるCuの埋め込み後、添加物をイオン注入装置にてイオン打ち込みし、その後、熱処理を行う方法。
【0055】
(C)図4(a)に示すCMP法または電解研磨による平坦化および配線形成後、その上層にスパッタ法、蒸着法などにより、添加物層または添加物の混入されたCu層を成膜し、熱処理を施し、最後にCMP法にてフィールド上に添加物およびCuが残留しないように研磨を行う方法。
この方法において、注意が必要なのは、図4(a)に示す工程における配線形成時において、Cuの下地である第1バリア層12は研磨せずに残しておく必要がある。なぜならば、その上層に成膜された添加物または添加物の混入されたCuが拡散してしまうからである。
【0056】
(D)図4(a)に示すCMP法または電解研磨による平坦化および配線形成後、添加物をイオン注入装置にてイオン打ち込みし、熱処理を施し、最後にCMP法にてフィールド上に添加物イオンが残留しないように研磨を行う方法。
この方法において、フィールド上にも添加物イオンが注入されるため、添加物イオンの進入深さまで最後のCMP法にて研磨する必要がある。イオン注入エネルギーで規定される注入深さ量と層間膜の必要とされる膜厚の最適化が必要である。
【0057】
上記の本実施形態に係る半導体装置の製造方法と、その製造方法による製造された半導体装置によれば、以下のような効果が得られる。
(1)Cu配線上部に被覆メタルを形成することにより、従来技術で必須であった誘電率の高いSiN、SiCなどのバリア絶縁膜が薄くまたは不要となる。
(2)誘電率の高いSiN、SiCなどが薄くまたは不要になるため、半導体の層間絶縁膜の実効的な誘電率が減少し、配線容量も同時に減少する。したがって、配線速度の向上が期待できる。
(3)誘電率の高いSiN、SiCなどが薄くまたは不要になるため、半導体の層間絶縁膜の積層種類および積層段数が減少することになる。そのため、層間絶縁膜へのホールおよびトレンチ加工が容易になり、安定した加工プロセスが適用できる。安定した加工プロセスは半導体の歩留まり向上につながる。
(4)Cu配線と絶縁膜との界面の密着性は弱いため、エレクトロマイグレーション(EM)を誘起させる基点となり、EM耐性を劣化させる。Cu配線上に被覆メタルを適用することにより、Cu配線と絶縁膜との界面が存在しなくなるので、EM耐性の向上が期待できる。
(5)バリア絶縁膜SiN、SiCなどは圧縮応力の高い膜であり、ストレスマイグレーション(SM)、EM耐性を劣化させる要因である。それらバリア絶縁膜は薄くまたは不要であるため、SM、EM耐性の向上が期待できる。
(6)Pd置換メッキ液による配線Cuへのダメージが低減されるため、実効配線体積がレイアウトどおりに維持され、駆動電圧印加時の電流密度は設計どおりに維持されるので予測された配線信頼性を確保することができる。
(7)Pd置換メッキ液による配線Cuへのダメージが低減されるため、配線抵抗の上昇がなく、設計仕様の配線遅延時間が達成できる。
(8)Pd置換メッキ液による配線Cuへの表面アタックが低減され、Cuの表面モフォロジーがCMP法または電解研磨後と同等のスムーズな状態に維持されるため、界面拡散によるEM不良が軽減される。
(9)添加物の偏析により、Cu配線の結晶粒界は強化されるので、EMパスである粒界拡散は抑止され、粒界拡散の活性化エネルギーは大きくなり、さらなるEM耐性および配線信頼性の向上が見込まれる。
【0058】
本発明は上記の実施の形態に限定されない。
例えば、第2バリア層の上層に、窒化シリコンなどからなるバリア絶縁膜をさらに形成してもよい。
例えば、上層の配線および接続孔形成におけるリソグラフィー工程におけるコントローラビリティがなく、リソグラフィー工程で、アライメントずれでレイアウトどおりにリソグラフィーができず、合わせずれが発生し、接続孔が配線部より外れて形成された場合、次の配線溝および孔加工の際、配線部ではエッチングがストップするが、バリア絶縁膜のないフィールドではエッチングが進み、孔の形状不良となってしまう。孔の形状不良は、次のメタル成膜において、埋め込み不良の原因となり、配線部のボイド形成、酷い時にはバリアメタルのカバレッジ不足によるCuのバリア性破れが発生し、デバイスに大きな被害をもたらすことになる。しかし、バリア絶縁膜を設けることにより、このような問題を回避できる。
また、エッチングプロセスにおいてコントローラビィリティがない場合にも有効である。アライメントずれ時のエッチング加工で、精度良く配線部とフィールド部が同一平面でエッチングストップすることが非常に困難であるが、バリア絶縁膜を設けることにより、この問題が解消する。
また、実施形態の図面上はシングルダマシン法について説明しているが、デュアルダマシン法、即ち、配線用溝の底面にさらに半導体基板などに達するコンタクトホールが設けられている構成とし、配線用溝およびコンタクトホールを配線材料で埋め込み形成することも可能である。
その他、本発明の要旨を逸脱しない範囲で種々の変更を行うことができる。
【0059】
【発明の効果】
本発明の半導体装置の製造方法によれば、Cuなどの配線を有する半導体装置の製造方法であって、Co系材料などを無電解メッキ処理するときに行われる触媒プロセスにおける配線へのダメージを抑制することができる。
【0060】
また、本発明の半導体装置は、本発明の製造方法により製造され、製造工程におけるCo系材料などを無電解メッキ処理するときに行われる触媒プロセスにおける配線へのダメージを抑制することができる。
【図面の簡単な説明】
【図1】図1は本発明の実施形態に係る半導体装置の断面図である。
【図2】図2(a)および(b)は本発明の実施形態に係る半導体装置の製造方法の製造工程を示す断面図である。
【図3】図3(a)および(b)は本発明の実施形態に係る半導体装置の製造方法の製造工程を示す断面図である。
【図4】図4(a)および(b)は本発明の実施形態に係る半導体装置の製造方法の製造工程を示す断面図である。
【図5】図5(a)および(b)は本発明の実施形態に係る半導体装置の製造方法の製造工程を示す断面図である。
【図6】図6(a)および(b)は本発明の実施形態に係る半導体装置の製造方法の製造工程を示す断面図である。
【図7】図7は従来例に係る半導体装置の断面図である。
【図8】図8(a)および(b)は従来例に係る半導体装置の製造方法の製造工程を示す断面図である。
【図9】図9(a)および(b)は従来例に係る半導体装置の製造方法の製造工程を示す断面図である。
【図10】図10は従来例の触媒プロセス(置換メッキ)における問題点を説明するための模式図である。
【符号の説明】
10…基板、11…層間絶縁膜、11a,11b…溝、12…第1バリア層、13…埋め込み導電層、13a,13b…埋め込み配線、13s…シード層、14…触媒、15…第2バリア層、16…上層絶縁膜、100…基板、101…層間絶縁膜、101a,101b…溝、102…バリア層、103…埋め込み導電層、103a,103b…埋め込み配線、103c…結晶粒界、104…バリア絶縁膜、105…上層絶縁膜、W1…第1洗浄、W2…第2洗浄、W3…第3洗浄。
Claims (15)
- 金属配線を有する半導体装置の製造方法であって、
半導体基板に形成された第1絶縁膜の上層に金属配線を形成する工程と、
前記金属配線の上層に前記金属配線の構成元素の拡散を防止するバリア層を形成する工程と、
前記バリア層の上層に第2絶縁膜を形成する工程と
を有し、
前記金属配線を形成する工程において、前記バリア層を形成する工程において前記金属配線に与えられるダメージを低減する添加物を前記金属配線に含有させて形成する
半導体装置の製造方法。 - 前記バリア層を形成する工程においては、無電解メッキ工程により行う
請求項1に記載の半導体装置の製造方法。 - 前記無電解メッキ工程は、触媒メッキ工程および洗浄工程を含む
請求項2に記載の半導体装置の製造方法。 - 前記バリア層を形成する工程において前記金属配線に与えられるダメージを低減する添加物は、前記触媒メッキ工程においてメッキされる触媒よりもイオン化傾向が小さい元素を含む
請求項3に記載の半導体装置の製造方法。 - 前記金属配線を形成する工程が、金属配線のシード層を形成する工程と、シード層と一体に金属配線を形成する工程とを含み、
前記金属配線に与えられるダメージを低減する添加物を前記シード層に混合させて形成する
請求項1に記載の半導体装置の製造方法。 - 前記金属配線を形成する工程が、金属配線のシード層を形成する工程と、シード層と一体に金属配線を形成する工程とを含み、
前記金属配線に与えられるダメージを低減する添加物を前記シード層中に積層させて形成する
請求項1に記載の半導体装置の製造方法。 - 前記金属配線を形成する工程の後、前記バリア層を形成する工程において前記金属配線に与えられるダメージを低減する添加物が前記金属配線の粒界に偏析するように熱処理を行う工程をさらに有する
請求項1に記載の半導体装置の製造方法。 - 前記金属配線を形成する工程が、金属配線のシード層を形成する工程と、シード層と一体に金属配線を形成する工程とを含み、
前記金属配線に与えられるダメージを低減する添加物を、前記シード層と一体に金属配線を形成する工程において前記金属配線に混合させる
請求項1に記載の半導体装置の製造方法。 - 前記金属配線を形成する工程の前に、前記第1絶縁膜に配線用溝を形成する工程を有し、
前記金属配線を形成する工程においては、前記配線用溝を配線材料で埋め込み形成する
請求項1に記載の半導体装置の製造方法。 - 前記金属配線を形成する工程の前に、前記第1絶縁膜に配線用溝および前記配線用溝に連通するコンタクトホールを形成する工程を有し、
前記金属配線を形成する工程においては、前記配線用溝および前記コンタクトホールを配線材料で埋め込み形成する
請求項1に記載の半導体装置の製造方法。 - 前記金属配線を形成する工程においては、銅(Cu)を含む金属配線を形成する
請求項1に記載の半導体装置の製造方法。 - 前記バリア層を形成する工程においては、コバルト(Co)を含むバリア層を形成する
請求項1に記載の半導体装置の製造方法。 - 前記バリア層を形成する工程においては、コバルト(Co)−タングステン(W)−リン(P)を含むバリア層を形成する
請求項12に記載の半導体装置の製造方法。 - 前記触媒メッキ工程においてメッキされる触媒がパラジウム(Pd)であり、前記触媒メッキ工程においてメッキされる触媒よりもイオン化傾向が小さい元素が、少なくともイリジウム(Ir)、白金(Pt)、金(Au)のいずれかを含む
請求項4に記載の半導体装置の製造方法。 - 金属配線を有する半導体装置であって、
半導体基板に形成された第1絶縁膜の上層に形成された金属配線と、
前記金属配線の上層に形成され、前記金属配線の構成元素の拡散を防止するバリア層と、
前記バリア層の上層に形成された第2絶縁膜と
を有し、
前記金属配線は、前記バリア層を形成する工程において前記金属配線に与えられるダメージを低減する添加物を含有している
半導体装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002299417A JP3636186B2 (ja) | 2002-10-11 | 2002-10-11 | 半導体装置の製造方法 |
US10/680,668 US6979645B2 (en) | 2002-10-11 | 2003-10-07 | Method of producing a semiconductor device having copper wiring |
TW092127814A TWI233180B (en) | 2002-10-11 | 2003-10-07 | Method of producing semiconductor device |
KR1020030070498A KR20040033260A (ko) | 2002-10-11 | 2003-10-10 | 반도체 장치의 제조 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002299417A JP3636186B2 (ja) | 2002-10-11 | 2002-10-11 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004134667A true JP2004134667A (ja) | 2004-04-30 |
JP3636186B2 JP3636186B2 (ja) | 2005-04-06 |
Family
ID=32288561
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002299417A Expired - Fee Related JP3636186B2 (ja) | 2002-10-11 | 2002-10-11 | 半導体装置の製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6979645B2 (ja) |
JP (1) | JP3636186B2 (ja) |
KR (1) | KR20040033260A (ja) |
TW (1) | TWI233180B (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006020565A3 (en) * | 2004-08-09 | 2006-06-01 | Blue29 Llc | Barrier layer configurations and methods for processing microelectronic topographies having barrier layers |
KR101060560B1 (ko) * | 2003-12-10 | 2011-08-31 | 매그나칩 반도체 유한회사 | 반도체 소자의 금속배선 형성방법 |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101046058B1 (ko) * | 2004-11-16 | 2011-07-04 | 강준모 | 전도성 패턴이 임베디드된 기판 구조물 및 그 제조방법 |
US7999330B2 (en) * | 2005-06-24 | 2011-08-16 | Micron Technology, Inc. | Dynamic random access memory device and electronic systems |
US20090039512A1 (en) * | 2007-08-08 | 2009-02-12 | International Business Machines Corporation | Electromigration resistant interconnect structure |
US20090220669A1 (en) * | 2008-02-28 | 2009-09-03 | Ach Food Companies, Inc. | Low Trans Fat Oil Blend |
FR2942912B1 (fr) * | 2009-03-06 | 2015-05-29 | Commissariat Energie Atomique | Procede de realisation de lignes d'interconnexion metallique |
TWI573208B (zh) * | 2015-07-23 | 2017-03-01 | 國立清華大學 | 半導體內連線結構及其製造方法 |
KR102368376B1 (ko) * | 2015-09-22 | 2022-02-28 | 동우 화인켐 주식회사 | 금속막의 식각액 조성물 및 이를 이용한 액정표시장치용 어레이 기판의 제조방법 |
KR102546659B1 (ko) | 2015-12-11 | 2023-06-23 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4055319B2 (ja) * | 2000-02-18 | 2008-03-05 | ソニー株式会社 | 半導体装置の製造方法 |
JP4644926B2 (ja) * | 2000-10-13 | 2011-03-09 | ソニー株式会社 | 半導体製造装置および半導体装置の製造方法 |
US20040096592A1 (en) * | 2002-11-19 | 2004-05-20 | Chebiam Ramanan V. | Electroless cobalt plating solution and plating techniques |
US6902605B2 (en) * | 2003-03-06 | 2005-06-07 | Blue29, Llc | Activation-free electroless solution for deposition of cobalt and method for deposition of cobalt capping/passivation layer on copper |
-
2002
- 2002-10-11 JP JP2002299417A patent/JP3636186B2/ja not_active Expired - Fee Related
-
2003
- 2003-10-07 US US10/680,668 patent/US6979645B2/en not_active Expired - Fee Related
- 2003-10-07 TW TW092127814A patent/TWI233180B/zh not_active IP Right Cessation
- 2003-10-10 KR KR1020030070498A patent/KR20040033260A/ko not_active Application Discontinuation
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101060560B1 (ko) * | 2003-12-10 | 2011-08-31 | 매그나칩 반도체 유한회사 | 반도체 소자의 금속배선 형성방법 |
WO2006020565A3 (en) * | 2004-08-09 | 2006-06-01 | Blue29 Llc | Barrier layer configurations and methods for processing microelectronic topographies having barrier layers |
Also Published As
Publication number | Publication date |
---|---|
TWI233180B (en) | 2005-05-21 |
TW200414426A (en) | 2004-08-01 |
JP3636186B2 (ja) | 2005-04-06 |
US20050003654A1 (en) | 2005-01-06 |
US6979645B2 (en) | 2005-12-27 |
KR20040033260A (ko) | 2004-04-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7070687B2 (en) | Apparatus and method of surface treatment for electrolytic and electroless plating of metals in integrated circuit manufacturing | |
US8747960B2 (en) | Processes and systems for engineering a silicon-type surface for selective metal deposition to form a metal silicide | |
JP4790155B2 (ja) | 半導体素子の銅金属配線形成方法 | |
US20150214093A1 (en) | Processes and systems for engineering a barrier surface for copper deposition | |
US20140322446A1 (en) | Processes and systems for engineering a copper surface for selective metal deposition | |
US20050136185A1 (en) | Post rinse to improve selective deposition of electroless cobalt on copper for ULSI application | |
US7338908B1 (en) | Method for fabrication of semiconductor interconnect structure with reduced capacitance, leakage current, and improved breakdown voltage | |
US20050014359A1 (en) | Semiconductor device manufacturing method | |
WO2002058135A2 (en) | Interconnect structures and a method of electroless introduction of interconnect structures | |
US7374584B2 (en) | Interconnects forming method and interconnects forming apparatus | |
JP2004031586A5 (ja) | 半導体装置の製造方法及び半導体装置 | |
JP3636186B2 (ja) | 半導体装置の製造方法 | |
WO2008027216A9 (en) | Processes and integrated systems for engineering a substrate surface for metal deposition | |
JP2007180496A (ja) | 金属シード層の製造方法 | |
US20050048768A1 (en) | Apparatus and method for forming interconnects | |
TWI609095B (zh) | 用於氮化錳整合之方法 | |
JP2002329682A (ja) | Cu薄膜作製方法 | |
US6955984B2 (en) | Surface treatment of metal interconnect lines | |
JP3715975B2 (ja) | 多層配線構造の製造方法 | |
JP4757372B2 (ja) | 埋込配線層の形成方法 | |
JP2003243499A (ja) | 半導体装置及びその製造方法 | |
KR100456259B1 (ko) | 반도체 소자의 구리 배선 형성방법 | |
JP2006120664A (ja) | 半導体装置の製造方法 | |
JP2005116630A (ja) | 配線形成方法及び装置 | |
KR100451767B1 (ko) | 반도체 소자의 금속 배선 형성방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040929 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041005 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041119 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041214 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041227 |
|
LAPS | Cancellation because of no payment of annual fees |