JP2004127400A - 半導体記憶装置 - Google Patents
半導体記憶装置 Download PDFInfo
- Publication number
- JP2004127400A JP2004127400A JP2002288275A JP2002288275A JP2004127400A JP 2004127400 A JP2004127400 A JP 2004127400A JP 2002288275 A JP2002288275 A JP 2002288275A JP 2002288275 A JP2002288275 A JP 2002288275A JP 2004127400 A JP2004127400 A JP 2004127400A
- Authority
- JP
- Japan
- Prior art keywords
- dummy
- bit line
- circuit
- memory cell
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Static Random-Access Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
【解決手段】分割ワードライン方式の半導体記憶装置において、メモリ回路を模擬するためのダミー回路はダミーメモリセル(DMC)と、ダミービットライン対(DBL、DBR)と、ダミーセンスアンプ10と、ダミープリチャージ回路と、ダミー分割ワードライン回路(DWL)と、を備え、列アドレスにより選択される列側ワードラインを模擬し、ダミー分割ワードライン回路(DWL)を駆動する信号線DYGと、”L”データを出力する側のダミービットライン(DBL)とを平行に配置させ、線間の結合容量によりダミービットライン(DBL)をチャージアップさせてダミーメモリセルからの読み出しを遅らせる。
【選択図】 図1
Description
【発明の属する技術分野】
この発明は、半導体記憶装置に関し、特に各種制御信号を内部で発生する手段を備えた半導体記憶装置に関する。
【0002】
【従来の技術】
アドレス信号のアドレス値の変化を検出して所定の期間活性化レベル又は非活性化レベルとなる各種の制御信号を内部で発生し、各部の動作を制御する構成の半導体記憶装置は、アドレス信号のアドレス値が変化する間隔が長くなるほど、このアクセスサイクルに対する実動作時間の割合が小さくなるので、消費電流を削減することができる。
【0003】
一般的に半導体記憶装置では不用な動作を抑制し、消費電流を低減させる目的として、擬似的に動作を模擬して自己制御を行う回路がよく用いられている。その代表的な例がダミーメモリ回路である。これはメモリセルからの読出しを模擬し、読出しが完了しているかどうかを検出することによって、内部活性化信号を非活性状態に変化させるものである。
【0004】
通常、半導体記憶装置は、アドレス信号によりメモリセルを選択し、その選択されたメモリセルに対してデータの読み書きを行う。読み出しモードではメモリセルからのデータがビットライン対を介してセンスアンプに伝られ、そこでわずかな電位差のデータを増幅する。そのセンスアンプからの信号が出力回路を通してデータ出力とし出力される。
【0005】
また書き込みモードでは入力回路により入力されたデータがライトバッファによりビットライン対に伝えられ、選択されたメモリセルへの書き込みが行われる。
【0006】
ここで半導体記憶装置としての動作が必要な期間というのは、読み出しモードにおけるデータが出力されるまで、あるいは書き込みモードにおけるメモリセルへのデータの書き込みが完了するまでの間であり、その後は回路を静止させることが望ましい。特に、カレントミラー型のセンスアンプを用いている場合などは読み出し後にも貫通電流を流し続けることになってしまう。
【0007】
ダミーメモリ回路とはこのような問題を防ぐため、メモリの動作を擬似的にモニタしている回路であり、出力回路やセンスアンプ、ワードライン選択などの制御を行っている。例えば、センスアンプの出力状態をモニタすることで出力データのラッチや、センスアンプの活性化状態を制御することができ、またビットラインの電位レベルからワードライン選択の制御を行うことができる。
【0008】
これによりセンスアンプでの貫通電流を抑えるだけでなく、センスアンプが検知するために必要な量以上にビットラインがスイングするのを抑制することができる。
【0009】
このダミーメモリ回路を用いて自己制御を行う場合、センスアンプからの出力が確実に行われたことを確認して、センスアンプやワードラインの活性化状態を制御しなければならない。しかし、過剰に動作マージンをとると、半導体記憶装置自体の性能を下げてしまう。また逆に非活性化状態にするタイミングが早すぎれば、データの誤出力を招いてしまう。そのため、ある程度の動作マージンを確実に設けなければならない。
【0010】
また、製造ばらつきによる各メモリセル、センスアンプの特性、ビットラインの容量、抵抗といったもののばらつきという予期しにくい要因に対しても、正しいデータが出力できる回路でなければ、歩留まりを低下させてしまう。また制御回路自身の消費電流の増加もあるため、できるだけ容易に動作マージンを確保できる方法が好ましい。
【0011】
通常、ワードラインドライバの最遠端にダミー回路を用いると共に、何らかの方法で動作マージンを確保しようとしている。例えば、ダミービットライン対の線幅を広く、線間隔を狭くすることでダミービットラインの寄生容量を増加させ、ダミーメモリ回路の出力を遅らせ留ように構成したものがある(例えば、特許文献1)。また、他の方法としてダミーメモリセルの駆動能力を小さくすることも提案している。
【0012】
【特許文献1】
特開平8−273365号公報
【0013】
【発明が解決しようとする課題】
この発明は、ダミーメモリセルやダミービットラインの特性を変えることなく、また余分な制御回路を追加する事によってチップ面積の増加や消費電流の増加を招くことなく、レイアウト上だけで容易にダミーメモリ回路を使った自己制御回路に動作マージンを持たせることを目的とする。
【0014】
【課題を解決するための手段】
この発明は、複数のメモリセルを有するメモリアレイと、このメモリセルから相補信号の入出力を行うビットライン対と、このビットライン対からの信号を増幅するセンスアンプと、前記ビットライン対の初期状態を電源電位に保持しておくプリチャージ回路と、前記メモリセルからの読出しを模擬するダミー回路とを有する半導体記憶装置において、前記ダミー回路は、前記メモリセルの選択時に同期して動作し、あらかじめ固定されたデータを持つダミーメモリセルと、このダミーメモリセルに接続されたダミービットライン対と、ダミービットライン対からのデータを検出して増幅するダミーセンスアンプと、前記ダミービットライン対の初期状態を電源電位に保持しておくダミープリチャージ回路と、を備え、前記ダミー回路からの読み出し直前に、前記ダミービットライン対のうち”L”データを出力する側のダミービットラインをカップリング容量により一時的に初期状態の電源電位以上にチャージアップし、データの読み出しを遅らせることを特徴とする。
【0015】
前記ダミー回路は、前記”L”データを出力する側のダミービットラインと平行に配置された信号線を有し、前記信号線はダミーメモリセルの選択時に”L”から”H”に変化するものとし、これらの信号線の結合容量により前記ダミービットラインがチャージアップされるように構成することができる。
【0016】
又、この発明は、行アドレスと列アドレスによりワードラインを分割する分割ワードライン回路を備えて、必要最小限のメモリセルのみを選択する分割ワードライン方式の半導体記憶装置において、前記メモリ回路を模擬するためのダミー回路はダミーメモリセルと、ダミービットライン対と、ダミーセンスアンプと、ダミープリチャージ回路と、ダミー分割ワードライン回路と、を備え、列アドレスにより選択される列側ワードラインを模擬し、前記ダミー分割ワードライン回路を駆動する信号線と、前記”L”データを出力する側のダミービットラインとを平行に配置させ、線間の結合容量により前記ダミービットラインをチャージアップさせてダミーメモリセルからの読み出しを遅らせるように構成することができる。
【0017】
上記した構成によれば、ダミーメモリセルを選択するダミーのワード線が選択される直前に、ダミービットラインが選択信によって一定電位チャージアップされる。それにより、ダミービットラインの出力が”L”となるのを一定期間遅らせることができる。このチャージアップ量を調節することで、製造ばらつきなどによる特性変化の動作マージンとして利用できる。
【0018】
又、この発明は、複数のメモリセルを有するメモリアレイと、このメモリセルから相補信号の入出力を行うビットライン対と、このビットライン対からの信号を増幅するセンスアンプと、前記ビットライン対の初期状態を電源電位に保持しておくプリチャージ回路と、前記メモリセルからの読出しを模擬するダミー回路とを有する半導体記憶装置において、前記ダミー回路は、前記メモリセルの選択時に同期して動作し、あらかじめ固定されたデータを持つダミーメモリセルと、このダミーメモリセルに接続されたダミービットライン対と、ダミービットライン対からのデータを検出して増幅するダミーセンスアンプと、前記ダミービットライン対の初期状態を電源電位に保持しておくダミープリチャージ回路と、を備え、前記ダミー回路からの読み出し直前に、前記ダミービットライン対のうち”H”データを出力する側のダミービットラインをカップリング容量により一時的に初期状態の電源電位以下にプルダウンし、データの読み出しを遅らせることを特徴とする。
【0019】
上記した構成によれば、ダミービットラインの”H”読み出し側を一時的にプルダウンすることで、ダミーセンスの検出時間を遅らせることができる。
【0020】
【発明の実施の形態】
以下、この発明の実施の形態につき図面に従い説明する。図1は、この発明の半導体記憶装置の実施形態における構成を示す回路図である。図1に示す実施形態では、行アドレスと列アドレスから必要最小限のメモリセルがブロック単位で選択されるタイプのものを例に挙げている。
【0021】
この半導体記憶装置は、第1及び第2のデータ入出力端を持ち選択状態のときこれら第1及び第2のデータ入出力端から互いに相補のレベル関係にあるデータを書込んで記憶し、記憶しているデータを読出す複数のメモリセル(MC)を行方向、列方向に配置したメモリセルアレイ1を備える。
【0022】
そして、この実施形態では、メモリアレイ1の部分ではワードラインを分割して選択させる構成とするため、複数ビットおきに分割ワードラインセル(DWLセル)が配置され、行デコーダ2により出力されるメインのワードライン(MWL)と列デコーダ4から出力されるYゲート選択信号(YG)が入力される。それらのメモリセル(MC)と分割ワードラインセル(DWLセル)はサブワードライン(SWL)を介して接続され、このサブワードライン(SWL)はワードライン(MWL)とYゲート選択信号(YG)の信号から選択される。このときサブワードライン(SWL)1本あたりに接続するメモリセル(MC)の数には特に制約はなく、メモリ構成や性能を考慮して任意に決めることができる。この分割ワードラインセル(DWLセル)を用いた回路では、選択されないYゲートに接続されているビットライン対は、サブワードライン(SWL)も選択されないためビットラインへのデータ出力が行われず、無駄な充放電電流を抑制できるというメリットがある。
【0023】
この半導体記憶装置は、複数のメモリセル(MC)の各列それぞれと対応して設けられ対応する列のメモリセル(MC)の第1及び第2のデータ入出力端と対応接続する第1及び第2のビット線(BL、BR)から成る複数のビット線対と、ワード線活性化信号が活性化レベルのときアドレス入力回路10に入力された行アドレス信号に従って所定のワード線を選択レベルとする行アドレスデコーダ2と、プリチャージ制御信号の活性化レベルに応答して前記複数のビット線対を所定の電位にプリチャージするプリチャージ回路と、アドレス入力回路10に入力された列アドレス信号に従って前記複数のビット線対のうちの所定のビット線対を選択する列選択回路の列アドレスデコーダ4及び列ゲート回路5と、を備える。この列選択回路により選択されたビット線対のデータをセンス増幅活性化信号の活性化レベルに応答して増幅し出力するセンスアンプ6と、このセンスアンプ6の出力データをデータラッチ信号の活性化レベルに応答してラッチし出力する入出力回路8と、入出力回路8から与えられる書き込みデータを一旦ラッチするライトバッファ回路7と、を備える。
【0024】
さらに、メモリセル(MC)とダミーメモリセル(DMC)は同一のメインワードライン(MWL)に接続され同期して選択される。ダミーメモリセル(DMC)はダミービットライン対(DBL、DBR)に接続され、ダミービットライン対(DBL、DBR)から読み出されたデータが列ゲート9からダミーセンスアンプ10に与えられる。
【0025】
そして、ダミービットライン対(DBL、DBR)のDBL側に”L”が読み出される。ダミービットライン(DBL、DBR)からの信号をダミーセンスアンプ10で検出すれば、メインのセンスアンプ6でも出力が確定しているものとして、センスアンプ6を活性化状態から非活性化状態へと変化させるように内部制御回路20でコントロールする。同様にワードライン(MWL)も非選択状態へと変化させる。これによってセンスアンプでの貫通電流や、ビットラインでの充放電電流が、データの読出しに必要な量以上に消費することを抑えることができる。
【0026】
このDWLセルを用いた構成のメモリアレイをモニタするためのダミーメモリ回路では、DWLセルを含んだ形での回路を構成する必要がある。図2は通常のメモリセルMCで使用される6トランジスタタイプのSRAMの構成を示している。図3にダミーメモリセル(DMC)を示す。ダミー回路で使用するメモリセルには常に同一のデータを出力する必要があるため、内部ノードを固定してBL側から”L”が、BR側から”H”が常に出力されるようにあらかじめ構成されている。
【0027】
また、DWLセルとしてはNANDゲートとインバータで構成することもできるが、セルサイズを考慮し図4に示すようなものがよく使用されている。
【0028】
また、図5に、センスアンプの構成例を、図6ライトバッファ回路の構成例をそれぞれ示す。
【0029】
図7はメモリアレイ1上のレイアウト配線を示している。ワードライン(MWL)とビットライン(BL、BR)およびYゲートライン(YG)は直行するように配置されている。ここで、ビットライン(BL、BR)はnビットが1ブロックになっているものを表している。また、信号線YGとビットライン(BL、BR)の間には、Yゲートライン(YG)の変化によるノイズの影響によりビットラインが誤動作するのを避けるため、ガードメタル(G)を挿入している。このガードメタルの電位は電源電位あるいはGND電位に固定し、ビットライン(BL0)へのノイズ進入を防止している。
【0030】
この発明における特徴は、ダミー回路におけるダミービットライン(DBL)とダミーYゲート信号(DYG)間のガードリングによる絶縁効果を行わず、意識的に平行に配線することによって、配線間にカップリング容量をもたせる。そして、ダミーYゲート信号(DYG)による信号変化をカップリングノイズによってダミービットライン(DBL)に伝えている点である。これにより、ダミーメモリセル(DMC)を選択するダミーのSWL信号が選択される直前に、ダミービットライン(DBL)が選択信号DYGによって一定電位チャージアップされる。それにより、ダミービットライン(DBL)の出力が”L”となるのを一定期間遅らせることができる。このチャージアップ量を調節することにより、製造ばらつきなどによる特性変化の動作マージンとして利用できる。
【0031】
このカップリングノイズの利用による効果をタイミング図を用いて説明する。図8は従来例として完全にDBLをガードし通常のメモリセルと同様の構成としたもので、図9はこの発明の効果を表した場合のタイミング図を示している。
【0032】
図8の従来例ではクロックCKに同期してYG信号が選択されSWLが活性化状態になりBL対にデータが出力される。ダミー回路でも同様の動作が行われるためダミーDBL対でも通常のBL対と同様の振幅が行われる。ここでダミーDBLからの”L”出力をダミーセンスアンプ10が検知できれば、通常のセンスアンプ6でも出力が検知できたものとし、DSA信号を内部制御回路20に出力し内部動作を静止させようとする動作が働く。しかし、全てのメモリ回路が同様の仕上がりとはならず、製造ばらつきなどによる特性変化があるためDBLの動作は通常のBLよりも一定のマージンをもつ必要がある。
【0033】
図9ではYG信号の立ち上がりに同期してBDLの電位が一時的にチャージアップされている(図中○印)。この状態からの”L”読み出しとなるため通常よりもダミーセンスアンプ10の検出時間が遅くなる。このとき通常のBL側ではYG信号との間にガードリングが行われているため、ダミー回路よりも早く出力できている。このBLとDMLの読み出し初期電位の差が動作マージンとして確保できる。
【0034】
この発明はレイアウト上で容易に制御でき、配線間スペースを変更することで回路変更をすることなく容易に動作マージンの変更が可能となる。また、ビットライン方向の長さに追随してカップリング容量の大きさも変動するため、コンパイルドセルなどのメモリ容量を変動させて使用するものに対しても、新たにタイミング制御の為の回路を追加することなく、一定の動作マージンを持った形で保証できる。
【0035】
図10に、ダミー回路におけるダミービットライン(DBL)とダミーYゲート信号(DYG)間にカップリング容量をもたせる他の実施形態を示す。図10に示すように、この実施形態は、DYGをDBLの上層メタルで配線することで生じる配線間容量を利用するものである。通常使用するビットライン上はシールド用のメタルを配置し、ダミービットライン(DBL)上はDYG信号とすればビットラインの寄生容量値を変えることなくDBLを制御できるレイアウトが作成することができる。
【0036】
この発明の別の構成方法をとしては、ダミービットライン(DBL)へのノイズ挿入信号として立ち下がりで選択されるYGB信号を用いることもできる。この場合はダミービットラインの電位を下げる方向に働くため、ダミーセンスアンプの感度が悪く、通常のメモリ回路を制御する信号の動作マージンが大きすぎる場合などに、非活性化状態を早める目的で使うことができる。またDBLではなくDBR側の電位をYG信号あるいはYGB信号で一時的に制御しても同様の効果が得られる。
【0037】
図11にDBRをプルダウンする場合のタイミング図を示す。図11に示すように、ダミービットラインの”H”読み出し側を一時的にプルダウンするためダミーセンスの検出時間を同様に遅らせることができる。
【0038】
この発明では分割ワードライン方式(DWL方式)用いたタイプのメモリ回路の場合を例に説明したが、通常のビットスライス方式メモリセルに対しても応用でき、同様の効果が得られる。
【0039】
【発明の効果】
以上説明したように、この発明によれば、メモリセルの読出し状態をモニタし活性化状態を制御するためのダミーメモリ回路を、一定の動作マージンをつけた形で新たな回路を付加することなく、レイアウト上だけで容易に構成する事ができる。その結果動作性能を落とすことなく低消費化でき、あらゆるメモリサイズのセルに対しても一定の動作マージンを持った形で対応することができる。
【図面の簡単な説明】
【図1】この発明の半導体記憶装置の実施形態における構成を示す回路図である。
【図2】メモリセルの一例を示す回路図である。
【図3】ダミーメモリセルの一例を示す回路図である。
【図4】分割ワードラインセルの一例を示す回路図である。
【図5】センスアンプの一例を示す回路図である。
【図6】ライトバッファの一例を示す回路図である。
【図7】この発明の一実施形態にかかるレイアウト配線を示す模式図である。
【図8】従来のダミーメモリ回路を用いた場合のタイムチャートである。
【図9】この発明の半導体記憶装置を用いた場合のタイムチャートである。
【図10】この発明の他の一実施形態にかかるレイアウト配線を示す模式図である。
【図11】この発明の半導体記憶装置を用いた場合のタイムチャートである。
【符号の説明】
1 メモリセルアレイ
2 行デコーダ
4 列デコーダ
5 列ゲート
6 センスアンプ
7 ライトバッファ回路
8 入出力回路
9 ダミー列ゲート
10 ダミーセンスアンプ
11 アドレス入力回路
20 内部制御回路
MC メモリセル
DMC ダミーメモリセル
DWL 分割ワードライン
SWL サブワードライン
MWL メインのワードライン
YG Yゲート選択信号
BL、BR ビットライン対
DBL、DBR ダミービットライン対
Claims (4)
- 複数のメモリセルを有するメモリアレイと、このメモリセルから相補信号の入出力を行うビットライン対と、このビットライン対からの信号を増幅するセンスアンプと、前記ビットライン対の初期状態を電源電位に保持しておくプリチャージ回路と、前記メモリセルからの読出しを模擬するダミー回路とを有する半導体記憶装置において、前記ダミー回路は、前記メモリセルの選択時に同期して動作し、あらかじめ固定されたデータを持つダミーメモリセルと、このダミーメモリセルに接続されたダミービットライン対と、ダミービットライン対からのデータを検出して増幅するダミーセンスアンプと、前記ダミービットライン対の初期状態を電源電位に保持しておくダミープリチャージ回路と、を備え、前記ダミー回路からの読み出し直前に、前記ダミービットライン対のうち”L”データを出力する側のダミービットラインをカップリング容量により一時的に初期状態の電源電位以上にチャージアップし、データの読み出しを遅らせることを特徴とする半導体記憶装置。
- 前記ダミー回路は、前記”L”データを出力する側のダミービットラインと平行に配置された信号線を有し、前記信号線はダミーメモリセルの選択時に”L”から”H”に変化するものとし、これらの信号線の結合容量により前記ダミービットラインがチャージアップされることを特徴とする請求項1記載の半導体記憶装置。
- 行アドレスと列アドレスによりワードラインを分割する分割ワードライン回路を備えて、必要最小限のメモリセルのみを選択する分割ワードライン方式の半導体記憶装置において、前記メモリ回路を模擬するためのダミー回路はダミーメモリセルと、ダミービットライン対と、ダミーセンスアンプと、ダミープリチャージ回路と、ダミー分割ワードライン回路と、を備え、列アドレスにより選択される列側ワードラインを模擬し、前記ダミー分割ワードライン回路を駆動する信号線と、前記”L”データを出力する側のダミービットラインとを平行に配置させ、線間の結合容量により前記ダミービットラインをチャージアップさせてダミーメモリセルからの読み出しを遅らせることを特徴とする請求項1又は2記載の半導体記憶装置。
- 複数のメモリセルを有するメモリアレイと、このメモリセルから相補信号の入出力を行うビットライン対と、このビットライン対からの信号を増幅するセンスアンプと、前記ビットライン対の初期状態を電源電位に保持しておくプリチャージ回路と、前記メモリセルからの読出しを模擬するダミー回路とを有する半導体記憶装置において、前記ダミー回路は、前記メモリセルの選択時に同期して動作し、あらかじめ固定されたデータを持つダミーメモリセルと、このダミーメモリセルに接続されたダミービットライン対と、ダミービットライン対からのデータを検出して増幅するダミーセンスアンプと、前記ダミービットライン対の初期状態を電源電位に保持しておくダミープリチャージ回路と、を備え、前記ダミー回路からの読み出し直前に、前記ダミービットライン対のうち”H”データを出力する側のダミービットラインをカップリング容量により一時的に初期状態の電源電位以下にプルダウンし、データの読み出しを遅らせることを特徴とする半導体記憶装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002288275A JP4031335B2 (ja) | 2002-10-01 | 2002-10-01 | 半導体記憶装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002288275A JP4031335B2 (ja) | 2002-10-01 | 2002-10-01 | 半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004127400A true JP2004127400A (ja) | 2004-04-22 |
JP4031335B2 JP4031335B2 (ja) | 2008-01-09 |
Family
ID=32280816
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002288275A Expired - Fee Related JP4031335B2 (ja) | 2002-10-01 | 2002-10-01 | 半導体記憶装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4031335B2 (ja) |
-
2002
- 2002-10-01 JP JP2002288275A patent/JP4031335B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP4031335B2 (ja) | 2008-01-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101350920B1 (ko) | 저 전력 메모리 제어회로 및 방법 | |
US10210947B2 (en) | Multi-port memory, semiconductor device, and memory macro-cell capable of performing test in a distributed state | |
US8116119B1 (en) | Desensitizing static random access memory (SRAM) to process variations | |
JP2004039204A (ja) | ワードライン駆動回路 | |
JP2006286163A (ja) | 半導体メモリ素子のオーバードライバ制御信号の生成回路 | |
JPH087573A (ja) | 半導体記憶装置と、そのデータの読出および書込方法 | |
JP5127435B2 (ja) | 半導体記憶装置 | |
JP2007149296A (ja) | 不揮発性記憶装置およびその読出し方法 | |
JP2003109398A (ja) | 半導体記憶装置 | |
US6339560B1 (en) | Semiconductor memory based on address transitions | |
US9990985B1 (en) | Memory device with determined time window | |
GB2380036A (en) | Boosted ground voltage sense amplifier | |
US9013914B2 (en) | Semiconductor memory device and method for controlling semiconductor memory device | |
KR100551485B1 (ko) | 메모리 장치의 타이밍 제어 방법 | |
JP2007066392A (ja) | 半導体記憶装置 | |
JPH08195100A (ja) | 半導体記憶装置の動作テスト方法および半導体記憶装置 | |
JP2004103222A (ja) | クロックイネーブル信号を利用したデータ経路のリセット回路、リセット方法及びこれを備える半導体メモリ装置 | |
JP4184036B2 (ja) | 半導体記憶装置およびそのテスト方法 | |
JP2004071119A (ja) | 半導体記憶装置 | |
JP4031335B2 (ja) | 半導体記憶装置 | |
JP2003100079A (ja) | 半導体記憶装置 | |
JPH11328966A (ja) | 半導体記憶装置及びデータ処理装置 | |
JP2761644B2 (ja) | 半導体記憶装置 | |
JP4031206B2 (ja) | 半導体記憶装置 | |
KR100612946B1 (ko) | 반도체메모리소자 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050214 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071009 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071016 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071018 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101026 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111026 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121026 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131026 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |