JP2004117344A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2004117344A5 JP2004117344A5 JP2003311323A JP2003311323A JP2004117344A5 JP 2004117344 A5 JP2004117344 A5 JP 2004117344A5 JP 2003311323 A JP2003311323 A JP 2003311323A JP 2003311323 A JP2003311323 A JP 2003311323A JP 2004117344 A5 JP2004117344 A5 JP 2004117344A5
- Authority
- JP
- Japan
- Prior art keywords
- signal
- bit stream
- transition
- bitstream
- electronic device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
- 230000007704 transition Effects 0.000 claims 15
- 238000000034 method Methods 0.000 claims 12
- 238000012360 testing method Methods 0.000 claims 6
- 238000011156 evaluation Methods 0.000 claims 2
Claims (9)
- 所定のテストプロセッサで所定の期待ビットストリームと比較することによって評価される信号のビットストリームを調節する方法であって、
遷移調節フィルタでビットストリームを受けとるステップと、
前記テストプロセッサにより前記遷移調節フィルタに遷移フレーム信号を与えるステップを含み、該遷移フレーム信号は、許容されるような不確定的レイテンシの時間位置に関する情報、および信号評価のために前記ビットストリームのどの複数のビットをビットブロックとして一貫して維持するかの情報を備え、
前記受けとられた信号の前記ビットストリームを前記遷移フレーム信号に従って調節するステップを含み、前記調節されたビットストリームの前記ビットブロックが期待ビットストリームに合わせて整列される、前記ビットストリームを調節する方法。 - 前記遷移フレーム信号によって与えられる前記情報は、イベントタイプWAIT(W)を加えることによって前記期待ビットストリームに埋め込まれることができ、前記イベントタイプWAIT(W)は、前記期待ビットストリームとの比較による評価のために前記次の信号遷移を待つことを示す請求項1に記載の方法。
- 前記信号が前記遷移調節フィルタによって受けとられる前に、評価される前記信号のビットストリームで、始めの無効ランダムビットが抑制される、請求項1または請求項2の1つに記載の方法。
- 前記信号が前記遷移調節フィルタで受けとられる前に、評価される前記信号のビットストリームで、アイドルビット群が抑制される、請求項1から3のいずれか1つに記載の方法。
- 評価される前記信号の前記ビットストリームは前記電子装置の出力信号であり、前記出力信号は前記電子装置に供給される所定の入力信号における応答である、請求項1から4のいずれか1つに記載の前記遷移を調節するための方法を含む、電子装置をテストする方法。
- 前記方法は、少なくとも前記電子装置、または前記電子装置のためのインターフェースボード、または前記電子装置の外部の自動テスト装置で実施される、請求項5に記載の方法。
- 前記調節されたビットストリームを前記所定の期待ビットストリームと比較し、前記比較の結果自動的に前記電子装置が所定の仕様を満足するかどうかを確定する請求項5または6に記載の方法。
- 望ましくはデータ媒体上に記憶され、コンピュータ等のデータ処理システムで動作するときに請求項1から7のいずれか1つに記載の方法を実行するための、ソフトウエアプログラムまたは製品。
- 所定の期待ビットストリームと比較することによって評価される信号のビットストリームを調節するシステムであって、
遷移フレーム信号を与えるよう構成されたテストプロセッサを備え、該遷移フレーム信号は、許容されるような不確定的レイテンシの時間位置に関する情報、および信号評価のために前記ビットストリームのどの複数のビットをビットブロックとして一貫して維持するかの情報を与え、
評価される前記信号のビットストリームを受けとり、かつ前記遷移フレーム信号を前記テストプロセッサから受けとり、前記受けとられた信号のビットストリームを前記遷移フレーム信号に従って調節するよう構成された遷移調節フィルタを備え、その結果、前記調節されたビットストリームの前記ビットブロックが期待ビットストリームに合わせて整列される、前記システム。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP02021145A EP1316808B1 (en) | 2002-09-24 | 2002-09-24 | Transition adjustment |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004117344A JP2004117344A (ja) | 2004-04-15 |
JP2004117344A5 true JP2004117344A5 (ja) | 2007-02-22 |
Family
ID=8185482
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003311323A Ceased JP2004117344A (ja) | 2002-09-24 | 2003-09-03 | ビットストリームの遷移を調節する方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US9103887B2 (ja) |
EP (1) | EP1316808B1 (ja) |
JP (1) | JP2004117344A (ja) |
CN (1) | CN1318853C (ja) |
DE (1) | DE60200289T2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7526054B2 (en) * | 2005-03-04 | 2009-04-28 | Analog Devices, Inc. | Method, article, and apparatus for a dynamic phase delay compensator |
US7394277B2 (en) * | 2006-04-20 | 2008-07-01 | Advantest Corporation | Testing apparatus, testing method, jitter filtering circuit, and jitter filtering method |
US20090113245A1 (en) * | 2007-10-30 | 2009-04-30 | Teradyne, Inc. | Protocol aware digital channel apparatus |
KR102458563B1 (ko) * | 2018-02-12 | 2022-10-28 | 한국전자통신연구원 | 백스캐터 통신을 사용한 통신 방법 및 통신 장치 |
CN112104339B (zh) * | 2020-08-28 | 2021-06-01 | 电子科技大学 | 一种适用于含跳变边沿信号的平滑滤波方法 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07123218B2 (ja) | 1986-05-16 | 1995-12-25 | 株式会社トプコン | 走査同期信号発生回路 |
JPS6331212A (ja) | 1986-07-24 | 1988-02-09 | Nec Corp | 位相同期回路 |
US4814879A (en) | 1987-08-07 | 1989-03-21 | Rca Licensing Corporation | Signal phase alignment circuitry |
JP2527017B2 (ja) | 1988-11-22 | 1996-08-21 | ヤマハ株式会社 | デジタルフィルタ |
US5272729A (en) * | 1991-09-20 | 1993-12-21 | International Business Machines Corporation | Clock signal latency elimination network |
US5436937A (en) * | 1993-02-01 | 1995-07-25 | Motorola, Inc. | Multi-mode digital phase lock loop |
JP3502450B2 (ja) * | 1994-08-22 | 2004-03-02 | 株式会社アドバンテスト | パターン発生器 |
JP3636506B2 (ja) * | 1995-06-19 | 2005-04-06 | 株式会社アドバンテスト | 半導体試験装置 |
JP3291001B2 (ja) * | 1998-02-09 | 2002-06-10 | 株式会社アドバンテスト | 半導体デバイス試験装置 |
US6100733A (en) * | 1998-06-09 | 2000-08-08 | Siemens Aktiengesellschaft | Clock latency compensation circuit for DDR timing |
US6820234B2 (en) * | 1998-06-29 | 2004-11-16 | Acuid Limited | Skew calibration means and a method of skew calibration |
US6181616B1 (en) * | 1998-09-03 | 2001-01-30 | Micron Technology, Inc. | Circuits and systems for realigning data output by semiconductor testers to packet-based devices under test |
JP3114934B2 (ja) * | 1998-10-09 | 2000-12-04 | 株式会社アドバンテスト | 自動パターン同期回路及び同期方法 |
US6442223B1 (en) * | 1999-04-26 | 2002-08-27 | International Business Machines Corporation | Method and system for data transfer |
US6993695B2 (en) * | 2001-06-06 | 2006-01-31 | Agilent Technologies, Inc. | Method and apparatus for testing digital devices using transition timestamps |
-
2002
- 2002-09-24 DE DE60200289T patent/DE60200289T2/de not_active Expired - Lifetime
- 2002-09-24 EP EP02021145A patent/EP1316808B1/en not_active Expired - Fee Related
-
2003
- 2003-05-28 US US10/446,568 patent/US9103887B2/en not_active Expired - Fee Related
- 2003-07-17 CN CNB031495958A patent/CN1318853C/zh not_active Expired - Fee Related
- 2003-09-03 JP JP2003311323A patent/JP2004117344A/ja not_active Ceased
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9026744B2 (en) | Enforcing strongly-ordered requests in a weakly-ordered processing | |
CN108885880B (zh) | 用于处置音频流中的静默的系统和方法 | |
JP2006523347A5 (ja) | ||
KR101036445B1 (ko) | 다중 버스트 프로토콜 장치 제어기 | |
ATE416416T1 (de) | Verfahren zur speichersystemsteuerung und speichersteuerungsvorrichtung | |
AU2003244304A1 (en) | Imaging data processing method, imaging data processing device, and computer program | |
JP2009540681A5 (ja) | ||
JP2007095067A (ja) | デバイス間の配電を管理する方法およびシステム(改善された電力管理および熱分散のための選択的オンダイ終端) | |
GB2406404C (en) | Data processing apparatus and method for handling corrupted data values | |
US8745170B2 (en) | Dynamic file streaming | |
WO2006050145A3 (en) | Methods and apparatus for parallel execution of a process | |
ATE478386T1 (de) | Multimedia-kartenschnittstellenverfahren, computerprogrammprodukt und vorrichtung | |
US7694044B2 (en) | Stream under-run/over-run recovery | |
JP2004227575A5 (ja) | ||
TW200528992A (en) | Buffer management via non-data symbol processing for a point to point link | |
JP2004117344A5 (ja) | ||
GB2449823A (en) | Controlling and/or configuring an electronic audio recorder, player, processor and/or synthesizer | |
JP2005524296A5 (ja) | ||
TW200745871A (en) | System having bus architecture for improving CPU performance and method thereof | |
US6832344B2 (en) | Monitor system | |
JP6856876B2 (ja) | 情報処理装置及び情報処理システム | |
US20170132130A1 (en) | Cache coherency for direct memory access operations | |
US20220337808A1 (en) | Information processing apparatus for calibration processing of communication with detachable device and method of controlling the same | |
JP2003198521A5 (ja) | ||
KR101076560B1 (ko) | 영상표시기기의 ic간 통신 방법 및 장치 |