JP2004108840A - 半導体試験装置 - Google Patents

Abstract

【課題】被試験デバイスのアナログ入出力部の特性の測定に必要な部品数を削減し、基板上の部品実装規模を縮小する。
【解決手段】ディジタル・アナログ変換器１０は、被試験デバイス１のアナログ入出力部へ入力する試験信号を発生する。フィルタ動作用クロック生成回路５０の分周・逓倍回路５１〜５ｎは、基準クロック発生器４０で発生した基準クロックを分周又は逓倍し、セレクタ６０は、フィルタ用レジスタ７０ａからの指令に応じて分周・逓倍回路５１〜５ｎの出力の１つを選択して出力する。異なる周波数のフィルタ動作用クロックを供給することにより、スイッチドキャパシタフィルタ２０の遮断周波数を切り替える。アンプ３０ａは、スイッチドキャパシタフィルタ２０の直流オフセット出力を補正する機能を有し、試験信号を増幅して、被試験デバイス１のアナログ・ディジタル変換器２へ出力する。
【選択図】　　　　図１

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体デバイスの電気的特性を検査する半導体試験装置に係り、特に被試験デバイスのアナログ入出力部の特性を測定する機能を有する半導体試験装置に関する。
【０００２】
【従来の技術】
半導体試験装置は、被試験デバイスへ所定のパターンデータの試験波形を与え、それによる被試験デバイスの出力データを読み取り、予め用意した期待値データと比較することによって、被試験デバイスの基本的動作及び機能に問題が無いかどうかを検査するものである。このような半導体試験装置には、被試験デバイスに内蔵されているアナログ入出力部の特性を測定する機能が、標準装備又はオプションとして設けられたものがある。この機能は、被試験デバイスのアナログ入出力部の内、アナログ・ディジタル変換部の特性を測定する測定系と、ディジタル・アナログ変換部の特性を測定する測定系とで構成される。
【０００３】
各測定系においては、被試験デバイスのアナログ入出力部へ入力する試験信号又は被試験デバイスのアナログ入出力部から出力された出力信号の雑音を除去するために、フィルタが用いられている。従来のアナログ入出力部測定機能を備えた半導体試験装置は、被試験デバイスの仕様に応じて複数の異なる遮断周波数が必要な場合、各測定系において、必要な遮断周波数のフィルタをそれぞれ用意し、リレーによる切り替え接続を行っていた。
【０００４】
図２は、従来の半導体試験装置における被試験デバイスのアナログ入出力部測定機能の内、アナログ・ディジタル変換部の特性を測定する測定系の一部を示すブロック図である。半導体試験装置１００ｂは被試験デバイス１のアナログ入出力部測定機能を備え、その内、アナログ・ディジタル変換部の特性を測定する測定系は、ディジタル・アナログ変換器（ＤＡＣ）１０、能動フィルタ２１〜２ｎ、アンプ（ＡＭＰ）３０ｂ、フィルタ用レジスタ７０ｂ、及びリレーＲ０〜Ｒｎを含んで構成されている。通常、これらの構成部品は、半導体試験装置のテストヘッド内に設けられている。なお、本発明に関係しない半導体試験装置の他の部分については、図示を省略する。
【０００５】
ディジタル・アナログ変換器１０は、被試験デバイス１のアナログ入出力部へ入力する試験信号を発生する。ディジタル・アナログ変換器１０から発生した試験信号は、リレーＲ０〜Ｒｎの切り替えにより、直接又は能動フィルタ２１〜２ｎを介してアンプ３０ｂへ接続される。アンプ３０ｂは、試験信号を増幅して、被試験デバイス１のアナログ・ディジタル変換器（ＡＤＣ）２へ出力する。
【０００６】
ここで、能動フィルタ２１〜２ｎはそれぞれ、被試験デバイス１の仕様に応じて必要な遮断周波数ｆ１〜ｆｎを有し、試験信号の雑音を除去する役目を果たす。半導体試験装置のメインフレーム側からフィルタ用レジスタ７０ｂを設定することにより、フィルタ用レジスタ７０ｂからの指令によってリレーＲ０〜Ｒｎが切り替えられて、必要な遮断周波数の能動フィルタ２１〜２ｎがディジタル・アナログ変換器１０とアンプ３０ｂの間に接続される。
【特許文献１】
特開平１１−１８３５６１号公報
【０００７】
【発明が解決しようとする課題】
従来のアナログ入出力部測定機能を備えた半導体試験装置は、被試験デバイスの仕様に応じて必要なフィルタの種類が多くなる程、フィルタ及びリレーの構成部品が数多く必要となると同時に、基板上の部品実装規模が増大するという問題があった。
【０００８】
本発明は、被試験デバイスのアナログ入出力部の特性の測定に必要な部品数を削減し、基板上の部品実装規模を縮小することを目的とする。
【０００９】
本発明はまた、フィルタの遮断周波数の精度を向上し、被試験デバイスのアナログ入出力部の特性を測定する精度を向上することを目的とする。
【００１０】
【課題を解決するための手段】
請求項１に記載された半導体試験装置は、被試験デバイスのアナログ入出力部の特性を測定する機能を有する半導体試験装置であって、被試験デバイスのアナログ入出力部へ入力する試験信号又は被試験デバイスのアナログ入出力部から出力された出力信号の雑音を除去するスイッチドキャパシタフィルタと、複数の異なる周波数のクロックを生成するクロック生成手段とを備え、クロック生成手段からスイッチドキャパシタフィルタへ異なる周波数のクロックを供給して、スイッチドキャパシタフィルタの遮断周波数を切り替えるものである。
【００１１】
スイッチドキャパシタフィルタは、外部からクロックを供給することによりフィルタリング動作を実行するものであり、その遮断周波数は供給されるクロックの周波数と比例関係にある。スイッチドキャパシタフィルタへ異なる周波数のクロックを供給して、スイッチドキャパシタフィルタの遮断周波数を切り替えることにより、従来は遮断周波数毎に必要であったフィルタ回路を、１つのスイッチドキャパシタフィルタにまとめることができる。また、スイッチドキャパシタフィルタの遮断周波数の精度は、外部から供給するクロックの周波数の精度にのみ依存するので、容易に高精度を確保することができる。
【００１２】
請求項２に記載された半導体試験装置は、請求項１のものにおいて、クロック生成手段が、基準クロックを分周又は逓倍して、互いに異なる周波数のクロックを出力する複数の分周・逓倍回路と、複数の分周・逓倍回路の出力の１つを選択して出力するセレクタとを備えたものである。分周・逓倍回路とセレクタの簡易な構成により、スイッチドキャパシタフィルタへ複数の異なる周波数のクロックを供給することができる。
【００１３】
請求項３に記載された半導体試験装置は、請求項１のものにおいて、スイッチドキャパシタフィルタの次段に、被試験デバイスのアナログ入出力部へ入力する試験信号又は被試験デバイスのアナログ入出力部から出力された出力信号を増幅する増幅手段を備え、増幅手段が、スイッチドキャパシタフィルタの直流オフセット出力を補正する機能を有するものである。スイッチドキャパシタフィルタの次段に設けた増幅手段により、スイッチドキャパシタフィルタの直流オフセット出力を補正することができる。
【００１４】
【発明の実施の形態】
以下、本発明の実施の形態を添付図面に従って説明する。図１は、本発明の一実施の形態の半導体試験装置における被試験デバイスのアナログ入出力部測定機能の内、アナログ・ディジタル変換部の特性を測定する測定系の一部を示すブロック図である。半導体試験装置１００ａは被試験デバイス１のアナログ入出力部測定機能を備え、その内、アナログ・ディジタル変換部の特性を測定する測定系は、ディジタル・アナログ変換器（ＤＡＣ）１０、スイッチドキャパシタフィルタ２０、アンプ（ＡＭＰ）３０ａ、基準クロック発生器４０、フィルタ動作用クロック生成回路５０、フィルタ用レジスタ７０ａ、及びリレーＲ０，Ｒ１を含んで構成されている。このうち基準クロック発生器４０は半導体試験装置のメインフレーム側若しくはテストヘッド内に設けられ、その他の構成部品は半導体試験装置のテストヘッド内に設けられている。なお、本発明に関係しない半導体試験装置の他の部分については、説明を省略する。
【００１５】
ディジタル・アナログ変換器１０は、被試験デバイス１のアナログ入出力部へ入力する試験信号を発生する。ディジタル・アナログ変換器１０から発生した試験信号は、リレーＲ０，Ｒ１の切り替えにより、直接又はスイッチドキャパシタフィルタ２０を介してアンプ３０ａへ接続される。
【００１６】
スイッチドキャパシタフィルタは、外部からクロックを供給することによりフィルタリング動作を実行するものであり、その遮断周波数は、供給されたクロックの周波数にスイッチドキャパシタフィルタのスケールファクタを掛けた値となる。図１のスイッチドキャパシタフィルタ２０は、図２の能動フィルタ２１〜２ｎを１つに集約したものであり、試験信号の雑音を除去する役目を果たす。フィルタ動作用クロック生成回路５０からスイッチドキャパシタフィルタ２０へ供給するフィルタ動作用クロックの周波数を変えることにより、被試験デバイス１の仕様に応じて必要な遮断周波数ｆ１〜ｆｎを切り替える。
【００１７】
フィルタ動作用クロック生成回路５０は、分周・逓倍回路５１〜５ｎ及びセレクタ６０を含んで構成されている。分周・逓倍回路５１〜５ｎはそれぞれ、基準クロック発生器４０から周波数ｆｃの基準クロックを入力し、基準クロックを分周又は逓倍して、必要な遮断周波数ｆ１〜ｆｎをスイッチドキャパシタフィルタ２０のスケールファクタで割った値の周波数のクロックを生成する。即ち、スイッチドキャパシタフィルタ２０のスケールファクタをｋとしたとき、分周・逓倍回路５１が出力するクロックの周波数はｆ１×（１／ｋ）、分周・逓倍回路５２が出力するクロックの周波数はｆ２×（１／ｋ）、分周・逓倍回路５ｎが出力するクロックの周波数はｆｎ×（１／ｋ）である。
【００１８】
半導体試験装置のメインフレーム側からフィルタ用レジスタ７０ａを設定することにより、セレクタ６０は、フィルタ用レジスタ７０ａからの指令に応じて分周・逓倍回路５１〜５ｎの出力の１つを選択し、フィルタ動作用クロックとしてスイッチドキャパシタフィルタ２０へ出力する。同時に、フィルタ用レジスタ７０ａからの指令によってリレーＲ０，Ｒ１が切り替えられて、スイッチドキャパシタフィルタ２０がディジタル・アナログ変換器１０とアンプ３０ａの間に接続される。
【００１９】
アンプ３０ａは、試験信号を増幅して、被試験デバイス１のアナログ・ディジタル変換器（ＡＤＣ）２へ出力する。ここで、スイッチドキャパシタフィルタ２０は、従来の能動フィルタに比べて、直流オフセット出力が大きくなる。そこで、スイッチドキャパシタフィルタ２０の次段のアンプ３０ａには、スイッチドキャパシタフィルタ２０の直流オフセット出力を補正する機能を追加する。
【００２０】
本実施の形態において、フィルタ動作用クロック生成回路５０及びフィルタ用レジスタ７０ａは、ＦＰＧＡ（Ｆｉｅｌｄ　Ｐｒｏｇｒａｍｍａｂｌｅ　Ｇａｔｅ　Ａｒｒａｙ）等を用いて小型に構成することができる。また、スイッチドキパシタフィルタ２０自体も、デバイスメーカーが製造するデバイスチップを適用することができる。従って、全体として小型な構成を実現することができる。
【００２１】
以上、半導体試験装置における被試験デバイスのアナログ入出力部測定機能の内、アナログ・ディジタル変換部の特性を測定する測定系について説明したが、本発明は、ディジタル・アナログ変換部の特性を測定する測定系にも適用される。ディジタル・アナログ変換部の特性を測定する測定系の場合、図１におけるアナログ・ディジタル変換器２はディジタル・アナログ変換器に、ディジタル・アナログ変換器１０はアナログ・ディジタル変換器にそれぞれ置き換えられる。また、アンプ３０ａはスイッチドキャパシタフィルタ２０の次段に設けられる。そして、スイッチドキャパシタフィルタ２０は、被試験デバイス１のアナログ入出力部から出力された出力信号の雑音を除去する役目を果たす。
【００２２】
以上説明した実施の形態によれば、分周・逓倍回路とセレクタの簡易な構成により、スイッチドキャパシタフィルタへ複数の異なる周波数のフィルタ動作用クロックを供給することができる。
【００２３】
また、以上説明した実施の形態によれば、スイッチドキャパシタフィルタの次段に設けたアンプにより、スイッチドキャパシタフィルタの直流オフセット出力を補正することができる。
【００２４】
【発明の効果】
本発明によれば、スイッチドキャパシタフィルタへ異なる周波数のクロックを供給して、スイッチドキャパシタフィルタの遮断周波数を切り替えることにより、従来は遮断周波数毎に必要であったフィルタ回路を、１つのスイッチドキャパシタフィルタにまとめることができる。従って、被試験デバイスのアナログ入出力部の特性の測定に必要な部品数を削減し、基板上の部品実装規模を縮小することができる。
【００２５】
また、スイッチドキャパシタフィルタの遮断周波数の精度は、外部から供給するクロックの周波数の精度にのみ依存するので、容易に高精度を確保することができる。従って、フィルタの遮断周波数の精度を向上し、被試験デバイスのアナログ入出力部の特性を測定する精度を向上することができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態の半導体試験装置における被試験デバイスのアナログ入出力部測定機能の内、アナログ・ディジタル変換部の特性を測定する測定系の一部を示すブロック図である。
【図２】従来の半導体試験装置における被試験デバイスのアナログ入出力部測定機能の内、アナログ・ディジタル変換部の特性を測定する測定系の一部を示すブロック図である。
【符号の説明】
１…被試験デバイス、２…アナログ・ディジタル変換器、１０…ディジタル・アナログ変換器、２０…スイッチドキャパシタフィルタ、３０ａ…アンプ、４０…基準クロック発生器、５０…フィルタ動作用クロック生成回路、５１〜５ｎ…分周・逓倍回路、６０…セレクタ、７０ａ…フィルタ用レジスタ、１００ａ…半導体試験装置

Claims (3)

1. 被試験デバイスのアナログ入出力部の特性を測定する機能を有する半導体試験装置であって、
   被試験デバイスのアナログ入出力部へ入力する試験信号又は被試験デバイスのアナログ入出力部から出力された出力信号の雑音を除去するスイッチドキャパシタフィルタと、
   複数の異なる周波数のクロックを生成するクロック生成手段とを備え、
   前記クロック生成手段から前記スイッチドキャパシタフィルタへ異なる周波数のクロックを供給して、前記スイッチドキャパシタフィルタの遮断周波数を切り替えることを特徴とする半導体試験装置。
2. 前記クロック生成手段は、
   基準クロックを分周又は逓倍して、互いに異なる周波数のクロックを出力する複数の分周・逓倍回路と、
   前記複数の分周・逓倍回路の出力の１つを選択して出力するセレクタとを備えたことを特徴とする請求項１に記載の半導体試験装置。
3. 前記スイッチドキャパシタフィルタの次段に、被試験デバイスのアナログ入出力部へ入力する試験信号又は被試験デバイスのアナログ入出力部から出力された出力信号を増幅する増幅手段を備え、
   前記増幅手段は、前記スイッチドキャパシタフィルタの直流オフセット出力を補正する機能を有することを特徴とする請求項１に記載の半導体試験装置。

Images