KR100746106B1 - 신호처리용 디지털 보드의 마스터클럭 제거 장치 - Google Patents

신호처리용 디지털 보드의 마스터클럭 제거 장치 Download PDF

Info

Publication number
KR100746106B1
KR100746106B1 KR1020060036390A KR20060036390A KR100746106B1 KR 100746106 B1 KR100746106 B1 KR 100746106B1 KR 1020060036390 A KR1020060036390 A KR 1020060036390A KR 20060036390 A KR20060036390 A KR 20060036390A KR 100746106 B1 KR100746106 B1 KR 100746106B1
Authority
KR
South Korea
Prior art keywords
master clock
signal
digital board
clock signal
mixer
Prior art date
Application number
KR1020060036390A
Other languages
English (en)
Inventor
박명규
Original Assignee
주식회사 피플웍스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 피플웍스 filed Critical 주식회사 피플웍스
Priority to KR1020060036390A priority Critical patent/KR100746106B1/ko
Application granted granted Critical
Publication of KR100746106B1 publication Critical patent/KR100746106B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B7/00—Radio transmission systems, i.e. using radiation field
    • H04B7/14—Relay systems
    • H04B7/15—Active relay systems
    • H04B7/155—Ground-based stations
    • H04B7/15528—Control of operation parameters of a relay station to exploit the physical medium

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Amplifiers (AREA)

Abstract

본 발명은 신호 처리용 디지털 보드의 마스터 클럭 제거에 관한 것으로, 특히 디지털 보드에서 CPU와 각종 칩(Chip)을 구동하기 위해 사용되는 마스터 클럭(Master Clock) 신호가 원신호와 섞여 출력됨으로 인하여 전체적인 신호 처리에 영향을 미치는 것을 제거하는 신호처리용 디지털 보드의 클럭 제거 장치에 관한 것이다. 본 발명은 디지털보드에서 출력되는 기저대역 신호를 RF 주파수로 직접 변환하는 구조로 불필요한 마스터 클럭 신호를 제거하는 장치이먀 기존의 방식과 비교하여 복잡한 회로를 단순화하고 사용되는 대역필터의 수를 대폭 줄이고, 로컬 오실레이터의 수를 줄이고, 소형으로 제작 가능하고 제조 비용이 매우 절감되는 신호처리용 디지털 보드의 클럭 제거 장치이다. 또한, 본 발명은 디지털보드에서 생성되는 마스터클럭 신호를 동시에 분배 하고, 로컬오실레이터에서 국부 주파수 신호를 분배하여 믹서와 IQ 변조기 및 믹서(IQ Modulator & Mixer)로 동시에 제공하여 마스터 클럭 신호를 효율적으로 제거하는 신호처리용 디지털 보드의 클럭 제거 장치이다.
마스터클럭, 마스터클럭 제거부, 노이즈 제거 및 증폭부, 믹서, 로컬오실레이터.

Description

신호처리용 디지털 보드의 마스터클럭 제거 장치{An apparatus for removing master clock of signal processing Digital board}
도 1은 종래의 신호처리용 디지털 보드의 마스터 클럭 제거 장치의 구성도의 예,
도 2는 본 발명의 디지털 보드의 마스터 클럭 제거 장치의 개략도,
도 3은 본 발명의 신호처리용 디지털 보드의 마스터 클럭 제거 장치의 상세도.
<도면의 주요부호에 대한 설명>
200 : 디지털 보드
202 : 마스터클럭 오실레이터
210 : DAC(Digital/Analog Converter)
230 : 파워컴바이너
300 : 마스터클럭 제거부
400 : 노이즈 제거 및 증폭부
본 발명은 이동통신 시스템의 기지국, 중계기, 소형기지국 등에 구비되는 모뎀의 신호 처리용 디지털 보드의 마스터 클럭 제거에 관한 것으로, 특히 디지털 보드에서 CPU와 각종 칩(Chip)을 구동하기 위해 사용되는 마스터 클럭(Master Clock) 신호가 원신호와 섞여 출력됨으로 인하여 전체적인 신호 처리에 영향을 미치는 것을 제거하는 신호처리용 디지털 보드의 클럭 제거 장치에 관한 것이다.
일반적으로 마스터클럭(master clock)은 컴퓨터가 순서적으로 작동하기 위해 필요한 전자기적 표준 시간 신호를 발생시키는 클럭이며, 클럭 신호는 보통 시간파 발생 장치, 주기 장치, 주어진 시간 간격마다 발생되는 특별한 목적의 파형들의 집합으로 구성되며, 동기식 컴퓨터에 사용되는 기본 시간 주파수는 클럭 펄스의 주파수와 같은 경우가 많다.
종래의 신호처리용 디지털 보드의 클럭 제거 장치를 도면을 참조하여 설명한다.
도 1은 종래의 신호처리용 디지털 보드의 클럭 제거 장치의 구성도의 예이다.
도 1에는 이동통신 시스템의 기지국, 중계기, 소형기지국 등의 모뎀에 장착되는 디지털 보드(20)와 마스터 클럭과 노이즈를 제거하는 노이즈 제거 및 증폭부(60)를 나타내고 있다.
디지털보드(20)에는 마스터클럭 오실레이터(master clock oscillator)(22)와 ADC(Analog Digital Converter)(24), FPGA(field-programmable gate array)(26), DSP &CPU(28), DAC(Digital/Analog Converter)(30) 등과 같이 여러 개의 칩이 구비된다.
디지털 보드(20)의 마스터클럭 오실레이터(22)에서 동작의 제어를 위해 생성하는 마스터클럭 신호는 디지털 보드(20)에서 신호를 출력시에 해당 마스터클럭 신호가 결합(Coupling)되어 출력되므로 불필요한 마스터클럭 신호는 제거하여야 한다.
종래의 경우 디지털 보드(20)에서 신호와 함께 출력되는 불필요한 마스터클럭 신호를 제거하기 위해, IQ 변조기 및 믹서(IQ Modulator & Mixer)(32)에서 마스터 클럭 신호와는 차이가 큰 중간주파수(IF :intermediate frequency)로 변환하고, 대역필터(36)에서 원하는 대역을 필터링하고, 증폭기(gain block AMP)(38)에서 증폭되어 출력되는 신호를 믹서(40)에서 RF(Radio Frequency) 주파수 변환을 한다.
한편, 로컬오실레이터 1(34)은 IQ 변조기 및 믹서(IQ Modulator & Mixer)(32)에서 마스터 클럭 신호와는 차이가 큰 중간주파수(IF : intermediate frequency)로 변환시의 국부 주파수 신호를 제공하고, 로컬오실레이터 2(42)는 믹서(40)에서 RF(Radio Frequency) 주파수로 변환시에 국부 주파수 신호를 제공한다.
디지털보드(20)에서 출력되어 원신호에 결합된 마스터 클럭신호를 상술한 방식으로 원신호로부터 분리하고, 세개의 대역필터(36, 44, 50)를 이용하여 마스터 클럭신호를 제거한다.
증폭기(Gain Block AMP)(38, 48, 52, 54)는 수신되는 신호를 증폭 출력하여 전체 모듈의 이득을 높여주며 가변감쇠기(46)는 모듈의 이득을 감쇠시켜 조정하는 기능을 제공한다.
디지털보드(20)에서 생성된 불필요한 마스터 클럭 신호는 상술한 방식으로 제거되고, 전력분배기(56)와 검출기(Detector)(58)는 마스터클럭(Master Clock)이 제거된 모듈의 출력신호의 크기를 검출하는 기능을 한다.
신호처리용 디지털보드(20)에서 각종 칩들을 구동하기 위한 마스터클럭 오실레이터(22)에 의해 발생된 마스터클럭(Master Clock) 신호가 원신호와 결합(Coupling)되어 DAC(Digital/Analog Converter)(30)에서 출력되어 신호의 왜곡과 신호품질에 영향을 주게된다.
따라서 불필요한 마스터클럭 신호를 제거하기 위해 신호를 마스터클럭 주파수와 차이가 있는 중간주파수로 로컬오실레이터 1(34)의 제어에 의하여 IQ 변조기 및 믹서(IQ Modulator & Mixer)(32)에서 주파수 변환을 하고 다시 믹서(Mixer)(40)에서 로컬오실레이터 2(42)를 사용하여 RF 주파수로 변환을 한다.
이렇게 원신호와 결합된 마스터클럭 신호를 중간주파수 변환과 RF 변환 등으로 처리하여 원신호에서 마스터클럭 신호를 분리하고, 다수개의 대역필터(36, 44, 50)를 사용하여 마스터 클럭신호를 제거하고 필요한 신호만을 필터링한다.
종래의 신호처리용 디지털 보드의 클럭 제거 장치는 도 1과 같이, 신호처리용 디지털보드(20)의 마스터클럭 신호와 원신호의 주파수를 이격시키기 위해 여러 가지 제약이 있으며, 수신된 신호를 중간주파수(IF)를 거쳐서 RF 주파수로 변환하는 점과 이격된 마스터클럭 신호 성분과 두개의 로컬 오실레이터에서 발생하는 주파수 성분을 제거하기 위해 많은 수의 대역필터(36, 44, 50)를 사용하여야 하므로 회로가 복잡하고 전체 모듈의 크기가 증가하며 가격이 올라가는 문제점이 있다.
본 발명은 상술한 문제점을 해결하기 위한 것으로, 디지털보드에서 출력되는 기저대역 신호를 RF 주파수로 직접 변환하여 불필요한 마스터 클럭 신호를 제거하는 장치로 복잡한 회로를 단순화하고 사용되는 대역필터의 수를 대폭 줄이고, 로컬 오실레이터의 수를 줄이고, 소형으로 제작 가능하고 제조 비용이 매우 절감되는 신호처리용 디지털 보드의 클럭 제거 장치를 제공하는 것을 목적으로 한다.
또한, 본 발명은 디지털보드에서 생성되는 마스터클럭 신호를 분배하여 불필요한 마스터 클럭 신호를 제거하기 위해 사용하고, 로컬오실레이터에서 생성되는 국부 주파수 신호를 분배하여 믹서와 IQ 변조기 및 믹서(IQ Modulator & Mixer)로 공통으로 제공하여 마스터 클럭 신호를 효율적으로 제거하는 신호처리용 디지털 보드의 클럭 제거 장치를 제공하는 것을 목적으로 한다.
본 발명의 신호처리용 디지털 보드의 클럭 제거 장치는, 이동통신 시스템에서 신호의 처리를 위해 사용되는 소자들과 상기 소자들을 구동 하기 위한 마스터 클럭 신호를 생성하고, 불필요한 상기 마스터 클럭 신호를 제거하기 위해 분배 제공하는 디지털보드와, 상기 디지털 보드로부터 신호와 마스터 클럭 신호가 결합된 기저대역 신호를 입력으로 하여 직접 RF 주파수 변환하고 상기 마스터 클럭신호를 제거하는 마스터클럭 제거부와, 상기 마스터클럭 제거부에서 출력하는 신호의 노이즈를 필터링하고 감쇠, 증폭하여 상기 원신호를 분리하여 그 크기를 검출하는 검출기를 구성으로 하는 노이즈 제거 및 증폭부를 포함하는 것을 특징으로 한다.
또한. 본 발명의 디지털 보드는, 신호의 처리를 위해 사용되는 상기 소자들을 구동 하기 위한 마스터 클럭 신호 발생기, 불필요한 상기 마스터 클럭 신호를 제거하기 위해 상기 마스터 클럭 제거부에 동시에 분배 제공하는 마스터 클럭 분배기를 포함하는 것을 특징으로 한다.
또한, 본 발명의 상기 마스터클럭 제거부는, 디지털보드의 마스터 클럭 신호 발생기에서 발생하는 마스터 클럭 신호를 분배한 마스터 클럭 신호를 입력으로 하여 RF 주파수 변환하여 출력하는 믹서와, 믹서의 출력 신호를 감쇠시키는 감쇠기와, 감쇠기의 출력을 위상을 변화시키는 위상시프터와, 디지털보드의 DAC에서 원신호와 마스터 클럭 신호를 결합한 기저대역 신호를 입력으로 하여 RF 주파수 변환하여 출력하는 IQ 변조기 및 믹서(IQ Modulator & Mixer)와, 믹서와 상기 IQ 변조기 및 믹서(IQ Modulator & Mixer)의 주파수 변환을 위한 국부 주파수 신호를 동시에 제공하는 로컬 오실레이터와, 위상시프터의 출력과 상기 IQ 변조기 및 믹서(IQ Modulator & Mixer)의 출력을 입력으로 하여 두 신호의 크기는 동일하고 위상은 180도 차이가 나게 합쳐 불필요한 마스터 클럭을 상쇄시켜 제거하는 파워컴바이너를 포함하는 것을 특징으로 한다.
또한, 본 발명의 노이즈 제거 및 증폭부는, 파워 컴바이너에서 출력되는 마스터 클럭 신호가 제거된 신호에서 상기 로컬 오실레이터에서 생성한 주파수 및 기 타 노이즈성분들을 필터링하여 제거하는 대역필터와, 대역필터에서 출력되는 신호를 증폭하여 전체 모듈의 이득을 높여주는 증폭기와, 증폭기의 이득을 조정하는 감쇠기와, 증폭기의 출력을 분배하여 제공하는 파워디바이더와, 출력 신호의 크기를 파악하는 검출기를 포함하는 것을 특징으로 한다.
이하, 본 발명의 신호처리용 디지털 보드의 클럭 제거 장치의 실시 예를 도면을 참조하여 상세히 설명한다.
도 2는 본 발명의 디지털 보드의 마스터 클럭 제거 장치의 개략도이고, 도 3은 본 발명의 신호처리용 디지털 보드의 클럭 제거 장치의 구성도이다.
본 발명은 신호처리용 디지털 보드에서 출력되는 불필요한 마스터 클럭의 제거를 기저대역에서 RF 주파수로 직접 변환 처리하므로, 대역필터의 수를 줄이고, 로컬 오실레이터의 수도 줄여서 복잡한 회로를 단순화하여 소형, 저비용의 신호처리용 디지털 보드를 제작할 수 있다.
도 2는 본 발명의 디지털 보드의 마스터 클럭 제거 장치의 개략도로, 디지털보드(200), 마스터클럭 제거부(300)와 노이즈 제거 및 증폭부(400)를 도시하고 있다.
본 발명은 디지털 보드(200)의 마스터 클럭 오실레이터(202)에서 발생하는 마스터 클럭 신호를 분배하여 마스터 클럭 제거부(300)에 입력시키고, 또한 디지털 보드(200)의 DAC(210)로부터 원신호에 합쳐진 마스터클럭 신호를 마스터 클럭 제거부(300)에 입력시킨 후 두 신호를 로컬 오실레이터와 IQ 변조기 및 믹서에 의해 RF 주파수 변환하고 파워컴바이너에서 두신호를 크기는 같고 위상은 180도 차이가 나 도록 결합시켜서 불필요한 마스터클럭 신호를 상쇄시켜 제거한다.
노이즈 제거 및 증폭부(400)는 마스터 클럭신호가 제거된 신호를 입력으로 하여 로컬 오실레이터에서 발생된 국부 주파수 신호와 노이즈를 대역필터에서 제거하고, 감쇠기로 이득을 조정하고 증폭기로 증폭시킨 후 원신호의 크기를 검출기에서 검출한다.
도 3은 도 2의 상세도로 디지털 보드(200)와 마스터클럭 제거부(300)와 노이즈 제거 및 증폭부(400)의 상세도를 도시하고 있다.
본 발명의 디지털보드(200)는 마스터클럭 오실레이터(202), ADC(Analog Digital Converter)(204), FPGA(field-programmable gate array)(206), DSP &CPU(208), DAC(Digital/Analog Converter)(210) 등의 여러 개의 칩이 구비되는 것은 종래의 도 1과 같으나, 본 발명에서는 마스터 클럭 오실레이터(master clock oscillator)(202)에서 생성하는 마스터 클럭신호를 분배하여 마스터클럭 제거부 (300)의 믹서(222)로 동시에 입력한다.
본 발명의 마스터 클럭 제거 장치는 이동통신 시스템의 기지국, 중계기, 소형기지국 등에 구비되는 모뎀 및 디지털 보드에 구비되어 사용된다.
마스터클럭 제거부(300)는 디지털보드(200)에서 발생하는 마스터 클럭신호를 입력으로 하고, 로컬오실레이터(224)의 국부 주파수 신호에 의해 RF 주파수 변환하는 믹서(222), 디지털보드(200)의 DAC(210)에서 출력되는 원신호와 결합된 마스터클럭 신호를 입력으로 하여 상기의 로컬오실레이터(224)의 국부 주파수 신호에 의해 RF 주파수 변환하는 IQ 변조기 및 믹서(IQ Modulator & Mixer)(220), 믹서(222) 에서 출력되는 신호를 감쇠시키는 감쇠기(226)와 위상을 변화시키는 위상시프터(228)와, 위상시프터(228)와 IQ 변조기 및 믹서(IQ Modulator & Mixer)(220)의 출력을 수신하여 두 신호의 크기는 동일하고 위상은 180도 차이가 나게 합쳐 불필요한 마스터 클럭을 제거하는 파워컴바이너(Power combiner)(230)로 구성된다.
노이즈 제거 및 증폭부(400)는 파워컴바이너(230)에서 출력되는 마스터 클럭 신호가 제거된 신호에서 로컬오실레이터(224)에서 생성한 주파수 및 기타 노이즈성분들을 필터링하여 제거하는 대역필터(240), 수신되는 신호를 증폭하여 전체 모듈의 이득을 높여주는 증폭기(gain block AMP)(242, 246, 248), 적정하게 이득을 조정하는 감쇠기(244)와, 출력을 분배하여 제공하는 파워디바이더(252)와 출력 신호의 크기를 파악하는 검출기(250)가 구비된다.
본 발명은 디지털보드에서 출력되는 기저대역 신호를 중간주파수 변환을 거치지 않고 직접 RF 주파수로 변환하면서도 불필요한 마스터 클럭(Master Clock)을 제거하므로, 복잡한 회로를 단순화하고 사용되는 대역필터의 수를 대폭 줄이면서 작은 크기로 저가의 신호처리용 디지털 보드를 구현한다.
본 발명에 의한 신호처리용 디지털 보드의 클럭 제거 장치의 동작을 설명한다.
디지털보드(200)에서 발생하는 마스터 클럭신호는 마스터클럭 제거부(300)에 분배하여 입력되고, 자체의 로컬오실레이터(Local Oscillator)(224)의 국부 주파수 신호에 의해 믹서(Mixer)(222)에서 RF 주파수 변환한다.
또한, 디지털보드(200)의 DAC(210)에서 출력되는 원신호와 결합된 마스터클 럭 신호는 상기의 로컬 오실레이터(224)의 국부 주파수 신호에 의해 IQ 변조기 및 믹서(IQ Modulator & Mixer)(220)에서 RF 주파수 변환한다.
믹서(222)에서 출력되는 신호는 감쇠기(226)에서 적정한 이득으로 감쇠되고 파워컴바이너(230)는 위상시프터(228)를 통하여 출력되는 신호와 상기의 IQ 변조기 및 믹서(IQ Modulator & Mixer)(220)에서의 출력을 입력으로 하여 두 신호의 크기가 동일하고 위상은 180도 차이가 나게 합쳐서 불필요한 마스터 클럭을 제거한다.
노이즈 제거 및 증폭부(400)에 구비된 대역필터(240)는 마스터클럭 제거부(300)의 파워컴바이너(230)에서 출력되는 마스터 클럭 신호가 제거된 신호에 포함된 로컬오실레이터(224)에서 생성한 주파수 및 기타 노이즈성분들을 필터링한다.
대역필터(240)에서 출력되는 신호를 증폭기(gain block AMP)(242, 246, 248)에서 증폭하여 전체 모듈의 이득을 높여주며, 감쇠기(244)는 적정하게 이득을 조정한다. 파워디바이더(252)에서는 최종적으로 마스터 클럭신호와 노이즈, 로컬 오실레이터에서 발생된 신호가 제거된 원신호가 출력되고, 검출기(250)는 출력신호의 파악한다.
이상에서 언급한 본 발명은 이동통신 시스템의 기지국, 중계기, 소형기지국 등에 구비되는 모뎀 및 신호처리용 디지털 보드에서 사용되는 마스터 클럭 신호를 효율적으로 제거하는 효과가 있다.
또한, 본 발명은 여러 분야에서 사용되는 다양한 디지털 보드에서 마스터 클 럭 신호의 제거가 필요한 경우에 적용할 수 있다.
본 발명은 디지털보드에서 출력되는 기저대역신호를 직접적으로 RF 주파수변환하는 구조의 불요 마스터 클럭 신호 제거 장치이며 로컬 오실레이터에서 동시에 믹서와 IQ 변조기 및 믹서로 국부 주파수 신호를 제공하여 처리하여, 회로의 구성을 단순화하고, 대역필터의 수를 대폭 줄일 수 있고, 소형의 크기로 저렴해진 신호처리용 디지털보드를 구현하는 효과가 있다.
위에서 설명한 본 발명은 특정한 실시 예에 관하여 설명되었지만, 이는 단지 예시적으로 본 발명을 설명하기 위하여 기재된 것이며, 본 발명을 상술한 실시 예로만 제한하는 것은 아니다. 당업계에서 통상의 지식을 가진 자라면 이하의 특허청구범위에 기재된 본 발명의 사상 및 영역을 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 알 수 있을 것이다. 본 발명은 이러한 수정 및 변형들은 모두 본 발명의 권리범위 내에 포함되는 것임을 분명하게 밝혀두고자 한다.

Claims (3)

  1. 이동통신 시스템에서 원신호의 처리를 위해 사용되는 소자들과 상기 소자들을 구동 하기 위한 마스터 클럭 신호를 생성하고, 불필요한 상기 마스터 클럭 신호를 제거하기 위해 분배 제공하는 디지털보드와,
    상기 디지털 보드로부터 상기 원신호와 마스터 클럭 신호가 결합된 기저대역 신호를 입력으로 하여 직접 RF 주파수 변환하고 상기 마스터 클럭신호를 제거하는 마스터클럭 제거부와,
    상기 마스터클럭 제거부에서 출력하는 신호의 노이즈를 필터링하고 감쇠, 증폭하여 상기 원신호를 분리하여 그 크기를 검출하는 검출기를 구성으로 하는 노이즈 제거 및 증폭부를 포함하는 것을 특징으로 하는 신호처리용 디지털 보드의 클럭 제거 장치.
  2. 제 1항에 있어서,
    상기 디지털 보드는,
    상기 원신호의 처리를 위해 사용되는 상기 소자들을 구동 하기 위한 마스터 클럭 신호 발생기;
    불필요한 상기 마스터 클럭 신호를 제거하기 위해 상기 마스터 클럭 제거부에 동시에 분배 제공하는 마스터 클럭 분배기를 포함하는 것을 특징으로 하는 신호처리용 디지털 보드의 클럭 제거 장치.
  3. 제 1항 또는 제 2항에 있어서,
    상기 마스터클럭 제거부는,
    상기 디지털보드의 마스터 클럭 신호 발생기에서 발생하는 마스터 클럭 신호를 분배한 마스터 클럭 신호를 입력으로 하여 RF 주파수 변환하여 출력하는 믹서와;
    상기 믹서의 출력 신호를 감쇠시키는 감쇠기와;
    상기 감쇠기의 출력을 위상을 변화시키는 위상시프터와;
    상기 디지털보드의 DAC에서 상기 원신호와 마스터 클럭신호를 결합한 기저대역신호를 입력으로 하여 RF 주파수 변환하여 출력하는 IQ 변조기 및 믹서(IQ Modulator & Mixer)와;
    상기 믹서와 상기 IQ 변조기 및 믹서(IQ Modulator & Mixer)의 주파수 변환을 위한 국부 주파수 신호를 동시에 제공하는 로컬 오실레이터와;
    상기 위상시프터의 출력과 상기 IQ 변조기 및 믹서(IQ Modulator & Mixer)의 출력을 입력으로 하여 두 신호의 크기는 동일하고 위상은 180도 차이가 나게 합쳐 불필요한 마스터 클럭을 상쇄시켜 제거하는 파워컴바이너를 포함하는 것을 특징으로 하는 신호처리용 디지털 보드의 클럭 제거 장치.
KR1020060036390A 2006-04-21 2006-04-21 신호처리용 디지털 보드의 마스터클럭 제거 장치 KR100746106B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060036390A KR100746106B1 (ko) 2006-04-21 2006-04-21 신호처리용 디지털 보드의 마스터클럭 제거 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060036390A KR100746106B1 (ko) 2006-04-21 2006-04-21 신호처리용 디지털 보드의 마스터클럭 제거 장치

Publications (1)

Publication Number Publication Date
KR100746106B1 true KR100746106B1 (ko) 2007-08-06

Family

ID=38601864

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060036390A KR100746106B1 (ko) 2006-04-21 2006-04-21 신호처리용 디지털 보드의 마스터클럭 제거 장치

Country Status (1)

Country Link
KR (1) KR100746106B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1127150A (ja) 1997-06-30 1999-01-29 Matsushita Electric Ind Co Ltd Ａｄ変換装置
KR20020040077A (ko) * 2000-11-23 2002-05-30 박종섭 이동통신 시스템에서의 디지털 신호 처리기를 이용한 송신ｉｆ 신호 변환 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1127150A (ja) 1997-06-30 1999-01-29 Matsushita Electric Ind Co Ltd Ａｄ変換装置
KR20020040077A (ko) * 2000-11-23 2002-05-30 박종섭 이동통신 시스템에서의 디지털 신호 처리기를 이용한 송신ｉｆ 신호 변환 장치

Similar Documents

Publication Publication Date Title
KR100756041B1 (ko) 믹서를 이용한 도허티 증폭장치 및 송신기
KR100813463B1 (ko) 다중밴드 지원 수신기
KR960032887A (ko) 주파수 변환기
KR20060136227A (ko) 믹서를 이용한 도허티 증폭장치 및 송신기
EP1867123A2 (en) Signal transmitter for wideband wireless communication
WO2017049902A1 (zh) 一种双频段射频信号的接收方法及其装置、基站
KR100746106B1 (ko) 신호처리용 디지털 보드의 마스터클럭 제거 장치
CN108768500B (zh) 一种通信卫星转发器
US6310908B1 (en) Digital to analogue converter implementation
US20120002755A1 (en) Multi-level pulse modulated polar transmitter and method of generating multi-level modulated envelope signals carrying modulated rf signal
KR101306800B1 (ko) 엑스 대역 주파수 생성 장치 및 방법
JP3521875B2 (ja) 歪補償回路
KR20090054803A (ko) 필터뱅크를 이용한 수신 장치 및 그 방법
KR100438533B1 (ko) 이미지 주파수 제거 회로
KR20160093373A (ko) 디지탈 알에프 중계기
KR100665865B1 (ko) 다중밴드 송수신 장치
CN203482197U (zh) 一种高度脉冲模拟信号进行数字化的电路
EP1289128B1 (en) Feedforward amplifier, feedforward amplification method
KR100511296B1 (ko) 고조파를 제거한 저잡음 증폭기 선형화 장치
KR100404385B1 (ko) Dsp를 이용한 무선통신 시스템의 신호처리 방법 및 장치
JP5047307B2 (ja) 周波数変換装置及びこれを用いた送信機
KR20030047566A (ko) 고주파 수신기
KR100426618B1 (ko) 수동 혼변조 제거장치 및 그 방법
US9037102B1 (en) Method and apparatus for envelope tracking
KR100266809B1 (ko) 무선통신시스템의로컬주파수제거장치및방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120425

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130510

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140728

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150721

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160729

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170811

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180730

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20200305

Year of fee payment: 13

R401 Registration of restoration