JP2004103986A - 半導体レーザ装置およびその製造方法 - Google Patents
半導体レーザ装置およびその製造方法 Download PDFInfo
- Publication number
- JP2004103986A JP2004103986A JP2002266506A JP2002266506A JP2004103986A JP 2004103986 A JP2004103986 A JP 2004103986A JP 2002266506 A JP2002266506 A JP 2002266506A JP 2002266506 A JP2002266506 A JP 2002266506A JP 2004103986 A JP2004103986 A JP 2004103986A
- Authority
- JP
- Japan
- Prior art keywords
- laser diode
- diffusion layer
- diode
- silicon photodiode
- laser device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Semiconductor Lasers (AREA)
- Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)
Abstract
【課題】静電気のような急峻な高電圧によってもレーザダイオードの端面が破壊しない保護素子を備える半導体レーザ装置において、部品数増加による半導体レーザ装置の大型化を回避しつつ、製造コストを上昇させることのない構造を備えた、半導体レーザ装置およびその製造方法を提供する。
【解決手段】レーザダイオード11の直下のn−型エピタキシャル層2の領域に、p型拡散層9とn−型エピタキシャル層2とにより構成されるダイオードを形成する。また、このダイオードのアノード領域であるp型拡散層9の周囲を囲むように高濃度のn型拡散層10を形成する。このp型拡散層9およびn型拡散層10により、レーザダイオード11のブレークダウン電圧によるツェナーダイオードを構成している。
【選択図】 図1
【解決手段】レーザダイオード11の直下のn−型エピタキシャル層2の領域に、p型拡散層9とn−型エピタキシャル層2とにより構成されるダイオードを形成する。また、このダイオードのアノード領域であるp型拡散層9の周囲を囲むように高濃度のn型拡散層10を形成する。このp型拡散層9およびn型拡散層10により、レーザダイオード11のブレークダウン電圧によるツェナーダイオードを構成している。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
本発明はDVDやCD−ROM等の光ピックアップに用いられる半導体レーザ装置に関し、レーザダイオードをシリコンフォトダイオードの上に配設して、レーザダイオードの光出力をモニタする、半導体レーザ装置に関するものである。
【0002】
【従来の技術】
従来のDVD用、CD−ROM用の半導体レーザ装置に用いられるシリコンフォトダイオードチップ200Aの構造を、図5の断面構造図および図6の等価回路図を参照して説明する。まず、この半導体レーザ装置としてのシリコンフォトダイオードチップ200Aは、n型基板1上に半導体層としてのn−型エピタキシャル層2が設けられている。n−型エピタキシャル層2には、フォトダイオードの受光部となるp型拡散層3、チャンネルストッパ層であるn型拡散層8が設けられている。p型拡散層3およびn−型エピタキシャル層2によりフォトダイオード40が構成される。
【0003】
p型拡散層3およびn型拡散層8の表面は、絶縁膜4に覆われている。絶縁膜4の上には、Al電極5、TiW/Au電極6が設けられ、このTiW/Au電極6の上に、AuSn、インジュウム半田、銀ペースト等の接着層7を介在してレーザダイオード11が接着により配設されている。レーザダイオード11は、カソード11Aおよびアノード11Bから構成されている。カソード11Aは、Auワイヤ8A等によりn型拡散層8に接続されている。
【0004】
上記構成からなるシリコンフォトダイオードチップ200Aにおいては、レーザダイオード11の後面から射出されたレーザ光はフォトダイオード40の受光部3で光電流として検出され、レーザダイオード11の前面から射出される光出力を一定にするために、レーザダイオード11にフィードバックするための信号として利用されている。
【0005】
レーザダイオード11に静電気が印加されると、瞬間的にレーザの光出力が増大し、自らの光出力でレーザダイオード11のレーザ端面が破壊されるCOD(瞬時光学損傷)により、通常の半導体の静電耐量に比べて低い電圧でレーザダイオード11が破壊してしまうという不具合があった。
【0006】
さらに近年、レーザの高出力化を図る目的から、レーザダイオードの端面にマルチコートを施し、前面からでる光出力と後面からでる光出力の比率を変えたレーザダイオードが用いられるようになっている。しかし、この構成では、前面側にレーザ光が集中する結果、レーザ光の静電耐量が低下する。そのため、レーザダイオードをDVDやCD−ROMのピックアップに組み込むときの静電気の発生により、レーザダイオードのレーザ端面が破壊される可能性が高くなり、半導体レーザ装置の製造工程における歩留まりの低下の原因となっている。
【0007】
静電耐圧を向上させる方法としては、図7に示すように、抵抗50とコンデンサ60とを用いて、レーザダイオード11に印加される電圧波形を鈍らせる方法と、図8に示すように、モニタ電流によりトランジスタ80をオンさせて、レーザダイオード11に印加される電圧をトランジスタ80で短絡させる方法がある(たとえば、特許文献1参照)。
【0008】
【特許文献1】
特開平7−254742号公報(第3頁、第1図)
【0009】
【発明が解決しようとする課題】
しかし、図7に示したレーザに印加される電圧波形を鈍らせる方法では、抵抗50が1.1Ω、コンデンサ60が0.1μF以上必要であるため、半導体レーザ装置の小型化を望むことができない。さらに、戻り光の干渉を防ぐための高周波重畳ができない問題が挙げられる。
【0010】
また、図8に示したレーザダイオード11に印加される電圧をトランジスタ80で短絡させる方法でも、半導体レーザ装置の小型化を望むことができない。また、通常のモニタダイオードとしてのフォトダイオード40では光電流が数十μmAしか取れないため、トランジスタ80を十分に駆動することができない。また、応答が遅いため、静電気のような急峻な高電圧には追随できない問題が挙げられる。
【0011】
したがって、本発明は上記課題を解決するためになされたものであり、静電気のような急峻な高電圧によってもレーザの端面が破壊しない保護素子を備える半導体レーザ装置において、部品数増加による半導体レーザ装置の大型化を回避しつつ、製造コストを上昇させることのない構造を備えた、半導体レーザ装置およびその製造方法を提供することを目的とする。
【0012】
【課題を解決するための手段】
この発明に基づいた半導体レーザ装置においては、シリコンフォトダイオードが設けられる半導体層の上面にレーザダイオードを配設し、前記レーザダイオードの後面から射出された光を前記シリコンフォトダイオードで受光して、前記レーザダイオードの前面から射出された光出力をモニタする半導体レーザ装置であって、前記レーザダイオードの破壊を防止するため、前記レーザダイオードに対して並列に配置される保護素子を備えることを特長とする。
【0013】
上記半導体レーザ装置において好ましい形態としては、前記保護素子は、前記レーザダイオードと並列に接続されるツェナーダイオードであり、前記ツェナーダイオードは、前記半導体層内に設けられる。
【0014】
上記半導体レーザ装置において好ましい形態としては、前記保護素子は、前記レーザダイオードと並列に接続されるトランジスタのエミッタ−ベースであり、前記トランジスタは、前記半導体層内に設けられる。
【0015】
上記半導体レーザ装置によれば、シリコンフォトダイオードチップにツェナーダイオードまたはトランジスタのエミッタ−ベースのように急峻な高電圧が印加されても、電流が流れることで一定の電圧を保つ保護素子を形成し、この保護素子をレーザダイオードに並列に結線することで、レーザダイオードに高電圧が印加されることを防ぎ、半導体レーザ装置の容積を増やさず、静電耐量を向上させることが可能になる。
【0016】
また、レーザダイオードまたはトランジスタのエミッタ−ベースは、シリコンフォトダイオードチップと一体になってアセンブリされるので、Auワイヤ等を用いることにより、簡単に両者を結線することができるので容量成分、抵抗成分がほとんど付加せず、静電気のような急峻な電圧印加に対ししても応答するので、レーザダイオードを破壊から守ることができる。
【0017】
この発明に基づいた半導体レーザ装置の製造方法のある局面においては、シリコンフォトダイオードが設けられる半導体層の上面にレーザダイオードを配設し、前記レーザダイオードの後面から射出された光を前記シリコンフォトダイオードで受光して、前記レーザダイオードの前面から射出された光出力をモニタし、前記レーザダイオードの破壊を防止するため、前記レーザダイオードに対して並列に配置される保護素子としてのツェナーダイオードを前記半導体層内に備える半導体レーザ装置の製造方法であって、前記ツェナーダイオードのアノード拡散層は、前記シリコンフォトダイオードのアノード拡散層と同時に形成され、前記ツェナーダイオードのツェナー電圧制御層は、前記シリコンフォトダイオードのチャンネルストッパ拡散層と同時に形成される。
【0018】
この発明に基づいた半導体レーザ装置の製造方法の他の局面においては、シリコンフォトダイオードが設けられる半導体層の上面にレーザダイオードを配設し、前記レーザダイオードの後面から射出された光を前記シリコンフォトダイオードチップで受光して、前記レーザダイオードの前面から射出された光出力をモニタし、前記レーザダイオードの破壊を防止するため、前記レーザダイオードに対して並列に配置される保護素子としてのトランジスタのエミッタ−ベースを前記半導体層内に備える半導体レーザ装置の製造方法であって、前記トランジスタのベースは、前記シリコンフォトダイオードのアノード拡散層と同時に形成され、前記トランジスタのエミッタは、前記シリコンフォトダイオードのチャンネルストッパ拡散層と同時に形成されることを特長とする。
【0019】
上記製造方法によれば、製造工程数を増加させることなく、レーザダイオードに対して並列に保護素子としてツェナーダイオードまたはトランジスタのエミッタ−ベースを形成することを可能としている。
【0020】
【発明の実施の形態】
以下、本発明に基づいた各実施の形態における半導体レーザ装置としてのシリコンフォトダイオードチップの構造およびその製造方法について、図を参照しながら説明する。
【0021】
(実施の形態1)
図1および図2を参照して、実施の形態1におけるシリコンフォトダイオードチップの構造およびその製造方法について説明する。なお、図1は、本実施の形態におけるシリコンフォトダイオードチップ100Aの構造を示す断面図であり、図2は、本実施の形態におけるシリコンフォトダイオードチップ100Aの等価回路図である。なお、図中、従来のシリコンフォトダイオードチップの構造と同一または相当部分については同一の参照番号を付し、重複する説明は繰返さないものとする。
【0022】
(構造)
両図を参照して、レーザダイオード11の直下に位置するエピタキシャル層2の領域には、p型拡散層9とn−型エピタキシャル層2とにより構成されるダイオードが設けられている。また、このダイオードのアノード領域であるp型拡散層9の周囲を囲むように高濃度のn型拡散層10が設けられている。このp型拡散層9およびn型拡散層10により、レーザダイオード11のブレークダウン電圧によるツェナーダイオード20を構成する。
【0023】
レーザダイオード11のカソード11Aと、ツェナーダイオード20のn型拡散層10とは、Auワイヤ10A等で結線される(図1中において、実線で模式的に表記)。レーザダイオード11のアノード11Bは、TiW/Au電極6およびAl電極5に接続され、さらに、このAl電極5は、シリコンフォトダイオードチップ100Aのチャンネルストッパとなるn型拡散層8に、絶縁膜4に設けられたコンタクトホール12を用いて、図1に示すように接続されている。
【0024】
(製造方法)
上記構造からなるシリコンフォトダイオードチップ100Aの製造方法においては、p型拡散層9はフォトダイオード40の受光部であるアノード拡散層としてのp型拡散層3と同時に形成される。ツェナーダイオード20のツェナー電圧制御層であるn型拡散層10はフォトダイオード40のチャンネルストッパ拡散層であるn型拡散層8と同時に形成される。絶縁膜4に設けられるコンタクトホール12は、チップ周辺部や受光部のp型拡散層3に通じる電極部のコンタクトホール13と同時に形成される。
【0025】
(作用効果)
以上、本実施の形態によれば、シリコンフォトダイオードチップ100Aに、ツェナーダイオード20のように、急峻な高電圧が印加されても電流が流れることで一定の電圧を保つ保護素子を形成し、また、この保護素子をレーザダイオード11に並列に結線することでレーザダイオード11に高電圧が印加されることを防ぎ、半導体レーザ装置としてのシリコンフォトダイオードチップ100Aの容積を増加させず、静電耐量を向上させることを可能としている。
【0026】
構造としては、シリコンフォトダイオードチップ100Aとレーザダイオード11は一体になってアセンブリされている。これにより、Auワイヤ等で簡単に両者を結線することができるため、容量成分、抵抗成分がほとんど付加せず、静電気のような急峻な電圧印加に対しても応答するので、レーザダイオード11を破壊から守ることが可能となる。
【0027】
製造方法においては、従来のシリコンフォトダイオードチップ200の製造工程に対して製造工程数を増やすことなく、マスクパターンを変更することのみで、本実施の形態におけるシリコンフォトダイオードチップ100Aの製作を可能としている。
【0028】
なお、n型拡散層8、10は従来のシリコンフォトダイオードチップ200の製造方法に採用されている、熱拡散によるデポジション方法、イオン注入法による方法で形成することが可能である。しかし、本実施の形態では、n型拡散層10の濃度でツェナーダイオードの電圧をレーザの動作電圧である2V〜2.5Vより少し高い2.5V〜3Vになるようにするために、後者のイオン注入による形成方法を採用することにより、高精度に不純物濃度の制御を可能としている。
【0029】
(実施の形態2)
次に、図3および図4を参照して、実施の形態2におけるシリコンフォトダイオードチップの構造およびその製造方法について説明する。なお、図3は、本実施の形態におけるシリコンフォトダイオードチップ100Bの構造を示す断面図であり、図4は、本実施の形態におけるシリコンフォトダイオードチップ100Aの等価回路図である。なお、図中、上記実施の形態1に示すシリコンフォトダイオードチップ100Aの構造と同一または相当部分については、同一の参照番号を付し、重複する説明は繰返さないものとする。
【0030】
(構造)
両図を参照して、レーザダイオード11の直下の領域には、トランジスタのベースとなるp型拡散層9A、エミッタとなるn型拡散層10Aが設けられ、n−型エピタキシャル層2がコレクタ領域を構成することにより、トランジスタ25が形成されることになる。
【0031】
図3には示していないが、図4の等価回路図に示すように、トランジスタ25のベースとなるp型拡散層9Aとコレクタとなるエピタキシャル層2とは短絡している。レーザダイオード11のカソード11AはAuワイヤ8Aでチャンネルストッパーとなるn型拡散層8に結線されている。これにより、トランジスタ25のエミッタ−ベース間耐圧がレーザダイオード11の保護素子(保護回路)となる。
【0032】
(製造方法)
上記実施の形態1の場合と同様に、p型拡散層9Aおよびn型拡散層10Aはシリコンフォトダイオードチップ100Bの受光部となるp型拡散層3、チャンネルストッパとなるn型拡散層8と同時に形成される。
【0033】
エミッタ−ベース間電圧を2.5V〜3Vにするため、p型拡散層3およびp型拡散層9Aはイオン注入により形成される。不純物の注入条件としては、約1×1015ions/cm2以上のドーズ量で注入を行なう。
【0034】
(作用効果)
以上、本実施の形態によれば、シリコンフォトダイオードチップ100Bに、トランジスタ25のエミッタ−ベース間電圧のように、急峻な高電圧が印加されても電流が流れることで一定の電圧を保つ保護素子を形成し、また、この保護素子をレーザダイオード11に並列に結線することでレーザダイオード11に高電圧が印加されることを防ぎ、半導体レーザ装置の容積を増やさず、静電耐量を向上させることを可能としている。
【0035】
構造としては、シリコンフォトダイオードチップ100Bとトランジスタ25のエミッタ−ベース間とは一体になってアセンブリされている。これにより、Auワイヤ等で簡単に両者を結線することができるため、容量成分、抵抗成分がほとんど付加せず、静電気のような急峻な電圧印加に対しても応答するので、レーザダイオード11を破壊から守ることが可能となる。
【0036】
製造方法においては、従来のシリコンフォトダイオードチップ200の製造工程に対して製造工程数を増やすことなく、マスクパターンを変更することのみで、本実施の形態におけるシリコンフォトダイオードチップ100Bの製作を可能としている。
【0037】
なお、今回開示された各実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【0038】
【発明の効果】
本願発明によれば、製造工程数を増加させることなく、レーザダイオードに対して並列に保護素子としてツェナーダイオードまたはトランジスタのエミッタ−ベースを入れることで、静電気のような急峻な高電圧が印加してもその電圧を保護素子が吸収し、レーザダイオードの破壊を防ぐことができる。またこのような保護素子をつけることで、テスト時、バーンイン時、製品組み込み時、その他の電源ノイズ発生時においても、電源ノイズ発生に強い半導体レーザ装置を提供することが可能となる。
【図面の簡単な説明】
【図1】実施の形態1における半導体レーザ装置の断面構造図である。
【図2】実施の形態1における半導体レーザ装置の等価回路図である。
【図3】実施の形態2における半導体レーザ装置の断面構造図である。
【図4】実施の形態2における半導体レーザ装置の等価回路図である。
【図5】従来の技術における半導体レーザ装置の断面構造図である。
【図6】従来の技術における半導体レーザ装置の等価回路図である。
【図7】従来の技術における静電対策後の等価回路図である。
【図8】従来の技術における他の静電対策後の等価回路図である。
【符号の説明】
1 n型基板、2 n−型エピタキシャル層、3 p型拡散層、4 絶縁膜、5 Al電極、6 TiW/Au電極、7 接着層、8 n型拡散層、8A,10A Auワイヤ、9 p型拡散層、9A p型拡散層、10 n型拡散層、10A n型拡散層、11 レーザダイオード、11A カソード、11B アノード、20 ツェナーダイオード、12,13 コンタクトホール、25 トランジスタ、40 フォトダイオード、100A,100B シリコンフォトダイオードチップ。
【発明の属する技術分野】
本発明はDVDやCD−ROM等の光ピックアップに用いられる半導体レーザ装置に関し、レーザダイオードをシリコンフォトダイオードの上に配設して、レーザダイオードの光出力をモニタする、半導体レーザ装置に関するものである。
【0002】
【従来の技術】
従来のDVD用、CD−ROM用の半導体レーザ装置に用いられるシリコンフォトダイオードチップ200Aの構造を、図5の断面構造図および図6の等価回路図を参照して説明する。まず、この半導体レーザ装置としてのシリコンフォトダイオードチップ200Aは、n型基板1上に半導体層としてのn−型エピタキシャル層2が設けられている。n−型エピタキシャル層2には、フォトダイオードの受光部となるp型拡散層3、チャンネルストッパ層であるn型拡散層8が設けられている。p型拡散層3およびn−型エピタキシャル層2によりフォトダイオード40が構成される。
【0003】
p型拡散層3およびn型拡散層8の表面は、絶縁膜4に覆われている。絶縁膜4の上には、Al電極5、TiW/Au電極6が設けられ、このTiW/Au電極6の上に、AuSn、インジュウム半田、銀ペースト等の接着層7を介在してレーザダイオード11が接着により配設されている。レーザダイオード11は、カソード11Aおよびアノード11Bから構成されている。カソード11Aは、Auワイヤ8A等によりn型拡散層8に接続されている。
【0004】
上記構成からなるシリコンフォトダイオードチップ200Aにおいては、レーザダイオード11の後面から射出されたレーザ光はフォトダイオード40の受光部3で光電流として検出され、レーザダイオード11の前面から射出される光出力を一定にするために、レーザダイオード11にフィードバックするための信号として利用されている。
【0005】
レーザダイオード11に静電気が印加されると、瞬間的にレーザの光出力が増大し、自らの光出力でレーザダイオード11のレーザ端面が破壊されるCOD(瞬時光学損傷)により、通常の半導体の静電耐量に比べて低い電圧でレーザダイオード11が破壊してしまうという不具合があった。
【0006】
さらに近年、レーザの高出力化を図る目的から、レーザダイオードの端面にマルチコートを施し、前面からでる光出力と後面からでる光出力の比率を変えたレーザダイオードが用いられるようになっている。しかし、この構成では、前面側にレーザ光が集中する結果、レーザ光の静電耐量が低下する。そのため、レーザダイオードをDVDやCD−ROMのピックアップに組み込むときの静電気の発生により、レーザダイオードのレーザ端面が破壊される可能性が高くなり、半導体レーザ装置の製造工程における歩留まりの低下の原因となっている。
【0007】
静電耐圧を向上させる方法としては、図7に示すように、抵抗50とコンデンサ60とを用いて、レーザダイオード11に印加される電圧波形を鈍らせる方法と、図8に示すように、モニタ電流によりトランジスタ80をオンさせて、レーザダイオード11に印加される電圧をトランジスタ80で短絡させる方法がある(たとえば、特許文献1参照)。
【0008】
【特許文献1】
特開平7−254742号公報(第3頁、第1図)
【0009】
【発明が解決しようとする課題】
しかし、図7に示したレーザに印加される電圧波形を鈍らせる方法では、抵抗50が1.1Ω、コンデンサ60が0.1μF以上必要であるため、半導体レーザ装置の小型化を望むことができない。さらに、戻り光の干渉を防ぐための高周波重畳ができない問題が挙げられる。
【0010】
また、図8に示したレーザダイオード11に印加される電圧をトランジスタ80で短絡させる方法でも、半導体レーザ装置の小型化を望むことができない。また、通常のモニタダイオードとしてのフォトダイオード40では光電流が数十μmAしか取れないため、トランジスタ80を十分に駆動することができない。また、応答が遅いため、静電気のような急峻な高電圧には追随できない問題が挙げられる。
【0011】
したがって、本発明は上記課題を解決するためになされたものであり、静電気のような急峻な高電圧によってもレーザの端面が破壊しない保護素子を備える半導体レーザ装置において、部品数増加による半導体レーザ装置の大型化を回避しつつ、製造コストを上昇させることのない構造を備えた、半導体レーザ装置およびその製造方法を提供することを目的とする。
【0012】
【課題を解決するための手段】
この発明に基づいた半導体レーザ装置においては、シリコンフォトダイオードが設けられる半導体層の上面にレーザダイオードを配設し、前記レーザダイオードの後面から射出された光を前記シリコンフォトダイオードで受光して、前記レーザダイオードの前面から射出された光出力をモニタする半導体レーザ装置であって、前記レーザダイオードの破壊を防止するため、前記レーザダイオードに対して並列に配置される保護素子を備えることを特長とする。
【0013】
上記半導体レーザ装置において好ましい形態としては、前記保護素子は、前記レーザダイオードと並列に接続されるツェナーダイオードであり、前記ツェナーダイオードは、前記半導体層内に設けられる。
【0014】
上記半導体レーザ装置において好ましい形態としては、前記保護素子は、前記レーザダイオードと並列に接続されるトランジスタのエミッタ−ベースであり、前記トランジスタは、前記半導体層内に設けられる。
【0015】
上記半導体レーザ装置によれば、シリコンフォトダイオードチップにツェナーダイオードまたはトランジスタのエミッタ−ベースのように急峻な高電圧が印加されても、電流が流れることで一定の電圧を保つ保護素子を形成し、この保護素子をレーザダイオードに並列に結線することで、レーザダイオードに高電圧が印加されることを防ぎ、半導体レーザ装置の容積を増やさず、静電耐量を向上させることが可能になる。
【0016】
また、レーザダイオードまたはトランジスタのエミッタ−ベースは、シリコンフォトダイオードチップと一体になってアセンブリされるので、Auワイヤ等を用いることにより、簡単に両者を結線することができるので容量成分、抵抗成分がほとんど付加せず、静電気のような急峻な電圧印加に対ししても応答するので、レーザダイオードを破壊から守ることができる。
【0017】
この発明に基づいた半導体レーザ装置の製造方法のある局面においては、シリコンフォトダイオードが設けられる半導体層の上面にレーザダイオードを配設し、前記レーザダイオードの後面から射出された光を前記シリコンフォトダイオードで受光して、前記レーザダイオードの前面から射出された光出力をモニタし、前記レーザダイオードの破壊を防止するため、前記レーザダイオードに対して並列に配置される保護素子としてのツェナーダイオードを前記半導体層内に備える半導体レーザ装置の製造方法であって、前記ツェナーダイオードのアノード拡散層は、前記シリコンフォトダイオードのアノード拡散層と同時に形成され、前記ツェナーダイオードのツェナー電圧制御層は、前記シリコンフォトダイオードのチャンネルストッパ拡散層と同時に形成される。
【0018】
この発明に基づいた半導体レーザ装置の製造方法の他の局面においては、シリコンフォトダイオードが設けられる半導体層の上面にレーザダイオードを配設し、前記レーザダイオードの後面から射出された光を前記シリコンフォトダイオードチップで受光して、前記レーザダイオードの前面から射出された光出力をモニタし、前記レーザダイオードの破壊を防止するため、前記レーザダイオードに対して並列に配置される保護素子としてのトランジスタのエミッタ−ベースを前記半導体層内に備える半導体レーザ装置の製造方法であって、前記トランジスタのベースは、前記シリコンフォトダイオードのアノード拡散層と同時に形成され、前記トランジスタのエミッタは、前記シリコンフォトダイオードのチャンネルストッパ拡散層と同時に形成されることを特長とする。
【0019】
上記製造方法によれば、製造工程数を増加させることなく、レーザダイオードに対して並列に保護素子としてツェナーダイオードまたはトランジスタのエミッタ−ベースを形成することを可能としている。
【0020】
【発明の実施の形態】
以下、本発明に基づいた各実施の形態における半導体レーザ装置としてのシリコンフォトダイオードチップの構造およびその製造方法について、図を参照しながら説明する。
【0021】
(実施の形態1)
図1および図2を参照して、実施の形態1におけるシリコンフォトダイオードチップの構造およびその製造方法について説明する。なお、図1は、本実施の形態におけるシリコンフォトダイオードチップ100Aの構造を示す断面図であり、図2は、本実施の形態におけるシリコンフォトダイオードチップ100Aの等価回路図である。なお、図中、従来のシリコンフォトダイオードチップの構造と同一または相当部分については同一の参照番号を付し、重複する説明は繰返さないものとする。
【0022】
(構造)
両図を参照して、レーザダイオード11の直下に位置するエピタキシャル層2の領域には、p型拡散層9とn−型エピタキシャル層2とにより構成されるダイオードが設けられている。また、このダイオードのアノード領域であるp型拡散層9の周囲を囲むように高濃度のn型拡散層10が設けられている。このp型拡散層9およびn型拡散層10により、レーザダイオード11のブレークダウン電圧によるツェナーダイオード20を構成する。
【0023】
レーザダイオード11のカソード11Aと、ツェナーダイオード20のn型拡散層10とは、Auワイヤ10A等で結線される(図1中において、実線で模式的に表記)。レーザダイオード11のアノード11Bは、TiW/Au電極6およびAl電極5に接続され、さらに、このAl電極5は、シリコンフォトダイオードチップ100Aのチャンネルストッパとなるn型拡散層8に、絶縁膜4に設けられたコンタクトホール12を用いて、図1に示すように接続されている。
【0024】
(製造方法)
上記構造からなるシリコンフォトダイオードチップ100Aの製造方法においては、p型拡散層9はフォトダイオード40の受光部であるアノード拡散層としてのp型拡散層3と同時に形成される。ツェナーダイオード20のツェナー電圧制御層であるn型拡散層10はフォトダイオード40のチャンネルストッパ拡散層であるn型拡散層8と同時に形成される。絶縁膜4に設けられるコンタクトホール12は、チップ周辺部や受光部のp型拡散層3に通じる電極部のコンタクトホール13と同時に形成される。
【0025】
(作用効果)
以上、本実施の形態によれば、シリコンフォトダイオードチップ100Aに、ツェナーダイオード20のように、急峻な高電圧が印加されても電流が流れることで一定の電圧を保つ保護素子を形成し、また、この保護素子をレーザダイオード11に並列に結線することでレーザダイオード11に高電圧が印加されることを防ぎ、半導体レーザ装置としてのシリコンフォトダイオードチップ100Aの容積を増加させず、静電耐量を向上させることを可能としている。
【0026】
構造としては、シリコンフォトダイオードチップ100Aとレーザダイオード11は一体になってアセンブリされている。これにより、Auワイヤ等で簡単に両者を結線することができるため、容量成分、抵抗成分がほとんど付加せず、静電気のような急峻な電圧印加に対しても応答するので、レーザダイオード11を破壊から守ることが可能となる。
【0027】
製造方法においては、従来のシリコンフォトダイオードチップ200の製造工程に対して製造工程数を増やすことなく、マスクパターンを変更することのみで、本実施の形態におけるシリコンフォトダイオードチップ100Aの製作を可能としている。
【0028】
なお、n型拡散層8、10は従来のシリコンフォトダイオードチップ200の製造方法に採用されている、熱拡散によるデポジション方法、イオン注入法による方法で形成することが可能である。しかし、本実施の形態では、n型拡散層10の濃度でツェナーダイオードの電圧をレーザの動作電圧である2V〜2.5Vより少し高い2.5V〜3Vになるようにするために、後者のイオン注入による形成方法を採用することにより、高精度に不純物濃度の制御を可能としている。
【0029】
(実施の形態2)
次に、図3および図4を参照して、実施の形態2におけるシリコンフォトダイオードチップの構造およびその製造方法について説明する。なお、図3は、本実施の形態におけるシリコンフォトダイオードチップ100Bの構造を示す断面図であり、図4は、本実施の形態におけるシリコンフォトダイオードチップ100Aの等価回路図である。なお、図中、上記実施の形態1に示すシリコンフォトダイオードチップ100Aの構造と同一または相当部分については、同一の参照番号を付し、重複する説明は繰返さないものとする。
【0030】
(構造)
両図を参照して、レーザダイオード11の直下の領域には、トランジスタのベースとなるp型拡散層9A、エミッタとなるn型拡散層10Aが設けられ、n−型エピタキシャル層2がコレクタ領域を構成することにより、トランジスタ25が形成されることになる。
【0031】
図3には示していないが、図4の等価回路図に示すように、トランジスタ25のベースとなるp型拡散層9Aとコレクタとなるエピタキシャル層2とは短絡している。レーザダイオード11のカソード11AはAuワイヤ8Aでチャンネルストッパーとなるn型拡散層8に結線されている。これにより、トランジスタ25のエミッタ−ベース間耐圧がレーザダイオード11の保護素子(保護回路)となる。
【0032】
(製造方法)
上記実施の形態1の場合と同様に、p型拡散層9Aおよびn型拡散層10Aはシリコンフォトダイオードチップ100Bの受光部となるp型拡散層3、チャンネルストッパとなるn型拡散層8と同時に形成される。
【0033】
エミッタ−ベース間電圧を2.5V〜3Vにするため、p型拡散層3およびp型拡散層9Aはイオン注入により形成される。不純物の注入条件としては、約1×1015ions/cm2以上のドーズ量で注入を行なう。
【0034】
(作用効果)
以上、本実施の形態によれば、シリコンフォトダイオードチップ100Bに、トランジスタ25のエミッタ−ベース間電圧のように、急峻な高電圧が印加されても電流が流れることで一定の電圧を保つ保護素子を形成し、また、この保護素子をレーザダイオード11に並列に結線することでレーザダイオード11に高電圧が印加されることを防ぎ、半導体レーザ装置の容積を増やさず、静電耐量を向上させることを可能としている。
【0035】
構造としては、シリコンフォトダイオードチップ100Bとトランジスタ25のエミッタ−ベース間とは一体になってアセンブリされている。これにより、Auワイヤ等で簡単に両者を結線することができるため、容量成分、抵抗成分がほとんど付加せず、静電気のような急峻な電圧印加に対しても応答するので、レーザダイオード11を破壊から守ることが可能となる。
【0036】
製造方法においては、従来のシリコンフォトダイオードチップ200の製造工程に対して製造工程数を増やすことなく、マスクパターンを変更することのみで、本実施の形態におけるシリコンフォトダイオードチップ100Bの製作を可能としている。
【0037】
なお、今回開示された各実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【0038】
【発明の効果】
本願発明によれば、製造工程数を増加させることなく、レーザダイオードに対して並列に保護素子としてツェナーダイオードまたはトランジスタのエミッタ−ベースを入れることで、静電気のような急峻な高電圧が印加してもその電圧を保護素子が吸収し、レーザダイオードの破壊を防ぐことができる。またこのような保護素子をつけることで、テスト時、バーンイン時、製品組み込み時、その他の電源ノイズ発生時においても、電源ノイズ発生に強い半導体レーザ装置を提供することが可能となる。
【図面の簡単な説明】
【図1】実施の形態1における半導体レーザ装置の断面構造図である。
【図2】実施の形態1における半導体レーザ装置の等価回路図である。
【図3】実施の形態2における半導体レーザ装置の断面構造図である。
【図4】実施の形態2における半導体レーザ装置の等価回路図である。
【図5】従来の技術における半導体レーザ装置の断面構造図である。
【図6】従来の技術における半導体レーザ装置の等価回路図である。
【図7】従来の技術における静電対策後の等価回路図である。
【図8】従来の技術における他の静電対策後の等価回路図である。
【符号の説明】
1 n型基板、2 n−型エピタキシャル層、3 p型拡散層、4 絶縁膜、5 Al電極、6 TiW/Au電極、7 接着層、8 n型拡散層、8A,10A Auワイヤ、9 p型拡散層、9A p型拡散層、10 n型拡散層、10A n型拡散層、11 レーザダイオード、11A カソード、11B アノード、20 ツェナーダイオード、12,13 コンタクトホール、25 トランジスタ、40 フォトダイオード、100A,100B シリコンフォトダイオードチップ。
Claims (5)
- シリコンフォトダイオードが設けられる半導体層の上面にレーザダイオードを配設し、前記レーザダイオードの後面から射出された光を前記シリコンフォトダイオードで受光して、前記レーザダイオードの前面から射出された光出力をモニタする半導体レーザ装置であって、
前記レーザダイオードの破壊を防止するため、前記レーザダイオードに対して並列に配置される保護素子を備えることを特長とする、半導体レーザ装置。 - 前記保護素子は、前記レーザダイオードと並列に接続されるツェナーダイオードであり、
前記ツェナーダイオードは、前記半導体層内に設けられることを特長とする、請求項1に記載の半導体レーザ装置。 - 前記保護素子は、前記レーザダイオードと並列に接続されるトランジスタのエミッタ−ベースであり、
前記トランジスタは、前記半導体層内に設けられることを特徴とする、請求項1に記載の半導体レーザ装置。 - シリコンフォトダイオードが設けられる半導体層の上面にレーザダイオードを配設し、前記レーザダイオードの後面から射出された光を前記シリコンフォトダイオードで受光して、前記レーザダイオードの前面から射出された光出力をモニタし、前記レーザダイオードの破壊を防止するため、前記レーザダイオードに対して並列に配置される保護素子としてのツェナーダイオードを前記半導体層内に備える半導体レーザ装置の製造方法であって、
前記ツェナーダイオードのアノード拡散層は、前記シリコンフォトダイオードのアノード拡散層と同時に形成され、
前記ツェナーダイオードのツェナー電圧制御層は、前記シリコンフォトダイオードのチャンネルストッパ拡散層と同時に形成されることを特長とする、半導体レーザ装置の製造方法。 - シリコンフォトダイオードが設けられる半導体層の上面にレーザダイオードを配設し、前記レーザダイオードの後面から射出された光を前記シリコンフォトダイオードで受光し、前記レーザダイオードの前面から射出された光出力をモニタし、前記レーザダイオードの破壊を防止するため、前記レーザダイオードに対して並列に配置される保護素子としてのトランジスタのエミッタ−ベースを前記半導体層内に備える半導体レーザ装置の製造方法であって、
前記トランジスタのベースは、前記シリコンフォトダイオードのアノード拡散層と同時に形成され、
前記トランジスタのエミッタは、前記シリコンフォトダイオードのチャンネルストッパ拡散層と同時に形成されることを特長とする、半導体レーザ装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002266506A JP2004103986A (ja) | 2002-09-12 | 2002-09-12 | 半導体レーザ装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002266506A JP2004103986A (ja) | 2002-09-12 | 2002-09-12 | 半導体レーザ装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004103986A true JP2004103986A (ja) | 2004-04-02 |
Family
ID=32265308
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002266506A Withdrawn JP2004103986A (ja) | 2002-09-12 | 2002-09-12 | 半導体レーザ装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004103986A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007027357A (ja) * | 2005-07-15 | 2007-02-01 | Showa Denko Kk | 半導体発光装置及び基板 |
JP2007226246A (ja) * | 2006-02-23 | 2007-09-06 | Samsung Electronics Co Ltd | 発光ダイオード基板とその製造方法、及びそれを用いた液晶表示装置 |
JP2007331098A (ja) * | 2006-06-14 | 2007-12-27 | Magnachip Semiconductor Ltd | Mems素子のパッケージ及びその製造方法 |
US7408203B2 (en) | 2004-04-17 | 2008-08-05 | Lg Electronics Inc. | Light emitting device and fabrication method thereof and light emitting system using the same |
-
2002
- 2002-09-12 JP JP2002266506A patent/JP2004103986A/ja not_active Withdrawn
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7408203B2 (en) | 2004-04-17 | 2008-08-05 | Lg Electronics Inc. | Light emitting device and fabrication method thereof and light emitting system using the same |
EP1587151A3 (en) * | 2004-04-17 | 2011-09-28 | LG Electronics, Inc. | Semiconductor light emitting device and fabrication method thereof |
US8263996B2 (en) | 2004-04-17 | 2012-09-11 | Lg Electronics Inc. | Light emitting device and fabrication method thereof and light emitting system using the same |
JP2007027357A (ja) * | 2005-07-15 | 2007-02-01 | Showa Denko Kk | 半導体発光装置及び基板 |
JP2007226246A (ja) * | 2006-02-23 | 2007-09-06 | Samsung Electronics Co Ltd | 発光ダイオード基板とその製造方法、及びそれを用いた液晶表示装置 |
JP2007331098A (ja) * | 2006-06-14 | 2007-12-27 | Magnachip Semiconductor Ltd | Mems素子のパッケージ及びその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR20020066393A (ko) | 반도체 led 소자 및 그 제조 방법 | |
JP2001203386A (ja) | 光生成能力を高めたiii−窒化物発光デバイス | |
KR960009180A (ko) | 정전 방전 보호 장치 및 그 제조 방법 | |
US20090283848A1 (en) | Photodiode Assembly With Improved Electrostatic Discharge Damage Threshold | |
CN100438054C (zh) | 光电二极管阵列及其制造方法和放射线检测器 | |
CN101373784B (zh) | 光电二极管阵列及其制造方法和放射线检测器 | |
JP4522531B2 (ja) | 半導体エネルギー検出素子 | |
JP2004103986A (ja) | 半導体レーザ装置およびその製造方法 | |
KR100698350B1 (ko) | 수광소자 및 그것을 구비한 광반도체장치 | |
JPH0828551B2 (ja) | アレイレーザ | |
JPH0795565B2 (ja) | 相補型mis集積回路の静電気保護装置 | |
JP2002314116A (ja) | Pin構造のラテラル型半導体受光素子 | |
US6028878A (en) | Laser diode array with built-in current and voltage surge protection | |
JP3877561B2 (ja) | 光半導体装置 | |
US20140061688A1 (en) | LED Structure | |
JP3504114B2 (ja) | 回路内蔵受光素子 | |
JP2005340517A (ja) | レーザモジュール | |
JP3763683B2 (ja) | 半導体装置 | |
JP2001320075A (ja) | フォトダイオード | |
JP2688521B2 (ja) | 自己保護型サイリスタ | |
JP2005150144A5 (ja) | ||
JPH05102602A (ja) | 半導体レーザ装置 | |
JPS60241250A (ja) | 半導体装置 | |
JPS6223465B2 (ja) | ||
JP3157377B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060110 |