JP2004079930A - 半導体材料、その製造方法、及びsoi型半導体基板 - Google Patents
半導体材料、その製造方法、及びsoi型半導体基板 Download PDFInfo
- Publication number
- JP2004079930A JP2004079930A JP2002241474A JP2002241474A JP2004079930A JP 2004079930 A JP2004079930 A JP 2004079930A JP 2002241474 A JP2002241474 A JP 2002241474A JP 2002241474 A JP2002241474 A JP 2002241474A JP 2004079930 A JP2004079930 A JP 2004079930A
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- antimony
- boron
- isotope
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
- Thin Film Transistor (AREA)
Abstract
【課題】フォノン散乱効果が小さく、熱伝導性に優れた半導体材料ならび半導体基板を提供する。
【解決手段】シリコン単結晶中にボロン、又はアンチモンをドーピングした半導体材料おいて、前記、ボロン、又はアンチモンの安定同位体のうち、その一つを同位体的に高純度にする。詳細には、ボロン、又はアンチモンについては、安定同位体の一つを同位体的に85.0%以上(ボロン)、65%以上(アンチモン)の高純度にすることである。
シリコン中の炭素の含有量は、10at%(原子パーセント)以上30at%(原子パーセント)以下にすることである。ボロン、又はアンチモンのドーピング濃度は、1×1010atoms/cm3以上1×1022atoms/cm3以下の範囲にすることである。
【選択図】 図1
【解決手段】シリコン単結晶中にボロン、又はアンチモンをドーピングした半導体材料おいて、前記、ボロン、又はアンチモンの安定同位体のうち、その一つを同位体的に高純度にする。詳細には、ボロン、又はアンチモンについては、安定同位体の一つを同位体的に85.0%以上(ボロン)、65%以上(アンチモン)の高純度にすることである。
シリコン中の炭素の含有量は、10at%(原子パーセント)以上30at%(原子パーセント)以下にすることである。ボロン、又はアンチモンのドーピング濃度は、1×1010atoms/cm3以上1×1022atoms/cm3以下の範囲にすることである。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
本発明は、半導体材料に係わり、特に放熱特性に優れた半導体装置(集積回路)用半導体材料及びその材料を用いた半導体基板(SOI基板)およびその製造方法に関するものである。
【0002】
【従来の技術】
半導体装置の高性能化のために、集積回路は微細化し、集積度が向上している。微細化集積回路では、動作中に温度が上昇する自己発熱現象が生じ、この温度上昇によって半導体装置の電気的特性に影響を与えることが問題となっている。例えば、ジュール加熱効果による配線抵抗の増大や半導体装置の長期的な信頼性を低下させる問題である。上記課題を解決するために種々の技法が開示されている。
【0003】
特開平5−21763号公報の明細書には、SOI構造半導体基板において、熱伝導率の大きい半導体基板が開示されている。窒化アルミニウム、炭化珪素、酸化ベリリウムの何れかから構成される半導体基板である。
【0004】
一方、Solid State Communications第115巻、243頁、2000年には、シリコン単結晶の同位体的な純度を高めると、シリコンの熱伝導率が、天然同位体存在比のシリコンと比較して高くなることが報告されている。シリコンの安定同位体には、質量数が27.9769(28Siと記す)、28.9764(29Siと記す)及び29.9737(30Siと記す)の3種類の安定同位体が、それぞれ、92.2297%(28Si)、4.6832%(29Si)、及び3.0872%(30Si)の割合で存在する。このうち、28Siの同位体存在比を99.8588%に高めることで、熱伝導率が天然同位体存在比のシリコンと比較して60%ほど向上する。シリコン半導体材料は、他の半導体材料に比べて高品質であり、バンドギャップの値が1.12eVで大きいため、接合のリーク電流も少ない。このため、同位体的に純度を高めたシリコンを半導体基板に応用することは、放熱特性にも優れ、半導体プロセス材料として最適である。炭化珪素半導体材料にあっては、シリコン半導体材料ほど優れた材料ではないが、熱伝導率が極めて良いため、放熱性の優れた材料である。このため、半導体装置用の基板として用いられている。
【0005】
なお、本明細書中における同位体的な純度とは、複数の同位体中の最も多い同位体の純度を指す。例えば、Siの場合、天然同位体ではおおよそ、28Si:92%、29Si:5%、30Si:3%であり、この場合は最も多い28Siを対象にして同位体の純度(92%)とし、同位体の比率を変化させ28Si:30%、29Si:60%、30Si:10%の場合は最も多い29Siを対象にして同位体の純度(60%)とする。
【0006】
【発明が解決しようとする課題】
上記のように、同位体的に高純度なシリコン半導体材料や炭化珪素半導体材料を基板に用いることにより、基板の熱伝導性が向上し、半導体装置の動作時における自己発熱現象が低減される。集積回路の微細化、高集積化が益々進むにつれて、更に熱伝導率が優れた半導体材料が必要である。しかし、シリコン半導体中にドーピングされる僅かな不純物元素の存在によって、局在フォノンが形成され、熱伝導率が低下する問題があった。炭化珪素半導体材料については、更に熱伝導率を向上させることが課題であった。
本発明は、上記事情を考慮してなされたものであり、その目的は、半導体装置の動作の高速化、省電力化等、高性能半導体装置を作成するための半導体材料及びその材料を用いた半導体基板を提供することである。
【0007】
【課題を解決するための手段】
第1の本発明は、シリコン単結晶材料に、ボロン又はアンチモンをドーピングした半導体材料であって、前記ボロン又はアンチモンは同位体的な純度を高めたものであることを特徴とする半導体材料である。
【0008】
前記第1の本発明において、前記ボロンの同位体的な純度は、85.0%以上であることが望ましい。また、前記アンチモンの同位体的な純度は、65.0%以上であることが望ましい。
【0009】
また、前記第1の本発明において、前記ボロンまたはアンチモンのドーピング濃度が、1×1010atoms/cm3以上1×1022atoms/cm3以下であることが好ましい。さらに、前記第1の本発明において、前記シリコン単結晶材料に、ボロンまたはアンチモンの他に炭素、酸素のいずれかをドーピングすることもできる。
【0010】
第2の本発明は、絶縁層と、この絶縁層に隣接するシリコン層とを具備するSOI基板であって、
前記シリコン層は、同位体的な純度を高めたボロン又はアンチモンがドーピングされていることを特徴とするSOI基板である。
【0011】
さらに第3の本発明は、シリコン単結晶材料に、ボロン又はアンチモンをドーピングする半導体材料の製造方法において、同位体的に純度を高めたボロン又はアンチモンをドーピングすることを特徴とするシリコン単結晶材料の製造方法である。
【0012】
本発明は、上記目的を達成するためになされたものであり、以下のような知見に基づいてなされたものである。
即ち、本発明は、シリコン単結晶からなる半導体装置材料の放熱性を改善するためには、シリコン単結晶材料に含まれるボロン、又はアンチモンについては、安定同位体の一つを同位体的に85.0%以上(ボロン)、または65%以上(アンチモン)の高純度にすればよいことを知得し、発明を完成するに至ったものである。
【0013】
一般に、結晶中の熱伝導は、フォノン、フォトン、自由電子、ホールなどによって引き起こされる現象である。金属の熱伝導は、主に自由電子の伝搬によって決まる。絶縁体や半導体の場合は、主にフォノンの伝搬によって決まる。フォノンによる熱伝導の場合、通常の結晶における熱伝導率が有限となる原因の一つは、同位体によるフォノン散乱である。従って、結晶を構成するすべての原子の質量が同一であれば、フォノン散乱が排除され、熱伝導が向上する。
【0014】
本発明者の研究によれば、シリコン単結晶にドーピングする元素であるボロン、又はアンチモンの同位体的な純度を高めた半導体材料は、熱伝導率が大きく向上することを確認した。更に、ドーピング元素の同位体的な純度を高めるだけでなく、シリコンの同位体的な純度を99.90%以上にし、且つ、シリコン中の酸素濃度を1×1018atoms/cm3以下にすることで、熱伝導率が更に向上することも見出した。
シリコン単結晶に炭素をドーピングした半導体材料において、シリコンまたは炭素のいずれかの元素の同位体的な純度を99.50%以上に高めた半導体材料、或いはシリコンと炭素の両方の元素の同位体的な純度を99.50%以上に高めた半導体材料(SiC半導体材料)は、天然同位体存在比で構成される半導体材料よりも熱伝導率が大幅に向上することを見出した。
【0015】
上記現象は、シリコン中の不純物元素、それが僅かであっても、その元素が局在フォノンを形成するために、熱伝導率の低下が起こるからである。
又、上記半導体材料が薄膜であるとき、フォノン散乱による電子移動度の低下現象が抑制されることも判った。
【0016】
【発明の実施の形態】
以下、本発明の実施形態につき、実施例を基づき、図面を参照して説明する。
【0017】
(実施例1)
図1は本発明に係わる半導体基板の一実施例の構成を示した断面図である。面方位(100)、抵抗率5mWcm、p導電型、厚さ600μm、直径6インチのウェーハ(チョコラルスキー法で得られたウェーハ=CZウェーハ)1において、ウェーハ表面の金属不純物や有機化合物汚染を除去するために、薬液洗浄により洗浄化処理を行った。次に、ウェーハ1の内部に十分なIG能(Intrinsic Gettering)を付与するために、1200℃で1時間の熱処理を還元性雰囲気ガス、或いは不活性ガス雰囲気中で行った。上記ウェーハ1の表面にエピタキシャル成長プロセスにて、エピタキシャル膜2を5μm成長させた。ここで、原料ガスには、モノシランガス(SiH4)を用いた。モノシランガスの他に、ジクロロシランガス(SiH2Cl2)等、他のシラン系ガスを用いても良い。n型のドーピング用ガスとして、同位体分離を行った水素化アンチモンガス(121SbH3)を用いた。原料ガスとして、同位体質量分離を行ったモノシランガス(28SiH4)を使用してエピタキシャル成長も行った。同位体質量分離を行ったモノシランガスの他に、同位体質量分離を行ったジクロロシランガス(28SiH2Cl2)等、他のシラン系ガスを用いても良い。本実施例で作成したエピタキシャルウェーハの構成を表1に示す。上記により作成したエピタキシャルウェーハのエピタキシャル層における室温での熱伝導率を熱物性顕微鏡(サーマルマイクロスコープ)により測定した。熱伝導率の同位体的純度依存性の測定結果を図2に示す。質量数が121のアンチモン(121Sb)の同位体存在比が高くなるにつれて、熱伝導率が向上することがわかる。具体的は母体であるシリコンに同位体的な純度を高めなく(A群)とも、121Sbの同位体存在比が65%以上で熱伝導率が200W/mK以上になり、85%以上では、熱伝導率が230W/mK程度でほぼ一定になることが判った。123Sbの同位体存在比依存性について同様な実験を行った結果も、同位体存在比が85%以上で、熱伝導率が200W/mK程度でほぼ一定となることが示された。図2におけるシリコンエピタキシャル層の同位体組成とドーピングしたアンチモンの同位体組成は表1に示す通りである。
【0018】
【表1】
【0019】
なお、上記表1のA群の試料と比較してB群の試料の方が、熱伝導率の値が大きいのは、母材であるシリコンも同位体的な純度を高めたからである。
【0020】
p型のドーパント用ガスとして、同位体質量分離を行ったジボランガス(10B2H6、或いは11B2H6)を用いて、上記と同様の実験を行った結果でも、10B、或いは11Bの同位体存在比が85%以上で、熱伝導率がほぼ一定となることが判った。
【0021】
アンチモン、或いはボロンのドーピング濃度が、1×1010atoms/cm3未満では、半導体装置用の半導体材料として良好な電気的特性が得られない。又、上記元素の濃度が1×1022atoms/cm3を超えると、シリコン単結晶材料中に結晶欠陥が発生するため好ましくない。従って、ドーピング元素の濃度は、1×1010atoms/cm3以上1×1022atoms/cm3以下にする必要がある。
シリコン単結晶中の酸素濃度は、半導体装置の製造における熱処理プロセスにおいて、転移等結晶欠陥の発生の原因となるため、8×1017atoms/cm3以下である必要がある。
【0022】
(実施例2)
炭化珪素の第1の製造方法を説明する。面方位(100)、抵抗率5Wcm、p導電型、厚さ600μm、直径6インチのシリコンウェーハを用意した。ウェーハは、同位体的に高純度なシリコンから成るものである。上記ウェーハ表面の金属不純物や有機化合物汚染を除去するために、薬液洗浄により洗浄化処理を行った。次に、ウェーハの内部に十分なIG能(Intrinsic Gettering)を付与するために、1200℃で1時間の熱処理を還元性雰囲気ガス、或いは不活性ガス雰囲気中で行った。次に、ウェーハを炭化珪素製造用の真空装置内に配置し、アセチレンガス等の炭素源をウェーハの表面に供給して、ウェーハをランプ加熱、或いは紫外線光を照射して、500℃以上に加熱した。炭素源となるガスは、同位体質量分離を行った12C、或いは13Cを含むガスを用いた。
【0023】
炭化珪素の第2の製造方法を説明する。同位体的に高純度なシリコン(例えば、28Si(99.9473%)、29Si(0.05109%)、30Si(0.00161%))のインゴットと、同位体的に高純度な炭素(例えば、12C(99.95%)、13C(0.05%))から成るインゴットを用意した。次に、両方のインゴットを適量配合し、不活性ガス雰囲気中でアーク溶解して、炭化珪素を形成した。
【0024】
炭化珪素の第3の製造方法を説明する。炭化珪素の第1の製造方法で説明したウェーハと同様の、同位体的に高純度で、ウェーハ表面の金属汚染や有機物汚染を除去し、ウェーハの内部に十分なIG能(Intrinsic Gettering)を付与したウェーハを用意した。次に、上記ウェーハを室温以上に加熱しながら、同位体的に高純度の炭素を含む単原子イオン、分子イオン、或いはクラスターイオン(例えば、12C+、13C+、12CH4 +、13CH4 +、12C60 +、或いは13C60 +)をウェーハ表面に照射して炭化珪素を形成した。ウェーハを加熱する理由は、炭化珪素を効率的に生成するためである。
【0025】
上記のようにして製造した炭化珪素材料の熱伝導率について、炭素の同位体存在比依存性を評価した結果を図3に示す。熱伝導率の測定には、レーザフラッシュ法、並びに熱物性顕微鏡(サーマルマイクロスコープ)を用いた。同位体存在比が85%以上で、ほぼ一定となることが示された。これは、同位体的な純度を高めることで、フォノン散乱が減少したために熱伝導率が向上したためであるとこが考えられる。
次に、炭化珪素材料の熱伝導率について、炭素含有量依存性を評価した。評価結果を図4に示す。図4の結果より、炭素含有量は、10at%(原子パーセント)以上30at%(原子パーセント)以下の範囲が最適であることが判る。
【0026】
(実施例3)
SOI技術は、半導体基板上に形成された絶縁膜上に半導体薄膜層を形成し、その半導体薄膜層上に集積回路を形成する技術である。上記絶縁膜には、通常シリコン酸化膜が採用されている。SOI技術では、絶縁膜層を配置することで、シリコン層に吸収される電流の量を減らし、トランジスタ間を流れる信号量を増加させることができる。同じクロック周波数で動作する半導体装置に比べて、SOI型半導体装置は、高速動作、省電力化を図ることができる。しかし、天然同位体比を有するシリコンの熱伝導率が148W/mK(室温)であるのに対して、シリコン酸化膜の熱伝導率は、1.35W/mK(室温)であるため、集積回路を形成する半導体層に、動作時に発生する熱が蓄積され、配線抵抗の増大等、電気的特性に影響を与える問題があった。
本実施例では、絶縁膜上部の半導体層を構成する原子を同位体的に高純度化した検討例を示す。
【0027】
まず、SOI型ウェーハの製造方法を説明する。図5は、第1の製造方法の各工程(a)〜(c)の断面図である。活性側シリコンウェーハ3と、これを支持して基台となる支持基板側シリコンウェーハ5を直接接着法で貼り合わせて一体化する方法である。活性層側シリコン基板(天然同位体比で構成されるシリコンウェーハ)として、面方位(100)、n型、抵抗率5〜10Wcm、厚さ625mmのシリコンウェーハの表面に、n型で同位体的に高純度のシリコン層11(28Siの同位体存在比が99.9473%)をエピタキシャル成長プロセスにより形成する。原料ガスには、同位体質量分離を行ったモノシランガス(28SiH4)を用いた。ドーパント用ガスには、フォスフィン(PH3)を用いた。活性層側シリコン基板を支持して土台となる支持基板側シリコンウェーハ5を用意し、支持基板側シリコンウェーハ5の接着側の鏡面にリンをイオン注入(50keV、1.5´1012ion/cm2)した後、アニール処理を行い、n型不純物の高濃度層4を形成する。次に、熱酸化法により、活性層シリコンウェーハの接着面側の鏡面に、膜厚が0.03〜0.05mmの酸化シリコン膜6、7を形成する。同様に、支持基板側シリコンウェーハの接着側の鏡面にも、熱酸化法により、膜厚が0.03〜0.05mmの酸化シリコン8を形成する。次に、これらの両ウェーハの酸化シリコン膜同士を密着させ、1000℃〜1300℃、2〜5時間の熱処理を行い、活性層側ウェーハと支持基板側ウェーハの両者を貼り合わせた接着ウェーハができる。なお、2枚のウェーハを張り合わせる際、張り合わせる面を再度研磨し、鏡面にしておくことが好ましく、さらに貼り合せる時の雰囲気は清浄な状態が好ましい。
最後に、活性層側シリコンウェーハの天然同位体存在比で構成されるシリコン領域をグラインダ研削により除去し、更に鏡面研磨加工を行って仕上げた。
【0028】
第2の製造方法は、エピタキシャル成長プロセスにより形成する方法である。まず、面方位(100)、n型、抵抗率5〜10Wcm、厚さ625mmのシリコン基板(天然同位体比で構成されるシリコンウェーハ)17を用意する。上記シリコンウェーハ17の表面に、熱酸化法により、膜厚が0.1mmのシリコン酸化膜16を形成する。次に、上記シリコン酸化膜16の表面に、化学気相成長法により、n型で同位体的に高純度のシリコン層(28Siの同位体存在比が99.9473%)15を形成する。原料ガスには、同位体質量分離を行ったモノシランガス(28SiH4)を用いた。ドーパント用ガスには、フォスフィン(PH3)を用いた。最後に、上部のシリコン層の表面を鏡面研磨して、平均二乗表面粗さが0.3nm以下になるようにした。
【0029】
上記のようにして製造した絶縁層(シリコン酸化膜)12、16の上部のシリコン層が同位体的に高純度のシリコン(28Si(99.947%)、29Si(0.0514%)、30Si(0.00169%))11、15で形成されているものと、天然同位体比のシリコン(28Si(92.21%)、29Si(4.70%)、30Si(3.09%))で形成されている2種類のSOI型半導体基板に、extension型MOSFETを形成し、動作時の基板表面の格子温度分布を計算機シミュレーションにより評価した。解析に用いたデバイス構造を図7と8に示す。図7は、集積回路を形成する活性層が同位体的に高純度のシリコン及びドーパント元素から構成されているデバイス構造の断面図である。図8は、集積回路を形成する活性層が天然同位体比のシリコン及びドーパント元素から構成されているデバイス構造の断面図である。図7、8ともに、ゲート電極長140nm、基板濃度3´1017cm− 3、ソース/ドレイン領域にはコバルトシリサイド、ソース/ドレイン電極にはタングステン、STIによる素子分離領域と保護膜にはシリコン酸化膜を用いた。絶縁層(シリコン酸化膜層)の厚さは100nmであった。なお、図7及び8において、18はタングステンから成るソース/ドレイン電極、19は酸化膜、20はn+型ポリシリコン電極、21はゲート酸化膜、22はn+型ソース/ドレイン領域、23は酸化層、24はコバルトシリサイド膜、25は同位体的に高純度なシリコンで形成される領域、26はバリア酸化膜、27は天然同位体存在比のシリコンで形成される領域である。
【0030】
基板表面の温度分布の解析結果を図9に示す。図9から明らかなように、絶縁層上部のシリコン層を同位体的に高純度にすることで、基板表面の格子温度の上昇が抑制されることが判った。
【0031】
更に、本発明者らが尖鋭研究を行った結果、本発明のSOI型基板では、基板表面の格子温度の上昇を抑制できる効果だけでなく、次のような優れた効果も確認された。以下、その効果を説明する。
本実施例の効果を説明するSOI MOSFETの断面図を図10に示す。半導体装置の性能に直接関係する重要な物理量の一つにキャリアの移動度がある。移動度は、キャリアの散乱によって決まるが、シリコン基板の散乱で重要な機構は、フォノンによる散乱である。フォノンは、温度とともに大きくなり、フォノンによる移動度は、絶対温度をTとすると、T− 3/2で減少する。上記現象が顕著に現れるのは、反転層33の膜厚が50nm以下になる場合で、電子の移動度が減少する。これは、フォノンによる散乱で、電子がトラップされるためであることが考えられている。バリア絶縁膜(シリコン酸化膜)上部のシリコン層を母材元素及びドーパント元素ともに、同位体的に高純度化したSOI MOSFETと天然同位体比の母材およびドーパントから成るSOI MOSFETの反転層33における実効電場に対する電子の実効移動度(meff)を測定した。なお、図10において、28はアルミニウム電極、29はポリシリコンゲート電極、30はn+型ソース領域、31はゲート酸化膜、32はn+型ドレイン領域、33はシリコン薄膜(反転層)、34はバリア酸化膜である。
【0032】
上記の電子の実効移動度(meff)は、数1式より、線形領域でのドレインコンダクタンス(gd)から決定した。
【0033】
【数1】
【0034】
LとWは、それぞれチャネル長とチャネル幅で、ともに50mmであった。qは素電荷量である。表面キャリア濃度(Ns(Vg))は、数2式より、ゲートチャネルキャパシタンス(Cgs(Vg))から求めた。
【0035】
【数2】
【0036】
実効電場の値は、数3式、数4式、及び数5式から求めた。
【0037】
【数3】
【0038】
【数4】
【0039】
【数5】
【0040】
上記数3式、数4式、及び数5式において、eSiはシリコンの誘電率である。Ndplは空乏層の単位表面積当たりの電荷である。Nsは反転層の単位表面積当たりの電荷である。fBはバルクのフェルミエネルギーである。Nsubは基板の不純物濃度である。kBはボルツマン定数である。niは真性キャリア濃度である。
【0041】
以上のようにして求めた電子の実効移動度(meff)の結果を図11に示す。図11から明らかなように、本発明のSOI MOSFETは、従来技術のSOI MOSFETと比較して、電子の実効移動度(meff)が低減することがないことが示された。このため、スイッチングスピードも向上することが判った。
【0042】
【発明の効果】
上述した本発明のように、シリコン単結晶中にボロン、又はアンチモンをドーピングした半導体材料において、前記ボロン、又はアンチモンの安定同位体のうち、その一つを同位体的に高純度にすることにより、その半導体材料の熱伝導率が大きく向上する。
【図面の簡単な説明】
【図1】本発明の第1の実施例に係わる半導体ウェーハの断面図。
【図2】本発明の第1の実施例に係わる半導体ウェーハの熱伝導率について、アンチモンの同位体存在比依存性を示す図で。
【図3】本発明の第2の実施例に係わる炭化珪素半導体材料の熱伝導率について、炭素(12C)の同位体存在依存性を示す図。
【図4】本発明の第2の実施例に係わる炭化珪素半導体材料の熱伝導率について、炭素(12C)の含有量依存性を示す図。
【図5】本発明の第3の実施例に係わるSOI型半導体ウェーハの第1の製造工程を示す図。
【図6】本発明の第3の実施例に係わるSOI型半導体ウェーハの第2の製造工程により形成したSOI型半導体ウェーハの断面図を示す図。
【図7】本発明の第3の実施例に係わるSOI型半導体ウェーハを用いた半導体装置の断面図を示す図。
【図8】本発明の第3の実施例に係わるSOI型半導体ウェーハを用いた半導体装置の断面図を示す図。
【図9】図7および図8に示す半導体装置を動作させたときの、基板表面の格子温度分布を示す図。
【図10】本発明の第3の実施例に係わるSOI型半導体ウェーハを用いた半導体装置の断面図を示す図。
【図11】図10に示す半導体装置を動作させたときの、実効電場に対する電子の実効移動度を示す図。
【符号の説明】
1・・・CZシリコンウェーハ
2・・・同位体的に高純度なドーピング元素を含有するエピタキシャル層
3・・・活性層側シリコンウェーハ
4、9、13・・・n型不純物の高濃度層
5、10、14・・・支持基板側シリコンウェーハ
6・・・酸化膜
7・・・酸化膜
8・・・酸化膜
11・・・同位体的に高純度なドーピング元素を含有する同位体的に高純度なシリコンエピタキシャル層
12・・・酸化膜
15・・・n型で、同位体的に高純度なシリコンエピタキシャル層
16・・・酸化膜
17・・・CZシリコンウェーハ
18・・・タングステンから成るソース/ドレイン電極
19・・・酸化膜
20・・・n+型ポリシリコン電極
21・・・ゲート酸化膜
22・・・n+型ソース/ドレイン領域
23・・・酸化層
24・・・コバルトシリサイド膜
25・・・同位体的に高純度なシリコンで形成される領域
26・・・バリア酸化膜
27・・・天然同位体存在比のシリコンで形成される領域
28・・・アルミニウム電極
29・・・ポリシリコンゲート電極
30・・・n+型ソース領域
31・・・ゲート酸化膜
32・・・n+型ドレイン領域
33・・・シリコン薄膜(反転層)
34・・・バリア酸化膜
【発明の属する技術分野】
本発明は、半導体材料に係わり、特に放熱特性に優れた半導体装置(集積回路)用半導体材料及びその材料を用いた半導体基板(SOI基板)およびその製造方法に関するものである。
【0002】
【従来の技術】
半導体装置の高性能化のために、集積回路は微細化し、集積度が向上している。微細化集積回路では、動作中に温度が上昇する自己発熱現象が生じ、この温度上昇によって半導体装置の電気的特性に影響を与えることが問題となっている。例えば、ジュール加熱効果による配線抵抗の増大や半導体装置の長期的な信頼性を低下させる問題である。上記課題を解決するために種々の技法が開示されている。
【0003】
特開平5−21763号公報の明細書には、SOI構造半導体基板において、熱伝導率の大きい半導体基板が開示されている。窒化アルミニウム、炭化珪素、酸化ベリリウムの何れかから構成される半導体基板である。
【0004】
一方、Solid State Communications第115巻、243頁、2000年には、シリコン単結晶の同位体的な純度を高めると、シリコンの熱伝導率が、天然同位体存在比のシリコンと比較して高くなることが報告されている。シリコンの安定同位体には、質量数が27.9769(28Siと記す)、28.9764(29Siと記す)及び29.9737(30Siと記す)の3種類の安定同位体が、それぞれ、92.2297%(28Si)、4.6832%(29Si)、及び3.0872%(30Si)の割合で存在する。このうち、28Siの同位体存在比を99.8588%に高めることで、熱伝導率が天然同位体存在比のシリコンと比較して60%ほど向上する。シリコン半導体材料は、他の半導体材料に比べて高品質であり、バンドギャップの値が1.12eVで大きいため、接合のリーク電流も少ない。このため、同位体的に純度を高めたシリコンを半導体基板に応用することは、放熱特性にも優れ、半導体プロセス材料として最適である。炭化珪素半導体材料にあっては、シリコン半導体材料ほど優れた材料ではないが、熱伝導率が極めて良いため、放熱性の優れた材料である。このため、半導体装置用の基板として用いられている。
【0005】
なお、本明細書中における同位体的な純度とは、複数の同位体中の最も多い同位体の純度を指す。例えば、Siの場合、天然同位体ではおおよそ、28Si:92%、29Si:5%、30Si:3%であり、この場合は最も多い28Siを対象にして同位体の純度(92%)とし、同位体の比率を変化させ28Si:30%、29Si:60%、30Si:10%の場合は最も多い29Siを対象にして同位体の純度(60%)とする。
【0006】
【発明が解決しようとする課題】
上記のように、同位体的に高純度なシリコン半導体材料や炭化珪素半導体材料を基板に用いることにより、基板の熱伝導性が向上し、半導体装置の動作時における自己発熱現象が低減される。集積回路の微細化、高集積化が益々進むにつれて、更に熱伝導率が優れた半導体材料が必要である。しかし、シリコン半導体中にドーピングされる僅かな不純物元素の存在によって、局在フォノンが形成され、熱伝導率が低下する問題があった。炭化珪素半導体材料については、更に熱伝導率を向上させることが課題であった。
本発明は、上記事情を考慮してなされたものであり、その目的は、半導体装置の動作の高速化、省電力化等、高性能半導体装置を作成するための半導体材料及びその材料を用いた半導体基板を提供することである。
【0007】
【課題を解決するための手段】
第1の本発明は、シリコン単結晶材料に、ボロン又はアンチモンをドーピングした半導体材料であって、前記ボロン又はアンチモンは同位体的な純度を高めたものであることを特徴とする半導体材料である。
【0008】
前記第1の本発明において、前記ボロンの同位体的な純度は、85.0%以上であることが望ましい。また、前記アンチモンの同位体的な純度は、65.0%以上であることが望ましい。
【0009】
また、前記第1の本発明において、前記ボロンまたはアンチモンのドーピング濃度が、1×1010atoms/cm3以上1×1022atoms/cm3以下であることが好ましい。さらに、前記第1の本発明において、前記シリコン単結晶材料に、ボロンまたはアンチモンの他に炭素、酸素のいずれかをドーピングすることもできる。
【0010】
第2の本発明は、絶縁層と、この絶縁層に隣接するシリコン層とを具備するSOI基板であって、
前記シリコン層は、同位体的な純度を高めたボロン又はアンチモンがドーピングされていることを特徴とするSOI基板である。
【0011】
さらに第3の本発明は、シリコン単結晶材料に、ボロン又はアンチモンをドーピングする半導体材料の製造方法において、同位体的に純度を高めたボロン又はアンチモンをドーピングすることを特徴とするシリコン単結晶材料の製造方法である。
【0012】
本発明は、上記目的を達成するためになされたものであり、以下のような知見に基づいてなされたものである。
即ち、本発明は、シリコン単結晶からなる半導体装置材料の放熱性を改善するためには、シリコン単結晶材料に含まれるボロン、又はアンチモンについては、安定同位体の一つを同位体的に85.0%以上(ボロン)、または65%以上(アンチモン)の高純度にすればよいことを知得し、発明を完成するに至ったものである。
【0013】
一般に、結晶中の熱伝導は、フォノン、フォトン、自由電子、ホールなどによって引き起こされる現象である。金属の熱伝導は、主に自由電子の伝搬によって決まる。絶縁体や半導体の場合は、主にフォノンの伝搬によって決まる。フォノンによる熱伝導の場合、通常の結晶における熱伝導率が有限となる原因の一つは、同位体によるフォノン散乱である。従って、結晶を構成するすべての原子の質量が同一であれば、フォノン散乱が排除され、熱伝導が向上する。
【0014】
本発明者の研究によれば、シリコン単結晶にドーピングする元素であるボロン、又はアンチモンの同位体的な純度を高めた半導体材料は、熱伝導率が大きく向上することを確認した。更に、ドーピング元素の同位体的な純度を高めるだけでなく、シリコンの同位体的な純度を99.90%以上にし、且つ、シリコン中の酸素濃度を1×1018atoms/cm3以下にすることで、熱伝導率が更に向上することも見出した。
シリコン単結晶に炭素をドーピングした半導体材料において、シリコンまたは炭素のいずれかの元素の同位体的な純度を99.50%以上に高めた半導体材料、或いはシリコンと炭素の両方の元素の同位体的な純度を99.50%以上に高めた半導体材料(SiC半導体材料)は、天然同位体存在比で構成される半導体材料よりも熱伝導率が大幅に向上することを見出した。
【0015】
上記現象は、シリコン中の不純物元素、それが僅かであっても、その元素が局在フォノンを形成するために、熱伝導率の低下が起こるからである。
又、上記半導体材料が薄膜であるとき、フォノン散乱による電子移動度の低下現象が抑制されることも判った。
【0016】
【発明の実施の形態】
以下、本発明の実施形態につき、実施例を基づき、図面を参照して説明する。
【0017】
(実施例1)
図1は本発明に係わる半導体基板の一実施例の構成を示した断面図である。面方位(100)、抵抗率5mWcm、p導電型、厚さ600μm、直径6インチのウェーハ(チョコラルスキー法で得られたウェーハ=CZウェーハ)1において、ウェーハ表面の金属不純物や有機化合物汚染を除去するために、薬液洗浄により洗浄化処理を行った。次に、ウェーハ1の内部に十分なIG能(Intrinsic Gettering)を付与するために、1200℃で1時間の熱処理を還元性雰囲気ガス、或いは不活性ガス雰囲気中で行った。上記ウェーハ1の表面にエピタキシャル成長プロセスにて、エピタキシャル膜2を5μm成長させた。ここで、原料ガスには、モノシランガス(SiH4)を用いた。モノシランガスの他に、ジクロロシランガス(SiH2Cl2)等、他のシラン系ガスを用いても良い。n型のドーピング用ガスとして、同位体分離を行った水素化アンチモンガス(121SbH3)を用いた。原料ガスとして、同位体質量分離を行ったモノシランガス(28SiH4)を使用してエピタキシャル成長も行った。同位体質量分離を行ったモノシランガスの他に、同位体質量分離を行ったジクロロシランガス(28SiH2Cl2)等、他のシラン系ガスを用いても良い。本実施例で作成したエピタキシャルウェーハの構成を表1に示す。上記により作成したエピタキシャルウェーハのエピタキシャル層における室温での熱伝導率を熱物性顕微鏡(サーマルマイクロスコープ)により測定した。熱伝導率の同位体的純度依存性の測定結果を図2に示す。質量数が121のアンチモン(121Sb)の同位体存在比が高くなるにつれて、熱伝導率が向上することがわかる。具体的は母体であるシリコンに同位体的な純度を高めなく(A群)とも、121Sbの同位体存在比が65%以上で熱伝導率が200W/mK以上になり、85%以上では、熱伝導率が230W/mK程度でほぼ一定になることが判った。123Sbの同位体存在比依存性について同様な実験を行った結果も、同位体存在比が85%以上で、熱伝導率が200W/mK程度でほぼ一定となることが示された。図2におけるシリコンエピタキシャル層の同位体組成とドーピングしたアンチモンの同位体組成は表1に示す通りである。
【0018】
【表1】
【0019】
なお、上記表1のA群の試料と比較してB群の試料の方が、熱伝導率の値が大きいのは、母材であるシリコンも同位体的な純度を高めたからである。
【0020】
p型のドーパント用ガスとして、同位体質量分離を行ったジボランガス(10B2H6、或いは11B2H6)を用いて、上記と同様の実験を行った結果でも、10B、或いは11Bの同位体存在比が85%以上で、熱伝導率がほぼ一定となることが判った。
【0021】
アンチモン、或いはボロンのドーピング濃度が、1×1010atoms/cm3未満では、半導体装置用の半導体材料として良好な電気的特性が得られない。又、上記元素の濃度が1×1022atoms/cm3を超えると、シリコン単結晶材料中に結晶欠陥が発生するため好ましくない。従って、ドーピング元素の濃度は、1×1010atoms/cm3以上1×1022atoms/cm3以下にする必要がある。
シリコン単結晶中の酸素濃度は、半導体装置の製造における熱処理プロセスにおいて、転移等結晶欠陥の発生の原因となるため、8×1017atoms/cm3以下である必要がある。
【0022】
(実施例2)
炭化珪素の第1の製造方法を説明する。面方位(100)、抵抗率5Wcm、p導電型、厚さ600μm、直径6インチのシリコンウェーハを用意した。ウェーハは、同位体的に高純度なシリコンから成るものである。上記ウェーハ表面の金属不純物や有機化合物汚染を除去するために、薬液洗浄により洗浄化処理を行った。次に、ウェーハの内部に十分なIG能(Intrinsic Gettering)を付与するために、1200℃で1時間の熱処理を還元性雰囲気ガス、或いは不活性ガス雰囲気中で行った。次に、ウェーハを炭化珪素製造用の真空装置内に配置し、アセチレンガス等の炭素源をウェーハの表面に供給して、ウェーハをランプ加熱、或いは紫外線光を照射して、500℃以上に加熱した。炭素源となるガスは、同位体質量分離を行った12C、或いは13Cを含むガスを用いた。
【0023】
炭化珪素の第2の製造方法を説明する。同位体的に高純度なシリコン(例えば、28Si(99.9473%)、29Si(0.05109%)、30Si(0.00161%))のインゴットと、同位体的に高純度な炭素(例えば、12C(99.95%)、13C(0.05%))から成るインゴットを用意した。次に、両方のインゴットを適量配合し、不活性ガス雰囲気中でアーク溶解して、炭化珪素を形成した。
【0024】
炭化珪素の第3の製造方法を説明する。炭化珪素の第1の製造方法で説明したウェーハと同様の、同位体的に高純度で、ウェーハ表面の金属汚染や有機物汚染を除去し、ウェーハの内部に十分なIG能(Intrinsic Gettering)を付与したウェーハを用意した。次に、上記ウェーハを室温以上に加熱しながら、同位体的に高純度の炭素を含む単原子イオン、分子イオン、或いはクラスターイオン(例えば、12C+、13C+、12CH4 +、13CH4 +、12C60 +、或いは13C60 +)をウェーハ表面に照射して炭化珪素を形成した。ウェーハを加熱する理由は、炭化珪素を効率的に生成するためである。
【0025】
上記のようにして製造した炭化珪素材料の熱伝導率について、炭素の同位体存在比依存性を評価した結果を図3に示す。熱伝導率の測定には、レーザフラッシュ法、並びに熱物性顕微鏡(サーマルマイクロスコープ)を用いた。同位体存在比が85%以上で、ほぼ一定となることが示された。これは、同位体的な純度を高めることで、フォノン散乱が減少したために熱伝導率が向上したためであるとこが考えられる。
次に、炭化珪素材料の熱伝導率について、炭素含有量依存性を評価した。評価結果を図4に示す。図4の結果より、炭素含有量は、10at%(原子パーセント)以上30at%(原子パーセント)以下の範囲が最適であることが判る。
【0026】
(実施例3)
SOI技術は、半導体基板上に形成された絶縁膜上に半導体薄膜層を形成し、その半導体薄膜層上に集積回路を形成する技術である。上記絶縁膜には、通常シリコン酸化膜が採用されている。SOI技術では、絶縁膜層を配置することで、シリコン層に吸収される電流の量を減らし、トランジスタ間を流れる信号量を増加させることができる。同じクロック周波数で動作する半導体装置に比べて、SOI型半導体装置は、高速動作、省電力化を図ることができる。しかし、天然同位体比を有するシリコンの熱伝導率が148W/mK(室温)であるのに対して、シリコン酸化膜の熱伝導率は、1.35W/mK(室温)であるため、集積回路を形成する半導体層に、動作時に発生する熱が蓄積され、配線抵抗の増大等、電気的特性に影響を与える問題があった。
本実施例では、絶縁膜上部の半導体層を構成する原子を同位体的に高純度化した検討例を示す。
【0027】
まず、SOI型ウェーハの製造方法を説明する。図5は、第1の製造方法の各工程(a)〜(c)の断面図である。活性側シリコンウェーハ3と、これを支持して基台となる支持基板側シリコンウェーハ5を直接接着法で貼り合わせて一体化する方法である。活性層側シリコン基板(天然同位体比で構成されるシリコンウェーハ)として、面方位(100)、n型、抵抗率5〜10Wcm、厚さ625mmのシリコンウェーハの表面に、n型で同位体的に高純度のシリコン層11(28Siの同位体存在比が99.9473%)をエピタキシャル成長プロセスにより形成する。原料ガスには、同位体質量分離を行ったモノシランガス(28SiH4)を用いた。ドーパント用ガスには、フォスフィン(PH3)を用いた。活性層側シリコン基板を支持して土台となる支持基板側シリコンウェーハ5を用意し、支持基板側シリコンウェーハ5の接着側の鏡面にリンをイオン注入(50keV、1.5´1012ion/cm2)した後、アニール処理を行い、n型不純物の高濃度層4を形成する。次に、熱酸化法により、活性層シリコンウェーハの接着面側の鏡面に、膜厚が0.03〜0.05mmの酸化シリコン膜6、7を形成する。同様に、支持基板側シリコンウェーハの接着側の鏡面にも、熱酸化法により、膜厚が0.03〜0.05mmの酸化シリコン8を形成する。次に、これらの両ウェーハの酸化シリコン膜同士を密着させ、1000℃〜1300℃、2〜5時間の熱処理を行い、活性層側ウェーハと支持基板側ウェーハの両者を貼り合わせた接着ウェーハができる。なお、2枚のウェーハを張り合わせる際、張り合わせる面を再度研磨し、鏡面にしておくことが好ましく、さらに貼り合せる時の雰囲気は清浄な状態が好ましい。
最後に、活性層側シリコンウェーハの天然同位体存在比で構成されるシリコン領域をグラインダ研削により除去し、更に鏡面研磨加工を行って仕上げた。
【0028】
第2の製造方法は、エピタキシャル成長プロセスにより形成する方法である。まず、面方位(100)、n型、抵抗率5〜10Wcm、厚さ625mmのシリコン基板(天然同位体比で構成されるシリコンウェーハ)17を用意する。上記シリコンウェーハ17の表面に、熱酸化法により、膜厚が0.1mmのシリコン酸化膜16を形成する。次に、上記シリコン酸化膜16の表面に、化学気相成長法により、n型で同位体的に高純度のシリコン層(28Siの同位体存在比が99.9473%)15を形成する。原料ガスには、同位体質量分離を行ったモノシランガス(28SiH4)を用いた。ドーパント用ガスには、フォスフィン(PH3)を用いた。最後に、上部のシリコン層の表面を鏡面研磨して、平均二乗表面粗さが0.3nm以下になるようにした。
【0029】
上記のようにして製造した絶縁層(シリコン酸化膜)12、16の上部のシリコン層が同位体的に高純度のシリコン(28Si(99.947%)、29Si(0.0514%)、30Si(0.00169%))11、15で形成されているものと、天然同位体比のシリコン(28Si(92.21%)、29Si(4.70%)、30Si(3.09%))で形成されている2種類のSOI型半導体基板に、extension型MOSFETを形成し、動作時の基板表面の格子温度分布を計算機シミュレーションにより評価した。解析に用いたデバイス構造を図7と8に示す。図7は、集積回路を形成する活性層が同位体的に高純度のシリコン及びドーパント元素から構成されているデバイス構造の断面図である。図8は、集積回路を形成する活性層が天然同位体比のシリコン及びドーパント元素から構成されているデバイス構造の断面図である。図7、8ともに、ゲート電極長140nm、基板濃度3´1017cm− 3、ソース/ドレイン領域にはコバルトシリサイド、ソース/ドレイン電極にはタングステン、STIによる素子分離領域と保護膜にはシリコン酸化膜を用いた。絶縁層(シリコン酸化膜層)の厚さは100nmであった。なお、図7及び8において、18はタングステンから成るソース/ドレイン電極、19は酸化膜、20はn+型ポリシリコン電極、21はゲート酸化膜、22はn+型ソース/ドレイン領域、23は酸化層、24はコバルトシリサイド膜、25は同位体的に高純度なシリコンで形成される領域、26はバリア酸化膜、27は天然同位体存在比のシリコンで形成される領域である。
【0030】
基板表面の温度分布の解析結果を図9に示す。図9から明らかなように、絶縁層上部のシリコン層を同位体的に高純度にすることで、基板表面の格子温度の上昇が抑制されることが判った。
【0031】
更に、本発明者らが尖鋭研究を行った結果、本発明のSOI型基板では、基板表面の格子温度の上昇を抑制できる効果だけでなく、次のような優れた効果も確認された。以下、その効果を説明する。
本実施例の効果を説明するSOI MOSFETの断面図を図10に示す。半導体装置の性能に直接関係する重要な物理量の一つにキャリアの移動度がある。移動度は、キャリアの散乱によって決まるが、シリコン基板の散乱で重要な機構は、フォノンによる散乱である。フォノンは、温度とともに大きくなり、フォノンによる移動度は、絶対温度をTとすると、T− 3/2で減少する。上記現象が顕著に現れるのは、反転層33の膜厚が50nm以下になる場合で、電子の移動度が減少する。これは、フォノンによる散乱で、電子がトラップされるためであることが考えられている。バリア絶縁膜(シリコン酸化膜)上部のシリコン層を母材元素及びドーパント元素ともに、同位体的に高純度化したSOI MOSFETと天然同位体比の母材およびドーパントから成るSOI MOSFETの反転層33における実効電場に対する電子の実効移動度(meff)を測定した。なお、図10において、28はアルミニウム電極、29はポリシリコンゲート電極、30はn+型ソース領域、31はゲート酸化膜、32はn+型ドレイン領域、33はシリコン薄膜(反転層)、34はバリア酸化膜である。
【0032】
上記の電子の実効移動度(meff)は、数1式より、線形領域でのドレインコンダクタンス(gd)から決定した。
【0033】
【数1】
【0034】
LとWは、それぞれチャネル長とチャネル幅で、ともに50mmであった。qは素電荷量である。表面キャリア濃度(Ns(Vg))は、数2式より、ゲートチャネルキャパシタンス(Cgs(Vg))から求めた。
【0035】
【数2】
【0036】
実効電場の値は、数3式、数4式、及び数5式から求めた。
【0037】
【数3】
【0038】
【数4】
【0039】
【数5】
【0040】
上記数3式、数4式、及び数5式において、eSiはシリコンの誘電率である。Ndplは空乏層の単位表面積当たりの電荷である。Nsは反転層の単位表面積当たりの電荷である。fBはバルクのフェルミエネルギーである。Nsubは基板の不純物濃度である。kBはボルツマン定数である。niは真性キャリア濃度である。
【0041】
以上のようにして求めた電子の実効移動度(meff)の結果を図11に示す。図11から明らかなように、本発明のSOI MOSFETは、従来技術のSOI MOSFETと比較して、電子の実効移動度(meff)が低減することがないことが示された。このため、スイッチングスピードも向上することが判った。
【0042】
【発明の効果】
上述した本発明のように、シリコン単結晶中にボロン、又はアンチモンをドーピングした半導体材料において、前記ボロン、又はアンチモンの安定同位体のうち、その一つを同位体的に高純度にすることにより、その半導体材料の熱伝導率が大きく向上する。
【図面の簡単な説明】
【図1】本発明の第1の実施例に係わる半導体ウェーハの断面図。
【図2】本発明の第1の実施例に係わる半導体ウェーハの熱伝導率について、アンチモンの同位体存在比依存性を示す図で。
【図3】本発明の第2の実施例に係わる炭化珪素半導体材料の熱伝導率について、炭素(12C)の同位体存在依存性を示す図。
【図4】本発明の第2の実施例に係わる炭化珪素半導体材料の熱伝導率について、炭素(12C)の含有量依存性を示す図。
【図5】本発明の第3の実施例に係わるSOI型半導体ウェーハの第1の製造工程を示す図。
【図6】本発明の第3の実施例に係わるSOI型半導体ウェーハの第2の製造工程により形成したSOI型半導体ウェーハの断面図を示す図。
【図7】本発明の第3の実施例に係わるSOI型半導体ウェーハを用いた半導体装置の断面図を示す図。
【図8】本発明の第3の実施例に係わるSOI型半導体ウェーハを用いた半導体装置の断面図を示す図。
【図9】図7および図8に示す半導体装置を動作させたときの、基板表面の格子温度分布を示す図。
【図10】本発明の第3の実施例に係わるSOI型半導体ウェーハを用いた半導体装置の断面図を示す図。
【図11】図10に示す半導体装置を動作させたときの、実効電場に対する電子の実効移動度を示す図。
【符号の説明】
1・・・CZシリコンウェーハ
2・・・同位体的に高純度なドーピング元素を含有するエピタキシャル層
3・・・活性層側シリコンウェーハ
4、9、13・・・n型不純物の高濃度層
5、10、14・・・支持基板側シリコンウェーハ
6・・・酸化膜
7・・・酸化膜
8・・・酸化膜
11・・・同位体的に高純度なドーピング元素を含有する同位体的に高純度なシリコンエピタキシャル層
12・・・酸化膜
15・・・n型で、同位体的に高純度なシリコンエピタキシャル層
16・・・酸化膜
17・・・CZシリコンウェーハ
18・・・タングステンから成るソース/ドレイン電極
19・・・酸化膜
20・・・n+型ポリシリコン電極
21・・・ゲート酸化膜
22・・・n+型ソース/ドレイン領域
23・・・酸化層
24・・・コバルトシリサイド膜
25・・・同位体的に高純度なシリコンで形成される領域
26・・・バリア酸化膜
27・・・天然同位体存在比のシリコンで形成される領域
28・・・アルミニウム電極
29・・・ポリシリコンゲート電極
30・・・n+型ソース領域
31・・・ゲート酸化膜
32・・・n+型ドレイン領域
33・・・シリコン薄膜(反転層)
34・・・バリア酸化膜
Claims (7)
- シリコン単結晶材料に、ボロン又はアンチモンをドーピングした半導体材料であって、前記ボロン又はアンチモンは同位体的な純度を高めたものであることを特徴とする半導体材料。
- 前記ボロンの同位体的な純度が85.0%以上であることを特徴とする請求項1記載の半導体材料。
- 前記アンチモンの同位体的な純度が65.0%以上であることを特徴とする請求項1記載の半導体材料。
- 前記ボロンまたはアンチモンのドーピング濃度が、1×1010atoms/cm3 以上1×1022atoms/cm3以下であることを特徴とする請求項1記載の半導体材料。
- 前記シリコン単結晶材料に、ボロンまたはアンチモンの他に炭素、酸素のいずれかがドーピングされていることを特徴とする請求項1または請求項2記載の半導体材料。
- 絶縁層と、この絶縁層に隣接するシリコン層とを具備するSOI基板であって、
前記シリコン層は、同位体的な純度を高めたボロン又はアンチモンがドーピングされていることを特徴とするSOI基板。 - シリコン単結晶材料に、ボロン又はアンチモンをドーピングする半導体材料の製造方法において、同位体的に純度を高めたボロン又はアンチモンをドーピングすることを特徴とするシリコン単結晶材料の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002241474A JP2004079930A (ja) | 2002-08-22 | 2002-08-22 | 半導体材料、その製造方法、及びsoi型半導体基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002241474A JP2004079930A (ja) | 2002-08-22 | 2002-08-22 | 半導体材料、その製造方法、及びsoi型半導体基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004079930A true JP2004079930A (ja) | 2004-03-11 |
Family
ID=32023943
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002241474A Pending JP2004079930A (ja) | 2002-08-22 | 2002-08-22 | 半導体材料、その製造方法、及びsoi型半導体基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004079930A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1970959A2 (en) | 2007-03-12 | 2008-09-17 | FUJIFILM Corporation | Photoelectric conversion element and solid-state imaging device |
JP2015122534A (ja) * | 2010-02-26 | 2015-07-02 | アドバンスド テクノロジー マテリアルズ,インコーポレイテッド | イオン注入システム中のイオン源の寿命および性能を向上させる方法および装置 |
WO2016104684A1 (ja) * | 2014-12-26 | 2016-06-30 | 国立大学法人北海道大学 | ダイヤモンド半導体デバイス |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6438700A (en) * | 1987-08-03 | 1989-02-08 | Mitsubishi Electric Corp | Ion source |
JPH08190886A (ja) * | 1995-01-10 | 1996-07-23 | Mitsubishi Electric Corp | イオン注入装置、イオン注入方法および半導体装置 |
JPH08288233A (ja) * | 1995-04-12 | 1996-11-01 | Matsushita Electron Corp | イオン注入方法 |
-
2002
- 2002-08-22 JP JP2002241474A patent/JP2004079930A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6438700A (en) * | 1987-08-03 | 1989-02-08 | Mitsubishi Electric Corp | Ion source |
JPH08190886A (ja) * | 1995-01-10 | 1996-07-23 | Mitsubishi Electric Corp | イオン注入装置、イオン注入方法および半導体装置 |
JPH08288233A (ja) * | 1995-04-12 | 1996-11-01 | Matsushita Electron Corp | イオン注入方法 |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1970959A2 (en) | 2007-03-12 | 2008-09-17 | FUJIFILM Corporation | Photoelectric conversion element and solid-state imaging device |
EP2750191A1 (en) | 2007-03-12 | 2014-07-02 | Fujifilm Corporation | Photoelectric conversion element and solid-state imaging device |
JP2015122534A (ja) * | 2010-02-26 | 2015-07-02 | アドバンスド テクノロジー マテリアルズ,インコーポレイテッド | イオン注入システム中のイオン源の寿命および性能を向上させる方法および装置 |
US9754786B2 (en) | 2010-02-26 | 2017-09-05 | Entegris, Inc. | Method and apparatus for enhanced lifetime and performance of ion source in an ion implantation system |
KR101849416B1 (ko) | 2010-02-26 | 2018-04-16 | 엔테그리스, 아이엔씨. | 이온 주입 시스템의 이온 공급원의 수명 및 성능을 개선하기 위한 방법 및 장치 |
KR20180039189A (ko) * | 2010-02-26 | 2018-04-17 | 엔테그리스, 아이엔씨. | 이온 주입에 사용하기 위한 패키지된 가스 혼합물 |
KR101856921B1 (ko) | 2010-02-26 | 2018-05-10 | 엔테그리스, 아이엔씨. | 이온 주입에 사용하기 위한 패키지된 가스 혼합물 |
EP3333881A3 (en) * | 2010-02-26 | 2018-07-25 | Entegris, Inc. | Dopant gas composition |
KR20190000376A (ko) * | 2010-02-26 | 2019-01-02 | 엔테그리스, 아이엔씨. | 이온 주입 시스템용 가스 공급 장치 |
KR101982457B1 (ko) | 2010-02-26 | 2019-05-24 | 엔테그리스, 아이엔씨. | 이온 주입에 사용하기 위한 패키지된 가스 혼합물 |
KR102360243B1 (ko) | 2010-02-26 | 2022-02-09 | 엔테그리스, 아이엔씨. | 이온 주입 시스템용 가스 공급 장치 |
WO2016104684A1 (ja) * | 2014-12-26 | 2016-06-30 | 国立大学法人北海道大学 | ダイヤモンド半導体デバイス |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5416043A (en) | Minimum charge FET fabricated on an ultrathin silicon on sapphire wafer | |
US20100006823A1 (en) | Semiconducting Device Having Graphene Channel | |
JPS6245712B2 (ja) | ||
JP2004039735A (ja) | 半導体基板及びその製造方法 | |
EP1430518B1 (en) | Method for improving inversion layer mobility in a silicon carbide metal-oxide semiconductor field-effect transistor | |
WO2012165008A1 (ja) | 炭化珪素半導体装置およびその製造方法 | |
KR101097027B1 (ko) | 동위원소로 농축된 실리콘을 사용하는 디바이스 및 방법 | |
JPH10261588A (ja) | 半導体装置 | |
TW201203385A (en) | Silicon carbide semiconductor device manufacturing method | |
JP2004103805A (ja) | 半導体基板の製造方法、半導体基板及び半導体装置 | |
Yu et al. | Novel germanium n-MOSFETs with raised source/drain on selectively grown Ge on Si for monolithic integration | |
JP2004079930A (ja) | 半導体材料、その製造方法、及びsoi型半導体基板 | |
US7312125B1 (en) | Fully depleted strained semiconductor on insulator transistor and method of making the same | |
Tsai et al. | Low contact resistivity to Ge using in-situ B and Sn incorporation by chemical vapor deposition | |
JP2000340578A (ja) | 半導体装置の製造方法 | |
JP2004055943A (ja) | 半導体装置とその製造方法 | |
JP4371710B2 (ja) | 半導体基体、半導体装置及びこれらの製造方法 | |
Tsui et al. | Degradation mechanism of Ge N+-P shallow junction with thin GeSn surface layer | |
JP2000353706A (ja) | 半導体装置の製造方法 | |
JP4365568B2 (ja) | ドーピング方法およびそれを用いた半導体素子 | |
Uchino et al. | MOSFETs with ultrashallow junction and minimum drain area formed by using solid-phase diffusion from SiGe | |
JP5692801B2 (ja) | 半導体の製造方法及び半導体装置 | |
KR20110021782A (ko) | 컨택트 형성 방법, 반도체 장치의 제조 방법 및 반도체 장치 | |
Shi et al. | Characteristics of transistors fabricated on silicon-on-quartz prepared using a mechanically initiated exfoliation technique | |
JP4241174B2 (ja) | 低抵抗n型半導体ダイヤモンド |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040528 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070821 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071218 |