JP2004072709A - レベル変換回路 - Google Patents
レベル変換回路 Download PDFInfo
- Publication number
- JP2004072709A JP2004072709A JP2003018373A JP2003018373A JP2004072709A JP 2004072709 A JP2004072709 A JP 2004072709A JP 2003018373 A JP2003018373 A JP 2003018373A JP 2003018373 A JP2003018373 A JP 2003018373A JP 2004072709 A JP2004072709 A JP 2004072709A
- Authority
- JP
- Japan
- Prior art keywords
- potential
- signal
- level
- type transistor
- bias
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/205—Substrate bias-voltage generators
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Automation & Control Theory (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
Abstract
【解決手段】このレベル変換回路のバイアス電位発生回路20は、入力信号VIが「L」レベルにされて信号V1,V2がそれぞれ「H」レベルおよび「L」レベルにされると、プルダウン用のNチャネルMOSトランジスタ5のバックゲートに与えるバイアス電位VB1を正電位VDD−VTHLにしてNチャネルMOSトランジスタ5のしきい値電圧を下げる。したがって、入力信号VIの振幅電圧が低電圧化された場合でも、動作速度の高速化を図ることができる。
【選択図】 図3
Description
【発明の属する技術分野】
この発明はレベル変換回路に関し、特に、その一方のレベルが基準電位であり、その他方のレベルが基準電位よりも高い第1の電位である第1の信号を、その一方レベルが基準電位であり、その他方のレベルが第1の電位よりも高い第2の電位である第2の信号に変換して出力ノードに出力するレベル変換回路に関する。
【0002】
【従来の技術】
従来より、半導体集積回路装置には、振幅電圧が第1電源電圧VDDである信号VIを、振幅電圧が第1電源電圧VDDよりも高い第2電源電圧VDDHである信号VOに変換するレベル変換回路が設けられている。しかし、近年、半導体集積回路装置では消費電力の低減化などを図るため電源電圧VDD,VDDHの低電圧化が進められており、第1電源電圧VDDが低電圧化されるとMOSトランジスタの電流駆動力が低下し、レベル変換回路の動作速度が遅くなるという問題がある。
【0003】
レベル変換回路の動作速度の高速化を図る方法としては、MOSトランジスタのゲートとバックゲートを直接接続し、入力信号のレベル変化に応じてMOSトランジスタのしきい値電圧を下げる方法がある(たとえば特許文献1参照)。
【0004】
【特許文献1】
特開2001−36388号公報
【0005】
【発明が解決しようとする課題】
しかし、この方法では、入力信号によってMOSトランジスタのゲートおよびバックゲートを駆動するので、入力信号の負荷容量が大きくなり、十分に速い動作速度を得ることはできなかった。
【0006】
それゆえに、この発明の主たる目的は、動作速度が速いレベル変換回路を提供することである。
【0007】
【課題を解決するための手段】
この発明の係るレベル変換回路は、その一方のレベルが基準電位であり、その他方のレベルが基準電位よりも高い第1の電位である第1の信号を、その一方のレベルが基準電位であり、その他方のレベルが第1の電位よりも高い第2の電位である第2の信号に変換して出力ノードに出力するレベル変換回路であって、第2の電位のラインと出力ノードとの間に接続された負荷回路と、そのドレインが出力ノードに接続され、そのソースが基準電位のラインに接続され、そのゲートが第1の信号を受ける第1のN型トランジスタと、第1の信号に応答して導通/非導通状態にされる少なくとも1つのトランジスタを有し、第1の信号が第1の電位にされたことに応じて、基準電位よりも高く第1の電位以下のバイアス電位を生成して第1のN型トランジスタのバックゲートに与えるバイアス電位発生回路とを備えたものである。
【0008】
また、この発明に係る他のレベル変換回路は、その一方のレベルが基準電位であり、その他方のレベルが基準電位よりも高い第1の電位である第1の信号を、その一方のレベルが基準電位であり、その他方のレベルが第1の電位よりも高い第2の電位である第2の信号に変換して出力ノードに出力するレベル変換回路であって、第2の電位のラインと出力ノードとの間に接続された負荷回路と、そのドレインが出力ノードに接続され、そのソースが基準電位のラインに接続され、そのゲートが第1の信号を受ける第1のN型トランジスタと、基準電位よりも高く第1のN型トランジスタのバックゲートおよびソース間のPN接合のビルトインポテンシャル以下であるバイアス電位と基準電位とを受け、第1の信号が第1の電位にされたことに応じて第1のN型トランジスタのバックゲートにバイアス電位を与え、第1の信号が基準電位にされたことに応じて第1のN型トランジスタのバックゲートに基準電位を与える切換回路とを備えたものである。
【0009】
また、この発明の係るさらに他のレベル変換回路は、その一方のレベルが基準電位であり、その他方のレベルが基準電位よりも高い第1の電位である第1の信号を、その一方のレベルが基準電位であり、その他方のレベルが第1の電位よりも高い第2の電位である第2の信号に変換して出力ノードに出力するレベル変換回路であって、第2の電位のラインと出力ノードとの間に接続された負荷回路と、そのドレインが出力ノードに接続され、そのソースが基準電位のラインに接続され、そのゲートが第1の信号を受け、そのバックゲートがバックゲートおよびソース間のPN接合のビルトインポテンシャル以下のバイアス電位を受けるN型トランジスタとを備えたものである。
【0010】
【発明の実施の形態】
[実施の形態1]
図1は、この発明の実施の形態1によるレベル変換回路の要部を示す回路図である。図1において、このレベル変換回路は、PMOSクロスカップル型レベル変換回路であり、インバータ1,2、PチャネルMOSトランジスタ3,4およびNチャネルMOSトランジスタ5,6を含む。このレベル変換回路は、振幅電圧が第1電源電圧VDDである信号VIを、振幅電圧が第1電源電圧VDDよりも高い第2電源電圧VDDHである信号VOに変換するものである。
【0011】
PチャネルMOSトランジスタ3,4は、それぞれ第2電源電位VDDHのラインと出力ノードN3,N4との間に接続され、それらのゲートがそれぞれノードN4,N3に接続される。ノードN3に現われる信号が出力信号VOとなり、ノードN4には信号VOの反転信号/VOが現われる。NチャネルMOSトランジスタ5,6は、それぞれノードN3,N4と接地電位GNDのラインとの間に接続され、それらのゲートがそれぞれ信号V1,V2を受け、それらのバックゲートがそれぞれバイアス電位VB1,VB2を受ける。インバータ1は、第1電源電圧VDDによって駆動され、信号VIを反転させて信号V1を生成する。インバータ2は、第1電源電圧VDDによって駆動され、信号V1を反転させて信号V2を生成する。
【0012】
MOSトランジスタ3〜6の各々は、比較的厚いゲート酸化膜を有し、耐圧性の高い厚膜トランジスタである。厚膜トランジスタは、比較的高いしきい値電圧VTHHを有する。インバータ1,2の各々は、比較的薄いゲート酸化膜を有し、耐圧性の低い薄膜トランジスタで構成されている。薄膜トランジスタは、比較的低いしきい値電圧VTHLを有する。インバータ1,2の各々は、第1電源電位VDDのラインと接地電位GNDのラインとの間に直列接続されたPチャネルMOSトランジスタおよびNチャネルMOSトランジスタを含む周知のものである。
【0013】
図2は、NチャネルMOSトランジスタ5の構成を示す断面図である。図2において、P型半導体基板10の表面にN型ウェル11およびP+型拡散層12が形成され、N型ウェル11の表面にP型ウェル(バックゲート)13およびN+型拡散層14が形成され、P型ウェル13の表面にN+型拡散層(ソース)15、N+型拡散層(ドレイン)16およびP+型拡散層17が形成され、N+型拡散層15と16の間においてP型ウェル13の表面にゲート酸化膜18およびゲート電極(ゲート)19が形成される。
【0014】
N+型拡散層15は接地電位GNDを受け、ゲート電極19はインバータ1の出力信号V1を受け、N+型拡散層16は出力ノードN3に接続される。P型ウェル13は、P+型拡散層17を介してバイアス電位VB1を受ける。バイアス電位VB1は、P型ウェル13とN+型拡散層15の間のビルトインポテンシャル以下の電位に設定される。したがって、P型ウェル13とN+型拡散層15の間が導通状態になることはない。また、N型ウェル11はN+型拡散層14を介して第2電源電位VDDHを受け、P型半導体基板10はP+型拡散層12を介して接地電位GNDを受ける。したがって、P型半導体基板10とN型ウェル11の間のPN接合およびN型ウェル11とP型ウェル13の間のPN接合は、ともに逆バイアス状態に維持される。NチャネルMOSトランジスタ6も、NチャネルMOSトランジスタ5と同様の構成である。
【0015】
図3は、バイアス電位VB1,VB2を生成するバイアス電位発生回路20の構成を示す回路図である。図3において、このバイアス電位発生回路20は、VB2発生回路21およびVB1発生回路22を含む。VB2発生回路21は、NORゲート23、インバータ24、NチャネルMOSトランジスタ25〜27およびPチャネルMOSトランジスタ28を含む。NチャネルMOSトランジスタ25,26は、第1電源電位VDDのラインと接地電位GNDのラインとの間に直列接続される。PチャネルMOSトランジスタ28およびNチャネルMOSトランジスタ27は第1電源電位VDDのラインと接地電位GNDのラインとの間に直列接続され、それらのゲートはそれぞれ信号V1,/VOを受ける。NORゲート23は、信号V1とMOSトランジスタ28,27の間のノードに現われる信号V3とを受け、その出力信号がNチャネルMOSトランジスタ25のゲートに入力されるとともに、インバータ24を介してNチャネルMOSトランジスタ26のゲートに入力される。NチャネルMOSトランジスタ25,26の間のノードの電位がバイアス電位VB2となる。
【0016】
NチャネルMOSトランジスタ25,26およびPチャネルMOSトランジスタ28の各々は薄膜トランジスタであり、NチャネルMOSトランジスタ27は厚膜トランジスタである。NORゲート23およびインバータ24の各々は、複数の薄膜トランジスタで構成されている。VB1発生回路22は、VB2発生回路21と同じ構成であり、信号V1,/VOの代わりに信号V2,VOを受け、バイアス電位VB2の代わりにバイアス電位VB1を出力する。
【0017】
図4は、図1〜図3で示したレベル変換回路の動作を示すタイムチャートである。初期状態では、入力信号VIは「L」レベル(GND)にされており、信号V1,V2はそれぞれ「H」レベル(VDD)および「L」レベル(GND)になっている。また、MOSトランジスタ4,5が導通するとともにMOSトランジスタ3,6が非導通になり、信号VO,/VOがそれぞれ「L」レベル(GND)および「H」レベル(VDDH)になる。また、信号V3,V3′がそれぞれ「L」レベル(GND)および「H」レベル(VDD)になり、バイアス電位VB1,VB2はともに接地電位GNDになる。
【0018】
ある時刻に入力信号VIが「L」レベル(GND)から「H」レベル(VDD)に立上げられると、信号V1,V2がそれぞれ「L」レベル(GND)および「H」レベル(VDD)になる。信号V1が「L」レベルにされるとNチャネルMOSトランジスタ5が非導通になる。また、VB2発生回路21のNORゲート23の出力信号が「H」レベル(VDD)に立上げられ、NチャネルMOSトランジスタ25が導通するとともにNチャネルMOSトランジスタ26が非導通になり、バイアス電位VB2がVDD−VTHLに立上げられる。VDD−VTHLは図2のP型ウェル13とN+型拡散層15の間のビルトインポテンシャル以下の値に設定されている。バイアス電位VB2がVDD−VTHLにされると、NチャネルMOSトランジスタ6のしきい値電圧VTHHが低下してNチャネルMOSトランジスタ6が導通し、信号/VOのレベルが徐々に低下する。信号/VOのレベルが低下するとPチャネルMOSトランジスタ3に流れる電流が増加して信号VOのレベルが上昇し、信号VOレベルが上昇するとPチャネルMOSトランジスタ4に流れる電流が減少して信号/VOのレベルがさらに低下する。このようにして信号VO,/VOはそれぞれ「H」レベル(VDDH)および「L」レベル(GND)になる。
【0019】
信号VO,/VOがそれぞれ「H」レベル(VDDH)および「L」レベル(GND)にされると、信号V3,V3′がそれぞれ「H」レベル(VDD)および「L」レベル(GND)になり、VB2発生回路21のNORゲート23の出力信号が「L」レベルになり、NチャネルMOSトランジスタ25が非導通になるとともにNチャネルMOSトランジスタ26が導通し、バイアス電位VB2が接地電位GNDにされる。バイアス電位VB2が接地電位GNDにされると、NチャネルMOSトランジスタ6のしきい値電圧VTHHが高くなってNチャネルMOSトランジスタ6におけるリーク電流が減少する。
【0020】
次に、入力信号VIが「H」レベル(VDD)から「L」レベル(GND)に立下げられると、信号V1,V2がそれぞれ「H」レベル(VDD)および「L」レベル(GND)になる。信号V2が「L」レベルにされると、NチャネルMOSトランジスタ6が非導通になる。また、VB1発生回路22のNORゲート23の出力信号が「H」レベル(VDD)に立上げられ、NチャネルMOSトランジスタ25が導通するとともにNチャネルMOSトランジスタ26が非導通になり、バイアス電位VB1がVDD−VTHLに立上げられる。バイアス電位VB1がVDD−VTHLに立上げられると、NチャネルMOSトランジスタ5のしきい値電圧VTHHが低下してNチャネルMOSトランジスタ5が導通し、信号VOのレベルが徐々に低下する。信号VOのレベルが低下するとPチャネルMOSトランジスタ4に流れる電流が増加して信号/VOのレベルが上昇し、信号/VOのレベルが上昇するとPチャネルMOSトランジスタ3に流れる電流が減少して信号VOのレベルはさらに低下する。このようにして信号VO,/VOはそれぞれ「L」レベル(GND)および「H」レベル(VDDH)になる。
【0021】
信号VO,/VOがそれぞれ「L」レベル(GND)および「H」レベル(VDDH)にされると、信号V3,V3′はそれぞれ「L」レベル(GND)および「H」レベル(VDD)になり、VB1発生回路22のNORゲート23の出力信号が「L」レベルになり、NチャネルMOSトランジスタ25が非導通になるとともにNチャネルMOSトランジスタ26が導通し、バイアス電位VB1が接地電位GNDにされる。バイアス電位VB1が接地電位GNDにされると、NチャネルMOSトランジスタ5のしきい値電圧VTHHが高くなってNチャネルMOSトランジスタ5におけるリーク電流が小さくなる。
【0022】
この実施の形態1では、入力信号V1またはV2が「H」レベルにされたことに応じてNチャネルMOSトランジスタ5または6のバックゲートの電位VB1またはVB2を高くしてNチャネルMOSトランジスタ5または6のしきい値電圧VTHHを下げるので、入力信号V1,V2の振幅電圧VDDが低い場合でも高い動作速度を得ることができる。
【0023】
また、NチャネルMOSトランジスタ5または6が導通した後はNチャネルMOSトランジスタ5または6のバックゲートの電位VB1またはVB2を低くしてNチャネルMOSトランジスタ5または6のしきい値電圧VTHHを上げるので、NチャネルMOSトランジスタ5,6におけるリーク電流を小さく抑えることができる。
【0024】
なお、図5に示すように、VB2発生回路21およびVB1発生回路22の各々において、NチャネルMOSトランジスタ25をPチャネルMOSトランジスタ29で置換し、インバータ24の出力信号をPチャネルMOSトランジスタ29のゲートに与えてもよい。ただし、バイアス電位VB1,VB2の各々は第1電源電位VDDまたは接地電位GNDになるので、この変更例は、第1電源電位VDDの低電圧化が進められ、VDDが図2のP型ウェル13とN+型拡散層15の間のビルトインポテンシャル以下になった場合に有効となる。
【0025】
[実施の形態2]
図6は、この発明の実施の形態2によるレベル変換回路の要部を示す回路図である。図6を参照して、このレベル変換回路が実施の形態1のレベル変換回路と異なる点は、バイアス電位発生回路20がバイアス電位発生回路30で置換されている点である。
【0026】
バイアス電位発生回路30は、NチャネルMOSトランジスタ31〜34を含む。NチャネルMOSトランジスタ31〜34の各々は、薄膜トランジスタである。NチャネルMOSトランジスタ31,33は、それぞれ第1電源電位VDDのラインと出力ノードN31,N33との間に接続され、それらのゲートはそれぞれ信号V1,V2を受ける。NチャネルMOSトランジスタ32,34は、それぞれ出力ノードN31,N33と接地電位GNDのラインとの間に接続され、それらのゲートはそれぞれ信号V2,V1を受ける。
【0027】
信号V1,V2がそれぞれ「H」レベルおよび「L」レベルの場合は、NチャネルMOSトランジスタ31,34が導通するとともにNチャネルMOSトランジスタ32,33が非導通になり、バイアス電位VB1,VB2はそれぞれVDD−VTHL,GNDになる。信号V1,V2がそれぞれ「L」レベルおよび「H」レベルの場合は、NチャネルMOSトランジスタ32,33が導通するとともにNチャネルMOSトランジスタ31,34が非導通になり、バイアス電位VB1,VB2はそれぞれGND,VDD−VTHLになる。
【0028】
この実施の形態2でも、実施の形態1と同じ効果が得られる。また、信号VO,/VOからのフィードバックループを除去したので、実施の形態1に比べて動作速度の高速化を図ることができる。
【0029】
[実施の形態3]
図7は、この発明の実施の形態3によるレベル変換回路の要部を示す回路図である。図7を参照して、このレベル変換回路が実施の形態1のレベル変換回路と異なる点は、バイアス電位発生回路20がバイアス電位発生回路40で置換されている点である。
【0030】
バイアス電位発生回路40は、NチャネルMOSトランジスタ41〜44を含む。NチャネルMOSトランジスタ41〜44の各々は、薄膜トランジスタである。信号V1,V2はそれぞれ入力ノードN41,N43に入力され、バイアス電位VB1,VB2はそれぞれ出力ノードN42,N44から出力される。NチャネルMOSトランジスタ41は、ノードN41とN42の間に接続され、そのゲートはノードN43に接続される。NチャネルMOSトランジスタ42は、ノードN41とN42の間に接続され、そのゲートはノードN41に接続される。NチャネルMOSトランジスタ43は、ノードN43とN44の間に接続され、そのゲートはノードN41に接続される。NチャネルMOSトランジスタ44は、ノードN43とN44の間に接続され、そのゲートはノードN43に接続される。NチャネルMOSトランジスタ42,44の各々は、ダイオード素子を構成する。
【0031】
信号V1,V2がそれぞれ「H」レベル(VDD)および「L」レベル(GND)の場合は、NチャネルMOSトランジスタ41が非導通になるとともにNチャネルMOSトランジスタ43が導通し、バイアス電位VB1,VB2はそれぞれVDD−VTHL,GNDになる。信号V1,V2がそれぞれ「L」レベル(GND)および「H」レベル(VDD)の場合は、NチャネルMOSトランジスタ41が導通するとともにNチャネルMOSトランジスタ43が非導通になり、バイアス電位VB1,VB2はそれぞれGND,VDD−VTHLになる。
【0032】
この実施の形態3でも、実施の形態1と同じ効果が得られる。
[実施の形態4]
図8は、この発明の実施の形態4によるレベル変換回路の要部を示す回路図である。図8を参照して、このレベル変換回路が実施の形態1のレベル変換回路と異なる点は、バイアス電位発生回路20がバイアス電位発生回路50で置換されている点である。
【0033】
バイアス電位発生回路50は、PチャネルMOSトランジスタ51.1〜51.n,52,53.1〜53.n,54およびNチャネルMOSトランジスタ55,56を含む。ただし、nは自然数である。MOSトランジスタ51.1〜51.n,52,53.1〜53.n,54〜56の各々は、薄膜トランジスタである。MOSトランジスタ51.1〜51.n,52,55とMOSトランジスタ53.1〜53.n,54,56とは、それぞれ第1電源電位VDDのラインと接地電位GNDのラインとの間に直列接続される。PチャネルMOSトランジスタ51.1〜51.n,53.1〜53.nのゲートは、それぞれそれらのドレインに接続される。PチャネルMOSトランジスタ51.1〜51.n,53.1〜53.nの各々は、ダイオード素子を構成する。MOSトランジスタ52,55のゲートはともに信号V1を受け、MOSトランジスタ54,56のゲートはともに信号V2を受ける。MOSトランジスタ52と55の間のノードN52に現われる電位がバイアス電位VB2となり、MOSトランジスタ54と56の間のノードN54に現われる電位がバイアス電位VB1となる。
【0034】
信号V1,V2がそれぞれ「H」レベルおよび「L」レベルの場合は、MOSトランジスタ51.1〜51.n,52,56が非導通になるとともにMOSトランジスタ53.1〜53.n,54,55が導通し、バイアス電位VB1,VB2はそれぞれVDD−n×VTHL,GNDとなる。信号V1,V2がそれぞれ「L」レベルおよび「H」レベルの場合は、MOSトランジスタ53.1〜53.n,54,55が非導通になるとともにMOSトランジスタ51.1〜51.n,52,56が導通し、バイアス電位VB1,VB2はそれぞれGND,VDD−n×VTHLとなる。
【0035】
この実施の形態4では、実施の形態1と同じ効果が得られる他、PチャネルMOSトランジスタの数nを調整することによってバイアス電位VB1,VB2がNチャネルMOSトランジスタ5,6内の寄生ダイオード(P型ウェル13およびN+型拡散層15で形成されるダイオード)のビルトインポテンシャルを超えることを防止することができる。
【0036】
[実施の形態5]
図9は、この発明の実施の形態5によるレベル変換回路の要部を示す回路図である。図9を参照して、このレベル変換回路が実施の形態1のレベル変換回路と異なる点は、バイアス電位発生回路20がバイアス電位発生回路60で置換されている点である。バイアス電位発生回路60は、VB1発生回路61およびVB2発生回路62を含む。
【0037】
VB1発生回路61は、NチャネルMOSトランジスタ63〜68を含む。NチャネルMOSトランジスタ63〜68の各々は、薄膜トランジスタである。NチャネルMOSトランジスタ63〜66は、第1電源電位VDDのラインと接地電位GNDのラインとの間に直列接続される。NチャネルMOSトランジスタ67,68は、それぞれNチャネルMOSトランジスタ64,66に並列接続される。NチャネルMOSトランジスタ63,66のゲートは、それぞれ信号V1,V2を受ける。NチャネルMOSトランジスタ64,65のゲートは、それぞれそれらのドレインに接続される。NチャネルMOSトランジスタ64,65の各々は、ダイオード素子を構成する。NチャネルMOSトランジスタ67,68のゲートはそれぞれ選択信号SE1,SE2を受ける。NチャネルMOSトランジスタ65と66の間のノードに現われる電位がバイアス電位VB1となる。VB2発生回路62は、VB1発生回路61と同じ構成である。ただし、信号V1,V2の代わりに信号V2,V1が入力され、バイアス電位VB1の代わりにバイアス電位VB2が出力される。
【0038】
選択信号SE1,SE2がともに「H」レベルの場合は、NチャネルMOSトランジスタ67,68が導通し、バイアス電位VB1,VB2の各々はVDD−VTHLまたはGNDとなる。選択信号SE1,SE2がそれぞれ「L」レベルおよび「H」レベルの場合は、NチャネルMOSトランジスタ67が非導通になるとともにNチャネルMOSトランジスタ68が導通し、バイアス電位VB1,VB2の各々はVDD−2VTHLまたはGNDとなる。選択信号SE1,SE2がともに「L」レベルの場合は、NチャネルMOSトランジスタ67,68が非導通になり、バイアス電位VB1,VB2の各々はVDD−3VTHLまたはGNDとなる。選択信号SE1,SE2は、レベル変換回路が搭載されたチップがアセンブリされた後でも、外部から調整および設定することが可能になっている。
【0039】
たとえば、選択信号SE1,SE2はそれぞれ「L」レベルおよび「H」レベルにされているものとする。信号V1,V2がそれぞれ「H」レベルおよび「L」レベルの場合は、VB1発生回路61のNチャネルMOSトランジスタ63が導通するとともにNチャネルMOSトランジスタ66が非導通になり、バイアス電位VB1はVDD−2VTHLとなる。また、VB2発生回路62のNチャネルMOSトランジスタ66が導通するとともにNチャネルMOSトランジスタ63が非導通になり、バイアス電位VB2は接地電位GNDとなる。信号V1,V2がそれぞれ「L」レベルおよび「H」レベルの場合は、VB1発生回路61のNチャネルMOSトランジスタ66が導通するとともにNチャネルMOSトランジスタ63が非導通になり、バイアス電位VB1は接地電位GNDとなる。また、VB2発生回路62のNチャネルMOSトランジスタ63が導通するとともにNチャネルMOSトランジスタ66が非導通になり、バイアス電位VB2はVDD−VTHLとなる。
【0040】
この実施の形態5では、実施の形態1と同じ効果が得られる他、アセンブリ後でもバイアス電位VB1,VB2のレベルを調整および設定することができる。
【0041】
図10は、この実施の形態5の変更例を示す回路図である。この変更例では、第1電源電位VDDのレベルに従って選択信号SE1,SE2を生成する信号発生回路70が追加される。図10において、信号発生回路70は、抵抗素子71〜73およびコンパレータ74,75を含む。抵抗素子71〜73は、第2電源電位VDDHのラインと接地電位GNDのラインとの間に直列接続される。抵抗素子71と72の間のノードN71および抵抗素子72と73の間のノードN72には、第2電源電位VDDHを抵抗素子71〜73で分圧した電位が現われる。
【0042】
コンパレータ74は、第1電源電位VDDがノードN71の電位よりも高い場合は選択信号SE1を「L」レベルにし、第1電源電位VDDがノードN71の電位よりも低い場合は選択信号SE1を「H」レベルにする。コンパレータ75は、第1電源電位VDDがノードN72の電位よりも高い場合は選択信号SE2を「L」レベルにし、第1電源電位VDDがノードN72の電位よりも低い場合は選択信号SE2を「H」レベルにする。
【0043】
第1電源電位VDDが比較的高い場合は、バイアス電位VB1,VB2のレベルは低くてもよいので、選択信号SE1,SE2は「L」レベルにされる。第1電源電位VDDが比較的低い場合は、バイアス電位VB1,VB2のレベルを高くしてNチャネルMOSトランジスタ5,6のしきい値電圧VTHHを下げる必要があるので、選択信号SE1,SE2は「H」レベルにされる。この変更例では、第1電源電位VDDのレベルに応じてバイアス電位VB1,VB2のレベルが制御される。
【0044】
[実施の形態6]
図11は、この発明の実施の形態6によるレベル変換回路の要部を示す回路図である。図11を参照して、このレベル変換回路が実施の形態1のレベル変換回路と異なる点は、バイアス電位発生回路20がバイアス電圧発生回路80で置換されている点である。バイアス電位発生回路80は、VB1発生回路81およびVB2発生回路82を含む。
【0045】
VB1発生回路81は、PチャネルMOSトランジスタ83、NチャネルMOSトランジスタ84〜86およびキャパシタ87を含む。MOSトランジスタ83〜86の各々は、薄膜トランジスタである。出力ノードN84には、寄生容量88が接続されている。PチャネルMOSトランジスタ83およびNチャネルMOSトランジスタ84は、第1の電源電位VDDのラインと出力ノードN84との間に接続され、それらのゲートはともに信号V1を受ける。キャパシタ87は、MOSトランジスタ83,84間のノードN83と接地電位GNDのラインとの間に接続される。NチャネルMOSトランジスタ85は、出力ノードN84と接地電位GNDのラインとの間に接続され、そのゲートは信号V2を受ける。NチャネルMOSトランジスタ86は、出力ノードN84と接地電位GNDのラインとの間に接続され、そのゲートは出力ノードN84に接続される。NチャネルMOSトランジスタ86は、ダイオード素子を構成する。VB2発生回路82は、VB1発生回路81と同じ構成である。ただし、信号V1,V2の代わりに信号V2,V1が入力され、バイアス電位VB1の代わりにバイアス電位VB2が出力される。
【0046】
図12は、図11に示したバイアス電位発生回路80の動作を示すタイムチャートである。初期状態では、入力信号VIは「L」レベルにされており、信号V1,V2はそれぞれ「H」レベルおよび「L」レベルになっているものとする。このとき、VB1発生回路81のMOSトランジスタ83,85が非導通になるとともにMOSトランジスタ84が導通し、リーク電流によって出力ノードN84は接地電位GNDに放電されている。また、VB2発生回路82のMOSトランジスタ83,85が導通するとともにMOSトランジスタ84が非導通になり、キャパシタ87は第1電源電圧VDDに充電され、出力ノードN84は接地電位GNDにされている。
【0047】
ある時刻に入力信号VIが「H」レベルに立上げられると、信号V1,V2がそれぞれ「L」レベルおよび「H」レベルにされる。このとき、VB1発生回路81では、MOSトランジスタ84が非導通になるとともにMOSトランジスタ83,85が導通し、キャパシタ87が第1電源電圧VDDに充電されるとともに出力ノードN84が接地電位GNDにされる。また、VB2発生回路82では、MOSトランジスタ83,85が非導通になるとともにMOSトランジスタ84が導通し、キャパシタ87の電荷が寄生容量88およびNチャネルMOSトランジスタ86のゲート容量に分配される。バイアス電位VB2がNチャネルMOSトランジスタ86のしきい値電圧VTHLよりも高い場合はNチャネルMOSトランジスタ86が導通するので、バイアス電位VB1はパルス的に上昇した後VTHLになり、その後リーク電流によって徐々に低下する。
【0048】
次に、入力信号VIが「L」レベルに立下げられると、信号V1,V2がそれぞれ「H」レベルおよび「L」レベルにされる。このとき、VB1発生回路81では、MOSトランジスタ83,85が非導通になるとともにMOSトランジスタ84が導通し、キャパシタ87の電荷が寄生容量88およびNチャネルMOSトランジスタ86のゲート容量に分配される。バイアス電位VB1がNチャネルMOSトランジスタ86のしきい値電位VTHLよりも高い場合は、NチャネルMOSトランジスタ86が導通するので、バイアス電位VB1はパルス的に上昇した後VTHLになり、その後リーク電流によって徐々に低下する。また、VB2発生回路82では、MOSトランジスタ84が非導通になるとともにMOSトランジスタ83,85が導通し、キャパシタ87が第1電源電圧VDDに充電されるとともに出力ノードN84が接地電位GNDにされる。
【0049】
この実施の形態6では、バイアス電位VB1,VB2は、第1電源電位VDDから降圧された電位ではなく、接地電位GNDからVTHLだけ昇圧された電位になる。したがって、バイアス電位VB1,VB2が第1電源電位VDDの変化の影響を受けにくくなり、回路動作の安定化を図ることができる。
【0050】
[実施の形態7]
図13は、この発明の実施の形態7によるレベル変換回路の要部を示す回路図である。図13を参照して、このレベル変換回路が実施の形態1のレベル変換回路と異なる点は、バイアス電位発生回路20が切換回路90で置換されている点である。
【0051】
切換回路90は、トランスファーゲート91〜94を含む。トランスファーゲート91〜94の各々は、並列接続されたNチャネルMOSトランジスタおよびPチャネルMOSトランジスタを含む。NチャネルMOSトランジスタおよびPチャネルMOSトランジスタの各々は、薄膜トランジスタである。トランスファーゲート91,93の一方電極は外部から与えられる定電位VCを受け、それらの他方電極はそれぞれ出力ノードN91,N93に接続される。定電位V1は、図2のP型ウェル13とN+型拡散層15の間のビルトインポテンシャル以下の正電位である。出力ノードN91,N93に現われる信号はバイアス電位VB1,VB2となる。トランスファーゲート92,94の一方電極は接地電位GNDを受け、それらの他方電極はそれぞれ出力ノードN91,N93に接続される。信号V1は、トランスファーゲート91,94のNチャネルMOSトランジスタ側のゲートおよびトランスファーゲート92,93のPチャネルMOSトランジスタ側のゲートに入力される。信号V2は、トランスファーゲート91,94のPチャネルMOSトランジスタ側のゲートおよびトランスファーゲート92,93のNチャネルMOSトランジスタ側のゲートに入力される。
【0052】
信号V1,V2がそれぞれ「H」レベルおよび「L」レベルの場合は、トランスファーゲート91,94が導通するとともにトランスファーゲート92,93が非導通になり、バイアス電位VB1,VB2はそれぞれ定電位VCおよび接地電位GNDになる。信号V1,V2がそれぞれ「L」レベルおよび「H」レベルの場合は、トランスファーゲート92,93が導通するとともにトランスファーゲート91,94が非導通になり、バイアス電位VB1,VB2はそれぞれ接地電位GNDおよび定電位VCとなる。
【0053】
この実施の形態7でも、実施の形態1と同じ効果が得られる。
[実施の形態8]
図14は、この発明の実施の形態8によるレベル変換回路の要部を示す回路図である。図14を参照して、このレベル変換回路が実施の形態1のレベル変換回路と異なる点は、バイアス電位発生回路20がバイアス電位発生回路95で置換されている点である。
【0054】
バイアス電位発生回路95は、第1電源電位VDDのラインと接地電位GNDのラインとの間に直列接続された複数(図では3つ)のPチャネルMOSトランジスタ96〜98を含む。PチャネルMOSトランジスタ96〜98の各々は、薄膜トランジスタである。PチャネルMOSトランジスタ96〜98のゲートは、それぞれそれらのドレインに接続される。PチャネルMOSトランジスタ96〜98の各々は、ダイオード素子を構成する。PチャネルMOSトランジスタ97と98の間のノードN97に現われる電位がバイアス電位VB1,VB2となる。バイアス電位VB1,VB2は、第2電源電位VDDをPチャネルMOSトランジスタ96〜98で分圧した一定の電位となる。バイアス電位VB1,VB2は、図2のP型ウェル13とN+型拡散層15の間のビルトインポテンシャル以下の正電位である。
【0055】
この実施の形態8でも、図1のNチャネルMOSトランジスタ5,6のしきい値電位VTHHを下げることができ、入力信号V1の振幅電圧が低い場合でも動作速度の高速化が図られる。バイアス電位VB1,VB2を一定電位にしたので、リーク電流は増加するが、バイアス電位発生回路の構成の簡単化を図ることができる。なお、このバイアス電位発生回路95の出力電位を図12の定電位VCとしてもよい。
【0056】
[実施の形態9]
図15は、この発明の実施の形態9によるレベル変換回路の要部を示す回路図である。図15を参照して、このレベル変換回路が実施の形態1のレベル変換回路と異なる点は、バイアス電位発生回路20が切換回路100で置換されている点である。
【0057】
切換回路100は、2つのインバータ101,102を含む。インバータ101は、PチャネルMOSトランジスタ103およびNチャネルMOSトランジスタ104を含む。MOSトランジスタ103,104の各々は、薄膜トランジスタである。MOSトランジスタ103,104は、第1電源電位VDDのラインと接地電位GNDのラインとの間に直列接続され、それらのゲートはともに信号V1を受ける。MOSトランジスタ103,104間のノードに現われる電位がバイアス電位VB2となる。インバータ102は、インバータ101と同じ構成であり、信号V1の代わりに信号V2を受け、バイアス電位VB2の代わりにバイアス電位VB1を出力する。
【0058】
信号V1,V2がそれぞれ「H」レベルおよび「L」レベルの場合はバイアス電位VB1,VB2はそれぞれ第1電源電位VDDおよび接地電位GNDとなり、信号V1,V2がそれぞれ「L」レベルおよび「H」レベルの場合はバイアス電位VB1,VB2はそれぞれ接地電位GNDおよび第1電源電位VDDとなる。この実施の形態9は、第1電源電位VDDの低電圧化が進められ、VDDが図2のP型ウェル13とN+型拡散層15の間のビルトインポテンシャル以下になった場合に有効となる。
【0059】
この実施の形態9でも、実施の形態1と同じ効果が得られる。
[実施の形態10]
図16は、この発明の実施の形態10によるレベル変換回路の要部を示す回路ブロック図である。図16を参照して、このレベル変換回路が実施の形態1のレベル変換回路と異なる点は、判定回路110が追加されている点である。
【0060】
判定回路110は、ANDゲート111〜113、遅延回路114、エッジ生成回路115、ラッチ回路116、PチャネルMOSトランジスタ117、NチャネルMOSトランジスタ118,119.1〜119.m(ただし、mは自然数である)およびコンパレータ120を含む。ANDゲート111は、クロック信号CMPCKおよび信号CMPENを受け、信号φ111を出力する。遅延回路114は、ANDゲート111の出力信号φ111を所定時間だけ遅延させる。エッジ生成回路115は、遅延回路114の出力信号φ114を整形してエッジの鋭い信号φ115を生成する。信号φ115は、ラッチ回路116のクロック端子Cに与えられる。
【0061】
PチャネルMOSトランジスタ117およびNチャネルMOSトランジスタ118,119.1〜119.mは、第2の電源電位VDDHのラインと接地電位GNDのラインとの間に直列接続される。MOSトランジスタ117,118,119.1〜119.mの各々は、厚膜トランジスタである。MOSトランジスタ117,118のゲートは、ANDゲート111の出力信号φ111を受ける。NチャネルMOSトランジスタ119.1〜119.mのゲートは、それぞれそれらのドレインに接続される。NチャネルMOSトランジスタ119.1〜119.mの各々は、ダイオード素子を構成する。コンパレータ120は、第1電源電位VDDとMOSトランジスタ117,118の間のノードの電位V117とを比較し、VDDがV117よりも高い場合は信号φ120を「L」レベルにし、VDDがV117よりも低い場合は信号φ120を「H」レベルにする。信号φ120は、ラッチ回路116の入力端子Dに与えられる。
【0062】
ラッチ回路116は、クロック端子Cに与えられた信号φ115が「L」レベルの期間に入力端子Dに与えられた信号φ120を通過させ(スルー状態)、信号φ115が「L」レベルから「H」レベルに変化したことに応じて入力信号φ120のレベルを保持および出力する(ホールド状態)。ラッチ回路116の出力信号φ116は、ANDゲート112,113の一方入力ノードに与えられる。信号V1,V2は、それぞれANDゲート112,113の他方入力ノードに入力される。ANDゲート112,113の出力信号V1′,V2′は、信号V1,V2の代わりに図3のVB2発生回路21およびVB1発生回路22にそれぞれ入力される。
【0063】
信号CMPENが「L」レベルの場合は、ANDゲート111の出力信号φ111が「L」レベルに固定される。これにより、遅延回路114の出力信号φ114およびエッジ生成回路115の出力信号φ115も「L」レベルに固定され、ラッチ回路116はスルー状態に固定される。またPチャネルMOSトランジスタ117が導通するとともにNチャネルMOSトランジスタ118が非導通になり、V117は第2電源電位VDDHになる。またコンパレータ120は、非活性化されて信号φ120を「L」レベルにする。したがって、ラッチ回路116の出力信号φ116は「L」レベルになってANDゲート112,113の出力信号V1′,V2′は「L」レベルに固定される。したがって、バイアス電位VB1,VB2は接地電位GNDに固定される。
【0064】
信号CMPENが「H」レベルにされると、クロック信号CMPCKがAND111を通過して信号φ111になるとともに、コンパレータ120が活性化される。クロック信号CMPCKが「L」レベルの期間は、コンパレータ120が活性化されて信号φ120を「L」レベルにする他は、信号CMPENが「L」レベルの場合と同じになり、信号V1′,V2′は「L」レベルに固定される。
【0065】
クロック信号COMCKが「L」レベルから「H」レベルに立上げられると、ANDゲート111の出力信号φ111が「H」レベルになり、PチャネルMOSトランジスタ117が非導通になるとともにNチャネルMOSトランジスタ118が導通し、V117はm×VTHHとなる。VDDがm×VTHHよりも高い場合はコンパレータ120の出力信号φ120は「L」レベルになり、VDDがm×VTHHよりも低い場合は信号φ120は「H」レベルになる。クロック信号COMCKが「H」レベルに立上げられてから所定時間の経過後にエッジ生成回路115の出力信号φ115が「H」レベルに立上げられ、ラッチ回路116によって信号φ120のレベルが保持および出力される。
【0066】
したがって、VDDがm×VTHHよりも高い場合は、図1のNチャネルMOSトランジスタ5,6のしきい値電圧VTHHを下げる必要がないので、信号φ166は「L」レベルになって信号V1′,V2′は「L」レベルに固定される。VDDがm×VTHHよりも低い場合は、NチャネルMOSトランジスタ5,6のしきい値電圧VTHHを下げる必要があるので、φ116が「H」レベルになり、信号V1,V2がANDゲート112,113を通過して信号V1′,V2′となる。
【0067】
この実施の形態10では、VDDがm×VTHHよりも低い場合、すなわちNチャネルMOSトランジスタ5,6のしきい値電圧VTHHを下げる必要がある場合にのみバイアス発生回路を動作させるので、無駄な消費電力を削減することができる。
【0068】
[実施の形態11]
図17は、この発明の実施の形態11によるレベル変換回路の要部を示す回路図である。図17において、このレベル変換回路は、インバータ121、抵抗素子122およびNチャネルMOSトランジスタ123を備える。インバータ121は、第1電源電圧VDDによって駆動され、入力信号VOを反転させて信号V1を生成する。抵抗素子122およびNチャネルMOSトランジスタ123は、第2電源電位VDDHのラインと接地電位GNDのラインとの間に直列接続される。NチャネルMOSトランジスタ123のゲートは信号V1を受け、そのバックゲートはバイアス電位VB1を受ける。NチャネルMOSトランジスタ123は、厚膜トランジスタである。バイアス電位VB1は実施の形態1〜10のうちのどのバイアス電位発生回路で生成してもよいが、信号V2の代わりに信号VIが入力される。抵抗素子122とNチャネルMOSトランジスタ123の間のノードN122に現われる信号が出力信号VOとなる。
【0069】
信号VIが「H」レベル(VDD)の場合は、NチャネルMOSトランジスタ123が非導通になって信号VOは「H」レベル(VDDH)になる。信号VIが「H」レベル(VDD)から「L」レベル(GND)に立下げられると、バイアス電位VB1がたとえばVDD−VTHLに立上げられてNチャネルMOSトランジスタ123のしきい値電位VTHHが低下し、NチャネルMOSトランジスタ123が導通して信号VOは「L」レベル(GND)になる。
【0070】
この実施の形態11でも、実施の形態1と同じ効果が得られる。
[実施の形態12]
図18は、この発明の実施の形態12によるレベル変換回路の要部を示す回路図である。図18を参照して、このレベル変換回路が実施の形態1のレベル変換回路と異なる点は、バイアス電位発生回路20がバイアス電位発生回路130で置換されている点である。バイアス電位発生回路130は、VB1発生回路131およびVB2発生回路132を含む。
【0071】
VB1発生回路131は、信号V1,VOの論理積信号をバイアス電位VB1として出力するANDゲートを構成する。すなわちVB1発生回路131は、PチャネルMOSトランジスタ133,134、NチャネルMOSトランジスタ135,136およびインバータ137を含む。MOSトランジスタ133,135は薄膜トランジスタであり、MOSトランジスタ134,136は厚膜トランジスタである。インバータ137は、第1電源電位VDDのラインと接地電位GNDのラインとの間に直列接続されたPチャネルMOSトランジスタおよびNチャネルMOSトランジスタを含む周知のものである。
【0072】
PチャネルMOSトランジスタ133,134は、第1電源電位VDDのラインとノードN133との間に並列接続され、それらのゲートはそれぞれ信号V1,VOを受ける。NチャネルMOSトランジスタ135,136は、ノードN133と接地電位GNDのラインとの間に直列接続され、それらのゲートはそれぞれ信号V1,VOを受ける。MOSトランジスタ133〜136は、NANDゲートを構成する。インバータ137は、ノードN133に現われる信号の反転信号をバイアス電位VB1として出力する。VB2発生回路132は、VB1発生回路131と同じ構成である。但し、信号V1,VOの代わりに信号V2,/VOが入力され、バイアス電位VB1の代わりにバイアス電位VB2が出力される。
【0073】
図19は、このレベル変換回路の動作を示すタイムチャートである。初期状態では、入力信号VIは「L」レベル(GND)にされており、信号V1,V2はそれぞれ「H」レベル(VDD)および「L」レベル(GND)になっている。また、MOSトランジスタ4,5が導通するとともにMOSトランジスタ3,6が非導通になり、信号VO,/VOはそれぞれ「L」レベル(GND)および「H」レベル(VDDH)になる。また、ノードN133,N133′は共に「H」レベル(VDD)になり、バイアス電位VB1,VB2は共に接地電位GNDになる。
【0074】
ある時刻に入力信号VIが「L」レベル(GND)から「H」レベル(VDD)に立上げられると、信号V1,V2がそれぞれ「L」レベル(GND)および「H」レベル(VDD)になる。信号V1が「L」レベルにされると、VB1発生回路131のPチャネルMOSトランジスタ133が導通するとともにNチャネルMOSトランジスタ135が非導通になるが、バイアス電位VB1は「L」レベルのまま変化しない。また、信号V2が「H」レベルにされると、VB2発生回路132のPチャネルMOSトランジスタ133が非導通にされるとともにNチャネルMOSトランジスタ135が導通し、ノードN133′が「L」レベルにされてバイアス電位VB2が第1電源電位VDDに立上げられる。
【0075】
VDDは図2のP型ウェル13とN+型拡散層15の間のビルトインポテンシャル以下の値に設定されている。バイアス電位VB2がVDDにされると、NチャネルMOSトランジスタ6のしきい値電圧VTHHが低下してNチャネルMOSトランジスタ6が導通し、信号/VOのレベルが徐々に低下する。信号/VOのレベルが低下するとPチャネルMOSトランジスタ3に流れる電流が増加して信号VOのレベルが上昇し、信号VOのレベルが上昇するとPチャネルMOSトランジスタ4に流れる電流が減少して信号/VOのレベルがさらに低下する。このようにして信号VO,/VOはそれぞれ「H」レベル(VDDH)および「L」レベル(GND)になる。
【0076】
信号VO,/VOがそれぞれ「H」レベル(VDDH)および「L」レベル(GND)にされると、ノードN133,N133′が共に「H」レベル(VDD)になり、バイアス電位VB2は接地電位GNDにされる。バイアス電位VB2が接地電位GNDにされると、NチャネルMOSトランジスタ6のしきい値電圧VTHHが高くなってNチャネルMOSトランジスタ6におけるリーク電流が減少する。
【0077】
次に、入力信号VIが「H」レベル(VDD)から「L」レベル(GND)に立下げられると、信号V1,V2がそれぞれ「H」レベル(VDD)および「L」レベル(GND)になる。信号V2が「L」レベルにされると、VB2発生回路132のPチャネルMOSトランジスタ133が導通するとともにNチャネルMOSトランジスタ135が非導通になるが、バイアス電位VB2は「L」レベルのまま変化しない。また、信号V1が「H」レベルにされると、VB1発生回路22のPチャネルMOSトランジスタ133が非導通にされるとともにNチャネルMOSトランジスタ135が導通し、ノードN133が「L」レベルにされてバイアス電位VB1が第1電源電位VDDに立上げられる。
【0078】
バイアス電位VB1がVDDに立上げられると、NチャネルMOSトランジスタ5のしきい値電圧VTHHが低下してNチャネルMOSトランジスタ5が導通し、信号VOのレベルが徐々に低下する。信号VOのレベルが低下するとPチャネルMOSトランジスタ4に流れる電流が増加して信号/VOのレベルが上昇し、信号/VOのレベルが上昇するとPチャネルMOSトランジスタ3に流れる電流が減少して信号VOのレベルはさらに低下する。このようにして信号VO,/VOはそれぞれ「L」レベル(GND)および「H」レベル(VDDH)になる。
【0079】
信号VO,/VOがそれぞれ「L」レベル(GND)および「H」レベル(VDDH)にされると、VB1発生回路131のPチャネルMOSトランジスタ134が導通するとともにNチャネルMOSトランジスタ136が非導通になり、ノードN133が「H」レベルになってバイアス電位VB1が接地電位GNDにされる。バイアス電位VB1が接地電位GNDにされると、NチャネルMOSトランジスタ5のしきい値電圧VTHHが高くなってNチャネルMOSトランジスタ5におけるリーク電流が小さくなる。
【0080】
この実施の形態12でも実施の形態1と同じ効果が得られる。以下、この実施の形態12の種々の変更例について説明する。図20のレベル変換回路のバイアス電位発生回路140は、VB1発生回路141およびVB2発生回路142を含む。VB1発生回路141およびVB2発生回路142は、それぞれVB1発生回路131およびVB2発生回路132のPチャネルMOSトランジスタ134をNチャネルMOSトランジスタ143で置換したものである。NチャネルMOSトランジスタ143は、厚膜トランジスタである。VB1発生回路141のNチャネルMOSトランジスタ143は、第1電源電位VDDのラインとノードN133との間に接続され、そのゲートは信号/VOを受ける。VB2発生回路142のNチャネルMOSトランジスタ143は、第1電源電位VDDのラインとノードN133′との間に接続され、そのゲートは信号VOを受ける。
【0081】
したがって、このバイアス電位発生回路140は、図18のバイアス電位発生回路130と同様に動作する。ただし、図18のバイアス電位発生回路130は第1電源電位VDDがPチャネルMOSトランジスタ134のしきい値電圧VTHHよりも十分に高い場合に高速動作するのに対し、図20のバイアス電位発生回路140はVDDH−VDDがNチャネルMOSトランジスタ143のしきい値電圧VDHHよりも十分に高い場合に高速動作する。すなわち、図18のバイアス電位発生回路130は第1電源電位VDDが比較的高い電位である場合に有効であり、図20のバイアス電位発生回路140は第1電源電位VDDが比較的低い電位である場合に有効である。
【0082】
図21のレベル変換回路のバイアス電位発生回路150は、VB1発生回路151およびVB2発生回路152を含む。VB1発生回路151およびVB2発生回路152は、それぞれVB1発生回路131およびVB2発生回路132にNチャネルMOSトランジスタ143を追加したものである。NチャネルMOSトランジスタ143は、厚膜トランジスタである。VB1発生回路151のNチャネルMOSトランジスタ143は、第1電源電位VDDのラインとノードN133との間に接続され、そのゲートは信号/VOを受ける。VB2発生回路152のNチャネルMOSトランジスタ143は、第1電源電位VDDのラインとノードN133′との間に接続され、そのゲートは信号VOを受ける。したがって、このバイアス電位発生回路150は、図18のバイアス電位発生回路130と同様に動作する。図18のバイアス電位発生回路130は第1電源電位VDDが比較的高電位である場合に有効であり、図20のバイアス電位発生回路140は第1電源電位VDDが比較的低電位である場合に有効であるのに対し、図21のバイアス電位発生回路150は第1電源電位VDDの電位レベルによらず高速動作が可能である。
【0083】
図22のレベル変換回路は、図18のレベル変換回路のインバータ1とNチャネルMOSトランジスタ5のゲートとの間にk段(但し、kは偶数である)のインバータ155を直列接続したものである。インバータ1の出力信号が信号V1′としてVB1発生回路131のMOSトランジスタ133,135のゲートに入力され、インバータ1の次段のインバータ155の出力信号が信号V2′としてVB2発生回路132のMOSトランジスタ133,135のゲートに入力される。インバータ1段当りの遅延時間をTdとすると、信号V1′,V2′はそれぞれ信号V1,V2よりもk×Tdだけ早くレベル変化する。したがって、バイアス電位VB1,VB2のレベル変化のタイミングを早めることができ、インバータ155の段数kを調整することにより、信号V1,V2のレベル変化とバイアス電位VB1,VB2のレベル変化とを一致させることができる。第1電源電位VDDが低下するほど内部回路の動作速度が低下するので、この変更例は第1電源電位VDDが低下するほど有効になる。
【0084】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【0085】
【発明の効果】
以上のように、この発明に係るレベル変換回路は、その一方のレベルが基準電位であり、その他方のレベルが基準電位よりも高い第1の電位である第1の信号を、その一方のレベルが基準電位であり、その他方のレベルが第1の電位よりも高い第2の電位である第2の信号に変換して出力ノードに出力するものである。このレベル変換回路では、第2の電位のラインと出力ノードとの間に接続された負荷回路と、そのドレインが出力ノードに接続され、そのソースが基準電位のラインに接続され、そのゲートが第1の信号を受ける第1のN型トランジスタと、第1の信号に応答して導通/非導通状態にされる少なくとも1つのトランジスタを有し、第1の信号が第1の電位にされたことに応じて、基準電位よりも高く第1の電位以下のバイアス電位を生成して第1のN型トランジスタのバックゲートに与えるバイアス電位発生回路とが設けられる。したがって、第1の信号が第1の電位にされたことに応じて第1のN型トランジスタのしきい値電圧を下げることができ、動作速度の高速化を図ることができる。
【0086】
また、この発明に係る他のレベル変換回路では、第2の電位のラインと出力ノードとの間に接続された負荷回路と、そのドレインが出力ノードに接続され、そのソースが基準電位のラインに接続され、そのゲートが第1の信号を受ける第1のN型トランジスタと、基準電位よりも高く第1のN型トランジスタのバックゲートおよびソース間のPN接合のビルトインポテンシャル以下であるバイアス電位と基準電位とを受け、第1の信号が第1の電位にされたことに応じて第1のN型トランジスタのバックゲートにバイアス電位を与え、第1の信号が基準電位にされたことに応じて第1のN型トランジスタのバックゲートに基準電位を与える切換回路とが設けられる。したがって、第1の信号が第1の電位にされたことに応じてN型トランジスタのしきい値電圧を下げることができ、動作速度の高速化を図ることができる。
【0087】
また、この発明に係るさらに他のレベル変換回路では、第2の電位のラインと出力ノードとの間に接続された負荷回路と、そのドレインが出力ノードに接続され、そのソースが基準電位のラインに接続され、そのゲートが第1の信号を受け、そのバックゲートがバックゲートおよびソース間のPN接合のビルトインポテンシャル以下のバイアス電位を受けるN型トランジスタとが設けられる。したがって、N型トランジスタのしきい値電圧を下げることができ、動作速度の高速化を図ることができる。
【図面の簡単な説明】
【図1】この発明の実施の形態1によるレベル変換回路の要部を示す回路図である。
【図2】図1に示したNチャネルMOSトランジスタの構成を示す断面図である。
【図3】図1に示したバイアス電位を生成するバイアス電位発生回路の構成を示す回路図である。
【図4】図1〜図3に示したレベル変換回路の動作を示すタイムチャートである。
【図5】この実施の形態1の変更例を示す回路図である。
【図6】この発明の実施の形態2によるレベル変換回路のバイアス電位発生回路の構成を示す回路図である。
【図7】この発明の実施の形態3によるレベル変換回路のバイアス電位発生回路の構成を示す回路図である。
【図8】この発明の実施の形態4によるレベル変換回路のバイアス電位発生回路の構成を示す回路図である。
【図9】この発明の実施の形態5によるレベル変換回路のバイアス電位発生回路の構成を示す回路図である。
【図10】この実施の形態5の変更例を示す回路図である。
【図11】この発明の実施の形態6によるレベル変換回路のバイアス電位発生回路の構成を示す回路図である。
【図12】図11に示したバイアス電位発生回路の動作を示すタイムチャートである。
【図13】この発明の実施の形態7によるレベル変換回路の切換回路の構成を示す回路図である。
【図14】この発明の実施の形態8によるレベル変換回路のバイアス電位発生回路の構成を示す回路図である。
【図15】この発明の実施の形態9によるレベル変換回路の切換回路の構成を示す回路図である。
【図16】この発明の実施の形態10によるレベル変換回路の制御回路の構成を示す回路ブロック図である。
【図17】この発明の実施の形態11によるレベル変換回路の要部を示す回路図である。
【図18】この発明の実施の形態12によるレベル変換回路のバイアス電位発生回路の構成を示す回路図である。
【図19】図8に示したレベル変換回路の動作を示すタイムチャートである。
【図20】実施の形態12の変更例を示す回路図である。
【図21】実施の形態12の他の変更例を示す回路図である。
【図22】実施の形態12のさらに他の変更例を示す回路図である。
【符号の説明】
1,2,24,101,102,121,137,155 インバータ、3,4,28,51.1〜51.n,52,53.1〜53.n,54,83,96〜98,103,117,133,134 PチャネルMOSトランジスタ、5,6,25〜27,31〜34,41〜44,55,56,63〜68,84〜86,104,118,119.1〜119.m,135,136,143 NチャネルMOSトランジスタ、10 P型半導体基板、11 N型ウェル、12,17 P+型拡散層、13 P型ウェル、14〜16 N+型拡散層、18 ゲート酸化膜、19 ゲート電極、20,20′,30,40,50,60,80,95,130,140,150 バイアス電位発生回路、21,21′,62,82,132,142,152 VB2発生回路、22,22′,61,81,131,141,151 VB1発生回路、23 NORゲート、71〜73,122 抵抗素子、74,75,120 コンパレータ、87 キャパシタ、88 寄生容量、90,100 切換回路、91〜94 トランスファーゲート、110 判定回路、111〜113 ANDゲート、114 遅延回路、115 エッジ生成回路、116 ラッチ回路。
Claims (22)
- その一方のレベルが基準電位であり、その他方のレベルが前記基準電位よりも高い第1の電位である第1の信号を、その一方のレベルが前記基準電位であり、その他方のレベルが前記第1の電位よりも高い第2の電位である第2の信号に変換して出力ノードに出力するレベル変換回路であって、
前記第2の電位のラインと前記出力ノードとの間に接続された負荷回路、
そのドレインが前記出力ノードに接続され、そのソースが前記基準電位のラインに接続され、そのゲートが前記第1の信号を受ける第1のN型トランジスタ、および
前記第1の信号に応答して導通/非導通状態にされる少なくとも1つのトランジスタを有し、前記第1の信号が前記第1の電位にされたことに応じて、前記基準電位よりも高く前記第1の電位以下のバイアス電位を生成して前記第1のN型トランジスタのバックゲートに与えるバイアス電位発生回路を備える、レベル変換回路。 - 前記バイアス電位は、前記第1のN型トランジスタのバックゲートおよびソース間のPN接合のビルトインポテンシャル以下である、請求項1に記載のレベル変換回路。
- 前記バイアス電位発生回路は、前記第1の電位を前記基準電位側にレベルシフトさせて前記バイアス電位を生成するレベルシフト回路を含む、請求項1または請求項2に記載のレベル変換回路。
- 前記レベルシフト回路は、前記第1の電位のラインと前記第1のN型トランジスタのバックゲートとの間に接続され、そのゲートが前記第1の信号を受ける第2のN型トランジスタを含む、請求項3に記載のレベル変換回路。
- 前記レベルシフト回路は、そのゲートおよびドレインが前記第1の信号を受け、そのソースが前記第1のN型トランジスタのバックゲートに接続された第2のN型トランジスタを含む、請求項3に記載のレベル変換回路。
- 前記レベルシフト回路は、
予め定められた数のダイオード素子、および
前記第1の電位のラインと前記第1のN型トランジスタのバックゲートとの間に前記予め定められた数のダイオード素子とともに直列接続され、前記第1の信号が前記第1の電位にされたことに応じて導通するスイッチング素子を含む、請求項3に記載のレベル変換回路。 - 前記レベルシフト回路は、
複数のダイオード素子、
前記第1の信号が前記第1の電位にされたことに応じて導通するスイッチング素子、および
前記複数のダイオード素子のうちの選択信号に応じた数のダイオード素子を選択し、選択したダイオード素子と前記スイッチング素子とを前記第1の電位のラインと前記第1のN型トランジスタのバックゲートとの間に直列接続する切換回路を含む、請求項3に記載のレベル変換回路。 - 前記レベルシフト回路は、さらに、前記第1の電位を検出し、検出結果に基づいて前記選択信号を生成する電位検出回路を含み、
前記切換回路によって選択されるダイオード素子の数は、前記第1の電位が高いほど多くなる、請求項7に記載のレベル変換回路。 - 前記バイアス電位発生回路は、
その一方電極が前記基準電位のラインに接続されたキャパシタ、
前記第1の信号が前記基準電位の場合は前記キャパシタの他方電極と前記第1の電位のラインとの間を導通させ、前記第1の信号が前記第1の電位の場合は前記キャパシタの他方電極と前記第1のN型トランジスタのバックゲートとの間を導通させる切換回路、および
前記第1のN型トランジスタのバックゲートと前記基準電位のラインとの間に接続されたダイオード素子を含む、請求項1または請求項2に記載のレベル変換回路。 - 前記バイアス電位発生回路は、前記第1および第2の信号のうちの少なくとも一方の信号が前記基準電位にされたことに応じて前記第1のN型トランジスタのバックゲートに前記基準電位を与える、請求項1から請求項9のいずれかに記載のレベル変換回路。
- 前記バイアス電位発生回路は、前記第1の信号が前記基準電位にされたことに応じて前記第1のN型トランジスタのバックゲートに前記基準電位を与える、請求項1から請求項9のいずれかに記載のレベル変換回路。
- さらに、前記第1の電位と予め定められた電位とを比較し、前記第1の電位が前記予め定められた電位よりも高い場合は、前記バイアス電位発生回路を非活性化させて前記第1のN型トランジスタのバックゲートを前記基準電位に固定させる比較回路を備える、請求項1から請求項11のいずれかに記載のレベル変換回路。
- 前記出力ノード、前記負荷回路、前記第1のN型トランジスタ、および前記バイアス電位発生回路は2組設けられ、
さらに、前記第1の信号の反転信号を生成するインバータを備え、
一方の負荷回路は、前記第2の電位のラインと一方の出力ノードとの間に接続され、そのゲートが他方の出力ノードに接続された第1のP型トランジスタを含み、
他方の負荷回路は、前記第2の電位のラインと前記他方の出力ノードとの間に接続され、そのゲートが前記一方の出力ノードに接続された第2のP型トランジスタを含み、
一方の第1のN型トランジスタのドレインは前記一方の出力ノードに接続され、そのソースは前記基準電位のラインに接続され、そのゲートは前記第1の信号を受け、
他方の第1のN型トランジスタのドレインは前記他方の出力ノードに接続され、そのソースは前記基準電位のラインに接続され、そのゲートは前記第1の信号の反転信号を受け、
一方のバイアス電位発生回路は、前記第1の信号が前記第1の電位にされたことに応じて、前記バイアス電位を生成して前記一方の第1のN型トランジスタのバックゲートに与え、
他方のバイアス電位発生回路は、前記第1の信号の反転信号が前記第1の電位にされたことに応じて、前記バイアス電位を生成して前記他方の第1のN型トランジスタのバックゲートに与える、請求項1から請求項12のいずれかに記載のレベル変換回路。 - 前記負荷回路は、前記第2の電位のラインと前記出力ノードとの間に接続された抵抗素子を含む、請求項1から請求項12のいずれかに記載のレベル変換回路。
- その一方のレベルが基準電位であり、その他方のレベルが前記基準電位よりも高い第1の電位である第1の信号を、その一方のレベルが前記基準電位であり、その他方のレベルが前記第1の電位よりも高い第2の電位である第2の信号に変換して出力ノードに出力するレベル変換回路であって、
前記第2の電位のラインと前記出力ノードとの間に接続された負荷回路、
そのドレインが前記出力ノードに接続され、そのソースが前記基準電位のラインに接続され、そのゲートが前記第1の信号を受ける第1のN型トランジスタ、および
前記基準電位よりも高く前記第1のN型トランジスタのバックゲートおよびソース間のPN接合のビルトインポテンシャル以下であるバイアス電位と基準電位とを受け、前記第1の信号が前記第1の電位にされたことに応じて前記第1のN型トランジスタのバックゲートに前記バイアス電位を与え、前記第1の信号が前記基準電位にされたことに応じて前記第1のN型トランジスタのバックゲートに前記基準電位を与える切換回路を備える、レベル変換回路。 - 前記切換回路は、前記第1の信号が前記第1の電位にされ、かつ前記第2の信号が前記第2の電位にされたことに応じて前記第1のN型トランジスタのバックゲートに前記バイアス電位を与え、前記第1および第2の信号のうちの少なくとも一方の信号が前記基準電位にされたことに応じて前記第1のN型トランジスタのバックゲートに前記基準電位を与える、請求項15に記載のレベル変換回路。
- 前記切換回路は、
前記第1の電位のラインと所定のノードとの間に並列接続され、それらのゲームがそれぞれ前記第1および第2の信号を受ける第1および第2のP型トランジスタ、
前記所定のノードと前記基準電位のラインとの間に直列接続され、それらのうちの一方のトランジスタのゲートが前記第1の信号を受け、他方のトランジスタのゲートが前記第2の信号を受ける第2および第3のN型トランジスタ、および
前記所定のノードが前記基準電位にされたことに応じて前記第1のN型トランジスタのバックゲートに前記バイアス電位を与え、前記所定のノードが前記第1の電位にされたことに応じて前記第1のN型トランジスタのバックゲートに前記基準電位を与えるインバータを含む、請求項16に記載のレベル変換回路。 - さらに、前記第2の信号の反転信号を生成する第1のインバータを備え、
前記切換回路は、
前記第1の電位のラインと所定のノードとの間に接続され、そのゲートが前記第1の信号を受ける第1のP型トランジスタ、
前記第1のP型トランジスタに並列接続され、そのゲートが前記第1のインバータによって生成された前記第2の信号の反転信号を受ける第2のN型トランジスタ、
前記所定のノードと前記基準電位のラインとの間に直列接続され、それらのうちの一方のトランジスタのゲートが前記第1の信号を受け、他方のトランジスタのゲートが前記第2の信号を受ける第3および第4のN型トランジスタ、および
前記所定のノードが前記基準電位にされたことに応じて前記第1のN型トランジスタのバックゲートに前記バイアス電位を与え、前記所定のノードが前記第1の電位にされたことに応じて前記第1のN型トランジスタのバックゲートに前記基準電位を与える第2のインバータを含む、請求項16に記載のレベル変換回路。 - 前記切換回路は、さらに、前記第1のP型トランジスタに並列接続され、そのゲートが前記第2の信号を受ける第2のP型トランジスタを含む、請求項18に記載のレベル変換回路。
- さらに、前記第1の信号を予め定められた時間だけ遅延させる遅延回路を備え、
前記第1のN型トランジスタのゲートは、前記遅延回路によって遅延された第1の信号を受ける、請求項1から請求項19のいずれかに記載のレベル変換回路。 - その一方のレベルが基準電位であり、その他方のレベルが前記基準電位よりも高い第1の電位である第1の信号を、その一方のレベルが前記基準電位であり、その他方のレベルが前記第1の電位よりも高い第2の電位である第2の信号に変換して出力ノードに出力するレベル変換回路であって、
前記第2の電位のラインと前記出力ノードとの間に接続された負荷回路、および
そのドレインが前記出力ノードに接続され、そのソースが前記基準電位のラインに接続され、そのゲートが前記第1の信号を受け、そのバックゲートが該バックゲートおよびソース間のPN接合のビルトインポテンシャル以下のバイアス電位を受けるN型トランジスタを備える、レベル変換回路。 - さらに、前記第1の電位を分圧して前記バイアス電位を生成するバイアス電位発生回路を備える、請求項15または請求項21に記載のレベル変換回路。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003018373A JP4133371B2 (ja) | 2002-06-10 | 2003-01-28 | レベル変換回路 |
TW092109887A TW589797B (en) | 2002-06-10 | 2003-04-28 | Level conversion circuit converting logic level of signal |
US10/426,653 US6750696B2 (en) | 2002-06-10 | 2003-05-01 | Level conversion circuit converting logic level of signal |
KR10-2003-0036669A KR20030095323A (ko) | 2002-06-10 | 2003-06-09 | 신호의 논리레벨을 변환하는 레벨변환회로 |
CNB031424740A CN1232032C (zh) | 2002-06-10 | 2003-06-10 | 变换信号逻辑电平的电平变换电路 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002168340 | 2002-06-10 | ||
JP2003018373A JP4133371B2 (ja) | 2002-06-10 | 2003-01-28 | レベル変換回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004072709A true JP2004072709A (ja) | 2004-03-04 |
JP4133371B2 JP4133371B2 (ja) | 2008-08-13 |
Family
ID=29714369
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003018373A Expired - Fee Related JP4133371B2 (ja) | 2002-06-10 | 2003-01-28 | レベル変換回路 |
Country Status (5)
Country | Link |
---|---|
US (1) | US6750696B2 (ja) |
JP (1) | JP4133371B2 (ja) |
KR (1) | KR20030095323A (ja) |
CN (1) | CN1232032C (ja) |
TW (1) | TW589797B (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008009418A (ja) * | 2006-06-02 | 2008-01-17 | Semiconductor Energy Lab Co Ltd | 液晶表示装置、液晶表示装置を具備した電子機器 |
JP2010028352A (ja) * | 2008-07-17 | 2010-02-04 | Ricoh Co Ltd | インバータ回路 |
JP2010187122A (ja) * | 2009-02-10 | 2010-08-26 | Toshiba Corp | レベルシフタ回路 |
US8471596B2 (en) | 2006-06-02 | 2013-06-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and electronic apparatus having the same |
JP2018133607A (ja) * | 2017-02-13 | 2018-08-23 | エイブリック株式会社 | 信号選択回路及び半導体装置 |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0572075U (ja) * | 1992-02-28 | 1993-09-28 | 本多通信工業株式会社 | ロック片受け金具を有するコネクタ |
US6861873B2 (en) * | 2003-05-16 | 2005-03-01 | International Business Machines Corporation | Level translator circuit for power supply disablement |
US7030678B1 (en) * | 2004-02-11 | 2006-04-18 | National Semiconductor Corporation | Level shifter that provides high-speed operation between power domains that have a large voltage difference |
US20070279091A1 (en) * | 2004-09-22 | 2007-12-06 | Mayank Goel | Digital Voltage Level Shifter |
TWI246252B (en) * | 2004-12-16 | 2005-12-21 | Faraday Tech Corp | Level shifter |
KR100678458B1 (ko) * | 2004-12-24 | 2007-02-02 | 삼성전자주식회사 | 레벨 쉬프트 회로 및 이의 동작 방법 |
JP4188933B2 (ja) * | 2005-03-29 | 2008-12-03 | 富士通マイクロエレクトロニクス株式会社 | トレラント入力回路 |
US7282964B2 (en) * | 2005-05-25 | 2007-10-16 | Texas Instruments Incorporated | Circuit for detecting transitions on either of two signal lines referenced at different power supply levels |
TWI268662B (en) * | 2005-06-29 | 2006-12-11 | Sunplus Technology Co Ltd | Level shifter circuit |
US7310012B2 (en) * | 2006-04-19 | 2007-12-18 | Faraday Technology Corp. | Voltage level shifter apparatus |
US8629706B2 (en) * | 2011-10-13 | 2014-01-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Power switch and operation method thereof |
CN103618539A (zh) * | 2013-11-27 | 2014-03-05 | 苏州贝克微电子有限公司 | 一种把ecl逻辑电平转化为mos逻辑电平的bicmos电路 |
CN104868904B (zh) * | 2015-05-29 | 2018-03-13 | 华为技术有限公司 | 一种电平转换电路及装置 |
US10491220B1 (en) * | 2018-11-23 | 2019-11-26 | Nanya Technology Corporation | Voltage circuit and method of operating the same |
KR102113666B1 (ko) * | 2019-01-23 | 2020-05-21 | 에이플러스 세미컨턱터 테크놀로지스 코., 엘티디. | 집적회로용 임계 전압 값을 조절 가능한 전압 레벨 시프터 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3210567B2 (ja) * | 1996-03-08 | 2001-09-17 | 株式会社東芝 | 半導体出力回路 |
JP3715066B2 (ja) * | 1997-03-25 | 2005-11-09 | 三菱電機株式会社 | 電流モードロジック回路 |
US6218892B1 (en) * | 1997-06-20 | 2001-04-17 | Intel Corporation | Differential circuits employing forward body bias |
JP2001036388A (ja) | 1999-07-16 | 2001-02-09 | Sharp Corp | レベルシフト回路および半導体装置 |
DE19934297C1 (de) * | 1999-07-21 | 2000-10-05 | Siemens Ag | Integrierte Halbleiterschaltung mit erhöhter Betriebsspannung für programmierbare Elemente (z.B. zur Konfigurierung) |
-
2003
- 2003-01-28 JP JP2003018373A patent/JP4133371B2/ja not_active Expired - Fee Related
- 2003-04-28 TW TW092109887A patent/TW589797B/zh not_active IP Right Cessation
- 2003-05-01 US US10/426,653 patent/US6750696B2/en not_active Expired - Fee Related
- 2003-06-09 KR KR10-2003-0036669A patent/KR20030095323A/ko not_active Application Discontinuation
- 2003-06-10 CN CNB031424740A patent/CN1232032C/zh not_active Expired - Fee Related
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008009418A (ja) * | 2006-06-02 | 2008-01-17 | Semiconductor Energy Lab Co Ltd | 液晶表示装置、液晶表示装置を具備した電子機器 |
US8471596B2 (en) | 2006-06-02 | 2013-06-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and electronic apparatus having the same |
JP2010028352A (ja) * | 2008-07-17 | 2010-02-04 | Ricoh Co Ltd | インバータ回路 |
JP2010187122A (ja) * | 2009-02-10 | 2010-08-26 | Toshiba Corp | レベルシフタ回路 |
JP2018133607A (ja) * | 2017-02-13 | 2018-08-23 | エイブリック株式会社 | 信号選択回路及び半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
CN1469548A (zh) | 2004-01-21 |
US6750696B2 (en) | 2004-06-15 |
TW589797B (en) | 2004-06-01 |
US20030227316A1 (en) | 2003-12-11 |
CN1232032C (zh) | 2005-12-14 |
JP4133371B2 (ja) | 2008-08-13 |
TW200308145A (en) | 2003-12-16 |
KR20030095323A (ko) | 2003-12-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4133371B2 (ja) | レベル変換回路 | |
US7414453B2 (en) | Level conversion circuit | |
US6064227A (en) | Output buffer circuit having low breakdown voltage | |
US6744291B2 (en) | Power-on reset circuit | |
JP5225876B2 (ja) | パワーオンリセット回路 | |
US6937074B2 (en) | Power-up signal generator in semiconductor device | |
KR980011440A (ko) | 반도체 기판용 전하 펌프 | |
EP2965425B1 (en) | Voltage level shifter with a low-latency voltage boost circuit | |
US6762640B2 (en) | Bias voltage generating circuit and semiconductor integrated circuit device | |
EP3462274A1 (en) | Semiconductor devices for sensing voltages | |
US7969253B2 (en) | VCO with stabilized reference current source module | |
US6753707B2 (en) | Delay circuit and semiconductor device using the same | |
JP2009533929A (ja) | 電子回路 | |
JP2005184770A (ja) | レベルシフト回路 | |
JP3910568B2 (ja) | レベルダウンコンバータ | |
US8416011B2 (en) | Circuit and method for generating body bias voltage for an integrated circuit | |
JP4787671B2 (ja) | クロック昇圧回路 | |
JP2000295089A (ja) | 出力回路およびそれを用いた半導体装置 | |
US10044260B2 (en) | Charge pump circuit and voltage generating device including the same | |
US20190190500A1 (en) | Control circuit for transistor biasing | |
JP3865283B2 (ja) | 半導体集積回路 | |
JP2020174323A (ja) | 半導体装置 | |
US9160334B2 (en) | Semiconductor device | |
US6831488B1 (en) | Semiconductor integrated circuit device having an active pull-up/pull-down circuit | |
Holleman et al. | A compact pulse-based charge pump in 0.13 μm CMOS |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060112 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080128 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080205 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080403 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080507 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080602 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110606 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4133371 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110606 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110606 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120606 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120606 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130606 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130606 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140606 Year of fee payment: 6 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |