JP2004047881A - 有機半導体素子及びその製造方法 - Google Patents
有機半導体素子及びその製造方法 Download PDFInfo
- Publication number
- JP2004047881A JP2004047881A JP2002205634A JP2002205634A JP2004047881A JP 2004047881 A JP2004047881 A JP 2004047881A JP 2002205634 A JP2002205634 A JP 2002205634A JP 2002205634 A JP2002205634 A JP 2002205634A JP 2004047881 A JP2004047881 A JP 2004047881A
- Authority
- JP
- Japan
- Prior art keywords
- organic semiconductor
- semiconductor layer
- intermediate electrode
- electrode
- organic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Images
Landscapes
- Electroluminescent Light Sources (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
【課題】電極間の漏れ電流の発生を抑制した有機半導体素子及びその製造方法を提供する。
【解決手段】有機半導体素子はソース電極及びドレイン電極間に挟持されかつキャリア移動性を有する有機半導体層を備え、さらに、有機半導体層に包埋されかつソース電極及びドレイン電極間に離間して並設された少なくとも２つの平面の各々に配置されかつ膜厚方向において配置された少なくとも２つの中間電極片からなるゲート電極を有する。有機半導体層の融解によりゲート電極が包埋される。
【選択図】 図３
【解決手段】有機半導体素子はソース電極及びドレイン電極間に挟持されかつキャリア移動性を有する有機半導体層を備え、さらに、有機半導体層に包埋されかつソース電極及びドレイン電極間に離間して並設された少なくとも２つの平面の各々に配置されかつ膜厚方向において配置された少なくとも２つの中間電極片からなるゲート電極を有する。有機半導体層の融解によりゲート電極が包埋される。
【選択図】 図３
Description
【０００１】
【発明の属する技術分野】
本発明は、キャリア移動性の有機化合物からなる有機半導体層を備えた有機半導体素子及びその製造方法に関する。
【０００２】
【従来の技術】
有機半導体層に電圧を加えると有機半導体層に電荷密度が増加するので、有機半導体層上に１対の電極を設けその間に電流を流すことが可能になる。例えば、縦型構造のＳＩＴ（静電誘導形トランジスタ）構造の有機トランジスタなどの有機半導体素子においては、有機半導体層を挟むソース電極及びドレイン電極の間のゲート電極で有機半導体層の厚さ方向に電圧を印加し、有機半導体層の厚さ方向の電流をスイッチングできる。
【０００３】
ＳＩＴは、図１に示すように、有機半導体層１３を１対のソース電極１１及びドレイン電極１５で挟み、有機半導体層の厚さ方向の途中にゲート電極１４を形成した３端子構造を有する。そのゲート電極に電圧を印加し、有機半導体層にできる空乏層ＤｐＬによってソース電極及びドレイン電極間の電流を制御することができる。
【０００４】
【発明が解決しようとする課題】
ＳＩＴ構造の有機トランジスタでは、例えば、正電荷を印加したゲート電極１４の複数の短冊形枝部の周りに生じる有機半導体層の複数の空乏層ＤｐＬによって、ソース電極及びドレイン電極間の膜厚方向のキャリア移動を阻止する。
しかしながら、空乏層ＤｐＬ各々の拡がりが不十分であると、図２に示すゲート電極１４の短冊形枝部の間隔Ｗを空乏層ＤｐＬで埋めることができず、漏れ電流が増加する。すなわち、キャリア移動を阻止し漏れ電流減少のためにゲート電極の短冊形枝部の間隔を狭めるには、微細構造のマスクを用いたゲート電極の形成が必要となる。
【０００５】
一般に、ＳＩＴ構造の有機トランジスタにおける有機半導体層の膜厚は数百ｎｍであり、ソース電極及びドレイン電極の間に形成されるべきゲート電極も５０〜１００ｎｍといった厚さとなる。そうすると有機半導体層、ゲート電極、有機半導体層と順次成膜した際、有機トランジスタは、ゲート電極の複数の短冊形枝部が、そのまま、その後工程で積層される有機半導体層やドレイン電極に転写され、表面に凹凸が残ってしまい、漏れ電流の増加に影響する。
【０００６】
本発明の解決しようとする課題には、電極間の漏れ電流の発生を抑制した有機半導体素子及びその製造方法を提供することが一例として挙げられる。
【０００７】
【課題を解決するための手段】
請求項１記載の有機半導体素子は、ソース電極及びドレイン電極間に挟持されかつキャリア移動性を有する有機半導体層を備えた有機半導体素子であって、前記有機半導体層に包埋されかつ前記ソース電極及びドレイン電極間に離間して並設された少なくとも２つの平面の各々に配置されかつ膜厚方向において配置された少なくとも２つの中間電極片からなるゲート電極を有することを特徴とする。
【０００８】
請求項６記載の有機半導体素子の製造方法は、ソース電極及びドレイン電極間に成膜されかつゲート電極を包埋する有機半導体層を備えた有機半導体素子の製造方法であって、
ソース電極及びドレイン電極のいずれか上に、第１有機半導体層を形成する第１有機半導体層積層工程と、
前記第１有機半導体層上の一部に第１中間電極片を形成する第１中間電極片積層工程と、
前記第１有機半導体層及び前記第１中間電極片上に、第２有機半導体層を形成する第２有機半導体層積層工程と、
前記第２有機半導体層上の一部に、前記第１中間電極片とともに前記ソース電極及びドレイン電極を互いに補完して覆うように、第２中間電極片を形成する第２中間電極片積層工程と、
前記第２有機半導体層及び前記第２中間電極片上に、第３有機半導体層を形成する第３有機半導体層積層工程と、を含み、
前記第２及び第３有機半導体層積層工程において、形成された有機半導体を軟化せしめ前記中間電極片を包埋する包埋工程と、を含むことを特徴とする。
【０００９】
【発明の実施の形態】
本発明による有機半導体素子の実施形態例として有機トランジスタ及びその製造方法を図面を参照しつつ説明する。
図３は、実施形態のＳＩＴ構造の有機トランジスタの断面を示す。基板１０上において、キャリア移動性を有する例えばｐ型有機半導体層１３は、ソース電極１１及びドレイン電極１５の間に挟持されるように、設けられている。有機半導体層１３はｐ型（正孔輸送性）の他に、ｎ型（電子輸送性）でもよく、正孔輸送性及び電子輸送性の少なくとも一方を有する材料で形成できる。有機半導体層１３には、それぞれ平板状の２つの中間電極片１４ａ及び１４ｂからなるゲート電極が包埋されている。中間電極片１４ａ及び１４ｂはソース電極１１及びドレイン電極１５の間に平行に離間して配置されている。図４に示すように、中間電極片１４ａ及び１４ｂは互いに電気的に接続されてゲート電極１４として、ソース電極１１及びドレイン電極１５のどちら側から見ても、互いに補完してこれら電極を覆うように、形成されている。なお、中間電極片１４ａ及び１４ｂはソース電極１１及びドレイン電極１５の間の２つの平面内にそれぞれ存在するように離間して設けられているが、ソース電極１１及びドレイン電極１５の間であれば、３以上の平面内にそれぞれに中間電極片を設けることもできる。
【００１０】
この実施形態の有機トランジスタは、例えば、次のように製造される。
まず、図５に示すように、基板１０上にソース電極１１を形成する。例えばスパッタ法によりインジウム錫酸化物（ＩＴＯ）又はクロム（Ｃｒ）からなるソース電極１１を膜厚５０ｎｍで成膜する。なお、ソース電極に限らず各電極形成には蒸着、スパッタ、ＣＶＤなどの方法を用いることができる。
【００１１】
次に、図６に示すように、ソース電極１１上に、第１有機半導体層１３ａとして、４，４’ビス［Ｎ−（１−ナフチル）−Ｎ−フェニルアミノ］−ビフェニル（いわゆる、α−ＮＰＤ）を膜厚５０ｎｍで抵抗加熱蒸着により成膜する。
次に、図７に示すように、第１有機半導体層１３ａの上部平面の一部分上に、これを介してソース電極１１の一部分を覆うように、マスクを用いてＡ１を第１中間電極片１４ａとして膜厚５０ｎｍで抵抗加熱蒸着法により平板状に形成する。
【００１２】
次に、図８に示すように、第１有機半導体層１３ａの他の部分及び第１中間電極片１４ａ上に、第２有機半導体層１３ｂとして第１有機半導体層と同じα−ＮＰＤを膜厚５０ｎｍ程度で成膜する。次に、基板１０全体を有機半導体層のガラス転移点以上融点以下の温度に加熱する。すなわち、α−ＮＰＤのガラス転移温度である９６℃よりも１０〜５０℃高い温度、例えば１３０℃で１０分間、加熱して第１中間電極片１４ａを第２有機半導体層１３ｂで包埋して、第２有機半導体層１３ｂの表面の平坦化処理を行う。第２有機半導体層１３ｂが軟化して、重力及び表面張力によって、第１有機半導体層１３ａと融合する。加熱処理は大気中でも可能であるが、材料劣化や汚染防止の点から真空チャンバ内又は窒素置換されたチャンバ内で処理される方が好ましい。軟化温度としては、ガラス転移点が９６℃の有機材料の場合、１５０℃程度の加熱温度で軟化にかかる加熱時間は５分程度である。なお、基板全体は減圧又は真空チャンバ内でヒータで加熱されるが、加熱手段はハライドランプなどでもよい。
【００１３】
次に、図９に示すように、第２有機半導体層１３ｂの上部平面の一部分上に、これを介してソース電極１１の他の部分を覆うように、マスクを用いてＡｌを第２中間電極片１４ｂとして膜厚５０ｎｍで抵抗加熱蒸着法により平板状に形成する。ここで、第２中間電極片１４ｂ及び第１中間電極片１４ａは互いに補完してソース電極１１を覆うように、形成される。第１中間電極片１４ａ及び第２中間電極片１４ｂは図９に示すように、第２有機半導体層１３ｂを挟んで離間した重複部分ＤＰを設けるように形成してもよい。第２中間電極片１４ｂは第１中間電極片１４ａに電気的に接続されゲート電極の同一電位となり得るよう成膜される。第２有機半導体層１３ｂの成膜により、第１中間電極片１４ａ及び第２中間電極片１４ｂ間の距離は従来の１平面内のゲート電極短冊枝部をマスクで形成するより小さく、薄膜の膜厚で近接して形成でき、かつ精度が高く両電極間隔を保って形成できる。
【００１４】
次に、図１０に示すように、第２有機半導体層１３ｂの他の部分及び第２中間電極片１４ｂ上に、第３有機半導体層１３ｃとして第１有機半導体層と同じα−ＮＰＤを膜厚５０ｎｍ程度で成膜する。次に、上記同様に基板１０全体を有機半導体層のガラス転移点以上融点以下の温度に加熱、すなわち第２中間電極片１４ｂを第３有機半導体層１３ｃで包埋して、表面の平坦化処理を行う。
【００１５】
最後に、図１１に示すように、第３有機半導体層１３ｃ上に、ドレイン電極１５としてＡ１を膜厚２００ｎｍで抵抗加熱蒸着法で成膜する。有機半導体層成膜後に熱処理を行うため有機半導体層が平坦化され、凹凸のない均一な有機半導体層を有する有機トランジスタが作製できる。
なお、上記実施形態では、第１、第２及び第３有機半導体層１３ａ、１３ｂ及び１３ｃをｐ型材料のα−ＮＰＤを成膜しているが、ｎ型材料としてもよい。有機半導体層は電子輸送性及び正孔輸送性の少なくとも一方の材料であればよい。
【００１６】
また、上記実施形態では、中間電極片１４ａ及び１４ｂは平板状に成膜しているが、この他に、図１２に示すように、ソース電極１１及びドレイン電極１５の間の２平面におけるゲート電極の中間電極片１４ａ及び１４ｂは、それぞれ複数の短冊形枝部とし、それぞれ櫛状又は簾状で形成され得る。この場合も、図１３に示すように、中間電極片１４ａ及び１４ｂは互いに電気的に接続されてゲート電極１４として、ソース電極１１及びドレイン電極１５のどちら側から見ても、互いに補完してこれら電極を覆うように、形成される。
【００１７】
さらに、図１４に示すように、上記ＳＩＴ構造の有機トランジスタの構造において、第１、第２及び第３有機半導体層１３ａ、１３ｂ及び１３ｃを正孔輸送層としてソース電極１１及び第１有機半導体層１３ａ間に電子輸送性の有機発光層１６を設けることによって、有機トランジスタ一体型有機エレクトロルミネッセンス素子を構成できる。これにより、電流の注入によって発光するエレクトロルミネッセンス（以下、ＥＬともいう）を呈する有機化合物材料の少なくとも１つの薄膜からなる有機発光層を含む有機材料層を各々がアクティブ素子を備えた複数の有機ＥＬ素子を、マトリクスなどの所定パターンにて表示パネル基板上に形成できる。
【００１８】
有機ＥＬ素子は、光を取り出す側を透明材料で構成して基板上の１対の電極層間に、有機材料層を順次積層されて構成される。例えば、トップエミッション構成の場合には、図１４に示すものとは、逆に、ドレイン電極１５と第３有機半導体層１３ｃとの間に有機発光層１６を設けることもできる。
また、本発明による他の実施形態の有機トランジスタでは図１５及び図１６に示すように、第１中間電極片１４ａ及び第２中間電極片１４ｂを、第２有機半導体層１３ｂを挟んで離間した重複部分を設けないように形成してもよい。
【００１９】
さらに、図１７に示すように、本発明による他の実施形態の有機トランジスタでは、ソース電極１１及びドレイン電極１５の間の３平面のそれぞれにゲート電極の中間電極片１４ａ、１４ｂ及び１４ｃを積層し、それぞれ複数の短冊形枝部として櫛状又は簾状で形成され得る。
【図面の簡単な説明】
【図１】有機トランジスタを示す断面図。
【図２】図１の線ＡＡにおける断面図。
【図３】本発明による実施形態の有機トランジスタの断面図。
【図４】図３の線ＡＡにおける断面図。
【図５】本発明による実施形態の有機トランジスタの製造工程の一部を示す断面図。
【図６】本発明による実施形態の有機トランジスタの製造工程の一部を示す断面図。
【図７】本発明による実施形態の有機トランジスタの製造工程の一部を示す断面図。
【図８】本発明による実施形態の有機トランジスタの製造工程の一部を示す断面図。
【図９】本発明による実施形態の有機トランジスタの製造工程の一部を示す断面図。
【図１０】本発明による実施形態の有機トランジスタの製造工程の一部を示す断面図。
【図１１】本発明による実施形態の有機トランジスタの製造工程の一部を示す断面図。
【図１２】本発明による他の実施形態の有機トランジスタの断面図。
【図１３】図１２の線ＡＡにおける断面図。
【図１４】本発明による他の実施形態の有機トランジスタ一体型有機エレクトロルミネッセンス素子を示す断面図。
【図１５】本発明による他の実施形態の有機トランジスタの断面図。
【図１６】本発明による他の実施形態の有機トランジスタの断面図。
【図１７】本発明による他の実施形態の有機トランジスタの断面図。
【符号の説明】
１０ 基板
１１ ソース電極
１３ 第１有機半導体層
１３ａ、１３ｂ及び１３ｃ 第１、第２及び第３有機半導体層
１４ ゲート電極
１４ａ及び１４ｂ 中間電極片
１５ ドレイン電極
１６ 有機発光層
【発明の属する技術分野】
本発明は、キャリア移動性の有機化合物からなる有機半導体層を備えた有機半導体素子及びその製造方法に関する。
【０００２】
【従来の技術】
有機半導体層に電圧を加えると有機半導体層に電荷密度が増加するので、有機半導体層上に１対の電極を設けその間に電流を流すことが可能になる。例えば、縦型構造のＳＩＴ（静電誘導形トランジスタ）構造の有機トランジスタなどの有機半導体素子においては、有機半導体層を挟むソース電極及びドレイン電極の間のゲート電極で有機半導体層の厚さ方向に電圧を印加し、有機半導体層の厚さ方向の電流をスイッチングできる。
【０００３】
ＳＩＴは、図１に示すように、有機半導体層１３を１対のソース電極１１及びドレイン電極１５で挟み、有機半導体層の厚さ方向の途中にゲート電極１４を形成した３端子構造を有する。そのゲート電極に電圧を印加し、有機半導体層にできる空乏層ＤｐＬによってソース電極及びドレイン電極間の電流を制御することができる。
【０００４】
【発明が解決しようとする課題】
ＳＩＴ構造の有機トランジスタでは、例えば、正電荷を印加したゲート電極１４の複数の短冊形枝部の周りに生じる有機半導体層の複数の空乏層ＤｐＬによって、ソース電極及びドレイン電極間の膜厚方向のキャリア移動を阻止する。
しかしながら、空乏層ＤｐＬ各々の拡がりが不十分であると、図２に示すゲート電極１４の短冊形枝部の間隔Ｗを空乏層ＤｐＬで埋めることができず、漏れ電流が増加する。すなわち、キャリア移動を阻止し漏れ電流減少のためにゲート電極の短冊形枝部の間隔を狭めるには、微細構造のマスクを用いたゲート電極の形成が必要となる。
【０００５】
一般に、ＳＩＴ構造の有機トランジスタにおける有機半導体層の膜厚は数百ｎｍであり、ソース電極及びドレイン電極の間に形成されるべきゲート電極も５０〜１００ｎｍといった厚さとなる。そうすると有機半導体層、ゲート電極、有機半導体層と順次成膜した際、有機トランジスタは、ゲート電極の複数の短冊形枝部が、そのまま、その後工程で積層される有機半導体層やドレイン電極に転写され、表面に凹凸が残ってしまい、漏れ電流の増加に影響する。
【０００６】
本発明の解決しようとする課題には、電極間の漏れ電流の発生を抑制した有機半導体素子及びその製造方法を提供することが一例として挙げられる。
【０００７】
【課題を解決するための手段】
請求項１記載の有機半導体素子は、ソース電極及びドレイン電極間に挟持されかつキャリア移動性を有する有機半導体層を備えた有機半導体素子であって、前記有機半導体層に包埋されかつ前記ソース電極及びドレイン電極間に離間して並設された少なくとも２つの平面の各々に配置されかつ膜厚方向において配置された少なくとも２つの中間電極片からなるゲート電極を有することを特徴とする。
【０００８】
請求項６記載の有機半導体素子の製造方法は、ソース電極及びドレイン電極間に成膜されかつゲート電極を包埋する有機半導体層を備えた有機半導体素子の製造方法であって、
ソース電極及びドレイン電極のいずれか上に、第１有機半導体層を形成する第１有機半導体層積層工程と、
前記第１有機半導体層上の一部に第１中間電極片を形成する第１中間電極片積層工程と、
前記第１有機半導体層及び前記第１中間電極片上に、第２有機半導体層を形成する第２有機半導体層積層工程と、
前記第２有機半導体層上の一部に、前記第１中間電極片とともに前記ソース電極及びドレイン電極を互いに補完して覆うように、第２中間電極片を形成する第２中間電極片積層工程と、
前記第２有機半導体層及び前記第２中間電極片上に、第３有機半導体層を形成する第３有機半導体層積層工程と、を含み、
前記第２及び第３有機半導体層積層工程において、形成された有機半導体を軟化せしめ前記中間電極片を包埋する包埋工程と、を含むことを特徴とする。
【０００９】
【発明の実施の形態】
本発明による有機半導体素子の実施形態例として有機トランジスタ及びその製造方法を図面を参照しつつ説明する。
図３は、実施形態のＳＩＴ構造の有機トランジスタの断面を示す。基板１０上において、キャリア移動性を有する例えばｐ型有機半導体層１３は、ソース電極１１及びドレイン電極１５の間に挟持されるように、設けられている。有機半導体層１３はｐ型（正孔輸送性）の他に、ｎ型（電子輸送性）でもよく、正孔輸送性及び電子輸送性の少なくとも一方を有する材料で形成できる。有機半導体層１３には、それぞれ平板状の２つの中間電極片１４ａ及び１４ｂからなるゲート電極が包埋されている。中間電極片１４ａ及び１４ｂはソース電極１１及びドレイン電極１５の間に平行に離間して配置されている。図４に示すように、中間電極片１４ａ及び１４ｂは互いに電気的に接続されてゲート電極１４として、ソース電極１１及びドレイン電極１５のどちら側から見ても、互いに補完してこれら電極を覆うように、形成されている。なお、中間電極片１４ａ及び１４ｂはソース電極１１及びドレイン電極１５の間の２つの平面内にそれぞれ存在するように離間して設けられているが、ソース電極１１及びドレイン電極１５の間であれば、３以上の平面内にそれぞれに中間電極片を設けることもできる。
【００１０】
この実施形態の有機トランジスタは、例えば、次のように製造される。
まず、図５に示すように、基板１０上にソース電極１１を形成する。例えばスパッタ法によりインジウム錫酸化物（ＩＴＯ）又はクロム（Ｃｒ）からなるソース電極１１を膜厚５０ｎｍで成膜する。なお、ソース電極に限らず各電極形成には蒸着、スパッタ、ＣＶＤなどの方法を用いることができる。
【００１１】
次に、図６に示すように、ソース電極１１上に、第１有機半導体層１３ａとして、４，４’ビス［Ｎ−（１−ナフチル）−Ｎ−フェニルアミノ］−ビフェニル（いわゆる、α−ＮＰＤ）を膜厚５０ｎｍで抵抗加熱蒸着により成膜する。
次に、図７に示すように、第１有機半導体層１３ａの上部平面の一部分上に、これを介してソース電極１１の一部分を覆うように、マスクを用いてＡ１を第１中間電極片１４ａとして膜厚５０ｎｍで抵抗加熱蒸着法により平板状に形成する。
【００１２】
次に、図８に示すように、第１有機半導体層１３ａの他の部分及び第１中間電極片１４ａ上に、第２有機半導体層１３ｂとして第１有機半導体層と同じα−ＮＰＤを膜厚５０ｎｍ程度で成膜する。次に、基板１０全体を有機半導体層のガラス転移点以上融点以下の温度に加熱する。すなわち、α−ＮＰＤのガラス転移温度である９６℃よりも１０〜５０℃高い温度、例えば１３０℃で１０分間、加熱して第１中間電極片１４ａを第２有機半導体層１３ｂで包埋して、第２有機半導体層１３ｂの表面の平坦化処理を行う。第２有機半導体層１３ｂが軟化して、重力及び表面張力によって、第１有機半導体層１３ａと融合する。加熱処理は大気中でも可能であるが、材料劣化や汚染防止の点から真空チャンバ内又は窒素置換されたチャンバ内で処理される方が好ましい。軟化温度としては、ガラス転移点が９６℃の有機材料の場合、１５０℃程度の加熱温度で軟化にかかる加熱時間は５分程度である。なお、基板全体は減圧又は真空チャンバ内でヒータで加熱されるが、加熱手段はハライドランプなどでもよい。
【００１３】
次に、図９に示すように、第２有機半導体層１３ｂの上部平面の一部分上に、これを介してソース電極１１の他の部分を覆うように、マスクを用いてＡｌを第２中間電極片１４ｂとして膜厚５０ｎｍで抵抗加熱蒸着法により平板状に形成する。ここで、第２中間電極片１４ｂ及び第１中間電極片１４ａは互いに補完してソース電極１１を覆うように、形成される。第１中間電極片１４ａ及び第２中間電極片１４ｂは図９に示すように、第２有機半導体層１３ｂを挟んで離間した重複部分ＤＰを設けるように形成してもよい。第２中間電極片１４ｂは第１中間電極片１４ａに電気的に接続されゲート電極の同一電位となり得るよう成膜される。第２有機半導体層１３ｂの成膜により、第１中間電極片１４ａ及び第２中間電極片１４ｂ間の距離は従来の１平面内のゲート電極短冊枝部をマスクで形成するより小さく、薄膜の膜厚で近接して形成でき、かつ精度が高く両電極間隔を保って形成できる。
【００１４】
次に、図１０に示すように、第２有機半導体層１３ｂの他の部分及び第２中間電極片１４ｂ上に、第３有機半導体層１３ｃとして第１有機半導体層と同じα−ＮＰＤを膜厚５０ｎｍ程度で成膜する。次に、上記同様に基板１０全体を有機半導体層のガラス転移点以上融点以下の温度に加熱、すなわち第２中間電極片１４ｂを第３有機半導体層１３ｃで包埋して、表面の平坦化処理を行う。
【００１５】
最後に、図１１に示すように、第３有機半導体層１３ｃ上に、ドレイン電極１５としてＡ１を膜厚２００ｎｍで抵抗加熱蒸着法で成膜する。有機半導体層成膜後に熱処理を行うため有機半導体層が平坦化され、凹凸のない均一な有機半導体層を有する有機トランジスタが作製できる。
なお、上記実施形態では、第１、第２及び第３有機半導体層１３ａ、１３ｂ及び１３ｃをｐ型材料のα−ＮＰＤを成膜しているが、ｎ型材料としてもよい。有機半導体層は電子輸送性及び正孔輸送性の少なくとも一方の材料であればよい。
【００１６】
また、上記実施形態では、中間電極片１４ａ及び１４ｂは平板状に成膜しているが、この他に、図１２に示すように、ソース電極１１及びドレイン電極１５の間の２平面におけるゲート電極の中間電極片１４ａ及び１４ｂは、それぞれ複数の短冊形枝部とし、それぞれ櫛状又は簾状で形成され得る。この場合も、図１３に示すように、中間電極片１４ａ及び１４ｂは互いに電気的に接続されてゲート電極１４として、ソース電極１１及びドレイン電極１５のどちら側から見ても、互いに補完してこれら電極を覆うように、形成される。
【００１７】
さらに、図１４に示すように、上記ＳＩＴ構造の有機トランジスタの構造において、第１、第２及び第３有機半導体層１３ａ、１３ｂ及び１３ｃを正孔輸送層としてソース電極１１及び第１有機半導体層１３ａ間に電子輸送性の有機発光層１６を設けることによって、有機トランジスタ一体型有機エレクトロルミネッセンス素子を構成できる。これにより、電流の注入によって発光するエレクトロルミネッセンス（以下、ＥＬともいう）を呈する有機化合物材料の少なくとも１つの薄膜からなる有機発光層を含む有機材料層を各々がアクティブ素子を備えた複数の有機ＥＬ素子を、マトリクスなどの所定パターンにて表示パネル基板上に形成できる。
【００１８】
有機ＥＬ素子は、光を取り出す側を透明材料で構成して基板上の１対の電極層間に、有機材料層を順次積層されて構成される。例えば、トップエミッション構成の場合には、図１４に示すものとは、逆に、ドレイン電極１５と第３有機半導体層１３ｃとの間に有機発光層１６を設けることもできる。
また、本発明による他の実施形態の有機トランジスタでは図１５及び図１６に示すように、第１中間電極片１４ａ及び第２中間電極片１４ｂを、第２有機半導体層１３ｂを挟んで離間した重複部分を設けないように形成してもよい。
【００１９】
さらに、図１７に示すように、本発明による他の実施形態の有機トランジスタでは、ソース電極１１及びドレイン電極１５の間の３平面のそれぞれにゲート電極の中間電極片１４ａ、１４ｂ及び１４ｃを積層し、それぞれ複数の短冊形枝部として櫛状又は簾状で形成され得る。
【図面の簡単な説明】
【図１】有機トランジスタを示す断面図。
【図２】図１の線ＡＡにおける断面図。
【図３】本発明による実施形態の有機トランジスタの断面図。
【図４】図３の線ＡＡにおける断面図。
【図５】本発明による実施形態の有機トランジスタの製造工程の一部を示す断面図。
【図６】本発明による実施形態の有機トランジスタの製造工程の一部を示す断面図。
【図７】本発明による実施形態の有機トランジスタの製造工程の一部を示す断面図。
【図８】本発明による実施形態の有機トランジスタの製造工程の一部を示す断面図。
【図９】本発明による実施形態の有機トランジスタの製造工程の一部を示す断面図。
【図１０】本発明による実施形態の有機トランジスタの製造工程の一部を示す断面図。
【図１１】本発明による実施形態の有機トランジスタの製造工程の一部を示す断面図。
【図１２】本発明による他の実施形態の有機トランジスタの断面図。
【図１３】図１２の線ＡＡにおける断面図。
【図１４】本発明による他の実施形態の有機トランジスタ一体型有機エレクトロルミネッセンス素子を示す断面図。
【図１５】本発明による他の実施形態の有機トランジスタの断面図。
【図１６】本発明による他の実施形態の有機トランジスタの断面図。
【図１７】本発明による他の実施形態の有機トランジスタの断面図。
【符号の説明】
１０ 基板
１１ ソース電極
１３ 第１有機半導体層
１３ａ、１３ｂ及び１３ｃ 第１、第２及び第３有機半導体層
１４ ゲート電極
１４ａ及び１４ｂ 中間電極片
１５ ドレイン電極
１６ 有機発光層
Claims (8)
- ソース電極及びドレイン電極間に挟持されかつキャリア移動性を有する有機半導体層を備えた有機半導体素子であって、前記有機半導体層に包埋されかつ前記ソース電極及びドレイン電極間に離間して並設された少なくとも２つの平面の各々に配置されかつ膜厚方向において配置された少なくとも２つの中間電極片からなるゲート電極を有することを特徴とする有機半導体素子。
- 前記中間電極片は平板状であることを特徴とする請求項１記載の有機半導体素子。
- 前記中間電極片は櫛状又は簾状であることを特徴とする請求項１記載の有機半導体素子。
- 前記有機半導体層は電子輸送性及び正孔輸送性の少なくとも一方を有する材料であることを特徴とする請求項１〜３のいずれかに記載の有機半導体素子。
- 前記中間電極片は前記有機半導体層の一部を挟んで離間した重複部分を有することを特徴とする請求項１〜４のいずれかに記載の有機半導体素子。
- ソース電極及びドレイン電極間に成膜されかつゲート電極を包埋する有機半導体層を備えた有機半導体素子の製造方法であって、
ソース電極及びドレイン電極のいずれか上に、第１有機半導体層を形成する第１有機半導体層積層工程と、
前記第１有機半導体層上の一部に第１中間電極片を形成する第１中間電極片積層工程と、
前記第１有機半導体層及び前記第１中間電極片上に、第２有機半導体層を形成する第２有機半導体層積層工程と、
前記第２有機半導体層上の一部に、前記第１中間電極片とともに前記ソース電極及びドレイン電極を互いに補完して覆うように、第２中間電極片を形成する第２中間電極片積層工程と、
前記第２有機半導体層及び前記第２中間電極片上に、第３有機半導体層を形成する第３有機半導体層積層工程と、を含み、
前記第２及び第３有機半導体層積層工程において、形成された有機半導体を軟化せしめ前記中間電極片を包埋する包埋工程と、を含むことを特徴とする有機半導体素子の製造方法。 - 前記包埋工程は、前記第１有機半導体層をそのガラス転移点以上融点以下の温度に加熱することを特徴とする請求項６記載の有機半導体素子の製造方法。
- 前記有機半導体層は、蒸着により形成されることを特徴とする請求項６記載の有機半導体素子の製造方法。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002205634A JP2004047881A (ja) | 2002-07-15 | 2002-07-15 | 有機半導体素子及びその製造方法 |
| CNA03816762XA CN1669156A (zh) | 2002-07-15 | 2003-07-10 | 有机半导体器件及其制造方法 |
| KR1020057000613A KR20050028020A (ko) | 2002-07-15 | 2003-07-10 | 유기 반도체 소자 및 그 제조 방법 |
| US10/521,442 US20060208251A1 (en) | 2002-07-15 | 2003-07-10 | Organic semiconductor device and producing method therefor |
| AU2003281009A AU2003281009A1 (en) | 2002-07-15 | 2003-07-10 | Organic semiconductor device and method for manufacturing same |
| EP03741311A EP1536484A4 (en) | 2002-07-15 | 2003-07-10 | ORGANIC SEMICONDUCTOR AND METHOD FOR MANUFACTURING THE SAME |
| PCT/JP2003/008761 WO2004008545A1 (ja) | 2002-07-15 | 2003-07-10 | 有機半導体素子及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002205634A JP2004047881A (ja) | 2002-07-15 | 2002-07-15 | 有機半導体素子及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004047881A true JP2004047881A (ja) | 2004-02-12 |
Family
ID=31710884
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002205634A Abandoned JP2004047881A (ja) | 2002-07-15 | 2002-07-15 | 有機半導体素子及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004047881A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005277339A (ja) * | 2004-03-26 | 2005-10-06 | Ricoh Co Ltd | 縦型トランジスタおよび発光素子 |
| JP2007027566A (ja) * | 2005-07-20 | 2007-02-01 | Ricoh Co Ltd | 縦型トランジスタおよび発光素子 |
| WO2007043704A1 (ja) * | 2005-10-14 | 2007-04-19 | Pioneer Corporation | 発光素子及び表示装置 |
| US9262770B2 (en) | 2009-10-06 | 2016-02-16 | Brightedge Technologies, Inc. | Correlating web page visits and conversions with external references |
-
2002
- 2002-07-15 JP JP2002205634A patent/JP2004047881A/ja not_active Abandoned
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005277339A (ja) * | 2004-03-26 | 2005-10-06 | Ricoh Co Ltd | 縦型トランジスタおよび発光素子 |
| JP4698160B2 (ja) * | 2004-03-26 | 2011-06-08 | 株式会社リコー | 縦型トランジスタおよび発光素子 |
| JP2007027566A (ja) * | 2005-07-20 | 2007-02-01 | Ricoh Co Ltd | 縦型トランジスタおよび発光素子 |
| WO2007043704A1 (ja) * | 2005-10-14 | 2007-04-19 | Pioneer Corporation | 発光素子及び表示装置 |
| US9262770B2 (en) | 2009-10-06 | 2016-02-16 | Brightedge Technologies, Inc. | Correlating web page visits and conversions with external references |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW589919B (en) | Method for vapor deposition and method for making display device | |
| KR101074806B1 (ko) | 유기 발광 디스플레이 장치 및 그 제조 방법 | |
| KR100661439B1 (ko) | 표시 장치 및 그 제조 방법 | |
| WO2018113018A1 (zh) | Oled显示面板及其制作方法 | |
| EP1536484A1 (en) | Organic semiconductor device and method for manufacturing same | |
| JP2004103269A (ja) | 有機ｅｌ表示装置の製造方法 | |
| JP2005005149A (ja) | 有機ｅｌ素子及びその製造方法 | |
| TW200818978A (en) | Organic light-emitting transistor and display device | |
| US7586255B2 (en) | Organic electro-luminescent display of dual-panel type and method for manufacturing the same | |
| WO2006077767A1 (ja) | 有機ｅｌ素子の製造方法およびこれにより得られた有機ｅｌ素子 | |
| JP2006344774A (ja) | 有機ｅｌ素子、これを用いた有機ｅｌ表示装置、および有機ｅｌ素子の製造方法 | |
| JP2000091067A (ja) | 有機エレクトロルミネッセンス素子とその製造方法 | |
| JP2004047881A (ja) | 有機半導体素子及びその製造方法 | |
| US11177332B2 (en) | TFT array substrate requiring fewer masks and method for manufacturing the same and OLED display panel | |
| CN109148381B (zh) | 阵列基板及其制作方法、显示面板、显示装置 | |
| JP2003258267A (ja) | 有機薄膜半導体素子及びその製造方法 | |
| JP5790410B2 (ja) | 有機ｅｌ装置およびその製造方法 | |
| KR102037487B1 (ko) | 유기전계 발광소자의 제조 방법 및 그 방법에 의해 제조된 유기전계 발광소자 | |
| KR102023944B1 (ko) | 유기전계 발광소자 및 그 제조방법 | |
| JP2011014595A (ja) | 薄膜トランジスタ及び薄膜トランジスタの製造方法 | |
| JP4331921B2 (ja) | 有機半導体素子 | |
| JP2006156983A5 (ja) | ||
| TW200303502A (en) | Electroluminescent display device | |
| TWI586018B (zh) | 有機發光元件及其製造方法 | |
| JP2004103268A (ja) | 有機ｅｌ表示装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050623 |
|
| A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20070803 |