JP2003258267A - 有機薄膜半導体素子及びその製造方法 - Google Patents
有機薄膜半導体素子及びその製造方法Info
- Publication number
- JP2003258267A JP2003258267A JP2002058537A JP2002058537A JP2003258267A JP 2003258267 A JP2003258267 A JP 2003258267A JP 2002058537 A JP2002058537 A JP 2002058537A JP 2002058537 A JP2002058537 A JP 2002058537A JP 2003258267 A JP2003258267 A JP 2003258267A
- Authority
- JP
- Japan
- Prior art keywords
- organic
- thin film
- semiconductor layer
- organic semiconductor
- organic thin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 86
- 239000010409 thin film Substances 0.000 title claims abstract description 55
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 238000010438 heat treatment Methods 0.000 claims description 13
- 239000000463 material Substances 0.000 claims description 8
- 238000000034 method Methods 0.000 claims description 7
- 230000009477 glass transition Effects 0.000 claims description 6
- 238000007740 vapor deposition Methods 0.000 claims description 6
- 230000008018 melting Effects 0.000 claims description 3
- 238000002844 melting Methods 0.000 claims description 3
- 239000000969 carrier Substances 0.000 abstract 1
- 230000000452 restraining effect Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 56
- 239000010408 film Substances 0.000 description 21
- 239000000758 substrate Substances 0.000 description 6
- 239000011368 organic material Substances 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 230000005525 hole transport Effects 0.000 description 3
- 238000010030 laminating Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005401 electroluminescence Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 150000002894 organic compounds Chemical class 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000004305 biphenyl Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 150000004820 halides Chemical class 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
Landscapes
- Electroluminescent Light Sources (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】
【課題】 ドレイン及びソース電極との間のリーク電流
の発生を抑制した有機薄膜スイッチング素子及びその製
造方法を提供する。 【解決手段】 ソース及びドレイン電極間に成膜された
キャリア移動性の有機半導体層を備えた有機薄膜半導体
素子であって、有機半導体層に包埋されたゲート電極を
備えている。有機半導体層の融解によりゲート電極が包
埋される。
の発生を抑制した有機薄膜スイッチング素子及びその製
造方法を提供する。 【解決手段】 ソース及びドレイン電極間に成膜された
キャリア移動性の有機半導体層を備えた有機薄膜半導体
素子であって、有機半導体層に包埋されたゲート電極を
備えている。有機半導体層の融解によりゲート電極が包
埋される。
Description
【0001】
【発明の属する技術分野】本発明は、キャリア移動性の
有機化合物を利用し、かかる有機材料からなる有機半導
体層を備えた有機薄膜半導体素子及びその製造方法に関
する。
有機化合物を利用し、かかる有機材料からなる有機半導
体層を備えた有機薄膜半導体素子及びその製造方法に関
する。
【0002】
【従来の技術】有機薄膜に電圧を加えると有機薄膜に電
荷が存在でき、有機薄膜上に1対の電極を設けその間に
電流を流すことが可能になる。例えば、MIM(金属、
絶縁体、金属)構造の有機薄膜トランジスタなどの有機
薄膜半導体素子においては、有機薄膜上のソース及びド
レイン電極を配置し、その間のゲート電極で有機薄膜の
厚さ方向に電圧を印加し、有機薄膜に沿った方向の電流
をスイッチングできる。
荷が存在でき、有機薄膜上に1対の電極を設けその間に
電流を流すことが可能になる。例えば、MIM(金属、
絶縁体、金属)構造の有機薄膜トランジスタなどの有機
薄膜半導体素子においては、有機薄膜上のソース及びド
レイン電極を配置し、その間のゲート電極で有機薄膜の
厚さ方向に電圧を印加し、有機薄膜に沿った方向の電流
をスイッチングできる。
【0003】また、有機薄膜トランジスタとして縦型構
造のSIT(静電誘導形トランジスタ)が提案されてい
る。SITでは膜厚方向の電流をスイッチングできる。
SITは図1に示すように有機膜13を1対の電極1
1,15で挟み、有機膜の厚さ方向の真ん中にゲート電
極14を形成した3端子構造を有する。そのゲート電極
に電圧を印加し、有機膜にできる空乏層12によってド
レイン及びソース間電流を制御することができる。
造のSIT(静電誘導形トランジスタ)が提案されてい
る。SITでは膜厚方向の電流をスイッチングできる。
SITは図1に示すように有機膜13を1対の電極1
1,15で挟み、有機膜の厚さ方向の真ん中にゲート電
極14を形成した3端子構造を有する。そのゲート電極
に電圧を印加し、有機膜にできる空乏層12によってド
レイン及びソース間電流を制御することができる。
【0004】
【発明が解決しようとする課題】しかしながら、SIT
構造の有機薄膜スイッチング素子は有機膜膜厚がたかだ
か数千Åと薄膜構造の有機薄膜半導体素子であり、その
中間層に形成されるべきゲート電極も500〜1000
Åといった厚さとなる。そうすると有機膜、ゲート電
極、有機膜と順次成膜していった時、従来の有機薄膜半
導体素子は、短冊形のゲート電極形状がそのままその後
の有機膜やドレイン電極層に転写され、電界の均一性、
リーク電流などが問題となる。
構造の有機薄膜スイッチング素子は有機膜膜厚がたかだ
か数千Åと薄膜構造の有機薄膜半導体素子であり、その
中間層に形成されるべきゲート電極も500〜1000
Åといった厚さとなる。そうすると有機膜、ゲート電
極、有機膜と順次成膜していった時、従来の有機薄膜半
導体素子は、短冊形のゲート電極形状がそのままその後
の有機膜やドレイン電極層に転写され、電界の均一性、
リーク電流などが問題となる。
【0005】本発明の目的は、上記問題点に鑑みて、透
明電極と金属電極との間のリーク電流の発生を抑制した
有機薄膜半導体素子とその製造方法を提供することであ
る。
明電極と金属電極との間のリーク電流の発生を抑制した
有機薄膜半導体素子とその製造方法を提供することであ
る。
【0006】
【課題を解決するための手段】本発明の有機薄膜半導体
素子は、ソース及びドレイン電極間に成膜されたキャリ
ア移動性の有機半導体層を備えた有機薄膜半導体素子で
あって、前記有機半導体層に包埋されたゲート電極を備
えたことを特徴とする。本発明の有機薄膜半導体素子に
おいては、前記有機半導体層を軟化せしめる加熱処理に
より前記ゲート電極が包埋されたことを特徴とする。
素子は、ソース及びドレイン電極間に成膜されたキャリ
ア移動性の有機半導体層を備えた有機薄膜半導体素子で
あって、前記有機半導体層に包埋されたゲート電極を備
えたことを特徴とする。本発明の有機薄膜半導体素子に
おいては、前記有機半導体層を軟化せしめる加熱処理に
より前記ゲート電極が包埋されたことを特徴とする。
【0007】本発明の有機薄膜半導体素子においては、
前記有機半導体層は互いに積層された第1及び第2有機
半導体層であることを特徴とする。本発明の有機薄膜半
導体素子においては、前記有機半導体層は電子輸送性及
び正孔輸送性の少なくとも一方の材料であることを特徴
とする。本発明の有機薄膜半導体素子においては、前記
ゲート電極は櫛状又は簾状であることを特徴とする。
前記有機半導体層は互いに積層された第1及び第2有機
半導体層であることを特徴とする。本発明の有機薄膜半
導体素子においては、前記有機半導体層は電子輸送性及
び正孔輸送性の少なくとも一方の材料であることを特徴
とする。本発明の有機薄膜半導体素子においては、前記
ゲート電極は櫛状又は簾状であることを特徴とする。
【0008】本発明の有機薄膜半導体素子製造方法は、
ソース及びドレイン電極間に成膜されかつゲート電極が
包埋されたキャリア移動性の有機半導体層を備えた有機
薄膜半導体素子の製造方法であって、第1の有機半導体
層を形成する第1の有機半導体層積層工程と、前記有機
半導体層上にゲート電極を形成するゲート電極積層工程
と、前記有機半導体層及び前記ゲート電極上に、第2の
有機半導体層を形成する第2の有機半導体層積層工程
と、前記第1及び第2の有機半導体層を軟化せしめ前記
ゲート電極を包埋する包埋工程と、を含むことを特徴と
する。
ソース及びドレイン電極間に成膜されかつゲート電極が
包埋されたキャリア移動性の有機半導体層を備えた有機
薄膜半導体素子の製造方法であって、第1の有機半導体
層を形成する第1の有機半導体層積層工程と、前記有機
半導体層上にゲート電極を形成するゲート電極積層工程
と、前記有機半導体層及び前記ゲート電極上に、第2の
有機半導体層を形成する第2の有機半導体層積層工程
と、前記第1及び第2の有機半導体層を軟化せしめ前記
ゲート電極を包埋する包埋工程と、を含むことを特徴と
する。
【0009】本発明の有機薄膜半導体素子製造方法にお
いては、前記包埋工程は、前記第1の有機半導体層をそ
のガラス転移点以上融点以下の温度に加熱することを特
徴とする。本発明の有機薄膜半導体素子製造方法におい
ては、前記有機半導体層は、蒸着により形成されること
を特徴とする。
いては、前記包埋工程は、前記第1の有機半導体層をそ
のガラス転移点以上融点以下の温度に加熱することを特
徴とする。本発明の有機薄膜半導体素子製造方法におい
ては、前記有機半導体層は、蒸着により形成されること
を特徴とする。
【0010】
【発明の実施の形態】本発明による有機薄膜半導体素子
として有機薄膜トランジスタ及びその製造方法の実施例
を図面を参照しつつ説明する。まず、図2に示すよう
に、基板10上にソース電極11を形成する。例えばス
パッタ法によりITO(インジウム錫酸化物)からなる
ソース電極を膜厚1500Åで成膜する。ソース電極に
限らず各電極形成には蒸着、スパッタ、CVDなどの方
法を用いることができるとともに、電極材料も構造に応
じて各種金属を用いることができる。また、膜厚も適宜
最適なものに変更できる。
として有機薄膜トランジスタ及びその製造方法の実施例
を図面を参照しつつ説明する。まず、図2に示すよう
に、基板10上にソース電極11を形成する。例えばス
パッタ法によりITO(インジウム錫酸化物)からなる
ソース電極を膜厚1500Åで成膜する。ソース電極に
限らず各電極形成には蒸着、スパッタ、CVDなどの方
法を用いることができるとともに、電極材料も構造に応
じて各種金属を用いることができる。また、膜厚も適宜
最適なものに変更できる。
【0011】次に、図3に示すように、ソース電極11
上に、第1有機半導体層13として、4,4’ビス[N
−(1−ナフチル)−N−フェニルアミノ]−ビフェニ
ル(いわゆる、NPB)を膜厚2000Åで抵抗加熱蒸
着により成膜する。次に、図4に示すように、第1有機
半導体層13上に、櫛又は簾状のゲート電極14として
シャドウマスクを用いてAlを膜厚500Åで抵抗加熱
蒸着法によりストライプ状に形成する。
上に、第1有機半導体層13として、4,4’ビス[N
−(1−ナフチル)−N−フェニルアミノ]−ビフェニ
ル(いわゆる、NPB)を膜厚2000Åで抵抗加熱蒸
着により成膜する。次に、図4に示すように、第1有機
半導体層13上に、櫛又は簾状のゲート電極14として
シャドウマスクを用いてAlを膜厚500Åで抵抗加熱
蒸着法によりストライプ状に形成する。
【0012】次に、図5に示すように、第1有機半導体
層13上に、第2有機半導体層13aとして第1有機半
導体層13と同じくNPBを膜厚2000Å程度で成膜
する。次に、図6に示すように、基板10全体を第2有
機半導体層13aのガラス転移点以上融点以下の温度に
加熱する。すなわち、NPBのガラス転移温度である9
6℃よりも10〜50℃高い温度、例えば130℃で1
0分間ホットプレートを用いて加熱してゲート電極14
を第2有機半導体層13aで包埋して、第2有機半導体
層13aの平坦化処理を行う。第2有機半導体層13aが
軟化して、重力及び表面張力によって溶けた材料が周囲
の第1有機半導体層13上に積層された第2有機半導体
層13aと融合して、ゲート電極14を包埋するように
なる。加熱処理は大気中でも可能であるが、材料劣化や
汚染防止の点から真空チャンバ内又は窒素置換されたチ
ャンバ内で処理される方が好ましい。軟化温度として
は、ガラス転移点が96℃の有機材料の場合、150℃
程度の加熱温度で軟化にかかる加熱時間は5分程度であ
る。なお、基板全体は減圧又は真空チャンバ内でヒータ
で加熱されるが、加熱手段はハライドランプなどでもよ
い。
層13上に、第2有機半導体層13aとして第1有機半
導体層13と同じくNPBを膜厚2000Å程度で成膜
する。次に、図6に示すように、基板10全体を第2有
機半導体層13aのガラス転移点以上融点以下の温度に
加熱する。すなわち、NPBのガラス転移温度である9
6℃よりも10〜50℃高い温度、例えば130℃で1
0分間ホットプレートを用いて加熱してゲート電極14
を第2有機半導体層13aで包埋して、第2有機半導体
層13aの平坦化処理を行う。第2有機半導体層13aが
軟化して、重力及び表面張力によって溶けた材料が周囲
の第1有機半導体層13上に積層された第2有機半導体
層13aと融合して、ゲート電極14を包埋するように
なる。加熱処理は大気中でも可能であるが、材料劣化や
汚染防止の点から真空チャンバ内又は窒素置換されたチ
ャンバ内で処理される方が好ましい。軟化温度として
は、ガラス転移点が96℃の有機材料の場合、150℃
程度の加熱温度で軟化にかかる加熱時間は5分程度であ
る。なお、基板全体は減圧又は真空チャンバ内でヒータ
で加熱されるが、加熱手段はハライドランプなどでもよ
い。
【0013】最後に、図7に示すように、第2有機半導
体層13a上に、ドレイン電極15としてAlを膜厚2
000Åで抵抗加熱蒸着法で形成積層形成する。2層目
の有機膜成膜後に熱処理を行ったため有機膜が平坦化さ
れ、凹凸のない均一な有機半導体層を有する有機薄膜ト
ランジスタが作製できる。すなわち、本発明ではゲート
電極形成後の、2層目の有機膜成膜後に、その有機材料
のガラス転移温度近傍で熱処理を行うことにより有機膜
最表面を平坦化する。
体層13a上に、ドレイン電極15としてAlを膜厚2
000Åで抵抗加熱蒸着法で形成積層形成する。2層目
の有機膜成膜後に熱処理を行ったため有機膜が平坦化さ
れ、凹凸のない均一な有機半導体層を有する有機薄膜ト
ランジスタが作製できる。すなわち、本発明ではゲート
電極形成後の、2層目の有機膜成膜後に、その有機材料
のガラス転移温度近傍で熱処理を行うことにより有機膜
最表面を平坦化する。
【0014】なお、上記実施形態では、第1及び第2有
機半導体層13、13aを同一材料としているが、異な
る材料としてもよい。有機半導体層は電子輸送性及び正
孔輸送性の少なくとも一方の材料であることが好まし
い。さらに、上記SIT構造に加え、本発明はMIM構
造の有機薄膜トランジスタにおいても、適用できる。さ
らに、図8に示すように、上記SIT構造の有機薄膜ト
ランジスタの構造において、第1及び第2有機半導体層
13、13aを正孔輸送層としてソース電極11及び第
1有機半導体層13間に電子輸送性の有機発光層16を
設けることによって、有機薄膜トランジスタ一体型有機
エレクトロルミネッセンス素子を構成できる。これによ
り、電流の注入によって発光するエレクトロルミネッセ
ンス(以下、ELともいう)を呈する有機化合物材料の
少なくとも1つの薄膜からなる発光層を含む有機材料層
(以下、単に、有機材料層ともいう)を各々がアクティ
ブ素子を備えた複数の有機EL素子を、マトリクスなど
の所定パターンにて表示パネル基板上に形成できる。
機半導体層13、13aを同一材料としているが、異な
る材料としてもよい。有機半導体層は電子輸送性及び正
孔輸送性の少なくとも一方の材料であることが好まし
い。さらに、上記SIT構造に加え、本発明はMIM構
造の有機薄膜トランジスタにおいても、適用できる。さ
らに、図8に示すように、上記SIT構造の有機薄膜ト
ランジスタの構造において、第1及び第2有機半導体層
13、13aを正孔輸送層としてソース電極11及び第
1有機半導体層13間に電子輸送性の有機発光層16を
設けることによって、有機薄膜トランジスタ一体型有機
エレクトロルミネッセンス素子を構成できる。これによ
り、電流の注入によって発光するエレクトロルミネッセ
ンス(以下、ELともいう)を呈する有機化合物材料の
少なくとも1つの薄膜からなる発光層を含む有機材料層
(以下、単に、有機材料層ともいう)を各々がアクティ
ブ素子を備えた複数の有機EL素子を、マトリクスなど
の所定パターンにて表示パネル基板上に形成できる。
【0015】有機EL素子は、光を取り出す側を透明材
料で構成して基板上の1対の電極層間に、有機EL媒体
層を順次積層されて構成される。例えば、有機EL媒体
は、有機発光層の単一層、あるいは有機正孔輸送層、有
機発光層及び有機電子輸送層の3層構造の媒体、又は有
機正孔輸送層及び有機発光層の2層構造の媒体、さらに
これらの適切な層間に電子或いは正孔の注入層を挿入し
た積層体の媒体などである。
料で構成して基板上の1対の電極層間に、有機EL媒体
層を順次積層されて構成される。例えば、有機EL媒体
は、有機発光層の単一層、あるいは有機正孔輸送層、有
機発光層及び有機電子輸送層の3層構造の媒体、又は有
機正孔輸送層及び有機発光層の2層構造の媒体、さらに
これらの適切な層間に電子或いは正孔の注入層を挿入し
た積層体の媒体などである。
【0016】
【発明の効果】このように本発明によれば、縦型構造の
SITなどの有機薄膜トランジスタで、ゲート電極形成
による有機半導体及びドレイン電極の界面の凹凸による
印加電界不均一や特性劣化を回避するために、ゲート電
極上の有機半導体膜成膜後に熱処理を行うことで、有機
半導体膜、ドレイン電極界面を平坦化したことによっ
て、印加電界の均一化、特性劣化を回避でき、素子とし
ての特性を改善できる。
SITなどの有機薄膜トランジスタで、ゲート電極形成
による有機半導体及びドレイン電極の界面の凹凸による
印加電界不均一や特性劣化を回避するために、ゲート電
極上の有機半導体膜成膜後に熱処理を行うことで、有機
半導体膜、ドレイン電極界面を平坦化したことによっ
て、印加電界の均一化、特性劣化を回避でき、素子とし
ての特性を改善できる。
【図1】有機薄膜トランジスタを示す断面図。
【図2】本発明による有機薄膜トランジスタの製造工程
の一部を示す断面図。
の一部を示す断面図。
【図3】本発明による有機薄膜トランジスタの製造工程
の一部を示す断面図。
の一部を示す断面図。
【図4】本発明による有機薄膜トランジスタの製造工程
の一部を示す断面図。
の一部を示す断面図。
【図5】本発明による有機薄膜トランジスタの製造工程
の一部を示す断面図。
の一部を示す断面図。
【図6】本発明による有機薄膜トランジスタの製造工程
の一部を示す断面図。
の一部を示す断面図。
【図7】本発明による有機薄膜トランジスタを示す断面
図。
図。
【図8】本発明による有機薄膜トランジスタ一体型有機
エレクトロルミネッセンス素子を示す断面図。
エレクトロルミネッセンス素子を示す断面図。
10 基板
11 ソース電極
13 第1有機半導体層
14 ゲート電極
13a 第2有機半導体層
15 ドレイン電極
Claims (8)
- 【請求項1】 ソース及びドレイン電極間に成膜された
キャリア移動性の有機半導体層を備えた有機薄膜半導体
素子であって、前記有機半導体層に包埋されたゲート電
極を備えたことを特徴とする有機薄膜半導体素子。 - 【請求項2】 前記有機半導体層を軟化せしめる加熱処
理により前記ゲート電極が包埋されたことを特徴とする
請求項1記載の有機薄膜半導体素子。 - 【請求項3】 前記有機半導体層は互いに積層された第
1及び第2有機半導体層であることを特徴とする請求項
1記載の有機薄膜半導体素子。 - 【請求項4】 前記有機半導体層は電子輸送性及び正孔
輸送性の少なくとも一方の材料であることを特徴とする
請求項2記載の有機薄膜半導体素子。 - 【請求項5】 前記ゲート電極は櫛状又は簾状であるこ
とを特徴とする請求項1記載の有機薄膜半導体素子。 - 【請求項6】 ソース及びドレイン電極間に成膜されか
つゲート電極が包埋されたキャリア移動性の有機半導体
層を備えた有機薄膜半導体素子の製造方法であって、 第1の有機半導体層を形成する第1の有機半導体層積層
工程と、 前記有機半導体層上にゲート電極を形成するゲート電極
積層工程と、 前記有機半導体層及び前記ゲート電極上に、第2の有機
半導体層を形成する第2の有機半導体層積層工程と、 前記第1及び第2の有機半導体層を軟化せしめ前記ゲー
ト電極を包埋する包埋工程と、を含むことを特徴とする
有機薄膜半導体素子の製造方法。 - 【請求項7】 前記包埋工程は、前記第1の有機半導体
層をそのガラス転移点以上融点以下の温度に加熱するこ
とを特徴とする請求項6記載の有機薄膜半導体素子の製
造方法。 - 【請求項8】 前記有機半導体層は、蒸着により形成さ
れることを特徴とする請求項6記載の有機薄膜半導体素
子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002058537A JP2003258267A (ja) | 2002-03-05 | 2002-03-05 | 有機薄膜半導体素子及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002058537A JP2003258267A (ja) | 2002-03-05 | 2002-03-05 | 有機薄膜半導体素子及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2003258267A true JP2003258267A (ja) | 2003-09-12 |
Family
ID=28668483
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002058537A Abandoned JP2003258267A (ja) | 2002-03-05 | 2002-03-05 | 有機薄膜半導体素子及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2003258267A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004128028A (ja) * | 2002-09-30 | 2004-04-22 | Ricoh Co Ltd | 縦型有機トランジスタ |
JP2005093955A (ja) * | 2003-09-19 | 2005-04-07 | Dainippon Printing Co Ltd | 有機半導体素子及びその製造方法 |
JP2006269323A (ja) * | 2005-03-25 | 2006-10-05 | Semiconductor Energy Lab Co Ltd | 有機半導体装置 |
JP2006303476A (ja) * | 2005-04-21 | 2006-11-02 | Samsung Electronics Co Ltd | 底面発光型の有機発光素子 |
JP2012094810A (ja) * | 2010-09-30 | 2012-05-17 | Fujifilm Corp | 光電変換素子、光電変換素子の製造方法、及び撮像素子 |
JP2014521207A (ja) * | 2011-07-04 | 2014-08-25 | コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ | 暗電流又はリーク電流を制御するためのキャパシタを含むフォトダイオード装置 |
-
2002
- 2002-03-05 JP JP2002058537A patent/JP2003258267A/ja not_active Abandoned
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004128028A (ja) * | 2002-09-30 | 2004-04-22 | Ricoh Co Ltd | 縦型有機トランジスタ |
JP2005093955A (ja) * | 2003-09-19 | 2005-04-07 | Dainippon Printing Co Ltd | 有機半導体素子及びその製造方法 |
JP2006269323A (ja) * | 2005-03-25 | 2006-10-05 | Semiconductor Energy Lab Co Ltd | 有機半導体装置 |
US7811852B2 (en) | 2005-03-25 | 2010-10-12 | Semiconductor Energy Laboratory Co., Ltd. | Organic semiconductor device |
JP4667096B2 (ja) * | 2005-03-25 | 2011-04-06 | 株式会社半導体エネルギー研究所 | 有機半導体装置及びその作製方法 |
JP2006303476A (ja) * | 2005-04-21 | 2006-11-02 | Samsung Electronics Co Ltd | 底面発光型の有機発光素子 |
JP2012094810A (ja) * | 2010-09-30 | 2012-05-17 | Fujifilm Corp | 光電変換素子、光電変換素子の製造方法、及び撮像素子 |
JP2014521207A (ja) * | 2011-07-04 | 2014-08-25 | コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ | 暗電流又はリーク電流を制御するためのキャパシタを含むフォトダイオード装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW589919B (en) | Method for vapor deposition and method for making display device | |
US8169132B2 (en) | Organic light emitting diode display device and method of manufacturing the same | |
JP2005005149A (ja) | 有機el素子及びその製造方法 | |
US20110068331A1 (en) | Organic light emitting device and manufacturing method thereof | |
EP1536484A1 (en) | Organic semiconductor device and method for manufacturing same | |
US20050224805A1 (en) | Method of manufacturing electroluminescent display device | |
US20120199837A1 (en) | Organic electroluminescent element and organic electroluminescent display device | |
JP2001085158A (ja) | 有機電界発光素子 | |
US20050184653A1 (en) | Electroluminescent display device having surface treated organic layer and method of fabricating the same | |
WO2006077767A1 (ja) | 有機el素子の製造方法およびこれにより得られた有機el素子 | |
JP2006344774A (ja) | 有機el素子、これを用いた有機el表示装置、および有機el素子の製造方法 | |
JP2001203080A (ja) | 表示装置 | |
JP2003332058A (ja) | エレクトロルミネッセンスパネルおよびその製造方法 | |
US8729596B2 (en) | Organic electroluminescent element, organic electroluminescent display device, organic electroluminescent illuminating device, and method for manufacturing organic electroluminescent element | |
JP2003258267A (ja) | 有機薄膜半導体素子及びその製造方法 | |
JP4310843B2 (ja) | 有機電界発光素子の製造方法 | |
JP2003140570A (ja) | エレクトロルミネッセンス表示装置 | |
JP3492535B2 (ja) | 有機薄膜el素子とその製造方法 | |
Sun et al. | Enhancing the performance of organic light-emitting devices by selective thermal treatment | |
KR102023944B1 (ko) | 유기전계 발광소자 및 그 제조방법 | |
WO2020124774A1 (zh) | Tft阵列基板及其制作方法与oled显示面板 | |
JP2004047881A (ja) | 有機半導体素子及びその製造方法 | |
TWI241542B (en) | Electroluminescent display device | |
KR101850147B1 (ko) | 유기발광다이오드 소자 및 그 제조방법 | |
JP4331921B2 (ja) | 有機半導体素子 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050224 |
|
A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20070803 |