JP2004038743A

JP2004038743A - プログラマブルコントローラ

Info

Publication number: JP2004038743A
Application number: JP2002197177A
Authority: JP
Inventors: Takao Moriyama; 森山　貴雄
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2002-07-05
Filing date: 2002-07-05
Publication date: 2004-02-05
Anticipated expiration: 2022-07-05
Also published as: DE10255818B4; JP3763471B2; DE10255818A1

Abstract

【課題】耐ノイズ性・耐電圧の向上と熱放散性の向上を図り、更に小型化することができるプログラマブルコントローラを得る。
【解決手段】ＣＰＵ基板２２ｂは、ＣＰＵ２８及びメモリ２９を搭載し、入出力基板１４ｂに平行に配置され、入出力基板１４ｂは、入力インタフェース回路部３６、入力端子部４１ｂ、出力インタフェース回路部３５、及び出力素子ブロック４３ａを搭載し、出力素子ブロック４３ａは、駆動素子５０ａ〜５０ｄ、開閉素子５１ａ〜５１ｄ、駆動端子５６ａ〜５６ｄ、及び駆動端子５６ａ〜５６ｄの反対面に配設され各開閉素子５１ａ〜５１ｄと接続された接触端子５４ａ〜５４ｄを有し、出力端子台ブロック４０ａは、接触端子５４ａ〜５４ｄと係合する出力端子４５ａ、外部配線接続手段４６を有し、出力端子台ブロック４０ａは、出力素子ブロック４３ａに重なって配置され且つ脱着可能となっている。
【選択図】　　　　図２

Description

【０００１】
【発明の属する技術分野】
この発明は、入力インタフェース回路部に接続された外部入力機器の動作状態とプログラムメモリに記憶されたプログラムの内容に基づいて、出力インタフェース回路部に接続された外部負荷を制御するプログラマブルコントローラに関し、特に出力端子台を備えたコントローラにおいて、更なる小形化を図るために出力素子の構造及び配置の改良を行ったプログラマブルコントローラに関するものである。
【０００２】
【従来の技術】
マイクロプロセッサとプログラムメモリとが搭載されたＣＰＵ基板と、入出力インタフェース回路部と外部入出力接続部とを有する入出力部と、制御電源部と、これらを収納する収納筐体を有し、入力インタフェース回路部に接続された外部入力機器の動作状態とプログラムメモリの内容に基づいて、出力インタフェース回路部に接続された外部負荷を制御するいわゆるユニット形プログラマブルコントローラは、入出力点数規模の小さな用途に対して広く実用されている。
【０００３】
このようなプログラマブルコントローラは、マイクロプロセッサを中心とする弱電部と、ＡＣ１００Ｖ〜ＡＣ２００ＶのＡＣ系負荷及びセンサなどの強電部が融合する部分であって、製品の小形化に当たっては耐電圧と耐ノイズ性に対する信頼性の確保が第一の重要技術である。
【０００４】
小形化のための更なる障害は、電磁リレーやトライアック或いはトランジスタ等の出力素子の発熱であって、製品の温度上昇の抑制手段が第二の重要技術である。
【０００５】
更に、故障部品や寿命部品の交換作業性に対する配慮と各種入出力仕様、電源仕様に対応するための基本部の互換性、標準化の推進が第三の重要技術である。
【０００６】
図４５から図５２は現在の市場で最も広く実用されているユニット形プログラマブルコントローラの外観及び構造等を示したものである。
図４５は従来のプログラマブルコントローラの所定の部位を除いた正面図である。図４６は従来のプログラマブルコントローラの側面断面図である。
尚、図４５はプログラマブルコントローラ９０ａの内部構造が見えるように後述するベース１０ａ及びカバー２０ａの手前の側壁を取り除いた様子を示す正面図である。
【０００７】
図４５及び図４６において、プログラマブルコントローラ９０ａは、ベース１０ａとその収納物及びカバー２０ａとその内蔵物によって構成されている。プログラマブルコントローラ９０ａは、樹脂成形され図示しない多数の通気孔を有する矩形容器状のベース１０ａ、このベース１０ａの底面に設けられた取付け溝１１ａ、この取付け溝１１ａが嵌合するアルミ材で作製された取付レール１１ｂ、及び、この取付レール１１ｃを図示しない制御盤内壁面に固定する取付けねじ１１ｃを有している。上述のベース１０ａはプログラマブルコントローラを制御盤内壁面に固定するために取付レール１１ｂに係合され、図示しない弾性部品によって保持される構造となっている。
【０００８】
また、プログラマブルコントローラ９０ａは、ベース１０ａの内部底面に設けられた複数の突起１３ｂに取付けねじ１３ａによって固定された電源基板１２ａ、ベース１０ａの内部底面に設けられた複数のスタッド１５ｂに取付けねじ１５ａによって固定された入出力基板１４ａ、電源基板１２ａ及び入出力基板１４ａに各々立設され、相互に嵌入して電気的に接続される基板間コネクタ１６ａ，１６ｂ、入出力基板１４ａに立設され、後述の基板間コネクタ２３に嵌入して電気的に接続される基板間コネクタ１７、電源基板１２ａに実装され図示しない電源端子に接続されたＡＣ１００〜２４０Ｖの商用電源からＤＣ２４Ｖ、ＤＣ５Ｖ等の安定化制御電源を生成する電源ユニット１８ａ、及び、入出力基板１４ａの端部に立設され、後述の増設ユニット５００が接続される増設コネクタ１９を有している。尚、基板間コネクタ１６ａ，１６ｂ、１７，２３や増設コネクタ１９には、後述のマイクロプロセッサ２８に接続される入出力バスラインとデバイス選択信号線と制御電源線が貫通して設けられている。
【０００９】
さらに、プログラマブルコントローラ９０ａは、取付けねじ２１によってベース１０ａの開放端面に取付けられた樹脂製のカバー２０ａ、このカバー２０ａの内面に嵌め込み固定されたＣＰＵ基板２２ａ、このＣＰＵ基板２２ａに立設された基板間コネクタ２３、２段千鳥足配置の出力端子台ブロック３０ａ、この出力端子台ブロック３０ａの取付けねじ３２、及び、入出力基板１４ａの端部に辺に沿って配設された内部出力端子ブロック３３ａを有している。出力端子台ブロック３０ａと内部出力端子ブロック３３ａとは相互に接触嵌合する多数の接触端子を備え、取付けねじ３２によって互いに離れないように締着されている。
【００１０】
図４７は従来のプログラマブルコントローラの所定の部位を除いた上面図である。図４８は従来のプログラマブルコントローラの側面断面図である。
尚、図４７はプログラマブルコントローラ９０ａの構造を容易に理解できるように後述するＣＰＵ基板２２ａ、導光体２４ｂ，２５ｂ等を除いた状態の上面図である。
【００１１】
図４７及び図４８において、プログラマブルコントローラ９０ａは、ＣＰＵ基板２２ａ上に二列に配置された多数の出力表示ＬＥＤ２４ａ、この出力表示ＬＥＤ２４ａに対向設置され、カバー２０ａの表面から点灯の確認ができるように配設された透明樹脂製の導光体２４ｂ、ＣＰＵ基板２２ａ上に二列に配置された多数の入力表示ＬＥＤ２５ａ、及び、この入力表示ＬＥＤ２５ａに対向して配設され、上記カバー２０ａの表面から点灯の確認ができるように配設された透明樹脂製の導光体２５ｂを有している。
【００１２】
そして、プログラマブルコントローラ９０ａは、さらに、２段千鳥足配置の入力端子台ブロック３１ａ、この入力端子台ブロック３１ａの取付けねじ３２、及び、入出力基板１４ａの内部出力端子ブロック３３ａと反対側の端部に設けられた内部入力端子ブロック３４ａを有している。入力端子台ブロック３１ａと内部入力端子ブロック３４ａは相互に接触嵌合する多数の接触端子を備え、取付けねじ３２によって互いに離れないように締着されている。
【００１３】
また、プログラマブルコントローラ９０ａは、入出力基板１４ａに実装された多数の電磁リレー等の出力素子３３、入出力基板１４ａに実装された図示しない出力ラッチメモリを主体とした出力インタフェース回路部３５、入出力基板１４ａに実装された図示しないデータセレクタと信号フィルタ回路によって構成された入力インタフェース回路部３６を有している。
多数の出力素子３３は、出力インタフェース回路部３５によって動作され、出力端子台ブロック３０ａを経由して図示しない外部負荷を駆動する。
一方、図示しない外部入力機器からの入力信号は、入力端子台ブロック３１ａを介して入力インタフェース回路部３６に入力接続される。
【００１４】
さらに、プログラマブルコントローラ９０ａは、上記出力端子台ブロック３０ａや入力端子台ブロック３１ａに設けられた感電防止用の透明樹脂製の端子カバー９１ａを有している。端子カバー９１ａには図示しないドライバ挿入穴や配線引出し切り溝等が設けられている。
【００１５】
図中矢印で示されたＸ軸はプログラマブルコントローラ９０ａの左右の長さ方向、Ｙ軸はプログラマブルコントローラ９０ａの天地の高さ方向、Ｚ軸はプログラマブルコントローラ９０ａの前後の厚さ方向を示すものである。電源基板１２ａ、入出力基板１４ａ、及びＣＰＵ基板２２ａは図示しない取付け壁面に対して各々主面を平行にして重層され、出力端子台ブロック３０ａと入力端子台ブロック３１ａは矩形の入出力基板１４ａの２長辺部に互いに平行に各々配置されている。
【００１６】
図４９はプログラマブルコントローラの所定の部位を除いた上面図である。図５０はＣＰＵ基板の上面図である。図４９及び図５０において、プログラマブルコントローラ９０ａは、ＣＰＵ基板２２ａに実装され、プログラマブルコントローラ９０ａの運転／停止状態やマイクロプロセッサの正常／異常状態、図示しない内蔵バッテリの正常／異常状態等を表示する状態表示ＬＥＤ２６ａ、この状態表示ＬＥＤ２６ａに対向して配設され、カバー２０ａの表面から点灯の確認ができるように配設された透明樹脂製の導光体２６ｂ、図示しないプログラミングローディング装置を接続するためのプログラムコネクタ２７、ＣＰＵ基板２２ａに実装されたマイクロプロセッサ２８を有している。また、不揮発システムメモリ、プログラムメモリ、演算処理用ＲＡＭメモリ、及び出力表示ＬＥＤ２４ａ，入力表示ＬＥＤ２５ａ，状態表示ＬＥＤ２６ａを駆動するためのラッチメモリ等の各種メモリ２９を有している。この各種メモリ２９は、ＣＰＵ基板２２ａに実装されてマイクロプロセッサ２８に対してバス接続されている。
【００１７】
図５１はプログラマブルコントローラと併用される従来の入出力用の増設ユニットの正面図である。図５２は図５１のＣ−Ｃ線に沿う矢視断面図である。図５１及び図５２において、増設出力ユニット５００は、樹脂製の増設ベース５１０、この増設ベース５１０の底面に設けられた取付け溝５１１ａ、増設ベース５１０の内部端面に取付けられた増設出力基板５１４、この増設出力基板５１４に実装された後続増設コネクタ５１９ａ、プログラマブルコントローラ９０ａの増設コネクタ１９に挿入接続される増設相手コネクタ５１９ｂ、この増設相手コネクタ５１９ｂに圧着接続されたフラットケーブルの他端を増設出力基板５１４に固定する圧着端子ブロック５１９ｃ、増設ベース５１０に嵌め込み固定される樹脂製の増設カバー５２０を有している。増設ベース５１０の取付け溝５１１ａは図示しない取付レールに嵌め込まれて固定される。
【００１８】
さらに、増設出力ユニット５００は、増設出力基板５１４に配設された一対の増設出力端子台ブロック５３０、増設出力基板５１４に実装された電磁リレー等の出力素子５３３、増設出力基板５１４に実装され、図示しない出力ラッチメモリを主体とした増設出力インタフェース回路５３５、増設出力基板５１４に実装された出力表示ＬＥＤ５３７、増設端子台ブロック５３０を覆うように設けられた透明樹脂製の端子カバー５９１ａを有している。出力素子５３３や出力表示ＬＥＤ５３７は、増設出力インタフェース回路部５３５によって動作され、図示しない外部負荷は出力素子５３３から増設出力端子台ブロック５３０を介して駆動される。
【００１９】
このような構成の従来のプログラマブルコントローラ９０ａにおいては、プログラマブルコントローラ９０ａ内のマイクロプロセッサ２８は、図示しないプログラミングローディング装置からプログラムコネクタ２７を介して各種メモリ２９内のプログラムメモリに転送されて書込みされたシーケンスプログラムに基づいて動作する。そして、入力端子台ブロック３１ａや図示しない増設入力端子台ブロックに接続された外部入力機器からの入力信号に応動して、出力端子台ブロック３０ａや増設出力端子台ブロック５３０に接続された外部負荷を駆動制御すると共に、入出力の動作状態やマイクロプロセッサ２８の動作状態は、入力表示ＬＥＤ２５ａ，出力表示ＬＥＤ２４ａ，状態表示ＬＥＤ２６ａ，及び増設出力表示ＬＥＤ５３７で表示される。
【００２０】
入力機器にはＤＣ２４Ｖ，ＡＣ１００Ｖ，ＡＣ２００Ｖなどの電源仕様のものがあり、この内ＤＣ２４Ｖ仕様のものが最も多く使用されている。そして、外部配線からのノイズの侵入を防止したり高圧強電系と弱電系とを分離するために回路絶縁用のホトカプラが使用されている。
【００２１】
一方、出力機器にもＤＣ２４Ｖ，ＡＣ１００Ｖ，ＡＣ２００Ｖなどの電源仕様のものがあり、出力素子３３，５３３としては各種仕様に対応できる電磁リレーが多用されているが、ＤＣ２４Ｖ負荷にはトランジスタ出力方式、ＡＣ１００Ｖ・ＡＣ２００Ｖ負荷にはトライアック出力方式の無接点電子出力方式のものも使用されている。
【００２２】
これに対して、特開２００１−２４３８６８号公報「電磁継電器」で提案されている装置は、典型的な基板取付け用電磁リレー（継電器）に関するものであり、電磁コイルの駆動端子と出力接点端子が同一平面に突設されており、絶縁性を有する電磁コイル部分と出力接点部分が一枚の電子基板上に実装されている。
【００２３】
また、特開平１１−２１９６４７号公報「高周波リレーの端子構造」で提案されている装置は、改善された基板取付け用電磁リレーに関するものであり、絶縁性を有する電磁コイル部分と出力接点部分が電磁リレーの反対面に互いに突設され二枚の電子基板によって分離して配線されている。
【００２４】
さらに、特開平９−３５６０６号公報「電磁リレー」で提案されている装置は、電磁コイル部と出力接点部を分離したプログラマブルコントローラ用電磁リレーに関するものであり、この装置においては、電磁コイルが電子基板に実装されているのに対して、出力接点部分は電子基板を介在せずに出力端子部に接続されている。
【００２５】
【発明が解決しようとする課題】
図４５から図５２に示された従来のプログラマブルコントローラにおける第一の問題点は、高電圧が印加され外部配線ノイズが重畳しやすい出力素子（電磁リレー）の開閉素子（出力接点）部分が、互いに絶縁されなければならない駆動素子（電磁コイル）部分と同一電子基板上で配線されていることと、千鳥配置された２段端子の間を縫って出力パターンが通過する構成になっていることであり、耐圧・耐ノイズ性を確保するために十分な小型化が図れないことである。
【００２６】
また、従来のプログラマブルコントローラにおける第二の問題点は、電磁リレー出力方式における電磁コイルやトランジスタ出力方式における開閉素子としてのパワートランジスタやトライアック出力方式における開閉素子としてのパワートライアック等の発熱部品が、プログラマブルコントローラ内部に取付けられていて、通風窓で通気を図っていても十分な熱放散が行われず、プログラマブルコントローラの小型化に対する大きな制約となっていることである。
【００２７】
これに対して、上述の特開平１１−２１９６４７号公報や特開平９−３５６０６号公報で提案されている電磁リレーの形態は、改善された好ましい形態ではあるが、あくまでも部分的な技術を提示しているものであって、第一・第二の問題点に対する総合的な解決策を示すものではない。
【００２８】
この発明の第一の目的は、上述のような問題を改善して耐ノイズ性・耐電圧の向上と熱放散性の向上を図るとともに、更に小型化されたプログラマブルコントローラを提供することである。
【００２９】
また、この発明の第二の目的は、保守交換性を低下させることがなく、しかも、基本部の標準化を図って手軽に各種入出力仕様に対応できるプログラマブルコントローラを提供することである。
【００３０】
【課題を解決するための手段】
この発明に係るプログラマブルコントローラは、マイクロプロセッサとプログラムメモリとを搭載し、入力インタフェース回路部に接続された外部入力機器の動作状態と上記プログラムメモリに記憶されたプログラムの内容に基づいて、出力インタフェース回路部に接続された外部負荷を制御するプログラマブルコントローラであって、ＣＰＵ基板と入出力基板と出力素子ブロックと出力端子台ブロックとを有し、上記ＣＰＵ基板は、上記マイクロプロセッサ及び上記プログラムメモリを搭載し、上記入出力基板に対して互いの主面が平行となるように配置され、上記入出力基板は、上記入力インタフェース回路部、入力端子部、上記出力インタフェース回路部、及び上記出力素子ブロックを搭載し、上記出力素子ブロックは、複数の駆動素子、該各駆動素子の付勢時に閉路する複数の開閉素子、上記入出力基板と接続される駆動端子、及び該駆動端子の反対面に配設され該各開閉素子と電気的に接続された複数の接触端子を有し、上記出力端子台ブロックは、一端が上記出力素子ブロックの上記各接触端子と係合する複数の出力端子、該出力端子の他端に設けられ外部配線が接続される外部配線接続手段を有し、上記出力端子台ブロックは、上記出力素子ブロックに重なって配置され且つ該出力素子ブロックに対して脱着可能となっている。
【００３１】
また、この発明に係るプログラマブルコントローラは、マイクロプロセッサとプログラムメモリとを搭載し、入力インタフェース回路部に接続された外部入力機器の動作状態と上記プログラムメモリに記憶されたプログラムの内容に基づいて、出力インタフェース回路部に接続された外部負荷を制御するプログラマブルコントローラであって、ＣＰＵ基板と入出力基板と完結出力端子台ブロックとを有し、上記ＣＰＵ基板は、上記マイクロプロセッサ及び上記プログラムメモリを搭載し、上記入出力基板に対して互いの主面が平行となるように配置され、上記入出力基板は、上記入力インタフェース回路部、入力端子部、上記出力インタフェース回路部、及び出力ソケットを搭載し、上記完結出力端子台ブロックは、複数の駆動素子、該各駆動素子の付勢時に閉路する開閉素子、上記入出力基板の上記出力ソケットに挿入接続される駆動端子、該駆動端子の反対面に配設され該各開閉素子と電気的に接続された複数の出力端子、該出力端子の他端に設けられ外部配線が接続される外部配線接続手段を有し、上記完結出力端子台ブロックは、上記入出力基板に対して脱着可能となっている。
【００３２】
また、この発明に係るプログラマブルコントローラは、マイクロプロセッサとプログラムメモリとを搭載し、入力インタフェース回路部に接続された外部入力機器の動作状態と上記プログラムメモリに記憶されたプログラムの内容に基づいて、出力インタフェース回路部に接続された外部負荷を制御するプログラマブルコントローラであって、ＣＰＵ基板と入出力基板と駆動素子ブロックと拡張出力端子台ブロックとを有し、上記ＣＰＵ基板は、上記マイクロプロセッサ及び上記プログラムメモリを搭載し、上記入出力基板に対して互いの主面が平行となるように配置され、上記入出力基板は、上記入力インタフェース回路部、入力端子部、上記出力インタフェース回路部、及び上記駆動素子ブロックを搭載し、上記駆動素子ブロックは、複数の駆動素子、該各駆動素子を上記入出力基板と接続される駆動端子を有し、上記拡張出力端子台ブロックは、上記駆動素子ブロックと空隙を置いて対向配置され、該各駆動素子の付勢時に磁気結合又は光結合によって閉路する複数の開閉素子、上記駆動端子の反対面に配設され該各開閉素子と電気的に接続された複数の出力端子、該出力端子の他端に設けられ外部配線が接続される外部配線接続手段を有し、上記拡張出力端子台ブロックは、上記駆動素子ブロックに対して脱着可能となっている。
【００３３】
また、上記入力端子部は、複数の基板端子と入力端子台ブロックとを有し、上記基板端子は、上記入出力基板に固定されて上記入力インタフェース回路部と接続され、上記入力端子台ブロックは、一端が上記基板端子と係合する複数の入力端子と、該入力端子の他端に設けられ外部配線が接続される外部配線接続手段を有し、上記入力端子台ブロックは、上記基板端子に対して脱着可能となっていると共に、上記出力端子台ブロック、上記完結出力端子台ブロック、及び上記拡張出力端子台ブロックのいずれかと上記入力端子台ブロックとは上記入出力基板の対向する２辺に互いに平行に配置されている。
【００３４】
また、上記入力端子部は、入力素子ブロックと入力端子台ブロックとを有し、上記入力素子ブロックは、複数の駆動素子、該各駆動素子の付勢時に閉路する複数の開閉素子、上記入出力基板に接続される開閉端子、及び該開閉端子の反対面に配設され該各駆動素子と電気的に接続された複数の接触端子を有し、上記入力端子台ブロックは、一端が上記入力素子ブロックの接触端子と係合する複数の入力端子、該各入力端子の他端に設けられ外部配線が接続される外部配線接続手段を有し、上記入力端子台ブロックは、上記入力素子ブロックに重なって配置され且つ該入力素子ブロックに対して脱着可能となっていると共に、上記出力端子台ブロック、上記完結出力端子台ブロック、及び上記拡張出力端子台ブロックのいずれかと上記入力端子台ブロックとは上記入出力基板の対向する２辺に互いに平行に配置されている。
【００３５】
また、上記入力端子部は、入力ソケットと完結入力端子台ブロックとを有し、上記入力ソケットは、上記入出力基板に固定されて上記入力インタフェース回路部と接続され、上記完結入力端子台ブロックは、複数の駆動素子、該各駆動素子の付勢時に閉路する複数の開閉素子、上記入力ソケットに挿入接続される駆動端子、該駆動端子の反対面に配設され該各開閉素子と電気的に接続された複数の入力端子と該各入力端子に設けられ外部配線が接続される外部配線接続手段を有し、上記完結入力端子台ブロックは、上記入出力基板に対して脱着可能となっていると共に、上記出力端子台ブロック、上記完結出力端子台ブロック、及び上記拡張出力端子台ブロックのいずれかと上記完結入力端子台ブロックとは上記入出力基板の対向する２辺に互いに平行に配置されている。
【００３６】
また、上記入力端子部は、拡張入力端子台ブロックと開閉素子ブロックとを有し、上記拡張入力端子台ブロックは、上記開閉素子ブロックと空隙を置いて対向配置される駆動素子、一端が該駆動素子と電気的に接続された入力端子、該入力端子の他端に設けられ外部配線が接続される外部配線接続手段を有し、上記開閉素子ブロックは、上記入力インタフェース回路部に接続され上記駆動素子が付勢された時に磁気結合又は光結合によって閉路する開閉素子と該開閉素子を上記入出力基板に接続される開閉端子とを備え、上記拡張入力端子台ブロックは、上記開閉素子ブロックに対して脱着可能となっていると共に、上記出力端子台ブロック、上記完結出力端子台ブロック、及び上記拡張出力端子台ブロックのいずれかと上記拡張入力端子台ブロックとは上記入出力基板の対向する２辺に互いに平行に配置されている。
【００３７】
また、上記入力端子部は、複数のコネクタ端子と入力コネクタと有し、上記コネクタ端子は、上記入出力基板に固定されて上記入力インタフェース回路部に接続され、上記入力コネクタは、上記コネクタ端子と係合し外部配線が接続される複数の入力端子を有し、上記出力端子台ブロック、上記完結出力端子台ブロック、及び上記拡張出力端子台ブロックのいずれかは、上記入出力基板の対向する２辺のそれぞれに互いに平行に配置されている。
【００３８】
また、増設出力基板と増設一体形出力端子台ブロックとをさらに有し、上記増設出力基板は、上記ＣＰＵ基板又は上記入出力基板に設けられた増設コネクタに対して配線接続される増設相手コネクタ及び増設出力インタフェース回路部を搭載し、上記増設一体形出力端子台ブロックは、複数の駆動素子及び該各駆動素子の付勢時に閉路する開閉素子を有する出力素子ブロック、上記増設出力基板に接続される駆動端子、該駆動端子と直交する面に配置され上記開閉素子と電気的に接続された出力端子、該出力端子に設けられ外部配線が接続される外部配線接続手段を有し、上記出力端子台ブロック、上記完結出力端子台ブロック、及び上記拡張出力端子台ブロックのいずれか又は上記入力端子台ブロックと増設一体形出力端子台ブロックとは直交するように配列されている。
【００３９】
また、増設出力基板と増設出力素子ブロックと増設出力端子台ブロックとをさらに有し、上記増設出力基板は、上記ＣＰＵ基板又は上記入出力基板に設けられた増設コネクタに対して配線接続される増設相手コネクタ及び増設出力インタフェース回路部と搭載し、上記増設出力素子ブロックは、複数の駆動素子及び該各駆動素子の付勢時に閉路する開閉素子とを有する出力素子ブロック、上記増設出力基板に接続される駆動端子、該駆動端子と直交する面に配置され上記開閉素子と電気的に接続された接触端子を有し、上記増設出力端子台ブロックは、上記増設出力素子ブロックの上記接触端子と係合する複数の出力端子、該出力端子に設けられ外部配線が接続される外部配線接続手段を有し、上記増設出力端子台ブロックは、上記増設出力素子ブロックに重なって配置され且つ該増設出力素子ブロックに対して脱着可能となっていると共に、上記出力端子台ブロック、上記完結出力端子台ブロック、及び上記拡張出力端子台ブロックのいずれか又は上記入力端子台ブロックと上記増設出力端子台ブロックとは直交するように配列されている。
【００４０】
また、増設出力基板と増設完結出力端子台ブロックとをさらに有し、上記増設出力基板は、上記ＣＰＵ基板又は上記入出力基板に設けられた増設コネクタに対して配線接続される増設相手コネクタと増設出力インタフェース回路部と出力ソケットとを搭載し、上記増設完結出力端子台ブロックは、複数の駆動素子及び該各駆動素子の付勢時に閉路する開閉素子とを有する出力素子ブロック、上記増設出力基板に設けられた出力ソケットに挿入接続される駆動端子、該駆動端子の反対面に配設され上記開閉素子と電気的に接続された出力端子、該出力端子に設けられ外部配線が接続される外部配線接続手段を有し、上記増設完結出力端子台ブロックは、上記増設出力基板に対して脱着可能となっていると共に、上記出力端子台ブロック、上記完結出力端子台ブロック、及び上記拡張出力端子台ブロックのいずれか又は上記入力端子台ブロックと上記増設完結出力端子台ブロックとは直交するように配列されている。
【００４１】
また、増設出力基板と駆動素子ブロックと増設拡張出力端子台ブロックとをさらに有し、上記増設出力基板は、上記ＣＰＵ基板又は上記入出力基板に設けられた増設コネクタに対して配線接続される増設相手コネクタと増設出力インタフェース回路部と駆動素子ブロックとを搭載し、上記駆動素子ブロックは、複数の駆動素子、該駆動素子を上記増設出力基板に接続するための駆動端子を有し、上記増設拡張出力端子台ブロックは、上記駆動素子と空隙を置いて対向配置され該各駆動素子の付勢時に磁気結合又は光結合によって閉路する開閉素子、該開閉素子が上記駆動端子の直交する面上で電気的に接続する出力端子、該出力端子に設けられ外部配線が接続される外部配線接続手段を有し、上記増設拡張出力端子台ブロックは、上記駆動素子ブロックに対して脱着可能となっていると共に、上記出力端子台ブロック、上記完結出力端子台ブロック、及び上記拡張出力端子台ブロックのいずれか又は上記入力端子台ブロックと上記増設拡張出力端子台ブロックとは直交するように配列されている。
【００４２】
また、増設入力基板と増設一体形入力端子台ブロックとをさらに有し、上記増設入力基板は、上記ＣＰＵ基板又は上記入出力基板に設けられた増設コネクタに対して配線接続される相手コネクタと増設入力インタフェース回路部とを搭載し、上記増設一体形入力端子台ブロックは、複数の駆動素子及び該各駆動素子の付勢時に閉路する開閉素子とを有する入力素子ブロック、上記増設入力基板に接続される開閉端子、該開閉端子と直交する面に配置され上記駆動素子と電気的に接続された入力端子、該入力端子に設けられ外部配線が接続される外部配線接続手段を有し、上記出力端子台ブロック、上記完結出力端子台ブロック、及び上記拡張出力端子台ブロックのいずれか又は上記入力端子台ブロックと上記増設一体形入力端子台ブロックとは直交するように配列されている。
【００４３】
また、増設入力基板と増設入力素子ブロックと増設入力端子台ブロックとをさらに有し、上記増設入力基板は、上記ＣＰＵ基板又は上記入出力基板に設けられた増設コネクタに対して配線接続される増設相手コネクタと増設入力インタフェース回路部と上記増設入力素子ブロックとを搭載し、上記増設入力素子ブロックは、複数の駆動素子及び該各駆動素子の付勢時に閉路する開閉素子とを有する入力素子ブロック、上記増設入力基板に接続固定される開閉端子、該開閉端子と直交する面に配置され上記駆動素子と電気的に接続された接触端子とを有し、上記増設入力端子台ブロックは、上記増設入力素子ブロックの接触端子と係合する複数の入力端子、該入力端子に設けられ外部配線が接続される外部配線接続手段を有し、上記増設入力端子台ブロックは、上記増設入力素子ブロックに重なって配置され且つ該増設入力素子ブロックに対して脱着可能となっていると共に、上記出力端子台ブロック、上記完結出力端子台ブロック、及び上記拡張出力端子台ブロックのいずれか又は上記入力端子台ブロックと上記増設入力端子台ブロックとは直交するように配列されている。
【００４４】
また、増設入力基板と増設完結入力端子台ブロックとをさらに有し、上記増設入力基板は、上記ＣＰＵ基板又は上記入出力基板に設けられた増設コネクタに対して配線接続される増設相手コネクタと増設入力インタフェース回路部と入力ソケットとを搭載し、上記増設完結入力端子台ブロックは、複数の駆動素子及び該各駆動素子の付勢時に閉路する開閉素子とを有する入力素子ブロック、上記増設入力基板に設けられた入力ソケットに挿入接続される開閉端子、該開閉端子の反対面に配設され上記駆動素子と電気的に接続された入力端子、該入力端子に設けられ外部配線が接続される外部配線接続手段を有し、上記増設完結入力端子台ブロックは、上記増設入力基板に対して脱着可能となっていると共に、上記出力端子台ブロック、上記完結出力端子台ブロック、及び上記拡張出力端子台ブロックのいずれか又は上記入力端子台ブロックと上記増設完結入力端子台ブロックとは直交するように配列されている。
【００４５】
また、増設入力基板と増設拡張入力端子台ブロックと開閉素子ブロックとをさらに有し、上記増設入力基板は、上記ＣＰＵ基板又は上記入出力基板に設けられた増設コネクタに対して配線接続される増設相手コネクタと増設入力インタフェース回路部と開閉素子ブロックとを搭載し、上記増設拡張入力端子台ブロックは、上記開閉素子ブロックと空隙を置いて対向配置される駆動素子、該駆動素子と電気的に接続された入力端子、該入力端子入力端子に設けられ外部配線が接続される外部配線接続手段を有し、上記開閉素子ブロックは、上記増設入力インタフェース回路部に接続され上記駆動素子が付勢された時に磁気結合又は光結合によって閉路する開閉素子、該開閉素子を上記増設入力基板に接続するための開閉端子を有し、上記増設拡張入力端子台ブロックは、上記開閉素子ブロックに対して脱着可能となっていると共に、上記出力端子台ブロック、上記完結出力端子台ブロック、及び上記拡張出力端子台ブロックのいずれか又は上記入力端子台ブロックと上記増設拡張入力端子台ブロックとは直交するように配列されている。
【００４６】
また、上記出力素子ブロックは、上記駆動素子である電磁コイルを付勢することによって、上記開閉素子である出力接点を閉路するものである。
【００４７】
また、上記出力素子ブロックは、上記駆動素子であるホトトランジスタカプラを付勢することによってホトカプラトランジスタが感応して、上記開閉素子であるパワートランジスタを閉路するものである。
【００４８】
また、上記開閉素子は、上記駆動素子である発光ダイオードを付勢することによってホトトランジスタが感応して、上記開閉素子であるパワートランジスタを閉路するものである。
【００４９】
また、上記出力素子は、上記駆動素子であるホトトライアックカプラを付勢することによってホトカプラトライアックが感応して、上記開閉素子であるパワートラアイアックを閉路するものである。
【００５０】
また、上記開閉素子は、上記駆動素子である発光ダイオードを付勢することによってホトトライアックが感応して、上記開閉素子であるパワートライアックを閉路するものである。
【００５１】
また、上記駆動素子は、限流抵抗を通じて駆動されるホトトランジスタカプラであると共に、上記開閉素子は該ホトトランジスタカプラの出力部であるホトカプラトランジスタである。
【００５２】
また、上記駆動素子は、限流抵抗を通じて駆動される発光ダイオードであると共に、上記開閉素子は該発光ダイオードの発光を検出して感応動作するホトトランジスタである。
【００５３】
また、上記出力端子台ブロック、上記完結出力端子台ブロック、及び上記拡張出力端子台ブロックのいずれか又は上記入力端子台ブロックは、二段構成で千鳥配置された上記出力端子又は上記入力端子を有し、上記出力端子又は上記入力端子は、複数の出力又は入力に対して共通接続されて端子数を削減するコモン端子を有し、上記コモン端子は、上記端子台ブロックの上下の中間部又は対角線位置で対称な位置に配置されている。
【００５４】
また、上記出力素子ブロック、上記入力素子ブロック、上記駆動素子ブロック、上記開閉素子ブロックは、所定入出力点数単位で一体にブロック化され、各ブロック体は連結突起部によって相互に連結可能となっている。
【００５５】
また、上記出力端子台ブロック、上記完結出力端子台ブロック、及び上記拡張出力端子台ブロックのいずれか、上記入力端子台ブロック、上記出力素子ブロック、上記入力素子ブロックは、相互に嵌合係合する誘導壁としての嵌合突起部を有している。
【００５６】
また、上記増設出力基板又は増設入力基板は複数の増設ユニットを順次接続するための後続増設コネクタを備え、該後続増設コネクタは増設出力端子台又は入力端子台の取付け位置とは異なる側面部に取付けられていて、後段配置された増設ユニットの増設相手コネクタが挿入されるものである。
【００５７】
【発明の実施の形態】
実施の形態１．
図１はこの発明の実施の形態１のプログラマブルコントローラの所定の部位を除いた上面図である。図２はプログラマブルコントローラの側断面図である。図３はプログラマブルコントローラの所定の部位を除いた正面図である。図４はＣＰＵ基板の上面図である。
尚、図１はプログラマブルコントローラ９０ｂの構造を容易に理解できるようにコントローラ９０ｂから、後述するＣＰＵ基板２２ｂ、導光体４８ｂ、入力コネクタ４１ａ、及びフラットケーブル４９等を除いた状態の上面図である。また、図３はベース１０ｂの図１の下側の側壁面及びフラットケーブル４９等を除いた状態の正面図である。
【００５８】
図１から図３において、ベース１０ｂとその収納物及びカバー２０ｂとその内蔵物によって構成されたプログラマブルコントローラ９０ｂは、出力端子台ブロック４０ａに設けられた感電防止用の透明樹脂製の端子カバー９１ｂを有し、この端子カバー９１ｂには図示しないドライバ挿入穴や配線引出し切り溝等が設けられている。
【００５９】
樹脂成形され図示しない多数の通気孔を有する矩形容器状のベース１０ｂの底面には両側辺部がともに断面くさび形とされた取付け溝１１ａが設けられており、プログラマブルコントローラ９０ｂが制御盤壁面に固定された図示しない取付レールに取り付け可能となっている。
【００６０】
プログラマブルコントローラ９０ｂは、上記ベース１０ｂの内部底面に配設された電源基板１２ｂ、上記ベース１０ｂの内部底面に設けられた複数のスタッドに装着された入出力基板１４ｂ、上記電源基板１２ｂ及び入出力基板１４ｂに接続固定され、相互の嵌入接続される基板間コネクタ１６ａ、１６ｂ（図３参照）、上記入出力基板１４ｂに接続固定され、後述の基板間コネクタ２３に嵌入接続される基板間コネクタ１７（図３参照）、上記電源基板１２ｂに設けられ、電源端子１８に接続されたＡＣ１００〜２４０Ｖの商用電源からＤＣ２４Ｖ、ＤＣ５Ｖ等の安定化制御電源を生成する電源ユニット１８ｂ、１９は上記入出力基板１４ｂに接続固定され、後述の増設ユニットが接続される増設コネクタ１９を有している。上記基板間コネクタ１６ａ，１６ｂ、１７，２３や増設コネクタ１９には、後述のマイクロプロセッサ２８に接続される入出力バスラインとデバイス選択信号線と制御電源線が貫通して設けられている。
【００６１】
プログラマブルコントローラ９０ｂは、さらに図示しない取付けねじによって上記ベース１０ｂの開放端面に取付け固定される樹脂製のカバー２０ｂ（図３参照）、上記カバー２０ｂの内面に嵌め込み固定されたＣＰＵ基板２２ｂ、該ＣＰＵ基板に接続固定された基板間コネクタ２３（図３参照）を有している。
【００６２】
図４において、プログラマブルコントローラ９０ｂは、上記ＣＰＵ基板２２ｂに接続固定された状態表示ＬＥＤ２６ａ、図示しないプログラミングローディング装置を接続するためのプログラムコネクタ２７、上記ＣＰＵ基板２２ｂに接続固定されたマイクロプロセッサ２８を有している。また、不揮発システムメモリ、プログラムメモリ、演算処理用ＲＡＭメモリ、及び上記状態表示ＬＥＤ２６ａを駆動するためのラッチメモリ等の各種メモリ２９を有している。この各種メモリ２９は、上記ＣＰＵ基板２２ｂに接続固定されて上記マイクロプロセッサ２８に対してバス接続されるようになっている。
【００６３】
図１から図３に戻り、プログラマブルコントローラ９０ｂは、上記入出力基板１４ｂに接続固定され、図示しない出力ラッチメモリを主体とした出力インタフェース回路部３５、上記入出力基板１４ｂに接続固定され、図示しないデータセレクタと信号フィルタ回路によって構成された入力インタフェース回路部３６を有している。
【００６４】
さらに、プログラマブルコントローラ９０ｂは、２段千鳥足配置の一対の出力端子台ブロック４０ａ、該端子台の取付けねじ４２、及び上記入出力基板１４ｂの対向する２辺に接続固定された出力素子ブロック４３ａを有しており、上記出力端子台ブロック４０ａと出力素子ブロック４３ａは相互に接触嵌合する多数の接触端子を備え、上記取付けねじ４２によって抜止め固定されるようになっている。
尚、出力端子台ブロック４０ａは、図１において１部が円弧状に取り除かれて出力素子ブロック４３ａが露出した様子を示している。
【００６５】
また、プログラマブルコントローラ９０ｂは、上記入出力基板１４ｂに接続固定されたコネクタ端子４４ａ、このコネクタ端子４４ａに挿入接続される入力コネクタ４１ａ、この入力コネクタ４１ａに圧着接続されたフラットケーブル４９を有し、このフラットケーブル４９は図示しない外部入力機器に接続されるようになっておいる。
【００６６】
さらに、プログラマブルコントローラ９０ｂは、上記入出力基板１４ｂに対して接続固定された多数の出力表示ＬＥＤ４７ａ、上記入出力基板１４ｂに対して二列配置で接続固定された多数の入力表示ＬＥＤ４８ａ、この入力表示ＬＥＤ４８ａに対向設置され、上記カバー２０ｂの表面から表示点検ができるように構成された透明樹脂製の導光体４８ｂを有している。
なお、上記出力表示ＬＥＤ４７ａに対しても、図示しない透明樹脂製の導光体が設けられ、上記カバー２０ｂの表面から表示点検ができるように構成されている。
【００６７】
上記多数の出力素子ブロック４３ａは、上記出力インタフェース回路部３５から駆動され、出力端子台ブロック４０ａを経由して図示しない外部負荷を駆動するようになっている。
また、図示しない外部入力機器からの入力信号は、上記入力コネクタ４１ａからコネクタ端子４４ａを介して上記入力インタフェース回路部３６に接続されるようになっている。
【００６８】
次に、上記出力端子台ブロック４０ａと出力素子ブロック４３ａの詳細を説明する。図５は出力素子ブロック４３ａの内部回路を示す回路図である。図５において、出力素子ブロック４３ａは、４個の駆動素子である電磁コイル５０ａ〜５０ｄ、この電磁コイル５０ａ〜５０ｄを付勢した時に閉路する開閉素子としての出力接点５１ａ〜５１ｄ、上記出力接点５１ａ〜５１ｄの一方の開閉端子５２ａ〜５２ｄ、上記出力接点５１ａ〜５１ｄの他方の開閉端子５３ａ〜５３ｄ、上記開閉端子５２ａ〜５２ｄに接続され千鳥足配置された接触端子５４ａ〜５４ｄ、上記開閉端子５３ａ〜５３ｄに対して互いに接続されたコモン接触端子５５ａ，５５ｂ、上記電磁コイル５０ａ〜５０ｄの一方の駆動端子５６ａ〜５６ｄ、及び上記電磁コイル５０ａ〜５０ｄの他方の端子と互いに接続されたコモン駆動端子５７ａ，５７ｂを有しており、上記各駆動端子とコモン駆動端子は、上記入出力基板１４ｂに半田付け固定されている。
【００６９】
図６は上記開閉端子５２ａ〜５２ｄ及び５３ａ〜５３ｄと接触端子５４ａ〜５４ｄとコモン接触端子５５ａ，５５ｂの接続配置関係を示したものであり、上記コモン接触端子５５ａ，５５ｂが対角線位置に配置されていることによって、各部の接続が交差しない状態となっていることを示している。
【００７０】
図７は出力端子台ブロック及び出力素子ブロックの断面図である。また、図８は接合される出力端子台ブロック及び出力素子ブロックの様子を示す斜視図である。図７及び図８において、出力素子ブロック４３ａに対して出力端子台ブロック４０ａを挿入すると、上記接触端子５４ａ〜５４ｄに対して４個の出力端子４５ａが接触し、コモン接触端子５５ａ，５５ｂには２個のコモン出力端子４５ｃが接触する。
【００７１】
また、上記出力端子４５ａには端子ねじ（外部配線接続手段）４６が付属し、コモン出力端子４５ｃにはコモン端子ねじ４６ｃが付属している。
なお、端子ねじ４６とコモン端子ねじ４６ｃは同じねじであるが、コモン端子ねじ４６ｃは２点の外部負荷からの配線をまとめて締め付けるのに対し、端子ねじ４６は各外部負荷からの配線を個々の出力端子４５ａに分離接続するようになっている。
【００７２】
次に、動作について説明する。プログラマブルコントローラ９０ｂのマイクロプロセッサ２８は、図示しないプログラミングローディング装置からプログラムコネクタ２７を介して各種メモリ２９内のプログラムメモリに転送されて書込みされたシーケンスプログラムに基づいて動作し、入力コネクタ４１ａや後述の増設入力ユニットに接続された外部入力機器からの入力信号に応動して、出力端子台ブロック４０ａや後述の増設出力ユニットに接続された外部負荷を駆動制御すると共に、多数の入出力やマイクロプロセッサの動作状態は入力表示ＬＥＤ４８ａ、出力表示ＬＥＤ４７ａ、及び状態表示ＬＥＤ２６ａによって表示される。
【００７３】
このように構成された本実施の形態のプログラマブルコントローラ９０ｂにおいては、上記出力素子ブロック４３ａは駆動素子である電磁コイル５０ａ〜５０ｄと開閉素子である出力接点５１ａ〜５１ｄが二階建て構造となっているので、高電圧又は／及びノイズで汚染されやすい出力配線が入出力基板１４ｂから立体的に隔離されて耐電圧・耐ノイズ性が向上する効果がある。
【００７４】
また、上記出力素子ブロック４３ａは入出力基板１４ｂの対向する２辺に配置されているので、出力素子を基板内部に配置したものに比べて外部への放熱量が増加すると共に、並行設置されたＣＰＵ基板２２ｂに対する輻射熱や輻射電磁ノイズが低減される効果がある。
【００７５】
また、電磁コイル５０ａ〜５０ｄの発生熱は、ベース１０ｂとケース２０ｂによって構成される筐体外部に輻射放熱されるだけでなく、接触端子５４ａ〜５４ｄ、出力端子４５ａ、端子ねじ（外部配線接続手段）４６、及びこれに接続される外部配線を通じて伝熱放散されるので更なる温度上昇の抑制を行うことができる効果がある。
【００７６】
尚、本実施の形態においては、プログラマブルコントローラ９０ｂに外部配線を接続する外部配線接続手段は、端子ねじ４６及びコモン端子ねじ４６ｃとなっているが、外部配線接続手段は、端子ねじに限らず、例えば、グリップ接続されるグリップ接続端子、或いは、雄型と雌型で係合するようなコネクタ型端子であっても良い。
【００７７】
さらに、出力素子ブロック４３ａと出力端子台ブロック４０ａを立体的に重ねたことによって、入出力基板１４ｂの面積が大幅に低減されると共に、二列の端子台ブロック４０ａ，４０ａと入出力基板１４ｂで構成される谷間部分には、ＣＰＵ基板２２ｂが配置されているので、立体化に伴う無駄な空間が発生しない構成となっている。
【００７８】
以上に説明した実施の形態１に関する独特の特徴として、プログラマブルコントローラ９０ｂの入力信号は、入力コネクタ４１ａを介して入力され、二列に配列された端子台はいずれも出力配線用の端子台ブロック４０ａ，４０ａとなっていることがある。
これは小形プログラマブルコントローラの用途の大半がＤＣ２４Ｖ入力・リレー接点出力方式のものであることを想定したものとなっており、信号入力をＤＣ２４Ｖ仕様に限定すればコネクタ４１ａを用いても耐電圧上の問題がなくなり、端子台入力とするよりも大幅に小形化されることに着目したものである。
【００７９】
実施の形態２．
図９はこの発明の実施の形態２のプログラマブルコントローラの所定の部位を除いた上面図である。図１０はプログラマブルコントローラの側断面図である。図１１はＣＰＵ基板の上面図である。
図９及び図１０において、プログラマブルコントローラ９０ｃは、ベース１０ｃとその収納物及びカバー２０ｃとその内蔵物によって構成されている。プログラマブルコントローラ９０ｃの樹脂成形され図示しない多数の通気孔を有する矩形容器状のベース１０ｃの底面には、２長辺部がともに断面くさび形とされた取付け溝１１ａが設けられ、制御盤壁面に固定された図示しない取付レールに取り付け可能となっている。
【００８０】
そして、プログラマブルコントローラ９０ｃは、上記ベース１０ｃの内部底面に配設された電源基板１２ｃ、上記ベース１０ｃの内部底面に設けられた複数のスタッドに装着された入出力基板１４ｃを有しており、上記電源基板１２ｃと入出力基板１４ｃとは図示しない基板間コネクタによって接続されている。
【００８１】
また、プログラマブルコントローラ９０ｃは、上記入出力基板１４ｃに接続固定され、後述の基板間コネクタ２３に嵌入接続される基板間コネクタ１７（図９参照）、上記電源基板１２ｃに設けられ、図示しない電源端子に接続されたＡＣ１００〜２４０Ｖの商用電源からＤＣ２４Ｖ，ＤＣ５Ｖ等の安定化制御電源を生成する電源ユニット１８ｃ、上記入出力基板１４ｃに接続固定され、後述の増設ユニットが接続される増設コネクタ１９を有し、上記基板間コネクタ１７，２３や増設コネクタ１９には、後述のマイクロプロセッサ２８に接続される入出力バスラインとデバイス選択信号線と制御電源線が貫通して設けられている。
【００８２】
さらに、プログラマブルコントローラ９０ｃは、図示しない取付けねじによって上記ベース１０ｃの開放端面に取付け固定される樹脂製のカバー２０ｃ（図９参照）、上記カバー２０ｃの内面に嵌め込み固定されたＣＰＵ基板２２ｃ、このＣＰＵ基板２２ｃに接続固定された基板間コネクタ２３（図１１参照）を有している。
【００８３】
図１１において、プログラマブルコントローラ９０ｃは、上記ＣＰＵ基板２２ｃに接続固定された出力表示ＬＥＤ２４ａ、入力表示ＬＥＤ２５ａ、状態表示ＬＥＤ２６ａ、図示しないプログラミングローディング装置を接続するためのプログラムコネクタ２７、上記ＣＰＵ基板２２ｃに接続固定されたマイクロプロセッサ２８を有している。また、不揮発システムメモリ、プログラムメモリ、演算処理用ＲＡＭメモリ、及び上記各種表示用ＬＥＤを駆動するためのラッチメモリ等の各種メモリ２９を有している。この各種メモリ２９は、上記ＣＰＵ基板２２ｃに接続固定されて上記マイクロプロセッサ２８に対してバス接続されるようになっている。
【００８４】
図９及び図１０に戻り、プログラマブルコントローラ９０ｃは、さらに、上記入出力基板１４ｃに接続固定され、図示しない出力ラッチメモリを主体とした出力インタフェース回路部３５、上記入出力基板１４ｃに接続固定され、図示しないデータセレクタと信号フィルタ回路によって構成された入力インタフェース回路部３６を有している。
【００８５】
また、プログラマブルコントローラ９０ｃは、２段千鳥足配置の出力端子台ブロック４０ｂ、２段千鳥足配置の入力端子台ブロック４１ｂ、各端子台ブロックの取付けねじ４２、上記入出力基板１４ｃの一辺に接続固定された出力素子ブロック４３ｂ、上記入出力基板１４ｃの他辺に接続固定された基板端子４４ｂを有しており、上記出力端子台ブロック４０ｂと出力素子ブロック４３ｂは、相互に接触嵌合する多数の接触端子を備え、上記取付けねじ４２によって抜止め固定されるようになっている。
尚、出力端子台ブロック４０ｂは、図９において１部が円弧状に取り除かれて出力素子ブロック４３ｂが露出した様子を示している。
【００８６】
同様に、上記入力端子台ブロック４１ｂと基板端子４４ｂは相互に接触嵌合する多数の接触端子を備え、上記取付けねじ４２によって抜止め固定されるようになっている。
なお、上記入力端子台ブロック４１ｂ内の多数の入力端子４５と端子ねじ４６（外部配線接続手段）が設けられており、上記入力端子４５が上記基板端子４４ｂの接触端子に接触接続される。
【００８７】
さらに、プログラマブルコントローラ９０ｃには、上記出力端子台ブロック４０ｂや入力端子台ブロック４１ｂに設けられた感電防止用の透明樹脂製の端子カバー９１ｃが設けられ、この端子カバー９１ｃには図示しないドライバ挿入穴や配線引出し切り溝等が設けられている。
【００８８】
上記多数の出力素子ブロック４３ｂは、上記出力インタフェース回路部３５から駆動され、出力端子台ブロック４０ｂを経由して図示しない外部負荷を駆動するようになっている。
また、図示しない外部入力機器からの入力信号は、上記入力端子台ブロック４１ｂから基板端子４４ｂを介して上記入力インタフェース回路部３６に接続されるようになっている。
【００８９】
次に、上記出力端子台ブロック４０ｂと出力素子ブロック４３ｂの詳細を説明する。図１２は出力素子ブロックの斜視図である。図１３は２つの出力素子ブロックが連結された状態を示す上面図である。図１４は出力端子台ブロック及び出力素子ブロックの断面図である。
【００９０】
図１４において、出力素子ブロック４３ｂは、４個の駆動素子であるホトトランジスタカプラ６０ａ（６０ａ〜６０ｄ）、このホトトランジスタカプラ６０ａ（６０ａ〜６０ｄ）を付勢した時にホトカプラトランジスタ６１ｅ（６１ｅ〜６１ｈ）を介して閉路する開閉素子としてのパワートランジスタ６１ａ（６１ａ〜６１ｄ）を有している。
【００９１】
図１２及び図１３において、出力素子ブロック４３ｂは、上記開閉素子であるパワートランジスタ６１ａのコレクタ端子に接続され千鳥足配置された接触端子６４ａ〜６４ｄ、上記パワートランジスタ６１ａのエミッタ端子に対して互いに接続されたコモン接触端子６５ａ，６５ｂ、上記ホトトランジスタカプラ６０ａの一方に設けられた駆動端子６６ａ、上記ホトトランジスタカプラ６０ａの他方に設けられた端子と直列に接続された限流抵抗６８ａに対して互いに接続されたコモン駆動端子６７ａ，６７ｂを有し、上記各駆動端子とコモン駆動端子６７ａ，６７ｂは、上記入出力基板１４ｃに半田付け固定されている。
上記出力素子ブロック４３ｂの中央部には、嵌合突起部６９ａが設けられ、上記出力素子ブロック４３ｂの端面には、連結突起部６９ｂが設けられている。
【００９２】
図１０に戻り、出力素子ブロック４３ｂに対して出力端子台ブロック４０ｂを挿入すると、上記接触端子６４ａ〜６４ｄに対して４個の出力端子４５ａが接触し、コモン接触端子６５ａ，６５ｂには２個のコモン出力端子４５ｃが接触する。
【００９３】
また、上記出力端子４５ａには端子ねじ４６が付属し、コモン出力端子４５ｃにはコモン端子ねじ４６ｃが付属している。
なお、端子ねじ４６とコモン端子ねじ４６ｃは同じねじであるが、コモン端子ねじ４６ｃは２点の外部負荷からの配線をまとめて締め付けるのに対し、端子ねじ４６は各外部負荷からの配線を個々の出力端子４５ａに分離接続するようになっている。
【００９４】
図１５は接合される出力端子台ブロック及び出力素子ブロックの様子を示す斜視図である。図１５において、出力端子台ブロック４０ｂは三連結された出力素子ブロック４３ｂに対して挿入され、取付けねじ４２によってカバー２０ｃのねじ穴４２ａにねじ締め固定されるようになっている。
【００９５】
次に、動作について説明する。プログラマブルコントローラ９０ｃ内のマイクロプロセッサ２８は、図示しないプログラミングローディング装置からプログラムコネクタ２７を介して各種メモリ２９内のプログラムメモリに転送されて書込みされたシーケンスプログラムに基づいて動作し、入力端子台ブロック４１ｂや後述の増設入力ユニットに接続された外部入力機器からの入力信号に応動して、出力端子台ブロック４０ｂや後述の増設出力ユニットに接続された外部負荷を駆動制御すると共に、多数の入出力やマイクロプロセッサの動作状態は、入力表示ＬＥＤ２５ａ、出力表示ＬＥＤ２４ａ、状態表示ＬＥＤ２６ａによって表示される。
【００９６】
このように構成された本実施の形態のプログラマブルコントローラ９０ｃにおいては、上記出力素子ブロック４３ｂは駆動素子であるホトトランジスタカプラ６０ａと開閉素子であるパワートランジスタ６１ａが二階建て構造となっているので、ノイズで汚染されやすい出力配線が入出力基板１４ｃから立体的に隔離されて耐ノイズ性が向上する効果がある。
【００９７】
また、上記出力素子ブロック４３ｂは入出力基板１４ｃの一辺に配置されているので、出力素子を基板内部に配置したものに比べて外部への放熱量が増加すると共に、並行設置されたＣＰＵ基板２２ｃに対する輻射熱や輻射電磁ノイズが低減される効果がある。
【００９８】
また、パワートランジスタ６１ａの発生熱は、ベース１０ｃとケース２０ｃによって構成される筐体外部に輻射放熱されるだけでなく、接触端子６４ａ〜６４ｄ、出力端子４５ａ、端子ねじ４６、及びこれに接続される外部配線を通じて伝熱放散されるので更なる温度上昇の抑制を行うことができる効果がある。
【００９９】
さらに、出力素子ブロック４３ｂと出力端子台ブロック４０ｂを立体的に重ねることによって、入出力基板１４ｃの面積が大幅に低減されると共に、二列の端子台ブロック４０ｂ，４１ｂと入出力基板１４ｃで構成される谷間部分には、ＣＰＵ基板２２ｃが配置されているので、立体化に伴う無駄な空間が発生しない構成となっている。
【０１００】
以上に説明した実施の形態２に関する独特の特徴としては、プログラマブルコントローラ９０ｃの入力信号は、入力端子台ブロック４１ｂから基板端子４４ｂを介して直接入力されていることがある。
これは小形プログラマブルコントローラの用途の大半がＤＣ２４Ｖ入力・リレー接点出力方式のものであることを想定していると共に、半田作業や圧着工具等を必要とするコネクタを避けて、汎用的に広く使用されている端子台を用いたことによる。
【０１０１】
また、出力素子ブロック４３ｂに設けられた嵌合突起部６９ａは、出力端子台ブロック４０ｂとの脱着操作に当たって接触端子部に無理な外力が加わらないようにしたものである。
更に、出力素子ブロック４３ｂに設けられた連結突起部６９ｂは、出力素子ブロック４３ｂ内の出力素子個数を制限して保守交換単位を小さくすると共に、相互に連結することによって取付け精度を向上し、多数の接触端子の接触面の位置精度を確保するようにしたものである。
【０１０２】
実施の形態３．
図１６はこの発明の実施の形態３のプログラマブルコントローラの所定の部位を除いた正面図である。図１７はプログラマブルコントローラの側断面図である。図１８はＣＰＵ基板の上面図である。
図１６及び図１７において、プログラマブルコントローラ９０ｄは、ベース１０ｄとその収納物及びカバー２０ｄとその内蔵物によって構成されている。プログラマブルコントローラ９０ｄの樹脂成形され図示しない多数の通気孔を有する矩形容器状のベース１０ｄの底面には、２長辺部がともに断面くさび形とされた取付け溝１１ａが設けられ、制御盤壁面に固定された図示しない取付レールに取り付け可能となっている。
【０１０３】
そして、プログラマブルコントローラ９０ｄは、上記ベース１０ｄの内部底面に配設された電源基板１２ｄ、上記ベース１０ｄの内部底面に設けられた複数のスタッドに装着された入出力基板１４ｄを有し、上記電源基板１２ｄと入出力基板１４ｄは図示しない基板間コネクタによって接続されている。
【０１０４】
また、プログラマブルコントローラ９０ｄは、１８ｄは上記電源基板１２ｄに設けられ、図示しない電源端子に接続されたＡＣ１００〜２４０Ｖの商用電源からＤＣ２４Ｖ、ＤＣ５Ｖ等の安定化制御電源を生成する電源ユニット１８ｄを有し、上記入出力基板１４ｄには図示しない増設コネクタが接続固定され、後述の増設ユニットが接続されるようになっている。
【０１０５】
さらに、プログラマブルコントローラ９０ｄは、図示しない取付けねじによって上記ベース１０ｄの開放端面に取付け固定される樹脂製のカバー２０ｄ（図１６参照）、上記カバー２０ｄの内面に嵌め込み固定されたＣＰＵ基板２２ｄ、このＣＰＵ基板２２ｄに接続固定された基板間コネクタ２３（図１８参照）を有し、上記基板間コネクタ２３は、上記入出力基板１４ｄに設けられた図示しない基板間コネクタに挿入接続されると共に、上記基板間コネクタや増設コネクタには、後述のマイクロプロセッサ２８に接続される入出力バスラインとデバイス選択信号線と制御電源線が貫通して設けられている。
【０１０６】
図１８において、プログラマブルコントローラ９０ｄは、上記ＣＰＵ基板２２ｄに接続固定された出力表示ＬＥＤ２４ａ、入力表示ＬＥＤ２５ａ、状態表示ＬＥＤ２６ａ、図示しないプログラミングローディング装置を接続するためのプログラムコネクタ２７、上記ＣＰＵ基板２２ｄに接続固定されたマイクロプロセッサ２８を有している。また、不揮発システムメモリ、プログラムメモリ、演算処理用ＲＡＭメモリ、及び上記各種表示用ＬＥＤを駆動するためのラッチメモリ等の各種メモリ２９を有している。この各種メモリ２９は、上記ＣＰＵ基板２２ｄに接続固定されて上記マイクロプロセッサ２８に対してバス接続されるようになっている。
【０１０７】
図１６及び図１７に戻り、プログラマブルコントローラ９０ｄは、さらに、上記入出力基板１４ｄに接続固定され、図示しない出力ラッチメモリを主体とした出力インタフェース回路部３５、上記入出力基板１４ｄに接続固定され、図示しないデータセレクタと信号フィルタ回路によって構成された入力インタフェース回路部３６を有している。
【０１０８】
また、プログラマブルコントローラ９０ｄは、２段千鳥足配置の出力端子台ブロック４０ｃ、２段千鳥足配置の入力端子台ブロック４１ｃ、各端子台ブロックの取付けねじ４２、上記入出力基板１４ｄの一辺に接続固定された出力素子ブロック４３ｃ、上記入出力基板１４ｄの他辺に接続固定された入力素子ブロック４４ｃを有し、上記出力端子台ブロック４０ｃと出力素子ブロック４３ｃは相互に接触嵌合する多数の接触端子を備え、上記取付けねじ４２によって抜止め固定されるようになっている。
【０１０９】
同様に、上記入力端子台ブロック４１ｃと入力素子ブロック４４ｃは相互に接触嵌合する多数の接触端子を備え、上記取付けねじ４２によって抜止め固定されるようになっている。
なお、取付けねじ４２はケース１０ｄに設けられたねじ穴４２ｂに螺合するようになっており、カバー２０ｄは出力端子台４０ｃや入力端子台４１ｃと共にケース２０ｄに対して締付け固定されるようになっている。
【０１１０】
さらに、プログラマブルコントローラ９０ｄには、上記出力端子台ブロック４０ｃや入力端子台ブロック４１ｃに設けられた感電防止用の透明樹脂製の端子カバー９１ｄが設けられ、この端子カバー９１ｄには図示しないドライバ挿入穴や配線引出し切り溝等が設けられている。
【０１１１】
上記多数の出力素子ブロック４３ｃは、上記出力インタフェース回路部３５から駆動され、出力端子台ブロック４０ｃを経由して図示しない外部負荷を駆動するようになっている。
また、図示しない外部入力機器からの入力信号は、上記入力端子台ブロック４１ｃから入力素子ブロック４４ｃを介して上記入力インタフェース回路部３６ａに接続されるようになっている。
【０１１２】
次に、上記出力端子台ブロック４０ｃと出力素子ブロック４３ｃの詳細を説明する。図１９は出力素子ブロックの斜視図である。図２０は開閉端子と接触端子とコモン接触端子の接続配置関係を示したものである。図２１は出力端子台ブロック及び出力素子ブロックの断面図である。
【０１１３】
図２１において、出力素子ブロック４３ｃは、４個の駆動素子であるホトトライアックカプラ７０ｂ（７０ａ〜７０ｄ）、このホトトライアックカプラ７０ｂ（７０ａ〜７０ｄ）を付勢した時にホトカプラトライアック７１ｆ（７１ｅ〜７１ｈ）を介して閉路する開閉素子としてのパワートライアック７１ｂ（７１ａ〜７１ｄ）を有している。
【０１１４】
出力素子ブロック４３ｃの外観を示す図１９において、出力素子ブロック４３ｃは、上記開閉素子であるパワートライアック７１ａ〜７１ｄの一方の端子に接続され千鳥足配置された接触端子７４ａ〜７４ｄ、上記パワートライアック７１ａ〜７１ｄの他方の端子に対して互いに接続されたコモン接触端子７５ａ，７５ｂ、上記ホトトライアックカプラ７０ａ〜７０ｄの一方の駆動端子７６ａ〜７６ｄ、上記ホトトライアックカプラ７０ａ〜７０ｄの他方の端子と直列接続された限流抵抗７８ａ〜７８ｄに対して互いに接続されたコモン駆動端子７７ａ，７７ｂを有し、上記各駆動端子とコモン駆動端子は上記入出力基板１４ｄに半田接続されている。
【０１１５】
図２１において、上記出力素子ブロック４３ｃの外周部には、嵌合突起部７９が設けられ、この嵌合突起部７９は、上記出力端子台ブロック４０ｃの挿入案内壁として機能する。
【０１１６】
図２０において、上記開閉素子７１ａ〜７１ｄの一方の端子に接続される開閉端子７２ａ〜７２ｄが設けられており、この開閉端子７２ａ〜７２ｄは、上記接触端子７４ａ〜７４ｄに接続されている。
また、上記開閉素子７１ａ〜７１ｄの他方の端子に接続されるコモン開閉端子７３ａ〜７３ｄが設けられており、このコモン開閉端子７３ａ〜７３ｄは、上記コモン接触端子７５ａ，７５ｂに接続されている。
図２０は上記開閉端子７２ａ〜７２ｄや７３ａ〜７３ｄと接触端子７４ａ〜７４ｄやコモン接触端子７５ａ，７５ｂの接続配置関係を示したものであり、上記コモン接触端子７５ａ，７５ｂが上下対称位置に配置されていることによって、各部の接続が交差せず端子間を通過する接続も無い状態となっていることを示している。
【０１１７】
図２１において、出力素子ブロック４３ｃに対して出力端子台ブロック４０ｃを挿入すると、上記接触端子７４ａ〜７４ｄに対して４個の出力端子４５ａが接触し、コモン接触端子７５ａ，７５ｂには２個のコモン出力端子４５ｃが接触する。
【０１１８】
また、上記出力端子４５ａには端子ねじ４６が付属し、コモン出力端子４５ｃにはコモン端子ねじ４６ｃが付属している。
なお、端子ねじ４６とコモン端子ねじ４６ｃは同じねじであるが、コモン端子ねじ４６ｃは２点の外部負荷からの配線をまとめて締め付けるのに対し、端子ねじ４６は各外部負荷からの配線を個々の出力端子４５ａに分離接続するようになっている。
【０１１９】
図２２は入力端子台ブロックの斜視図である。図２３は入力素子ブロックの斜視図である。図２４は入力端子台ブロック及び入力素子ブロックの断面図である。図２４において、入力素子ブロック４４ｃは、４個の開閉素子であるホトカプラトランジスタ８０ａ（８０ａ〜８０ｄ）、このホトカプラトランジスタ８０ａ（８０ａ〜８０ｄ）に対する駆動素子である逆並列ホトトランジスタカプラ８１ａ（８１ａ〜８１ｄ）、上記ホトトランジスタカプラ８１ａ〜８１ｄに直列接続された限流抵抗８８ａ〜８８ｄを有している。
【０１２０】
入力素子ブロック４４ｃの外観を示す図２３において、入力素子ブロック４４ｃは、上記限流抵抗８８ａ〜８８ｄに接続され千鳥足配置された接触端子８４ａ〜８４ｄ、上記駆動素子であるホトトランジスタカプラ８１ａ〜８１ｄの一方の端子に接続さたコモン接触端子８５ａ，８５ｂ、上記ホトカプラトランジスタ８０ａ〜８０ｄのコレクタ端子に接続された開閉端子８６ａ〜８６ｄ、上記ホトカプラトランジスタ８０ａ〜８０ｄのエミッタ端子に接続されたコモン開閉端子８７ａ，８７ｂを有し、上記各開閉端子とコモン開閉端子は、上記入出力基板１４ｄに半田接続されている。
【０１２１】
また、上記入力素子ブロック４４ｃの両壁には、嵌合突起部８９ａが設けられ、この嵌合突起部８９ａは、上記入力端子台ブロック４１ｃの挿入案内壁として機能する。
【０１２２】
図２４において、入力素子ブロック４４ｃに対して入力端子台ブロック４１ｃを挿入すると、上記接触端子８４ａ〜８４ｄに対して４個の入力端子４５ｅが接触し、コモン接触端子８５ａ，８５ｂには２個のコモン入力端子４５ｆが接触する。
【０１２３】
また、上記入力端子４５ｅには端子ねじ４６が付属し、コモン入力端子４５ｆにはコモン端子ねじ４６ｃが付属している。
なお、端子ねじ４６とコモン端子ねじ４６ｃは同じねじであるが、コモン端子ねじ４６ｃは２点の外部入力機器からの配線をまとめて締め付けるのに対し、端子ねじ４６は各外部入力機器からの配線を個々の入力端子４５ｅに分離接続するようになっている。
【０１２４】
次に、動作について説明する。プログラマブルコントローラ９０ｄ内のマイクロプロセッサ２８は、図示しないプログラミングローディング装置からプログラムコネクタ２７を介して各種メモリ２９内のプログラムメモリに転送書込みされたシーケンスプログラムに基づいて動作し、入力端子台ブロック４１ｃや後述の増設入力ユニットに接続された外部入力機器からの入力信号に応動して、出力端子台ブロック４０ｃや後述の増設出力ユニットに接続された外部負荷を駆動制御すると共に、多数の入出力やマイクロプロセッサの動作状態は入力表示ＬＥＤ２５ａ、出力表示ＬＥＤ２４ａ、及び状態表示ＬＥＤ２６ａによって表示される。
【０１２５】
このように構成された本実施の形態のプログラマブルコントローラ９０ｄにおいては、上記出力素子ブロック４３ｃは、駆動素子であるホトトライアックカプラ７０ａ〜７０ｄと開閉素子であるパワートライアック７１ａ〜７１ｄが二階建て構造となっているので、高電圧又は／及びノイズで汚染されやすい出力配線が入出力基板１４ｄから立体的に隔離されて耐電圧・耐ノイズ性が向上する効果がある。
【０１２６】
また、上記出力素子ブロック４３ｃは入出力基板１４ｄの一辺に配置されているので、出力素子を基板内部に配置したものに比べて外部への放熱量が増加すると共に、並行設置されたＣＰＵ基板２２ｄに対する輻射熱や輻射電磁ノイズが低減される効果がある。
【０１２７】
さらに、パワートライアック７１ａ〜７１ｄの発生熱は、ベース１０ｄとケース２０ｄによって構成される筐体外部に輻射放熱されるだけでなく、接触端子８５ａ，８５ｂ、出力端子４５ａ、端子ねじ４６、及びこれに接続される外部配線を通じて伝熱放散されるので更なる温度上昇の抑制を行うことができる効果がある。
【０１２８】
また、出力素子ブロック４３ｃと出力端子台ブロック４０ｃを立体的に重ねることによって、入出力基板１４ｄの面積が大幅に低減されると共に、二列の端子台ブロック４０ｃ，４１ｃと入出力基板１４ｄで構成される谷間部分には、ＣＰＵ基板２２ｄが配置されているので、立体化に伴う無駄な空間が発生しない構成となっている。
【０１２９】
また、上記入力素子ブロック４４ｃは駆動素子であるホトトランジスタカプラと開閉素子であるホトカプラトランジスタが二階建て構造となっているので、高電圧又は／及びノイズで汚染されやすい入力配線が入出力基板１４ｄから立体的に隔離されて耐電圧・耐ノイズ性が向上する効果がある。
【０１３０】
また、上記入力素子ブロック４４ｃは入出力基板１４ｄの他辺に配置されているので、入力素子を基板内部に配置したものに比べて外部への放熱量が増加すると共に、並行設置されたＣＰＵ基板２２ｄに対する輻射熱や輻射電磁ノイズが低減される効果がある。
【０１３１】
また、限流抵抗８８ａ〜８８ｄの発生熱は、ベース１０ｄとケース２０ｄによって構成される筐体外部に輻射放熱されるだけでなく、接触端子８５ａ，８５ｂ、入力端子４５ｅ、端子ねじ４６、及びこれに接続される外部配線を通じて伝熱放散されるので更なる温度上昇の抑制を行うことができる効果がある。
【０１３２】
さらに、入力素子ブロック４４ｃと入力端子台ブロック４１ｃを立体的に重ねることによって、入出力基板１４ｄの面積が大幅に低減されると共に、二列の端子台ブロック４０ｃ，４１ｃと入出力基板１４ｄで構成される谷間部分にはＣＰＵ基板２２ｄが配置されているので、立体化に伴う無駄な空間が発生しない構成となっている。
【０１３３】
なお、ＤＣ２４Ｖ入力仕様の場合には、外部入力センサスイッチの接触信頼性を向上するためになるべく大きな入力電流にするのが望ましく、上記限流抵抗は数ＫΩのものが使用され、多数の入力が同時にＯＮしている時の発生熱は比較的大きくなることに対して上述の熱放散対策は効果的である。
【０１３４】
一方、ＡＣ１００Ｖ系又はＡＣ２００Ｖ系の入力仕様の場合には、コンデンサを主体とした限流回路が構成され、発熱は抑制されるものの比較的大型のコンデンサが必要となり、高電圧が印加されることに伴う耐電圧・耐ノイズ性向上が重要となる。
【０１３５】
以上に説明した実施の形態３に関する独特の特徴としては、プログラマブルコントローラ９０ｄの入力信号は、入力端子台ブロック４１ｃから入力素子ブロック４４ｃを介して入力されていることがある。
従って、様々の入出力仕様の要求に対して、入出力素子ブロックを変更することによって対応し、入出力基板の共用化を図ることができる効果がある。
【０１３６】
その他、出力素子ブロック４３ｃと入力素子ブロック４４ｃに、異なる形状の嵌合突起部を設けておくことによって、出力端子台ブロックと入力端子台ブロックの混同誤挿入を防止することができる。
【０１３７】
更に、ベース１０ｄとカバー２０ｄ間の締付け固定は、出端子台ブロック４０ｃと入力端子台ブロック４１ｃの取付けねじ４２で兼用され、構造の簡略化と部品点数の削減が行われている。
【０１３８】
実施の形態４．
図２５はこの発明の実施の形態４のプログラマブルコントローラを示すリレー出力型の完結出力端子台ブロックの斜視図である。図２６は完結出力端子台ブロックの側断面図である。
図２５及び図２６において、リレー出力型の完結出力端子台ブロック４０ｄは、駆動素子である電磁コイル１５０ａ（１５０ａ〜１５０ｄ）、開閉素子である出力接点１５１ａ（１５１ａ〜１５１ｄ）、入出力基板１４ｅに設けられた出力ソケット１５４ａ（１５４ａ〜１５４ｄ）、入出力基板１４ｅに設けられたコモン出力ソケット１５５ａ（，１５５ｂ）、上記電磁コイル１５０ａ〜１５０ｄの一方の端子に接続され、上記出力ソケット１５４ａ〜１５４ｄに挿入される駆動端子１５６ａ（１５６ａ〜１５６ｄ）、上記電磁コイル１５０ａ〜１５０ｄの他方の端子に接続され、上記コモン出力ソケット１５５ａ（，１５５ｂ）に挿入されるコモン駆動端子１５７ａ（，１５７ｂ）、上記出力接点１５１ａ〜１５１ｄの一方の開閉端子に接続された４個の出力端子４５ｂ、上記出力接点１５１ａ〜１５１ｄの他方の開閉端子に接続された２個のコモン出力端子４５ｄ、上記出力端子４５ｂに付属する端子ねじ（外部配線接続手段）４６、及び、上記コモン出力端子４５ｄに付属するコモン端子ねじ（外部配線接続手段）４６ｃを有している。
【０１３９】
図２７はトランジスタ出力型の完結出力端子台ブロックの側断面図である。図２７において、トランジスタ出力型の完結出力端子台ブロック４０ｅは、駆動素子であるホトトランジスタカプラ１６０ａ（１６０ａ〜１６０ｄ）、開閉素子であるパワートランジスタ１６１ａ（１６１ａ〜１６１ｄ）、上記パワートランジスタ１６１ａ〜１６１ｄのベース回路に接続されたホトカプラトランジスタ１６１ｅ（１６１ｅ〜１６１ｈ）を有し、ホトトランジスタカプラ１６０ａ〜１６０ｄを駆動すると上記パワートランジスタ１６１ａ〜１６１ｄが導通するようになっている。
【０１４０】
また、完結出力端子台ブロック４０ｅは、上記ホトトランジスタカプラ１６０ａ〜１６０ｄに直列接続された限流抵抗１６８ａ（１６８ａ〜１６８ｄ）、入出力基板１４ｆに設けられた出力ソケット１６４ａ（１６４ａ〜１６４ｄ）、入出力基板１４ｆに設けられたコモン出力ソケット１６５ａ（，１６５ｂ）、上記ホトトランジスタカプラ１６０ａ〜１６０ｄのカソード端子に接続され、上記出力ソケット１６４ａ〜１６４ｄに挿入される駆動端子１６６ａ（１６６ａ〜１６６ｄ）、上記限流抵抗１６８ａ〜１６８ｄに接続され、上記コモン出力ソケット１６５ａ（，１６５ｂ）に挿入されるコモン駆動端子１６７ａ（，１６７ｂ）、上記パワートランジスタ１６１ａ〜１６１ｄのコレクタ端子に接続された４個の出力端子４５ｂ、上記パワートランジスタ１６１ａ〜１６１ｄのエミッタ端子に接続された２個のコモン出力端子４５ｄ、上記出力端子４５ｂに付属する端子ねじ（外部配線接続手段）４６、及び、上記コモン出力端子４５ｄに付属するコモン端子ねじ４６ｃ（外部配線接続手段）を有している。
【０１４１】
図２８はトライアック出力型の完結出力端子台ブロックの側断面図である。図２８において、トライアック出力型の完結出力端子台ブロック４０ｆは、駆動素子であるホトトライアックカプラ１７０ａ（１７０ａ〜１７０ｄ）、開閉素子であるパワートライアック１７１ａ（１７１ａ〜１７１ｄ）、上記パワートライアック１７１ａ〜１７１ｄのゲート回路に接続されたホトカプラトライアック１７１ｅ（１７１ｅ〜１７１ｈ）を有し、上記ホトトライアックカプラ１７０ａ〜１７０ｄを駆動すると上記パワートライアック１７１ａ〜１７１ｄが導通するようになっている。
【０１４２】
また、完結出力端子台ブロック４０ｆは、上記ホトトライアックカプラ１７０ａ〜１７０ｄに直列接続された限流抵抗１７８ａ（１７８ａ〜１７８ｄ）、入出力基板１４ｇに設けられた出力ソケット１７４ａ（１７４ａ〜１７４ｄ）、入出力基板１４ｇに設けられたコモン出力ソケット１７５ａ（，１７５ｂ）、上記ホトトライアックカプラ１７０ａ〜１７０ｄのカソード端子に接続され、上記出力ソケット１７４ａ〜１７４ｄに挿入される駆動端子１７６ａ（１７６ａ〜１７６ｄ）、上記限流抵抗１７８ａ〜１７８ｄに接続され、上記コモン出力ソケット１７５ａ（，１７５ｂ）に挿入されるコモン駆動端子１７７ａ（，１７７ｂ）、上記パワートライアック１７１ａ〜１７１ｄの一方の端子に接続された４個の出力端子４５ｂ、上記パワートライアック１７１ａ〜１７１ｄの他方の端子に接続された２個のコモン出力端子４５ｄ、上記出力端子４５ｂに付属する端子ねじ４６（外部配線接続手段）、上記コモン出力端子４５ｄに付属するコモン端子ねじ４６ｃ（外部配線接続手段）を有している。
【０１４３】
図２９は完結入力端子台ブロックの側断面図である。図２９において、完結入力端子台ブロック４１ｇは、開閉素子であるホトカプラトランジスタ１８０ａ（１８０ａ〜１８０ｄ）、駆動素子である逆並列ホトトランジスタカプラ１８１ａ（１８１ａ〜１８１ｄ）、上記ホトトランジスタカプラ１８１ａ〜１８１ｄに直列接続された限流抵抗１８８ａ（１８８ａ〜１８８ｄ）、入出力基板１４ｈに設けられた入力ソケット１８４ａ（１８４ａ〜１８４ｄ）、入出力基板１４ｈに設けられたコモン入力ソケット１８５ａ（，１８５ｂ）、上記ホトカプラトランジスタ１８０ａ〜１８０ｄのコレクタ端子に接続され、上記入力ソケット１８４ａ〜１８４ｄに挿入される開閉端子１８６ａ（１８６ａ〜１８６ｄ）、上記ホトカプラトランジスタ１８０ａ〜１８０ｄのエミッタ端子に接続され、上記コモン入力ソケット１８５ａ（，１８５ｂ）に挿入されるコモン開閉端子１８７ａ（，１８７ｂ）、上記ホトトランジスタカプラ１８１ａ〜１８１ｄに接続された４個の入力端子４５ｇ、上記限流抵抗１８８ａ〜１８８ｄに接続された２個のコモン入力端子４５ｈ、上記入力端子４５ｇに付属する端子ねじ４６（外部配線接続手段）、上記コモン入力端子４５ｈに付属するコモン端子ねじ４６ｃ（外部配線接続手段）を有している。
【０１４４】
このように構成された本実施の形態のプログラマブルコントローラにおいては、完結出力端子台ブロック４０ｄ，４０ｅ，４０ｆは、駆動素子と開閉素子と出力端子台とが重層構造となっているので、高電圧又は／及びノイズで汚染されやすい出力配線が入出力基板１４ｅ，１４ｆ，１４ｇから立体的に隔離されて耐電圧・耐ノイズ性が向上する効果がある。
【０１４５】
また、上記完結出力端子台ブロック４０ｄ，４０ｅ，４０ｆは、入出力基板１４ｅ，１４ｆ，１４ｇの一辺に配置されているので、出力素子を基板内部に配置したものに比べて外部への放熱量が増加すると共に、並行設置されたＣＰＵ基板に対する輻射熱や輻射電磁ノイズが低減される効果がある。
【０１４６】
駆動素子としての電磁コイル１５０ａ〜１５０ｄや開閉素子としてのパワートランジスタ１６１ａ〜１６１ｄやパワートライアック１７１ａ〜１７１ｄの発生熱は、筐体外部に輻射放熱されるだけでなく、出力端子４５ｂ，端子ねじ４６及びこれに接続される外部配線を通じて伝熱放散されるので更なる温度上昇の抑制を行うことができる効果がある。
【０１４７】
また、出力素子と出力端子台ブロック４０ｄ，４０ｅ，４０ｆを立体化して重ねることによって、入出力基板１４ｅ，１４ｆ，１４ｇの面積が大幅に低減されると共に、二列の端子台ブロックと入出力基板で構成される谷間部分にはＣＰＵ基板が配置されているので、立体化に伴う無駄な空間が発生しない構成となっている。
【０１４８】
また、上記完結入力端子台ブロック４１ｇは、開閉素子と駆動素子と入力端子台が重層構造となっているので、高電圧又は／及びノイズで汚染されやすい入力配線が入出力基板から立体的に隔離されて耐電圧・耐ノイズ性が向上する効果がある。
【０１４９】
また、上記完結入力端子台ブロック４１ｇは、入出力基板の他辺に配置されているので、入力素子を基板内部に配置したものに比べて外部への放熱量が増加すると共に、並行設置されたＣＰＵ基板に対する輻射熱や輻射電磁ノイズが低減される効果がある。
【０１５０】
また、限流抵抗１８８ａ〜１８８ｄの発生熱は、筐体外部に輻射放熱されるだけでなく、入力端子４５ｈ、端子ねじ４６及びこれに接続される外部配線を通じて伝熱放散されるので更なる温度上昇の抑制を行うことができる効果がある。
【０１５１】
以上に説明した実施の形態４に関する独特の特徴としては、各種仕様の完結出力端子台ブロック４０ｄ，４０ｅ，４０ｆ又は完結入力端子台ブロック４１ｇを選択使用することによって様々の入出力仕様の要求に対応することができ、プログラマブルコントローラ全体の標準化を図ることができる効果がある。
【０１５２】
実施の形態５．
図３０はこの発明の実施の形態５のプログラマブルコントローラを示すリレー出力型の拡張出力端子台ブロックと駆動素子ブロックの斜視図である。図３１は完結出力端子台ブロックと駆動素子ブロックの側断面図である。
図３０及び図３１において、リレー出力型の拡張出力端子台ブロック４０ｈと駆動素子ブロック４３ｈが示されている。駆動素子ブロック４３ｈは、駆動素子である電磁コイル２５０ａ（２５０ａ〜２５０ｄ）、上記電磁コイル２５０ａ〜２５０ｄの一方の端子に接続され、入出力基板１４ｉに接続固定される駆動端子２５６ａ（２５６ａ〜２５６ｄ）、上記電磁コイル２５０ａ〜２５０ｄの他方の端子に接続され、入出力基板１４ｉに接続固定されるコモン駆動端子２５７ａ（，２５７ｂ）を有している。
【０１５３】
また、リレー出力型の拡張出力端子台ブロック４０ｈは、開閉素子である出力接点２５１ａ（２５１ａ〜２５１ｄ）、上記出力接点２５１ａ〜２５１ｄの一方の開閉端子に接続された４個の出力端子４５ｂ、上記出力接点２５１ａ〜２５１ｄの他方の開閉端子に接続された２個のコモン出力端子４５ｄ、上記出力端子４５ｂに付属する端子ねじ４６（外部配線接続手段）、上記コモン出力端子４５ｄに付属するコモン端子ねじ４６ｃ（外部配線接続手段）を有しており、電磁コイル２５０ａ〜２５０ｄを主体とする駆動素子ブロック４３ｈと出力接点２５１ａ〜２５１ｄを主体とする拡張出力端子台ブロック４０ｈは微少な間隔を置いて対向し、上記電磁コイル２５０ａ〜２５０ｄを付勢することによって出力接点２５１ａ〜２５１ｄが閉路するように構成されている。
【０１５４】
図３２はトランジスタ出力型の拡張出力端子台ブロックと駆動素子ブロックの側断面図である。図３２において、拡張出力端子台ブロック４０ｉと駆動素子ブロック４３ｉとが示されている。駆動素子ブロック４３ｉは、駆動素子である発光ダイオード２６０ａ（２６０ａ〜２６０ｄ）、上記発光ダイオード２６０ａ〜２６０ｄに直列接続された限流抵抗２６８ａ（２６８ａ〜２６８ｄ）、上記発光ダイオード２６０ａ〜２６０ｄのカソード端子に接続され、入出力基板１４ｊに接続固定される駆動端子２６６ａ（２６６ａ〜２６６ｄ）、上記限流抵抗２６８ａ〜２６８ｄに接続され、入出力基板１４ｊに接続固定されるコモン駆動端子２６７ａ（，２６７ｂ）を有している。
【０１５５】
また、拡張出力端子台ブロック４０ｉは、開閉素子であるパワートランジスタ２６１ａ（２６１ａ〜２６１ｄ）、上記パワートランジスタ２６１ａ〜２６１ｄのベース回路に接続されたホトトランジスタ２６１ｅ（２６１ｅ〜２６１ｈ）、上記パワートランジスタ２６１ａ〜２６１ｄのコレクタ端子に接続された４個の出力端子４５ｂ、上記パワートランジスタ２６１ａ〜２６１ｄのエミッタ端子に接続された２個のコモン出力端子４５ｄ、上記出力端子４５ｂに付属する端子ねじ４６（外部配線接続手段）、上記コモン出力端子４５ｄに付属するコモン端子ねじ４６ｃ（外部配線接続手段）を有し、上記発光ダイオード２６０ａ〜２６０ｄを駆動すると微少な間隔を置いて対向するホトトランジスタ２６１ｅ〜２６１ｈが動作して上記パワートランジスタ２６１ａ〜２６１ｄが導通するようになっている。
【０１５６】
図３３はトライアック出力型の拡張出力端子台ブロックの側断面図である。図３３において、トライアック出力型の拡張出力端子台ブロック４０ｊと駆動素子ブロック４３ｊが示されている。駆動素子ブロック４３ｊは、駆動素子である発光ダイオード２７０ａ（２７０ａ〜２７０ｄ）、上記発光ダイオード２７０ａ〜２７０ｄに直列接続された限流抵抗２７８ａ（２７８ａ〜２７８ｄ）、上記発光ダイオード２７０ａ〜２７０ｄのカソード端子に接続され、入出力基板１４ｋに接続固定される駆動端子２７６ａ（２７６ａ〜２７６ｄ）、上記限流抵抗２７８ａ〜２７８ｄに接続され、入出力基板１４ｋに接続固定されるコモン駆動端子２７７ａ（，２７７ｂ）を有している。
【０１５７】
また、拡張出力端子台ブロック４０ｊは、開閉素子であるパワートライアック２７１ａ（２７１ａ〜２７１ｄ）、上記パワートライアック２７１ａ〜２７１ｄのゲート回路に接続されたホトトライアック２７１ｅ（２７１ｅ〜２７１ｈ）、上記パワートライアック２７１ａ〜２７１ｄの一方の端子に接続された４個の出力端子４５ｂ、上記パワートライアック２７１ａ〜２７１ｄの他方の端子に接続された２個のコモン出力端子４５ｄ、上記出力端子４５ｂに付属する端子ねじ４６（外部配線接続手段）、上記コモン出力端子４５ｄに付属するコモン端子ねじ４６ｃ（外部配線接続手段）を有し、上記発光ダイオード２７０ａ〜２７０ｄを駆動すると微少な間隔を置いて対向するホトトライアック２７１ｅ〜２７１ｈが動作して上記パワートライアック２７１ａ〜２７１ｄが導通するようになっている。
【０１５８】
図３４は拡張入力端子台ブロックと開閉素子ブロックの側断面図である。図３４において、拡張入力端子台ブロック４１ｋと開閉素子ブロック４４ｄが示されている。開閉素子ブロック４４ｄは、開閉素子であるホトトランジスタ２８０ａ（２８０ａ〜２８０ｄ）、上記ホトトランジスタ２８０ａ〜２８０ｄのコレクタ端子に接続され、入出力基板１４ｌに接続固定される開閉端子２８６ａ（２８６ａ〜２８６ｄ）、上記ホトトランジスタ２８０ａ〜２８０ｄのエミッタ端子に接続され、入出力基板１４ｌに接続固定されるコモン開閉端子２８７ａ（，２８７ｂ）を有している。
【０１５９】
また、拡張入力端子台ブロック４１ｋは、駆動素子である逆並列された発光ダイオード２８１ａ（２８１ａ〜２８１ｄ）、上記発光ダイオード２８１ａ〜２８１ｄに直列接続された限流抵抗２８８ａ（２８８ａ〜２８８ｄ）、上記発光ダイオード２８１ａ〜２８１ｄに接続された４個の入力端子４５ｇ、上記限流抵抗２８８ａ〜２８８ｄに接続された２個のコモン入力端子４５ｈ、上記入力端子４５ｇに付属する端子ねじ４６（外部配線接続手段）、及び、上記コモン入力端子４５ｈに付属するコモン端子ねじ４６ｃ（外部配線接続手段）を有し、上記発光ダイオード２８１ａ〜２８１ｄを駆動すると微少な間隔を置いて対向するホトトランジスタ２８０ａ〜２８０ｄが導通するように構成されている。
【０１６０】
このように構成された本実施の形態のプログラマブルコントローラにおいては、拡張出力端子台ブロック４０ｈ，４０ｉ，４０ｊは、駆動素子ブロック４３ｈ，４３ｉ，４３ｊと重合し、しかも開閉素子と出力端子とが重層構造となっているので、高電圧又は／及びノイズで汚染されやすい出力配線が入出力基板から立体的に隔離されて耐電圧・耐ノイズ性が向上する効果がある。
【０１６１】
また、上記拡張出力端子台ブロック４０ｈ，４０ｉ，４０ｊは、入出力基板の一辺に配置されているので、出力素子を基板内部に配置したものに比べて外部への放熱量が増加すると共に、並行設置されたＣＰＵ基板に対する輻射熱や輻射電磁ノイズが低減される効果がある。
【０１６２】
また、駆動素子としての電磁コイルや開閉素子としてのパワートランジスタやパワートライアックの発生熱は、筐体外部に輻射放熱されるだけでなく、接触端子・出力端子・端子ねじ・外部配線を通じて伝熱放散されるので更なる温度上昇の抑制を行うことができる効果がある。
【０１６３】
また、出力素子と出力端子台ブロックを立体化したことによって、入出力基板の面積が大幅に低減されると共に、二列の端子台ブロックと入出力基板で構成される谷間部分にはＣＰＵ基板が配置されているので、立体化に伴う無駄な空間が発生しない構成となっている。
【０１６４】
また、上記拡張入力端子台ブロック４１ｋは、開閉素子ブロック４４ｄと重合し、しかも駆動素子と入力端子台が重層構造となっているので、高電圧又は／及びノイズで汚染されやすい入力配線が入出力基板から立体的に隔離されて耐電圧・耐ノイズ性が向上する効果がある。
【０１６５】
また、上記拡張入力端子台ブロック４１ｋは、入出力基板の他辺に配置されているので、入力素子を基板内部に配置したものに比べて外部への放熱量が増加すると共に、並行設置されたＣＰＵ基板に対する輻射熱や輻射電磁ノイズが低減される効果がある。
【０１６６】
限流抵抗の発生熱は、筐体外部に輻射放熱されるだけでなく、接触端子・入力端子・端子ねじ・外部配線を通じて伝熱放散されるので更なる温度上昇の抑制を行うことができる効果がある。
【０１６７】
さらに、入力素子ブロックと入力端子台ブロックを立体化したことによって、入出力基板の面積が大幅に低減されると共に、二列の拡張入出力端子台ブロックと入出力基板で構成される谷間部分にはＣＰＵ基板が配置されているので、立体化に伴う無駄な空間が発生しない構成となっている。
【０１６８】
以上に説明した実施の形態５に関しては、外部入出力配線の短絡や異電圧線との混触等によって焼損・耐圧破損等を生じ易い入出力インタフェース部分に関し、交換部品を最小範囲に抑制できると共に、電気的接触部分を排除して信頼性を向上することができる効果がある。
【０１６９】
実施の形態６．
この実施の形態は、必要に応じてプログラマブルコントローラの基本部と併用される増設出力ユニットに関し、特に一体形出力端子台ブロックを用いた増設出力ユニットに関するものである。
図３５はこの発明の実施の形態６のプログラマブルコントローラを示す増設出力ユニットの上面図である。図３６は図３５のＡ−Ａ線に沿う矢視断面図である。図３５及び図３６において、増設出力ユニット３００ａは、樹脂製の増設ベース３１０、この増設ベース３１０の底面に設けられた取付け溝３１１ａ、上記増設ベース３１０の内部端面に取付け固定された増設出力基板３１４ａ、この増設出力基板３１４ａに接続固定された後続増設コネクタ３１９ａ、プログラマブルコントローラの増設コネクタ１９に挿入接続される増設相手コネクタ３１９ｂ、この増設相手コネクタ３１９ｂに圧着接続されたフラットケーブルの他端を上記増設出力基板３１４ａに接続固定する圧着端子ブロック３１９ｃ、上記増設ベース３１０に嵌め込み固定される樹脂製の増設カバー３２０を有している。上記増設ベース３１０の裏面に設けられた取付け溝３１１ａは図示しない取付レールに嵌め込み固定されるためのものである。
【０１７０】
また、増設出力ユニット３００ａは、上記増設出力基板３１４ａに接続固定され、図示しない出力ラッチメモリを主体として構成された増設出力インタフェース回路３３５、後述の出力素子ブロック３４３ａと一体化された一対の増設一体形出力端子台ブロック３４０ａ、上記増設出力基板３１４ａに接続固定された出力素子ブロック３４３ａを有している。上記出力素子ブロック３４３ａは複数の駆動素子３５０ａと開閉素子３５１ａによって構成されている。
【０１７１】
さらに、増設出力ユニット３００ａは、上記開閉素子３５１ａの開閉端子と連通する出力端子３４５ａ、この出力端子３４５ａに付属する端子ねじ３４６（外部配線接続手段）、上記駆動素子３５０ａの駆動端子３５６ａを有し、この駆動端子３５０ａは上記増設出力基板３１４ａに接続固定されている。
【０１７２】
また、増設出力ユニット３００ａは、上記増設出力基板３１４ａに接続固定された出力表示ＬＥＤ３４７、上記一対の増設一体形端子台ブロック３４０ａに取付けられた透明樹脂製の端子カバー３９１ａを有し、上記出力素子ブロック３４３ａや出力表示ＬＥＤ３４７は、上記増設出力インタフェース回路部３３５から駆動され、図示しない外部負荷は、出力素子ブロック３４３ａから増設一体形出力端子台ブロック３４０ａを介して駆動されるようになっている。
【０１７３】
図３７は脱着出力端子台ブロックを用いた増設ユニットの側断面図である。図３７において、増設出力ユニット３００ｂは、樹脂製の増設ベース３１０、この増設ベース３１０の底面に設けられた取付け溝３１１ａ、上記増設ベース３１０の内部端面に取付け固定された増設出力基板３１４ｂ、この増設出力基板３１４ｂに接続固定された後続増設コネクタ３１９ａ、プログラマブルコントローラの増設コネクタ１９に挿入接続される増設相手コネクタ３１９ｂ、この増設相手コネクタ３１９ｂに圧着接続されたフラットケーブルの他端を上記増設出力基板３１４ｂに接続固定する圧着端子ブロック３１９ｃ、上記増設ベース３１０に嵌め込み固定される樹脂製の増設カバー３２０を有している。上記増設ベース３１０の裏面に設けられた取付け溝３１１ａは、取付レールに嵌め込み固定されるためのものである。
【０１７４】
また、増設出力ユニット３００ｂは、上記増設出力基板３１４ｂに接続固定され、図示しない出力ラッチメモリを主体として構成された増設出力インタフェース回路３３５、後述の出力素子ブロック３４３ｂに嵌合装着される一対の増設出力端子台ブロック３４０ｂ、上記増設出力基板３１４ｂに接続固定された出力素子ブロック３４３ｂを有している。上記出力素子ブロック３４３ｂは複数の駆動素子３５０ｂと開閉素子３５１ｂによって構成されている。
【０１７５】
さらに、増設出力ユニット３００ｂは、上記開閉素子３５１ｂの開閉端子と連通する接触端子３５４ｂ、この接触端子３５４ｂと接触導通する出力端子３４５ｂ、この出力端子３４５ｂに付属する端子ねじ３４６（外部配線接続手段）、上記駆動素子３５０ｂの駆動端子３５６ｂを有し、この駆動端子３５６ｂは、上記増設出力基板３１４ｂに接続固定されている。
【０１７６】
また、増設出力ユニット３００ｂは、上記増設出力基板３１４ｂに接続固定された出力表示ＬＥＤ３４７、上記一対の増設端子台ブロック３４０ｂに取付けられた透明樹脂製の端子カバー３９１ｂを有し、上記出力素子ブロック３４３ｂや出力表示ＬＥＤ３４７は、上記増設出力インタフェース回路部３３５から駆動され、図示しない外部負荷は、出力素子ブロック３４３ｂから増設出力端子台ブロック３４０ｂを介して駆動されるようになっている。
【０１７７】
図３８は完結出力端子台ブロックを用いた増設ユニットの側断面図である。図３８において、増設出力ユニット３００ｃは、樹脂製の増設ベース３１０、この増設ベース３１０の底面に設けられた取付け溝３１１ａ、上記増設ベース３１０の内部端面に取付け固定された増設出力基板３１４ｃ、この増設出力基板３１４ｃに接続固定された後続増設コネクタ３１９ａ、プログラマブルコントローラの増設コネクタ１９に挿入接続される増設相手コネクタ３１９ｂ、この増設相手コネクタ３１９ｂに圧着接続されたフラットケーブルの他端を上記増設出力基板３１４ｃに接続固定する圧着端子ブロック３１９ｃ、上記増設ベース３１０に嵌め込み固定される樹脂製の増設カバー３２０を有している。上記増設ベース３１０に設けられた取付け溝３１１ａは、図示しない取付レールに嵌め込み固定されるためのものである。
【０１７８】
また、増設出力ユニット３００ｃは、上記増設出力基板３１４ｃに接続固定され、図示しない出力ラッチメモリを主体として構成された増設出力インタフェース回路３３５、後述の出力素子ブロック３４３ｃと一体化された一対の増設完結出力端子台ブロック３４０ｃ、後述の出力ソケット３５４ｃを介して上記増設出力基板３１４ｃに脱着接続された出力素子ブロック３４３ｃを有している。上記出力素子ブロック３４３ｃは複数の駆動素子３５０ｃと開閉素子３５１ｃによって構成されている。
【０１７９】
さらに、増設出力ユニット３００ｃは、上記開閉素子３５１ｃの開閉端子と連通する出力端子３４５ｃ、この出力端子３４５ｃに付属する端子ねじ３４６（外部配線接続手段）、上記増設出力基板３１４ｃに設けられた出力ソケット３５４ｃ、上記駆動素子３５０ｃの駆動端子３５６ｃを有し、この駆動端子３５６ｃは、上記出力ソケット３５４ｃに挿入接続されるようになっている。
【０１８０】
また、増設出力ユニット３００ｃは、上記増設出力基板３１４ｃに接続固定された出力表示ＬＥＤ３４７、上記一対の増設完結端子台ブロック３４０ｃに取付けられた透明樹脂製の端子カバー３９１ｃを有し、上記出力素子ブロック３４３ｃや出力表示ＬＥＤ３４７は、上記増設出力インタフェース回路部３３５から駆動され、図示しない外部負荷は、出力素子ブロック３４３ｃから増設完結出力端子台ブロック３４０ｃを介して駆動されるようになっている。
【０１８１】
図３９は拡張出力端子台ブロックを用いた増設ユニットの側断面図である。図３９において、増設出力ユニット３００ｄは、樹脂製の増設ベース３１０、この増設ベース３１０の底面に設けられた取付け溝３１１ａ、上記増設ベースの内部端面に取付け固定された増設出力基板３１４ｄ、この増設出力基板３１４ｄに接続固定された後続増設コネクタ３１９ａ、プログラマブルコントローラの増設コネクタ１９に挿入接続される増設相手コネクタ３１９ｂ、この増設相手コネクタ３１９ｂに圧着接続されたフラットケーブルの他端を上記増設出力基板３１４ｄに接続固定する圧着端子ブロック３１９ｃ、上記増設ベース３１０に嵌め込み固定される樹脂製の増設カバー３２０を有している。上記増設ベース３１０の裏面に設けられた取付け溝３１１ａは図示しない取付レールに嵌め込み固定されるためのものである。
【０１８２】
また、増設出力ユニット３００ｄは、上記増設出力基板３１４ｄに接続固定され、図示しない出力ラッチメモリを主体として構成された増設出力インタフェース回路３３５、後述の開閉素子３５１ｄと一体化された一対の増設拡張出力端子台ブロック３４０ｄ、上記開閉素子３５１ｄと微少な間隔を置いて対向し、上記増設出力基板３１４ｄに接続固定された駆動素子ブロック３４３ｄを有している。上記駆動素子ブロック３４３ｄは、複数の駆動素子３５０ｄを有し、上記開閉素子３５１ｄを駆動するよう構成されている。
【０１８３】
さらに、増設出力ユニット３００ｄは、上記開閉素子３５１ｄの開閉端子と連通する出力端子３４５ｄ、この出力端子３４５ｄに付属する端子ねじ３４６（外部配線接続手段）、上記駆動素子３５０ｄの駆動端子３５６ｄを有し、この駆動端子３５６ｄは、上記増設出力基板３１４ｄに接続固定されている。
【０１８４】
また、増設出力ユニット３００ｄは、上記増設出力基板３１４ｄに接続固定された出力表示ＬＥＤ３４７、上記一対の増設拡張端子台ブロック３４０ｄに取付けられた透明樹脂製の端子カバー３９１ｄを有し、上記駆動素子ブロック３４３ｄや出力表示ＬＥＤ３４７は、上記増設出力インタフェース回路部３３５から駆動され、図示しない外部負荷は、増設拡張出力端子台ブロック３４０ｄを介して駆動されるようになっている。
【０１８５】
実施の形態１、実施の形態２、及び実施の形態３で示されたプログラマブルコントローラの基本部には、様々な入出力点数規模のものがあるが、入出力点数の若干の過不足を補正するためには小規模点数側の基本部を選んだ上で、不足する入力又は出力を増設ユニットでまかなうことができる。
増設ユニットは単に入出力点数の過不足を補正するためでなく、異なる入出力仕様のものを混在使用する時にも使用される。
従って、１台の基本部に対して複数台の増設ユニットを併用することもあり、この場合には前段増設ユニットに設けられた後続増設コネクタに対して後段増設ユニットの増設相手コネクタを挿入して使用される。
【０１８６】
一方、基本部の左右長さ寸法は、内蔵入出力点数規模に応じた入出力端子台の長さ寸法で概略決定され、入出力素子と端子台を立体化して小形化を図った場合には端子台間の上下高さ寸法が圧縮されることになる。
但し、電源ユニットに関しては上下高さ寸法の低減によって通気抵抗が低下する分だけ小形化が可能となるものである。
これに対し、端子台を直交配列した増設ユニットでは、入出力素子を立体化して小形化を図った場合に前後の厚さ方向に寸法余裕が生じるものの、そのままでは上下高さ寸法の圧縮ができず、基本部とのバランスが保てない問題が発生する。
また、耐圧・耐ノイズ性の改善は基本部だけでなく、増設部も合せて改善しなければ全体として改善価値はない。
【０１８７】
本実施の形態のプログラマブルコントローラにおいては、増設用の各種出力端子台ブロックは駆動素子や開閉素子と重層構造となっているので、高電圧又は／及びノイズで汚染されやすい出力配線が入出力基板から立体的に隔離されて耐電圧・耐ノイズ性が向上する効果がある。
【０１８８】
また、駆動素子としての電磁コイルや開閉素子としてのパワートランジスタやパワートライアックの発生熱は、筐体外部に輻射放熱されるだけでなく、接触端子・出力端子・端子ねじ・外部配線を通じて伝熱放散されるので更なる温度上昇の抑制を行うことができる効果がある。
【０１８９】
また、出力素子と出力端子台ブロックを立体化したことによって、増設出力基板の面積が大幅に低減されると共に、後続増設コネクタを出力端子台ブロックとは異なる位置から取出すことによって天地高さ方向寸法を圧縮し、基本部との寸法バランスを保ことができるようになっている。
【０１９０】
以上に説明した実施の形態６に関する独特の特徴としては、増設ユニットは増設コネクタによって手軽に基本部から分離できる構成となっていると共に、増設出力点数規模が少ないので外部配線の取り外しも容易であることから、図３５及び図３６で示したような一体形構成の端子台ブロックを使用することができ、接触信頼性の向上が図れる効果がある。
【０１９１】
実施の形態７．
この実施の形態は、必要に応じてプログラマブルコントローラの基本部と併用される増設入力ユニットに関し、特に一体形入力端子台ブロックを用いた増設入力ユニットに関するものである。
図４０はこの発明の実施の形態７のプログラマブルコントローラを示す増設入力ユニットの上面図である。図４１は図４０のＢ−Ｂ線に沿う矢視断面図である。図４０及び図４１において、増設入力ユニット４００ａは、樹脂製の増設ベース４１０、この増設ベース４１０の底面に設けられた取付け溝４１１ａ、上記増設ベース４１０の内部端面に取付け固定された増設入力基板４１４ａ、この増設入力基板４１４ａに接続固定された後続増設コネクタ４１９ａ、プログラマブルコントローラの増設コネクタ１９に挿入接続される増設相手コネクタ４１９ｂ、この増設相手コネクタ４１９ｂに圧着接続されたフラットケーブルの他端を上記増設入力基板４１４ａに接続固定する圧着端子ブロック４１９ｃ、上記増設ベース４１０に嵌め込み固定される樹脂製の増設カバー４２０を有している。上記増設ベース４１０の裏面に設けられた取付け溝４１１ａは、図示しない取付レールに嵌め込み固定されるためのものである。
【０１９２】
また、増設入力ユニット４００ａは、上記増設入力基板４１４ａに接続固定され、図示しないデータセレクタと入力フィルタを主体として構成された増設入力インタフェース回路４３６、後述の入力素子ブロック４４４ａと一体化された一対の増設一体形入力端子台ブロック４４１ａ、上記増設入力基板４１４ａに接続固定された入力素子ブロック４４４ａを有している。上記入力素子ブロック４４４ａは複数の開閉素子４８０ａと駆動素子４８１ａによって構成されている。
【０１９３】
さらに、増設入力ユニット４００ａは、上記駆動素子４８１ａの駆動端子と連通する入力端子４４５ａ、この入力端子４４５ａに付属する端子ねじ（外部配線接続手段）４４６、上記開閉素子４８０ａの開閉端子４８６ａを有し、この開閉端子４８６ａは、上記増設入力基板４１４ａに接続固定されている。
【０１９４】
また、増設入力ユニット４００ａは、上記増設入力基板４１４ａに接続固定された入力表示ＬＥＤ４４８、上記一対の増設一体形端子台ブロック４４１ａに取付けられた透明樹脂製の端子カバー４９１ａを有し、図示しない外部入力は、増設一体形入力端子台ブロック４４１ａから入力素子ブロック４４４ａを駆動して、開閉素子４８０ａによって入力表示ＬＥＤ４４８や上記増設入力インタフェース回路部４３６が駆動されるようになっている。
【０１９５】
図４２は脱着入力端子台ブロックを用いた増設ユニットの側断面図である。図４２において、増設入力ユニット４００ｂは、樹脂製の増設ベース４１０、この増設ベース４１０の底面に設けられた取付け溝４１１ａ、上記増設ベース４１０の内部端面に取付け固定された増設入力基板４１４ｂ、この増設入力基板４１４ｂに接続固定された後続増設コネクタ４１９ａ、プログラマブルコントローラの増設コネクタ１９に挿入接続される増設相手コネクタ４１９ｂ、この増設相手コネクタ４１９ｂに圧着接続されたフラットケーブルの他端を上記増設入力基板４１４ｂに接続固定する圧着端子ブロック４１９ｃ、上記増設ベース４１０に嵌め込み固定される樹脂製の増設カバー４２０を有している。上記増設ベース４１０の裏面に設けられた取付け溝４１１ａは、図示しない取付レールに嵌め込み固定されるためのものである。
【０１９６】
また、増設入力ユニット４００ｂは、上記増設入力基板４１４ｂに接続固定され、図示しないデータセレクタと入力フィルタを主体として構成された増設入力インタフェース回路４３６、後述の入力素子ブロック４４４ｂに嵌合装着される一対の増設入力端子台ブロック４４１ｂ、上記増設入力基板４１４ｂに接続固定された入力素子ブロック４４４ｂを有している。上記入力素子ブロック４４４ｂは、複数の駆動素子４８１ｂと開閉素子４８０ｂによって構成されている。
【０１９７】
さらに、増設入力ユニット４００ｂは、上記駆動素子４８１ｂの駆動端子と連通する接触端子４５４ｂ、この接触端子４５４ｂと接触導通する入力端子４４５ｂ、この入力端子４４５ｂに付属する端子ねじ４４６（外部配線接続手段）、上記開閉素子４８０ｂの開閉端子４８６ｂを有し、この開閉端子４８６ｂは、上記増設入力基板４１４ｂに接続固定されている。
【０１９８】
また、増設入力ユニット４００ｂは、上記増設入力基板４１４ｂに接続固定された入力表示ＬＥＤ４４８、上記一対の増設端子台ブロック４４１ｂに取付けられた透明樹脂製の端子カバー４９１ｂを有し、図示しない外部入力は、増設入力端子台ブロック４４１ｂから入力素子ブロック４４４ｂを駆動して、開閉素子４８０ｂによって入力表示ＬＥＤ４４８や上記増設入力インタフェース回路部４３６が駆動されるようになっている。
【０１９９】
図４３は完結入力端子台ブロックを用いた増設ユニットの側断面図である。図４３において、増設入力ユニット４００ｃは、樹脂製の増設ベース４１０、この増設ベース４１０の底面に設けられた取付け溝４１１ａ、上記増設ベース４１０の内部端面に取付け固定された増設入力基板４１４ｃ、この増設入力基板４１４ｃに接続固定された後続増設コネクタ４１９ａ、プログラマブルコントローラの増設コネクタ１９に挿入接続される増設相手コネクタ４１９ｂ、この増設相手コネクタ４１９ｂに圧着接続されたフラットケーブルの他端を上記増設入力基板４１４ｃに接続固定する圧着端子ブロック４１９ｃ、上記増設ベース４１０に嵌め込み固定される樹脂製の増設カバー４２０を有している。上記増設ベース４１０の裏面に設けられた取付け溝４１１ａは、図示しない取付レールに嵌め込み固定されるためのものである。
【０２００】
また、増設入力ユニット４００ｃは、上記増設入力基板４１４ｃに接続固定され、図示しないデータセレクタと入力フィルタを主体として構成された増設入力インタフェース回路４３６、後述の入力素子ブロック４４４ｃと一体化された一対の増設完結入力端子台ブロック４４１ｃ、後述の入力ソケット４８４ｃを介して上記増設入力基板４１４ｃに脱着接続された入力素子ブロック４４４ｃを有している。上記入力素子ブロック４４４ｃは、複数の駆動素子４８１ｃと開閉素子４８０ｃによって構成されている。
【０２０１】
また、増設入力ユニット４００ｃは、上記駆動素子４８１ｃの駆動端子と連通する入力端子４４５ｃ、この入力端子４４５ｃに付属する端子ねじ４４６（外部配線接続手段）、上記増設入力基板４１４ｃに設けられた入力ソケット４８４ｃ、上記開閉素子４８０ｃの開閉端子４８６ｃを有し、この開閉端子４８６ｃは、上記入力ソケット４８４ｃに挿入接続されるようになっている。
【０２０２】
また、増設入力ユニット４００ｃは、上記増設入力基板４１４ｃに接続固定された入力表示ＬＥＤ４４８、上記一対の増設完結端子台ブロック４４１ｃに取付けられた透明樹脂製の端子カバー４９１ｃを有し、図示しない外部入力は増設完結入力端子台ブロック４４１ｃから入力素子ブロック４４４ｃを駆動して、開閉素子４８０ｃによって入力表示ＬＥＤ４４８や上記増設入力インタフェース回路部４３６が駆動されるようになっている。
【０２０３】
図４４は拡張入力端子台ブロックを用いた増設ユニットの側断面図である。図４４において、増設入力ユニット４００ｄは、樹脂製の増設ベース４１０、この増設ベース４１０の底面に設けられた取付け溝４１１ａ、上記増設ベース４１０の内部端面に取付け固定された増設入力基板４１４ｄ、この増設入力基板４１４ｄに接続固定された後続増設コネクタ４１９ａ、プログラマブルコントローラの増設コネクタ１９に挿入接続される増設相手コネクタ４１９ｂ、この増設相手コネクタ４１９ｂに圧着接続されたフラットケーブルの他端を上記増設入力基板４１４ｄに接続固定する圧着端子ブロック４１９ｃ、上記増設ベース４１０に嵌め込み固定される樹脂製の増設カバー４２０を有している。上記増設ベース４１０の裏面に設けられた取付け溝４１１ａは、図示しない取付レールに嵌め込み固定されるためのものである。
【０２０４】
また、増設入力ユニット４００ｄは、上記増設入力基板４１４ｄに接続固定され、図示しないデータセレクタと入力フィルタを主体として構成された増設入力インタフェース回路４３６、後述の駆動素子４８１ｄと一体化された一対の増設拡張入力端子台ブロック４４１ｄ、上記駆動素子４８１ｄと微少な間隔を置いて対向し、上記増設入力基板４１４ｄに接続固定された開閉素子ブロック４４４ｄを有している。上記開閉素子ブロック４４４ｄは、複数の開閉素子４８０ｄを有し、上記駆動素子４８１ｄによって開閉駆動されるように構成されている。
【０２０５】
さらに、増設入力ユニット４００ｄは、上記駆動素子４８１ｄの駆動端子と連通する入力端子４４５ｄ、この入力端子４４５ｄに付属する端子ねじ４４６（外部配線接続手段）、上記開閉素子４８０ｄの開閉端子４８６ｄを有し、この開閉端子４８６ｄは、上記増設入力基板４１４ｄに接続固定されている。
【０２０６】
また、増設入力ユニット４００ｄは、上記増設入力基板４１４ｄに接続固定された入力表示ＬＥＤ４４８、上記一対の増設拡張入力端子台ブロック４４１ｄに取付けられた透明樹脂製の端子カバー４９１ｄを有し、図示しない外部入力は、増設拡張入力端子台ブロック４４１ｄから駆動素子４８１ｄを駆動して、開閉素子４８０ｄによって入力表示ＬＥＤ４４８や上記増設入力インタフェース回路部４３６が駆動されるようになっている。
【０２０７】
本実施の形態のプログラマブルコントローラにおいては、増設用の各種入力端子台ブロックは駆動素子や開閉素子と重層構造となっているので、高電圧又は／及びノイズで汚染されやすい入力配線が入力基板から立体的に隔離されて耐電圧・耐ノイズ性が向上する効果がある。
【０２０８】
また、駆動素子と直列接続された限流抵抗の発生熱は、筐体外部に輻射放熱されるだけでなく、接触端子・入力端子・端子ねじ，外部配線を通じて伝熱放散されるので更なる温度上昇の抑制を行うことができる効果がある。
【０２０９】
なお、入力素子と入力端子台ブロックを立体化したことによって、増設入力基板の面積が大幅に低減されると共に、後続増設コネクタを入力端子台ブロックとは異なる位置から取出すことによって天地高さ方向寸法を圧縮し、基本部との寸法バランスを保ことができるようになっている。
【０２１０】
以上に説明した実施の形態７に関する独特の特徴としては、増設ユニットは増設コネクタによって手軽に基本部から分離できる構成となっていると共に、増設入力点数規模が少ないので外部配線の取り外しも容易であることから、図４０及び図４１で示したような一体形構成の端子台ブロックを使用することができ、接触信頼性の向上が図れる効果がある。
【０２１１】
実施の形態８．
図１から図４で示された実施の形態１、図９から図１１で示された実施の形態２、及び図１６から図１８で示された実施の形態３は、図４５から図５２で示した従来技術と同様にいずれも脱着コネクタ方式と呼ばれるものであって、プログラマブルコントローラに何等かの異常があって保守・交換・再組付けを行うときに、入出力コネクタ部分を挿抜することによって多数の入出力配線を着脱することなく手軽に行えるように構成されている。
【０２１２】
従来例においては、例えば出力リレー３３（図４７参照）は、一個単位で交換可能であるのに対し、この発明では例えば４個編成のブロック単位で交換する必要がある。
【０２１３】
しかし、たとえ出力リレー一個の交換といえども、使用現場（ユーザ）での点検、取外し、梱包輸送、保守現場（メーカ）での受取開梱、確認点検、分解、出力リレー取替え、組立、確認点検、点検書類作成、梱包発送、使用現場での受取開梱等の多大なる人手が介在し、出力リレー１個の着脱に要する時間や直接材料費は無視しうるレベルであって、一般には寿命部品である出力リレーはついでに全て交換しておくことが行われ、実態としてブロック化しても問題は無い。
【０２１４】
図２５から図２９で示された実施の形態４は、完結入出力端子台ブロックによって入出力端子台と入出力素子の一体化が行われているので、プログラマブルコントローラ本体部分（電源基板・ＣＰＵ基板・入出力基板関係）の保守交換に当たっては入出力配線側に入出力素子が付随したままの入出力端子台ブロックを残して取外しが行われる。
【０２１５】
入出力部分のみの保守交換に当たっては、この入出力端子台ブロックの配線を取外し入出力素子が一体化された入出力端子台ブロックそのものを交換することになる。
【０２１６】
従って、使用現場で交換補用品を保管しておくことにより、手軽に入出力部分の保守交換が行えると共に、ユーザ側で手軽に異なる入出力仕様の完結入出力端子台ブロックに交換することができるものである。
【０２１７】
図３０から図３４で示された実施の形態５は、拡張入出力端子台ブロックによって入出力端子台と開閉素子又は駆動素子の一体化が行われているので、プログラマブルコントローラ本体部分（電源基板・ＣＰＵ基板・入出力基板関係）の保守交換に当たっては入出力配線側に開閉素子又は駆動素子が付随したままの入出力端子台ブロックを残して取外しが行われる。
【０２１８】
入出力部分のみの保守交換に当たっては、この入出力端子台ブロックの配線を取外し開閉素子又は駆動素子が一体化された入出力端子台ブロックそのものを交換することになる。
【０２１９】
従って、使用現場で交換補用品を保管しておくことにより、手軽に入出力部分の保守交換が行えると共に、補用品を安価にすることができるものである。
【０２２０】
図３５から図３６に示された実施の形態６や図４０から図４４に示された実施の形態７では、図５１及び図５２に示された従来技術と同様に小さな出力点数又は入力点数単位の増設ユニットが使用されているので、プログラマブルコントローラ本体部分（電源基板、ＣＰＵ基板、入出力基板関係及び入出力素子）と増設ユニットが増設コネクタによって手軽に分離できる。
【０２２１】
増設ユニットの保守交換に当たっては、この入出力端子台ブロックの配線を取外して増設ユニット全体を交換することもできるが（図３５から図４１の一体化入出力端子台ブロックの場合）、入出力素子ブロックと入出力端子台ブロックが分離された脱着式の入出力端子台ブロック（図３７，図４２）や完結入出力端子台ブロック（図３８，図４３）、或いは拡張入出力端子台ブロック（図３９，図４４）を用いることもできる。
【０２２２】
この場合、使用現場で交換補用品を保管しておくことにより、手軽に入出力部分の保守交換が行えると共に、ユーザ側で手軽に異なる入出力仕様の完結入出力端子台ブロックに交換したり、拡張入出力端子台ブロックによって補用品を安価にすることができるものである。
【０２２３】
以上の説明ではプログラマブルコントローラの小型化に視点をおいて説明したが、入出力素子と端子台を立体化することによって確保された内部スペースを利用して、外部機器に対してシリアル接続される高機能ブロックをオプション装備するようにしたり端子台部分や出力素子を大型大容量化するなどの機能性能の向上を図ることも可能である。
【０２２４】
コモン出力端子やコモン入力端子は、端子台の長さ寸法を低減するために重要であるが、例えば出力素子における駆動端子や、入力素子における開閉端子のように入出力基板側に接続される端子は、入出力素子の中でコモン接続するのをやめて、基板内でコモン接続するようにしても良い。
【０２２５】
なお、入出力の動作表示ＬＥＤはなるべく入力信号や出力信号そのものを表示するために入出力基板上に設置するのが望ましいが、マイクロプロセッサで取扱う入出力イメージメモリの内容を表示専用ラッチメモリに転送するようにすれば、ＣＰＵ基板上でＬＥＤを設けることも可能である。
【０２２６】
プログラマブルコントローラが収納される制御盤内で、プログラマブルコントローラ用の制御電源が準備される場合には、プログラマブルコントローラ内に電源ユニットを内蔵する必要はない。
【０２２７】
逆に、多数の増設ユニットを従属接続するために、制御電源の容量が不足する場合には、入出力基板と制御電源を備え、ＣＰＵ基板を除外した構造の増設ユニットを用いることも可能である。
【０２２８】
【発明の効果】
この発明に係るプログラマブルコントローラは、マイクロプロセッサとプログラムメモリとを搭載し、入力インタフェース回路部に接続された外部入力機器の動作状態と上記プログラムメモリに記憶されたプログラムの内容に基づいて、出力インタフェース回路部に接続された外部負荷を制御するプログラマブルコントローラであって、ＣＰＵ基板と入出力基板と出力素子ブロックと出力端子台ブロックとを有し、上記ＣＰＵ基板は、上記マイクロプロセッサ及び上記プログラムメモリを搭載し、上記入出力基板に対して互いの主面が平行となるように配置され、上記入出力基板は、上記入力インタフェース回路部、入力端子部、上記出力インタフェース回路部、及び上記出力素子ブロックを搭載し、上記出力素子ブロックは、複数の駆動素子、該各駆動素子の付勢時に閉路する複数の開閉素子、上記入出力基板と接続される駆動端子、及び該駆動端子の反対面に配設され該各開閉素子と電気的に接続された複数の接触端子を有し、上記出力端子台ブロックは、一端が上記出力素子ブロックの上記各接触端子と係合する複数の出力端子、該出力端子の他端に設けられ外部配線が接続される外部配線接続手段を有し、上記出力端子台ブロックは、上記出力素子ブロックに重なって配置され且つ該出力素子ブロックに対して脱着可能となっている。そして、ＣＰＵ基板と入出力基板と出力素子ブロックと出力端子台ブロックとを備え、出力端子台ブロックと出力素子ブロックとは立体的に重合して脱着可能となっているので、耐電圧・耐ノイズ性や端子部を通じた熱放散性が向上して小形化できると共に、保守交換性に優れる効果がある。
【０２２９】
また、この発明に係るプログラマブルコントローラは、マイクロプロセッサとプログラムメモリとを搭載し、入力インタフェース回路部に接続された外部入力機器の動作状態と上記プログラムメモリに記憶されたプログラムの内容に基づいて、出力インタフェース回路部に接続された外部負荷を制御するプログラマブルコントローラであって、ＣＰＵ基板と入出力基板と完結出力端子台ブロックとを有し、上記ＣＰＵ基板は、上記マイクロプロセッサ及び上記プログラムメモリを搭載し、上記入出力基板に対して互いの主面が平行となるように配置され、上記入出力基板は、上記入力インタフェース回路部、入力端子部、上記出力インタフェース回路部、及び出力ソケットを搭載し、上記完結出力端子台ブロックは、複数の駆動素子、該各駆動素子の付勢時に閉路する開閉素子、上記入出力基板の上記出力ソケットに挿入接続される駆動端子、該駆動端子の反対面に配設され該各開閉素子と電気的に接続された複数の出力端子、該出力端子の他端に設けられ外部配線が接続される外部配線接続手段を有し、上記完結出力端子台ブロックは、上記入出力基板に対して脱着可能となっている。そして、ＣＰＵ基板と入出力基板と完結出力端子台ブロックとを備え、駆動素子と開閉素子が立体配置されて構成された完結出力端子台ブロックと入出力基板とが脱着可能となっているので、耐電圧・耐ノイズ性や端子部を通じた熱放散性が向上して小形化できると共に、保守交換性に優れ、各種出力仕様のものに対する選択・交換の自由度が向上する効果がある。
【０２３０】
また、この発明に係るプログラマブルコントローラは、マイクロプロセッサとプログラムメモリとを搭載し、入力インタフェース回路部に接続された外部入力機器の動作状態と上記プログラムメモリに記憶されたプログラムの内容に基づいて、出力インタフェース回路部に接続された外部負荷を制御するプログラマブルコントローラであって、ＣＰＵ基板と入出力基板と駆動素子ブロックと拡張出力端子台ブロックとを有し、上記ＣＰＵ基板は、上記マイクロプロセッサ及び上記プログラムメモリを搭載し、上記入出力基板に対して互いの主面が平行となるように配置され、上記入出力基板は、上記入力インタフェース回路部、入力端子部、上記出力インタフェース回路部、及び上記駆動素子ブロックを搭載し、上記駆動素子ブロックは、複数の駆動素子、該各駆動素子を上記入出力基板と接続される駆動端子を有し、上記拡張出力端子台ブロックは、上記駆動素子ブロックと空隙を置いて対向配置され、該各駆動素子の付勢時に磁気結合又は光結合によって閉路する複数の開閉素子、上記駆動端子の反対面に配設され該各開閉素子と電気的に接続された複数の出力端子、該出力端子の他端に設けられ外部配線が接続される外部配線接続手段を有し、上記拡張出力端子台ブロックは、上記駆動素子ブロックに対して脱着可能となっている。そして、ＣＰＵ基板と入出力基板と駆動素子ブロックと拡張出力端子台ブロックとを備え、開閉素子を内蔵した拡張出力端子台ブロックと駆動素子ブロックとが脱着可能となっているので、耐電圧・耐ノイズ性や端子部を通じた熱放散性が向上して小形化できて、しかも非接触機構による信頼性向上が図れると共に、保守交換性に優れ、補用部品単位の軽量化が行える効果がある。
【０２３１】
また、上記入力端子部は、複数の基板端子と入力端子台ブロックとを有し、上記基板端子は、上記入出力基板に固定されて上記入力インタフェース回路部と接続され、上記入力端子台ブロックは、一端が上記基板端子と係合する複数の入力端子と、該入力端子の他端に設けられ外部配線が接続される外部配線接続手段を有し、上記入力端子台ブロックは、上記基板端子に対して脱着可能となっていると共に、上記出力端子台ブロック、上記完結出力端子台ブロック、及び上記拡張出力端子台ブロックのいずれかと上記入力端子台ブロックとは上記入出力基板の対向する２辺に互いに平行に配置されている。そして、入力端子部は複数の基板端子と入力端子台ブロックとを備え、入力端子台ブロックと基板端子とが脱着可能とされると共に、入力端子台ブロックと出力端子台ブロックは入出力基板の対向する２辺に互いに平行に配置されているので、保守交換性に優れた簡易な取扱いの脱着式入力端子台ブロックを用いて、低電圧・短距離配線入力の多くの用途に手軽に適用できると共に、出力素子の外気熱放散性に優れて全体の小形化が図れる効果がある。
【０２３２】
また、上記入力端子部は、入力素子ブロックと入力端子台ブロックとを有し、上記入力素子ブロックは、複数の駆動素子、該各駆動素子の付勢時に閉路する複数の開閉素子、上記入出力基板に接続される開閉端子、及び該開閉端子の反対面に配設され該各駆動素子と電気的に接続された複数の接触端子を有し、上記入力端子台ブロックは、一端が上記入力素子ブロックの接触端子と係合する複数の入力端子、該各入力端子の他端に設けられ外部配線が接続される外部配線接続手段を有し、上記入力端子台ブロックは、上記入力素子ブロックに重なって配置され且つ該入力素子ブロックに対して脱着可能となっていると共に、上記出力端子台ブロック、上記完結出力端子台ブロック、及び上記拡張出力端子台ブロックのいずれかと上記入力端子台ブロックとは上記入出力基板の対向する２辺に互いに平行に配置されている。そして、入力端子部は入力素子ブロックと入力端子台ブロックとを備え、入力端子台ブロックと入力素子ブロックとは立体的に重合して脱着可能とされると共に、入力端子台ブロックと出力端子台ブロックは入出力基板の対向する２辺に互いに平行に配置されているので、標準化された入出力基板を用いて様々な入出力仕様のプログラマブルコントローラを構成することができると共に、耐電圧・耐ノイズ性に優れ、保守交換性や入出力素子の外気熱放散性も向上して全体の小型化が図れる効果がある。
【０２３３】
また、上記入力端子部は、入力ソケットと完結入力端子台ブロックとを有し、上記入力ソケットは、上記入出力基板に固定されて上記入力インタフェース回路部と接続され、上記完結入力端子台ブロックは、複数の駆動素子、該各駆動素子の付勢時に閉路する複数の開閉素子、上記入力ソケットに挿入接続される駆動端子、該駆動端子の反対面に配設され該各開閉素子と電気的に接続された複数の入力端子と該各入力端子に設けられ外部配線が接続される外部配線接続手段を有し、上記完結入力端子台ブロックは、上記入出力基板に対して脱着可能となっていると共に、上記出力端子台ブロック、上記完結出力端子台ブロック、及び上記拡張出力端子台ブロックのいずれかと上記完結入力端子台ブロックとは上記入出力基板の対向する２辺に互いに平行に配置されている。そして、入力端子部は入力ソケットと完結入力端子台ブロックとを備え、完結入力端子台ブロックと入出力基板とが脱着可能となっていると共に、完結入力端子台ブロックと出力端子台ブロックは入出力基板の対向する２辺に互いに平行に配置されて構成されているので、標準化されたプログラマブルコントローラを用いて様々な入出力仕様のプログラマブルコントローラを構成することができると共に、耐電圧・耐ノイズ性に優れ、保守交換性や入出力素子の外気熱放散性も向上して全体の小型化が図れる効果がある。
【０２３４】
また、上記入力端子部は、拡張入力端子台ブロックと開閉素子ブロックとを有し、上記拡張入力端子台ブロックは、上記開閉素子ブロックと空隙を置いて対向配置される駆動素子、一端が該駆動素子と電気的に接続された入力端子、該入力端子の他端に設けられ外部配線が接続される外部配線接続手段を有し、上記開閉素子ブロックは、上記入力インタフェース回路部に接続され上記駆動素子が付勢された時に磁気結合又は光結合によって閉路する開閉素子と該開閉素子を上記入出力基板に接続される開閉端子とを備え、上記拡張入力端子台ブロックは、上記開閉素子ブロックに対して脱着可能となっていると共に、上記出力端子台ブロック、上記完結出力端子台ブロック、及び上記拡張出力端子台ブロックのいずれかと上記拡張入力端子台ブロックとは上記入出力基板の対向する２辺に互いに平行に配置されている。そして、入力端子部は拡張入力端子台ブロックと開閉素子ブロックとを備え、拡張入力端子台ブロックと開閉素子ブロックとが脱着可能となっていると共に、拡張入力端子台ブロックと出力端子台ブロックは入出力基板の対向する２辺に互いに平行に配置されているので、入出力素子の外気熱放散性が向上して小形化できて、しかも非接触機構による信頼性向上が図れると共に、耐電圧・耐ノイズ性や保守交換性に優れ、補用部品単位の軽量化が行える効果がある。
【０２３５】
また、上記入力端子部は、複数のコネクタ端子と入力コネクタと有し、上記コネクタ端子は、上記入出力基板に固定されて上記入力インタフェース回路部に接続され、上記入力コネクタは、上記コネクタ端子と係合し外部配線が接続される複数の入力端子を有し、上記出力端子台ブロック、上記完結出力端子台ブロック、及び上記拡張出力端子台ブロックのいずれかは、上記入出力基板の対向する２辺のそれぞれに互いに平行に配置されている。そして、入力端子部は複数のコネクタ端子と入力コネクタとを備え、出力端子台ブロックは入出力基板の対向する２辺に互いに平行に配置されているので、低電圧・短距離配線入力の多くの用途に対して、保守交換性に優れた入力コネクタによって入力部の小形化を図ると共に、出力端子台ブロックを二列配置してプログラマブルコントローラの長さ寸法を大幅に低減できる効果がある。
【０２３６】
また、増設出力基板と増設一体形出力端子台ブロックとをさらに有し、上記増設出力基板は、上記ＣＰＵ基板又は上記入出力基板に設けられた増設コネクタに対して配線接続される増設相手コネクタ及び増設出力インタフェース回路部を搭載し、上記増設一体形出力端子台ブロックは、複数の駆動素子及び該各駆動素子の付勢時に閉路する開閉素子を有する出力素子ブロック、上記増設出力基板に接続される駆動端子、該駆動端子と直交する面に配置され上記開閉素子と電気的に接続された出力端子、該出力端子に設けられ外部配線が接続される外部配線接続手段を有し、上記出力端子台ブロック、上記完結出力端子台ブロック、及び上記拡張出力端子台ブロックのいずれか又は上記入力端子台ブロックと増設一体形出力端子台ブロックとは直交するように配列されている。そして、増設出力基板と増設一体形出力端子台ブロックとを備え、出力端子台ブロック又は入力端子台ブロックと増設一体形出力端子台ブロックは直交するように配列されているので、接触信頼性が高い一体形出力端子台ブロックによって耐電圧・耐ノイズ性や端子部を通じた熱放散性が向上して小形化できると共に、プログラマブルコントローラの長さ方向寸法を抑制する直交配置によって各種出力仕様のものを自由に選択増設し、増設コネクタによって保守交換を容易に行うことができる効果がある。
【０２３７】
また、増設出力基板と増設出力素子ブロックと増設出力端子台ブロックとをさらに有し、上記増設出力基板は、上記ＣＰＵ基板又は上記入出力基板に設けられた増設コネクタに対して配線接続される増設相手コネクタ及び増設出力インタフェース回路部と搭載し、上記増設出力素子ブロックは、複数の駆動素子及び該各駆動素子の付勢時に閉路する開閉素子とを有する出力素子ブロック、上記増設出力基板に接続される駆動端子、該駆動端子と直交する面に配置され上記開閉素子と電気的に接続された接触端子を有し、上記増設出力端子台ブロックは、上記増設出力素子ブロックの上記接触端子と係合する複数の出力端子、該出力端子に設けられ外部配線が接続される外部配線接続手段を有し、上記増設出力端子台ブロックは、上記増設出力素子ブロックに重なって配置され且つ該増設出力素子ブロックに対して脱着可能となっていると共に、上記出力端子台ブロック、上記完結出力端子台ブロック、及び上記拡張出力端子台ブロックのいずれか又は上記入力端子台ブロックと上記増設出力端子台ブロックとは直交するように配列されている。そして、増設出力基板と増設出力素子ブロックと増設出力端子台ブロックとを備え、増設出力端子台ブロックと増設出力素子ブロックとは立体的に重合して脱着可能となっていると共に、出力端子台ブロック又は入力端子台ブロックと増設出力端子台ブロックは直交するように配列されているので、保守交換性に優れた脱着式の出力端子台ブロックによって、耐電圧・耐ノイズ性や端子部を通じた熱放散性が向上して小形化できると共に、プログラマブルコントローラの長さ方向寸法を抑制する直交配置によって各種出力仕様のものを自由に選択増設し、増設コネクタによっても保守交換を容易に行うことができる効果がある。
【０２３８】
また、増設出力基板と増設完結出力端子台ブロックとをさらに有し、上記増設出力基板は、上記ＣＰＵ基板又は上記入出力基板に設けられた増設コネクタに対して配線接続される増設相手コネクタと増設出力インタフェース回路部と出力ソケットとを搭載し、上記増設完結出力端子台ブロックは、複数の駆動素子及び該各駆動素子の付勢時に閉路する開閉素子とを有する出力素子ブロック、上記増設出力基板に設けられた出力ソケットに挿入接続される駆動端子、該駆動端子の反対面に配設され上記開閉素子と電気的に接続された出力端子、該出力端子に設けられ外部配線が接続される外部配線接続手段を有し、上記増設完結出力端子台ブロックは、上記増設出力基板に対して脱着可能となっていると共に、上記出力端子台ブロック、上記完結出力端子台ブロック、及び上記拡張出力端子台ブロックのいずれか又は上記入力端子台ブロックと上記増設完結出力端子台ブロックとは直交するように配列されている。そして、増設出力基板と増設完結出力端子台ブロックとを備え、増設完結出力端子台ブロックと増設出力基板とが脱着可能となっていると共に、出力端子台ブロック又は入力端子台ブロックと増設完結出力端子台ブロックは直交するように配列されているので、各種出力仕様のものが選べ保守交換性に優れた完結出力端子台ブロックによって、耐電圧・耐ノイズ性や端子部を通じた熱放散性が向上して小形化できると共に、プログラマブルコントローラの長さ方向寸法を抑制する直交配置によって各種出力仕様のものを自由に選択増設し、増設コネクタによっても保守交換を容易に行うことができる効果がある。
【０２３９】
また、増設出力基板と駆動素子ブロックと増設拡張出力端子台ブロックとをさらに有し、上記増設出力基板は、上記ＣＰＵ基板又は上記入出力基板に設けられた増設コネクタに対して配線接続される増設相手コネクタと増設出力インタフェース回路部と駆動素子ブロックとを搭載し、上記駆動素子ブロックは、複数の駆動素子、該駆動素子を上記増設出力基板に接続するための駆動端子を有し、上記増設拡張出力端子台ブロックは、上記駆動素子と空隙を置いて対向配置され該各駆動素子の付勢時に磁気結合又は光結合によって閉路する開閉素子、該開閉素子が上記駆動端子の直交する面上で電気的に接続する出力端子、該出力端子に設けられ外部配線が接続される外部配線接続手段を有し、上記増設拡張出力端子台ブロックは、上記駆動素子ブロックに対して脱着可能となっていると共に、上記出力端子台ブロック、上記完結出力端子台ブロック、及び上記拡張出力端子台ブロックのいずれか又は上記入力端子台ブロックと上記増設拡張出力端子台ブロックとは直交するように配列されている。そして、増設出力基板と駆動素子ブロックと増設拡張出力端子台ブロックとを備え、増設拡張出力端子台ブロックと駆動素子ブロックとが脱着可能とされると共に、出力端子台ブロック又は入力端子台ブロックと増設拡張出力端子台ブロックは直交するように配列されているので、保守交換性と交換部品の軽量化に優れた拡張出力端子台ブロックによって、耐電圧・耐ノイズ性や端子部を通じた熱放散性が向上して小形化できると共に、プログラマブルコントローラの長さ方向寸法を抑制する直交配置によって各種出力仕様のものを自由に選択増設し、増設コネクタによっても保守交換を容易に行うことができる効果がある。
【０２４０】
また、増設入力基板と増設一体形入力端子台ブロックとをさらに有し、上記増設入力基板は、上記ＣＰＵ基板又は上記入出力基板に設けられた増設コネクタに対して配線接続される相手コネクタと増設入力インタフェース回路部とを搭載し、上記増設一体形入力端子台ブロックは、複数の駆動素子及び該各駆動素子の付勢時に閉路する開閉素子とを有する入力素子ブロック、上記増設入力基板に接続される開閉端子、該開閉端子と直交する面に配置され上記駆動素子と電気的に接続された入力端子、該入力端子に設けられ外部配線が接続される外部配線接続手段を有し、上記出力端子台ブロック、上記完結出力端子台ブロック、及び上記拡張出力端子台ブロックのいずれか又は上記入力端子台ブロックと上記増設一体形入力端子台ブロックとは直交するように配列されている。そして、増設入力基板と増設一体形入力端子台ブロックとを備え、出力端子台ブロック又は入力端子台ブロックと増設一体形入力端子台ブロックは直交するように配列されているので、接触信頼性が高い一体形入力端子台ブロックによって耐電圧・耐ノイズ性や端子部を通じた熱放散性が向上して小形化できると共に、プログラマブルコントローラの長さ方向寸法を抑制する直交配置によって各種入力仕様のものを自由に選択増設し、増設コネクタによって保守交換を容易に行うことができる効果がある。
【０２４１】
また、増設入力基板と増設入力素子ブロックと増設入力端子台ブロックとをさらに有し、上記増設入力基板は、上記ＣＰＵ基板又は上記入出力基板に設けられた増設コネクタに対して配線接続される増設相手コネクタと増設入力インタフェース回路部と上記増設入力素子ブロックとを搭載し、上記増設入力素子ブロックは、複数の駆動素子及び該各駆動素子の付勢時に閉路する開閉素子とを有する入力素子ブロック、上記増設入力基板に接続固定される開閉端子、該開閉端子と直交する面に配置され上記駆動素子と電気的に接続された接触端子とを有し、上記増設入力端子台ブロックは、上記増設入力素子ブロックの接触端子と係合する複数の入力端子、該入力端子に設けられ外部配線が接続される外部配線接続手段を有し、上記増設入力端子台ブロックは、上記増設入力素子ブロックに重なって配置され且つ該増設入力素子ブロックに対して脱着可能となっていると共に、上記出力端子台ブロック、上記完結出力端子台ブロック、及び上記拡張出力端子台ブロックのいずれか又は上記入力端子台ブロックと上記増設入力端子台ブロックとは直交するように配列されている。そして、増設入力基板と増設入力素子ブロックと増設入力端子台ブロックとを備え、増設入力端子台ブロックと増設入力素子ブロックとは立体的に重合して脱着可能となっていると共に、出力端子台ブロック又は入力端子台ブロックと増設入力端子台ブロックは直交するように配列されているので、保守交換性の良い脱着式の入力端子台ブロックによって耐電圧・耐ノイズ性や端子部を通じた熱放散性が向上して小形化できると共に、プログラマブルコントローラの長さ方向寸法を抑制する直交配置によって各種入力仕様のものを自由に選択増設し、増設コネクタによっても保守交換を容易に行うことができる効果がある。
【０２４２】
また、増設入力基板と増設完結入力端子台ブロックとをさらに有し、上記増設入力基板は、上記ＣＰＵ基板又は上記入出力基板に設けられた増設コネクタに対して配線接続される増設相手コネクタと増設入力インタフェース回路部と入力ソケットとを搭載し、上記増設完結入力端子台ブロックは、複数の駆動素子及び該各駆動素子の付勢時に閉路する開閉素子とを有する入力素子ブロック、上記増設入力基板に設けられた入力ソケットに挿入接続される開閉端子、該開閉端子の反対面に配設され上記駆動素子と電気的に接続された入力端子、該入力端子に設けられ外部配線が接続される外部配線接続手段を有し、上記増設完結入力端子台ブロックは、上記増設入力基板に対して脱着可能となっていると共に、上記出力端子台ブロック、上記完結出力端子台ブロック、及び上記拡張出力端子台ブロックのいずれか又は上記入力端子台ブロックと上記増設完結入力端子台ブロックとは直交するように配列されている。そして、増設入力基板と増設完結入力端子台ブロックとを備え、増設完結入力端子台ブロックと増設入力基板とが脱着可能となっていると共に、出力端子台ブロック又は入力端子台ブロックと増設完結入力端子台ブロックは直交するように配列されているので、保守交換性が良く各種入力仕様のものが自由に選択できる完結入力端子台ブロックによって、耐電圧・耐ノイズ性や端子部を通じた熱放散性が向上して小形化できると共に、プログラマブルコントローラの長さ方向寸法を抑制する直交配置によって各種入力仕様のものを自由に選択増設し、増設コネクタによっても保守交換を容易に行うことができる効果がある。
【０２４３】
また、増設入力基板と増設拡張入力端子台ブロックと開閉素子ブロックとをさらに有し、上記増設入力基板は、上記ＣＰＵ基板又は上記入出力基板に設けられた増設コネクタに対して配線接続される増設相手コネクタと増設入力インタフェース回路部と開閉素子ブロックとを搭載し、上記増設拡張入力端子台ブロックは、上記開閉素子ブロックと空隙を置いて対向配置される駆動素子、該駆動素子と電気的に接続された入力端子、該入力端子入力端子に設けられ外部配線が接続される外部配線接続手段を有し、上記開閉素子ブロックは、上記増設入力インタフェース回路部に接続され上記駆動素子が付勢された時に磁気結合又は光結合によって閉路する開閉素子、該開閉素子を上記増設入力基板に接続するための開閉端子を有し、上記増設拡張入力端子台ブロックは、上記開閉素子ブロックに対して脱着可能となっていると共に、上記出力端子台ブロック、上記完結出力端子台ブロック、及び上記拡張出力端子台ブロックのいずれか又は上記入力端子台ブロックと上記増設拡張入力端子台ブロックとは直交するように配列されている。そして、増設入力基板と増設拡張入力端子台ブロックと開閉素子ブロックとを備え、増設拡張入力端子台ブロックと開閉素子ブロックとが脱着可能とされると共に、出力端子台ブロック又は入力端子台ブロックと増設拡張入力端子台ブロックは直交するように配列されているので、保守交換性が良く交換部品の軽量化が行える拡張入力端子台ブロックによって、耐電圧・耐ノイズ性や端子部を通じた熱放散性が向上して小形化できると共に、プログラマブルコントローラの長さ方向寸法を抑制する直交配置によって各種入力仕様のものを自由に選択増設し、増設コネクタによっても保守交換を容易に行うことができる効果がある。
【０２４４】
また、上記出力素子ブロックは、上記駆動素子である電磁コイルを付勢することによって、上記開閉素子である出力接点を閉路するものである。そして、出力素子は電磁リレーであって、駆動素子である電磁コイルを付勢することによって開閉素子である出力接点が閉路するものであるので、交流負荷・直流負荷に共用使用することができると共に、誘導性負荷の遮断に伴って発生する高いサージ電圧が入出力基板に侵入しにくいので、様々の用途に適用できる効果がある。
【０２４５】
また、上記出力素子ブロックは、上記駆動素子であるホトトランジスタカプラを付勢することによってホトカプラトランジスタが感応して、上記開閉素子であるパワートランジスタを閉路するものである。そして、出力素子は直流負荷用電子リレーであって、駆動素子であるホトトランジスタカプラを付勢することによってホトカプラトランジスタが感応して、開閉素子であるパワートランジスタが閉路するものであるので、寿命の心配がない直流負荷用トランジスタを使用した場合でも、誘導性負荷の遮断に伴って発生する高いサージ電圧が入出力基板に侵入しにくく、端子部を通じて放熱するので大きな出力電流の負荷を扱うことができて、様々の用途に適用できる効果がある。
【０２４６】
また、上記開閉素子は、上記駆動素子である発光ダイオードを付勢することによってホトトランジスタが感応して、上記開閉素子であるパワートランジスタを閉路するものである。そして、開閉素子は直流負荷駆動用パワートランジスタであって、駆動素子である発光ダイオードを付勢することによってホトトランジスタが感応して、開閉素子であるパワートランジスタが閉路するものであるので、寿命の心配がない直流負荷用トランジスタを使用した場合でも、誘導性負荷の遮断に伴って発生する高いサージ電圧が入出力基板に侵入しにくく、端子部を通じて放熱するので大きな出力電流の負荷を扱うことができて、様々の用途に適用できる効果がある。また、補用部品単位の軽量化と接触信頼性が向上する効果がある。
【０２４７】
また、上記出力素子は、上記駆動素子であるホトトライアックカプラを付勢することによってホトカプラトライアックが感応して、上記開閉素子であるパワートラアイアックを閉路するものである。そして、出力素子は交流負荷用電子リレーであって、駆動素子であるホトトライアックカプラを付勢することによってホトカプラトライアックが感応して、開閉素子であるパワートラアイアックが閉路するものであるので、寿命の心配がない交流負荷用トライアックを使用した場合でも、誘導性負荷の遮断に伴って発生する高いサージ電圧が入出力基板に侵入しにくく、端子部を通じて放熱するので大きな出力電流の負荷を扱うことができて、様々の用途に適用できる効果がある。
【０２４８】
また、上記開閉素子は、上記駆動素子である発光ダイオードを付勢することによってホトトライアックが感応して、上記開閉素子であるパワートライアックを閉路するものである。そして、開閉素子は交流負荷駆動用トライアックであって、駆動素子である発光ダイオードを付勢することによってホトトライアックが感応して、開閉素子であるパワートライアックが閉路するものであるので、寿命の心配がない交流負荷用トライアックを使用した場合でも、誘導性負荷の遮断に伴って発生する高いサージ電圧が入出力基板に侵入しにくく、端子部を通じて放熱するので大きな出力電流の負荷を扱うことができて、様々の用途に適用できる効果がある。補用部品単位の軽量化と接触信頼性が向上する効果がある。
【０２４９】
また、上記駆動素子は、限流抵抗を通じて駆動されるホトトランジスタカプラであると共に、上記開閉素子は該ホトトランジスタカプラの出力部であるホトカプラトランジスタである。そして、駆動素子は限流抵抗又は限流コンデンサ回路を通じて駆動されるホトトランジスタカプラであると共に、開閉素子は該ホトトランジスタカプラのホトカプラトランジスタであるので、耐電圧・耐ノイズ性に優れ、限流抵抗による発熱に対しては端子部を通じて放熱するので、標準化された入出力基板を用いて様々な入力仕様の用途に対応できる効果がある。
【０２５０】
また、上記駆動素子は、限流抵抗を通じて駆動される発光ダイオードであると共に、上記開閉素子は該発光ダイオードの発光を検出して感応動作するホトトランジスタである。そして、駆動素子は限流抵抗又は限流コンデンサ回路を通じて駆動される発光ダイオードであると共に、開閉素子は該発光ダイオードの発光を検出して感応動作するホトトランジスタであるので、耐電圧・耐ノイズ性に優れ、限流抵抗による発熱に対しては端子部を通じて放熱するので、標準化された入出力基板を用いて様々な入力仕様の用途に対応できる効果がある。また、補用部品単位の軽量化と接触信頼性が向上する効果がある。
【０２５１】
また、上記出力端子台ブロック、上記完結出力端子台ブロック、及び上記拡張出力端子台ブロックのいずれか又は上記入力端子台ブロックは、二段構成で千鳥配置された上記出力端子又は上記入力端子を有し、上記出力端子又は上記入力端子は、複数の出力又は入力に対して共通接続されて端子数を削減するコモン端子を有し、上記コモン端子は、上記端子台ブロックの上下の中間部又は対角線位置で対称な位置に配置されている。そして、出力端子台ブロック又は入力端子台ブロックは二段構成で千鳥配置された出力端子又は入力端子を備えると共に、出力端子又は入力端子は複数の出力又は入力に対して共通接続されて端子数を削減するコモン端子を備え、コモン端子は上記端子台ブロックの上下の中間部又は対角線位置で対称配置されているので、端子台の長さ寸法が短縮されると共に、立体配置される開閉素子や駆動素子との接続導体が交差しない効果がある。
【０２５２】
また、上記出力素子ブロック、上記入力素子ブロック、上記駆動素子ブロック、上記開閉素子ブロックは、所定入出力点数単位で一体にブロック化され、各ブロック体は連結突起部によって相互に連結可能となっている。そして、出力素子ブロック、入力素子ブロック、駆動素子ブロック、開閉素子ブロック等のブロック体は４点出力又は４点入力単位で一体ブロック化され、各ブロック体は連結突起部によって相互に連結可能であるので、補用単位を適量化すると共に、複数ブロックを連結することによって全体の寸法精度を向上することができる効果がある。
【０２５３】
また、上記出力端子台ブロック、上記完結出力端子台ブロック、及び上記拡張出力端子台ブロックのいずれか、上記入力端子台ブロック、上記出力素子ブロック、上記入力素子ブロックは、相互に嵌合係合する誘導壁としての嵌合突起部を有している。そして、出力端子台ブロック、入力端子台ブロック、出力素子ブロック、入力素子ブロック等のブロック体は各ブロック体が相互に嵌合契合する誘導壁としての嵌合突起部を備えているので、入出力端子台ブロックと入出力素子ブロックの挿抜に当たって接触端子部に無理な外力が加わるのを防止することができる効果がある。
【０２５４】
また、上記増設出力基板又は増設入力基板は複数の増設ユニットを順次接続するための後続増設コネクタを備え、該後続増設コネクタは増設出力端子台又は入力端子台の取付け位置とは異なる側面部に取付けられていて、後段配置された増設ユニットの増設相手コネクタが挿入されるものである。そして、増設出力基板又は増設入力基板は複数の増設ユニットを順次接続するための後続増設コネクタを備え、該後続増設コネクタは増設出力端子台又は入力端子台の取付け位置とは異なる側面部に取付けられていて、後段配置された増設ユニットの増設相手コネクタが挿入されるものであるので、プログラマブルコントローラの基本部の小形化によって、プログラマブルコントローラの高さ寸法が低減したことに伴って、増設ユニットの高さ寸法も低減され、全体としてバランスのとれた小形化が行えると共に、多数の増設ユニットを従属接続することができるものである。
【図面の簡単な説明】
【図１】この発明の実施の形態１のプログラマブルコントローラの所定の部位を除いた上面図である。
【図２】プログラマブルコントローラの側断面図である。
【図３】プログラマブルコントローラの所定の部位を除いた正面図である。
【図４】ＣＰＵ基板の上面図である。
【図５】出力素子ブロックの内部回路を示す回路図である。
【図６】開閉端子と接触端子とコモン接触端子の接続配置関係を示した図である。
【図７】出力端子台ブロック及び出力素子ブロックの断面図である。
【図８】接合される出力端子台ブロック及び出力素子ブロックの様子を示す斜視図である。
【図９】この発明の実施の形態２のプログラマブルコントローラの所定の部位を除いた上面図である。
【図１０】プログラマブルコントローラの側断面図である。
【図１１】ＣＰＵ基板の上面図である。
【図１２】出力素子ブロックの斜視図である。
【図１３】２つの出力素子ブロックが連結された状態を示す上面図である。
【図１４】出力端子台ブロック及び出力素子ブロックの断面図である。
【図１５】接合される出力端子台ブロック及び出力素子ブロックの様子を示す斜視図である。
【図１６】この発明の実施の形態３のプログラマブルコントローラの所定の部位を除いた正面図である。
【図１７】プログラマブルコントローラの側断面図である。
【図１８】ＣＰＵ基板の上面図である。
【図１９】出力素子ブロックの斜視図である。
【図２０】開閉端子と接触端子とコモン接触端子の接続配置関係を示したものである。
【図２１】出力端子台ブロック及び出力素子ブロックの断面図である。
【図２２】入力端子台ブロックの斜視図である。
【図２３】入力素子ブロックの斜視図である。
【図２４】入力端子台ブロック及び入力素子ブロックの断面図である。
【図２５】この発明の実施の形態４のプログラマブルコントローラを示すリレー出力型の完結出力端子台ブロックの斜視図である。
【図２６】完結出力端子台ブロックの側断面図である。
【図２７】トランジスタ出力型の完結出力端子台ブロックの側断面図である。
【図２８】トライアック出力型の完結出力端子台ブロックの側断面図である。
【図２９】完結入力端子台ブロックの側断面図である。
【図３０】この発明の実施の形態５のプログラマブルコントローラを示すリレー出力型の拡張出力端子台ブロックと駆動素子ブロックの斜視図である。
【図３１】完結出力端子台ブロックと駆動素子ブロックの側断面図である。
【図３２】トランジスタ出力型の拡張出力端子台ブロックと駆動素子ブロックの側断面図である。
【図３３】トライアック出力型の拡張出力端子台ブロックの側断面図である。
【図３４】拡張入力端子台ブロックと開閉素子ブロックの側断面図である。
【図３５】この発明の実施の形態６のプログラマブルコントローラを示す増設出力ユニットの上面図である。
【図３６】図３５のＡ−Ａ線に沿う矢視断面図である。
【図３７】脱着出力端子台ブロックを用いた増設ユニットの側断面図である。
【図３８】完結出力端子台ブロックを用いた増設ユニットの側断面図である。
【図３９】拡張出力端子台ブロックを用いた増設ユニットの側断面図である。
【図４０】この発明の実施の形態７のプログラマブルコントローラを示す増設入力ユニットの上面図である。
【図４１】図４０のＢ−Ｂ線に沿う矢視断面図である。
【図４２】脱着入力端子台ブロックを用いた増設ユニットの側断面図である。
【図４３】完結入力端子台ブロックを用いた増設ユニットの側断面図である。
【図４４】拡張入力端子台ブロックを用いた増設ユニットの側断面図である。
【図４５】従来のプログラマブルコントローラの所定の部位を除いた正面図である。
【図４６】従来のプログラマブルコントローラの側面断面図である。
【図４７】従来のプログラマブルコントローラの所定の部位を除いた上面図である。
【図４８】従来のプログラマブルコントローラの側面断面図である。
【図４９】プログラマブルコントローラの所定の部位を除いた上面図である。
【図５０】ＣＰＵ基板の上面図である。
【図５１】プログラマブルコントローラと併用される従来の入出力用の増設ユニットの正面図である。
【図５２】図５１のＣ−Ｃ線に沿う矢視断面図である。
【符号の説明】
１４ｂ〜１４ｌ　入出力基板、３１４ａ〜３１４ｄ　増設出力基板、４１４ａ〜４１４ｄ　増設入力基板、１９　増設コネクタ、３１９ａ，４１９ａ　後続増設コネクタ、３１９ｂ，４１９ｂ　増設相手コネクタ、２２ｂ〜２２ｄ　ＣＰＵ基板、２８　マイクロプロセッサ、２９　プログラムメモリ、３５　出力インタフェース回路部、３３５　増設出力インタフェース回路部、３６，３６ａ　入力インタフェース回路部、４３６　増設入力インタフェース回路部、４０ａ〜４０ｃ　出力端子台ブロック、３４０ｂ　増設出力端子台ブロック、４０ｈ〜４０ｊ拡張出力端子台ブロック、３４０ｄ　増設拡張出力端子台ブロック、４０ｄ〜４０ｆ　完結出力端子台ブロック、３４０ｃ　増設完結出力端子台ブロック、３４０ａ　増設一体形出力端子台ブロック、４１ｂ，４１ｃ　入力端子台ブロック（入力端子部）、４４１ｂ　増設入力端子台ブロック、４１ｋ　拡張入力端子台ブロック、４４１ｄ　増設拡張入力端子台ブロック、４１ｇ　完結入力端子台ブロック、４４１ｃ　増設完結入力端子台ブロック、４１ａ　入力コネクタ（入力端子部）、４４１ａ　増設一体形入力端子台ブロック、４３ａ〜４３ｃ，３４３ａ〜３４３ｃ　出力素子ブロック、４３ｈ〜４３ｊ，３４３ｄ　駆動素子ブロック、４５ａ，４５ｂ，３４５ａ〜３４５ｄ　出力端子、４５ｃ，４５ｄ　コモン出力端子、４４ｃ，４４４ａ〜４４４ｃ　入力素子ブロック、４４ａ　コネクタ端子（入力端子部）、４４ｂ　基板端子（入力端子部）、４５，４５ｅ，４５ｇ，４４５ａ〜４４５ｄ　入力端子、４５ｆ，４５ｈ　コモン入力端子、４４ｄ，４４４ｄ　開閉素子ブロック、４６，３４６，４４６　端子ねじ（外部配線接続手段）、４６ｃ　コモン端子ねじ（外部配線接続手段）、３５０ａ〜３５０ｄ，４８１ａ〜４８１ｄ　駆動素子、５０ａ〜５０ｄ，１５０ａ〜１５０ｄ，２５０ａ〜２５０ｄ　駆動素子（電磁コイル）、６０ａ〜６０ｄ，１６０ａ〜１６０ｄ駆動素子（ホトトランジスタカプラ）、７０ａ〜７０ｄ，１７０ａ〜１７０ｄ駆動素子（ホトトライアックカプラ）、８１ａ〜８１ｄ，１８１ａ〜１８１ｄ駆動素子（ホトトランジスタカプラ）、２６０ａ〜２６０ｄ，２７０ａ〜２７０ｄ，２８１ａ〜２８１ｄ　駆動素子（発光ダイオード）、３５１ｄ，３５１ａ，３５１ｃ，４８０ａ〜４８０ｄ　開閉素子、８０ａ〜８０ｄ，１８０ａ〜１８０ｄ　開閉素子（ホトカプラトランジスタ）、５１ａ〜５１ｄ，１５１ａ〜１５１ｄ，２５１ａ〜２５１ｄ　開閉素子（出力接点）、６１ａ〜６１ｄ，１６１ａ〜１６１ｄ，２６１ａ〜２６１ｄ　開閉素子（パワートランジスタ）、７１ａ〜７１ｄ，１７１ａ〜１７１ｄ，２７１ａ〜２７１ｄ　開閉素子（パワートライアック）、２６１ｅ〜２６１ｈ，２８０ａ〜２８０ｄ　受光素子（ホトトランジスタ）、２７１ｅ〜２７１ｈ　受光素子（ホトトライアック）、６１ｅ〜６１ｈ，１６１ｅ〜１６１ｈ　ホトカプラトランジスタ、７１ｅ〜７１ｈ，１７１ｅ〜１７１ｈ　ホトカプラトライアック、５４ａ〜５４ｄ，３５４ｂ，４５４ｂ　接触端子、６４ａ〜６４ｄ，７４ａ〜７４ｄ，８４ａ〜８４ｄ　接触端子、５５ａ，５５ｂ，６５ａ，６５ｂ，７５ａ，７５ｂ　コモン接触端子、８５ａ，８５ｂ　コモン接触端子、３５４ｃ　出力ソケット、１５４ａ〜１５４ｄ，１６４ａ〜１６４ｄ，１７４ａ〜１７４ｄ　出力ソケット、１５５ａ，１５５ｂ，１６５ａ，１６５ｂ，１７５ａ，１７５ｂ　コモン出力ソケット、１８４ａ〜１８４ｄ，４８４ｃ　入力ソケット、１８５ａ，１８５ｂ　コモン入力ソケット、５６ａ〜５６ｄ，１５６ａ〜１５６ｄ，２５６ａ〜２５６ｄ　駆動端子、３５６ａ〜３５６ｄ　駆動端子、６６ａ〜６６ｄ，１６６ａ〜１６６ｄ，２６６ａ〜２６６ｄ　駆動端子、７６ａ〜７６ｄ，１７６ａ〜１７６ｄ，２７６ａ〜２７６ｄ　駆動端子、７７ａ，７７ｂ，１７７ａ，１７７ｂ，２７７ａ，２７７ｂ　コモン駆動端子、２８６ａ〜２８６ｄ　開閉端子、５７ａ，５７ｂ，１５７ａ，１５７ｂ，２５７ａ，２５７ｂ　コモン開閉端子、６７ａ，６７ｂ，１６７ａ，１６７ｂ，２６７ａ，２６７ｂ　コモン開閉端子、８６ａ〜８６ｄ，１８６ａ〜１８６ｄ，４８６ａ〜４８６ｄ　開閉端子、８７ａ，８７ｂ，１８７ａ，１８７ｂ，２８７ａ，２８７ｂ　コモン開閉端子、８８ａ〜８８ｄ，１８８，２８８ａ〜２８８ｄ　限流抵抗（限流回路）、９０ｂ〜９０ｄ　プログラマブルコントロ−ラ、６９ｂ　連結突起部、６９ａ，７９，８９ａ　嵌合突起部。

Claims

マイクロプロセッサとプログラムメモリとを搭載し、入力インタフェース回路部に接続された外部入力機器の動作状態と上記プログラムメモリに記憶されたプログラムの内容に基づいて、出力インタフェース回路部に接続された外部負荷を制御するプログラマブルコントローラであって、
ＣＰＵ基板と入出力基板と出力素子ブロックと出力端子台ブロックとを有し、上記ＣＰＵ基板は、上記マイクロプロセッサ及び上記プログラムメモリを搭載し、上記入出力基板に対して互いの主面が平行となるように配置され、
上記入出力基板は、上記入力インタフェース回路部、入力端子部、上記出力インタフェース回路部、及び上記出力素子ブロックを搭載し、
上記出力素子ブロックは、複数の駆動素子、該各駆動素子の付勢時に閉路する複数の開閉素子、上記入出力基板と接続される駆動端子、及び該駆動端子の反対面に配設され該各開閉素子と電気的に接続された複数の接触端子を有し、
上記出力端子台ブロックは、一端が上記出力素子ブロックの上記各接触端子と係合する複数の出力端子、該出力端子の他端に設けられ外部配線が接続される外部配線接続手段を有し、
上記出力端子台ブロックは、上記出力素子ブロックに重なって配置され且つ該出力素子ブロックに対して脱着可能となっている
ことを特徴とするプログラマブルコントローラ。
マイクロプロセッサとプログラムメモリとを搭載し、入力インタフェース回路部に接続された外部入力機器の動作状態と上記プログラムメモリに記憶されたプログラムの内容に基づいて、出力インタフェース回路部に接続された外部負荷を制御するプログラマブルコントローラであって、
ＣＰＵ基板と入出力基板と完結出力端子台ブロックとを有し、
上記ＣＰＵ基板は、上記マイクロプロセッサ及び上記プログラムメモリを搭載し、上記入出力基板に対して互いの主面が平行となるように配置され、
上記入出力基板は、上記入力インタフェース回路部、入力端子部、上記出力インタフェース回路部、及び出力ソケットを搭載し、
上記完結出力端子台ブロックは、複数の駆動素子、該各駆動素子の付勢時に閉路する開閉素子、上記入出力基板の上記出力ソケットに挿入接続される駆動端子、該駆動端子の反対面に配設され該各開閉素子と電気的に接続された複数の出力端子、該出力端子の他端に設けられ外部配線が接続される外部配線接続手段を有し、
上記完結出力端子台ブロックは、上記入出力基板に対して脱着可能となっている
ことを特徴とするプログラマブルコントローラ。
マイクロプロセッサとプログラムメモリとを搭載し、入力インタフェース回路部に接続された外部入力機器の動作状態と上記プログラムメモリに記憶されたプログラムの内容に基づいて、出力インタフェース回路部に接続された外部負荷を制御するプログラマブルコントローラであって、
ＣＰＵ基板と入出力基板と駆動素子ブロックと拡張出力端子台ブロックとを有し、
上記ＣＰＵ基板は、上記マイクロプロセッサ及び上記プログラムメモリを搭載し、上記入出力基板に対して互いの主面が平行となるように配置され、
上記入出力基板は、上記入力インタフェース回路部、入力端子部、上記出力インタフェース回路部、及び上記駆動素子ブロックを搭載し、
上記駆動素子ブロックは、複数の駆動素子、該各駆動素子を上記入出力基板と接続される駆動端子を有し、
上記拡張出力端子台ブロックは、上記駆動素子ブロックと空隙を置いて対向配置され、該各駆動素子の付勢時に磁気結合又は光結合によって閉路する複数の開閉素子、上記駆動端子の反対面に配設され該各開閉素子と電気的に接続された複数の出力端子、該出力端子の他端に設けられ外部配線が接続される外部配線接続手段を有し、
上記拡張出力端子台ブロックは、上記駆動素子ブロックに対して脱着可能となっている
ことを特徴とするプログラマブルコントローラ。
上記入力端子部は、複数の基板端子と入力端子台ブロックとを有し、
上記基板端子は、上記入出力基板に固定されて上記入力インタフェース回路部と接続され、
上記入力端子台ブロックは、一端が上記基板端子と係合する複数の入力端子と、該入力端子の他端に設けられ外部配線が接続される外部配線接続手段を有し、上記入力端子台ブロックは、上記基板端子に対して脱着可能となっていると共に、上記出力端子台ブロック、上記完結出力端子台ブロック、及び上記拡張出力端子台ブロックのいずれかと上記入力端子台ブロックとは上記入出力基板の対向する２辺に互いに平行に配置されている
ことを特徴とする請求項１から３のいずれかに記載のプログラマブルコントローラ。
上記入力端子部は、入力素子ブロックと入力端子台ブロックとを有し、
上記入力素子ブロックは、複数の駆動素子、該各駆動素子の付勢時に閉路する複数の開閉素子、上記入出力基板に接続される開閉端子、及び該開閉端子の反対面に配設され該各駆動素子と電気的に接続された複数の接触端子を有し、
上記入力端子台ブロックは、一端が上記入力素子ブロックの接触端子と係合する複数の入力端子、該各入力端子の他端に設けられ外部配線が接続される外部配線接続手段を有し、
上記入力端子台ブロックは、上記入力素子ブロックに重なって配置され且つ該入力素子ブロックに対して脱着可能となっていると共に、上記出力端子台ブロック、上記完結出力端子台ブロック、及び上記拡張出力端子台ブロックのいずれかと上記入力端子台ブロックとは上記入出力基板の対向する２辺に互いに平行に配置されている
ことを特徴とする請求項１から３のいずれかに記載のプログラマブルコントローラ。
上記入力端子部は、入力ソケットと完結入力端子台ブロックとを有し、
上記入力ソケットは、上記入出力基板に固定されて上記入力インタフェース回路部と接続され、
上記完結入力端子台ブロックは、複数の駆動素子、該各駆動素子の付勢時に閉路する複数の開閉素子、上記入力ソケットに挿入接続される駆動端子、該駆動端子の反対面に配設され該各開閉素子と電気的に接続された複数の入力端子と該各入力端子に設けられ外部配線が接続される外部配線接続手段を有し、
上記完結入力端子台ブロックは、上記入出力基板に対して脱着可能となっていると共に、上記出力端子台ブロック、上記完結出力端子台ブロック、及び上記拡張出力端子台ブロックのいずれかと上記完結入力端子台ブロックとは上記入出力基板の対向する２辺に互いに平行に配置されている
ことを特徴とする請求項１から３のいずれかに記載のプログラマブルコントローラ。
上記入力端子部は、拡張入力端子台ブロックと開閉素子ブロックとを有し、
上記拡張入力端子台ブロックは、上記開閉素子ブロックと空隙を置いて対向配置される駆動素子、一端が該駆動素子と電気的に接続された入力端子、該入力端子の他端に設けられ外部配線が接続される外部配線接続手段を有し、
上記開閉素子ブロックは、上記入力インタフェース回路部に接続され上記駆動素子が付勢された時に磁気結合又は光結合によって閉路する開閉素子と該開閉素子を上記入出力基板に接続される開閉端子とを備え、
上記拡張入力端子台ブロックは、上記開閉素子ブロックに対して脱着可能となっていると共に、上記出力端子台ブロック、上記完結出力端子台ブロック、及び上記拡張出力端子台ブロックのいずれかと上記拡張入力端子台ブロックとは上記入出力基板の対向する２辺に互いに平行に配置されている
ことを特徴とする請求項１から３のいずれかに記載のプログラマブルコントローラ。
上記入力端子部は、複数のコネクタ端子と入力コネクタと有し、
上記コネクタ端子は、上記入出力基板に固定されて上記入力インタフェース回路部に接続され、
上記入力コネクタは、上記コネクタ端子と係合し外部配線が接続される複数の入力端子を有し、
上記出力端子台ブロック、上記完結出力端子台ブロック、及び上記拡張出力端子台ブロックのいずれかは、上記入出力基板の対向する２辺のそれぞれに互いに平行に配置されている
ことを特徴とする請求項１から３のいずれかに記載のプログラマブルコントローラ。
増設出力基板と増設一体形出力端子台ブロックとをさらに有し、
上記増設出力基板は、上記ＣＰＵ基板又は上記入出力基板に設けられた増設コネクタに対して配線接続される増設相手コネクタ及び増設出力インタフェース回路部を搭載し、
上記増設一体形出力端子台ブロックは、複数の駆動素子及び該各駆動素子の付勢時に閉路する開閉素子を有する出力素子ブロック、上記増設出力基板に接続される駆動端子、該駆動端子と直交する面に配置され上記開閉素子と電気的に接続された出力端子、該出力端子に設けられ外部配線が接続される外部配線接続手段を有し、
上記出力端子台ブロック、上記完結出力端子台ブロック、及び上記拡張出力端子台ブロックのいずれか又は上記入力端子台ブロックと増設一体形出力端子台ブロックとは直交するように配列されている
ことを特徴とする請求項１から８のいずれかに記載のプログラマブルコントローラ。
増設出力基板と増設出力素子ブロックと増設出力端子台ブロックとをさらに有し、
上記増設出力基板は、上記ＣＰＵ基板又は上記入出力基板に設けられた増設コネクタに対して配線接続される増設相手コネクタ及び増設出力インタフェース回路部と搭載し、
上記増設出力素子ブロックは、複数の駆動素子及び該各駆動素子の付勢時に閉路する開閉素子を有する出力素子ブロック、上記増設出力基板に接続される駆動端子、該駆動端子と直交する面に配置され上記開閉素子と電気的に接続された接触端子を有し、
上記増設出力端子台ブロックは、上記増設出力素子ブロックの上記接触端子と係合する複数の出力端子、該出力端子に設けられ外部配線が接続される外部配線接続手段を有し、
上記増設出力端子台ブロックは、上記増設出力素子ブロックに重なって配置され且つ該増設出力素子ブロックに対して脱着可能となっていると共に、上記出力端子台ブロック、上記完結出力端子台ブロック、及び上記拡張出力端子台ブロックのいずれか又は上記入力端子台ブロックと上記増設出力端子台ブロックとは直交するように配列されている
ことを特徴とする請求項１から８のいずれかに記載のプログラマブルコントローラ。
増設出力基板と増設完結出力端子台ブロックとをさらに有し、
上記増設出力基板は、上記ＣＰＵ基板又は上記入出力基板に設けられた増設コネクタに対して配線接続される増設相手コネクタと増設出力インタフェース回路部と出力ソケットとを搭載し、
上記増設完結出力端子台ブロックは、複数の駆動素子及び該各駆動素子の付勢時に閉路する開閉素子を有する出力素子ブロック、上記増設出力基板に設けられた出力ソケットに挿入接続される駆動端子、該駆動端子の反対面に配設され上記開閉素子と電気的に接続された出力端子、該出力端子に設けられ外部配線が接続される外部配線接続手段を有し、
上記増設完結出力端子台ブロックは、上記増設出力基板に対して脱着可能となっていると共に、上記出力端子台ブロック、上記完結出力端子台ブロック、及び上記拡張出力端子台ブロックのいずれか又は上記入力端子台ブロックと上記増設完結出力端子台ブロックとは直交するように配列されている
ことを特徴とする請求項１から８のいずれかに記載のプログラマブルコントローラ。
増設出力基板と駆動素子ブロックと増設拡張出力端子台ブロックとをさらに有し、
上記増設出力基板は、上記ＣＰＵ基板又は上記入出力基板に設けられた増設コネクタに対して配線接続される増設相手コネクタと増設出力インタフェース回路部と駆動素子ブロックとを搭載し、
上記駆動素子ブロックは、複数の駆動素子、該駆動素子を上記増設出力基板に接続するための駆動端子を有し、
上記増設拡張出力端子台ブロックは、上記駆動素子と空隙を置いて対向配置され該各駆動素子の付勢時に磁気結合又は光結合によって閉路する開閉素子、該開閉素子が上記駆動端子の直交する面上で電気的に接続する出力端子、該出力端子に設けられ外部配線が接続される外部配線接続手段を有し、
上記増設拡張出力端子台ブロックは、上記駆動素子ブロックに対して脱着可能となっていると共に、上記出力端子台ブロック、上記完結出力端子台ブロック、及び上記拡張出力端子台ブロックのいずれか又は上記入力端子台ブロックと上記増設拡張出力端子台ブロックとは直交するように配列されている
ことを特徴とする請求項１から８のいずれかに記載のプログラマブルコントローラ。
増設入力基板と増設一体形入力端子台ブロックとをさらに有し、
上記増設入力基板は、上記ＣＰＵ基板又は上記入出力基板に設けられた増設コネクタに対して配線接続される相手コネクタと増設入力インタフェース回路部とを搭載し、
上記増設一体形入力端子台ブロックは、複数の駆動素子及び該各駆動素子の付勢時に閉路する開閉素子を有する入力素子ブロック、上記増設入力基板に接続される開閉端子、該開閉端子と直交する面に配置され上記駆動素子と電気的に接続された入力端子、該入力端子に設けられ外部配線が接続される外部配線接続手段を有し、
上記出力端子台ブロック、上記完結出力端子台ブロック、及び上記拡張出力端子台ブロックのいずれか又は上記入力端子台ブロックと上記増設一体形入力端子台ブロックとは直交するように配列されている
ことを特徴とする請求項１から８のいずれかに記載のプログラマブルコントローラ。
増設入力基板と増設入力素子ブロックと増設入力端子台ブロックとをさらに有し、
上記増設入力基板は、上記ＣＰＵ基板又は上記入出力基板に設けられた増設コネクタに対して配線接続される増設相手コネクタと増設入力インタフェース回路部と上記増設入力素子ブロックとを搭載し、
上記増設入力素子ブロックは、複数の駆動素子及び該各駆動素子の付勢時に閉路する開閉素子を有する入力素子ブロック、上記増設入力基板に接続固定される開閉端子、該開閉端子と直交する面に配置され上記駆動素子と電気的に接続された接触端子とを有し、
上記増設入力端子台ブロックは、上記増設入力素子ブロックの接触端子と係合する複数の入力端子、該入力端子に設けられ外部配線が接続される外部配線接続手段を有し、
上記増設入力端子台ブロックは、上記増設入力素子ブロックに重なって配置され且つ該増設入力素子ブロックに対して脱着可能となっていると共に、上記出力端子台ブロック、上記完結出力端子台ブロック、及び上記拡張出力端子台ブロックのいずれか又は上記入力端子台ブロックと上記増設入力端子台ブロックとは直交するように配列されている
ことを特徴とする請求項１から８のいずれかに記載のプログラマブルコントローラ。
増設入力基板と増設完結入力端子台ブロックとをさらに有し、
上記増設入力基板は、上記ＣＰＵ基板又は上記入出力基板に設けられた増設コネクタに対して配線接続される増設相手コネクタと増設入力インタフェース回路部と入力ソケットとを搭載し、
上記増設完結入力端子台ブロックは、複数の駆動素子及び該各駆動素子の付勢時に閉路する開閉素子を有する入力素子ブロック、上記増設入力基板に設けられた入力ソケットに挿入接続される開閉端子、該開閉端子の反対面に配設され上記駆動素子と電気的に接続された入力端子、該入力端子に設けられ外部配線が接続される外部配線接続手段を有し、
上記増設完結入力端子台ブロックは、上記増設入力基板に対して脱着可能となっていると共に、上記出力端子台ブロック、上記完結出力端子台ブロック、及び上記拡張出力端子台ブロックのいずれか又は上記入力端子台ブロックと上記増設完結入力端子台ブロックとは直交するように配列されている
ことを特徴とする請求項１から８のいずれかに記載のプログラマブルコントローラ。
増設入力基板と増設拡張入力端子台ブロックと開閉素子ブロックとをさらに有し、
上記増設入力基板は、上記ＣＰＵ基板又は上記入出力基板に設けられた増設コネクタに対して配線接続される増設相手コネクタと増設入力インタフェース回路部と開閉素子ブロックとを搭載し、
上記増設拡張入力端子台ブロックは、上記開閉素子ブロックと空隙を置いて対向配置される駆動素子、該駆動素子と電気的に接続された入力端子、該入力端子入力端子に設けられ外部配線が接続される外部配線接続手段を有し、
上記開閉素子ブロックは、上記増設入力インタフェース回路部に接続され上記駆動素子が付勢された時に磁気結合又は光結合によって閉路する開閉素子、該開閉素子を上記増設入力基板に接続するための開閉端子を有し、
上記増設拡張入力端子台ブロックは、上記開閉素子ブロックに対して脱着可能となっていると共に、上記出力端子台ブロック、上記完結出力端子台ブロック、及び上記拡張出力端子台ブロックのいずれか又は上記入力端子台ブロックと上記増設拡張入力端子台ブロックとは直交するように配列されている
ことを特徴とする請求項１から８のいずれかに記載のプログラマブルコントローラ。
上記出力素子ブロックは、上記駆動素子である電磁コイルを付勢することによって、上記開閉素子である出力接点を閉路するものである
ことを特徴とする請求項１から３、９から１２のいずれかに記載のプログラマブルコントローラ。
上記出力素子ブロックは、上記駆動素子であるホトトランジスタカプラを付勢することによってホトカプラトランジスタが感応して、上記開閉素子であるパワートランジスタを閉路するものである
ことを特徴とする請求項１、２、９から１１のいずれかに記載のプログラマブルコントローラ。
上記開閉素子は、上記駆動素子である発光ダイオードを付勢することによってホトトランジスタが感応して、上記開閉素子であるパワートランジスタを閉路するものである
ことを特徴とする請求項３又は１２に記載のプログラマブルコントローラ。
上記出力素子は、上記駆動素子であるホトトライアックカプラを付勢することによってホトカプラトライアックが感応して、上記開閉素子であるパワートラアイアックを閉路するものである
ことを特徴とする請求項１、２、９から１１のいずれかに記載のプログラマブルコントローラ。
上記開閉素子は、上記駆動素子である発光ダイオードを付勢することによってホトトライアックが感応して、上記開閉素子であるパワートライアックを閉路するものである
ことを特徴とする請求項３又は１２に記載のプログラマブルコントローラ。
上記駆動素子は、限流抵抗を通じて駆動されるホトトランジスタカプラであると共に、上記開閉素子は該ホトトランジスタカプラの出力部であるホトカプラトランジスタである
ことを特徴とする請求項５、６、１３から１５のいずれかに記載のプログラマブルコントローラ。
上記駆動素子は、限流抵抗を通じて駆動される発光ダイオードであると共に、上記開閉素子は該発光ダイオードの発光を検出して感応動作するホトトランジスタである
ことを特徴とする請求項７又は１６に記載のプログラマブルコントローラ。
上記出力端子台ブロック、上記完結出力端子台ブロック、及び上記拡張出力端子台ブロックのいずれか又は上記入力端子台ブロックは、二段構成で千鳥配置された上記出力端子又は上記入力端子を有し、
上記出力端子又は上記入力端子は、複数の出力又は入力に対して共通接続されて端子数を削減するコモン端子を有し、
上記コモン端子は、上記端子台ブロックの上下の中間部又は対角線位置で対称な位置に配置されている
ことを特徴とする請求項１から１６のいずれかに記載のプログラマブルコントローラ。
上記出力素子ブロック、上記入力素子ブロック、上記駆動素子ブロック、上記開閉素子ブロックは、所定入出力点数単位で一体にブロック化され、各ブロック体は連結突起部によって相互に連結可能となっている
ことを特徴とする請求項１、３、５、７、１０、１２、１４、１６のいずれかに記載のプログラマブルコントローラ。
上記出力端子台ブロック、上記完結出力端子台ブロック、及び上記拡張出力端子台ブロックのいずれか、上記入力端子台ブロック、上記出力素子ブロック、上記入力素子ブロックは、相互に嵌合係合する誘導壁としての嵌合突起部を有している
ことを特徴とする請求項１、５、１０、１４のいずれかに記載のプログラマブルコントローラ。
上記増設出力基板又は増設入力基板は複数の増設ユニットを順次接続するための後続増設コネクタを備え、該後続増設コネクタは増設出力端子台又は入力端子台の取付け位置とは異なる側面部に取付けられていて、後段配置された増設ユニットの増設相手コネクタが挿入されるものである
ことを特徴とする請求項９から１６のいずれかに記載のプログラマブルコントローラ。