JP2004031541A - チップ状電子部品の製造方法 - Google Patents
チップ状電子部品の製造方法 Download PDFInfo
- Publication number
- JP2004031541A JP2004031541A JP2002184012A JP2002184012A JP2004031541A JP 2004031541 A JP2004031541 A JP 2004031541A JP 2002184012 A JP2002184012 A JP 2002184012A JP 2002184012 A JP2002184012 A JP 2002184012A JP 2004031541 A JP2004031541 A JP 2004031541A
- Authority
- JP
- Japan
- Prior art keywords
- conductive paste
- component body
- paste
- chip
- surface plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
【解決手段】定盤12の表面上に導電性ペースト11からなるペースト膜16を形成し、部品本体19の端部を定盤12の表面13に接触させるまで部品本体19の端部をペースト膜16内に押し込み、次いで、部品本体19をペースト膜16から引き上げる、各工程を実施する、導電性ペーストの付与方法において、定盤12として、たとえばポリエチレンテレフタレートからなるコーティング層18を形成したものを用い、その表面13において、導電性ペースト11との接触角θが90°≦θ≦180°の条件を満足するようにする。
【選択図】 図1
Description
【発明の属する技術分野】
この発明は、チップ状電子部品の製造方法に関するもので、特に、チップ状電子部品の端部に外部電極を形成する方法に関するものである。
【0002】
【従来の技術】
たとえば、積層セラミックコンデンサ、積層セラミックインダクタあるいは抵抗器などの電子部品は、表面実装を可能とするため、チップ状の形態とされることが多い。このようなチップ状電子部品にあっては、通常、そのチップ状の部品本体の端部に外部電極が形成され、この外部電極の形成のために導電性ペーストが用いられている。
【0003】
図2には、チップ状の部品本体の端部に外部電極を形成するための一般的な方法に含まれる代表的な工程が順次断面図で示されている。
【0004】
まず、図2(1)に示すように、外部電極を形成するための導電性ペースト1が用意される。導電性ペースト1は、たとえばステンレス鋼からなる定盤2の表面3上に供給され、次いで、ブレード4を、矢印5で示すように、定盤2の表面3と平行な方向に作動させることにより、定盤2の表面3上に導電性ペースト1からなる所定の厚みのペースト膜6が形成される。
【0005】
他方、図2(2)に示すように、製造しようとするチップ状電子部品のためのチップ状の部品本体7が用意される。
【0006】
次に、部品本体7の端部を定盤2の表面3に接触させるまで、部品本体7の端部が、矢印8で示すように、ペースト膜6内に押し込まれる。
【0007】
次に、図2(3)に示すように、部品本体7が、矢印9で示すように、ペースト膜6から引き上げられる。その結果、部品本体7の端部には、導電性ペースト1が付与される。
【0008】
このように部品本体7の端部に付与された導電性ペースト1は、これを外部電極とするため、乾燥または硬化工程が実施され、それによって固化される。
【0009】
以上のような工程は、部品本体7の他方の端部に対しても実施され、他方の端部にも導電性ペースト1が付与され、次いで固化される。
【0010】
また、導電性ペースト1の組成によっては、外部電極を得るため、これを焼き付ける工程がさらに実施される。
【0011】
【発明が解決しようとする課題】
しかしながら、図2(2)に示すように、部品本体7の端部をペースト膜6内に押し込んだとき、部品本体7の端部は、定盤2の表面3に面接触するため、次いで、矢印9で示すように、部品本体7をペースト膜6から引き上げたとき、図3(1)に示すように、導電性ペースト1中に空洞10が生じやすい。これは、導電性ペースト1の粘度が比較的高いため、部品本体7を定盤2から引き離す瞬間に、部品本体7と定盤2との間に高真空部分がもたらされ、この高真空部分が空洞10を生み出すものと考えられる。
【0012】
上述のように、導電性ペースト1中に空洞10が形成されると、この空洞10は、図3(2)に示すように、部品本体7の端部に付与された導電性ペースト1中に持ち込まれることが多く、この場合には、導電性ペースト1を固化させた後であっても、空洞10が残り、この導電性ペースト1によって形成された外部電極の品質を低下させる。より具体的には、外部電極の外観に異常がなくても、外部電極の強度が低下したり、配線基板上への実装のための半田付け時に空洞が破裂して、接続不良を招いたりすることがある。
【0013】
また、部品本体7に付与された導電性ペースト1が焼き付けられる場合には、この焼き付け時の加熱によって、空洞10が膨張し、さらには破裂することもある。
【0014】
上述の問題を解決するには、次のような対策を講じることが考えられる。
【0015】
第1に、部品本体7の端部を定盤2の表面3に接触させた後、部品本体7をペースト膜6から引き上げる際の速度を小さくすることである。この引き上げ速度を大きくするほど、導電性ペースト1の粘性抵抗がより大きくなり、そのため、高真空部分がより生じやすく、また、生じた高真空部分での真空度合いがより高くなりやすく、その結果、空洞10がより生じやすくなるためである。しかしながら、このように、部品本体7の引き上げ速度を小さくすることは、量産性が望まれるチップ状電子部品の製造にとって好ましくない。
【0016】
第2に、部品本体7の端部をペースト膜6内に押し込む際、部品本体7の端部を定盤2の表面3に接触させないようにすることである。これによって、空洞10をもたらす可能性のある高真空部分での真空度合いを低くすることができるからである。しかしながら、このように、それほど厚みのないペースト膜6内に部品本体7の端部を押し込むに際して、部品本体7の端部を定盤2に接触させないように制御することは容易ではない。特に、このように接触させないようにするための制御の困難性は、生産性を高めるため、部品本体7をペースト膜6内に押し込む速度が高くされるほど顕著になる。
【0017】
そこで、この発明の目的は、上述したような問題を解決し得る、チップ状電子部品の製造方法、特に外部電極の形成方法を提供しようとすることである。
【0018】
【課題を解決するための手段】
この発明は、チップ状の部品本体の端部に外部電極を形成する工程を備える、チップ状電子部品の製造方法に向けられる。この製造方法において、外部電極を形成するため、部品本体を用意する工程と、外部電極を形成するための導電性ペーストを用意する工程と、定盤を用意する工程と、定盤の表面上に導電性ペーストからなる所定の厚みのペースト膜を形成する工程と、部品本体の端部を定盤の表面に接触させるまで部品本体の端部をペースト膜内に押し込む工程と、部品本体をペースト膜から引き上げる工程と、部品本体の端部に付与された導電性ペーストを乾燥または硬化させることにより固化させる工程とが実施される。
【0019】
このような構成を備えるチップ状電子部品の製造方法において、前述した技術的課題を解決するため、この発明では、導電性ペーストからなるペースト膜を形成するための定盤の表面が、導電性ペーストとの接触角θが90°≦θ≦180°の条件を満足するように選ばれることを特徴としている。
【0020】
この発明は、導電性ペーストを固化させる工程の後、導電性ペーストを焼き付ける工程がさらに実施される場合、より顕著な効果が発揮される。
【0021】
【発明の実施の形態】
図1は、前述した図2に対応する図であって、この発明の一実施形態によるチップ状電子部品の製造方法に含まれる代表的な工程を順次示す断面図である。
【0022】
まず、図1(1)に示すように、外部電極を形成するための導電性ペースト11が用意される。導電性ペースト11は、定盤12の表面13上に供給され、次いで、ブレード14を、矢印15で示すように、定盤12の表面13と平行な方向に作動させることにより、定盤12の表面13上に導電性ペースト11からなる所定の厚みのペースト膜16が形成される。
【0023】
ここで、定盤12は、たとえばステンレス鋼からなる基材17上にコーティング層18を形成した構造を有していて、定盤12の表面13はコーティング層18の表面によって与えられる。コーティング層18は、導電性ペースト11との接触角θが90°≦θ≦180°の条件を満足する材質から構成され、このような材質として、たとえば、ポリエチレンテレフタレート、ポリ塩化ビニル、ポリテトラフルオロエチレン、ポリエチレン、ポリスチレン、またはポリ酢酸ビニル等が用いられる。
【0024】
コーティング層18を上述のような材質から構成すれば、導電性ペースト11として、たとえば、粒径1〜3μmの銅粉末を60重量%、ガラスフリットを5重量%、ならびに、40重量%のアクリル樹脂、50重量%のターピネオールおよび10重量%のテレピン油からなる有機ビヒクルを35重量%含む組成のものを用いたとき、定盤12の表面13での接触角θを90°〜104°程度とすることができる。
【0025】
なお、図2に示した従来の定盤2のように、ステンレス鋼からなりかつコーティング層を備えない場合には、導電性ペースト1として、上述の組成のものを用いたとき、接触角θは37°〜45°程度となり、90°≦θ≦180°の条件を満足しない。
【0026】
定盤12において、基材17上に形成されるコーティング層18は、マクロ的な厚みを有するもの以外に、撥水処理等の場合のように分子1個レベルの厚さのものであってもよい。
【0027】
また、定盤12の表面13において90°≦θ≦180°の条件を満足するようにするため、図示の実施形態のように、基材17上にコーティング層18を形成するのではなく、90°≦θ≦180°の条件を満足する材料で定盤自体を構成するようにしてもよい。
【0028】
他方、図1(2)に示すように、製造しようとするチップ状電子部品のためのチップ状の部品本体19が用意される。
【0029】
次に、部品本体19の端部を定盤12の表面13に接触させるまで部品本体19の端部が、矢印20で示すように、ペースト膜16内に押し込まれる。
【0030】
次に、図1(3)に示すように、部品本体19が、矢印21で示すように、ペースト膜16から引き上げられる。その結果、部品本体19の端部には、導電性ペースト11が付与される。
【0031】
上述した工程において、定盤12の表面13は、導電性ペースト11との接触角θが90°≦θ≦180°の条件を満足するので、言い換えると、定盤12の表面13に対する導電性ペースト11の濡れ性が悪いため、導電性ペースト11は、部品本体19側をより濡らすように流動する。そのため、導電性ペースト11中に高真空部分が生じにくくなり、また、高真空部分が生じても、そこでの真空度合いを低くすることができるので、部品本体19上に付与された導電性ペースト11中に空洞を生じさせにくくすることができる。
【0032】
次に、部品本体19の端部に付与された導電性ペースト11は、これを外部電極とするため、乾燥工程または熱硬化もしくは光硬化などによる硬化工程が実施され、それによって、固化される。
【0033】
以上のような工程は、部品本体19の他方の端部に対しても実施され、他方の端部にも導電性ペースト11が付与され、次いで固化される。
【0034】
また、導電性ペースト11の組成によっては、外部電極を得るため、これを焼き付ける工程がさらに実施される。
【0035】
次に、この発明による効果を確認するために実施した実験例について説明する。
【0036】
まず、外部電極を形成するための導電性ペーストとして、粒径1〜3μmの銅粉末を60重量%、ガラスフリットを5重量%、ならびに、40重量%のアクリル樹脂、50重量%のターピネオールおよび10重量%のテレピン油からなる有機ビヒクルを35重量%含む組成のものを用意した。
【0037】
他方、外部電極を形成すべきチップ状の部品本体として、積層セラミックコンデンサとなるべき長さ5.7mm、幅5.0mmおよび厚さ3.0mmの部品本体を用意した。
【0038】
また、この発明の実施例として、ステンレス鋼からなる基材上にポリエチレンテレフタレートからなるコーティング層を形成した定盤を用意した。他方、比較例として、コーティング層が形成されないステンレス鋼からなる定盤を用意した。これら定盤の表面粗さは、互いに同一となるようにした。
【0039】
次に、実施例および比較例の各々に係る定盤の表面上に導電性ペーストをそれぞれ供給し、次いで、ブレードを作動させることによって、定盤の表面を基準として0.4mmの厚みとなるように、導電性ペーストからなるペースト膜をそれぞれ形成した。なお、導電性ペースト中に気泡が含まれていると空洞の発生につながるため、導電性ペーストには、予め真空脱泡処理を施しておいた。
【0040】
次に、部品本体の端部を、実施例および比較例の各々に係る定盤の表面に接触させるまで部品本体の端部をペースト膜内に押し込んだ後、部品本体をペースト膜から引き上げ、次いで、部品本体の端部に付与された導電性ペーストを乾燥させることにより固化させた。
【0041】
次に、以上のような工程を、部品本体の他方の端部に対しても実施した。
【0042】
次に、上述のようにして、導電性ペーストが両端部に付与された部品本体を、電気炉内に入れ、850℃の温度で10分間、焼付け処理を行なった。
【0043】
このようにして、両端部に外部電極が形成された部品本体を備える実施例および比較例の各々に係る試料としてのチップ状電子部品について、断面観察を行ない、外部電極中での空洞の発生の有無を評価した。より詳細には、部品本体の各端部に形成された2つの外部電極について断面観察を行ない、少なくとも一方の外部電極において空洞が認められれば、空洞が発生していると評価し、全試料数500個に対する空洞が発生した試料数を求めた。
【0044】
その結果、実施例では、空洞発生数が0個であったのに対し、比較例では、空洞発生数が78個であった。
【0045】
なお、上述した実験例では、実施例において、ポリエチレンテレフタレートからなるコーティング層を形成した定盤を用いたが、ポリエチレンテレフタレート以外に、ポリ塩化ビニル、ポリテトラフルオロエチレン、ポリエチレン、ポリスチレンおよびポリ酢酸ビニルの各々からなるコーティング層を形成した場合であっても、全試料数500個に対して、空洞発生試料数を0〜5個程度に抑え得ることが確認されている。
【0046】
【発明の効果】
以上のように、この発明によれば、チップ状電子部品の製造方法において、チップ状の部品本体の端部に外部電極を形成するにあたって、定盤の表面上に導電性ペーストからなる所定の厚みのペースト膜を形成し、部品本体の端部を上面の表面に接触させるまで部品本体の端部をペースト内に押し込み、次いで、部品本体をペースト膜から引き上げる、各工程が実施されるが、上述の定盤として、導電性ペーストとの接触角θが90°≦θ≦180°の条件を満足する表面を有するものが用いられる。
【0047】
したがって、導電性ペーストと定盤の表面との濡れ性が悪いため、部品本体をペースト膜から引き上げる際、導電性ペーストは部品本体側を濡らすように流動する。そのため、導電性ペースト中に高真空領域が生じにくく、また、たとえ高真空領域が生じても、その真空度合いを低くすることができるので、導電性ペースト中に空洞が発生することを抑制することができる。
【0048】
その結果、良好な品質の外部電極を安定して部品本体の端部に形成することが可能になる。
【0049】
また、空洞の発生を防止するため、部品本体をペースト膜から引き上げる際の速度を低くしたり、部品本体の端部をペースト膜内に押し込む際、部品本体の端部を定盤の表面に接触させないようにしたりする必要がないので、良好な品質の外部電極を形成するため、チップ状電子部品の生産性の低下を招いたり、生産工程上での制御の困難性を招いたりすることはない。
【0050】
この発明において、導電性ペーストを固化させる工程の後、導電性ペーストを焼き付ける工程がさらに実施される場合には、空洞が破裂して外部電極の品質をより深刻に劣化させることがあるので、上述したような空洞発生の抑制効果の意義がより高められる。
【図面の簡単な説明】
【図1】この発明の一実施形態によるチップ状電子部品の製造方法において外部電極を形成するために実施される代表的な工程を順次示す断面図である。
【図2】この発明にとって興味ある従来のチップ状電子部品の製造方法において外部電極を形成するために実施される代表的な工程を順次示す断面図である。
【図3】図2に示した工程を実施したときに生じ得る問題を説明するための断面図である。
【符号の説明】
11 導電性ペースト
12 定盤
13 表面
14 ブレード
16 ペースト膜
18 コーティング層
19 部品本体
θ 接触角
Claims (2)
- チップ状の部品本体の端部に外部電極を形成する工程を備える、チップ状電子部品の製造方法であって、
前記部品本体を用意する工程と、
前記外部電極を形成するための導電性ペーストを用意する工程と、
前記導電性ペーストとの接触角θが90°≦θ≦180°の条件を満足する表面を有する定盤を用意する工程と、
前記定盤の前記表面上に前記導電性ペーストからなる所定の厚みのペースト膜を形成する工程と、
前記部品本体の端部を前記定盤の前記表面に接触させるまで前記部品本体の端部を前記ペースト膜内に押し込む工程と、
前記部品本体を前記ペースト膜から引き上げる工程と、
前記部品本体の端部に付与された前記導電性ペーストを乾燥または硬化させることにより固化させる工程と
を備える、チップ状電子部品の製造方法。 - 前記導電性ペーストを固化させる工程の後、前記導電性ペーストを焼き付ける工程をさらに備える、請求項1に記載のチップ状電子部品の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002184012A JP2004031541A (ja) | 2002-06-25 | 2002-06-25 | チップ状電子部品の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002184012A JP2004031541A (ja) | 2002-06-25 | 2002-06-25 | チップ状電子部品の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004031541A true JP2004031541A (ja) | 2004-01-29 |
Family
ID=31180020
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002184012A Pending JP2004031541A (ja) | 2002-06-25 | 2002-06-25 | チップ状電子部品の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004031541A (ja) |
-
2002
- 2002-06-25 JP JP2002184012A patent/JP2004031541A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3571957B2 (ja) | 導体ペーストおよびセラミック多層基板の製造方法 | |
CN1183815C (zh) | 玻璃陶瓷多层基板的制造方法 | |
JPS63260197A (ja) | 多層回路構造体の製造法 | |
JP2022533642A (ja) | 特注の抵抗を伴う厚膜抵抗器及び製造方法 | |
WO2017108939A1 (en) | Thick-film paste mediated ceramics bonded with metal or metal hybrid foils | |
JP2004047856A (ja) | 導体ペースト及び印刷方法並びにセラミック多層回路基板の製造方法 | |
JP2007207604A (ja) | 導電性ペースト及びその導電性ペーストを用いたセラミック多層回路基板 | |
JP2004031541A (ja) | チップ状電子部品の製造方法 | |
JP4732227B2 (ja) | 導電性ペースト及びその導電性ペーストを用いたセラミック多層回路基板並びにそのセラミック多層回路基板の製造方法 | |
JP2013026507A (ja) | コンデンサおよびその製造方法 | |
JP4352832B2 (ja) | 電子部品の製造方法 | |
WO2022061971A1 (zh) | 绝缘板及其制备方法、层压板及其制备方法、和应用 | |
JP2004288956A (ja) | チップ状電子部品 | |
JP2000244114A (ja) | ビルドアップ多層配線板の製造方法 | |
JP4423025B2 (ja) | 多層基板及びその製造方法 | |
JP2005277058A (ja) | セラミック電子部品の製造方法および導電ペースト | |
JP2004288915A (ja) | ビアホール充填用導電性ペースト及びその導電性ペーストを用いたセラミック多層回路基板 | |
JP4416346B2 (ja) | 回路基板の製造方法 | |
JP4610185B2 (ja) | 配線基板並びにその製造方法 | |
JP2020061391A (ja) | 電子部品への被覆素材の選択的被覆方法および電子部品の製造方法 | |
JP4404366B2 (ja) | 多層セラミック基板の製造方法および多層セラミック基板 | |
JP4298558B2 (ja) | 低温焼成セラミック多層回路基板用導電性ペースト及びその導電性ペーストを用いた低温焼成セラミック多層回路基板 | |
JP2004288449A (ja) | 導電性ペースト及びその導電性ペーストを用いたセラミック多層回路基板 | |
KR20170087183A (ko) | 다층 고전도 인쇄 전자 회로 소재 및 이를 이용한 신축성 임베디드 회로 기판의 제조 방법 | |
JP2014047081A (ja) | セラミックグリーンシートの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050509 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070928 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071016 |
|
A521 | Written amendment |
Effective date: 20071121 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080422 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080612 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090331 |