JP2004023135A - 電流−電圧変換回路および固体撮像素子 - Google Patents
電流−電圧変換回路および固体撮像素子 Download PDFInfo
- Publication number
- JP2004023135A JP2004023135A JP2002171291A JP2002171291A JP2004023135A JP 2004023135 A JP2004023135 A JP 2004023135A JP 2002171291 A JP2002171291 A JP 2002171291A JP 2002171291 A JP2002171291 A JP 2002171291A JP 2004023135 A JP2004023135 A JP 2004023135A
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- constant current
- signal
- conversion circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Amplifiers (AREA)
Abstract
【課題】インピーダンス変換器とオペアンプ部とを有する電流−電圧変換回路において、インピーダンス変換器を改良し、ノイズを抑制する。
【解決手段】インピーダンス変換器１１１をゲート接地ＭＯＳトランジスタＱ３と定電流源Ｉ３、Ｉ４とで構成し、定電流源Ｉ３をＭＯＳトランジスタＱ３のドレインと電源（Ｖｄｄ）の間に接続し、定電流源Ｉ４をＭＯＳトランジスタＱ３のソースとグランド（ＧＮＤ）の間に接続し、電流入力をＭＯＳトランジスタＱ３のソースとし、電流出力をＭＯＳトランジスタＱ３のドレインとした。そして、定電流源Ｉ３、Ｉ４を構成するトランジスタには、相互コンダクタンスがＭＯＳトランジスタＱ３のそれに比べ十分低いトランジスタを使用する。カレントミラーを使用していないため、トランジスタ２つ分の大きなノイズ電流が付加されず、ノイズパワーを抑制できる。
【選択図】 図１
【解決手段】インピーダンス変換器１１１をゲート接地ＭＯＳトランジスタＱ３と定電流源Ｉ３、Ｉ４とで構成し、定電流源Ｉ３をＭＯＳトランジスタＱ３のドレインと電源（Ｖｄｄ）の間に接続し、定電流源Ｉ４をＭＯＳトランジスタＱ３のソースとグランド（ＧＮＤ）の間に接続し、電流入力をＭＯＳトランジスタＱ３のソースとし、電流出力をＭＯＳトランジスタＱ３のドレインとした。そして、定電流源Ｉ３、Ｉ４を構成するトランジスタには、相互コンダクタンスがＭＯＳトランジスタＱ３のそれに比べ十分低いトランジスタを使用する。カレントミラーを使用していないため、トランジスタ２つ分の大きなノイズ電流が付加されず、ノイズパワーを抑制できる。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、電流信号を電圧信号に変換する電流−電圧変換回路に関し、例えば固体撮像素子から出力される画素信号の電流−電圧変換を行う回路に有効な構成に関するものである。
【０００２】
【従来の技術】
近年、従来から普及しているＣＣＤ型イメージセンサの他に、増幅型固体撮像素子（ＣＭＯＳ型イメージセンサ）の開発が活発になされている。
これらのイメージセンサは、いずれも光電変換手段（フォトダイオード；ＰＤ）を設けた複数の単位画素が撮像領域内に２次元配列のアレイ状に配置されたものである。
そして、ＣＣＤ型イメージセンサでは、各単位画素に入射した光をフォトダイオードによって光電変換して信号電荷を生成し、この信号電荷を垂直ＣＣＤ転送レジスタおよび水平ＣＣＤ転送レジスタを介して出力部に設けたフローティングデフュージョン（ＦＤ）部に転送する。そして、このＦＤ部の電位変動をＭＯＳトランジスタによって検出し、これを電気信号に変換、増幅することにより、撮像信号として出力する。
【０００３】
一方、ＣＭＯＳ型イメージセンサでは、各単位画素内にＦＤ部や転送、増幅等の各種ＭＯＳトランジスタを有し、各単位画素に入射した光をフォトダイオードによって光電変換して信号電荷を生成し、この信号電荷を転送トランジスタによってＦＤ部に転送し、このＦＤ部の電位変動を増幅トランジスタによって検出し、これを電気信号に変換、増幅することにより、各画素毎の信号を信号線より出力する。
【０００４】
ところで、この種のＣＭＯＳ型イメージセンサにおいて、各画素からの画素信号を取り出す場合に電圧信号として取り出す方式が一般的であるが、電流信号で取り出す方式のものが開発されている（例えば、「ＩＴＥ Ｔｅｃｈｎｉｃａｌ Ｒｅｐｏｒｔ Ｖｏｌ．２４， Ｎｏ．２７， ｐｐ．１−４， Ｍａｒ．， ２０００」参照）。
図２は、このような電流信号取り出し方式を使用したＣＭＯＳ型イメージセンサの構成例を示す等価回路図であり、１つの画素から素子チップの出力端子までの構成例を示している。
このＣＭＯＳ型イメージセンサは、画素内にフォトダイオードＰＤと５つのＭＯＳトランジスタＭ１〜Ｍ５を設けたものである。
【０００５】
フォトダイオードＰＤは、受光した光の受光量に対応した信号電荷を生成し、蓄積する光電変換手段であり、このフォトダイオードＰＤによって生成、蓄積された信号電荷は、転送トランジスタＭ２の動作によってＦＤ（フローティングデフュージョン）部に転送される。
また、転送選択トランジスタＭ１は、列選択信号及び行選択信号に基づいて転送トランジスタＭ２を選択的に駆動させるものである。また、リセットトランジスタＭ３は、リセット信号に基づいてＦＤ部の電圧を定期的にリセットするものである。
また、増幅トランジスタＭ４は、ＦＤ部がゲートに接続され、このＦＤ部の電圧に応じた電流信号を出力するものである。また、選択トランジスタＭ５は、列選択信号に基づいて増幅トランジスタＭ４からの電流信号を画素外に出力するものである。
【０００６】
そして、このような構成の画素の後段には、各画素列毎にＩＶ変換回路１０およびＣＤＳ回路２０等が設けられている。
ＩＶ変換回路１０は、上述のような構成の画素から出力される電流信号を画素行選択用のトランジスタＭ６を通して入力し、これを電圧信号に変換するものである。
ＣＤＳ回路２０は、ＩＶ変換回路１０から出力された電圧信号の画素信号についてＣＤＳ（相関二重サンプリング）処理を行うものである。なお、ＣＤＳ回路２０では、ＣＤＳ処理して画素信号をさらにゲインコントロールやＡ／Ｄ変換を施されて出力端子Ｏｕｔｐｕｔに出力される。
【０００７】
図３は、上述したＩＶ変換回路１０の構成例を示す等価回路図である。
このＩＶ変換回路１０は、インピーダンス変換器１１とオペアンプ部１２とで構成されている。
インピーダンス変換器１１は、電源ＶｄｄとＧＮＤの間に並列に２つの定電流源Ｉ１、Ｉ２とトランジスタＱ１、Ｑ２の直流回路を接続してカレントミラーを構成したものである。そして、トランジスタＱ１、Ｑ２の共通接続されたゲートに入力端子１１Ａが接続され、定電流源Ｉ２とトランジスタＱ２の接続点から出力端子１１Ｂが引き出されている。
また、オペアンプ部１２は、オペアンプ１２Ａの−入力端子にインピーダンス変換器１１の出力が接続され、オペアンプ１２Ａの＋入力端子に基準電圧が供給されている。また、オペアンプ１２Ａの出力端子は、ＩＶ変換回路１０の出力端子に接続されるとともに、帰還抵抗Ｒを介して−入力端子に接続されている。
【０００８】
このような構成において、インピーダンス変換器１１の入力は、ダイオード接続のトランジスタＱ１により、低インピーダンス入力となっている。このため増幅トランジスタＭ４のゲート電圧の変化（信号）が増幅トランジスタＭ４のｇｍ（相互コンダクタンス）により電流信号ｉｉに変換され、インピーダンス変換器１１に流入する。
一方、インピーダンス変換器１１のカレントミラーの作用により、入力電流信号ｉｉは出力電流ｉｏとして高出力インピーダンスで出力される。
なお、付け加えるならば、トランジスタＱ１、Ｑ２のパターン（Ｗ／Ｌ）を等しくすれば、ｉｉ＝ｉｏとなるのは自明である。また、定電流源Ｉ１を必要とする理由は、トランジスタＱ１のｇｍをトランジスタＭ４のｇｍに比べ十分高くして、インピーダンス変換器１１の入力インピーダンスを低く押さえるためである。一方、定電流源Ｉ２の作用は、オペアンプ１２Ａへのオフセット電流を低減させる効果を持つ。
【０００９】
【発明が解決しようとする課題】
しかしながら、上記従来のＩＶ変換回路では、電流ノイズが大きいという課題がある。
ここで、トランジスタＭ４、Ｑ１、Ｑ２のｇｍをｇｍＭ４、ｇｍＱ１、ｇｍＱ２とし、定電流源Ｉ１、Ｉ２がｇｍＩ１、ｇｍＩ２なるトランジスタで構成されているとする。さらに仮定として、
ｇｍＱ１＝ｇｍＱ２
ｇｍＱ１＞＞ｇｍＭ１
が成り立つものとすると、出力電流ｉｏに含まれるノイズパワーＰｎは、
Ｐｎ＝（８／３）ｋＴ（ｇｍＭ４＋ｇｍＱ１＋ｇｍＱ２＋ｇｍＩ１＋ｇｍＩ２） となる。
【００１０】
また、定電流源Ｉ１、Ｉ２を注意深く設計（例えば低ｇｍのトランジスタを使用）するならば、出力電流ｉｏに含まれるノイズパワーＰｎは、トランジスタＱ１、Ｑ２によるノイズ成分
（８／３）ｋＴ（ｇｍＱ１＋ｇｍＱ２）
が支配することになる。
先に述べたように、インピーダンス変換器１１の低入力インピーダンスのためｇｍＱ１を低く設計できず、このインピーダンス変換器１１がノイズを多く発生させる要因となる。
【００１１】
そこで本発明の目的は、上記従来例の構成によるインピーダンス変換器を改良し、ノイズの少ない電流−電圧変換回路および固体撮像素子を提供することにある。
【００１２】
【課題を解決するための手段】
本発明は前記目的を達成するため、入力電流のインピーダンス変換を行うインピーダンス変換器と、前記インピーダンス変換器からの出力電流を電圧出力に変換するオペアンプ部とを有する電流−電圧変換回路において、前記インピーダンス変換器は、第１の基準電位と第２の基準電位との間に第１の定電流源、ゲート接地トランジスタ、および第２の定電流源を直列接続し、前記第１の定電流源とゲート接地トランジスタとの接続点に前記入力電流の入力端子を設け、前記ゲート接地トランジスタと第２の定電流源との接続点に前記オペアンプ部への出力端子を設けたことを特徴とする。
【００１３】
また本発明は、複数の画素で得られる画素信号を電流信号として出力する撮像画素部と、前記撮像画素部から出力される電流信号を電圧信号に変換する電流−電圧変換回路と、前記電流−電圧変換回路によって電圧信号に変換された画素信号を信号処理する信号処理回路とを有する固体撮像素子において、前記電流−電圧変換回路は、入力電流のインピーダンス変換を行うインピーダンス変換器と、前記インピーダンス変換器からの出力電流を電圧出力に変換するオペアンプ部とを有し、前記インピーダンス変換器は、第１の基準電位と第２の基準電位との間に第１の定電流源、ゲート接地トランジスタ、および第２の定電流源を直列接続し、前記第１の定電流源とゲート接地トランジスタとの接続点に前記入力電流の入力端子を設け、前記ゲート接地トランジスタと第２の定電流源との接続点に前記オペアンプ部への出力端子を設けたことを特徴とする。
【００１４】
本発明の電流−電圧変換回路では、入力電流のインピーダンス変換を行うインピーダンス変換器が第１の定電流源、ゲート接地トランジスタ、および第２の定電流源を直列接続した構成を有し、カレントミラー回路を用いずにインピーダンス変換を行うことから、トランジスタの相互コンダクタンスによって支配的な影響を受けるノイズパワーを１つのゲート接地トランジスタを用いる構成によって減少でき、電流−電圧変換に伴うノイズを有効に抑制することが可能である。
【００１５】
また、本発明の固体撮像素子では、撮像画素部から出力される電流信号を電圧信号に変換する電流−電圧変換回路において、入力電流のインピーダンス変換を行うインピーダンス変換器が第１の定電流源、ゲート接地トランジスタ、および第２の定電流源を直列接続した構成を有し、カレントミラー回路を用いずにインピーダンス変換を行うことから、トランジスタの相互コンダクタンスによって支配的な影響を受けるノイズパワーを１つのゲート接地トランジスタを用いる構成によって減少でき、電流−電圧変換に伴うノイズを有効に抑制することが可能であることから、ノイズの少ない撮像信号を出力することが可能である。
【００１６】
【発明の実施の形態】
以下、本発明による電流−電圧変換回路路および固体撮像素の実施の形態例について説明する。
図１は、本発明の実施の形態による電流−電圧変換回路の構成を示す等価回路図である。
本実施の形態による電流−電圧変換回路は、例えば図２に示した増幅型固体撮像素子（ＣＭＯＳイメージセンサ）の出力段に設けられるＩＶ変換回路に適用したものであり、電流入出力型のインピーダンス変換器１１１と電流入力型のオペアンプ部１１２から構成されている。
【００１７】
そして、インピーダンス変換器１１１は、電源Ｖｄｄ（第１の基準電位）とグランドＧＮＤ（第２の基準電位）の間に、定電流源Ｉ３（第１の定電流源）、ＭＯＳトランジスタＱ３（ゲート接地トランジスタ）、定電流源Ｉ４（第２の定電流源）を直列に接続しており、ＭＯＳトランジスタＱ３は、ゲートが直流電圧源Ｖｓを介してグランドＧＮＤに接続されたゲート接地型回路となっている。
また、ＭＯＳトランジスタＱ３と定電流源Ｉ４との間に入力端子１１１Ａが設けられ、定電流源Ｉ４とＭＯＳトランジスタＱ３との間に出力端子１１１Ｂが設けられている。なお、定電流源Ｉ３、Ｉ４は、それぞれＭＯＳトランジスタ（図示せず）を用いた一般的な定電流回路であり、これら定電流源Ｉ３、Ｉ４のトランジスタは中間のＭＯＳトランジスタＱ３に比べ十分低い相互コンダクタンスを有するものとする。
一方、オペアンプ部１１２は、図３に示した従来例と同様の構成を有し、オペアンプ１１２Ａの−入力端子にインピーダンス変換器１１１の出力が接続され、オペアンプ１１２Ａの＋入力端子に基準電圧が供給されている。また、オペアンプ１１２Ａの出力端子は、ＩＶ変換回路の出力端子に接続されるとともに、帰還抵抗Ｒを介して−入力端子に接続されている。
【００１８】
以下、本実施の形態例によるＩＶ変換回路における動作を図３に示す従来例と対比して説明する。
上述したように、本実施の形態例によるＩＶ変換回路は、インピーダンス変換器１１１をゲート接地ＭＯＳトランジスタＱ３と定電流源Ｉ３、Ｉ４とで構成し、定電流源Ｉ３をＭＯＳトランジスタＱ３のドレインと電源（Ｖｄｄ）の間に接続し、定電流源Ｉ４をＭＯＳトランジスタＱ３のソースとグランド（ＧＮＤ）の間に接続し、電流入力（入力端子１１１Ａ）をＭＯＳトランジスタＱ３のソースとし、電流出力（出力端子１１１Ｂ）をＭＯＳトランジスタＱ３のドレインとしたものである。
そして、この構成で重要な点は、定電流源Ｉ３、Ｉ４を構成するトランジスタに、相互コンダクタンスがＭＯＳトランジスタＱ３のそれに比べ十分低いトランジスタを使用することにある。
【００１９】
図３に示す従来例でノイズが大きい原因は、まず第一に低入力インピーダンスを実現するためのダイオード接続のトランジスタＱ１のｇｍが高く、このため大きなノイズ電流が発生する点である。
また、第二に、トランジスタＱ１、Ｑ２でカレントミラーを構成しているため、出力電流ｉｏを入力電流ｉｉと同程度にするためには、トランジスタＱ２のｇｍもトランジスタＱ１と同程度に高く設計する必要が生じ、出力電流ｉｏにトランジスタＱ２の大きなノイズ電流が加わることとなる点である。
【００２０】
図１に示す本実施の形態例による回路は、この点を改良したものである。
まず、本実施の形態例による回路では、低入力インピーダンスを実現するために、ゲート接地のトランジスタＱ３を使用している。そして、低入力インピーダンスを実現するためには、やはりトランジスタＱ３のｇｍを高く設定する必要があり、この点は図３に示す従来例を同様であるが、本実施の形態例による回路では、カレントミラーを使用していないため、図３のトランジスタＱ２のような大きなノイズ電流が付加されることはない。
【００２１】
したがって、本実施の形態による回路では、出力電流ｉｏに含まれる電流ノイズのパワーＰｎは、
Ｐｎ＝（８／３）ｋＴ（ｇｍＭ４＋ｇｍＱ３＋ｇｍＩ３＋ｇｍＩ４）
となる。
ただし、ｇｍＱ３はトランジスタＱ３の相互コンダクタンスであり、ｇｍＩ３、ｇｍＩ４は電流源Ｉ３、Ｉ４を構成するトランジスタの相互コンダクタンスであるものとする。
【００２２】
また、従来例と同様に、
ｇｍＱ３＞＞ｇｍＭ１
が成り立つものとし、電流源Ｉ３、Ｉ４に低ｇｍのトランジスタを使用するならば、出力電流ｉｏに含まれるノイズパワーＰｎはトランジスタＱ３によるノイズ成分
（８／３）ｋＴｇｍＱ３
が支配することになる。
この結果、本実施の形態例による回路では、上記従来例に比べて、およそ３ｄＢの電流ノイズを低減することが可能である。
【００２３】
なお、以上の説明では、電流−電圧変換回路の単体の構成について説明したが、これを図２に示すような電流出力型の撮像画素部を有するＣＭＯＳイメージセンサ等の固体撮像素子に設けられるＩＶ変換回路に適用することにより、この種の固体撮像素子における撮像信号の低ノイズ化を図ることが可能である。したがって、このような電流−電圧変換回路を用いた固体撮像素子についても本発明に含まれるものである。
また、固体撮像素子の構成としては、図２に示す各画素に５つのトランジスタを設けたものに限らず、例えば画素毎に３つのトランジスタを設けたものや、４つのトランジスタを設けたものについても同様に適用できるものである。
また、本発明は、このような固体撮像素子用の電流−電圧変換回路に限定されるものではなく、種々の回路に搭載される電流−電圧変換回路に広く適用することが可能である。
【００２４】
【発明の効果】
以上説明したように本発明の電流−電圧変換回路によれば、入力電流のインピーダンス変換を行うインピーダンス変換器が第１の定電流源、ゲート接地トランジスタ、および第２の定電流源を直列接続した構成を有し、カレントミラー回路を用いずにインピーダンス変換を行うことから、トランジスタの相互コンダクタンスによって支配的な影響を受けるノイズパワーを１つのゲート接地トランジスタを用いる構成によって減少でき、電流−電圧変換に伴うノイズを有効に抑制することができる効果がある。
【００２５】
また、本発明の固体撮像素子によれば、撮像画素部から出力される電流信号を電圧信号に変換する電流−電圧変換回路において、入力電流のインピーダンス変換を行うインピーダンス変換器が第１の定電流源、ゲート接地トランジスタ、および第２の定電流源を直列接続した構成を有し、カレントミラー回路を用いずにインピーダンス変換を行うことから、トランジスタの相互コンダクタンスによって支配的な影響を受けるノイズパワーを１つのゲート接地トランジスタを用いる構成によって減少でき、電流−電圧変換に伴うノイズを有効に抑制することができるので、ノイズの少ない撮像信号を出力するできる効果がある。
【図面の簡単な説明】
【図１】本発明の実施の形態例による電流−電圧変換回路の構成を示す等価回路図である。
【図２】撮像画素部からの画素信号に電流出力方式を用いた固体撮像素子の一例を示す等価回路図である。
【図３】従来例による電流−電圧変換回路の構成を示す等価回路図である。
【符号の説明】
１１１……インピーダンス変換器、１１１Ａ……入力端子、１１１Ｂ……出力端子、１１２……オペアンプ部、１１２Ａ……オペアンプ、Ｑ３……ＭＯＳトランジスタ、Ｉ３、Ｉ４……定電流源。
【発明の属する技術分野】
本発明は、電流信号を電圧信号に変換する電流−電圧変換回路に関し、例えば固体撮像素子から出力される画素信号の電流−電圧変換を行う回路に有効な構成に関するものである。
【０００２】
【従来の技術】
近年、従来から普及しているＣＣＤ型イメージセンサの他に、増幅型固体撮像素子（ＣＭＯＳ型イメージセンサ）の開発が活発になされている。
これらのイメージセンサは、いずれも光電変換手段（フォトダイオード；ＰＤ）を設けた複数の単位画素が撮像領域内に２次元配列のアレイ状に配置されたものである。
そして、ＣＣＤ型イメージセンサでは、各単位画素に入射した光をフォトダイオードによって光電変換して信号電荷を生成し、この信号電荷を垂直ＣＣＤ転送レジスタおよび水平ＣＣＤ転送レジスタを介して出力部に設けたフローティングデフュージョン（ＦＤ）部に転送する。そして、このＦＤ部の電位変動をＭＯＳトランジスタによって検出し、これを電気信号に変換、増幅することにより、撮像信号として出力する。
【０００３】
一方、ＣＭＯＳ型イメージセンサでは、各単位画素内にＦＤ部や転送、増幅等の各種ＭＯＳトランジスタを有し、各単位画素に入射した光をフォトダイオードによって光電変換して信号電荷を生成し、この信号電荷を転送トランジスタによってＦＤ部に転送し、このＦＤ部の電位変動を増幅トランジスタによって検出し、これを電気信号に変換、増幅することにより、各画素毎の信号を信号線より出力する。
【０００４】
ところで、この種のＣＭＯＳ型イメージセンサにおいて、各画素からの画素信号を取り出す場合に電圧信号として取り出す方式が一般的であるが、電流信号で取り出す方式のものが開発されている（例えば、「ＩＴＥ Ｔｅｃｈｎｉｃａｌ Ｒｅｐｏｒｔ Ｖｏｌ．２４， Ｎｏ．２７， ｐｐ．１−４， Ｍａｒ．， ２０００」参照）。
図２は、このような電流信号取り出し方式を使用したＣＭＯＳ型イメージセンサの構成例を示す等価回路図であり、１つの画素から素子チップの出力端子までの構成例を示している。
このＣＭＯＳ型イメージセンサは、画素内にフォトダイオードＰＤと５つのＭＯＳトランジスタＭ１〜Ｍ５を設けたものである。
【０００５】
フォトダイオードＰＤは、受光した光の受光量に対応した信号電荷を生成し、蓄積する光電変換手段であり、このフォトダイオードＰＤによって生成、蓄積された信号電荷は、転送トランジスタＭ２の動作によってＦＤ（フローティングデフュージョン）部に転送される。
また、転送選択トランジスタＭ１は、列選択信号及び行選択信号に基づいて転送トランジスタＭ２を選択的に駆動させるものである。また、リセットトランジスタＭ３は、リセット信号に基づいてＦＤ部の電圧を定期的にリセットするものである。
また、増幅トランジスタＭ４は、ＦＤ部がゲートに接続され、このＦＤ部の電圧に応じた電流信号を出力するものである。また、選択トランジスタＭ５は、列選択信号に基づいて増幅トランジスタＭ４からの電流信号を画素外に出力するものである。
【０００６】
そして、このような構成の画素の後段には、各画素列毎にＩＶ変換回路１０およびＣＤＳ回路２０等が設けられている。
ＩＶ変換回路１０は、上述のような構成の画素から出力される電流信号を画素行選択用のトランジスタＭ６を通して入力し、これを電圧信号に変換するものである。
ＣＤＳ回路２０は、ＩＶ変換回路１０から出力された電圧信号の画素信号についてＣＤＳ（相関二重サンプリング）処理を行うものである。なお、ＣＤＳ回路２０では、ＣＤＳ処理して画素信号をさらにゲインコントロールやＡ／Ｄ変換を施されて出力端子Ｏｕｔｐｕｔに出力される。
【０００７】
図３は、上述したＩＶ変換回路１０の構成例を示す等価回路図である。
このＩＶ変換回路１０は、インピーダンス変換器１１とオペアンプ部１２とで構成されている。
インピーダンス変換器１１は、電源ＶｄｄとＧＮＤの間に並列に２つの定電流源Ｉ１、Ｉ２とトランジスタＱ１、Ｑ２の直流回路を接続してカレントミラーを構成したものである。そして、トランジスタＱ１、Ｑ２の共通接続されたゲートに入力端子１１Ａが接続され、定電流源Ｉ２とトランジスタＱ２の接続点から出力端子１１Ｂが引き出されている。
また、オペアンプ部１２は、オペアンプ１２Ａの−入力端子にインピーダンス変換器１１の出力が接続され、オペアンプ１２Ａの＋入力端子に基準電圧が供給されている。また、オペアンプ１２Ａの出力端子は、ＩＶ変換回路１０の出力端子に接続されるとともに、帰還抵抗Ｒを介して−入力端子に接続されている。
【０００８】
このような構成において、インピーダンス変換器１１の入力は、ダイオード接続のトランジスタＱ１により、低インピーダンス入力となっている。このため増幅トランジスタＭ４のゲート電圧の変化（信号）が増幅トランジスタＭ４のｇｍ（相互コンダクタンス）により電流信号ｉｉに変換され、インピーダンス変換器１１に流入する。
一方、インピーダンス変換器１１のカレントミラーの作用により、入力電流信号ｉｉは出力電流ｉｏとして高出力インピーダンスで出力される。
なお、付け加えるならば、トランジスタＱ１、Ｑ２のパターン（Ｗ／Ｌ）を等しくすれば、ｉｉ＝ｉｏとなるのは自明である。また、定電流源Ｉ１を必要とする理由は、トランジスタＱ１のｇｍをトランジスタＭ４のｇｍに比べ十分高くして、インピーダンス変換器１１の入力インピーダンスを低く押さえるためである。一方、定電流源Ｉ２の作用は、オペアンプ１２Ａへのオフセット電流を低減させる効果を持つ。
【０００９】
【発明が解決しようとする課題】
しかしながら、上記従来のＩＶ変換回路では、電流ノイズが大きいという課題がある。
ここで、トランジスタＭ４、Ｑ１、Ｑ２のｇｍをｇｍＭ４、ｇｍＱ１、ｇｍＱ２とし、定電流源Ｉ１、Ｉ２がｇｍＩ１、ｇｍＩ２なるトランジスタで構成されているとする。さらに仮定として、
ｇｍＱ１＝ｇｍＱ２
ｇｍＱ１＞＞ｇｍＭ１
が成り立つものとすると、出力電流ｉｏに含まれるノイズパワーＰｎは、
Ｐｎ＝（８／３）ｋＴ（ｇｍＭ４＋ｇｍＱ１＋ｇｍＱ２＋ｇｍＩ１＋ｇｍＩ２） となる。
【００１０】
また、定電流源Ｉ１、Ｉ２を注意深く設計（例えば低ｇｍのトランジスタを使用）するならば、出力電流ｉｏに含まれるノイズパワーＰｎは、トランジスタＱ１、Ｑ２によるノイズ成分
（８／３）ｋＴ（ｇｍＱ１＋ｇｍＱ２）
が支配することになる。
先に述べたように、インピーダンス変換器１１の低入力インピーダンスのためｇｍＱ１を低く設計できず、このインピーダンス変換器１１がノイズを多く発生させる要因となる。
【００１１】
そこで本発明の目的は、上記従来例の構成によるインピーダンス変換器を改良し、ノイズの少ない電流−電圧変換回路および固体撮像素子を提供することにある。
【００１２】
【課題を解決するための手段】
本発明は前記目的を達成するため、入力電流のインピーダンス変換を行うインピーダンス変換器と、前記インピーダンス変換器からの出力電流を電圧出力に変換するオペアンプ部とを有する電流−電圧変換回路において、前記インピーダンス変換器は、第１の基準電位と第２の基準電位との間に第１の定電流源、ゲート接地トランジスタ、および第２の定電流源を直列接続し、前記第１の定電流源とゲート接地トランジスタとの接続点に前記入力電流の入力端子を設け、前記ゲート接地トランジスタと第２の定電流源との接続点に前記オペアンプ部への出力端子を設けたことを特徴とする。
【００１３】
また本発明は、複数の画素で得られる画素信号を電流信号として出力する撮像画素部と、前記撮像画素部から出力される電流信号を電圧信号に変換する電流−電圧変換回路と、前記電流−電圧変換回路によって電圧信号に変換された画素信号を信号処理する信号処理回路とを有する固体撮像素子において、前記電流−電圧変換回路は、入力電流のインピーダンス変換を行うインピーダンス変換器と、前記インピーダンス変換器からの出力電流を電圧出力に変換するオペアンプ部とを有し、前記インピーダンス変換器は、第１の基準電位と第２の基準電位との間に第１の定電流源、ゲート接地トランジスタ、および第２の定電流源を直列接続し、前記第１の定電流源とゲート接地トランジスタとの接続点に前記入力電流の入力端子を設け、前記ゲート接地トランジスタと第２の定電流源との接続点に前記オペアンプ部への出力端子を設けたことを特徴とする。
【００１４】
本発明の電流−電圧変換回路では、入力電流のインピーダンス変換を行うインピーダンス変換器が第１の定電流源、ゲート接地トランジスタ、および第２の定電流源を直列接続した構成を有し、カレントミラー回路を用いずにインピーダンス変換を行うことから、トランジスタの相互コンダクタンスによって支配的な影響を受けるノイズパワーを１つのゲート接地トランジスタを用いる構成によって減少でき、電流−電圧変換に伴うノイズを有効に抑制することが可能である。
【００１５】
また、本発明の固体撮像素子では、撮像画素部から出力される電流信号を電圧信号に変換する電流−電圧変換回路において、入力電流のインピーダンス変換を行うインピーダンス変換器が第１の定電流源、ゲート接地トランジスタ、および第２の定電流源を直列接続した構成を有し、カレントミラー回路を用いずにインピーダンス変換を行うことから、トランジスタの相互コンダクタンスによって支配的な影響を受けるノイズパワーを１つのゲート接地トランジスタを用いる構成によって減少でき、電流−電圧変換に伴うノイズを有効に抑制することが可能であることから、ノイズの少ない撮像信号を出力することが可能である。
【００１６】
【発明の実施の形態】
以下、本発明による電流−電圧変換回路路および固体撮像素の実施の形態例について説明する。
図１は、本発明の実施の形態による電流−電圧変換回路の構成を示す等価回路図である。
本実施の形態による電流−電圧変換回路は、例えば図２に示した増幅型固体撮像素子（ＣＭＯＳイメージセンサ）の出力段に設けられるＩＶ変換回路に適用したものであり、電流入出力型のインピーダンス変換器１１１と電流入力型のオペアンプ部１１２から構成されている。
【００１７】
そして、インピーダンス変換器１１１は、電源Ｖｄｄ（第１の基準電位）とグランドＧＮＤ（第２の基準電位）の間に、定電流源Ｉ３（第１の定電流源）、ＭＯＳトランジスタＱ３（ゲート接地トランジスタ）、定電流源Ｉ４（第２の定電流源）を直列に接続しており、ＭＯＳトランジスタＱ３は、ゲートが直流電圧源Ｖｓを介してグランドＧＮＤに接続されたゲート接地型回路となっている。
また、ＭＯＳトランジスタＱ３と定電流源Ｉ４との間に入力端子１１１Ａが設けられ、定電流源Ｉ４とＭＯＳトランジスタＱ３との間に出力端子１１１Ｂが設けられている。なお、定電流源Ｉ３、Ｉ４は、それぞれＭＯＳトランジスタ（図示せず）を用いた一般的な定電流回路であり、これら定電流源Ｉ３、Ｉ４のトランジスタは中間のＭＯＳトランジスタＱ３に比べ十分低い相互コンダクタンスを有するものとする。
一方、オペアンプ部１１２は、図３に示した従来例と同様の構成を有し、オペアンプ１１２Ａの−入力端子にインピーダンス変換器１１１の出力が接続され、オペアンプ１１２Ａの＋入力端子に基準電圧が供給されている。また、オペアンプ１１２Ａの出力端子は、ＩＶ変換回路の出力端子に接続されるとともに、帰還抵抗Ｒを介して−入力端子に接続されている。
【００１８】
以下、本実施の形態例によるＩＶ変換回路における動作を図３に示す従来例と対比して説明する。
上述したように、本実施の形態例によるＩＶ変換回路は、インピーダンス変換器１１１をゲート接地ＭＯＳトランジスタＱ３と定電流源Ｉ３、Ｉ４とで構成し、定電流源Ｉ３をＭＯＳトランジスタＱ３のドレインと電源（Ｖｄｄ）の間に接続し、定電流源Ｉ４をＭＯＳトランジスタＱ３のソースとグランド（ＧＮＤ）の間に接続し、電流入力（入力端子１１１Ａ）をＭＯＳトランジスタＱ３のソースとし、電流出力（出力端子１１１Ｂ）をＭＯＳトランジスタＱ３のドレインとしたものである。
そして、この構成で重要な点は、定電流源Ｉ３、Ｉ４を構成するトランジスタに、相互コンダクタンスがＭＯＳトランジスタＱ３のそれに比べ十分低いトランジスタを使用することにある。
【００１９】
図３に示す従来例でノイズが大きい原因は、まず第一に低入力インピーダンスを実現するためのダイオード接続のトランジスタＱ１のｇｍが高く、このため大きなノイズ電流が発生する点である。
また、第二に、トランジスタＱ１、Ｑ２でカレントミラーを構成しているため、出力電流ｉｏを入力電流ｉｉと同程度にするためには、トランジスタＱ２のｇｍもトランジスタＱ１と同程度に高く設計する必要が生じ、出力電流ｉｏにトランジスタＱ２の大きなノイズ電流が加わることとなる点である。
【００２０】
図１に示す本実施の形態例による回路は、この点を改良したものである。
まず、本実施の形態例による回路では、低入力インピーダンスを実現するために、ゲート接地のトランジスタＱ３を使用している。そして、低入力インピーダンスを実現するためには、やはりトランジスタＱ３のｇｍを高く設定する必要があり、この点は図３に示す従来例を同様であるが、本実施の形態例による回路では、カレントミラーを使用していないため、図３のトランジスタＱ２のような大きなノイズ電流が付加されることはない。
【００２１】
したがって、本実施の形態による回路では、出力電流ｉｏに含まれる電流ノイズのパワーＰｎは、
Ｐｎ＝（８／３）ｋＴ（ｇｍＭ４＋ｇｍＱ３＋ｇｍＩ３＋ｇｍＩ４）
となる。
ただし、ｇｍＱ３はトランジスタＱ３の相互コンダクタンスであり、ｇｍＩ３、ｇｍＩ４は電流源Ｉ３、Ｉ４を構成するトランジスタの相互コンダクタンスであるものとする。
【００２２】
また、従来例と同様に、
ｇｍＱ３＞＞ｇｍＭ１
が成り立つものとし、電流源Ｉ３、Ｉ４に低ｇｍのトランジスタを使用するならば、出力電流ｉｏに含まれるノイズパワーＰｎはトランジスタＱ３によるノイズ成分
（８／３）ｋＴｇｍＱ３
が支配することになる。
この結果、本実施の形態例による回路では、上記従来例に比べて、およそ３ｄＢの電流ノイズを低減することが可能である。
【００２３】
なお、以上の説明では、電流−電圧変換回路の単体の構成について説明したが、これを図２に示すような電流出力型の撮像画素部を有するＣＭＯＳイメージセンサ等の固体撮像素子に設けられるＩＶ変換回路に適用することにより、この種の固体撮像素子における撮像信号の低ノイズ化を図ることが可能である。したがって、このような電流−電圧変換回路を用いた固体撮像素子についても本発明に含まれるものである。
また、固体撮像素子の構成としては、図２に示す各画素に５つのトランジスタを設けたものに限らず、例えば画素毎に３つのトランジスタを設けたものや、４つのトランジスタを設けたものについても同様に適用できるものである。
また、本発明は、このような固体撮像素子用の電流−電圧変換回路に限定されるものではなく、種々の回路に搭載される電流−電圧変換回路に広く適用することが可能である。
【００２４】
【発明の効果】
以上説明したように本発明の電流−電圧変換回路によれば、入力電流のインピーダンス変換を行うインピーダンス変換器が第１の定電流源、ゲート接地トランジスタ、および第２の定電流源を直列接続した構成を有し、カレントミラー回路を用いずにインピーダンス変換を行うことから、トランジスタの相互コンダクタンスによって支配的な影響を受けるノイズパワーを１つのゲート接地トランジスタを用いる構成によって減少でき、電流−電圧変換に伴うノイズを有効に抑制することができる効果がある。
【００２５】
また、本発明の固体撮像素子によれば、撮像画素部から出力される電流信号を電圧信号に変換する電流−電圧変換回路において、入力電流のインピーダンス変換を行うインピーダンス変換器が第１の定電流源、ゲート接地トランジスタ、および第２の定電流源を直列接続した構成を有し、カレントミラー回路を用いずにインピーダンス変換を行うことから、トランジスタの相互コンダクタンスによって支配的な影響を受けるノイズパワーを１つのゲート接地トランジスタを用いる構成によって減少でき、電流−電圧変換に伴うノイズを有効に抑制することができるので、ノイズの少ない撮像信号を出力するできる効果がある。
【図面の簡単な説明】
【図１】本発明の実施の形態例による電流−電圧変換回路の構成を示す等価回路図である。
【図２】撮像画素部からの画素信号に電流出力方式を用いた固体撮像素子の一例を示す等価回路図である。
【図３】従来例による電流−電圧変換回路の構成を示す等価回路図である。
【符号の説明】
１１１……インピーダンス変換器、１１１Ａ……入力端子、１１１Ｂ……出力端子、１１２……オペアンプ部、１１２Ａ……オペアンプ、Ｑ３……ＭＯＳトランジスタ、Ｉ３、Ｉ４……定電流源。
Claims (6)
- 入力電流のインピーダンス変換を行うインピーダンス変換器と、前記インピーダンス変換器からの出力電流を電圧出力に変換するオペアンプ部とを有する電流−電圧変換回路において、
前記インピーダンス変換器は、第１の基準電位と第２の基準電位との間に第１の定電流源、ゲート接地トランジスタ、および第２の定電流源を直列接続し、前記第１の定電流源とゲート接地トランジスタとの接続点に前記入力電流の入力端子を設け、前記ゲート接地トランジスタと第２の定電流源との接続点に前記オペアンプ部への出力端子を設けた、
ことを特徴とする電流−電圧変換回路。 - 前記インピーダンス変換器の第１の定電流源および第２の定電流源を構成するトランジスタが、前記ゲート接地トランジスタの相互コンダクタンスに比較して十分低い相互コンダクタンスを有していることを特徴とする請求項１記載の電流−電圧変換回路。
- 前記第１の基準電位は電源電位、前記第２の基準電位はグランド電位であり、前記ゲート接地トランジスタは、ドレインが第１の定電流源が接続され、ソースが第１の定電流源が接続されたＰチャネルＭＯＳトランジスタであることを特徴とする請求項１記載の電流−電圧変換回路。
- 複数の画素で得られる画素信号を電流信号として出力する撮像画素部と、前記撮像画素部から出力される電流信号を電圧信号に変換する電流−電圧変換回路と、前記電流−電圧変換回路によって電圧信号に変換された画素信号を信号処理する信号処理回路とを有する固体撮像素子において、
前記電流−電圧変換回路は、入力電流のインピーダンス変換を行うインピーダンス変換器と、前記インピーダンス変換器からの出力電流を電圧出力に変換するオペアンプ部とを有し、
前記インピーダンス変換器は、第１の基準電位と第２の基準電位との間に第１の定電流源、ゲート接地トランジスタ、および第２の定電流源を直列接続し、前記第１の定電流源とゲート接地トランジスタとの接続点に前記入力電流の入力端子を設け、前記ゲート接地トランジスタと第２の定電流源との接続点に前記オペアンプ部への出力端子を設けた、
ことを特徴とする固体撮像素子。 - 前記インピーダンス変換器の第１の定電流源および第２の定電流源を構成するトランジスタが、前記ゲート接地トランジスタの相互コンダクタンスに比較して十分低い相互コンダクタンスを有していることを特徴とする請求項４記載の固体撮像素子。
- 前記撮像画素部の各画素毎に、受光量に応じた信号電荷を生成する光電変換素子と、前記光電変換素子で生成した信号電荷をフローティングデフュージョン部に転送する転送トランジスタと、前記フローティングデフュージョン部の電圧変動に応じた電流信号を出力信号線に出力する増幅トランジスタと、前記フローティングデフュージョン部をリセットするリセットトランジスタとを有することを特徴とする請求項４記載の固体撮像素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002171291A JP4264621B2 (ja) | 2002-06-12 | 2002-06-12 | 電流−電圧変換回路および固体撮像素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002171291A JP4264621B2 (ja) | 2002-06-12 | 2002-06-12 | 電流−電圧変換回路および固体撮像素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004023135A true JP2004023135A (ja) | 2004-01-22 |
| JP4264621B2 JP4264621B2 (ja) | 2009-05-20 |
Family
ID=31171193
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002171291A Expired - Fee Related JP4264621B2 (ja) | 2002-06-12 | 2002-06-12 | 電流−電圧変換回路および固体撮像素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4264621B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013126174A (ja) * | 2011-12-15 | 2013-06-24 | Canon Inc | 電子回路 |
| US9356585B2 (en) | 2011-12-15 | 2016-05-31 | Canon Kabushiki Kaisha | Image pickup device |
| US9609249B2 (en) | 2013-12-11 | 2017-03-28 | Sony Corporation | Solid-state imaging device, imaging apparatus, and electronic apparatus with negative feedback circuit |
| WO2017056146A1 (ja) * | 2015-09-28 | 2017-04-06 | オリンパス株式会社 | 信号伝送回路および内視鏡システム |
| CN113890552A (zh) * | 2021-11-12 | 2022-01-04 | 四川创安微电子有限公司 | 图像传感器像素电源噪声抵消装置及抵消方法 |
-
2002
- 2002-06-12 JP JP2002171291A patent/JP4264621B2/ja not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013126174A (ja) * | 2011-12-15 | 2013-06-24 | Canon Inc | 電子回路 |
| US9276021B2 (en) | 2011-12-15 | 2016-03-01 | Canon Kabushiki Kaisha | Electronic device including current sources and amplifiers |
| US9356585B2 (en) | 2011-12-15 | 2016-05-31 | Canon Kabushiki Kaisha | Image pickup device |
| US9609249B2 (en) | 2013-12-11 | 2017-03-28 | Sony Corporation | Solid-state imaging device, imaging apparatus, and electronic apparatus with negative feedback circuit |
| WO2017056146A1 (ja) * | 2015-09-28 | 2017-04-06 | オリンパス株式会社 | 信号伝送回路および内視鏡システム |
| US20180153374A1 (en) * | 2015-09-28 | 2018-06-07 | Olympus Corporation | Signal transmission circuit and endoscope system |
| US10588487B2 (en) | 2015-09-28 | 2020-03-17 | Olympus Corporation | Signal transmission circuit and endoscope system |
| CN113890552A (zh) * | 2021-11-12 | 2022-01-04 | 四川创安微电子有限公司 | 图像传感器像素电源噪声抵消装置及抵消方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4264621B2 (ja) | 2009-05-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6697111B1 (en) | Compact low-noise active pixel sensor with progressive row reset | |
| JP5014388B2 (ja) | 単一光子画像形成素子 | |
| US7705899B2 (en) | Amplification type solid-state image pickup device driving method | |
| JP4567685B2 (ja) | Ｃｍｏｓ撮像装置及びデジタルビデオ装置 | |
| US6493030B1 (en) | Low-noise active pixel sensor for imaging arrays with global reset | |
| US7903150B2 (en) | Differential amplifier circuit used in solid-state image pickup apparatus, and arrangement that avoids influence of variations of integrated circuits in manufacture and the like | |
| KR100678981B1 (ko) | 고체 촬상 장치 | |
| JP2010063096A6 (ja) | 単一光子画像形成素子 | |
| US11902684B2 (en) | Imaging device | |
| JP2011166792A (ja) | 小型低雑音信号読み出し回路及びその作動方法 | |
| JP2005269471A (ja) | 固体撮像装置および固体撮像装置の駆動方法 | |
| JP2011176616A (ja) | 固体撮像装置及び固体撮像装置の駆動方法 | |
| US9609249B2 (en) | Solid-state imaging device, imaging apparatus, and electronic apparatus with negative feedback circuit | |
| JP4264621B2 (ja) | 電流−電圧変換回路および固体撮像素子 | |
| US7199828B2 (en) | Active pixel sensor cell array | |
| JP2000307958A (ja) | 固体撮像素子およびその画素信号処理方法 | |
| JP4307704B2 (ja) | 固体撮像装置 | |
| JPH1023336A (ja) | 固体撮像装置 | |
| US7920024B2 (en) | Apparatus and methods providing dynamic biasing of cascode transistors in class AB amplifiers | |
| JP6001887B2 (ja) | 固体撮像装置 | |
| JP4234959B2 (ja) | 固体撮像装置 | |
| Park et al. | A high-sensitivity CCD image sensor using source follower circuit with actively controlled gain characteristics | |
| JP4507937B2 (ja) | 固体撮像装置 | |
| Shih et al. | Optimal design of CMOS pseudoactive pixel sensor (PAPS) structure for low-dark-current and large-array-size imager applications | |
| Hanumola | Design of low noise, low power linear CMOS image sensors. |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050427 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070723 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070725 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071225 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080212 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080703 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080804 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090120 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090202 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120227 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |