JP2004022652A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2004022652A JP2004022652A JP2002172790A JP2002172790A JP2004022652A JP 2004022652 A JP2004022652 A JP 2004022652A JP 2002172790 A JP2002172790 A JP 2002172790A JP 2002172790 A JP2002172790 A JP 2002172790A JP 2004022652 A JP2004022652 A JP 2004022652A
- Authority
- JP
- Japan
- Prior art keywords
- pad
- drain
- semiconductor device
- bump
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】半導体基板上の接続パッドに接続される配線及びバンプ電極を有する半導体装置において、過電流によるバンプ電極の破損を防止しつつ、バンプ電極に対して大電流を流すこと。
【解決手段】本発明では、１つのソースパッド２ａ及びドレインパッド２ｂに対してバンプ電極６ａが各々複数設定され、再配線５を介してそれぞれ相互に接続されていることを特徴としている。従って、１つのソースパッド２ａ及びドレインパッド２ｂに対して各々１つのバンプ電極６ａが再配線５によりそれぞれ接続された場合と比較して、ドレイン側においては、バンプ電極６ａ１つ当たりのドレインパッド２ｂに対して流す電流量を小さくすることができ、ソース側においては、ドレインパッド２ｂからバンプ電極６ａ１つ当たりに対して流す電流量を小さくすることができる。
【選択図】 図２
【解決手段】本発明では、１つのソースパッド２ａ及びドレインパッド２ｂに対してバンプ電極６ａが各々複数設定され、再配線５を介してそれぞれ相互に接続されていることを特徴としている。従って、１つのソースパッド２ａ及びドレインパッド２ｂに対して各々１つのバンプ電極６ａが再配線５によりそれぞれ接続された場合と比較して、ドレイン側においては、バンプ電極６ａ１つ当たりのドレインパッド２ｂに対して流す電流量を小さくすることができ、ソース側においては、ドレインパッド２ｂからバンプ電極６ａ１つ当たりに対して流す電流量を小さくすることができる。
【選択図】 図２
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体基板上の接続パッドに接続される配線及びバンプ電極を有する半導体装置に関するものである。
【０００２】
【従来技術】
この種の半導体装置として、チップとパッケージのサイズがほぼ等しくなるＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）構造の半導体装置が知られている。このＣＳＰ構造を、例えば電力素子のような比較的大電流を流す半導体装置に適用した場合を図５及び図６に示す。
【０００３】
図５及び図６に示されるように、半導体装置２０は、半導体基板１の表面側にアルミ電極等からなり、同一の電位（例えば、ソース電位あるいはドレイン電位）を扱うソースパッド２ａ及びドレインパッド２ｂ（接続パッド）を有しており、これらソースパッド２ａ及びドレインパッド２ｂの上面側にはソースパッド２ａ及びドレインパッド２ｂの中央部分が露出するように、酸化シリコンあるいは窒化シリコン等からなるパッシベーション膜３が形成されている。
【０００４】
そして、ＣＳＰ構造を構成するように、このパッシベーション膜３の上面側には、ソースパッド２ａ及びドレインパッド２ｂの中央部分が開口するようにポリイミド系樹脂よりなる絶縁膜４が形成されている。
【０００５】
また、絶縁膜４上には、ソースパッド２ａ及びドレインパッド２ｂと後述する電極６とを電気的に接続する再配線５が各々形成され、各再配線５上の所定箇所には電極６が設定されている。そして、半導体基板１の表面全体には、エポキシ樹脂等からなる封止膜７が電極６を覆うように形成されている。
【０００６】
さらに、封止膜７の上端面は切削研磨されて電極６の端面が露出され、この露出された電極６上には、外部接続端子であるバンプ電極６ａが設けられている。
【０００７】
【発明が解決しようとする課題】
ここで、半導体基板１の表面に、パワートランジスタなどのパワー素子（領域８で示す）を形成した場合を検討する。このパワー素子８は、ソースパッド２ａ及びドレインパッド２ｂ、再配線５及び電極６を介してバンプ電極６ａと電気的に接続され、外部と接続されることとなる。そして、このパワー素子８は、通常１００ｍＡ以上の大電流で駆動するものが多く、そのため、パワー素子８が接続されるソースパッド２ａ及びドレインパッド２ｂには大きな電流を流す必要がある。
【０００８】
しかしながら、図６に示されるように、１つのソースパッド２ａ及びドレインパッド２ｂに対して各々１つのバンプ電極６ａが再配線５を介してそれぞれ相互に接続される構成では、パワー素子８を駆動させるためにパワー素子８が接続されたバンプ電極６ａに対して大電流を流すと、バンプ電極６ａに流れる電流が許容電流量を超えてしまい、過電流によりバンプ電極６ａが破損してしまうという問題がある。
【０００９】
そこで、本発明の目的は、上記問題点に鑑み、半導体基板上の接続パッドに接続される配線及びバンプ電極を有する半導体装置において、過電流によるバンプ電極の破損を防止しつつ、バンプ電極に対して大電流を流すことにある。
【００１０】
【課題を解決するための手段】
請求項１に記載の半導体装置は、半導体基板上の接続パッドに接続される配線及びバンプ電極を有する半導体装置において、接続パッド１つに対してバンプ電極が複数設定されて、配線を介して相互に接続されていることを特徴としている。
【００１１】
請求項１に記載の発明によれば、接続パッド１つに対してバンプ電極が複数設定されているため、１つの接続パッドに対して１つのバンプ電極が配線を介してそれぞれ相互に接続された場合と比較して、バンプ電極１つ当たりに対して流す電流量を小さくすることができ、過電流によるバンプ電極の破損を防止することができる。
【００１２】
請求項２に記載の半導体装置は、半導体基板上に設けられた接続パッドと、接続パッド１つに対して複数設定されたバンプ電極と、接続パッドとバンプ電極とを相互に接続する配線とを有することを特徴としている。
【００１３】
請求項２に記載の発明によれば、接続パッド１つに対してバンプ電極が複数設定されているため、１つの接続パッドに対して１つのバンプ電極が配線によりそれぞれ接続された場合と比較して、バンプ電極１つ当たりに対して流す電流量を小さくすることができるため、過電流によるバンプ電極の破損を防止することができる。
【００１４】
請求項３に記載の半導体装置は、接続パッドとそれと対応する複数のバンプ電極とを相互に接続する配線は、各バンプ電極及び接続パッドを囲むパターンを有して設けられていることを特徴としている。
【００１５】
請求項３に記載の発明によれば、各バンプ電極及び接続パッドを囲むパターンを有した配線を設けているため、接続パッド１つに対して複数のバンプ電極が個々の配線によりそれぞれ接続された場合と比較して、配線の配線抵抗のばらつきを防止することができるため、特定のバンプ電極への電流集中を防止することができる。また、半導体装置から発生する熱を配線により放熱させることができるため、半導体装置の放熱性を向上させることができる。
【００１６】
さらに、請求項４に記載のように、配線の角部には面取りを施したことにより、配線の角部における電流集中を抑制することができるため、電流集中による配線の劣化を抑制することができる。
【００１７】
【発明の実施の形態】
以下、本発明の半導体装置をＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）構造の半導体装置に適用した一実施形態を、図面に従って説明する。尚、本実施形態では、このＣＳＰ構造を、例えば電力素子のような比較的大電流を流す半導体装置の適用している。
【００１８】
図１には、本発明の一実施形態における半導体装置２０の断面構造を示す。また、図２には図１におけるＡ矢視図を示し、図３には半導体装置２０の製造方法を示す。尚、図２では樹脂膜７を省略して図示している。
【００１９】
まず、本実施形態の半導体装置２０は、図１及び図２に示されるように、半導体基板１の内部にパワートランジスタなどのパワー素子（領域８で示す）が形成されており、このパワー素子８のソース側、ドレイン側各々にソースパッド２ａ及びドレインパッド２ｂ（本発明で言う、接続パッド）が設けられている。
【００２０】
そして、ソース側においては、ソースパッド２ａ１つに対して複数個のバンプ電極６ａが設定されており、再配線５を介して相互に接続されている。また、ドレイン側も同様に、ドレインパッド２ｂ１つに対して複数個のバンプ電極６ａが設定されており、再配線５を介して相互に接続されている。
【００２１】
具体的に説明すると、本実施形態の半導体装置２０は、半導体基板１の表面側にアルミ電極等からなり、同一の電位（例えば、ソース電位あるいはドレイン電位）を扱うソースパッド２ａ及びドレインパッド２ｂを有しており、これらソースパッド２ａ及びドレインパッド２ｂの上面側にはソースパッド２ａ及びドレインパッド２ｂの中央部分が露出するように、酸化シリコンあるいは窒化シリコン等からなるパッシベーション膜３が形成されている。
【００２２】
そして、ＣＳＰ構造を構成するように、このパッシベーション膜３の上面側には、ソースパッド２ａ及びドレインパッド２ｂの中央部分が開口するとともに、後述する電極６の下方に位置するようにポリイミド樹脂等からなる絶縁膜４が形成されている。
【００２３】
また、絶縁膜４上には、ソースパッド２ａ及びドレインパッド２ｂと後述する電極６とを電気的に接続する再配線５（本発明で言う、配線）が各々形成され、各再配線５上の所定箇所には電極６が設定されている。そして、半導体基板１の表面全体には、例えばエポキシ樹脂等からなる封止膜７が電極６を覆うように形成されている。
【００２４】
また、封止膜７の上端面は切削研磨されて電極６の端面が露出され、この露出された電極６上には、外部接続端子であるバンプ電極６ａが設けられている。
【００２５】
さらに、半導体基板１の表面にはパワー素子８が形成されており、このパワー素子８は、ソースパッド２ａ及びドレインパッド２ｂ、再配線５及び電極６を介してバンプ電極６ａと電気的に接続され、外部と接続されることとなる。
【００２６】
ここで、図３を参照して、本実施形態の半導体装置２０の製造工程について説明する。
【００２７】
まず、図３（ａ）に示されるように、半導体基板１の表面にパワートランジスタなどのパワー素子８を形成する。次に、半導体基板１の表面側にアルミ電極等からなるソースパッド２ａ及びドレインパッド２ｂを設けて、これらソースパッド２ａ及びドレインパッド２ｂの上面側に、ソースパッド２ａ及びドレインパッド２ｂの中央部が露出するように、酸化シリコンあるいは窒化シリコン等からなる絶縁膜をパッシベーション膜３として形成する。次に、このパッシベーション膜３の上面側に、ソースパッド２ａ及びドレインパッド２ｂの中央部分が開口するとともに、後述する電極６の下方に位置するようにポリイミド樹脂等からなる絶縁膜４を形成する。尚、この絶縁膜４は、例えば半導体基板１の表面側全面にポリイミド系樹脂を塗布硬化させた後に、所定のレジストパターンを用いて絶縁パターニングを施すことで形成される。
【００２８】
続いて、レジスト剥離後、図３（ｂ）に示されるように、絶縁膜４に形成された開口部を介して露出されるソースパッド２ａ及びドレインパッド２ｂ上に、銅あるいはアルミ等からなる再配線５を各々形成する。各再配線５は、導体層用のフォトレジストを塗布硬化させ、フォトリソグラフィ技術により所定形状の開口を有するパターニングを施した後、このレジストによって開口された部分に電解メッキを施すことで形成される。
【００２９】
続いて、図３（ｃ）に示されるように、再配線５上の所定箇所に、良好な導電特性を備える銅あるいははんだ等からなる電極６を設ける。この電極６は、電極形成用のフォトレジストを塗布硬化させた後、再配線５の所定箇所を露出する開口部を形成し、この開口部内に電解メッキを施すことで形成される。
【００３０】
続いて、図３（ｄ）に示されるように、半導体基板１の表面全体に、例えばエポキシ樹脂を塗布した後に硬化させて、電極６を覆うように封止膜７を形成する。
【００３１】
続いて、図３（ｅ）に示されるように、封止膜７の上端面を切削研磨して電極６の端面を露出させ、この露出した領域にはんだ等などからなるバンプ電極６ａを形成することによって、図１に示すような半導体装置２０が完成する。
【００３２】
ここで、半導体基板１の表面にパワートランジスタなどのパワー素子８が形成される場合、このパワー素子８は、上述のように、通常１００ｍＡ以上の大電流で駆動するものが多く、そのため、パワー素子８が接続されるソースパッド２ａ及びドレインパッド２ｂには大きな電流を流す必要がある。
【００３３】
しかしながら、１つのソースパッド２ａ及びドレインパッド２ｂに対して各々１つのバンプ電極６ａが再配線５を介してそれぞれ相互に接続される構成では、パワー素子８を駆動させるためにパワー素子８が接続されたバンプ電極６ａに対して大電流を流すと、バンプ電極６ａに流れる電流が許容電流量を超えてしまい、過電流によりバンプ電極６ａが破損してしまうという問題があった。
【００３４】
そこで、本実施形態では、図２に示されるように、１つのソースパッド２ａ及びドレインパッド２ｂに対してバンプ電極６ａが各々複数設定され、再配線５を介してそれぞれ相互に接続されていることを特徴としている。尚、本実施形態では、１つのソースパッド２ａ及びドレインパッド２ｂに対して３つのバンプ電極６ａがそれぞれ再配線５により接続されている。
【００３５】
従って、１つのソースパッド２ａ及びドレインパッド２ｂに対して各々１つのバンプ電極６ａが再配線５を介してそれぞれ相互に接続された場合と比較して、ドレイン側においては、バンプ電極６ａ１つ当たりのドレインパッド２ｂに対して流す電流量を小さくすることができ、ソース側においては、ドレインパッド２ｂからバンプ電極６ａ１つ当たりに対して流す電流量を小さくすることができる。
【００３６】
その結果、パワー素子８を駆動させるためにバンプ電極６ａに大電流を流したとしても、過電流によるバンプ電極６ａの破損を防止することができる。
【００３７】
さらに、図４に示されるように、ソースパッド２ａ及びドレインパッド２ｂと各バンプ電極６ａとを接続する再配線５を、各バンプ電極６ａとソースパッド２ａ及びドレインパッド２ｂとを囲むパターン（所謂、ベタ配線）を有して設けると好ましい。尚、この場合、効率よく電流を流すために、バンプ電極６ａとソースパッド２ａ及びドレインパッド２ｂとの間には、その他のバンプ電極６ａが配されないように、各バンプ電極６ａとソースパッド２ａ及びドレインパッド２ｂを配置する必要がある。
【００３８】
それによって、図２に示すような１つのソースパッド２ａ及びドレインパッド２ｂに対してバンプ電極６ａを各々複数設定し、再配線５を介してそれぞれ相互に接続した場合と比較して、再配線５の配線抵抗のばらつきを防止することができるため、特定のバンプ電極６ａへの電流集中を防止することができ、電流集中によるバンプ電極６ａの破損を防止することができる。また、半導体装置２０から発生する熱を再配線５により放熱させることができるため、半導体装置２０の放熱性を向上させることができる。
【００３９】
この場合、各バンプ電極６ａとソースパッド２ａあるいはドレインパッド２ｂとを囲むパターンを有して設けられた再配線５の角部に面取りを施すと、再配線５の角部における電流集中を抑制することができるため、電流集中による再配線５の劣化を抑制することができる。
【００４０】
尚、本発明は、上記実施形態に限られるものではなく、様々な態様に適用可能である。
【００４１】
例えば、上記実施形態では、図２及び図４に示されるように、１つのソースパッド２ａ及びドレインパッド２ｂに対して各々３つのバンプ電極６ａを設けた例について説明したが、これに限られるものではなく、バンプ電極６ａ、ソースパッド２ａ及びドレインパッド２ｂの数は上記実施形態に限定されるものではない。要は、ソースパッド２ａ、ドレインパッド２ｂの個数よりも、それに対応するバンプ電極６ａの個数を多くすることにより、バンプ電極６ａ１つ当たりに流れる電流を小さくすることができ、過電流によるバンプ電極の破損を防止することができる。
【００４２】
また、上記実施形態では、パッシベーション膜３の上面側にソースパッド２ａ及びドレインパッド２ｂの中央部分が開口するように絶縁膜４を形成したが、この絶縁膜４は必ず必要なものではなく、絶縁膜４をパッシベーション膜３で代用させるようにしてもよい。この場合、再配線５や封止膜７はパッシベーション膜３上に形成されることになる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係る半導体装置の断面構造を示す図である。
【図２】図１におけるＡ矢視図である。
【図３】（ａ）から（ｅ）は、本実施形態の半導体装置の製造方法を示す図である。
【図４】再配線の形状をベタ配線にした例を示す図である。
【図５】従来技術の半導体装置の断面構造を示す図である。
【図６】図５におけるＢ矢視図である。
【符号の説明】
１…半導体基板、
２ａ…ソースパッド、
２ｂ…ドレインパッド、
３…パッシベーション膜、
４…絶縁膜、
５…再配線、
６…電極、
６ａ…バンプ電極、
７…封止膜、
８…パワー素子、
２０…半導体装置。
【発明の属する技術分野】
本発明は、半導体基板上の接続パッドに接続される配線及びバンプ電極を有する半導体装置に関するものである。
【０００２】
【従来技術】
この種の半導体装置として、チップとパッケージのサイズがほぼ等しくなるＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）構造の半導体装置が知られている。このＣＳＰ構造を、例えば電力素子のような比較的大電流を流す半導体装置に適用した場合を図５及び図６に示す。
【０００３】
図５及び図６に示されるように、半導体装置２０は、半導体基板１の表面側にアルミ電極等からなり、同一の電位（例えば、ソース電位あるいはドレイン電位）を扱うソースパッド２ａ及びドレインパッド２ｂ（接続パッド）を有しており、これらソースパッド２ａ及びドレインパッド２ｂの上面側にはソースパッド２ａ及びドレインパッド２ｂの中央部分が露出するように、酸化シリコンあるいは窒化シリコン等からなるパッシベーション膜３が形成されている。
【０００４】
そして、ＣＳＰ構造を構成するように、このパッシベーション膜３の上面側には、ソースパッド２ａ及びドレインパッド２ｂの中央部分が開口するようにポリイミド系樹脂よりなる絶縁膜４が形成されている。
【０００５】
また、絶縁膜４上には、ソースパッド２ａ及びドレインパッド２ｂと後述する電極６とを電気的に接続する再配線５が各々形成され、各再配線５上の所定箇所には電極６が設定されている。そして、半導体基板１の表面全体には、エポキシ樹脂等からなる封止膜７が電極６を覆うように形成されている。
【０００６】
さらに、封止膜７の上端面は切削研磨されて電極６の端面が露出され、この露出された電極６上には、外部接続端子であるバンプ電極６ａが設けられている。
【０００７】
【発明が解決しようとする課題】
ここで、半導体基板１の表面に、パワートランジスタなどのパワー素子（領域８で示す）を形成した場合を検討する。このパワー素子８は、ソースパッド２ａ及びドレインパッド２ｂ、再配線５及び電極６を介してバンプ電極６ａと電気的に接続され、外部と接続されることとなる。そして、このパワー素子８は、通常１００ｍＡ以上の大電流で駆動するものが多く、そのため、パワー素子８が接続されるソースパッド２ａ及びドレインパッド２ｂには大きな電流を流す必要がある。
【０００８】
しかしながら、図６に示されるように、１つのソースパッド２ａ及びドレインパッド２ｂに対して各々１つのバンプ電極６ａが再配線５を介してそれぞれ相互に接続される構成では、パワー素子８を駆動させるためにパワー素子８が接続されたバンプ電極６ａに対して大電流を流すと、バンプ電極６ａに流れる電流が許容電流量を超えてしまい、過電流によりバンプ電極６ａが破損してしまうという問題がある。
【０００９】
そこで、本発明の目的は、上記問題点に鑑み、半導体基板上の接続パッドに接続される配線及びバンプ電極を有する半導体装置において、過電流によるバンプ電極の破損を防止しつつ、バンプ電極に対して大電流を流すことにある。
【００１０】
【課題を解決するための手段】
請求項１に記載の半導体装置は、半導体基板上の接続パッドに接続される配線及びバンプ電極を有する半導体装置において、接続パッド１つに対してバンプ電極が複数設定されて、配線を介して相互に接続されていることを特徴としている。
【００１１】
請求項１に記載の発明によれば、接続パッド１つに対してバンプ電極が複数設定されているため、１つの接続パッドに対して１つのバンプ電極が配線を介してそれぞれ相互に接続された場合と比較して、バンプ電極１つ当たりに対して流す電流量を小さくすることができ、過電流によるバンプ電極の破損を防止することができる。
【００１２】
請求項２に記載の半導体装置は、半導体基板上に設けられた接続パッドと、接続パッド１つに対して複数設定されたバンプ電極と、接続パッドとバンプ電極とを相互に接続する配線とを有することを特徴としている。
【００１３】
請求項２に記載の発明によれば、接続パッド１つに対してバンプ電極が複数設定されているため、１つの接続パッドに対して１つのバンプ電極が配線によりそれぞれ接続された場合と比較して、バンプ電極１つ当たりに対して流す電流量を小さくすることができるため、過電流によるバンプ電極の破損を防止することができる。
【００１４】
請求項３に記載の半導体装置は、接続パッドとそれと対応する複数のバンプ電極とを相互に接続する配線は、各バンプ電極及び接続パッドを囲むパターンを有して設けられていることを特徴としている。
【００１５】
請求項３に記載の発明によれば、各バンプ電極及び接続パッドを囲むパターンを有した配線を設けているため、接続パッド１つに対して複数のバンプ電極が個々の配線によりそれぞれ接続された場合と比較して、配線の配線抵抗のばらつきを防止することができるため、特定のバンプ電極への電流集中を防止することができる。また、半導体装置から発生する熱を配線により放熱させることができるため、半導体装置の放熱性を向上させることができる。
【００１６】
さらに、請求項４に記載のように、配線の角部には面取りを施したことにより、配線の角部における電流集中を抑制することができるため、電流集中による配線の劣化を抑制することができる。
【００１７】
【発明の実施の形態】
以下、本発明の半導体装置をＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）構造の半導体装置に適用した一実施形態を、図面に従って説明する。尚、本実施形態では、このＣＳＰ構造を、例えば電力素子のような比較的大電流を流す半導体装置の適用している。
【００１８】
図１には、本発明の一実施形態における半導体装置２０の断面構造を示す。また、図２には図１におけるＡ矢視図を示し、図３には半導体装置２０の製造方法を示す。尚、図２では樹脂膜７を省略して図示している。
【００１９】
まず、本実施形態の半導体装置２０は、図１及び図２に示されるように、半導体基板１の内部にパワートランジスタなどのパワー素子（領域８で示す）が形成されており、このパワー素子８のソース側、ドレイン側各々にソースパッド２ａ及びドレインパッド２ｂ（本発明で言う、接続パッド）が設けられている。
【００２０】
そして、ソース側においては、ソースパッド２ａ１つに対して複数個のバンプ電極６ａが設定されており、再配線５を介して相互に接続されている。また、ドレイン側も同様に、ドレインパッド２ｂ１つに対して複数個のバンプ電極６ａが設定されており、再配線５を介して相互に接続されている。
【００２１】
具体的に説明すると、本実施形態の半導体装置２０は、半導体基板１の表面側にアルミ電極等からなり、同一の電位（例えば、ソース電位あるいはドレイン電位）を扱うソースパッド２ａ及びドレインパッド２ｂを有しており、これらソースパッド２ａ及びドレインパッド２ｂの上面側にはソースパッド２ａ及びドレインパッド２ｂの中央部分が露出するように、酸化シリコンあるいは窒化シリコン等からなるパッシベーション膜３が形成されている。
【００２２】
そして、ＣＳＰ構造を構成するように、このパッシベーション膜３の上面側には、ソースパッド２ａ及びドレインパッド２ｂの中央部分が開口するとともに、後述する電極６の下方に位置するようにポリイミド樹脂等からなる絶縁膜４が形成されている。
【００２３】
また、絶縁膜４上には、ソースパッド２ａ及びドレインパッド２ｂと後述する電極６とを電気的に接続する再配線５（本発明で言う、配線）が各々形成され、各再配線５上の所定箇所には電極６が設定されている。そして、半導体基板１の表面全体には、例えばエポキシ樹脂等からなる封止膜７が電極６を覆うように形成されている。
【００２４】
また、封止膜７の上端面は切削研磨されて電極６の端面が露出され、この露出された電極６上には、外部接続端子であるバンプ電極６ａが設けられている。
【００２５】
さらに、半導体基板１の表面にはパワー素子８が形成されており、このパワー素子８は、ソースパッド２ａ及びドレインパッド２ｂ、再配線５及び電極６を介してバンプ電極６ａと電気的に接続され、外部と接続されることとなる。
【００２６】
ここで、図３を参照して、本実施形態の半導体装置２０の製造工程について説明する。
【００２７】
まず、図３（ａ）に示されるように、半導体基板１の表面にパワートランジスタなどのパワー素子８を形成する。次に、半導体基板１の表面側にアルミ電極等からなるソースパッド２ａ及びドレインパッド２ｂを設けて、これらソースパッド２ａ及びドレインパッド２ｂの上面側に、ソースパッド２ａ及びドレインパッド２ｂの中央部が露出するように、酸化シリコンあるいは窒化シリコン等からなる絶縁膜をパッシベーション膜３として形成する。次に、このパッシベーション膜３の上面側に、ソースパッド２ａ及びドレインパッド２ｂの中央部分が開口するとともに、後述する電極６の下方に位置するようにポリイミド樹脂等からなる絶縁膜４を形成する。尚、この絶縁膜４は、例えば半導体基板１の表面側全面にポリイミド系樹脂を塗布硬化させた後に、所定のレジストパターンを用いて絶縁パターニングを施すことで形成される。
【００２８】
続いて、レジスト剥離後、図３（ｂ）に示されるように、絶縁膜４に形成された開口部を介して露出されるソースパッド２ａ及びドレインパッド２ｂ上に、銅あるいはアルミ等からなる再配線５を各々形成する。各再配線５は、導体層用のフォトレジストを塗布硬化させ、フォトリソグラフィ技術により所定形状の開口を有するパターニングを施した後、このレジストによって開口された部分に電解メッキを施すことで形成される。
【００２９】
続いて、図３（ｃ）に示されるように、再配線５上の所定箇所に、良好な導電特性を備える銅あるいははんだ等からなる電極６を設ける。この電極６は、電極形成用のフォトレジストを塗布硬化させた後、再配線５の所定箇所を露出する開口部を形成し、この開口部内に電解メッキを施すことで形成される。
【００３０】
続いて、図３（ｄ）に示されるように、半導体基板１の表面全体に、例えばエポキシ樹脂を塗布した後に硬化させて、電極６を覆うように封止膜７を形成する。
【００３１】
続いて、図３（ｅ）に示されるように、封止膜７の上端面を切削研磨して電極６の端面を露出させ、この露出した領域にはんだ等などからなるバンプ電極６ａを形成することによって、図１に示すような半導体装置２０が完成する。
【００３２】
ここで、半導体基板１の表面にパワートランジスタなどのパワー素子８が形成される場合、このパワー素子８は、上述のように、通常１００ｍＡ以上の大電流で駆動するものが多く、そのため、パワー素子８が接続されるソースパッド２ａ及びドレインパッド２ｂには大きな電流を流す必要がある。
【００３３】
しかしながら、１つのソースパッド２ａ及びドレインパッド２ｂに対して各々１つのバンプ電極６ａが再配線５を介してそれぞれ相互に接続される構成では、パワー素子８を駆動させるためにパワー素子８が接続されたバンプ電極６ａに対して大電流を流すと、バンプ電極６ａに流れる電流が許容電流量を超えてしまい、過電流によりバンプ電極６ａが破損してしまうという問題があった。
【００３４】
そこで、本実施形態では、図２に示されるように、１つのソースパッド２ａ及びドレインパッド２ｂに対してバンプ電極６ａが各々複数設定され、再配線５を介してそれぞれ相互に接続されていることを特徴としている。尚、本実施形態では、１つのソースパッド２ａ及びドレインパッド２ｂに対して３つのバンプ電極６ａがそれぞれ再配線５により接続されている。
【００３５】
従って、１つのソースパッド２ａ及びドレインパッド２ｂに対して各々１つのバンプ電極６ａが再配線５を介してそれぞれ相互に接続された場合と比較して、ドレイン側においては、バンプ電極６ａ１つ当たりのドレインパッド２ｂに対して流す電流量を小さくすることができ、ソース側においては、ドレインパッド２ｂからバンプ電極６ａ１つ当たりに対して流す電流量を小さくすることができる。
【００３６】
その結果、パワー素子８を駆動させるためにバンプ電極６ａに大電流を流したとしても、過電流によるバンプ電極６ａの破損を防止することができる。
【００３７】
さらに、図４に示されるように、ソースパッド２ａ及びドレインパッド２ｂと各バンプ電極６ａとを接続する再配線５を、各バンプ電極６ａとソースパッド２ａ及びドレインパッド２ｂとを囲むパターン（所謂、ベタ配線）を有して設けると好ましい。尚、この場合、効率よく電流を流すために、バンプ電極６ａとソースパッド２ａ及びドレインパッド２ｂとの間には、その他のバンプ電極６ａが配されないように、各バンプ電極６ａとソースパッド２ａ及びドレインパッド２ｂを配置する必要がある。
【００３８】
それによって、図２に示すような１つのソースパッド２ａ及びドレインパッド２ｂに対してバンプ電極６ａを各々複数設定し、再配線５を介してそれぞれ相互に接続した場合と比較して、再配線５の配線抵抗のばらつきを防止することができるため、特定のバンプ電極６ａへの電流集中を防止することができ、電流集中によるバンプ電極６ａの破損を防止することができる。また、半導体装置２０から発生する熱を再配線５により放熱させることができるため、半導体装置２０の放熱性を向上させることができる。
【００３９】
この場合、各バンプ電極６ａとソースパッド２ａあるいはドレインパッド２ｂとを囲むパターンを有して設けられた再配線５の角部に面取りを施すと、再配線５の角部における電流集中を抑制することができるため、電流集中による再配線５の劣化を抑制することができる。
【００４０】
尚、本発明は、上記実施形態に限られるものではなく、様々な態様に適用可能である。
【００４１】
例えば、上記実施形態では、図２及び図４に示されるように、１つのソースパッド２ａ及びドレインパッド２ｂに対して各々３つのバンプ電極６ａを設けた例について説明したが、これに限られるものではなく、バンプ電極６ａ、ソースパッド２ａ及びドレインパッド２ｂの数は上記実施形態に限定されるものではない。要は、ソースパッド２ａ、ドレインパッド２ｂの個数よりも、それに対応するバンプ電極６ａの個数を多くすることにより、バンプ電極６ａ１つ当たりに流れる電流を小さくすることができ、過電流によるバンプ電極の破損を防止することができる。
【００４２】
また、上記実施形態では、パッシベーション膜３の上面側にソースパッド２ａ及びドレインパッド２ｂの中央部分が開口するように絶縁膜４を形成したが、この絶縁膜４は必ず必要なものではなく、絶縁膜４をパッシベーション膜３で代用させるようにしてもよい。この場合、再配線５や封止膜７はパッシベーション膜３上に形成されることになる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係る半導体装置の断面構造を示す図である。
【図２】図１におけるＡ矢視図である。
【図３】（ａ）から（ｅ）は、本実施形態の半導体装置の製造方法を示す図である。
【図４】再配線の形状をベタ配線にした例を示す図である。
【図５】従来技術の半導体装置の断面構造を示す図である。
【図６】図５におけるＢ矢視図である。
【符号の説明】
１…半導体基板、
２ａ…ソースパッド、
２ｂ…ドレインパッド、
３…パッシベーション膜、
４…絶縁膜、
５…再配線、
６…電極、
６ａ…バンプ電極、
７…封止膜、
８…パワー素子、
２０…半導体装置。
Claims (4)
- 半導体基板上の接続パッドに接続される配線及びバンプ電極を有する半導体装置において、
前記接続パッド１つに対して前記バンプ電極が複数設定されて、前記配線を介して相互に接続されていることを特徴とする半導体装置。 - 半導体基板上に設けられた接続パッドと、
前記接続パッド１つに対して複数設定されたバンプ電極と、
前記接続パッドと前記バンプ電極とを相互に接続する配線と
を有することを特徴とする半導体装置。 - 前記接続パッドとそれと対応する前記複数のバンプ電極とを相互に接続する前記配線は、前記各バンプ電極及び前記接続パッドを囲むパターンを有して設けられていることを特徴とする請求項１または２に記載の半導体装置。
- 前記配線の角部には面取りが施されていることを特徴とする請求項３に記載の半導体装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002172790A JP3925318B2 (ja) | 2002-06-13 | 2002-06-13 | 半導体装置 |
| US10/440,159 US20030218246A1 (en) | 2002-05-22 | 2003-05-19 | Semiconductor device passing large electric current |
| DE10323238A DE10323238B4 (de) | 2002-05-22 | 2003-05-22 | Leistungselement, welches einen großen elektrischen Strom durchlässt |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002172790A JP3925318B2 (ja) | 2002-06-13 | 2002-06-13 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004022652A true JP2004022652A (ja) | 2004-01-22 |
| JP3925318B2 JP3925318B2 (ja) | 2007-06-06 |
Family
ID=31172253
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002172790A Expired - Fee Related JP3925318B2 (ja) | 2002-05-22 | 2002-06-13 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3925318B2 (ja) |
-
2002
- 2002-06-13 JP JP2002172790A patent/JP3925318B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3925318B2 (ja) | 2007-06-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3446826B2 (ja) | 半導体装置及びその製造方法 | |
| JP5607994B2 (ja) | 半導体集積回路装置およびその製造方法 | |
| CN108695264B (zh) | 半导体器件 | |
| JP6635328B2 (ja) | 半導体装置およびその製造方法 | |
| TWI271829B (en) | Semiconductor device | |
| JP2001110831A (ja) | 外部接続突起およびその形成方法、半導体チップ、回路基板ならびに電子機器 | |
| US20120211884A1 (en) | Wafer chip scale package connection scheme | |
| US20200051932A1 (en) | Semiconductor device and semiconductor package comprising the same | |
| JP4084737B2 (ja) | 半導体装置 | |
| CN110718529A (zh) | 半导体装置以及半导体装置的制造方法 | |
| JP2004022653A (ja) | 半導体装置 | |
| JP2006005101A (ja) | 半導体装置 | |
| JP3925318B2 (ja) | 半導体装置 | |
| JP2004273592A (ja) | 半導体装置及びその製造方法 | |
| JP3894042B2 (ja) | 半導体装置 | |
| JP2004022650A (ja) | 半導体装置 | |
| JP2007103855A (ja) | 半導体装置用基板および半導体装置 | |
| JP2004022651A (ja) | 半導体装置 | |
| JP7137674B1 (ja) | 半導体装置およびその製造方法 | |
| JP2007184654A (ja) | 半導体装置 | |
| JP3666495B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2005038944A (ja) | 半導体装置 | |
| JP2003332360A (ja) | 半導体装置 | |
| JP2004228236A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP2004281896A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040702 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050712 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060131 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060329 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060606 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060803 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060829 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061025 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20061207 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070206 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070219 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100309 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110309 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120309 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120309 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130309 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140309 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |