JP2003533866A - 局所接続・導電ラインを形成する方法及びその構造体 - Google Patents

局所接続・導電ラインを形成する方法及びその構造体

Info

Publication number
JP2003533866A
JP2003533866A JP2000604460A JP2000604460A JP2003533866A JP 2003533866 A JP2003533866 A JP 2003533866A JP 2000604460 A JP2000604460 A JP 2000604460A JP 2000604460 A JP2000604460 A JP 2000604460A JP 2003533866 A JP2003533866 A JP 2003533866A
Authority
JP
Japan
Prior art keywords
forming
layer
insulating
etching
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000604460A
Other languages
English (en)
Inventor
エイチ．， モントゴメリー マンニング，
Original Assignee
マイクロン テクノロジー， インク．
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by マイクロン テクノロジー， インク． filed Critical マイクロン テクノロジー， インク．
Publication of JP2003533866A publication Critical patent/JP2003533866A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/90—MOSFET type gate sidewall insulating spacer

Abstract

(57)【要約】 集積回路を製造する方法は、半導体基板の上に対向する側壁（２７，２８；２９，３０；３１，３２）を有する導電ライン（２２，２４，２６）を形成する過程を有する。絶縁層（３４）が次に堆積される。絶縁層（３４）は、ライン（２２，２４，２６）の少なくとも一つの側壁の少なくとも一部分に沿ってエッチングされる。次に、絶縁スペーサ形成層（４６）が基板及びライン上に堆積される。それは、絶縁側壁スペーサ（４７−５０，５２）を形成するために異方性エッチングが行われる。局所接続を形成する方法は、半導体基板上に少なくとも二つのトランジスタゲートを有する。局所接続層（５６）がトランジスタゲートの少なくとも一つの上に横たわり、且つ一方のゲートの少なくとも一つのソース／ドレインを他のトランジスタゲートの近傍の半導体基板に接続するように堆積される。一態様として、導電性増強不純物が局所接続層内に少なくとも二つの注入ステップにより注入される。一方の注入により、他方の注入よりも深く層内にピーク注入位置が提供される。導電性増強不純物が、局所接続層からその下の半導体基板材料内に拡散される。一態様として、導電性増強不純物は、局所接続層を通して、その下の半導体基板材料内に注入される。フィールド絶縁材料領域及び活性エリア領域が、半導体基板上に形成される。トレンチが、フィールド絶縁材料内に所望のライン形状となるようにエッチングされる。導電性材料は、トレンチを少なくとも一部分充填し、その中に導電ラインを形成するように堆積される。集積回路が、開示され且つ特許請求されている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、集積回路、集積回路を製造する方法、局所接続を形成する方法、及
び導電ラインを形成する方法に関する。
【０００２】
【従来の技術】
半導体の製造において、高密度ランダムアクセスメモリ（ＤＲＡＭ）及び他の
回路内に組み込まれるメモリセル及び他の回路サイズの縮小化への努力は、現在
もゴールに向かって続けられている。電気回路の実装方法には、絶縁されたデバ
イス同士を特別な電気路を通して相互に接続することが含まれる。シリコン又は
他の半導体材料を集積回路に組み込むとき、半導体基板内に組み込まれる導電性
デバイスは、互いに絶縁される必要がある。そのような絶縁は、典型的には、ト
レンチ及びレフィルフィールド絶縁領域、またはＬＯＣＯＳ成長フィールド酸化
膜の何れかによって行なわれる。
【０００３】 トランジスタゲートライン等の導電ラインは、バルク半導体基板上に形成され
る。幾つかのラインは、半導体基板の広い領域上を全面的に走る。その他のライ
ンはより短く、そして集積回路の非常に小さい部分と関連付けられる。本発明は
、それに限られる訳ではないが、局部接続を含む方法及び構造の改良に主に鑑み
てなされたものである。
【０００４】
【好適実施例の説明】
本発明は、集積回路、集積回路を製造する方法、局所接続を形成する方法、及
び導電ラインを形成する方法を含むものである。本発明の一態様において、集積
回路を形成する方法は、半導体基板上に対向する側壁を有した導電ラインを形成
することを含む。絶縁層が、基板及びライン上に堆積される。ラインの少なくと
も一方の側壁の少なくとも一部分に沿ってラインの近傍の絶縁層はエッチングさ
れる。エッチングの後、絶縁スペーサ形成層が基板及びライン上に堆積され、そ
して、少なくとも一方の側壁の前記部分に沿って絶縁側壁スペーサを形成するた
めに、異方性エッチングが行なわれる。
【０００５】 一実施例において、局所接続を形成する方法は、半導体基板上に少なくとも二
つのトランジスタゲートを形成することを含む。局所接続層は、少なくとも一つ
のトランジスタゲート上に横たわり、そしてある一つのゲートの少なくとも一つ
のソース／ドレイン領域を、他のトランジスタゲートの近傍の半導体基板材料に
接続するために堆積される。一つの態様として、導電性増強不純物が、少なくと
も二つの注入工程によって局所接続層内に注入される。二つの工程のうちの一方
の工程は、もう一方の工程よりも層内により深いピークインプラント場所を提供
するものである。導電性増強不純物は、局所接続層からその下の半導体基板内に
拡散される。一つの態様として、導電性増強不純物は、局所接続層を通してその
下の半導体基板材料内に注入される。
【０００６】 一つの態様として、フィールド絶縁材料領域と活性エリア領域が、半導体基板
上に形成される。トレンチが、フィールド絶縁材料内に所望のライン形状となる
ようにエッチングされる。導電性材料が、トレンチの少なくとも一部分を充填し
、その中に導電ラインを形成するように堆積される。
【０００７】 一つの態様として、集積回路は、フィールド絶縁領域と活性エリア領域からな
る半導体基板を含むものである。導電ラインは、フィールド絶縁材料内に形成さ
れるトレンチ内に受容される。
【０００８】 考え得る他の実施例も明細書に開示されており、且つ本発明の範囲内のものと
して特許請求されている。
【０００９】 以下、添付図面を参照して本発明を説明する。図１を参照すると、処理過程中
の半導体ウェーハが、参照番号１０として示されている。半導体ウェーハ１０は
、バルク単結晶シリコン基板１２を含む。本明細書において、用語「半導体基板
」は、半導体ウェーハ（単独物質又はその上に他の物質を含む集合物質）や、半
導体物質層（単独物質又は他の物質を含む集合物質）等のバルク半導体物質を含
むが、これらに限定されるものではなく、半導体物質からなるあらゆる構造を意
味するものとして定義される。用語「基板」は、上述の半導体基板を含むがこれ
に限定されないあらゆる支持構造体を意味するものである。
【００１０】 二酸化シリコン等のゲート絶縁層１４が、半導体基板１２上に形成される。導
電性ドープト半導体層１６が、ゲート絶縁層１４上に形成される。導電性ドープ
トポリシリコンが一つの例である。絶縁キャップ層１８が、半導体層１６上に形
成される。この場合も、材料例は二酸化シリコンである。高融点金属シリサイド
等の介在導電層を、層１６と層１８との間に勿論設けてもよい。エッチングスト
ップ層２０が、絶縁キャップ層１８の上に形成される。その好ましい材料例は、
ポリシリコンである。
【００１１】 図２を参照すると、基板１２上の上記各層は、例示された複数のゲートライン
２２，２４，２６となるように、パターン化及びエッチングされる。ライン２２
は対向する側壁２７，２８を、ライン２４は対向する側壁２９，３０を、ライン
２６は対向する側壁３１，３２をそれぞれ有する。ライン２２，２４，２６は、
他の導電ラインであることも考えられるが、電界効果トランジスタのゲートの形
状として図示されている。トランジスタのための図示された注入領域３３を提供
するために、ＬＤＤ不純物注入が実施されることが好ましい。領域３３のための
不純物濃度の例は、２×１０１３イオン／ｃｍ２である。これに代えて、ＬＤＤ
不純物注入は、ソース／ドレイン領域が形成された後に行なうこともできる（ま
た、組合せによることもできる）。ＬＤＤ領域を後の工程で形成すると、そのよ
うな注入によって見られるＤtを減少させることができる。
【００１２】 次に、図３を参照すると、絶縁層３４が、基板１２及びライン２２，２４，２
６上に堆積されている。絶縁層３４の厚さは、エッチングストップ層、キャップ
層及び半導体層が組み合わされたものの厚さよりも厚くなり、且つ隣り合ったゲ
ートライン間に延びた図示の断面領域を充填するように、トランジスタゲートラ
イン間に受け入れられるような厚さに選定されることが好ましい。絶縁層３４の
好ましい材料例は、テトラエチルオーソシリケイト及びボロフォスフォシリケイ
トグラスの分解によって堆積されるアンドープト二酸化シリコンを含む。
【００１３】 図４を参照すると、この図では絶縁材料層３４は既に平坦化されている。その
ような平坦化は、ゲート２２，２４，２６のエッチングストップ層２０を研摩の
ためのエッチングストップとして用いる化学・機械研摩法によって実施されるこ
とが好ましい。
【００１４】 次に、フォトレジスト層３６が堆積され且つパターン化された様子を示す図５
を参照する。絶縁層３４は、基板１２の近傍で、その中にコンタクト用開口３８
，３９，４０を有効的に形成すると共に、好ましくは半導体基板１２の材料を外
側に露出させるために、エッチングされる。以下の説明の目的で、半導体基板１
２の露出された部分を、位置４２，４３，４４で示すものとする。図示のエッチ
ングは、向かい合った側壁２８と２９の少なくとも一部分に沿って、ライン２２
，２４の近くの絶縁層３４をエッチングする一例を構成する。そのような部分は
、図示された側壁の多くの部分を含み、そして図示の通り、半導体基板までの前
記側壁の全体を構成することが好ましい。
【００１５】 ライン２６に関しては、図示の絶縁層３４のエッチングは、対向するライン側
壁３１，３２のそれぞれの少なくとも一部分に沿って実施される。さらに、ライ
ン２２，２４に関しては、絶縁層３４のそのようなエッチングは、側壁２８，２
９の部分に沿っては実施されるが、これらに対向する側壁２７，３０に沿っては
実施されない。さらに、そのような絶縁層３４のエッチングは、トランジスタゲ
ートの少なくとも一つの導電材料を露出させる。具体的には、図示されている実
施例では、図示トランジスタゲートの側壁２８，２９，３１，３２の導電材料１
６を露出させる。さらに、ゲートライン２２，２４に関しては、絶縁材料は側壁
２７，３０の上に残留又は受容されるようにエッチングされるが、側壁２８，２
９の上には残留又は受容されない。
【００１６】 絶縁層３４のエッチングの後、露出された側壁のうちの少なくとも一つは、絶
縁材料によって被覆される。その被覆は、好ましくは、基板１２、ライン２２，
２４，２６及び平坦化且つエッチングされた絶縁材料３４の上に、絶縁層４６を
、コンタクト用開口の少なくとも幾つかを完全に充填するよりも薄い厚さに堆積
することである。そのような層は好ましくはスペーサ形成層である。二酸化シリ
コン及び窒化シリコンが二つの例である。
【００１７】 図７を参照すると、スペーサ形成層４６に対して異方性エッチングが実施され
、絶縁側壁スペーサ４７，４８，４９，５０，５２が形成される。そのようにす
ることにより、一例として、図示された絶縁側壁スペーサが構成される。一実施
例では、絶縁層３４は側壁の少なくとも一つと側壁スペーサの一つとの間に受容
される。ライン２４に関連して図示した例では、側壁３０とスペーサ４９との間
に絶縁層３４が受容される。さらに、この例であるライン２４に関しては、絶縁
材料３４は側壁３０と側壁スペーサ４９との間には受容されているが、対向する
側壁２９とその上に形成される他方のスペーサ４８との間には受容されていない
。さらに、図示された断面図では、絶縁側壁スペーサ４８，４９，５０，５２は
、ライン２４，２６の対向する各側壁上のそれぞれ上に形成される。なお、図示
の断面図では、一つの絶縁スペーサ４７だけが、ライン２２の一方の側壁上に形
成されている。さらに、ライン２４の側壁３０と絶縁スペーサ４９との間に受容
される絶縁材料３４は、側壁４９の横方向の最大厚よりも大きいか又は同等（図
面では大きいものとして図示されている）な横方向最大厚さを有する。ソース／
ドレインへの注入は、必要により、処理工程上この時点で行なってもよい。
【００１８】 次に、局所接続層５６が、少なくともトランジスタゲートの一つ、そして最終
的には基板１２の接続位置４２，４３，４４の上に横たわり、そしてそれらの間
の電気的接続を達成するように堆積された状態を示す図８を参照する。局所接続
層５６のための好適な材料例は、ポリシリコンである。ライン２２，２４の絶縁
スペーサ相互間の間隔と、ライン２４，２６の絶縁スペーサ相互間の間隔との違
いにより、局所接続層５６は、コンタクト用開口領域３８を完全に充填し、そし
て、コンタクト用開口領域３９，４０を完全に充填するという状態よりは少ない
状態で充填する。
【００１９】 組み込まれる回路及びプロセッサの要望により、層５６は、堆積と同時に導電
性にドープトされても、及び／又は、堆積の後に、別途の導電性増強不純物の注
入により導電性にドープトしても構わない。さらに、そのようなその後の注入は
、例えば、最終的に層５６から形成される導電性接続によって導電性に接続され
ているｎ型及びｐ型の双方の基板領域である層５６の一部分のみに提供されるよ
うにマスクされても構わない。最も好ましくは、接続層５６は、最終的には導電
性ドープト半導体材料からなる。ｎ型及びｐ型双方の不純物材料である場合には
、高融点金属シリサイド等のもう一つの導電性ストラップ層が、ｐ型とｎ型金属
が結合する所に形成される固有的な寄生ダイオードの形成を避け又は抑制するた
めに、層５６の上に形成されることが理想的である。さらに、ｎ型とｐ型が組み
合わされた処理では、複数の局所接続層が設けられそしてパターン化され、その
とき、介在絶縁層、スペーサ又はエッチングストップ層が用いられる。さらに、
層５６の堆積に先立ち、導電性不純物拡散障壁層が設けられても構わない。
【００２０】 ｐ型、ｎ型又はそれらの組合わせである場合の、好適な注入例をやはり図８を
参照しながら次に説明する。それは、ピーク注入位置又は深い位置５８，６０に
よって代表される二つの好ましい注入で表わされる。それは、層５６に対して注
入位置５８より深いピーク注入位置６０を提供する二つの異なる注入工程によっ
て達成されることが好ましい。例えば、コンタクト用開口３８，３９内の層５６
内では、層５６の各部分は、ピーク注入位置６０が層５６内でピーク注入位置５
８より深いものとして示されている。さらに、注入６０のためのピーク注入位置
又は深さは、ライン２２，２４，２６の導電性ドープト材料１６内に達するほど
には深くならないように選択されることが好ましい。さらに、コンタクト用開口
位置３９，４０では、図示された注入６０を形成するための注入は、局所接続層
５６を通して、そしてその下の半導体基板材料１２内まで実施される。層５６内
に提供された導電性増強不純物の拡散は、最終的には、局所接続層５６から位置
４２，４３，４４内でその下の半導体基板材料１２内に生じる。これにより、図
示されたトランジスタラインのソース／ドレイン領域への導電性増強不純物のド
ーピングの大部分が行なわれる。プロセッサの希望及び拡散の程度によって、そ
のようなソース／ドレイン領域は、半導体基板１２内に主に存在してもよく、ま
たは、層５６内に起立したソース／ドレイン領域として存在してもよい。
【００２１】 さらに、図示される通り、層５６は、ある場所においては、深い注入のための
スペーサとして機能する。さらに、接合容量が減少する。
【００２２】 図９を次に参照する。局所接続層５６は、（フォトパターンニング及びエッチ
ングによって）図示された導電ライン２４，２６，２８の少なくとも一部分上に
横たわり、そして基板材料位置４２，４３，４４を電気的に接続する局所接続ラ
イン５７へと形成される。
【００２３】 本発明の更に考えられる態様を次に、図１０−図１６を参照しながら説明する
。図１０は、バルク単結晶シリコン基板１２からなる半導体ウェーハ片１０ａを
示す。半導体基板１２は、フィールド絶縁領域６４と活性エリア領域６２を形成
するように既にパターン化されている。図示の実施例では、フィールド絶縁領域
６４の材料６６は、ＬＯＣＯＳ工程によって形成された二酸化シリコンである。
それは、他の材料で又他の絶縁手法で構成してもよい。例えば、基板１２にトレ
ンチをエッチングし、そしてＰＥＣＶＤを含むＣＶＤ法によって酸化物を堆積す
るトレンチ・レフィルの手法がある。
【００２４】 好適且つ例示的実施例の半導体ウェーハ片１０ａは、上述した第１実施例のウ
ェーハ片１０の延長部分である。具体的には、図１０に示す延長部分は、上述し
た図４の第１実施例の右側遠く離れた部分から始まったものである。したがって
、絶縁層３４は、堆積され且つ既に平坦化されたものとして示されている。
【００２５】 図１１及び図１２を参照すると、トレンチ６８が、フィールド絶縁材料６６に
エッチングされ、そして絶縁層３４内に受容されている。トレンチ６８は、対向
する絶縁側壁７７と底部７９を有する。図示実施例のトレンチ６８は、絶縁材料
６６の端部まで延び、ここでは領域６２の活性エリア基板材料１２の近くまで延
在している。トレンチ開口６８の例示的好ましい深さは、ゲートスタック２２，
２４，２６の導電材料及び絶縁材料が組み合わさった厚さよりも、１０％〜２０
％深いことである。
【００２６】 図１３及び図１４を参照すると、導電性材料７２が、トレンチ６８を少なくと
も一部充填し、活性エリア領域６２の基板材料１２と電気的に接続している。図
示の通り、材料７２は、トレンチ６８を過剰充填するように堆積されることが好
ましい。トレンチ６８の幅は、導電性材料層７２の厚さの２倍よりも小さくなる
ように選択されることが好ましい。トレンチ６８の幅をそのように小さくするこ
とにより、その深さが広い範囲で堆積される層７２の厚さよりも潜在的に大きく
なることにもかかわらず、導電性材料７２でトレンチを完全に充填することを容
易にする。
【００２７】 図１５及び図１６を参照すると、導電層７２は、絶縁材料６６上のトレンチ６
８内に受容されるライン片７６を含む図示の局所接続ライン７５を形成するため
に既にエッチングされている。絶縁層３４の外側表面上から絶縁材料７２を完全
に除去することを確実にするために、図示のように、多少のオーバーエッチング
が行なわれることが好ましい。理想的には、トレンチ６８の形状は、絶縁材料６
６に対して形成される導電ラインの全体外観及び形状を画定するように選択され
且つ利用される。さらに、ライン７５の導電材料は、トレンチの側壁７７及び底
部７９の材料６６に接触することが好ましい。
【００２８】 図１７は、図１６のものに対応する他の例示的実施例のウェーハ片１０ｂを示
す。この実施例のものは、ＬＯＣＯＳ酸化物６６とは対照的なトレンチ絶縁酸化
物６６ｂを用いたものである。例示的好適なトレンチ充填ライン６８ｂがそこに
は示されている。
【図面の簡単な説明】
【図１】 図１は、本発明によるある処理過程における半導体ウェーハ片の概略断面図で
ある。
【図２】 図２は、図１に示されている過程に続く図１のウェーハ片の断面図である。
【図３】 図３は、図２に示されている過程に続く図１のウェーハ片の断面図である。
【図４】 図４は、図３に示されている過程に続く図１のウェーハ片の断面図である。
【図５】 図５は、図４に示されている過程に続く図１のウェーハ片の断面図である。
【図６】 図６は、図５に示されている過程に続く図１のウェーハ片の断面図である。
【図７】 図７は、図６に示されている過程に続く図１のウェーハ片の断面図である。
【図８】 図８は、図７に示されている過程に続く図１のウェーハ片の断面図である。
【図９】 図９は、図８に示されている過程に続く図１のウェーハ片の断面図である。
【図１０】 図１０は、本発明によるある処理過程における他の実施例の半導体ウェーハ片
の概略断面図である。
【図１１】 図１１は、図１０に示されている過程に続く図１のウェーハ片の断面図である
。
【図１２】 図１２は、図１１の線１１−１１に沿った図１１の断面図である。
【図１３】 図１３は、図１１に示される過程に続く過程における図１０のウェーハ片の概
略図である。
【図１４】 図１４は、図１３の線１４−１４に沿った図１３の概略図である。
【図１５】 図１５は、図１３に示される過程に続く過程における図１０のウェーハ片の概
略図である。
【図１６】 図１６は、図１５の線１６−１６に沿った図１５の断面図である。
【図１７】 図１７は、本発明によるある処理過程であり、図１６の過程に相当する過程に
おける他の実施例の半導体ウェーハ片の概略断面図である。
【手続補正書】
【提出日】平成１３年９月２１日（２００１．９．２１）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項７２】 請求項７１記載の集積回路において、前記トレンチ底部は
、前記側壁に対してほぼ垂直な部分を有していることを特徴とする集積回路。
【手続補正書】
【提出日】平成１３年１２月２１日（２００１．１２．２１）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＧＷ，ＭＬ， ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＧＭ，Ｋ Ｅ，ＬＳ，ＭＷ，ＳＤ，ＳＬ，ＳＺ，ＴＺ，ＵＧ，ＺＷ )，ＥＡ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ，ＲＵ， ＴＪ，ＴＭ)，ＡＥ，ＡＬ，ＡＭ，ＡＴ，ＡＵ，ＡＺ， ＢＡ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＣＡ，ＣＨ，ＣＮ，Ｃ Ｒ，ＣＵ，ＣＺ，ＤＥ，ＤＫ，ＤＭ，ＤＺ，ＥＥ，ＥＳ ，ＦＩ，ＧＢ，ＧＤ，ＧＥ，ＧＨ，ＧＭ，ＨＲ，ＨＵ， ＩＤ，ＩＬ，ＩＮ，ＩＳ，ＪＰ，ＫＥ，ＫＧ，ＫＰ，Ｋ Ｒ，ＫＺ，ＬＣ，ＬＫ，ＬＲ，ＬＳ，ＬＴ，ＬＵ，ＬＶ ，ＭＡ，ＭＤ，ＭＧ，ＭＫ，ＭＮ，ＭＷ，ＭＸ，ＮＯ， ＮＺ，ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ，ＳＧ，Ｓ Ｉ，ＳＫ，ＳＬ，ＴＪ，ＴＭ，ＴＲ，ＴＴ，ＴＺ，ＵＡ ，ＵＧ，ＵＺ，ＶＮ，ＹＵ，ＺＡ，ＺＷ Ｆターム(参考） 5F033 HH04 HH25 JJ05 KK01 LL04 MM01 MM07 NN40 QQ08 QQ09 QQ16 QQ24 QQ37 QQ48 QQ59 QQ65 QQ73 QQ80 RR04 RR06 SS04 TT08 VV06 XX01 5F048 AA01 AB01 AB03 AC01 BA01 BB05 BB08 BF03 BF16 BG12 BG14 DA23 【要約の続き】 拡散される。一態様として、導電性増強不純物は、局所 接続層を通して、その下の半導体基板材料内に注入され る。フィールド絶縁材料領域及び活性エリア領域が、半 導体基板上に形成される。トレンチが、フィールド絶縁 材料内に所望のライン形状となるようにエッチングされ る。導電性材料は、トレンチを少なくとも一部分充填 し、その中に導電ラインを形成するように堆積される。 集積回路が、開示され且つ特許請求されている。

Claims (63)

    【特許請求の範囲】
  1. 【請求項１】 集積回路を製造する方法であって、該方法は、 半導体基板上に対向する側壁を有した導電ラインを形成する過程と、 前記基板及びライン上に絶縁層を堆積する過程と、 前記ラインの少なくとも一方の側壁の少なくとも一部分に沿った前記ライン近
    傍の前記絶縁層をエッチングする過程と、 前記エッチングの後、前記基板及びライン上に絶縁スペーサ形成層を堆積し、
    そして、前記少なくとも一方の側壁の前記一部分に沿って、絶縁側壁スペーサを
    形成するために、前記絶縁スペーサ形成層を異方性エッチングする過程と、 からなることを特徴とする集積回路製造方法。
  2. 【請求項２】 請求項１記載の方法において、前記絶縁層をエッチングする
    過程は、対向するそれぞれのライン側壁の少なくとも一部分に沿って実施され、
    前記異方性エッチング過程は、対向するそれぞれのライン側壁上に絶縁側壁スペ
    ーサを形成することを特徴とする集積回路製造方法。
  3. 【請求項３】 請求項１記載の方法において、前記絶縁層をエッチングする
    過程は、一方の側壁の一部分に沿って実施され、それに対向する側壁に沿っては
    実施されないことを特徴とする集積回路製造方法。
  4. 【請求項４】 請求項１記載の方法において、前記一部分は前記一方の側壁
    の殆どの部分を占めることを特徴とする集積回路製造方法。
  5. 【請求項５】 請求項１記載の方法において、前記一部分は前記少なくとも
    一方の側壁のほぼ全体を占めることを特徴とする集積回路製造方法。
  6. 【請求項６】 請求項１記載の方法において、前記絶縁層のエッチング過程
    は、前記半導体基板の材料を外側に露出させることを特徴とする集積回路製造方
    法。
  7. 【請求項７】 請求項１記載の方法において、前記導電ラインはトランジス
    タゲートを有するように形成されることを特徴とする集積回路製造方法。
  8. 【請求項８】 請求項１記載の方法であった、該方法は絶縁層のエッチング
    に先立って前記絶縁層を平坦化する過程を有することを特徴とする集積回路製造
    方法。
  9. 【請求項９】 請求項１記載の方法であって、該方法は、 前記堆積の前に、前記半導体基板上にフィールド絶縁材料領域と活性エリア領
    域を形成する過程と、 前記フィールド絶縁材料と前記絶縁層の中に、所望の局所接続ライン形状とな
    るようにトレンチをエッチングする過程と、 前記トレンチを少なくとも一部充填すると共に、前記活性エリア領域の一つに
    電気的に接続する局所接続層を前記基板上に形成する過程と、 からなることを特徴とする集積回路製造方法。
  10. 【請求項１０】 集積回路を製造する方法であって、該方法は、 半導体基板上にそれぞれ対向する側壁を有した一対のトランジスタゲートを形
    成する過程であって、一方の前記トランジスタゲートの一方の側壁は他方の前記
    トランジスタゲートの一方の側壁に対向する、トランジスタゲート形成過程と、 前記基板の上と、対をなすトランジスタゲートの間に延びる領域を充填するよ
    うに対をなすトランジスタゲートの間に絶縁層を堆積する過程と、 対をなすトランジスタゲートの間の半導体基板の近くまで、前記絶縁層内にコ
    ンタクト用開口をエッチングする過程と、 前記コンタクト用開口内に、該開口を完全には充填しない程度まで、絶縁スペ
    ーサ形成層を堆積する過程と、 前記対をなすトランジスタゲートの各一方の側壁上に一対の絶縁側壁スペーサ
    を形成するために、前記スペーサ形成層を異方性エッチングする過程と、 からなることを特徴とする集積回路製造方法。
  11. 【請求項１１】 請求項１０記載の方法において、前記コンタクト用開口エ
    ッチング過程は、半導体基板の材料を露出させることを特徴とする集積回路製造
    方法。
  12. 【請求項１２】 請求項１０記載の方法において、前記コンタクト用開口エ
    ッチング過程は、前記対をなすトランジスタゲートの少なくとも一方の導電性材
    料を露出させることを特徴とする集積回路製造方法。
  13. 【請求項１３】 請求項１０記載の方法において、前記コンタクト用開口エ
    ッチング過程は、前記対をなすトランジスタゲートのそれぞれの導電性材料を露
    出させることを特徴とする集積回路製造方法。
  14. 【請求項１４】 請求項１０記載の方法において、前記コンタクト用開口エ
    ッチング過程は、前記対をなすトランジスタゲートの少なくとも一方の少なくと
    も一方の側壁の導電性材料を露出させることを特徴とする集積回路製造方法。
  15. 【請求項１５】 請求項１０記載の方法であって、該方法は、前記絶縁層を
    エッチングするのに先立って、前記絶縁層を平坦化する過程を有することを特徴
    とする集積回路製造方法。
  16. 【請求項１６】 請求項１０記載の方法であって、該方法は、 前記堆積の前に、前記半導体基板上にフィールド絶縁材料領域と活性エリア領
    域を形成する過程と、 前記フィールド絶縁材料と前記絶縁層の中に、所望の局所接続ライン形状とな
    るようにトレンチをエッチングする過程と、 前記トレンチを少なくとも一部充填すると共に、前記活性エリア領域の一つに
    電気的に接続する局所接続層を前記基板上に形成する過程と、 からなることを特徴とする集積回路製造方法。
  17. 【請求項１７】 集積回路を製造する方法であって、該方法は、 半導体基板上にそれぞれ対向する側壁を有した一対のトランジスタゲートを形
    成する過程であって、一方の前記トランジスタゲートの一方の側壁は他方の前記
    トランジスタゲートの一方の側壁に対向する、トランジスタゲート形成過程と、 前記基板の上と、対をなすトランジスタゲートの間に延びる領域を充填するよ
    うに対をなすトランジスタゲートの間に絶縁層を堆積する過程と、 対をなすトランジスタゲートの間の半導体基板の近くまで、前記絶縁層内にコ
    ンタクト用開口をエッチングする過程であって、該エッチング過程は、前記対を
    なすトランジスタゲートの各一方の側壁の少なくとも一方の導電性材料を露出さ
    せるエッチング過程と、 前記エッチングの後、前記各一方の側壁の少なくとも一方を絶縁材料で被覆す
    る過程と、 前記開口内に、半導体基板の材料と電気的に接続される電気的に導電性の材料
    を形成する過程と、 からなることを特徴とする集積回路製造方法。
  18. 【請求項１８】 請求項１７記載の方法において、前記コンタクト用開口エ
    ッチング過程は、前記対をなす各トランジスタゲートの一方の側壁のそれぞれの
    導電性材料を露出させることを特徴とする集積回路製造方法。
  19. 【請求項１９】 請求項１７記載の方法において、前記被覆過程は絶縁層の
    堆積であることを特徴とする集積回路製造方法。
  20. 【請求項２０】 請求項１７記載の方法において、前記被覆過程は絶縁層の
    堆積と、これに続くその異方性エッチングであることを特徴とする集積回路製造
    方法。
  21. 【請求項２１】 請求項１７記載の方法であって、該方法は、コンタクト用
    開口のエッチングに先立って、前記絶縁層を平坦化する過程を有することを特徴
    とする集積回路製造方法。
  22. 【請求項２２】 請求項１７記載の方法であって、該方法は、 前記堆積の前に、前記半導体基板上にフィールド絶縁材料領域と活性エリア領
    域を形成する過程と、 前記フィールド絶縁材料と前記絶縁層の中に、所望の局所接続ライン形状とな
    るようにトレンチをエッチングする過程と、 前記トレンチを少なくとも一部充填すると共に、前記活性エリア領域の一つに
    電気的に接続する局所接続層を前記基板上に形成する過程と、 からなることを特徴とする集積回路製造方法。
  23. 【請求項２３】 局所接続を形成する方法であって、該方法は、 半導体基板上にそれぞれ対向する側壁を有する一対のトランジスタゲートを形
    成する過程と、 前記基板の上と、前記対をなすトランジスタゲートの間とに絶縁層を堆積する
    過程と、 前記対をなすトランジスタゲート間の基板の近傍まで、前記絶縁層内に第１コ
    ンタクト用開口と、前記対をなすトランジスタゲートの一方の対向する側の近く
    の基板の近傍まで前記絶縁層を貫通するもう一つのコンタクト用開口とをエッチ
    ングする過程と、 一方のトランジスタゲートの対向する側壁上に絶縁側壁スペーサを形成する過
    程であって、前記絶縁層は前記側壁の少なくとも一つと前記側壁スペーサの一つ
    との間に受容される側壁スペーサ形成過程と、 一方のトランジスタゲート上に横たわると共に、前記対をなすトランジスタゲ
    ートの間の半導体基板材料と、一方のトランジスタゲートの対向する側の近くの
    半導体基板材料に電気的に接続するように、局所接続層を形成する過程と、 からなることを特徴とする局所接続形成方法。
  24. 【請求項２４】 請求項２３記載の方法であって、前記絶縁層は他方の側壁
    と他方の側壁スペーサの間には受容されていないことを特徴とする局所接続形成
    方法。
  25. 【請求項２５】 請求項２３記載の方法において、前記エッチング過程は、
    前記第１及びもう一つのコンタクト用開口内の半導体基板の材料を露出させるこ
    とを特徴とする局所接続形成方法。
  26. 【請求項２６】 請求項２３記載の方法であって、該方法は、前記絶縁層を
    エッチングする前に、前記絶縁層を平坦化する過程を有することを特徴とする局
    所接続形成方法。
  27. 【請求項２７】 請求項２３記載の方法において、前記一方の側壁と前記一
    方の側壁スペーサとの間に受容される前記絶縁層は、前記一方の側壁スペーサの
    横方向最大厚みよりも厚いか又は同等の横方向最大厚みを有することを特徴とす
    る局所接続形成方法。
  28. 【請求項２８】 請求項２３記載の方法において、前記局所接続層はポリシ
    リコンからなることを特徴とする局所接続形成方法。
  29. 【請求項２９】 請求項２３記載の方法であって、該方法は、 前記堆積過程の前に、前記半導体基板の上に、フィールド絶縁領域と活性エリ
    ア領域を形成する過程と、 前記フィールド絶縁領域と前記絶縁層の中に、所望の局所接続ライン形状とな
    るように、トレンチをエッチングする過程と、 前記トレンチを少なくとも一部分充填し、前記活性エリア領域の一つと電気的
    に接続する局所接続層を形成する過程と、 を有することを特徴とする局所接続形成方法。
  30. 【請求項３０】 導電ラインを形成する方法であって、該方法は、 半導体基板上に受容された導電材料を、対向する側壁を有したラインに形成す
    る過程と、 前記ライン上に絶縁材料を堆積し、そしてそれを、前記側壁の一方の上には受
    容され、他方の上には受容されないようにエッチングする過程と、 前記ライン上と前記エッチングされた絶縁材料の上に絶縁スペーサ形成層を堆
    積する過程と、 前記対向するライン側壁上に一対の絶縁スペーサを形成するように前記絶縁ス
    ペーサ形成層を異方性エッチングする過程であって、前記絶縁材料はその上に形
    成された前記一方の側壁と前記一方の絶縁スペーサとの間に受容されるが、その
    上に形成された他方の側壁と他方の絶縁スペーサとの間には受容されないように
    行なわれる異方性エッチング過程と、 からなることを特徴とする導電ライン形成方法。
  31. 【請求項３１】 請求項３０記載の方法であって、該方法は、前記絶縁層を
    エッチングする前に、前記絶縁層を平坦化する過程を有することを特徴とする導
    電ライン形成方法。
  32. 【請求項３２】 請求項３０記載の方法において、前記一方の側壁と前記一
    方の側壁スペーサとの間に受容される前記絶縁層は、前記一方の側壁スペーサの
    横方向最大厚みよりも厚いか又は同等の横方向最大厚みを有することを特徴とす
    る導電ライン形成方法。
  33. 【請求項３３】 導電ラインを形成する方法であって、該方法は、 半導体基板上に受容された導電材料を、対向する側壁を有したラインに形成す
    る過程と、 前記ライン上に絶縁材料を堆積する過程と、 前記絶縁材料を平坦化する過程と、 前記ライン上と前記平坦化された絶縁材料の上に絶縁スペーサ形成層を堆積す
    る過程と、 前記対向するライン側壁上に一対の絶縁スペーサを形成するように前記絶縁ス
    ペーサ形成層を異方性エッチングする過程であって、前記絶縁材料はその上に形
    成された前記側壁の少なくとも一つと前記一方の絶縁スペーサとの間に受容され
    るように行なわれる異方性エッチング過程と、 からなることを特徴とする導電ライン形成方法。
  34. 【請求項３４】 請求項３３記載の方法において、前記一方の側壁と前記一
    方の側壁スペーサとの間に受容される前記絶縁層は、前記一方の側壁スペーサの
    横方向最大厚みよりも厚いか又は同等の横方向最大厚みを有することを特徴とす
    る導電ライン形成方法。
  35. 【請求項３５】 局所接続を形成する方法であって、該方法は、 半導体基板上に少なくとも二つのトランジスタゲートを形成する過程と、 前記トランジスタゲートの少なくとも一つの上に横たわり、前記ゲートの一つ
    の少なくとも一つのソース／ドレイン領域と前記トランジスタゲートの他の近傍
    の半導体基板材料とを接続する局所接続層を堆積する過程と、 前記局所接続層に少なくとも二つの注入段階により導電性増強不純物を注入す
    る過程であって、前記二つの注入過程の内の一方は、前記層の中に他方よりも深
    いピーク注入場所を提供する不純物注入過程と、 前記局所接続層からその下の半導体基板材料内に導電性増強不純物を拡散する
    過程と、 からなることを特徴とする局所接続形成方法。
  36. 【請求項３６】 請求項３５記載の方法であって、該方法は、前記局所接続
    層のある一部分に対して前記一方の注入を、前記層を通して且つその下の前記半
    導体基板材料の中にピーク注入場所を持つように導電的にする過程を有すること
    を特徴とする局所接続形成方法。
  37. 【請求項３７】 局所接続を形成する方法であって、該方法は、 半導体基板上に少なくとも二つのトランジスタゲートを形成する過程と、 前記トランジスタゲートの少なくとも一つの上に横たわり、前記ゲートの一つ
    の少なくとも一つのソース／ドレイン領域と前記トランジスタゲートの他の近傍
    の半導体基板材料とを接続する局所接続層を堆積する過程と、 前記局所接続層を通してその下の半導体基板材料内に導電性増強不純物を注入
    する過程と、 からなることを特徴とする局所接続形成方法。
  38. 【請求項３８】 請求項３７記載の方法であって、該方法は更に、前記注入
    過程とは異なる他の注入過程として、前記局所接続層の中にあるピーク濃度場所
    に導電性増強不純物を注入する過程を有することを特徴とする局所接続形成方法
    。
  39. 【請求項３９】 集積回路を製造する方法であって、該方法は、 半導体基板上にゲート絶縁層を形成する過程と、 前記ゲート絶縁層上に導電性ドープト半導体層を形成する過程と、 前記半導体層上に絶縁キャップ層を形成する過程と、 前記絶縁キャップ層上にエッチングストップ層を形成する過程と、 複数のトランジスタゲートラインとするために、前記エッチングストップ層、
    前記キャップ層及び前記半導体層をパターンニング及びエッチングする過程と、 前記基板及び前記トランジスタゲートライン上に、エッチングされた前記エッ
    チングストップ層、前記キャップ層及び前記半導体層を組合わせた厚さよりも厚
    くなるように酸化物層を堆積する過程と、 前記エッチングストップ層をエッチングストップとして用いて前記堆積された
    酸化物層を化学機械研磨する過程と、 前記複数のゲートラインとは異なる近傍の少なくとも二つの別の場所において
    前記半導体基板の材料を露出させるように、研摩された前記酸化物層をパターン
    ニング及びエッチングする過程と、 前記場所と電気接続となるように、前記複数のゲートライン上に局所接続層を
    堆積する過程と、 前記複数のゲートラインの少なくとも二つの上に横たわる局所接続ラインとな
    るように前記局所接続層をエッチングする過程と、 からなることを特徴とする半導体製造方法。
  40. 【請求項４０】 導電ライン形成方法であって、該方法は、 半導体基板上にフィールド絶縁材料領域と活性エリア領域を形成する過程と、 前記フィールド絶縁材料の中に、所望のライン形状となるように、トレンチを
    エッチングする過程と、 前記トレンチを少なくとも一部分充填し、且つその中に導電ラインを形成する
    ために、導電性材料を堆積する過程と、 からなることを特徴とする導電ライン形成方法。
  41. 【請求項４１】 請求項４０記載の方法であって、該方法は、ＬＯＣＯＳ酸
    化物を有するように前記フィールド絶縁材料を形成する過程を有することを特徴
    とする導電ライン形成方法。
  42. 【請求項４２】 請求項４０記載の方法であって、該方法は、前記活性エリ
    ア及びフィールド絶縁領域上に絶縁層を堆積し、前記エッチング過程の前に前記
    絶縁層を平坦化する過程を有することを特徴とする導電ライン形成方法。
  43. 【請求項４３】 請求項４０記載の方法であって、該方法は、前記活性エリ
    ア及びフィールド絶縁領域上に絶縁層を堆積し、前記エッチング過程の前に前記
    絶縁層を平坦化する過程を有し、前記エッチング過程は前記トレンチが平坦化さ
    れた前記絶縁層内に受容されるようにエッチングする過程を有することを特徴と
    する導電ライン形成方法。
  44. 【請求項４４】 請求項４０記載の方法であって、該方法は、エッチングさ
    れた基板トレンチ内に形成されるＣＶＤ酸化物を有するように前記フィールド絶
    縁材料を形成する過程を有することを特徴とする導電ライン形成方法。
  45. 【請求項４５】 請求項４０記載の方法において、前記導電性材料は最初に
    前記トレンチを過剰充填するように堆積され、その最初の堆積の後、前記トレン
    チを前記導電性材料で一部分だけが充填された状態とするために、前記導電性材
    料の一部を除去する過程を有することを特徴とする導電ライン形成方法。
  46. 【請求項４６】 局所接続を形成する方法であって、該方法は、 半導体基板に対して形成されたフィールド絶縁材料の中に、活性エリア基板材
    料の近傍の絶縁材料の端部まで延在するトレンチをエッチングする過程と、 前記基板上に、前記トレンチを少なくとも部分的に充填し、前記活性エリア基
    板材料と電気的に接続する局所接続材料層を形成する過程と、 からなることを特徴とする局所接続形成方法。
  47. 【請求項４７】 請求項４６記載の方法であって、該方法は、ＬＯＣＯＳ酸
    化物を有するように前記フィールド絶縁材料を形成する過程を有することを特徴
    とする局所接続形成方法。
  48. 【請求項４８】 請求項４６記載の方法であって、該方法は、エッチングさ
    れた基板トレンチ内に形成されるＣＶＤ酸化物を有するように前記フィールド絶
    縁材料を形成する過程を有することを特徴とする局所接続形成方法。
  49. 【請求項４９】 請求項４６記載の方法において、前記導電性材料は最初に
    前記トレンチを過剰充填するように堆積され、その最初の堆積の後、前記トレン
    チを前記導電性材料で一部分だけが充填された状態とするために、前記導電性材
    料の一部を除去する過程を有することを特徴とする局所接続形成方法。
  50. 【請求項５０】 フィールド絶縁材料領域と活性エリア領域とを有する半導
    体基板と、 前記フィールド絶縁材料の中に形成されたトレンチ内に受容される導電ライン
    と、 からなることを特徴とする集積回路。
  51. 【請求項５１】 請求項５０記載の集積回路において、前記フィールド絶縁
    材料はＬＯＣＯＳ酸化物からなることを特徴とする集積回路。
  52. 【請求項５２】 請求項５０記載の集積回路において、前記フィールド絶縁
    材料は、エッチングされた基板トレンチ内に形成されるＣＶＤ酸化物からなるこ
    とを特徴とする集積回路。
  53. 【請求項５３】 請求項５０記載の集積回路において、前記トレンチ内の前
    記導電ラインは、前記フィールド絶縁材料内に形成されるトレンチの形状によっ
    て画定されることを特徴とする集積回路。
  54. 【請求項５４】 請求項５３記載の集積回路において、前記フィールド絶縁
    材料はＬＯＣＯＳ酸化物からなることを特徴とする集積回路。
  55. 【請求項５５】 請求項５３記載の集積回路において、前記フィールド絶縁
    材料はエッチングされた基板トレンチ内に形成されるＣＶＤ酸化物からなること
    を特徴とする集積回路。
  56. 【請求項５６】 請求項５０記載の集積回路において、前記トレンチはフィ
    ールド絶縁材料からなる対向した絶縁側壁を有し、前記ラインの導電性材料は前
    記トレンチ側壁と接触していることを特徴とする集積回路。
  57. 【請求項５７】 フィールド絶縁材料領域と活性エリア領域とを有する半導
    体基板と、 前記活性エリア領域と電気的に接続し、該活性エリア領域上から前記フィール
    ド絶縁材料の中に形成されたトレンチまで延在する局所接続ラインと、 からなることを特徴とする集積回路。
  58. 【請求項５８】 請求項５７記載の集積回路において、前記フィールド絶縁
    材料はＬＯＣＯＳ酸化物からなることを特徴とする集積回路。
  59. 【請求項５９】 請求項５７記載の集積回路において、前記フィールド絶縁
    材料は、エッチングされた基板トレンチ内に形成されるＣＶＤ酸化物からなるこ
    とを特徴とする集積回路。
  60. 【請求項６０】 請求項５７記載の集積回路において、前記トレンチ内の前
    記導電ラインは、前記フィールド絶縁材料内に形成されるトレンチの形状によっ
    て画定されることを特徴とする集積回路。
  61. 【請求項６１】 請求項６０記載の集積回路において、前記絶縁材料はＬＯ
    ＣＯＳ酸化物からなることを特徴とする集積回路。
  62. 【請求項６２】 請求項６０記載の集積回路において、前記フィールド絶縁
    材料は、エッチングされた基板トレンチ内に形成されるＣＶＤ酸化物からなるこ
    とを特徴とする集積回路。
  63. 【請求項６３】 請求項６０記載の集積回路において、前記トレンチはフィ
    ールド絶縁材料からなる対向した絶縁側壁を有し、前記局所接続ラインの導電性
    材料は前記トレンチ側壁と接触していることを特徴とする集積回路。
JP2000604460A 1999-03-11 2000-03-10 局所接続・導電ラインを形成する方法及びその構造体 Pending JP2003533866A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/266,456 US6180494B1 (en) 1999-03-11 1999-03-11 Integrated circuitry, methods of fabricating integrated circuitry, methods of forming local interconnects, and methods of forming conductive lines
US09/266,456 1999-03-11
PCT/US2000/006248 WO2000054331A1 (en) 1999-03-11 2000-03-10 Methods of forming local interconnects and conductive lines, and resulting structure

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2006053994A Division JP2006203231A (ja) 1999-03-11 2006-02-28 局所接続・導電ラインを形成する方法及びその構造体
JP2006054044A Division JP2006203232A (ja) 1999-03-11 2006-02-28 局所接続・導電ラインを形成する方法及びその構造体

Publications (1)

Publication Number Publication Date
JP2003533866A true JP2003533866A (ja) 2003-11-11

Family

ID=23014661

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2000604460A Pending JP2003533866A (ja) 1999-03-11 2000-03-10 局所接続・導電ラインを形成する方法及びその構造体
JP2006053994A Withdrawn JP2006203231A (ja) 1999-03-11 2006-02-28 局所接続・導電ラインを形成する方法及びその構造体
JP2006054044A Withdrawn JP2006203232A (ja) 1999-03-11 2006-02-28 局所接続・導電ラインを形成する方法及びその構造体

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP2006053994A Withdrawn JP2006203231A (ja) 1999-03-11 2006-02-28 局所接続・導電ラインを形成する方法及びその構造体
JP2006054044A Withdrawn JP2006203232A (ja) 1999-03-11 2006-02-28 局所接続・導電ラインを形成する方法及びその構造体

Country Status (6)

Country Link
US (9) US6180494B1 (ja)
EP (3) EP1177578A1 (ja)
JP (3) JP2003533866A (ja)
KR (1) KR100435933B1 (ja)
AU (1) AU3523200A (ja)
WO (1) WO2000054331A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006196693A (ja) * 2005-01-13 2006-07-27 Sony Corp 半導体素子の形成方法および半導体素子のマウント方法

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6963510B1 (en) * 1998-07-10 2005-11-08 Xilinx, Inc. Programmable capacitor and method of operating same
US6180494B1 (en) 1999-03-11 2001-01-30 Micron Technology, Inc. Integrated circuitry, methods of fabricating integrated circuitry, methods of forming local interconnects, and methods of forming conductive lines
JP3410063B2 (ja) * 2000-05-15 2003-05-26 沖電気工業株式会社 半導体装置及びその製造方法
US6599789B1 (en) * 2000-11-15 2003-07-29 Micron Technology, Inc. Method of forming a field effect transistor
US6599824B1 (en) * 2001-02-26 2003-07-29 Advanced Micro Devices, Inc. System for and method of forming local interconnect using microcontact printing
US7081398B2 (en) 2001-10-12 2006-07-25 Micron Technology, Inc. Methods of forming a conductive line
US6727168B2 (en) 2001-10-24 2004-04-27 Micron Technology, Inc. Method of forming local interconnects
US6716687B2 (en) 2002-02-11 2004-04-06 Micron Technology, Inc. FET having epitaxial silicon growth
WO2004041712A2 (en) * 2002-05-13 2004-05-21 William Marsh Rice University Method of making a nanoscale electronic device
US7071043B2 (en) * 2002-08-15 2006-07-04 Micron Technology, Inc. Methods of forming a field effect transistor having source/drain material over insulative material
US7012021B2 (en) * 2004-01-29 2006-03-14 Taiwan Semiconductor Mfg Method for end point detection polysilicon chemical mechanical polishing in an anti-fuse memory device
US7176656B2 (en) * 2004-06-22 2007-02-13 Campbell Hausfeld/Scott Fetzer Company Tool with battery pack
US7118966B2 (en) * 2004-08-23 2006-10-10 Micron Technology, Inc. Methods of forming conductive lines
US7547945B2 (en) * 2004-09-01 2009-06-16 Micron Technology, Inc. Transistor devices, transistor structures and semiconductor constructions
US7384849B2 (en) * 2005-03-25 2008-06-10 Micron Technology, Inc. Methods of forming recessed access devices associated with semiconductor constructions
US7282401B2 (en) 2005-07-08 2007-10-16 Micron Technology, Inc. Method and apparatus for a self-aligned recessed access device (RAD) transistor gate
US7462534B2 (en) * 2005-08-02 2008-12-09 Micron Technology, Inc. Methods of forming memory circuitry
US7867851B2 (en) 2005-08-30 2011-01-11 Micron Technology, Inc. Methods of forming field effect transistors on substrates
US7859112B2 (en) * 2006-01-13 2010-12-28 Micron Technology, Inc. Additional metal routing in semiconductor devices
US7700441B2 (en) 2006-02-02 2010-04-20 Micron Technology, Inc. Methods of forming field effect transistors, methods of forming field effect transistor gates, methods of forming integrated circuitry comprising a transistor gate array and circuitry peripheral to the gate array, and methods of forming integrated circuitry comprising a transistor gate array including first gates and second grounded isolation gates
US7859026B2 (en) * 2006-03-16 2010-12-28 Spansion Llc Vertical semiconductor device
US7602001B2 (en) 2006-07-17 2009-10-13 Micron Technology, Inc. Capacitorless one transistor DRAM cell, integrated circuitry comprising an array of capacitorless one transistor DRAM cells, and method of forming lines of capacitorless one transistor DRAM cells
US7772632B2 (en) * 2006-08-21 2010-08-10 Micron Technology, Inc. Memory arrays and methods of fabricating memory arrays
US7589995B2 (en) * 2006-09-07 2009-09-15 Micron Technology, Inc. One-transistor memory cell with bias gate
US7923373B2 (en) 2007-06-04 2011-04-12 Micron Technology, Inc. Pitch multiplication using self-assembling materials
US9087839B2 (en) 2013-03-29 2015-07-21 International Business Machines Corporation Semiconductor structures with metal lines
US10191733B2 (en) * 2013-06-25 2019-01-29 Sap Se Software change process orchestration in a runtime environment

Family Cites Families (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55153342A (en) * 1979-05-18 1980-11-29 Fujitsu Ltd Semiconductor device and its manufacture
US4333227A (en) * 1979-11-29 1982-06-08 International Business Machines Corporation Process for fabricating a self-aligned micrometer bipolar transistor device
DE3234637A1 (de) * 1982-09-18 1984-03-22 Alfred Teves Gmbh, 6000 Frankfurt Verfahren und schaltungsanordnung zur steuerung einer bremsschlupfregelanlage
JPS59133944A (ja) 1983-01-21 1984-08-01 Showa Denko Kk 合金薄帯の製造方法および製造装置
JPS6054453A (ja) 1983-09-05 1985-03-28 Oki Electric Ind Co Ltd 半導体集積回路装置の製造方法
DK583687A (da) * 1986-11-20 1988-05-21 Draco Ab Middel til regulering af appetit eller sovemiddel
JPH01147829A (ja) * 1987-12-04 1989-06-09 Toshiba Corp 半導体装置の製造方法
JPH02148734A (ja) * 1988-11-29 1990-06-07 Sony Corp 配線方法及びそれを用いた半導体装置
US5126279A (en) 1988-12-19 1992-06-30 Micron Technology, Inc. Single polysilicon cross-coupled resistor, six-transistor SRAM cell design technique
KR920005453B1 (ko) 1989-05-13 1992-07-04 현대전자산업 주식회사 반도체 접속장치 형성방법
JPH0316937A (ja) 1989-06-13 1991-01-24 Furukawa Electric Co Ltd:The 光ファイバの製造方法
US5135882A (en) 1989-07-31 1992-08-04 Micron Technology, Inc. Technique for forming high-value inter-nodal coupling resistance for rad-hard applications in a double-poly, salicide process using local interconnect
JPH03161937A (ja) 1989-11-21 1991-07-11 Sumitomo Electric Ind Ltd 電界効果形トランジスタの製造方法
JPH03276727A (ja) * 1990-03-27 1991-12-06 Nec Corp 半導体集積回路装置
JPH0492426A (ja) * 1990-08-08 1992-03-25 Seiko Epson Corp 半導体装置
US5346836A (en) * 1991-06-06 1994-09-13 Micron Technology, Inc. Process for forming low resistance contacts between silicide areas and upper level polysilicon interconnects
JP3172229B2 (ja) 1992-01-23 2001-06-04 株式会社東芝 半導体装置の製造方法
US5356834A (en) * 1992-03-24 1994-10-18 Kabushiki Kaisha Toshiba Method of forming contact windows in semiconductor devices
KR950011556B1 (ko) * 1992-07-03 1995-10-06 현대전자산업주식회사 반도체 접속장치 형성방법
KR960002064B1 (ko) 1992-11-16 1996-02-10 현대전자산업주식회사 반도체 소자의 콘택 제조방법
JP2787646B2 (ja) * 1992-11-27 1998-08-20 三菱電機株式会社 半導体装置の製造方法
US5346585A (en) * 1993-04-20 1994-09-13 Micron Semiconductor, Inc. Use of a faceted etch process to eliminate stringers
US5356845A (en) * 1993-05-11 1994-10-18 Exxon Research And Engineering Company Process for the reactivation of nickel-alumina catalysts
JPH06333944A (ja) * 1993-05-25 1994-12-02 Nippondenso Co Ltd 半導体装置
US5776827A (en) * 1993-08-27 1998-07-07 Yamaha Corporation Wiring-forming method
US5494841A (en) 1993-10-15 1996-02-27 Micron Semiconductor, Inc. Split-polysilicon CMOS process for multi-megabit dynamic memories incorporating stacked container capacitor cells
JP2809080B2 (ja) 1993-12-15 1998-10-08 日本電気株式会社 半導体装置の製造方法
KR0137974B1 (ko) * 1994-01-19 1998-06-15 김주용 반도체 장치 및 그 제조방법
DE4419431C1 (de) * 1994-06-03 1995-04-27 Goldschmidt Ag Th Polyolefine, Polyolefin-Blends und elastomermodifizierte Polyolefine mit erhöhter Oberflächenpolarität, Verfahren zu ihrer Herstellung, sowie deren Verwendung
US5665520A (en) 1994-06-13 1997-09-09 Matsushita Electric Industrial Co., Ltd. Optical recording medium
JP2600621B2 (ja) * 1994-09-14 1997-04-16 日本電気株式会社 半導体装置の製造方法
JP2663900B2 (ja) * 1995-02-28 1997-10-15 日本電気株式会社 半導体装置の製造方法
US5589415A (en) * 1995-06-07 1996-12-31 Sgs-Thomson Microelectronics, Inc. Method for forming a semiconductor structure with self-aligned contacts
US6917083B1 (en) 1995-07-27 2005-07-12 Micron Technology, Inc. Local ground and VCC connection in an SRAM cell
US5734179A (en) 1995-12-12 1998-03-31 Advanced Micro Devices, Inc. SRAM cell having single layer polysilicon thin film transistors
US5717242A (en) 1996-04-17 1998-02-10 Advanced Micro Devices, Inc. Integrated circuit having local interconnect for reduing signal cross coupled noise
US5793088A (en) * 1996-06-18 1998-08-11 Integrated Device Technology, Inc. Structure for controlling threshold voltage of MOSFET
US6033969A (en) * 1996-09-30 2000-03-07 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming a shallow trench isolation that has rounded and protected corners
US6077763A (en) * 1996-11-19 2000-06-20 United Microelectronics Corp. Process for fabricating a self-aligned contact
US6127214A (en) * 1996-12-09 2000-10-03 Texas Instruments Incorporated Contact gate structure and method
US5849622A (en) * 1997-03-07 1998-12-15 Advanced Micro Devices, Inc. Method of forming a source implant at a contact masking step of a process flow
US5789316A (en) * 1997-03-10 1998-08-04 Vanguard International Semiconductor Corporation Self-aligned method for forming a narrow via
US5899732A (en) 1997-04-11 1999-05-04 Advanced Micro Devices, Inc. Method of implanting silicon through a polysilicon gate for punchthrough control of a semiconductor device
JPH1154724A (ja) 1997-08-06 1999-02-26 Sony Corp 半導体装置の製造方法
US5883010A (en) * 1997-08-07 1999-03-16 National Semiconductor Corporation Method for protecting nonsilicided surfaces from silicide formation using spacer oxide mask
US5801082A (en) 1997-08-18 1998-09-01 Vanguard International Semiconductor Corporation Method for making improved shallow trench isolation with dielectric studs for semiconductor integrated circuits
JPH11186389A (ja) * 1997-12-24 1999-07-09 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH11251318A (ja) * 1998-03-06 1999-09-17 Fujitsu Ltd 半導体装置及びその製造方法
US5899721A (en) 1998-03-09 1999-05-04 Advanced Micro Devices, Inc. Method of based spacer formation for ultra-small sapcer geometries
US6225875B1 (en) 1998-10-06 2001-05-01 Hughes Electronics Corporation Dual sidewall coupled orthomode transducer having septum offset from the transducer axis
US6255215B1 (en) * 1998-10-20 2001-07-03 Advanced Micro Services Semiconductor device having silicide layers formed using a collimated metal layer
TW411566B (en) * 1998-11-18 2000-11-11 Taiwan Semiconductor Mfg Process of forming the SAC Plug for self-aligned contact hole
US6180494B1 (en) 1999-03-11 2001-01-30 Micron Technology, Inc. Integrated circuitry, methods of fabricating integrated circuitry, methods of forming local interconnects, and methods of forming conductive lines
US6177318B1 (en) * 1999-10-18 2001-01-23 Halo Lsi Design & Device Technology, Inc. Integration method for sidewall split gate monos transistor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006196693A (ja) * 2005-01-13 2006-07-27 Sony Corp 半導体素子の形成方法および半導体素子のマウント方法

Also Published As

Publication number Publication date
US20030203548A1 (en) 2003-10-30
US6803286B2 (en) 2004-10-12
KR100435933B1 (ko) 2004-06-12
EP1746644A2 (en) 2007-01-24
US20040115914A1 (en) 2004-06-17
WO2000054331A9 (en) 2003-06-19
WO2000054331A1 (en) 2000-09-14
JP2006203231A (ja) 2006-08-03
US6638842B2 (en) 2003-10-28
EP1775763B1 (en) 2014-06-04
US6225675B1 (en) 2001-05-01
US6982203B2 (en) 2006-01-03
US6180494B1 (en) 2001-01-30
US6797600B2 (en) 2004-09-28
KR20020007323A (ko) 2002-01-26
US7094636B2 (en) 2006-08-22
US6610587B2 (en) 2003-08-26
AU3523200A (en) 2000-09-28
EP1775763A3 (en) 2008-07-23
EP1177578A1 (en) 2002-02-06
US20040018710A1 (en) 2004-01-29
JP2006203232A (ja) 2006-08-03
US6391726B1 (en) 2002-05-21
EP1746644A3 (en) 2007-10-10
US20020048865A1 (en) 2002-04-25
US20050098531A1 (en) 2005-05-12
EP1775763A2 (en) 2007-04-18
US20020102844A1 (en) 2002-08-01

Similar Documents

Publication Publication Date Title
JP2003533866A (ja) 局所接続・導電ラインを形成する方法及びその構造体
US5933748A (en) Shallow trench isolation process
JP4718007B2 (ja) 自己整合コンタクトを備えた集積回路の製造方法
JP2705716B2 (ja) Ｄｒａｍセルの製造方法
US20010031540A1 (en) Silicon nitride capped shallow trench isolation method for fabricating sub-micron devices with borderless contacts
US20030107133A1 (en) Semiconductor device
US7365400B2 (en) Semiconductor device and method for manufacturing the same
US5840591A (en) Method of manufacturing buried bit line DRAM cell
KR20030015143A (ko) 강유전체 메모리 트랜지스터의 제조방법
US6638815B1 (en) Formation of self-aligned vertical connector
US7321147B2 (en) Semiconductor device including a trench capacitor
US5652160A (en) Method of fabricating a buried contact structure with WSix sidewall spacers
US6380063B1 (en) Raised wall isolation device with spacer isolated contacts and the method of so forming
JP3425896B2 (ja) 半導体装置の製造方法
KR950012916B1 (ko) 반도체장치의 소자분리방법
US6218240B1 (en) Method of fabricating low voltage coefficient capacitor
KR100209927B1 (ko) 반도체 소자의 소자 분리막 형성방법
JP2003046080A (ja) 半導体装置及びその製造方法
JP2001060563A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050830

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20051129

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20051206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060404

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20060901

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20061106