JP2003528470A - 高圧固体装置の終端構造 - Google Patents

高圧固体装置の終端構造

Info

Publication number
JP2003528470A
JP2003528470A JP2001569891A JP2001569891A JP2003528470A JP 2003528470 A JP2003528470 A JP 2003528470A JP 2001569891 A JP2001569891 A JP 2001569891A JP 2001569891 A JP2001569891 A JP 2001569891A JP 2003528470 A JP2003528470 A JP 2003528470A
Authority
JP
Japan
Prior art keywords
charge
layer
termination region
varying
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001569891A
Other languages
English (en)
Inventor
テオドアー、ジェイ．レタビック
マーク、アール．シンプソン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Electronics NV filed Critical Philips Electronics NV
Publication of JP2003528470A publication Critical patent/JP2003528470A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction

Landscapes

  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Non-Volatile Memory (AREA)
  • Thyristors (AREA)
  • Bipolar Transistors (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Rectifiers (AREA)

Abstract

(57)【要約】 高圧装置の終端構造は、終端領域に沿って横に容量および／または間隔を変える際に堆積される複数の個別の電荷のデポジットによって行われる。容量および／または空間が変わる方法は、多層装置の異なる層間でも変わる。好ましい実施形態では、この変化は、電界強度が終端領域のいかなる水平領域あるいは垂直領域に沿ってもほぼ一定であるようなものである。

Description

【発明の詳細な説明】
【０００１】 本発明は、エレクトロニクス、より詳細には固体装置を終端する改良された技
術に関するものである。本発明は特に電荷補償装置の高圧終端に適応する。
【０００２】 図１は、典型的な従来のＶＤＭＯＳ装置の縦断面図を示している。Ｐ形の不純
物が添加された領域１０９は、上部表面１１４に沿って分散して形成されていて
、一般的にはこの装置の動作中およそアース電圧に保持されている。このゲート
１１１は、例えば従来の１５ボルトの値で作動されてもよい。
【０００３】 この装置の下部表面には６００ボルトの端子１１３がある。この装置の構造の
結果として、点１０３は６００ボルトを有する装置の底部端子１１３から電気的
に分離されていないため、電圧は点１０３に現れる。同じ装置では、この電圧は
１０００Ｖあるいはそれ以上を生じ得る。
【０００４】 終端のための領域１０７は、Ｔと示され、領域の幅の両端間に６００ボルト降
下しなければならない。実際の装置では、Ｔ１０７は約５０ミクロンであっても
よい。
【０００５】 図１の配置の平面図が図２に示されている。境界領域１０７は、５０ミクロン
の両端間だけ６００ボルト降下するためのある種の構造を含まなければならない
終端領域である。１０５は装置のアクティブ領域を表す。
【０００６】 図３は、このような高電圧の終端を行うための典型的な従来の構造を示す。一
組の浮動保護リング３０２は、装置周辺の周りの電界分布を制御するために使用
される。この構造におけるリング数はこの装置の電圧定格によって決まる。例え
ば、８つのリングが１０００ボルト装置のために使用される。３次元コンピュー
タモデルによって、最適リング間隔は、この構造がアバランシェ降伏に近づくと
きに各リングは同じ電界強度を受けるように決定され得る。このリングは、静電
スクリーンの役目を果し、リング間にＰチャネルを形成するためにわずかに不純
物が添加されたＮ形界面を反転する外部イオン電荷を防止するポリドックス（酸
素がドーピングされた多結晶シリコン）でパッシベーションされる。ポリドック
スは、図示されるように窒化シリコンの層およびリンがドーピングされた酸化物
の層で被覆される。
【０００７】 この装置の終端領域の表面領域は、この装置に加えられたコストの発生源を示
している。特に、終端領域は、この装置の周辺の周りを完全に包まなければなら
ないかなりの大きさの横幅である。これは、この装置のコストを増加し、ウェハ
当たり多数のチップにわたって、浪費されたコストおよび空間の顕著な発生源に
なる。
【０００８】 前述を考慮して、比較的大量の表面積を使用しないで高圧半導体装置を終端す
る改良された技術に対する技術上の要求がある。
【０００９】 容易に製造され、装置製造手順に著しいコストを追加しない終端構造を製造す
る技術に対する要求もある。
【００１０】 従来技術の上記の問題および他の問題は本発明により解決される。多層固体装
置は、各層が結晶のエッジの方へ横に延びるアクティブ（ドリフト）領域のエッ
ジから終端領域を通って横に延びて変化する電荷プロフィールを含む。
【００１１】 電荷プロフィールは、ここに規定されているように特定の断面が横切られると
きの堆積電荷の密度を示す。好ましい実施形態では、電荷プロフィールは、異な
る層で異なるので、多層装置の各層は、終端層が横方向に横切られるとき減少す
る電荷密度を含む。さらに、減少する電荷プロフィールは、垂直断面がこの層の
ソース領域の方へ上方へ横切られるときも示される。好ましい実施形態では、電
荷プロフィールは、任意の断面に沿ってほぼ直線的に横方向あるいは垂直方向に
減少し、ほぼ均一の電界強度の値を生じる。
【００１２】 好ましい装置の製造方法は、多層装置、終端領域の各層に沿った堆積電荷量を
含む。各堆積（すなわち、ドット）の電荷量あるいは堆積間の間隔は、変えられ
てもよく、このような変化は異なる層で異なっている。これによって、電界強度
は、いかなる水平断面あるいは垂直断面に沿ってもほぼ一定のままである。
【００１３】 更なる理解が、添付図面および説明を参照することによって得られる。
【００１４】 図４は、本発明の教示に従って製造される多層装置の端から端までの断面の概
念図を示す。層４０３，４０５，および４０７が示されているが、他の層の可能
性がある。領域４２１は、装置のアクティブ領域を示し、領域４２２は、装置の
終端領域を示す。このアクティブ領域は、任意の１つあるいはそれ以上のいろい
ろのこのような装置として電気的に振る舞うように構成されてもよく、本発明に
重要でない。したがって、以下終端領域だけを検討する。
【００１５】 層４０３，４０５および４０７の各々は、この層が領域４２１からこの装置の
外側まで横方向に横切られるとき減少する電荷プロフィールを含む。この電荷プ
ロフィールは、図４の配置で構成されるので、全電荷は、横方向あるいは垂直方
向の位置の関数である。したがって、図４に示されるように、より多くの電荷が
４１１よりも４０９に堆積され、より多くの電荷が４１３よりも４１１に堆積さ
れ、さらに少ない電荷が４１５に堆積される。電荷プロフィールは、列４０９，
４１１，４１３および４１５を含む。位置に直線的に依存する全電荷の連続減少
は、横断面／垂直断面にわたってほぼ一定である電界強度を生じる。
【００１６】 減少する電荷プロフィールを達成する１つの方法は、アクティブ装置の製造の
ために使用されるのと同じマスクを使用する。このマスクは、終端領域にわたっ
て延びる一部を有する。この拡張された部分は、アクティブ領域から離れていく
ときにより小さくなる複数の開口を有する。したがって、個別の電荷の堆積（す
なわち電荷ドット）は、アクティブ領域からの距離がより大きくなるにつれて、
サイズを減らし、ほぼ一定の電界を生じる。
【００１７】 さらに、垂直断面が横切られるときに電荷の同様な減少が見られる。特に、図
４の列４０９だけを見ると、電荷が行４０３から４０５〜４０７まで上方に横切
ると、より少ない電荷は各個別の堆積物で堆積される。各層のために使用される
マスクの開口のサイズは、図４に示されるように変えることができる。
【００１８】 その各々がその中に含まれる異なる電荷量を有する小さい矩形は、個別の電荷
の堆積の３×４のマトリックスを示す。このような開口のための典型的な形状寸
法は、およそ２．５〜４０平方ミクロンの範囲にあってもよい。
【００１９】 終端領域内のいかなる位置の電界強度も空間の電荷変化から計算できる。一方
、所望の電界強度は、電荷プロフィールの賢明な設計によって実現できる。終端
領域の任意の点の横方向電荷は、特定の熱アニール及び駆動が施される各個別の
電荷領域からの寄与を合計することによって得ることができる。いかに所望の電
荷強度に対する電荷プロフィールを計算し、いかに電界強度を所望の電荷プロフ
ィールから計算することは当業者に周知である。
【００２０】 さらに、図１から、ここで使用される典型的な実施形態の約６００ボルトは、
この装置の底部から表面までも降下されねばならない。同じ手順は、Ｎ層の深さ
の装置の場合、Ｎ層の両端間を６００ボルト降下するためにいかなる列に沿って
も上方に利用される。
【００２１】 特に、本発明は、多層装置に対して便利な方法で製造されてもよい。特に、こ
のような多層装置では、この層は各々特定のマスクを使用して別個に製造される
。同じマスクは、終端領域を敷設するために使用でき、サイズが変わる穴は異な
る電荷量を可能にする。特に、終端領域の電荷の堆積を可能にするマスクの開口
は異なるので、各層に対するマスクは異なる。したがって、Ｎ個の異なるマスク
、各層に対して１個のマスクを有することができる。アクティブ領域に相当する
マスクの一部は各マスクに対して同じであってもよく、終端領域に相当する一部
は、プロフィールを変えるために各マスクに対して異なる。
【００２２】 図５は、図４と同じ目的を達成するわずかに異なる実施形態を示す。特に、図
５では、個別の電荷堆積のサイズは互いに同じである。しかしながら、このよう
な個別の堆積間の距離は、終端領域が横方向に横切られるときに変わる。さらに
、同じ変わる間隔は、垂直断面が横切られるときに得ることができる。例えば、
距離５０５は距離５０６よりわずかに小さい。したがって、ほぼ一定の電界は、
断面が横切られるとき、一定の距離でますます少ない量の電荷ドットを堆積する
よりもむしろ、等しい量であるがますます遠く離れている個別の電荷堆積を付着
することによって実行できる。もちろん、各堆積の電荷量および間隔が変えられ
る場合、組み合わせ方式もまた使用されてもよい。
【００２３】 好ましい実施形態では、電荷は、ほぼ直線的な方法でアクティブ（ドリフト）
領域からの距離とともに減少する方法で堆積されるべきである。これは、アクテ
ィブ領域から離れていくときにほぼ一定の電界強度を生じる。これは、各ドット
の電荷がアクティブ領域からの距離とともに直線的に減少すべきであることを意
味する。
【００２４】 上記は本発明の好ましい実施形態を記載しているが、いろいろの修正および追
加は当業者に明らかである。
【図面の簡単な説明】
【図１】 終端に対する要求を示す半導体装置の断面図を示す。
【図２】 図１の配置の平面図を示す。
【図３】 いくつかの浮動Ｐ形リングを利用する従来の終端技術を示す。
【図４】 半導体装置の電荷プロフィールの概念図であり、この電荷プロフィールは本発
明により変わる。
【図５】 本発明の他の実施形態を示す。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 マーク、アール．シンプソン オランダ国5656、アーアー、アインドーフ ェン、プロフ．ホルストラーン、６

Claims (16)

    【特許請求の範囲】
  1. 【請求項１】 複数の層（４０３，４０５，４０７）を含む固体装置であって、各層が、アク
    ティブ領域（４２１）および終端領域（４２２）を含み、少なくとも２つの層が
    、前記アクティブ領域（４２１）から横に前記終端領域（４２２）を通って前記
    終端領域（４２２）のエッジの方へ延びて変化する電荷プロフィール（４０９，
    ４１１，４１３，４１５）を含む終端領域を含む固体装置。
  2. 【請求項２】 前記層（４０３，４０５，４０７）の全てが変化する電荷プロフィールを含む
    請求項１に記載の装置。
  3. 【請求項３】 各層の前記変化する電荷プロフィール（４０９，４１１，４１３，４１５）が
    、他の層に対する前記変化する電荷プロフィールとは異なる請求項１に記載の装
    置。
  4. 【請求項４】 各層（４０３，４０５，４０７）の前記変化する電荷プロフィール（４０９，
    ４１１，４１３，４１５）が、他の層に対する前記変化する電荷プロフィールと
    は異なる請求項３に記載の装置。
  5. 【請求項５】 少なくとも１つの層（４０３）上の前記変化する電荷プロフィールが、全体積
    が変わる個別の電荷（４３０，４３１）の堆積を含む請求項４に記載の装置。
  6. 【請求項６】 各層上の前記変化する電荷プロフィールが、互いの間隔が変わる個別の電荷（
    ４３０，４３１）の堆積を含む請求項４に記載の装置。
  7. 【請求項７】 各層上の前記電荷プロフィール（４０９，４１１，４１３，４１５）が、前記
    アクティブ領域（４２１）から離れている距離とともにほぼ直線的に変わる請求
    項４に記載の装置。
  8. 【請求項８】 前記アクティブ領域から一定距離で前記終端領域（４２２）の複数の層（４０
    ７，４０５，４０３）を通る垂直断面に沿って電荷がほぼ直線的に変わる請求項
    ４に記載の装置。
  9. 【請求項９】 前記アクティブ領域（４２１）から一定距離で前記終端領域（４２２）の複数
    の層を通る垂直断面に沿って電荷がほぼ直線的に変わる請求項７に記載の装置。
  10. 【請求項１０】 複数のエピタキシャル層（４０３，４０５，４０７）を有する固体装置であっ
    て、各エピタキシャル層が終端領域（４２２）を含み、前記終端領域が、その体
    積あるいは間隔が前記終端領域に沿って変わる複数のｐ形の電荷のドット（４３
    ０，４３１）で不純物が添加され、前記電荷ドット（４３０，４３１）の前記体
    積および間隔が、前記装置の少なくとも２つの異なる層（４０３，４０５，４０
    ７）で異なる固体装置。
  11. 【請求項１１】 各層上のドット（４３０，４３１）の前記容量および間隔が、任意の層に沿っ
    て前記アクティブ領域（４２１）から離れて移動するかあるいは任意の垂直断面
    に沿って層（４０３，４０５，４０７）を通って上方へ移動するほぼ一定の電界
    強度が得られるようなものである請求項１０に記載の固体装置。
  12. 【請求項１２】 固体装置を構成する方法であって、 アクティブ領域および終端領域を含む第１の層（４０３）を第１のマスクを使
    用して形成するステップと、 アクティブ領域（４２１）および終端領域（４２２）を含む少なくとも第２の
    層（４０５）を第２のマスクを使用して形成するステップとを含み、前記第１お
    よび第２のマスクが、前記終端領域（４２２）に対応する部分に対して異なる固
    体装置を構成する方法。
  13. 【請求項１３】 少なくとも第２の層を形成するステップが、前記アクティブ領域（４２１）に
    対応する前記部分において前記第１のマスクにほぼ同一である第２のマスクを使
    用することを含む請求項１２に記載の方法。
  14. 【請求項１４】 固体装置のための終端領域を形成する方法であって、前記終端領域が幅および
    深さを有するものにおいて、 （ａ）前記幅に沿って変化する電荷濃度で前記終端領域（４２２）に不純物を添
    加するステップと、 （ｂ）前記深さに沿って変化する電荷濃度で前記終端領域（４２２）に不純物を
    添加するステップとを含む固体装置のための終端領域を形成する方法。
  15. 【請求項１５】 前記不純物を添加するステップ（ａ）が、前記終端領域の水平断面に沿って変
    化する容量の個別の電荷（４３０，４３１）の堆積を配置することを含む請求項
    １４に記載の方法。
  16. 【請求項１６】 前記ステップ（ａ）および（ｂ）が、任意の水平断面あるいは垂直断面に沿う
    電界強度が１５ボルト／マイクロメートル以上ではないような濃度で不純物を添
    加することを含む請求項１４に記載の方法。
JP2001569891A 2000-03-20 2001-03-06 高圧固体装置の終端構造 Withdrawn JP2003528470A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/531,701 2000-03-20
US09/531,701 US6642558B1 (en) 2000-03-20 2000-03-20 Method and apparatus of terminating a high voltage solid state device
PCT/EP2001/002531 WO2001071810A2 (en) 2000-03-20 2001-03-06 High voltage solid state device termination

Publications (1)

Publication Number Publication Date
JP2003528470A true JP2003528470A (ja) 2003-09-24

Family

ID=24118686

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001569891A Withdrawn JP2003528470A (ja) 2000-03-20 2001-03-06 高圧固体装置の終端構造

Country Status (6)

Country Link
US (2) US6642558B1 (ja)
EP (1) EP1186050B1 (ja)
JP (1) JP2003528470A (ja)
AT (1) ATE472174T1 (ja)
DE (1) DE60142424D1 (ja)
WO (1) WO2001071810A2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019503071A (ja) * 2015-12-15 2019-01-31 ゼネラル・エレクトリック・カンパニイ 炭化ケイ素超接合パワーデバイス用のエッジ終端設計

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6231825B1 (en) 1999-07-29 2001-05-15 Rohm And Haas Company Production of sodium borohydride from sodium borohydride dihydrate in a fluidized bed dryer
GB2373634B (en) * 2000-10-31 2004-12-08 Fuji Electric Co Ltd Semiconductor device
US7037814B1 (en) * 2003-10-10 2006-05-02 National Semiconductor Corporation Single mask control of doping levels
WO2006098728A2 (en) * 2005-03-11 2006-09-21 Amerisource Companies, Lp Method and system for item delivery
US9679602B2 (en) 2006-06-14 2017-06-13 Seagate Technology Llc Disc drive circuitry swap
US9305590B2 (en) 2007-10-16 2016-04-05 Seagate Technology Llc Prevent data storage device circuitry swap
US8101997B2 (en) * 2008-04-29 2012-01-24 Infineon Technologies Austria Ag Semiconductor device with a charge carrier compensation structure in a semiconductor body and method for its production
US8154078B2 (en) * 2010-02-17 2012-04-10 Vanguard International Semiconductor Corporation Semiconductor structure and fabrication method thereof
US9306034B2 (en) * 2014-02-24 2016-04-05 Vanguard International Semiconductor Corporation Method and apparatus for power device with multiple doped regions
DE102015208097B4 (de) * 2015-04-30 2022-03-31 Infineon Technologies Ag Herstellen einer Halbleitervorrichtung durch Epitaxie

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1558506A (en) * 1976-08-09 1980-01-03 Mullard Ltd Semiconductor devices having a rectifying metalto-semicondductor junction
GB2089119A (en) 1980-12-10 1982-06-16 Philips Electronic Associated High voltage semiconductor devices
GB2104287B (en) * 1981-08-21 1985-02-20 Gen Electric Co Plc Data storage devices
GB2131603B (en) * 1982-12-03 1985-12-18 Philips Electronic Associated Semiconductor devices
DE3581348D1 (de) * 1984-09-28 1991-02-21 Siemens Ag Verfahren zum herstellen eines pn-uebergangs mit hoher durchbruchsspannung.
JPH0644578B2 (ja) * 1984-12-21 1994-06-08 三菱電機株式会社 電荷転送素子
US4648174A (en) * 1985-02-05 1987-03-10 General Electric Company Method of making high breakdown voltage semiconductor device
DE3715675A1 (de) * 1987-05-11 1988-12-01 Messerschmitt Boelkow Blohm Halbleiterelement
US4927772A (en) * 1989-05-30 1990-05-22 General Electric Company Method of making high breakdown voltage semiconductor device
EP0497427B1 (en) * 1991-02-01 1996-04-10 Koninklijke Philips Electronics N.V. Semiconductor device for high voltage application and method of making the same
JP3192809B2 (ja) * 1993-03-12 2001-07-30 株式会社東芝 高耐圧炭化珪素ショットキ−・ダイオ−ド
EP0661753A1 (en) * 1994-01-04 1995-07-05 Motorola, Inc. Semiconductor structure with field limiting ring and method for making
US5486718A (en) * 1994-07-05 1996-01-23 Motorola, Inc. High voltage planar edge termination structure and method of making same
EP0698919B1 (en) * 1994-08-15 2002-01-16 Siliconix Incorporated Trenched DMOS transistor fabrication using seven masks
US5967795A (en) * 1995-08-30 1999-10-19 Asea Brown Boveri Ab SiC semiconductor device comprising a pn junction with a voltage absorbing edge
KR970024275A (ko) * 1995-10-10 1997-05-30 김광호 안전 동작 영역을 증가시킨 트랜지스터 및 그 제조 방법
US5940721A (en) * 1995-10-11 1999-08-17 International Rectifier Corporation Termination structure for semiconductor devices and process for manufacture thereof
US6037632A (en) 1995-11-06 2000-03-14 Kabushiki Kaisha Toshiba Semiconductor device
EP1408554B1 (de) 1996-02-05 2015-03-25 Infineon Technologies AG Durch Feldeffekt steuerbares Halbleiterbauelement
JPH09268202A (ja) * 1996-03-29 1997-10-14 Mitsubishi Rayon Co Ltd シラップおよびその製造方法
US6002159A (en) * 1996-07-16 1999-12-14 Abb Research Ltd. SiC semiconductor device comprising a pn junction with a voltage absorbing edge
JP3632344B2 (ja) * 1997-01-06 2005-03-23 日産自動車株式会社 半導体装置
SE9700156D0 (sv) * 1997-01-21 1997-01-21 Abb Research Ltd Junction termination for Si C Schottky diode
US5932894A (en) * 1997-06-26 1999-08-03 Abb Research Ltd. SiC semiconductor device comprising a pn junction
US6870201B1 (en) 1997-11-03 2005-03-22 Infineon Technologies Ag High voltage resistant edge structure for semiconductor components
SE512259C2 (sv) * 1998-03-23 2000-02-21 Abb Research Ltd Halvledaranordning bestående av dopad kiselkarbid vilken innefattar en pn-övergång som uppvisar åtminstone en ihålig defekt och förfarande för dess framställning
JP2002503401A (ja) 1998-04-08 2002-01-29 シーメンス アクチエンゲゼルシヤフト プレーナ構造用の高耐圧コーナー部シール体
DE19816448C1 (de) * 1998-04-14 1999-09-30 Siemens Ag Universal-Halbleiterscheibe für Hochspannungs-Halbleiterbauelemente, ihr Herstellungsverfahren und ihre Verwendung
US6096663A (en) * 1998-07-20 2000-08-01 Philips Electronics North America Corporation Method of forming a laterally-varying charge profile in silicon carbide substrate
US6355508B1 (en) * 1998-09-02 2002-03-12 Micron Technology, Inc. Method for forming electrostatic discharge protection device having a graded junction
DE19843659A1 (de) * 1998-09-23 2000-04-06 Siemens Ag Halbleiterbauelement mit strukturiertem Halbleiterkörper
DE69833743T2 (de) * 1998-12-09 2006-11-09 Stmicroelectronics S.R.L., Agrate Brianza Herstellungmethode einer integrierte Randstruktur für Hochspannung-Halbleiteranordnungen

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019503071A (ja) * 2015-12-15 2019-01-31 ゼネラル・エレクトリック・カンパニイ 炭化ケイ素超接合パワーデバイス用のエッジ終端設計

Also Published As

Publication number Publication date
US20040104430A1 (en) 2004-06-03
WO2001071810A2 (en) 2001-09-27
ATE472174T1 (de) 2010-07-15
US6642558B1 (en) 2003-11-04
WO2001071810A3 (en) 2002-01-03
EP1186050B1 (en) 2010-06-23
US6927103B2 (en) 2005-08-09
DE60142424D1 (de) 2010-08-05
EP1186050A1 (en) 2002-03-13

Similar Documents

Publication Publication Date Title
US7429523B2 (en) Method of forming schottky diode with charge balance structure
US6821824B2 (en) Semiconductor device and method of manufacturing the same
US6677643B2 (en) Super-junction semiconductor device
JP5700863B2 (ja) チェッカーボード型高電圧垂直トランジスタレイアウト
US9911816B2 (en) Semiconductive device and associated method of manufacture
US8653586B2 (en) Superjunction device and method for manufacturing the same
US6949798B2 (en) Semiconductor device
CN102867842B (zh) 超级结器件及制造方法
KR100847991B1 (ko) 반도체 디바이스
JP2003528470A (ja) 高圧固体装置の終端構造
CN109698129B (zh) 半导体器件结构及用于制造半导体器件结构的方法
KR20050014876A (ko) 반도체 디바이스 및 그 제조 방법
CN100485970C (zh) 带有结型场效应晶体管的碳化硅半导体器件及其制造方法
CN108807506A (zh) 带沟槽栅结构的深槽超结mosfet器件及其加工工艺
CN110943119A (zh) 窄台面超结mosfet
JP4328797B2 (ja) 半導体装置
EP4053914A1 (en) Semiconductor die with a power device and method of manufacturing the same
US20050259368A1 (en) Method and apparatus of terminating a high voltage solid state device
US10038088B2 (en) Power MOSFET having improved manufacturability, low on-resistance and high breakdown voltage
CN104425602B (zh) 超级结器件及制造方法
EP4235753A2 (en) Semiconductor power device and method of manufacturing the same
WO2022205081A1 (en) Power semiconductor device
CN116156889A (zh) 包括存储器单元串的存储器阵列和用于形成包括存储器单元串的存储器阵列的方法
CN111370469A (zh) 超级结器件结构及其制造方法
CN115566058A (zh) Igbt器件及igbt器件的制备方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080304

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20080626

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20090914