JP2019503071A - 炭化ケイ素超接合パワーデバイス用のエッジ終端設計 - Google Patents

炭化ケイ素超接合パワーデバイス用のエッジ終端設計 Download PDF

Info

Publication number
JP2019503071A
JP2019503071A JP2018530717A JP2018530717A JP2019503071A JP 2019503071 A JP2019503071 A JP 2019503071A JP 2018530717 A JP2018530717 A JP 2018530717A JP 2018530717 A JP2018530717 A JP 2018530717A JP 2019503071 A JP2019503071 A JP 2019503071A
Authority
JP
Japan
Prior art keywords
sic
semiconductor layer
sic semiconductor
region
termination region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018530717A
Other languages
English (en)
Other versions
JP6732025B2 (ja
Inventor
ボロトニコフ、アレクサンダー・ヴィクトロヴィッチ
ロシー，ピーター・アルマーン
リリエンフェルド，デヴィッド・アラン
マクマホン，ジェームズ・ジェイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
General Electric Co
Original Assignee
General Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by General Electric Co filed Critical General Electric Co
Publication of JP2019503071A publication Critical patent/JP2019503071A/ja
Application granted granted Critical
Publication of JP6732025B2 publication Critical patent/JP6732025B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66015—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
    • H01L29/66022—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6603—Diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本明細書で開示される主題は、炭化ケイ素（ＳｉＣ）パワーデバイスに関し、より具体的には、ＳｉＣ超接合（ＳＪ）パワーデバイスに関する。ＳｉＣ−ＳＪデバイスは、第１の導電型の複数のＳｉＣ半導体層を含み、複数のＳｉＣ半導体層の第１および第２のＳｉＣ半導体層は、それらの間に界面を形成して活性領域に隣接して配置された終端領域を備え、第１および第２のＳｉＣ半導体層の終端領域は、第２の導電型の複数の注入領域を備え、第１のＳｉＣ半導体層の終端領域の有効ドーピングプロファイルは、第２のＳｉＣ半導体層の終端領域の有効ドーピングプロファイルとは異なる。【選択図】図１

Description

本明細書で開示される主題は、炭化ケイ素（ＳｉＣ）パワーデバイスに関し、より具体的には、ＳｉＣ超接合（ＳＪ）パワーデバイスに関する。
半導体パワーデバイスに関して、超接合（垂直電荷バランスとも呼ばれる）設計は、いくつかの利点を提供する。たとえば、超接合デバイスは、従来設計されたユニポーラパワーデバイスと比較して、オン抵抗が低減し、導通損失が減少する。ＳｉＣ ＳＪドリフト層は、金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）、接合電界効果トランジスタ（ＪＦＥＴ）、バイポーラ接合トランジスタ（ＢＪＴ）、ダイオードなどの様々なパワーデバイス、ならびに中電圧（たとえば、２ｋＶ〜１０ｋＶ）および高電圧（たとえば、１０ｋＶ以上）の電力変換に関連する用途に有用であり得る他のデバイスに適用することができる。
ケイ素（Ｓｉ）超接合（ＳＪ）デバイスでは、垂直ピラーの活性領域などの設計特徴は、ｐ型のドーパントをｎ型のＳｉデバイス層に注入または拡散することによって形成／実施され得る。これらのＳｉ−ＳＪデバイスの垂直ピラーは、Ｓｉデバイス層の厚さ（たとえば、数十マイクロメートル）を通って延び、これは、既存のＳｉ注入および／または拡散方法の一方または両方を使用して達成することができる。Ｓｉ−ＳＪデバイスのエッジ終端領域は、活性セルと同様のイオン注入プロセスおよび拡散ドーパントによって、または酸化ケイ素（ＳｉＯ２）、ケイ素またはポリケイ素（Ｓｉ）の充填トレンチを使用することによって実施することができる。エッジ終端領域は、一般に、逆バイアス中に活性領域のエッジ近傍の電界クラウディングを防止する。
しかし、炭化ケイ素（ＳｉＣ）では、大きな違いがある。たとえば、ドーパントは、Ｓｉより拡散係数が著しく低い。結果として、垂直電荷バランスピラーを有する活性領域などのデバイス設計特徴がＳｉ処理の典型的な注入エネルギを使用してエピタキシャル層にドーパントを注入することによって作製される場合、ドーパントは、ＳｉＣ層に深く浸透することができない。たとえば、Ｓｉデバイス作製のための一般的な高容量イオン注入システムは、約３８０ｋｅＶまでのドーパント注入エネルギが可能である。このような注入エネルギは、ＳｉＣ層に約０．５μｍ〜約１μｍの最大深さまでのドーパント注入のみが可能である。さらに、技術的制約および不完全なドーパントの活性化のために、ＳｉＣデバイスの作製中に注入ドーピングとその場エピタキシャル成長ドーピングの両方によって提供される有効ドーピング濃度は、設計されたドーピング濃度から約２０％まで変化し得る。したがって、ＳｉＣベースの超接合パワーデバイスを作製する場合、所望のｎ型およびｐ型ドーピング制御の両方を達成することは困難である。
さらに、逆バイアス下でＳｉＣ−ＳＪデバイスに存在する著しく高い電界により、従来のＳｉエッジ終端技術のいくつかがＳｉＣ−ＳＪデバイスで利用できなくなる。したがって、ＳｉＣ−ＳＪデバイスに効果的なエッジ終端設計を提供して、逆バイアス中の信頼性の高いロバストなデバイス動作を保証することが望ましい。
国際公開第２０１３／１７３４１４号
一実施形態では、ＳｉＣ−ＳＪデバイスは、第１の導電型の複数のＳｉＣ半導体層を含み、前記複数のＳｉＣ半導体層の第１および第２のＳｉＣ半導体層は、それらの間に界面を形成して活性領域に隣接して配置された終端領域を備え、前記第１および前記第２のＳｉＣ半導体層の前記終端領域は、第２の導電型の複数の注入領域を備え、前記第１のＳｉＣ半導体層の前記終端領域の有効ドーピングプロファイルは、前記第２のＳｉＣ半導体層の前記終端領域の有効ドーピングプロファイルとは異なる。
別の実施形態では、炭化ケイ素（ＳｉＣ）超接合（ＳＪ）デバイスは、第１の導電型の第１のＳｉＣ半導体層を含み、前記第１のＳｉＣ半導体層は、前記第１のＳｉＣ半導体層の活性領域および終端領域を形成する第２の導電型の第１の複数の注入領域を備え、前記第１のＳｉＣ半導体層の前記終端領域は、第１の有効ドーピングプロファイルを有する。前記デバイスは、前記第１のＳｉＣ半導体層の下に配置され、前記第１の半導体層より基板層に近い前記第１の導電型の少なくとも１つの第２のＳｉＣ半導体層を含み、前記少なくとも１つの第２のＳｉＣ半導体層は、前記少なくとも１つの第２のＳｉＣ半導体層の第２の活性領域および第２の終端領域を形成する前記第２の導電型の第２の複数の注入領域を含み、前記少なくとも１つの第２のＳｉＣ半導体層の前記第２の終端領域は、前記第１の有効ドーピングプロファイルとは異なる第２の有効ドーピングプロファイルを有する。
別の実施形態では、炭化ケイ素（ＳｉＣ）超接合（ＳＪ）デバイスを製造する方法は、第１の導電型を有する下側ＳｉＣ半導体層をＳｉＣ基板層の上部に作製すること、第２の導電型を有する第１の複数の注入領域を前記下側ＳｉＣ半導体層の一部に形成することによって活性領域を前記下側ＳｉＣ半導体層に作製すること、および第１の有効ドーピングプロファイルに従って前記第２の導電型を有する第２の複数の注入領域を前記活性領域に隣接する前記下側ＳｉＣ半導体層の別の部分に形成することによって終端領域を前記下側ＳｉＣ半導体層に作製することによって、前記ＳｉＣ−ＳＪデバイスの前記下側ＳｉＣ半導体層を作製することを含む。前記方法はさらに、前記第１の導電型を有する上部ＳｉＣ半導体層を前記下側ＳｉＣ半導体層の上に形成すること、前記第２の導電型を有する第３の複数の注入領域を前記上部ＳｉＣ半導体層の一部に形成することによって活性領域を前記上部ＳｉＣ半導体層に作製すること、および第２の有効ドーピングプロファイルに従って前記第２の導電型を有する第４の複数の注入領域を前記活性領域に隣接する前記上部ＳｉＣ半導体層の別の部分に形成することによって終端領域を前記上部ＳｉＣ半導体層に作製することによって、前記ＳｉＣ−ＳＪデバイスの前記上部ＳｉＣ半導体層を作製することを含み、前記第１の有効ドーピングプロファイルは、前記第２の有効ドーピングプロファイルとは異なる。
本発明のこれらおよび他の特徴、態様、および利点は、添付の図面を参照して以下の詳細な説明を読めば、よりよく理解されよう。図面を通じて、同様の符号は、同様の部分を表す。
本手法のいくつかの実施形態による、ドーピングのフローティング領域を含む終端領域を有する多層炭化ケイ素超接合（ＳｉＣ−ＳＪ）ショットキーダイオードの一部の断面図を示す概略図である。 逆バイアス条件下で存在する電界を示す等電位線を含む、ドーピングのフローティング領域の形態のＳｉＣ−ＳＪデバイスの実施形態の終端領域を示す概略図である。 逆バイアス条件下で存在する電界を示す等電位線を含む、ドーピングの領域が連続的なピラーの形態の終端領域を有するＳｉＣ−ＳＪデバイスの実施形態の終端領域を示す概略図である。 図１のＳｉＣ−ＳＪデバイスの一実施形態の終端領域の形成に関連するいくつかのステップを示す概略図である。 本手法のいくつかの実施形態による、第１（上側、上部）のエピタキシャル層の終端領域および第２（下側、埋め込み）のエピタキシャル層の終端領域の有効ドーピングプロファイル対活性領域／終端領域界面からの距離の一例をプロットしたグラフである。 ２層３．３ｋＶ ＳｉＣ−ＳＪデバイスの例示的な実施形態の一部の断面図を示す概略図である。 図６のＳｉＣ−ＳＪデバイスの降伏電圧依存性対第１（上側、上部）および第２（下側）のＳｉＣエピタキシャル層の終端領域のピーク量（Ｎｍａｘ）を示す、図６のＳｉＣ−ＳＪデバイスの実施形態の降伏電圧等高線プロットの一例を示す図である。 ３層３．３ｋＶ ＳｉＣ−ＳＪデバイスの例示的な実施形態の終端領域の断面図である。 第１（上側、上部）、第２（中間、埋め込み）、および第３（下側、埋め込み）のＳｉＣ半導体層の終端領域のピーク量（Ｎｍａｘ）の降伏電圧依存性を示す、図８のＳｉＣ−ＳＪデバイスの実施形態の降伏電圧等高線プロットの一例を示す図である。 図６に示す３．３ｋＶ ＳｉＣ−ＳＪデバイスのある特定の実施形態の降伏電圧対電荷不均衡の程度（％）を示すグラフである。 勾配終端設計および「ストライプ」セルが注入された活性領域を有する、図１のＳｉＣ−ＳＪデバイスの一実施形態の第２（下側、埋め込み）のエピタキシャル層の上面図である。 勾配終端領域および正方形のセルが注入された活性領域を有する、図１のＳｉＣ−ＳＪデバイスの一実施形態の第２（下側、埋め込み）のエピタキシャル層の上面図である。 図１１の第２（下側、埋め込み）のエピタキシャル層の活性領域と終端領域との間の界面の拡大図である。 図１１の第２（下側、埋め込み）のエピタキシャル層の活性領域と終端領域との間の界面の拡大図である。 図１２の第２（下側、埋め込み）のエピタキシャル層の活性領域と終端領域との間の界面の拡大図である。
１つまたは複数の特定の実施形態について、以下で説明する。これらの実施形態の簡潔な説明を提供するために、実際の実装のすべての特徴が本明細書で説明されているわけではない。エンジニアリングまたは設計プロジェクトのような実際の実装の開発においては、開発者の特定の目的を達成するために、たとえばシステム関連および事業関連の制約条件への対応等実施に特有の決定を数多くしなければならず、また、これらの制約条件は実装ごとに異なる可能性があることが理解されるべきである。さらに、そのような開発の努力が、複雑かつ時間を必要とするものであり得るが、それでもなお本開示の恩恵を被る当業者にとって設計、作製、および製造の日常的な取り組みにすぎないと考えられることを理解すべきである。
特に明記しない限り、本明細書で使用される技術用語および科学用語は、本開示が属する当業者により一般的に理解されるものと同じ意味を有する。本明細書で使用される用語「第１の」、「第２の」などは、いかなる順序、量、または重要性も意味するものではなく、むしろ１つの要素と別の要素とを区別するために使用される。また、本開示の様々な実施形態の要素を導入するとき、単数の表現は、その要素が１つまたは複数あることを意味するものである。「備える（ｃｏｍｐｒｉｓｉｎｇ）」、「含む（ｉｎｃｌｕｄｉｎｇ）」、および「有する（ｈａｖｉｎｇ）」という用語は、包括的なものであって、列挙された要素以外の付加的な要素が存在し得ることを意味している。さらに、本開示の「一実施形態」または「実施形態」への言及は、列挙された特徴が組み込まれた、さらなる実施形態の存在を除外すると解釈されることを意図してはいないことを理解されたい。範囲が開示されている場合には、同じ構成要素または特性に関するすべての範囲の端点は、包括的なものであって、独立して組み合わせることができる。量に関連して使用される修飾語「約」は、記載された値を含み、文脈によって指示される意味を有する（たとえば、特定の量の測定に関連するプロセス変動または誤差の程度を含む）。修飾語「実質的に」は、記述的用語と組み合わせて使用される場合、記述的用語が主として、主に、または優位に適用される（たとえば、時間の９０％超、９５％超、または９９％超に適用される）ことを伝えることを意図しており、当業者によって理解されるプロセス変動および技術的制限から生じる可能性のある限定された例外を説明するために使用されてもよい。
本明細書で使用される場合、用語「層」は、連続的または不連続的な形で下にある表面の少なくとも一部に配置された材料を指す。さらに、用語「層」は、配置された材料の均一な厚さを必ずしも意味するものではなく、配置された材料は均一または可変の厚さを有してもよい。さらに、本明細書で使用される用語「層」は、文脈上他に明確に指示されない限り、単一の層または複数の層を指す。
本明細書で使用される場合、用語「配置された」は、特に明記しない限り、互いに直接接触して配置された、または間に介在層を有することによって間接的に配置された層を指す。本明細書で使用される用語「隣接する」は、２つの層が連続して配置され、互いに直接接触していることを意味する。
本開示では、層／デバイスが別の層または基板の「上に」あると記載されているとき、層／デバイスは、互いに直接接触するか、または層とデバイスの間に１つ（または複数）の層または特徴を有することができることを理解されたい。さらに、用語「上に」は、層／デバイスの互いに対する相対的な位置を表し、上または下の相対的な位置はデバイスの観察者への配向に依存するため、「上部にある」とことを必ずしも意味してはいない。さらに、「上部」、「底部」、「上」、「下」、「上側」、「埋め込み」およびこれらの用語の変形の使用は、便宜上なされ、特に明記しない限り、構成要素の特定の配向を必要としない。これを念頭において、本明細書で使用される場合、用語「下側」、「埋め込み」、「中間」、または「底部」は、基板層に比較的近い特徴（たとえば、エピタキシャル層、終端領域）を指し、用語「上部」または「上側」は、基板層から比較的遠い特定の特徴（たとえば、エピタキシャル層、終端領域）を指す。
本明細書で使用される場合、用語「隣接する」または「近接する」は、領域または表面の異なる組成または構造の説明の文脈で使用されるとき、「すぐ隣」を指し、また、説明中の構成要素の間に存在する他の構成要素が、構成要素の少なくともいずれか１つの組成または構造それぞれに関してそれほど変化しない状況を指す。
本実施形態は、ＳｉＣ超接合（ＳｉＣ−ＳＪ）デバイスとも呼ばれるＳｉＣ垂直電荷バランスデバイスを製造するための設計および方法を対象とする。開示された設計および方法は、金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）、接合電界効果トランジスタ（ＪＦＥＴ）、バイポーラ接合トランジスタ（ＢＪＴ）、ダイオードなどのＳｉＣ−ＳＪデバイス、ならびに中電圧（たとえば、２ｋＶ〜１０ｋＶ）および高電圧（たとえば、１０ｋＶ以上）の電力変換に関連する用途に有用であり得る他のＳｉＣ−ＳＪデバイスの製造に有用である。以下に説明するように、開示されたＳｉＣ−ＳＪデバイス設計は、繰り返されるエピタキシャル成長およびドーパント注入ステップを使用して実施される多層終端領域を含む。本明細書で使用される場合、用語「多層」、ならびに、たとえば「２層」、「３層」、「４層」などの特定の数の層への言及は、本明細書ではエピ層とも呼ばれるエピタキシャルＳｉＣ層の数を指す。
開示されたＳｉＣ−ＳＪ設計および製造技術は、上述したように、Ｓｉと比較してＳｉＣにおけるドーパントの拡散係数およびイオン注入範囲が小さいにもかかわらず、ＳｉＣ−ＳＪデバイスの効果的なエッジ終端を可能にする。一般に、開示された終端設計は、ＳｉＣ−ＳＪデバイスに有効なエッジ終端を提供するために、多数の設計パラメータを満たす。たとえば、開示された終端設計は、デバイス資格に近いブロッキング電圧を提供する。開示された終端設計はまた、プロセス変動（たとえば、注入領域におけるドーパント濃度、エピタキシャル層におけるドーパント濃度、ドーピング活性化率など）に対して比較的ロバストである。さらに、開示された終端設計は、定格電圧（たとえば、３ｋＶ以上）で安定した長期動作を提供する。さらに、開示された終端設計は、ダイ面積の消費部分が少なく、製造コストが比較的低い。さらに、ある特定の開示されたＳｉＣ−ＳＪデバイスの実施形態は、既存のＳｉ／ＳｉＣデバイス製造によって使用される大容量イオン注入システムなどの、一般的な半導体作製装置を使用して製造することができ、付加的なコスト上の利益をもたらす。
以下に詳細に説明するように、開示されたＳｉＣ−ＳＪ終端設計は、特定の方法で配置されたｎ型および／またはｐ型ドーピング１つまたは複数の領域を含み、ＳｉＣ−ＳＪデバイスの活性領域の外側の電界の大きさを高電圧ブロッキング動作下で徐々に減少させることができる。様々な実施形態では、ドーピングのこれらの領域は、切断ブロック、連続的なピラー、ストライプ、セグメント、グリッド、ドット、または任意の他の適切な形状として実現されてもよい。ある特定の実施形態では、ドーピングのこれらの領域は、「フローティング」と記載することができ、これらは、デバイス端子と電気的に接触していないか、または外部印加バイアス下にあることを意味するが、他の実施形態では、これらの領域の少なくとも一部は、デバイス端子と電気的に接触していてもよい。開示されたＳｉＣ−ＳＪデバイスの終端領域におけるこれらの注入領域の位置および寸法は、高いブロッキング電圧を達成するように設計され、電界クラウディング効果から生じる早期のデバイス破壊を防止し、特に長期の高温／高電圧動作にさらされる場合、これらのデバイスの信頼できる動作を可能にする。
図１は、本手法の実施形態による、ＳｉＣ−ＳＪデバイス１０（すなわち、ショットキーダイオード）の実施形態の終端領域６および活性領域８の断面図を示す概略図である。ＳｉＣ−ＳＪデバイス１０の図示された部分は、上部コンタクト１２および誘電層１４を含み、かつＳｉＣ基板層２０の下に配置された底部コンタクト１８を含む。さらに、ＳｉＣ−ＳＪデバイス１０の終端領域６は、界面７（すなわち、活性領域８と終端領域６が接触する部分）から終端領域６の外側端部９に延びる幅（Ｗｔ）を有する。
図示されたＳｉＣ−ＳＪデバイス１０は、３つのエピタキシャルＳｉＣ層２４、２６、および２８を含む。デバイス１０の終端領域６のエピ層の部分は、本明細書では、それぞれＳｉＣ層２４、２６、および２８の終端領域２４Ａ、２６Ａ、および２８Ａと呼ばれる。さらに、終端領域６は、本明細書では、エピ層２４の終端領域６ａ、エピ層２６の終端領域６ｂ、およびエピ層２８の終端領域６ｃを有するまたは含んでいるとして記載することができる。デバイス１０の活性領域８に配置されたこれらのエピ層の部分は、本明細書では、それぞれエピ層２４、２６、および２８の活性領域２４Ｂ、２６Ｂ、および２８Ｂと呼ばれる。他の実施形態では、ＳｉＣ−ＳＪデバイス１０は、任意の適切な数のエピ層、たとえば、３、４、５、６またはそれ以上のエピ層を含んでもよく、各々所望のブロッキング能力を提供するためのそれぞれの活性および終端領域を含む。例示的な実施形態では、エピ層の数によって提供されるブロッキング能力は、約２ｋＶ〜約１０ｋＶの範囲である。図１に示すＳｉＣ−ＳＪデバイス１０の場合、エピ層２４は、厚さ３０を有し、エピ層２６は、厚さ３２を有し、エピ層２８は、厚さ３４を有し、これについては後に詳述する。
図示されたＳｉＣ−ＳＪデバイス１０のエピ層２４、２６、および２８の各々は、特定のドーピング濃度の第１のドーパントタイプを有し、これらのエピ層のドーピング濃度は、ある特定の実施形態では同じであってもよく、ある特定の他の実施形態では異なっていてもよい。さらに、エピ層２４、２６、および２８は、ＳｉＣ−ＳＪデバイス１０の電界を再形成するために利用される、第１のドーパントタイプとは反対の第２のドーパントタイプの注入領域を含む。ある特定の実施形態では、これらの注入領域は、フローティング領域３６および３８を含み、図１のデバイス１０のために切断ブロックの形態で実装される。フローティング領域３６、３８が特定の方法で配置されると、ＳｉＣ−ＳＪデバイス１０の活性領域８の外側の電界の強さを高電圧ブロッキング動作下で徐々に減少させる。図示されたＳｉＣ−ＳＪデバイス１０の場合、エピ層２４および２６はまた、ＳｉＣ−ＳＪパワーデバイス１０の活性領域８に電界分布を画定する第２のドーパントタイプの注入領域である電荷バランス領域４０を含む。ある特定の実施形態では、電荷バランス領域４０は、図１に示され、すべての目的のためにその全体が参照により組み込まれる、２０１５年６月２６日に出願された同時係属中の米国特許出願第１４／７５２，４４６号、表題「ＡＣＴＩＶＥ ＡＲＥＡ ＤＥＳＩＧＮＳ ＦＯＲ ＳＩＬＩＣＯＮ ＣＡＲＢＩＤＥ ＳＵＰＥＲ−ＪＵＮＣＴＩＯＮ ＰＯＷＥＲ ＤＥＶＩＣＥＳ」に開示されているドーピングのフローティング領域とすることができる。他の実施形態では、活性領域８は、本開示による、ドーピングの連続的な非フローティング電荷バランスピラー、または任意の他の適切な電荷バランスもしくは超接合特徴を含んでもよい。図示されたＳｉＣ−ＳＪショットキーデバイス１０の場合、活性領域２８Ｂのエピ層２８は、ドープ領域を含まないが、他のタイプのＳｉＣ−ＳＪデバイス（たとえば、ＳＪ−ＭＯＳＦＥＴ、ＳＪ−ＵＭＯＳＦＥＴ、ＳＪ−ＪＦＥＴ、ＳＪ−ジャンクションバリアコントロールドショットキー（ＪＢＳ）ダイオード）の場合、活性領域２８Ｂは、本開示による、ドープ領域または他の適切な特徴を含むことができる。
一般に、上述のように、図示されたＳｉＣ−ＳＪデバイス１０のフローティング領域３６および３８は、それらが存在するエピ層２４、２６、および２８と比較して反対のドーピング（たとえば、反対のドーパントタイプ）を有する領域である。図１に示すＳｉＣ−ＳＪデバイス１０の実施形態が逆バイアス下でオフ状態にあるとき、フローティング領域３６および３８は空乏化して、適切に配置されたときに電界が活性領域８の周辺内（すなわち、終端領域６内）で再形成されるようにするイオン化ドーパント（不動電荷）を提供する。より具体的には、領域３６および３８が逆バイアス下で空乏化すると、電界ピークを防止し、ＳｉＣ−ＳＪデバイス１０の活性領域８からの距離が増加するにつれて徐々に減少する大きさの電界分布をもたらす。後述するように、逆バイアス下でのＳｉＣ−ＳＪデバイス１０の終端領域６における特定の電界分布は、たとえば、ドーパントの分布（たとえば、フローティング領域３６および３８のドーパント濃度、寸法、および位置）に依存する。
図１に示すＳｉＣ−ＳＪデバイス１０の実施形態では、フローティング領域３６および３８は、特定の厚さ４２を有する。他の実施形態では、フローティング領域３６および３８は、それぞれのエピタキシャル層の厚さ全体（たとえば、厚さ３０、３２、および３４）を通って延び、図３に関して本明細書で説明されるように、ドーピングの連続的なピラーを形成することができる。さらに、図１の図示された実施形態では、フローティング領域３６および３８の幅４４、ならびに終端領域６のフローティング領域３６と３８との間の間隔４６は、終端領域６における有効シートドーピング濃度を徐々に減少させるために、ＳｉＣ−ＳＪデバイス１０の活性領域８からの距離が増加するにつれて変化する（たとえば、減少または増加する）。他の実施形態では、フローティング領域３６および３８の幅４４は、フローティング領域３６と３８との間の間隔４６が実質的に一定のままである一方、活性領域８からの距離が増加するにつれて実質的に減少することが理解されよう。さらに他の実施形態では、フローティング領域３６と３８との間の間隔４６は、フローティング領域３６および３８の幅４４が実質的に一定のままである一方、活性領域８からの距離が増加するにつれて実質的に増加する。ある特定の実施形態では、幅４４は、約０．８μｍ〜約５μｍであってもよい。さらに、ある特定の実施形態では、間隔４６は、一般に、それぞれのエピ層の厚さより小さくてもよい（たとえば、厚さ３０、３２、または３４未満）。さらに、ある特定の実施形態では、各エピ層２４、２６、および２８のフローティング領域３６および３８は、異なる厚さ４２、幅４４、および間隔４６を有することができる。さらに、ある特定の実施形態では、複数のマスキング／リソグラフィステップを使用して、エピ層の終端領域（たとえば、終端領域２４Ａ、２６Ａ、および２８Ａ）を作製することができる。
図２は、ドーピングの切断ブロックとして実施される、フローティング領域３６および３８を含む終端領域６を有するＳｉＣ−ＳＪデバイス１０の一実施形態の断面図を示す。さらに、図２は、逆バイアス条件下でＳｉＣ−ＳＪデバイス１０の終端領域６に存在する電界も示す等電位線５０を含む。等電位線５０の強さは、線が互いに近接している場合にはより強く、線５０の間の間隔が大きい場合にはより弱いものとして表される。図２のＳｉＣ−ＳＪデバイス１０の活性領域８は、簡略化のために実線ブロックで表されているが、本明細書で説明されるように、活性領域８は、現在開示されている実施形態に従って、任意の適切な電荷バランス特徴を含むことができることに留意されたい。図２に示すように、図示されたＳｉＣ−ＳＪデバイス１０の終端領域６のフローティング領域３６および３８は、デバイスの活性領域８からの電界の有効な再成形を可能にする。図２の矢印５２によって示されるように、電界の強さは、一般に、図２の破線５４によって示されるように、活性領域８からの距離が増加するにつれて、電界の強さが十分に減少して実質的に無効になるまで減少する。
比較のために、図３は、終端領域６のすべてのエピ層を通って（たとえば、図１に示すように、厚さ３０、３２、および３４を通って）延びる連続した垂直ピラー６２の形態のフローティング領域３６を含む終端領域６を有するＳｉＣ−ＳＪデバイス６０の別の実施形態の断面図を示す。図２と同様に、図３は、逆バイアス条件下でＳｉＣ−ＳＪデバイス１０の終端領域６に存在する電界を表す等電位線５０を含む。図２のフローティング領域３６および３８と同様に、図示されたＳｉＣ−ＳＪデバイス６０の終端領域６の連続的なピラー６２は、デバイスの活性領域８からの電界の有効な再成形を可能にする。図３の矢印５２によって示されるように、電界の強さは、一般に、図３の破線５４によって示されるように、活性領域８からの距離が増加するにつれて、電界の強さが十分に減少するまで減少する。したがって、図２のＳｉＣ−ＳＪデバイス１０のフローティング領域３６および３８と図３のＳｉＣ−ＳＪデバイス６０の連続的なピラー６２の両方は、有効なエッジ終端を提供することができる。
ある特定の実施形態では、図１のＳｉＣ−ＳＪデバイス１０の終端領域６におけるドーピングの切断ブロックとして実施されるフローティング領域３６および３８は、図３のＳｉＣ−ＳＪデバイス６０の連続的なピラーの実施形態と比較して作製が著しく容易な構造を表す。すなわち、ＳｉＣ−ＳＪデバイス６０の連続的なピラー６２を形成するために、イオン注入プロセスは、ドーパントがそれぞれのエピ層の底部に浸透することができるような十分な注入エネルギを提供すべきであり、または終端領域６のすべてのエピ層の厚さ全体を通って延びる連続的なピラー６２を提供するために、多数の薄いエピ成長ステップの後に浅いイオン注入ステップを行うべきである。
上述したように、ＳｉＣでは、高容量イオン注入ツールによって提供される注入エネルギ（たとえば、３８０ｋｅＶ）を使用して約１μｍの浸透深さが達成され、したがって、ＳｉＣ−ＳＪデバイス６０の各エピ層は、そのようなツールを使用するために１μｍ以下の厚さを維持すべきである。しかし、一般に、ＳｉＣ−ＳＪデバイスのすべてのエピ層の合計厚さは、約３ｋＶ以上の所望のブロッキング電圧（ＢＶ）を提供するために、一般に約２０μｍより厚くすべきである。このように、高容量イオン注入ツールを使用して作製された連続的なピラー６２を利用するＳｉＣ−ＳＪデバイス６０では、これは約３０回のＳｉＣエピタキシャル成長およびイオン注入ステップを繰り返すことができる。あるいは、連続的なピラー６２は、構造がより少ないステップで作製され得るように、より高い注入エネルギ（たとえば、３８０ｋｅＶより大きい）を可能にする特殊またはカスタム注入ツールを使用して形成され得る。しかし、高エネルギイオン注入は、ケイ素オンインシュレータ（ＳＯＩ）、ポリシリコン、高Ｚ（原子番号）金属（たとえば、白金、モリブデン、金など）、厚い酸化ケイ素、または有機材料（たとえば、ポリイミド）などのマスキング材料を使用した特別なマスキング技術を必要とし、約２μｍ〜５０μｍのセルピッチを画定することを理解すべきである。対照的に、ＳｉＣ−ＳＪデバイス１０のドーピングの切断ブロックとして実施されるフローティング領域３６および３８は、より低コストのプロセス（たとえば、高容量注入ツール）を利用して製造することが容易であり、従来の一次元（１−Ｄ）平行平面接合設計よりも優れた性能を提供する。
図４Ａ〜図４Ｅは、終端領域形成を含む作製の例示的な方法における様々な段階での、図１のＳｉＣ−ＳＪデバイス１０の一実施形態の断面図を示す。例示的な作製は、たとえば、化学気相成長法（ＣＶＤ）を使用してエピ層２４がＳｉＣ基板層２０の上部に形成されている図４Ａに示す構造から開始する。続いて、図４Ｂに示すように、終端領域６ａを終端領域２４Ａに形成すると共に、エピ層２４の活性領域２４Ｂを形成するために、イオン注入を使用することができる。特に、フローティング領域３６を終端領域２４Ａに注入することができ、電荷バランス領域４０をエピ層２４の活性領域２４Ｂに注入することができる。ある特定の実施形態では、エピ層２４の終端領域２４Ａおよび活性領域２４Ｂは、同じ注入ステップを使用して形成してもよく、他の実施形態では、別個の注入ステップを使用して形成してもよい。他の実施形態では、上述したように、終端領域６ａのフローティング領域３６および／または活性領域２４Ｂの電荷バランス領域４０は、エピ層２４の厚さ３０全体を通って延びてもよい。
図４Ｃに示すように、例示的な作製を続けることで、次にエピ層２６が初期層２４の上部に形成される。続いて、図４Ｄに示すように、終端領域６ｂおよび活性領域２６Ｂをエピ層２６に形成するために、イオン注入を使用することができる。特に、フローティング領域３６を終端領域２６Ａに注入することができ、電荷バランス領域４０をエピ層２６の活性領域２６Ｂに注入することができる。エピ層２４の場合と同様に、ある特定の実施形態では、エピタキシャル層２６の終端領域６ｂおよび活性領域２６Ｂは、同じ注入ステップを使用して形成してもよく、他の実施形態では、エピ層２６の終端領域６ｂおよび活性領域２６Ｂは、別個の注入ステップを使用して形成してもよい。他の実施形態では、上述したように、終端領域６ｂのフローティング領域３６および／または活性領域２６Ｂの電荷バランス領域４０は、エピ層２６の厚さ３２全体を通って延びてもよい（図１に示すように）。図４Ｃおよび図４Ｄに示すステップは、図１に示すＳｉＣ−ＳＪ構造１０のより大きい多層の実施形態を形成するために複数回（たとえば、２、３、４、５回、またはそれ以上）繰り返され得ることが理解されよう。
図４Ｅに示すように、例示的な作製を続けることで、次にエピ層２８がエピ層２６の上部に形成される。続いて、図４Ｄに示すように、終端領域６ｃおよび活性領域２８Ｂをエピタキシャル層２８に形成するために、１つまたは複数のイオン注入ステップを使用することができる。上述のように、図示された活性領域２８Ｂは、ドープ領域を含まないが、他のタイプのＳｉＣ−ＳＪデバイス（たとえば、ＳＪ−ＭＯＳＦＥＴ、ＳＪ−ＵＭＯＳＦＥＴ、ＳＪ−ＪＦＥＴ、ＳＪ−ＪＢＳダイオード）の場合、活性領域２８Ｂは、本開示による、ドープ領域または他の適切な特徴を含むことができる。さらに、他の実施形態では、上述したように、終端領域６ｃのフローティング領域３８は、図１に示すように、エピ層２８の厚さ３４全体を通って延びてもよい。すべてのエピ層（たとえば、層２４、２６、２８）が形成され注入された後、図４Ｅに示すように、ＳｉＣ−ＳＪデバイス１０の残りの部分（たとえば、誘電層１４、上部コンタクト１２、底部コンタクト１８など）を追加して、図１に示すＳｉＣ−ＳＪデバイス１０の実施形態を提供することができる。
上述したように、終端領域６の領域３６および３８には、同じドーパントタイプ（たとえば、ｐ型またはｎ型ドーパント）が注入され、同じ材料（たとえば、Ａｌ、Ｂ、Ｎ、Ｐなど）を利用して、かつ電荷バランス領域４０を活性領域８に作製するのに使用される同じイオン注入ステップ中に同じ量／エネルギを使用して注入することができ、作製時間およびコストを低減することができる。他の実施形態では、終端領域６の領域は、異なるドーパント材料および／または量／エネルギを使用して注入してもよく、これは作製時間およびコストを増加させ得るが、終端領域６がＳｉＣ−ＳＪデバイス１０の活性領域８とは別個に最適化されるような大きな柔軟性を可能にする。たとえば、ある特定のドーパント（たとえば、ホウ素）を、ＳｉＣ−ＳＪデバイスの活性領域８ではなく、終端部に望ましいとされ得るより広いドーピング再分布および／または領域マージングを提供するようにＳｉＣ中に拡散する。したがって、ある特定の実施形態では、終端領域６の注入領域は、ＳｉＣ−ＳＪデバイス１０の活性領域８の注入領域とは異なるドーパント（たとえば、ホウ素）を含むことができる。さらに、ある特定の実施形態では、異なるセットのフォトリソグラフィマスクを使用して、電荷バランス領域４０ならびに領域３６および３８を各エピ層（たとえば、層２４、２６、および２８）に形成することができ、各エピ層２４、２６、および２８の終端部６ａ、６ｂ、および６ｃの仕上げの改良を可能にする。
開示された終端設計の１つの設計パラメータは、ＳｉＣ−ＳＪデバイス１０の各エピ層の終端部のための有効ドーピングプロファイルである。本明細書で使用される場合、終端部の「有効ドーピングプロファイル」は、エピ層２４、２６、および２８の活性領域８と終端領域６との間の界面７から外側へのエピ層の終端部に沿った距離によって、シートドーピング濃度がどのように変化するのかを示す。本明細書で使用される場合、シートドーピング濃度（Ｎ）は、単位面積当たりの平均ドーピング濃度またはエピ層の一部の単位面積当たりの有効平均ドーピングのいずれかを指すことができ、以下に説明するように計算することができる。すなわち、Ｎは、均一な導電型の領域を表すときの単位面積当たりの平均ドーピング濃度を表すが、異なる導電型の領域を含むエピ層の部分については、Ｎは、有効シートドーピング濃度を表す。
たとえば、終端領域６ａの有効ドーピングプロファイルは、活性領域８と終端領域６との間の界面７からの距離が増加してＳｉＣ−ＳＪデバイス１０の周辺に向かうにつれて、終端領域６ａのシートドーピング濃度がどのように変化するのかを示す。各エピ層の終端部（たとえば、図１に示すように、エピ層２４の終端領域６ａ、エピ層２６の終端領域６ｂ、エピ層２８の終端領域６ｃ）は、異なる有効ドーピングプロファイルを有することができることが理解されよう。特に、上側（たとえば、上部、埋め込まれていない）終端領域６ｃは、典型的には、下側（たとえば、底部、埋め込み）終端部６ａおよび６ｂとは異なる有効ドーピングプロファイルを有する。しかし、本明細書で説明されるように、すべてのエピ層２４、２６、および２８における終端領域の有効ドーピングプロファイルは、一般に、下降傾向を有する。このように、図１のＳｉＣ−ＳＪデバイス１０および図３のＳｉＣ−ＳＪデバイスの場合、終端領域６における有効ドーピング濃度は、終端領域６と活性領域８との間の界面７からの距離が増加するにつれて減少する。
図５のグラフ７０は、ＳｉＣ−ＳＪデバイス１０の一実施形態の上側終端部（たとえば、エピ層２８の終端領域６ｃ）と埋め込み終端部（たとえば、エピ層２４の終端領域６ａ）の両方に対する有効ドーピングプロファイルの例をプロットする。より具体的には、グラフ７０は、エピ層の終端部の一部（任意の単位）対終端領域６に沿った距離ｄ（たとえば、終端領域６と活性領域８との間の界面７からの距離、任意の単位）のシートドーピング濃度をプロットする。ある特定の実施形態では、第１（上側、上部）の終端領域６ｃの有効ドーピングプロファイルは、図５のグラフ７０に示す曲線７２によって定義される。曲線７２は、以下の式によって定義される高速減少関数を表す：
式１
ある特定の実施形態では、第２（下側、埋め込み）の終端領域６ａまたは６ｂの有効ドーピングプロファイルは、図５のグラフ７０に示す曲線７４によって定義される。曲線７４は、以下の式によって定義される低速減少関数を表す：
式２
式１と式２の両方について、Ｎ（ｄ）は、終端領域６に沿った距離（たとえば、図１１および図１２の上面図でより明確に示すように、エピ層の活性領域８と終端領域６との間の界面７からの距離）である、ｄの関数としてのエピ層の終端部のシートドーピングである。さらに、Ｎｍａｘは、活性領域８と終端領域６との間の界面７に最も近い終端部の部分における平均ドーピング濃度であり、Ｎｍｉｎは、エピ層の終端領域６の外側端部９における平均ドーピング濃度であり、Ｗｔは、終端領域６の幅である。他の実施形態では、他のドーピングプロファイルは、ステップ関数、または活性領域８からの距離が増加することによるシートドーピングの単調な減少を含んでもよい。
ある特定の実施形態では、下側エピ層２４および２６の場合、終端部の有効Ｎｍａｘは、フローティング領域４０の有効シートドーピングと等しくてもよい。たとえば、電荷バランス領域４０の有効シートドーピングは、これらの電荷バランス領域４０のドーピング濃度をＳｉＣ−ＳＪデバイス１０の単位セル面積に正規化することによって計算することができる。あるいは、イオン注入を使用して電荷バランス領域４０を活性領域２４Ｂまたは２６Ｂに作製する場合、同じ注入量を使用して終端領域を形成することができる。
ある特定の実施形態では、上側エピ層２８の終端領域６ｃのＮｍａｘ値は、約６×１０１２ｃｍ−２からＱｉｎｔｅｒｆａｃｅを引いた値より大きく、約３×１０１３ｃｍ−２より小さくてもよく、Ｑｉｎｔｅｒｆａｃｅは、固定電荷またはトラップ電荷の１つまたは複数に主に起因する界面電荷である。Ｑｉｎｔｅｒｆａｃｅは、埋め込みエピ層２４および２６の場合と同一ではなく、したがって、埋め込みエピ層２４および２６の終端部６ａまたは６ｂのＮｍａｘ値は、約６×１０１２ｃｍ−２より大きく、約３×１０１３ｃｍ−２より小さくてもよいことに留意されたい。さらに、埋め込み終端領域２６Ａおよび２４Ａの注入領域３６は、上部終端領域２８Ａの注入領域３８とは異なる割合で活性化されてもよく、これにより、上側エピ層対下側エピ層との所望の有効ドーピングプロファイルの間に相違が生じることもある。さらに、ある特定の実施形態では、プロセス変動に十分に鈍感である終端領域６を提供するために、十分に小さいダイ面積を占めるＮｍｉｎは、Ｎｍａｘの約１０％〜約５０％に維持され得る一方、Ｎｍｉｎ−は、エピタキシャル成長後の半導体層のシートドーピング濃度であるＮｅｐｉ以上である。さらに、ある特定の実施形態では、終端領域６の幅Ｗｔは、ＳｉＣエピタキシャル層の１つの全厚さの約２倍〜約５倍であってもよい。たとえば、図１に示すＳｉＣ−ＳＪデバイス１０の場合、終端領域６の幅Ｗｔは、ＳｉＣエピタキシャル層２４、２６、または２８の１つの厚さ（たとえば、厚さ３０、３２、または３４）の約２倍〜５倍であってもよい。
図６は、２層３．３ｋＶ ＳｉＣ−ＳＪデバイス８０の一実施形態の一部の断面図を示す概略図である。図６に示すＳｉＣ−ＳＪデバイス８０は、２つのエピ層：ＳｉＣ基板層２０に配置された第２（下側、埋め込み）のエピ層２６と、第２のエピ層２６に配置された第１（上側、上部）のエピ層２８とを含む。第２（下側）のエピ層２６は、終端領域６ｂと、活性領域２６Ｂとを含み、第１（上側）のエピ層２８は、終端領域６ｃと、活性領域２８Ｂとを含む。さらに、終端領域６ｂおよび６ｃは、簡略化のために実線ブロックとして示されているが、終端部６ｂおよび６ｃは、図１に示す領域３６および３８と同様に、注入領域を含むことに留意されたい。さらに、図６に示すＳｉＣ−ＳＪデバイス８０の場合、２つのエピ層２６および２８は各々、約１５μｍの厚さを有し、注入領域の厚さ４２は、約１μｍであり、終端領域６ｂおよび６ｃの各々のＷｔは、約６０μｍ〜約１５０μｍの範囲にある。さらに、終端領域６ｂの有効ドーピングプロファイルは、図５の曲線７４に対応し、終端領域６ｃの有効ドーピングプロファイルは、図５の曲線７２に対応し、Ｎｍｉｎは、Ｎｍａｘの約２０％であり、Ｑｉｎｔｅｒｆａｃｅ＝０である。
図７は、図６のＳｉＣ−ＳＪデバイス８０の実施形態の降伏電圧感度輪郭プロット９０であり、上側終端領域６ｃの異なるＮｍａｘ（垂直軸上の上側終端領域ピーク量）および下側終端領域６ｂの異なるＮｍａｘ（水平軸上の下側終端領域ピーク量）に対する異なる降伏電圧輪郭を示す。プロット９０の各曲線は、異なる降伏電圧を表す（すなわち、曲線９２は、２．３ｋＶを表し、曲線９４は、２．５ｋＶを表し、曲線９６は、２．７ｋＶを表し、曲線９８は、２．９ｋＶを表し、曲線１００は、３．１ｋＶを表し、曲線１０２は、３．３ｋＶを表す）。プロット９０によって示されるように、ＳｉＣ−ＳＪデバイス８０の実施形態は、下側終端領域６ｂのＮｍａｘが約８×１０１２ｃｍ−２〜約１×１０１３ｃｍ−２であるときに３．３ｋＶより大きい降伏電圧を提供し、上側終端領域６ｃのＮｍａｘは、約８×１０１２ｃｍ−２〜約１．４×１０１３ｃｍ−２である。
図８は、３層３．３ｋＶ ＳｉＣ−ＳＪデバイス１１０の一実施形態の一部の断面図を示す概略図である。図８に示すＳｉＣ−ＳＪデバイス１１０は、３つのエピ層：ＳｉＣ基板層２０に配置された第３（下側）のエピ層２４と、層２４の上に配置された第２（中間）のエピ層２６と、層２６の上に配置された第１（上側）のエピ層２８とを含む。下側エピ層２４は、終端領域６ａと、活性領域２４Ｂとを含み、中間エピ層２６は、終端領域６ｂと、活性領域２６Ｂとを含み、上側エピ層２８は、終端領域６ｃと、活性領域２８Ｂとを含む。さらに、エピ層２４、２６、および２８の終端部６ａ、６ｂ、および６ｃは、簡略化のために実線ブロックとして示されているが、図８に示すＳｉＣ−ＳＪデバイス１１０の終端部６ａ、６ｂ、および６ｃは、図１に示すフローティング領域３６および３８と同様に、注入領域によって表すことができることに留意されたい。さらに、図８に示すＳｉＣ−ＳＪデバイス１１０の場合、３つのエピ層２４、２６、および２８は各々、１０μｍの厚さ（ｙ軸によって示される）を有し、終端領域６ａおよび６ｂの注入領域の厚さ４２は、１μｍであり、終端部６ａ、６ｂ、および６ｃのＷｔは、１４０μｍである。さらに、上側終端領域６ｃの有効ドーピングプロファイルは、図５の曲線７２に対応し、埋め込み終端部６ａおよび６ｂの有効ドーピングプロファイルは、図５の曲線７４に対応し、Ｎｍｉｎは、Ｎｍａｘの２０％であり、Ｑｆ＝０である。
図９は、図８のＳｉＣ−ＳＪデバイス１１０の降伏電圧感度輪郭プロット１２０であり、上側終端領域６ｃの異なるＮｍａｘ（左垂直軸上の上側終端部ピーク量）、下側終端領域６ａの異なるＮｍａｘ（右垂直軸上の下側終端部ピーク量）、および中間終端領域６ｂの異なるＮｍａｘ（水平軸上の中間終端部ピーク量）に対する異なる降伏電圧輪郭を示す。キー１２２によって示されるように、プロット１２０の各陰影領域は、２ｋＶ〜３．５ｋＶの範囲の異なる降伏電圧範囲を表す。図７のプロット９０と同様に、図９のプロット１２０は、図８に示すＳｉＣ−ＳＪデバイス１１０の実施形態が、下側および中間終端部６ａおよび６ｂのＮｍａｘが約７×１０１２ｃｍ−２〜約１×１０１３ｃｍ−２であり、上側終端領域６ｃのＮｍａｘが約１．２×１０１３ｃｍ−２〜約２．３×１０１３ｃｍ−２である場合に降伏電圧が３．３ｋＶより大きくなることを示している。
図１０は、図８に示す３．３ｋＶ ＳｉＣ−ＳＪデバイス１１０の実施形態の降伏電圧（垂直軸上）対電荷不均衡の程度（水平軸上のパーセント（％））をプロットしたグラフ１３０である。本明細書で使用される場合、電荷不均衡は、エピ層の終端部におけるシートドーピングの目標値からの偏差の程度を指す。終端部６ａ、６ｂ、または６ｃのドーパント濃度の変動、および／またはエピ層２４、２６、または２８のドーパント濃度の変動により、ＳｉＣ−ＳＪデバイス１１０の実施形態にある程度の電荷不均衡が存在する可能性がある。図１０の垂直線１３２および１３４によって示すように、ＳｉＣ−ＳＪデバイス１１０は、終端領域６の終端部６ａ、６ｂ、および６ｃによって提供される電荷が不均衡である（たとえば、最適から約±１０％の範囲にわたって）場合でも、３．３ｋＶ以上の降伏電圧を提供することができる。
図１１〜図１５は、本手法の実施形態による、ＳｉＣ−ＳＪデバイス１０の部分の上面図（図１の断面図に垂直）を示す。より具体的には、図１１〜図１５は、ＳｉＣ−ＳＪデバイス１０の実施形態の埋め込みエピ層（たとえば、エピ層２４の一部）の上面図を示す。図１１〜図１５において、各陰影領域（たとえば、黒色ピクセルまたは正方形）は、注入領域１３２（たとえば、注入領域４０および３６などのｐ型領域）を表し、白色の背景は、エピ層の残りの部分（たとえば、ｎ型）を表す。ある特定の実施形態では、これらの注入領域１３２は、図１に示すように、層２４の厚さ３０の一部のみ（たとえば、約１μｍ以下）を通って（ｙ軸に沿って）延びてもよく、これにより終端領域６ａの注入領域１３２および／またはエピ層２４の活性領域２４Ｂの注入領域は、（たとえば、図１に示すように）断面図で切断ブロックとして現れる。ある特定の実施形態では、これらの注入領域は、エピ層２４の厚さ３０全体を通って（ｙ軸に沿って）延びてもよく、これにより終端領域６ａの注入領域および／または活性領域２４Ｂの注入領域は、（たとえば、図３に示すように）断面図で連続的なピラーとして現れる。さらに、図１１〜図１５に示すエピ層２４の場合、各注入領域は、ほぼ同じ注入量を受け、材料およびプロセス変動に対してある程度の許容差がある。他の実施形態では、異なる注入領域が異なる注入量を受けることができるように、複数のマスクを使用してエピ層２４の終端領域２４Ａおよび活性領域２４Ｂを注入することができる。
図１１は、ＳｉＣ−ＳＪデバイス１０の一実施形態の埋め込みエピ層２４の注入領域１３２の上面図を示す。図１１において、図示された構造は、層２４の活性領域２４Ｂの周囲に配置された勾配終端領域６ａを含む。終端領域６ａの注入領域１３２は、注入領域３６を表し、活性領域２４Ｂの注入領域１３２は、電荷バランス領域４０を表すことが理解されよう。さらに、図１１では、図示された活性領域２４Ｂの注入領域１３２が、ｚ軸に沿って整列されてストライプセル１４０を形成する。
図１２は、ＳｉＣ−ＳＪデバイス１０の別の実施形態の埋め込みエピ層２４の注入領域１３２の別の実施形態の上面図を示す。図１２において、図示された埋め込みエピ層２４は、活性領域２４Ｂの周囲に配置された勾配終端領域６ａを含む。ここでも、図示された終端領域６ａの注入領域１３２は、注入領域３６を表し、図示された活性領域２４Ｂの注入領域１３２は、電荷バランス領域４０を表す。さらに、図１２では、図示された活性領域２４Ｂの注入領域１３２は、ｘ軸に沿って互い違いに配置され、正方形のセル１５０を生成する。
図５の曲線７４に関して上述したように、終端領域６ａの有効ドーピングプロファイルは、終端領域６ａのシートドーピングが活性領域２４Ｂからの距離が増加するにつれてどのように減少するのかを示す。図１１および図１２に示すエピ層２４の実施形態では、これは、終端領域６ａの注入領域１３２の密度を低減することによって（たとえば、終端領域２４Ａの単位面積当たりの注入領域の数を減らすことによって）達成され、活性領域２４Ｂと終端領域２４Ａとの間の界面７からの距離ｄは増加する。終端領域２４Ａの一部の有効シートドーピング濃度は、注入された終端領域６ａの部分の割合（すなわち、注入領域１３２を有する割合）に総注入量を乗算することによって計算することができる。たとえば、終端領域６ａの特定の部分の２０％が注入される（すなわち、注入領域１３２によって占有される）場合、かつ終端領域６ａの総注入量が８×１０１２ｃｍ−２である場合、終端領域２４Ａの特定の部分の有効シートドーピングは、１．６×１０１２ｃｍ−２（注入種の完全な活性化を前提とする）となるであろう。同様に、上述したように、活性領域２４Ｂの有効シートドーピング濃度は、電荷バランス領域４０を注入するために使用される総ドーパント注入量を考慮し、かつエピ層２４の総活性領域２４Ｂを正規化することによって計算することができる。
図１１および図１２に示す埋め込みエピ層２４の図示された実施形態では、終端領域６ａと活性領域２４Ｂとの間の「シームレスな」接続として本明細書で言及し得るものを提供するために、終端部の最大有効量（Ｎｍａｘ）および活性領域２４Ｂの有効量（Ｎ）は、ほぼ同じでなければならない。これにより、活性領域８と終端領域６との間の界面７における電界ピークが低減または低下される。ＳｉＣ−ＳＪデバイス１０の上側活性領域（たとえば、図１に示すエピ層２８の活性領域２８Ｂ）にブロッキング（ｐ−ｎ）接合を形成する注入領域は、上側エピ層の終端領域の最大有効量（Ｎｍａｘ）にかかわらず、任意の適切なシートドーピングを有することができることに留意されたい。
したがって、図１３および図１４に示す図１１のエピ層２４の拡大された上面図ならびに図１５に示す図１２のエピ層２４の拡大された上面図に見られるように、終端領域６ａの注入領域１３２（たとえば、注入領域３６）の間のサイズ、形状、および距離を制御することによって、終端領域６ａと活性領域２４Ｂとの間のシームレスな接続を達成することができる。また、図１１および図１２に示すエピ層２４の実施形態では、湾曲コーナ１６０における非対称性が考慮され、その結果、終端領域６ａの最大有効量（Ｎｍａｘ）および活性領域２４Ｂの電荷バランス領域４０の有効量（Ｎ）は、湾曲コーナ１６０の存在にもかかわらず、終端領域６ａと活性領域２４Ｂとの間のシームレスな接続を提供するために実質的に一致することが理解されよう。他の実施形態では、終端領域６ａの注入領域１３２および活性領域２４Ｂの注入領域１３２を別個に注入することができ、これはシームレスな接続をもたらすことができ、上述した有効量ルールに従うことを条件として、異なる設計ルール（たとえば、特徴サイズ）、注入量／種などを利用して、終端領域２４Ａおよび活性領域２４Ｂにおける独立した最適化も可能にすることが理解されよう。
本手法の技術的効果は、ＳｉＣ中のドーパントの拡散係数が低いにもかかわらず、ＳｉＣ−ＳＪデバイスの有効エッジ終端を含む。開示された終端設計は、デバイス資格に近いブロッキング電圧を提供し、また、プロセスおよび／または材料特性の変動に対して比較的ロバストである。さらに、開示された終端設計は、定格電圧（たとえば、３ｋＶ以上）で安定した長期動作を提供する。さらに、開示された終端設計は、ダイ面積の消費部分が少なく、製造コストが比較的低い。さらに、ある特定の開示されたＳｉＣ−ＳＪデバイスの実施形態は、約３８０ｋｅＶ以下の注入エネルギを使用する高容量イオン注入ツールを使用して製造することができる。
本明細書は、本発明を開示するために実施例を用いており、最良の形態を含んでいる。また、いかなる当業者も本発明を実施することができるように実施例を用いており、任意のデバイスまたはシステムを製作し使用し、任意の組み込まれた方法を実行することを含んでいる。本発明の特許可能な範囲は、特許請求の範囲によって定義され、当業者が想到する他の実施例を含むことができる。このような他の実施例は、特許請求の範囲の文言との差がない構造要素を有する場合、または特許請求の範囲の文言との実質的な差がない等価の構造要素を含む場合、特許請求の範囲の技術的範囲に包含される。
６ 終端領域
６Ａ 終端領域、終端部
６Ｂ 終端領域、終端部
６Ｃ 終端領域、終端部
７ 界面
８ 活性領域
９ 外側端部
１０ ＳｉＣ−ＳＪデバイス、ＳｉＣ−ＳＪパワーデバイス、ＳｉＣ−ＳＪショットキーデバイス、ＳｉＣ−ＳＪ構造
１２ 上部コンタクト
１４ 誘電層
１８ 底部コンタクト
２０ ＳｉＣ基板層
２４ エピタキシャルＳｉＣ層、ＳｉＣエピタキシャル層、初期層、エピ層
２４Ａ 終端領域
２４Ｂ 活性領域
２６ エピタキシャルＳｉＣ層、ＳｉＣエピタキシャル層、エピ層
２６Ａ 終端領域
２６Ｂ 活性領域
２８ エピタキシャルＳｉＣ層、ＳｉＣエピタキシャル層、エピ層、
２８Ａ 終端領域
２８Ｂ 活性領域
３０ 厚さ
３２ 厚さ
３４ 厚さ
３６ フローティング領域、注入領域
３８ フローティング領域、注入領域
４０ 電荷バランス領域、フローティング領域、注入領域
４２ 厚さ
４４ 幅
４６ 間隔
５０ 等電位線
５２ 矢印
５４ 破線
６０ ＳｉＣ−ＳＪデバイス
６２ 連続的なピラー、連続した垂直ピラー
７０ グラフ
７２ 曲線
７４ 曲線
８０ ＳｉＣ−ＳＪデバイス
９０ 降伏電圧感度輪郭プロット
９２ 曲線
９４ 曲線
９６ 曲線
９８ 曲線
１００ 曲線
１０２ 曲線
１１０ ＳｉＣ−ＳＪデバイス
１２０ 降伏電圧感度輪郭プロット
１２２ キー
１３０ グラフ
１３２ 垂直線、注入領域
１３４ 垂直線
１４０ ストライプセル
１５０ 正方形のセル
１６０ 湾曲コーナ

Claims (27)

  1. 第１の導電型の複数のＳｉＣ半導体層を備え、前記複数のＳｉＣ半導体層の第１および第２のＳｉＣ半導体層は、それらの間に界面（７）を形成して活性領域（８、２４Ｂ、２６Ｂ、２８Ｂ）に隣接して配置された終端領域（６、２４Ａ、２６Ａ、２８Ａ）を備え、前記第１および前記第２のＳｉＣ半導体層の前記終端領域（６、２４Ａ、２６Ａ、２８Ａ）は、第２の導電型の複数の注入領域（３６、３８、４０、１３２）を備え、前記第１のＳｉＣ半導体層の前記終端領域（６、２４Ａ、２６Ａ、２８Ａ）の有効ドーピングプロファイルは、前記第２のＳｉＣ半導体層の前記終端領域（６、２４Ａ、２６Ａ、２８Ａ）の有効ドーピングプロファイルとは異なる、炭化ケイ素（ＳｉＣ）超接合（ＳＪ）デバイス（１０、６０、８０、１１０）。
  2. 前記複数の注入領域（３６、３８、４０、１３２）の少なくとも一部が、フローティング領域（３６、３８、４０）である、請求項１に記載のＳｉＣ−ＳＪデバイス（１０、６０、８０、１１０）。
  3. 前記複数の注入領域（３６、３８、４０、１３２）の少なくとも１つの注入領域（３６、３８、４０、１３２）が、前記複数のＳｉＣ半導体層の厚さ全体を通って延びる、請求項１に記載のＳｉＣ−ＳＪデバイス（１０、６０、８０、１１０）。
  4. 前記第１または前記第２のＳｉＣ半導体層の前記終端領域（６、２４Ａ、２６Ａ、２８Ａ）の各前記複数の注入領域（３６、３８、４０、１３２）が、それぞれの幅（４４）を有し、前記複数の注入領域（３６、３８、４０、１３２）の前記それぞれの幅（４４）が、前記第１または前記第２のＳｉＣ半導体層内の前記終端領域（６、２４Ａ、２６Ａ、２８Ａ）の前記幅（４４）に沿って前記活性領域（８、２４Ｂ、２６Ｂ、２８Ｂ）と前記終端領域（６、２４Ａ、２６Ａ、２８Ａ）との間の前記界面（７）からの距離が増加するにつれて減少する、請求項１に記載のＳｉＣ−ＳＪデバイス（１０、６０、８０、１１０）。
  5. 前記第１または前記第２のＳｉＣ半導体層の前記終端領域（６、２４Ａ、２６Ａ、２８Ａ）の前記複数の注入領域（３６、３８、４０、１３２）の間の間隔（４６）が、前記第１または前記第２のＳｉＣ半導体層内の前記終端領域（６、２４Ａ、２６Ａ、２８Ａ）の前記幅（４４）に沿って前記活性領域（８、２４Ｂ、２６Ｂ、２８Ｂ）と前記終端領域（６、２４Ａ、２６Ａ、２８Ａ）との間の前記界面（７）からの距離が増加しても実質的に一定のままである、請求項４に記載のＳｉＣ−ＳＪデバイス（１０、６０、８０、１１０）。
  6. 前記第１または前記第２のＳｉＣ半導体層の前記終端領域（６、２４Ａ、２６Ａ、２８Ａ）の前記複数の注入領域（３６、３８、４０、１３２）の間の間隔（４６）が、前記第１または前記第２のＳｉＣ半導体層の前記終端領域（６、２４Ａ、２６Ａ、２８Ａ）の前記幅（４４）に沿って前記活性領域（８、２４Ｂ、２６Ｂ、２８Ｂ）と前記終端領域（６、２４Ａ、２６Ａ、２８Ａ）との間の前記界面（７）からの距離が増加するにつれて増加または減少する、請求項１に記載のＳｉＣ−ＳＪデバイス（１０、６０、８０、１１０）。
  7. 各前記複数の注入領域（３６、３８、４０、１３２）が、それぞれの幅（４４）を有し、前記複数の注入領域（３６、３８、４０、１３２）の前記それぞれの幅（４４）が、前記第１または前記第２のＳｉＣ半導体層の前記終端領域（６、２４Ａ、２６Ａ、２８Ａ）の前記幅（４４）に沿って前記活性領域（８、２４Ｂ、２６Ｂ、２８Ｂ）と前記終端領域（６、２４Ａ、２６Ａ、２８Ａ）との間の前記界面（７）からの距離が増加しても実質的に一定のままである、請求項６に記載のＳｉＣ−ＳＪデバイス（１０、６０、８０、１１０）。
  8. 各前記複数の注入領域（３６、３８、４０、１３２）が、それぞれの幅（４４）を有し、前記複数の注入領域（３６、３８、４０、１３２）の前記それぞれの幅（４４）が、約０．８μｍ〜約５μｍである、請求項１に記載のＳｉＣ−ＳＪデバイス（１０、６０、８０、１１０）。
  9. 前記第１または第２のＳｉＣ半導体層の前記終端領域（６、２４Ａ、２６Ａ、２８Ａ）の前記複数の注入領域（３６、３８、４０、１３２）の間の間隔（４６）が、前記第１または前記第２のＳｉＣ半導体層の厚さ（４２）より小さい、請求項１に記載のＳｉＣ−ＳＪデバイス（１０、６０、８０、１１０）。
  10. 前記第１のＳｉＣ半導体層の前記終端領域（６、２４Ａ、２６Ａ、２８Ａ）の前記複数の注入領域（３６、３８、４０、１３２）の厚さ（４２）、幅（４４）、間隔（４６）およびドーピング濃度の１つまたは複数が、前記第２のＳｉＣ半導体層の前記終端領域（６、２４Ａ、２６Ａ、２８Ａ）の前記複数の注入領域（３６、３８、４０、１３２）のそれぞれの厚さ（４２）、幅（４４）、間隔（４６）、およびドーピング濃度とは異なる、請求項１に記載のＳｉＣ−ＳＪデバイス（１０、６０、８０、１１０）。
  11. すべての前記複数のＳｉＣ半導体層の合計厚さ（４２）が、約２０μｍより大きい、請求項１に記載のＳｉＣ−ＳＪデバイス（１０、６０、８０、１１０）。
  12. 第１の導電型の第１のＳｉＣ半導体層であって、前記第１のＳｉＣ半導体層は、前記第１のＳｉＣ半導体層の活性領域（８、２４Ｂ、２６Ｂ、２８Ｂ）および終端領域（６、２４Ａ、２６Ａ、２８Ａ）を形成する第２の導電型の第１の複数の注入領域（３６、３８、４０、１３２）を備え、前記第１のＳｉＣ半導体層の前記終端領域（６、２４Ａ、２６Ａ、２８Ａ）は、第１の有効ドーピングプロファイルを有する第１のＳｉＣ半導体層と、
    前記第１のＳｉＣ半導体層の下に配置され、前記第１の半導体層より基板層（２０）に近い前記第１の導電型の少なくとも１つの第２のＳｉＣ半導体層であって、前記少なくとも１つの第２のＳｉＣ半導体層は、前記少なくとも１つの第２のＳｉＣ半導体層の第２の活性領域（８、２４Ｂ、２６Ｂ、２８Ｂ）および第２の終端領域（６、２４Ａ、２６Ａ、２８Ａ）を形成する前記第２の導電型の第２の複数の注入領域（３６、３８、４０、１３２）を含み、前記少なくとも１つの第２のＳｉＣ半導体層の前記第２の終端領域（６、２４Ａ、２６Ａ、２８Ａ）は、前記第１の有効ドーピングプロファイルとは異なる第２の有効ドーピングプロファイルを有する第２のＳｉＣ半導体層とを備える、炭化ケイ素（ＳｉＣ）超接合（ＳＪ）デバイス（１０、６０、８０、１１０）。
  13. 前記活性領域（８、２４Ｂ、２６Ｂ、２８Ｂ）の前記複数の注入領域（３６、３８、４０、１３２）が、ストライプセル（１４０）を形成するように整列されるか、または正方形のセル（１５０）を形成するように互い違いに配置される、請求項１２に記載のＳｉＣ−ＳＪデバイス（１０、６０、８０、１１０）。
  14. 前記第１の有効ドーピングプロファイルが、以下の式によって定義され、
    Ｎ（ｄ）が、前記第１のＳｉＣ半導体層の前記活性領域（８、２４Ｂ、２６Ｂ、２８Ｂ）と前記終端領域と（６、２４Ａ、２６Ａ、２８Ａ）の間の界面（７）からの距離ｄの関数としての前記第１のＳｉＣ半導体層の前記終端領域（６、２４Ａ、２６Ａ、２８Ａ）のシートドーピング密度であり、Ｎｍａｘが、前記第１のＳｉＣ半導体層の前記活性領域（８、２４Ｂ、２６Ｂ、２８Ｂ）と前記終端領域（６、２４Ａ、２６Ａ、２８Ａ）との間の前記界面（７）の前記第１のＳｉＣ半導体層の前記終端領域（６、２４Ａ、２６Ａ、２８Ａ）の平均ドーピング濃度であり、Ｎｍｉｎが、前記終端領域（６、２４Ａ、２６Ａ、２８Ａ）の外側端部（９）の前記第１のＳｉＣ半導体層の前記終端領域（６、２４Ａ、２６Ａ、２８Ａ）の平均ドーピング濃度であり、Ｗｔが、前記第１のＳｉＣ半導体層の前記終端領域（６、２４Ａ、２６Ａ、２８Ａ）の幅（４４）である、請求項１２に記載のＳｉＣ−ＳＪデバイス（１０、６０、８０、１１０）。
  15. ３×１０１３ｃｍ−２＞Ｎｍａｘ＞（６×１０１２ｃｍ−２−Ｑｉｎｔｅｒｆａｃｅ）であって、
    Ｑｉｎｔｅｒｆａｃｅが、界面電荷である、請求項１４に記載のＳｉＣ−ＳＪデバイス（１０、６０、８０、１１０）。
  16. Ｎｍｉｎが、Ｎｍａｘの約１０％〜Ｎｍａｘの約５０％であり、Ｎｍｉｎが、前記第１のＳｉＣ半導体層の第１の導電型のシートドーピング濃度以上である、請求項１４に記載のＳｉＣ−ＳＪデバイス（１０、６０、８０、１１０）。
  17. 前記第２の有効ドーピングプロファイルが、以下の式によって定義され、
    Ｎ（ｄ）が、前記少なくとも１つの第２のＳｉＣ半導体層の活性領域（８、２４Ｂ、２６Ｂ、２８Ｂ）と前記終端領域と（６、２４Ａ、２６Ａ、２８Ａ）の間の前記界面（７）からの距離ｄの関数としての前記少なくとも１つの第２のＳｉＣ半導体層の前記終端領域（６、２４Ａ、２６Ａ、２８Ａ）のシートドーピング濃度であり、Ｎｍａｘが、前記少なくとも１つの第２のＳｉＣ半導体層の前記活性領域（８、２４Ｂ、２６Ｂ、２８Ｂ）と前記終端領域（６、２４Ａ、２６Ａ、２８Ａ）との間の前記界面（７）の前記少なくとも１つの第２のＳｉＣ半導体層の前記終端領域（６、２４Ａ、２６Ａ、２８Ａ）の平均ドーピング濃度であり、Ｎｍｉｎが、前記終端領域（６、２４Ａ、２６Ａ、２８Ａ）の外側端部（９）の前記少なくとも１つの第２のＳｉＣ半導体層の前記終端領域（６、２４Ａ、２６Ａ、２８Ａ）の平均ドーピング濃度であり、Ｗｔが、前記少なくとも１つの第２のＳｉＣ半導体層の前記終端領域（６、２４Ａ、２６Ａ、２８Ａ）の幅（４４）である、請求項１２に記載のＳｉＣ−ＳＪデバイス（１０、６０、８０、１１０）。
  18. Ｎｍａｘが、前記少なくとも１つの第２のＳｉＣ半導体層の前記活性領域（８、２４Ｂ、２６Ｂ、２８Ｂ）の最大有効シートドーピングと実質的に等しく、前記少なくとも１つの第２のＳｉＣ半導体層の前記活性領域（８、２４Ｂ、２６Ｂ、２８Ｂ）と前記終端領域（６、２４Ａ、２６Ａ、２８Ａ）との間に実質的にシームレスな接続をもたらす、請求項１７に記載のＳｉＣ−ＳＪデバイス（１０、６０、８０、１１０）。
  19. ６×１０１２ｃｍ−２＜Ｎｍａｘ＜３×１０１３ｃｍ−２である、請求項１７に記載のＳｉＣ−ＳＪデバイス（１０、６０、８０、１１０）。
  20. Ｎｍｉｎが、Ｎｍａｘの約１０％〜Ｎｍａｘの約５０％であり、Ｎｍｉｎが、前記少なくとも１つの第２のＳｉＣ半導体層の第１の導電型のシートドーピング密度以上である、請求項１７に記載のＳｉＣ−ＳＪデバイス（１０、６０、８０、１１０）。
  21. 前記第１のＳｉＣ半導体層の前記終端領域（６、２４Ａ、２６Ａ、２８Ａ）の幅（４４）および前記少なくとも１つの第２のＳｉＣ半導体層の前記終端領域（６、２４Ａ、２６Ａ、２８Ａ）の幅（４４）が、前記第１のＳｉＣ半導体層の厚さ（４２）または前記少なくとも１つの第２のＳｉＣ半導体層の１つの厚さ（４２）の約２〜５倍である、請求項１２に記載のＳｉＣ−ＳＪデバイス（１０、６０、８０、１１０）。
  22. 炭化ケイ素（ＳｉＣ）超接合（ＳＪ）デバイス（１０、６０、８０、１１０）を製造する方法であって、
    第１の導電型を有する下側ＳｉＣ半導体層をＳｉＣ基板層（２０）の上部に形成すること、
    第２の導電型を有する第１の複数の注入領域（３６、３８、４０、１３２）を前記下側ＳｉＣ半導体層の一部に形成することによって活性領域（８、２４Ｂ、２６Ｂ、２８Ｂ）を前記下側ＳｉＣ半導体層に作製すること、および
    第１の有効ドーピングプロファイルに従って前記第２の導電型を有する第２の複数の注入領域（３６、３８、４０、１３２）を前記活性領域（８、２４Ｂ、２６Ｂ、２８Ｂ）に隣接する前記下側ＳｉＣ半導体層の別の部分に形成することによって終端領域（６、２４Ａ、２６Ａ、２８Ａ）を前記下側ＳｉＣ半導体層に作製すること、
    を含む前記ＳｉＣ−ＳＪデバイス（１０、６０、８０、１１０）の前記下側ＳｉＣ半導体層を作製することと、
    前記第１の導電型を有する上部ＳｉＣ半導体層を前記下側ＳｉＣ半導体層の上に形成すること、
    前記第２の導電型を有する第３の複数の注入領域（３６、３８、４０、１３２）を前記上部ＳｉＣ半導体層の一部に形成することによって活性領域（８、２４Ｂ、２６Ｂ、２８Ｂ）を前記上部ＳｉＣ半導体層に作製すること、および
    第２の有効ドーピングプロファイルに従って前記第２の導電型を有する第４の複数の注入領域（３６、３８、４０、１３２）を前記活性領域（８、２４Ｂ、２６Ｂ、２８Ｂ）に隣接する前記上部ＳｉＣ半導体層の別の部分に形成することによって終端領域（６、２４Ａ、２６Ａ、２８Ａ）を前記上部ＳｉＣ半導体層に作製すること、
    を含む前記ＳｉＣ−ＳＪデバイス（１０、６０、８０、１１０）の前記上部ＳｉＣ半導体層を作製することとを含み、前記第１の有効ドーピングプロファイルは、前記第２の有効ドーピングプロファイルとは異なる、方法。
  23. 前記第１の複数の注入領域（３６、３８、４０、１３２）および前記第２の複数の注入領域（３６、３８、４０、１３２）が、同じ注入量を使用して注入され、前記第３の複数の注入領域（３６、３８、４０、１３２）および前記第４の複数の注入領域（３６、３８、４０、１３２）が、同じ注入量を使用して注入される、請求項２２に記載の方法。
  24. 前記第１、第２、第３および第４の複数の注入領域（３６、３８、４０、１３２）が、約４００ｋｅＶ未満の注入エネルギを使用して注入される、請求項２２に記載の方法。
  25. 前記第１、第２、第３、または第４の複数の注入領域（３６、３８、４０、１３２）の少なくとも１つが、約４００ｋｅＶより大きい注入エネルギを使用して注入される、請求項２２に記載の方法。
  26. 前記第１の複数の注入領域（３６、３８、４０、１３２）および前記第２の複数の注入領域（３６、３８、４０、１３２）を形成することが、前記第１の複数の注入領域（３６、３８、４０、１３２）および前記第２の複数の注入領域（３６、３８、４０、１３２）を約１μｍ以下の深さまで注入することを含む、請求項２２に記載の方法。
  27. 前記第１の複数の注入領域（３６、３８、４０、１３２）および前記第２の複数の注入領域（３６、３８、４０、１３２）が、単一の注入ステップを使用して形成され、前記第３の複数の注入領域（３６、３８、４０、１３２）および前記第４の複数の注入領域（３６、３８、４０、１３２）が、別の単一の注入ステップを使用して形成される、請求項２２に記載の方法。
JP2018530717A 2015-12-15 2015-12-15 炭化ケイ素超接合パワーデバイス用のエッジ終端設計 Active JP6732025B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2015/065881 WO2017105414A1 (en) 2015-12-15 2015-12-15 Edge termination designs for silicon carbide super-junction power devices

Publications (2)

Publication Number Publication Date
JP2019503071A true JP2019503071A (ja) 2019-01-31
JP6732025B2 JP6732025B2 (ja) 2020-07-29

Family

ID=55071207

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018530717A Active JP6732025B2 (ja) 2015-12-15 2015-12-15 炭化ケイ素超接合パワーデバイス用のエッジ終端設計

Country Status (5)

Country Link
US (1) US10541338B2 (ja)
EP (2) EP3391417A1 (ja)
JP (1) JP6732025B2 (ja)
CN (1) CN108369963B (ja)
WO (1) WO2017105414A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021005846A1 (ja) * 2019-07-08 2021-01-14 株式会社デンソー 半導体装置とその製造方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9704949B1 (en) * 2016-06-30 2017-07-11 General Electric Company Active area designs for charge-balanced diodes
US11233157B2 (en) * 2018-09-28 2022-01-25 General Electric Company Systems and methods for unipolar charge balanced semiconductor power devices
US10957759B2 (en) * 2018-12-21 2021-03-23 General Electric Company Systems and methods for termination in silicon carbide charge balance power devices
US11031472B2 (en) * 2018-12-28 2021-06-08 General Electric Company Systems and methods for integrated diode field-effect transistor semiconductor devices
US11373857B2 (en) * 2019-05-14 2022-06-28 Infineon Technologies Ag Semiconductor surface smoothing and semiconductor arrangement
CN112993008A (zh) * 2019-12-13 2021-06-18 南通尚阳通集成电路有限公司 电荷平衡器件及其制造方法
CN113555447B (zh) * 2021-06-09 2024-02-09 浙江芯科半导体有限公司 一种基于金刚石终端结构的4H-SiC肖特基二极管及制作方法
CN114497182A (zh) * 2021-12-16 2022-05-13 陕西半导体先导技术中心有限公司 一种基于体内多区终端结构的功率器件及制备方法
CN114497179A (zh) * 2021-12-16 2022-05-13 苏州锴威特半导体股份有限公司 一种功率器件的体内多段终端结构及制备方法
CN114864704B (zh) * 2022-07-11 2022-09-27 成都功成半导体有限公司 具有终端保护装置的碳化硅jbs及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001168327A (ja) * 1999-12-09 2001-06-22 Hitachi Ltd 半導体装置とそれを用いたパワースイッチング駆動システム
JP2003528470A (ja) * 2000-03-20 2003-09-24 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 高圧固体装置の終端構造
JP2006073740A (ja) * 2004-09-01 2006-03-16 Toshiba Corp 半導体装置及びその製造方法
JP2015520512A (ja) * 2012-05-17 2015-07-16 ゼネラル・エレクトリック・カンパニイ 接合終端拡張を有する半導体デバイス

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03173180A (ja) * 1989-12-01 1991-07-26 Hitachi Ltd 半導体素子
US6037632A (en) 1995-11-06 2000-03-14 Kabushiki Kaisha Toshiba Semiconductor device
JP3908572B2 (ja) 2002-03-18 2007-04-25 株式会社東芝 半導体素子
US7737469B2 (en) 2006-05-16 2010-06-15 Kabushiki Kaisha Toshiba Semiconductor device having superjunction structure formed of p-type and n-type pillar regions
US7595241B2 (en) 2006-08-23 2009-09-29 General Electric Company Method for fabricating silicon carbide vertical MOSFET devices
US7948033B2 (en) 2007-02-06 2011-05-24 Semiconductor Components Industries, Llc Semiconductor device having trench edge termination structure
US9640609B2 (en) * 2008-02-26 2017-05-02 Cree, Inc. Double guard ring edge termination for silicon carbide devices
US7842590B2 (en) * 2008-04-28 2010-11-30 Infineon Technologies Austria Ag Method for manufacturing a semiconductor substrate including laser annealing
EP2413348B1 (en) 2009-03-26 2020-11-18 SUMCO Corporation Semiconductor substrate, semiconductor device, and method of producing semiconductor substrate
US8476698B2 (en) 2010-02-19 2013-07-02 Alpha And Omega Semiconductor Incorporated Corner layout for superjunction device
CN102214689B (zh) 2010-04-06 2012-11-07 上海华虹Nec电子有限公司 超级结器件的终端保护结构及其制造方法
CN102738232B (zh) 2011-04-08 2014-10-22 无锡维赛半导体有限公司 超结功率晶体管结构及其制作方法
US20130087852A1 (en) 2011-10-06 2013-04-11 Suku Kim Edge termination structure for power semiconductor devices
US8546875B1 (en) 2012-03-14 2013-10-01 Infineon Technologies Austria Ag Vertical transistor having edge termination structure
EP2973669A4 (en) * 2013-03-15 2016-11-09 United Silicon Carbide Inc IMPROVED VJFET DEVICES
US9209292B2 (en) * 2013-07-18 2015-12-08 Infineon Technologies Austria Ag Charge compensation semiconductor devices
US9064738B2 (en) * 2013-07-19 2015-06-23 Cree, Inc. Methods of forming junction termination extension edge terminations for high power semiconductor devices and related semiconductor devices
US9735237B2 (en) * 2015-06-26 2017-08-15 General Electric Company Active area designs for silicon carbide super-junction power devices

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001168327A (ja) * 1999-12-09 2001-06-22 Hitachi Ltd 半導体装置とそれを用いたパワースイッチング駆動システム
JP2003528470A (ja) * 2000-03-20 2003-09-24 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 高圧固体装置の終端構造
JP2006073740A (ja) * 2004-09-01 2006-03-16 Toshiba Corp 半導体装置及びその製造方法
JP2015520512A (ja) * 2012-05-17 2015-07-16 ゼネラル・エレクトリック・カンパニイ 接合終端拡張を有する半導体デバイス

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021005846A1 (ja) * 2019-07-08 2021-01-14 株式会社デンソー 半導体装置とその製造方法
JP2021012966A (ja) * 2019-07-08 2021-02-04 トヨタ自動車株式会社 半導体装置とその製造方法
JP7107284B2 (ja) 2019-07-08 2022-07-27 株式会社デンソー 半導体装置とその製造方法

Also Published As

Publication number Publication date
WO2017105414A1 (en) 2017-06-22
EP4379808A2 (en) 2024-06-05
US20190006529A1 (en) 2019-01-03
EP3391417A1 (en) 2018-10-24
JP6732025B2 (ja) 2020-07-29
CN108369963A (zh) 2018-08-03
CN108369963B (zh) 2022-01-25
US10541338B2 (en) 2020-01-21

Similar Documents

Publication Publication Date Title
JP6732025B2 (ja) 炭化ケイ素超接合パワーデバイス用のエッジ終端設計
JP7206029B2 (ja) 電荷平衡ｊｂｓダイオードのための活性領域設計
JP5052025B2 (ja) 電力用半導体素子
US7759733B2 (en) Power semiconductor device and method for producing the same
JP3634848B2 (ja) 電力用半導体素子
JP6861171B2 (ja) 炭化ケイ素超接合パワーデバイスの活性領域設計および対応する方法
US10002920B1 (en) System and method for edge termination of super-junction (SJ) devices
JP2008004643A (ja) 半導体装置
KR20100128303A (ko) 실리콘 카바이드 디바이스를 위한 이중 가드 링 에지 종단 및 이를 포함하는 실리콘 카바이드 디바이스를 제조하는 방법
CN106575654B (zh) 半导体装置中的简易电荷平衡
JP5559232B2 (ja) 電力用半導体素子
CN104282537B (zh) 半导体器件及制造方法
EP2884538A1 (en) Power semiconductor device
US11271076B2 (en) Systems and methods for junction termination in semiconductor devices
CN109155335B (zh) 半导体器件及其制造方法
CN111276540A (zh) 沟槽栅功率mosfet及其制造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181207

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20190806

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191009

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191024

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200218

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200514

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200609

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200707

R150 Certificate of patent or registration of utility model

Ref document number: 6732025

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250