JP2003527796A - ガロアｌｆｓｒ用ゼロ遅延マスク - Google Patents
ガロアｌｆｓｒ用ゼロ遅延マスクInfo
- Publication number
- JP2003527796A JP2003527796A JP2001548538A JP2001548538A JP2003527796A JP 2003527796 A JP2003527796 A JP 2003527796A JP 2001548538 A JP2001548538 A JP 2001548538A JP 2001548538 A JP2001548538 A JP 2001548538A JP 2003527796 A JP2003527796 A JP 2003527796A
- Authority
- JP
- Japan
- Prior art keywords
- output
- register
- input
- value
- stage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J13/00—Code division multiplex systems
- H04J13/10—Code generation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/69—Spread spectrum techniques
- H04B1/707—Spread spectrum techniques using direct sequence modulation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/58—Random or pseudo-random number generators
- G06F7/582—Pseudo-random number generators
- G06F7/584—Pseudo-random number generators using finite field arithmetic, e.g. using a linear feedback shift register
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J13/00—Code division multiplex systems
- H04J13/0007—Code type
- H04J13/0022—PN, e.g. Kronecker
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Computational Mathematics (AREA)
- Error Detection And Correction (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】
ｍ個のシーケンス（連続符号）は、スペクトラム拡散システムのためのＰＮ符号を生成する際に用いられる基本シーケンスである。信号が受信されたときに、移動ユニットは前記ｍ個のシーケンス内の周囲に容易に“ジャンプ”することができるべきであるので、送信された信号のｍ個のシーケンスを見つけることができ、これにより移動ユニットは同期を得ることができる。ジャンピングはマスクを線形フィードバックシフトレジスタ（ＬＦＳＲ）に添付することにより達成されている。ｍ個のシーケンスを生成するＬＦＳＲの個々のタイプは、ガロアＬＦＳＲである。マスクをＬＦＳＲに添付するときに、異なるｍ個のシーケンスへとジャンプするときに出力の第１の構成要素がｍ個のシーケンスとはならなくなるかもしれない（換言すれば、ジャンプが出力を崩壊させる）という問題が生起する。この開示は、ジャンプの間にｍ個のシーケンスの崩壊を防止するガロアＬＦＳＲと共に用いるためのカスケード化されたマスク回路を提供する。独立したマスクの他の実施形態もまた開示されている。
Description
【０００１】
この発明は、データを符号化したり復号化したりするための疑似雑音シーケン
スを用いる、例えばＣＤＭＡ−２０００、ＵＭＴＳ、ＩＳ−９５標準やこれと同
様のセルラ電話システムなどを実現するための、直接シーケンススペクトラム拡
散通信システムに関する。
スを用いる、例えばＣＤＭＡ−２０００、ＵＭＴＳ、ＩＳ−９５標準やこれと同
様のセルラ電話システムなどを実現するための、直接シーケンススペクトラム拡
散通信システムに関する。
【０００２】
スペクトラム拡散通信システムは、増加された用途と、双方向の空中の通信と
を見出している。丁度ＡＭおよびＦＭシステムが情報を運ぶために正弦波信号を
用いているように、スペクトラム拡散システムは、情報を運ぶために雑音のよう
な信号を用いている。送信機においては、デジタルデータストリームが、媒体を
介してデータを送信するために、疑似雑音シーケンス（ＰＮＳ）を用いて信号の
スペクトルを拡散するために符号化される。受信機では、データが媒体から復元
されて、その後、同じＰＮＳを用いて信号のスペクトルを逆拡散し、最初のデジ
タルデータストリームを再生するために復号化されている。
を見出している。丁度ＡＭおよびＦＭシステムが情報を運ぶために正弦波信号を
用いているように、スペクトラム拡散システムは、情報を運ぶために雑音のよう
な信号を用いている。送信機においては、デジタルデータストリームが、媒体を
介してデータを送信するために、疑似雑音シーケンス（ＰＮＳ）を用いて信号の
スペクトルを拡散するために符号化される。受信機では、データが媒体から復元
されて、その後、同じＰＮＳを用いて信号のスペクトルを逆拡散し、最初のデジ
タルデータストリームを再生するために復号化されている。
【０００３】
ＰＮＳは、有限のパターンを伴うビットのストリームであるが、これはランダ
ムなビットストリームであるように見える。ＰＮＳを生成する共通の装置は線形
フィードバックシフトレジスタ（ＬＦＳＲ-linear feedback shift register-）
である。ＬＦＳＲの２つの普通のタイプは、フィボナッチ（Fibonacci）ＬＦＳ
Ｒとガロア（Galois）ＬＦＳＲである。両方のタイプとも、ループを介してビッ
トがシフトされるビットレジスタとモジュロ２加算器を含む閉鎖されたループ回
路を含んでいる。加算器はループの一部分である１つの入力と、ループの他の部
分に接続された他の入力とを有し、それらがループを介してシフトされるように
、ビットをランダム化するための複数のループを形成している。
ムなビットストリームであるように見える。ＰＮＳを生成する共通の装置は線形
フィードバックシフトレジスタ（ＬＦＳＲ-linear feedback shift register-）
である。ＬＦＳＲの２つの普通のタイプは、フィボナッチ（Fibonacci）ＬＦＳ
Ｒとガロア（Galois）ＬＦＳＲである。両方のタイプとも、ループを介してビッ
トがシフトされるビットレジスタとモジュロ２加算器を含む閉鎖されたループ回
路を含んでいる。加算器はループの一部分である１つの入力と、ループの他の部
分に接続された他の入力とを有し、それらがループを介してシフトされるように
、ビットをランダム化するための複数のループを形成している。
【０００４】
何れかのＬＦＳＲ用のＰＮＳの値は、大きな数のビットの後に繰り返されると
共に、制限された量のハードウェアを使用することを繰り返すことなく、最長可
能シーケンスを有するＰＮＳを提供することが望まれている。これは、ＬＦＳＲ
の加算器とレジスタとの構成と、この技術分野で公知の方法でのレジスタの初期
値とを選択することにより実現されている。ＬＦＳＲに含まれているｍ個のレジ
スタの所定の数のために、ＰＮＳの最長可能非反復部分は、２ｍ−１ビットまで
の長さに等しくなる。
共に、制限された量のハードウェアを使用することを繰り返すことなく、最長可
能シーケンスを有するＰＮＳを提供することが望まれている。これは、ＬＦＳＲ
の加算器とレジスタとの構成と、この技術分野で公知の方法でのレジスタの初期
値とを選択することにより実現されている。ＬＦＳＲに含まれているｍ個のレジ
スタの所定の数のために、ＰＮＳの最長可能非反復部分は、２ｍ−１ビットまで
の長さに等しくなる。
【０００５】
同じＰＮＳを用いることに加えて、送信機と受信機はそれぞれ拡散および逆拡
散するためのＰＮＳ内の同じ位置からの値を用いなければならない。ＰＳＮ内の
同一の位置での値を両者が用いるため送信機と受信機を同期させるために、オフ
セットマスク値が計算されて、この技術分野で公知の方法によりＰＮＳ内の異な
るシフトされた位置の値を生成するために（送信機または受信機内の）ＰＮＳの
連続する位置の出力値と前記オフセットマスク値とが結合されている。
散するためのＰＮＳ内の同じ位置からの値を用いなければならない。ＰＳＮ内の
同一の位置での値を両者が用いるため送信機と受信機を同期させるために、オフ
セットマスク値が計算されて、この技術分野で公知の方法によりＰＮＳ内の異な
るシフトされた位置の値を生成するために（送信機または受信機内の）ＰＮＳの
連続する位置の出力値と前記オフセットマスク値とが結合されている。
【０００６】
この技術分野の熟練者たちは、以下の引用例に向けられている。シーデンバー
グ（Siedenburg）に付与された合衆国特許第５，８７８，０７６号は、直接シー
ケンススペクトラム拡散通信システムを説明している。トーマス（Thomas）に付
与された合衆国特許第５，７５４，６０３号は、ＰＮＳの同期について説明して
いる。バロン（Barron）に付与された合衆国特許第５，９２６，０７０号は、オ
フセットマスクの生成を説明している。石田（Ishida）によるヨーロッパ特許出
願第０６６０５４１号は、送信機と受信機のＰＮＳ位置を同期させる方法を説明
している。メドロック（Medlock）によるＰＣＴ特許出願の国際公開ＷＯ９９／
４５６７０号は、ＬＦＳＲ用のマスクを説明している。
グ（Siedenburg）に付与された合衆国特許第５，８７８，０７６号は、直接シー
ケンススペクトラム拡散通信システムを説明している。トーマス（Thomas）に付
与された合衆国特許第５，７５４，６０３号は、ＰＮＳの同期について説明して
いる。バロン（Barron）に付与された合衆国特許第５，９２６，０７０号は、オ
フセットマスクの生成を説明している。石田（Ishida）によるヨーロッパ特許出
願第０６６０５４１号は、送信機と受信機のＰＮＳ位置を同期させる方法を説明
している。メドロック（Medlock）によるＰＣＴ特許出願の国際公開ＷＯ９９／
４５６７０号は、ＬＦＳＲ用のマスクを説明している。
【０００７】
図１は、オフセットマスクを有するガロアＬＦＳＲの選択された部分を説明し
ている。ＬＦＳＲ１００は、ループ回路内で直列に接続された多数のバイナリレ
ジスタ１０１−１０８を備えている。バイナリレジスタは、Ｄ型フリップフロッ
プでも、または他の公知のビットレジスタ装置でも良い。一例として、レジスタ
１０２を用いると、各々のレジスタ１０２は前段のレジスタ１０１の出力１１１
に接続された値を持つ入力１１０を有し、各々のレジスタ１０２は後段のレジス
タ１０３の値のある入力１１３に接続された出力１１２を有している。
ている。ＬＦＳＲ１００は、ループ回路内で直列に接続された多数のバイナリレ
ジスタ１０１−１０８を備えている。バイナリレジスタは、Ｄ型フリップフロッ
プでも、または他の公知のビットレジスタ装置でも良い。一例として、レジスタ
１０２を用いると、各々のレジスタ１０２は前段のレジスタ１０１の出力１１１
に接続された値を持つ入力１１０を有し、各々のレジスタ１０２は後段のレジス
タ１０３の値のある入力１１３に接続された出力１１２を有している。
【０００８】
ＬＦＳＲ１００はまた、ループ回路内で接続された１つまたはそれ以上のモジ
ュロ２加算器１１５−１１７を含んでいる。各々の加算器は、レジスタ列の異な
るペアの連続するレジスタ１０１−１０８の間に挿入されている。加算器がその
間に挿入されたレジスタのペアの選択は原始多項式の選択により決まっている。
原始多項式は、素数の概念と同様のものである。原始多項式は、何れかのより簡
単な多項式により分割されることができる多項式である。図１に示されたＬＦＳ
Ｒの特別な例では、原始２値多項式は、Ｄ８＋Ｄ４＋Ｄ３＋Ｄ２＋１である。こ
のＤ８は、ＬＦＳＲに対して８つのレジスタを有することを要求しており、Ｄ２ ，Ｄ３およびＤ４の項は、図示されているように、レジスタのペアにおける最後
から２番目のペアの間、最後から３番目のペアの間および最後から４番目のペア
の間にそれぞれ挿入された加算器を要求している。素数のような原始多項式は、
この技術分野においては良く知られている。
ュロ２加算器１１５−１１７を含んでいる。各々の加算器は、レジスタ列の異な
るペアの連続するレジスタ１０１−１０８の間に挿入されている。加算器がその
間に挿入されたレジスタのペアの選択は原始多項式の選択により決まっている。
原始多項式は、素数の概念と同様のものである。原始多項式は、何れかのより簡
単な多項式により分割されることができる多項式である。図１に示されたＬＦＳ
Ｒの特別な例では、原始２値多項式は、Ｄ８＋Ｄ４＋Ｄ３＋Ｄ２＋１である。こ
のＤ８は、ＬＦＳＲに対して８つのレジスタを有することを要求しており、Ｄ２ ，Ｄ３およびＤ４の項は、図示されているように、レジスタのペアにおける最後
から２番目のペアの間、最後から３番目のペアの間および最後から４番目のペア
の間にそれぞれ挿入された加算器を要求している。素数のような原始多項式は、
この技術分野においては良く知られている。
【０００９】
挿入された加算器１１５−１１７はそれぞれ、２つの入力と１つの出力を有し
ており、ＸＯＲ（排他的論理和）ゲートとして簡単に実施されていても良い。一
例として、加算器１１５は、前段のレジスタ１０４の出力１２１に接続された第
１の入力１２０と、後段のレジスタ１０５の値を持つ入力１２３に接続された出
力１２２を有している。さらに、加算器１１５は、最終段のレジスタ１０８の出
力１２５と、連続するレジスタの最初のレジスタ１０１の入力１２６との間に接
続された第２の入力１２４を有している。クロック信号線１３０は、連続するレ
ジスタのうちの各々のレジスタのクロック入力に接続されており、クロック信号
がこのクロック信号線を介して送信されたときに、各レジスタは、そのときにそ
れレジスタの値を持つ入力で受信されている値を出力し始める。例えばクロック
信号線１３０は、レジスタ１０１のクロック入力１３１に接続されている。
ており、ＸＯＲ（排他的論理和）ゲートとして簡単に実施されていても良い。一
例として、加算器１１５は、前段のレジスタ１０４の出力１２１に接続された第
１の入力１２０と、後段のレジスタ１０５の値を持つ入力１２３に接続された出
力１２２を有している。さらに、加算器１１５は、最終段のレジスタ１０８の出
力１２５と、連続するレジスタの最初のレジスタ１０１の入力１２６との間に接
続された第２の入力１２４を有している。クロック信号線１３０は、連続するレ
ジスタのうちの各々のレジスタのクロック入力に接続されており、クロック信号
がこのクロック信号線を介して送信されたときに、各レジスタは、そのときにそ
れレジスタの値を持つ入力で受信されている値を出力し始める。例えばクロック
信号線１３０は、レジスタ１０１のクロック入力１３１に接続されている。
【００１０】
制御線１３５は、レジスタの値を初期化するためにレジスタ１０１−１０８の
それぞれに接続された、少なくとも１つの初期化線１３６を含んでいる。例えば
初期化線１３６は、レジスタ１０８の初期化入力１３７に接続されるように示さ
れている。この初期化線は、レジスタにメモり値を書き込むようにしても良いの
で、何れかの初期値を所望の何れかのレジスタに書き込むことができる。もう１
つの方法として、制御線は、個々のレジスタのハードウェア内に設定された幾つ
かの所定の初期値を仮定するために、レジスタに簡単に信号を送るようにしても
良い。もしもこのレジスタがＤ型フリップフロップであるならば、初期化線は、
“１（ｏｎｅ）”に初期化されるべき全てのレジスタのセット入力に接続される
と共に、“０（ｚｅｒｏ）”に初期化されるべき全てのレジスタのリセット入力
に接続されており、初期化線がハイになるときに、レジスタの値はそれらの個別
の初期値であると仮定している。個別の原始多項式のためのレジスタの初期値を
選択する方法は公知のものであり、更なる議論はここでは求められていない。
それぞれに接続された、少なくとも１つの初期化線１３６を含んでいる。例えば
初期化線１３６は、レジスタ１０８の初期化入力１３７に接続されるように示さ
れている。この初期化線は、レジスタにメモり値を書き込むようにしても良いの
で、何れかの初期値を所望の何れかのレジスタに書き込むことができる。もう１
つの方法として、制御線は、個々のレジスタのハードウェア内に設定された幾つ
かの所定の初期値を仮定するために、レジスタに簡単に信号を送るようにしても
良い。もしもこのレジスタがＤ型フリップフロップであるならば、初期化線は、
“１（ｏｎｅ）”に初期化されるべき全てのレジスタのセット入力に接続される
と共に、“０（ｚｅｒｏ）”に初期化されるべき全てのレジスタのリセット入力
に接続されており、初期化線がハイになるときに、レジスタの値はそれらの個別
の初期値であると仮定している。個別の原始多項式のためのレジスタの初期値を
選択する方法は公知のものであり、更なる議論はここでは求められていない。
【００１１】
図１に示されたガロアＬＦＳＲは、ＰＮＳに関するビット値を出力１３８から
出力している。しかしながら、受信機にＰＮＳににおける出力値の位置を同一の
ＰＮＳを用いる送信機のための出力値の位置に同期させる（その逆の場合もまた
同様である）ために、オフセットマスク値がＰＮＳの以前に出力されていた箇所
に結合させられるべきである。
出力している。しかしながら、受信機にＰＮＳににおける出力値の位置を同一の
ＰＮＳを用いる送信機のための出力値の位置に同期させる（その逆の場合もまた
同様である）ために、オフセットマスク値がＰＮＳの以前に出力されていた箇所
に結合させられるべきである。
【００１２】
マスク１４０は、図１に示されたようなガロアＬＦＳＲ１００の出力１３８に
接続されている。このマスクは、ＬＦＳＲからのＰＮＳ出力の前段の８ビットを
それぞれ記憶する一連のレジスタ１４１−１４８を含んでいる。レジスタ１４２
−１４８の出力は、それぞれのレジスタに続くレジスタ１４１−１４７の入力に
接続されている。例えば、レジスタ１４６の入力１４９は、レジスタ１４７の出
力１５０に接続されており、レジスタ１４６の出力１５１は、レジスタ１４５の
入力１５２に接続されている。
接続されている。このマスクは、ＬＦＳＲからのＰＮＳ出力の前段の８ビットを
それぞれ記憶する一連のレジスタ１４１−１４８を含んでいる。レジスタ１４２
−１４８の出力は、それぞれのレジスタに続くレジスタ１４１−１４７の入力に
接続されている。例えば、レジスタ１４６の入力１４９は、レジスタ１４７の出
力１５０に接続されており、レジスタ１４６の出力１５１は、レジスタ１４５の
入力１５２に接続されている。
【００１３】
マスクはさらに、一連のモジュロ２加算器１６１−１６７を含んでおり、連続
する加算器１６２−１６７のそれぞれの第１の入力は加算器シリーズの個々の前
段の加算器１６１−１６６のそれぞれの出力に接続されている。例えば、加算器
１６５の入力１５３は、加算器１６４の出力１５４に接続されており、この加算
器１６５の出力１５５は、加算器１６６の入力１５６に接続されている。多くの
マスクスイッチ１７１−１７８は、前記加算器シリーズの第１の加算器１６１の
第１の入力１８０に接続された出力１７９を有する第１のマスクスイッチ１７１
を含んでいる。さらに、それに続くマスクスイッチ１７２−１７８は、前記加算
器シリーズにおける加算器１６１−１６７のそれぞれの第２の入力に接続された
出力を有している。それぞれのレジスタ１４１−１４８の出力は、個々のスイッ
チ１７１−１７８の入力にそれぞれ接続されている。
する加算器１６２−１６７のそれぞれの第１の入力は加算器シリーズの個々の前
段の加算器１６１−１６６のそれぞれの出力に接続されている。例えば、加算器
１６５の入力１５３は、加算器１６４の出力１５４に接続されており、この加算
器１６５の出力１５５は、加算器１６６の入力１５６に接続されている。多くの
マスクスイッチ１７１−１７８は、前記加算器シリーズの第１の加算器１６１の
第１の入力１８０に接続された出力１７９を有する第１のマスクスイッチ１７１
を含んでいる。さらに、それに続くマスクスイッチ１７２−１７８は、前記加算
器シリーズにおける加算器１６１−１６７のそれぞれの第２の入力に接続された
出力を有している。それぞれのレジスタ１４１−１４８の出力は、個々のスイッ
チ１７１−１７８の入力にそれぞれ接続されている。
【００１４】
制御線１３５のマスク値線１９１−１９８は、スイッチ１７１−１７８にそれ
ぞれ接続されており、これは、個々のレジスタの値が個々のスイッチを介して加
算器１６１−１６７の個々の加算器の入力へと供給されているか否かを制御する
開放されたまたは閉鎖された位置に個々のスイッチ１７１−１７８をそれぞれセ
ットするために接続されているものである。例えば、レジスタ１４６の出力１５
１は、スイッチ１７５の入力１８２に接続されており、このスイッチ１７５の出
力１８３は、加算器１６５の入力１８４に接続されている。したがって、スイッ
チ線１９６が“１”に設定されたときに、レジスタ１４６の値はその後、加算器
１６４の出力１５４の出力値に加算されてモジュロ２となると共に、その結果は
出力１５５から加算器１６６の入力１５６へと出力される。そうでなければ、ス
イッチ線１８３が“０”に設定されたときに、加算器１６４の出力１５４からの
値はその後、加算器１６５を単純に通過して加算器１６６の入力１５６に供給さ
れている。最後に、加算器シリーズの最終段のモジュロ２加算器１６７の出力に
接続されている出力端子１９９は、マスクされたＰＮＳの値を出力している。
ぞれ接続されており、これは、個々のレジスタの値が個々のスイッチを介して加
算器１６１−１６７の個々の加算器の入力へと供給されているか否かを制御する
開放されたまたは閉鎖された位置に個々のスイッチ１７１−１７８をそれぞれセ
ットするために接続されているものである。例えば、レジスタ１４６の出力１５
１は、スイッチ１７５の入力１８２に接続されており、このスイッチ１７５の出
力１８３は、加算器１６５の入力１８４に接続されている。したがって、スイッ
チ線１９６が“１”に設定されたときに、レジスタ１４６の値はその後、加算器
１６４の出力１５４の出力値に加算されてモジュロ２となると共に、その結果は
出力１５５から加算器１６６の入力１５６へと出力される。そうでなければ、ス
イッチ線１８３が“０”に設定されたときに、加算器１６４の出力１５４からの
値はその後、加算器１６５を単純に通過して加算器１６６の入力１５６に供給さ
れている。最後に、加算器シリーズの最終段のモジュロ２加算器１６７の出力に
接続されている出力端子１９９は、マスクされたＰＮＳの値を出力している。
【００１５】
マイクロコントローラ２００は、プロセッサ２０１と、クロック２０２と、メ
モリ２０３とを含んでおり、これらはバス２０４により相互接続されている。電
力供給源２０５は、プロセッサ、メモリおよびクロックを動作させるための電力
を提供している。クロックは、動作を同期させるためにプロセッサおよびメモリ
にタイミング信号を提供している。マイクロプロセッサのメモリは、レジスタ１
０１−１０８用の初期値を含むデータモジュール２０６と、初期化の際にこれら
のレジスタに対して制御線１３５を介してその初期値を送信してプロセッサを制
御するためのプログラムモジュール２０７と、を含んでいる。このメモリはまた
、この技術分野における公知のやり方により、マスク値を演算するプログラムモ
ジュール２０８をも含んでいるので、送信機のマスクされたＰＮＳにより提供さ
れる個々の値と受信機における対応する値とを同期させることができる。
モリ２０３とを含んでおり、これらはバス２０４により相互接続されている。電
力供給源２０５は、プロセッサ、メモリおよびクロックを動作させるための電力
を提供している。クロックは、動作を同期させるためにプロセッサおよびメモリ
にタイミング信号を提供している。マイクロプロセッサのメモリは、レジスタ１
０１−１０８用の初期値を含むデータモジュール２０６と、初期化の際にこれら
のレジスタに対して制御線１３５を介してその初期値を送信してプロセッサを制
御するためのプログラムモジュール２０７と、を含んでいる。このメモリはまた
、この技術分野における公知のやり方により、マスク値を演算するプログラムモ
ジュール２０８をも含んでいるので、送信機のマスクされたＰＮＳにより提供さ
れる個々の値と受信機における対応する値とを同期させることができる。
【００１６】
公知のマスクされたガロアＬＦＳＲにおいて、ＬＦＳＲが初期化された後に、
ＬＦＳＲのマスクは、適正なＰＮＳのビットがマスクの全てのレジスタの中に取
り込まれるまで、無効なシーケンスを出力する。これは、送信機と受信機との間
で同期をとっている間にＬＦＳＲを異なる初期値に初期化するようなシステムに
おいては特に問題となる。
ＬＦＳＲのマスクは、適正なＰＮＳのビットがマスクの全てのレジスタの中に取
り込まれるまで、無効なシーケンスを出力する。これは、送信機と受信機との間
で同期をとっている間にＬＦＳＲを異なる初期値に初期化するようなシステムに
おいては特に問題となる。
【００１７】
上述した引用例は、これによりこの明細書の全体にわたって、参考として組み
入れられるものとする。
入れられるものとする。
【００１８】
いくつかの応用を含むこの発明において、マスクされたガロア線形フィードバ
ックシフトレジスタ（ＬＦＳＲ）は、このＬＦＳＲの初期化に直接基づいて、適
正なマスクされた疑似雑音シーケンス（ＰＮＳ）を出力することが可能である。
これは、結合されたネットワークを介してガロアＬＦＳＲのマスクスイッチをＬ
ＦＳＲのレジスタに相互接続することにより実現されている。この発明はまた、
ガロアＬＦＳＲが実行する特定の原始多項式にもまた応じてＬＦＳＲのみにより
決まるレジスタにスイッチをどのようにして相互接続するのかを決定するための
単純な方法を提供している。
ックシフトレジスタ（ＬＦＳＲ）は、このＬＦＳＲの初期化に直接基づいて、適
正なマスクされた疑似雑音シーケンス（ＰＮＳ）を出力することが可能である。
これは、結合されたネットワークを介してガロアＬＦＳＲのマスクスイッチをＬ
ＦＳＲのレジスタに相互接続することにより実現されている。この発明はまた、
ガロアＬＦＳＲが実行する特定の原始多項式にもまた応じてＬＦＳＲのみにより
決まるレジスタにスイッチをどのようにして相互接続するのかを決定するための
単純な方法を提供している。
【００１９】
この技術分野における熟練者たちは、請求の範囲の特徴を表現した以下に添付
する図面を参照しながら、以下に説明される好適な実施形態の詳細な説明を詳し
く調べることにより、この発明およびこの発明の付加的目的および長所を理解す
ることになろう。
する図面を参照しながら、以下に説明される好適な実施形態の詳細な説明を詳し
く調べることにより、この発明およびこの発明の付加的目的および長所を理解す
ることになろう。
【００２０】
図においては、説明を簡略化するために、異なる図面に用いられた同一の構成
要素は同一の符号を有するものとする。
要素は同一の符号を有するものとする。
【００２１】
図２は、この発明に係るマスクされたガロア線形フィードバックシフトレジス
タ（ＬＦＳＲ）２２０を示している。レジスタ１０１−１０８および加算器１１
５−１１７を含むＬＦＳＲの構成要素および動作は、上述した図１のものと同様
である。また、マスクにおいても、一連の加算器１６１−１６７およびこの一連
加算器のそれぞれの加算器の各入力に接続されたスイッチ１７１−１７８は、本
質的には図１に示されたものと同様である。
タ（ＬＦＳＲ）２２０を示している。レジスタ１０１−１０８および加算器１１
５−１１７を含むＬＦＳＲの構成要素および動作は、上述した図１のものと同様
である。また、マスクにおいても、一連の加算器１６１−１６７およびこの一連
加算器のそれぞれの加算器の各入力に接続されたスイッチ１７１−１７８は、本
質的には図１に示されたものと同様である。
【００２２】
図２のマスクされたＬＦＳＲにおいて、各ネットワークは、１つまたはそれ以
上のレジスタ１０１−１０８の出力と、マスクスイッチ１７１−１７８の各々の
入力と、の間に接続されている。このネットワークは、レジスタ１２５，１０１
，１０２，１０３および１０４の出力と、各マスクスイッチ１７１，１７２，１
７３，１７４および１７５の入力と、の間の１対１接続２２１，２２２，２２３
，２２４および２２５を含んでいる。このネットワークは、レジスタ１０１およ
び１０５の出力と、モジュロ２加算器２３１の入力との間の接続２２９および２
２６と、モジュロ２加算器２３１の出力とマスクスイッチ１７６の入力との間の
接続２３５と、を含んでいる。このネットワークは、レジスタ１０１，１０２お
よび１０６の出力と、モジュロ２加算器２３２の入力との間の接続２３０，２３
１および２２７と、モジュロ２加算器２３２の出力とマスクスイッチ１７７の入
力との間の接続２３６と、を含んでいる。このネットワークはまた、レジスタ１
０１，１０２，１０３および１０７の出力と、モジュロ２加算器２３３の入力と
の間の接続２３２，２３３，２３４および２２８と、モジュロ２加算器２３３の
出力と、マスクスイッチ１７８の入力との間の接続２３７と、を含んでいる。
上のレジスタ１０１−１０８の出力と、マスクスイッチ１７１−１７８の各々の
入力と、の間に接続されている。このネットワークは、レジスタ１２５，１０１
，１０２，１０３および１０４の出力と、各マスクスイッチ１７１，１７２，１
７３，１７４および１７５の入力と、の間の１対１接続２２１，２２２，２２３
，２２４および２２５を含んでいる。このネットワークは、レジスタ１０１およ
び１０５の出力と、モジュロ２加算器２３１の入力との間の接続２２９および２
２６と、モジュロ２加算器２３１の出力とマスクスイッチ１７６の入力との間の
接続２３５と、を含んでいる。このネットワークは、レジスタ１０１，１０２お
よび１０６の出力と、モジュロ２加算器２３２の入力との間の接続２３０，２３
１および２２７と、モジュロ２加算器２３２の出力とマスクスイッチ１７７の入
力との間の接続２３６と、を含んでいる。このネットワークはまた、レジスタ１
０１，１０２，１０３および１０７の出力と、モジュロ２加算器２３３の入力と
の間の接続２３２，２３３，２３４および２２８と、モジュロ２加算器２３３の
出力と、マスクスイッチ１７８の入力との間の接続２３７と、を含んでいる。
【００２３】
レジスタおよびスイッチ間のネットワークの構成は、ガロアＬＦＳＲの構成よ
り直接決定することができる。この場合、ガロアＬＦＳＲが第４，第５および第
６のレジスタの出力に接続された加算器を有しているので、これにより接続は、
レジスタの出力から第４，第５および第６のレジスタを越えてそれを行なうこと
ができるスイッチへと延長すべきものである。接続２２９，２３１および２３４
のみは、レジスタの出力から４つのレジスタを介してそれぞれのスイッチへと延
長することができる。接続２３０および２３３のみは、５つのレジスタを介して
それぞれのスイッチへと延長することができる。接続２３２のみは、６つのレジ
スタを介してスイッチへと延長することができる。好ましくは、接続の数は、第
１項を除いて、幾つかのより低い順番の項のみを有する原始多項式を選択するこ
とにより最小化される。すなわち、もしも多項式がＤ７項を有するならば、加算
器はレジスタ１０１および１０２間に１つ挿入されるであろうし、接続はそれを
行なうことができる１つのレジスタを介して延長されることになるであろうので
加算器はスイッチ１７３，１７４および１７５のために求められるであろうし、
さらに６つの接続が、レジスタ１０１，１０２，１０３，１０４，１０５および
１０６からスイッチ１７３，１７４，１７５，１７６，１７７および１７８用の
加算器にまでそれぞれ求められることになるであろう。
り直接決定することができる。この場合、ガロアＬＦＳＲが第４，第５および第
６のレジスタの出力に接続された加算器を有しているので、これにより接続は、
レジスタの出力から第４，第５および第６のレジスタを越えてそれを行なうこと
ができるスイッチへと延長すべきものである。接続２２９，２３１および２３４
のみは、レジスタの出力から４つのレジスタを介してそれぞれのスイッチへと延
長することができる。接続２３０および２３３のみは、５つのレジスタを介して
それぞれのスイッチへと延長することができる。接続２３２のみは、６つのレジ
スタを介してスイッチへと延長することができる。好ましくは、接続の数は、第
１項を除いて、幾つかのより低い順番の項のみを有する原始多項式を選択するこ
とにより最小化される。すなわち、もしも多項式がＤ７項を有するならば、加算
器はレジスタ１０１および１０２間に１つ挿入されるであろうし、接続はそれを
行なうことができる１つのレジスタを介して延長されることになるであろうので
加算器はスイッチ１７３，１７４および１７５のために求められるであろうし、
さらに６つの接続が、レジスタ１０１，１０２，１０３，１０４，１０５および
１０６からスイッチ１７３，１７４，１７５，１７６，１７７および１７８用の
加算器にまでそれぞれ求められることになるであろう。
【００２４】
図３は、図２のマスクされたガロアＬＦＳＲを利用するこの発明の送信機３０
０を示している。マイクロコントローラ２００は、クロック，レジスタ初期化お
よびマスク信号をマスクされたガロアＬＦＳＲ２２０に提供するために、図２に
関連して上述したように、接続されている。情報信号は、入力３０１を介して符
号化器３０２内に受信され、ここで情報を連続するビットストリームへと変換し
ている。例えば、符号化器は、アナログ音声入力をビットストリームへと変換し
ている。入力を介して受信された情報が既に連続するビットストリームであるな
らば、そのときは符号化器を必要としなくとも良い。拡散情報信号を提供するた
めに、この発明に係るマスクされたガロアＬＦＳＲ２２０のＰＮＳ出力に基づい
て、拡散器３０３によりビットストリームが拡散される。送信機装置３０４は、
拡散情報信号を媒体２０５内に送信する。送信機は、例えば、拡散情報信号を空
中に放送するアンテナに接続された変調器；拡散情報信号をコンピュータ媒体に
書き込むための媒体装置の書き込みヘッドに接続されたチャンネル符号化器；ま
たは光ファイバを介して送信するために接続されたレーザ装置またはその他の同
等の情報送信システムであっても良い。
０を示している。マイクロコントローラ２００は、クロック，レジスタ初期化お
よびマスク信号をマスクされたガロアＬＦＳＲ２２０に提供するために、図２に
関連して上述したように、接続されている。情報信号は、入力３０１を介して符
号化器３０２内に受信され、ここで情報を連続するビットストリームへと変換し
ている。例えば、符号化器は、アナログ音声入力をビットストリームへと変換し
ている。入力を介して受信された情報が既に連続するビットストリームであるな
らば、そのときは符号化器を必要としなくとも良い。拡散情報信号を提供するた
めに、この発明に係るマスクされたガロアＬＦＳＲ２２０のＰＮＳ出力に基づい
て、拡散器３０３によりビットストリームが拡散される。送信機装置３０４は、
拡散情報信号を媒体２０５内に送信する。送信機は、例えば、拡散情報信号を空
中に放送するアンテナに接続された変調器；拡散情報信号をコンピュータ媒体に
書き込むための媒体装置の書き込みヘッドに接続されたチャンネル符号化器；ま
たは光ファイバを介して送信するために接続されたレーザ装置またはその他の同
等の情報送信システムであっても良い。
【００２５】
図４は、図３の送信機により生成された拡散情報信号を受信し、送信機に最初
に入力された情報信号を再生するための受信機３２０を示している。受信機装置
３２１は、媒体３０５からの拡散情報信号を受信している。受信機の性質は、上
述したように、媒体に基づいている。逆拡散器３２２は、上述したような符号化
されたビットストリームを提供するために拡散情報を逆拡散している。復号化器
３２３は、送信機３００により最初に受信されていた情報信号を再生するために
符号化されたビットストリームを復号化している。もしも符号化器が必要でなか
ったならば、状況によっては復号化器もまた必要でなくなるかもしれない。ＰＮ
Ｓ発生器２２０は、図３のＰＮＳ発生器２２０と全く同じであり、好ましくは、
図２のマスクされたガロアＬＦＳＲ２２０である。ＰＮＳ発生器２２０において
は、疑似雑音シーケンス（ＰＮＳ）の出力値は、ＰＮＳシーケンス内の異なる位
置に対応する出力値を提供するために、この発明のマスクにより変形されてしま
っているので、情報信号を拡散するため、および、拡散情報信号を逆拡散するた
めに、同じ値を用いることができる。
に入力された情報信号を再生するための受信機３２０を示している。受信機装置
３２１は、媒体３０５からの拡散情報信号を受信している。受信機の性質は、上
述したように、媒体に基づいている。逆拡散器３２２は、上述したような符号化
されたビットストリームを提供するために拡散情報を逆拡散している。復号化器
３２３は、送信機３００により最初に受信されていた情報信号を再生するために
符号化されたビットストリームを復号化している。もしも符号化器が必要でなか
ったならば、状況によっては復号化器もまた必要でなくなるかもしれない。ＰＮ
Ｓ発生器２２０は、図３のＰＮＳ発生器２２０と全く同じであり、好ましくは、
図２のマスクされたガロアＬＦＳＲ２２０である。ＰＮＳ発生器２２０において
は、疑似雑音シーケンス（ＰＮＳ）の出力値は、ＰＮＳシーケンス内の異なる位
置に対応する出力値を提供するために、この発明のマスクにより変形されてしま
っているので、情報信号を拡散するため、および、拡散情報信号を逆拡散するた
めに、同じ値を用いることができる。
【００２６】
この発明は、この技術分野の熟練者たちにこの発明を想像し利用することを可
能にするため、および、この発明を実施するために熟慮された最良の形態を説明
するために、特別に好適な実施形態にしたがって説明されてきた。この技術分野
の熟練者たちは、この発明の精神から逸脱することなく、これらの実施形態を変
形したり、実施形態に付加したり、他の実施形態を提供したりしても良い。
能にするため、および、この発明を実施するために熟慮された最良の形態を説明
するために、特別に好適な実施形態にしたがって説明されてきた。この技術分野
の熟練者たちは、この発明の精神から逸脱することなく、これらの実施形態を変
形したり、実施形態に付加したり、他の実施形態を提供したりしても良い。
【００２７】
出力手段が、レジスタ、Ｄ型フリップフロップ、およびワードメモリ：から選
択されているメモリ内の処理された値を格納する、この発明の実施例によるシス
テム。
択されているメモリ内の処理された値を格納する、この発明の実施例によるシス
テム。
【００２８】
逆処理が単純な動作の直ぐ内側で行なわれる、この発明の実施例によるシステ
ム。
ム。
【００２９】
前段の出力が新たな出力として同時に提供される、この発明の実施例によるシ
ステム。
ステム。
【００３０】
初期化手段（１３５）が、所定の初期値を有するレジスタ；Ｄ型フリップフロ
ップへセットラインまたはリセットラインを選択的に接続すること；初期値を何
れかの演算された値に設定するために各々のレジスタに対してデータ線を提供す
ることの中から：選択されている、この発明の実施例によるシフトレジスタ。
ップへセットラインまたはリセットラインを選択的に接続すること；初期値を何
れかの演算された値に設定するために各々のレジスタに対してデータ線を提供す
ることの中から：選択されている、この発明の実施例によるシフトレジスタ。
【００３１】
モジュロ２加算器（１６０−１６７）がＸＯＲゲートである、この発明の実施
例によるシフトレジスタ。
例によるシフトレジスタ。
【００３２】
レジスタがＤ型フリップフロップである、この発明の実施例によるシフトレジ
スタ。
スタ。
【００３３】
原始多項式の係数が：レジスタの間にモジュロ２加算器を有するレジスタのペ
アと、レジスタおよびマスクスイッチの間の接続ネットワークと、を決定する、
この発明の実施例によるシフトレジスタ。
アと、レジスタおよびマスクスイッチの間の接続ネットワークと、を決定する、
この発明の実施例によるシフトレジスタ。
【００３４】
原始多項式の係数が、レジスタの初期値を決定する、この発明の実施例による
シフトレジスタ。
シフトレジスタ。
【００３５】
媒体が：送信機の媒体装置内のコンピュータ媒体、送信機に接続された広帯域
ネットワーク、無線電波が搬送される開放空間と共に用いられるアンテナ、から
選択される、この発明の実施例による送信機。
ネットワーク、無線電波が搬送される開放空間と共に用いられるアンテナ、から
選択される、この発明の実施例による送信機。
【００３６】
マイクロコントローラが、バス（２０４）により相互接続されたプロセッサ（
２０１）、メモリ（２０３）、およびクロック（２０２）を含む、この発明の実
施例による送信機。
２０１）、メモリ（２０３）、およびクロック（２０２）を含む、この発明の実
施例による送信機。
【００３７】
したがって、この発明の範囲は、上述した特許請求の範囲によって制限される
のみである。
のみである。
【図１】
従前のマスクされたガロア線形フィードバックシフトレジスタ（ＬＦＳＲ）の
具体的な特徴を示す回路図である。
具体的な特徴を示す回路図である。
【図２】
この発明に係るＬＦＳＲを示す回路図である。
【図３】
図２のＬＦＳＲを用いる送信機を示すブロック図である。
【図４】
図２のＬＦＳＲを用いる受信機を示すブロック図である。
１０１−１０８ レジスタ
１０１−１３８ 出力手段
１１５−１１７ モジュロ２加算器
１２１−１３７ 接続ネットワーク
１３０ クロック信号線
１３５ 初期化手段
１６１−１６７ 一連のモジュロ２加算器
１６１−１９８ 処理手段
１７１−１７８ 多数のマスクスイッチ
１７９ 第１のマスクスイッチ
１９１−１９８ マスク値入力線
１９９ 出力端子
２００ マイクロコンピュータ
２０１ プロセッサ
２０２ クロック
２０３ メモリ
２０４ バス
２０５ 電力供給源
２０６ 初期化手段
２０７ 初期化手段（コンピュータプログラム）
２２１−２３７ 逆処理手段（接続ネットワーク）
２４１−２４３ モジュロ２加算器
３０１ 入力
３０３ 拡散器
３２２ 逆拡散器
３２４ 出力
─────────────────────────────────────────────────────
フロントページの続き
Ｆターム(参考） 5J049 AA07 AA18 AA27 AA28 AA31
CA03
5K022 EE02 EE25 EE31
Claims (10)
- 【請求項１】 複数の前段の出力に依存する出力を有する繰り返しシステムであって、 前記前段の出力とは異なる処理された値を得るために前の出力を処理し、この
処理された値を格納し、処理され格納された値に応じて新たな出力を決定し、こ
の新たな出力を提供する出力手段；および 前記前段の出力を得るために前記処理され格納された値を逆処理し、前記前段
の出力を提供する逆処理手段と、 を備えるシステム。 - 【請求項２】 前記システムが、異なる第２の出力を得るために、前記逆処理手段より提供さ
れた前記前段の出力を処理する処理手段をさらに備える請求項１に記載のシステ
ム。 - 【請求項３】 前記システムが、このシステムの少なくとも起動時に、格納された値を初期化
する初期化手段をさらに備える請求項１に記載のシステム。 - 【請求項４】 前記初期化手段は、バスにより相互接続されると共に電力供給源に接続された
プロセッサと、メモリと、クロックと、を有するマイクロプロセッサを含み、前
記メモリは前記格納された値を初期化するためのコンピュータプログラムを含ん
でいる請求項１に記載のシステム。 - 【請求項５】 新たな出力を決定することは、前記処理された値と同様に前段の出力により決
まっている請求項１に記載のシステム。 - 【請求項６】 前記出力手段は、さらに処理された値を得るために前記前段の出力に応じて前
記処理された値をさらに処理し、前記さらに処理された値を格納し； 前記新たな出力は、前記さらに処理された値により決まり； 前記逆処理は、前記前段の値を得るために、前記処理された値および前記さら
に処理された値の両方を逆処理することを含む請求項１に記載のシステム。 - 【請求項７】 マスクされたガロア線形フィードバックシフトレジスタであって、 回路ループ状に設けられ、このループの前段レジスタの出力に後段のレジスタ
の値を持つ入力が接続され、最終段のレジスタの出力が初段のレジスタの入力に
接続されている一連のバイナリレジスタと； 前記一連レジスタにおける隣接するレジスタのペアのそれぞれの間に挿入され
て、各々がそれぞれのレジスタのペアの前段のレジスタの出力に接続された第１
の入力と、それぞれのレジスタのペアの後段の入力に接続された出力とを備え、
各々が前記一連のレジスタの最終段のレジスタの出力に接続された第２の入力を
備える１つまたはそれ以上のモジュロ２加算器と； 前記一連のレジスタの各レジスタのクロック入力に接続されたクロック信号線
であって、クロック信号がこのクロック信号線を介して送信されたとき、各レジ
スタがそのときにそのレジスタの値を持つ入力で受信している値を出力し始める
共に、次のクロック信号までの前記入力値における何れかの連続する変化に関わ
りなくその値を出力し続けるためのクロック信号線と； 前記ガロア線形フィードバックシフトレジスタの少なくとも起動時に、初期値
を提供して各レジスタの値を初期化する初期化手段と； 後段の加算器の第１の入力が前段の加算器の出力に接続された一連のモジュロ
２加算器と； 前記一連の加算器における第１段の加算器の第１の入力に接続された出力を有
する第１段のマスクスイッチと、前記一連の加算器における全加算器のそれぞれ
の第２の入力に接続された出力を有する後段のマスクスイッチと、を含む多数の
マスクスイッチと； 選択されたマスク値に基づいて前記マスクスイッチの値を設定するための各マ
スクスイッチ用の個別のマスク値入力線と； 前記レジスタの入力または出力と、各マスクスイッチとの間に設けられ：レジ
スタの入力または出力と各マスクスイッチの入力との間の接続；および多数のレ
ジスタの入力または出力とモジュロ２加算器の入力との間の接続および前記加算
器の出力と各マスクスイッチとの間の接続；から各ネットワークが選択される接
続ネットワークと；さらに 前記一連の加算器における最終段のモジュロ２加算器の出力に接続された出力
端子と； を備えるガロア線形フィードバックシフトレジスタ。 - 【請求項８】 送信機であって： 情報信号用の入力と； 電力供給源と； 前記電力供給源に接続されたマイクロコントローラと； 回路ループ状に設けられた一連のバイナリレジスタであって、前記ループの前
段レジスタの出力に後段のレジスタの値を持つ入力が接続され、前記一連のレジ
スタの最終段のレジスタの出力が初段のレジスタの入力に接続されている一連の
バイナリレジスタと； 前記一連レジスタにおける隣接するレジスタのペアのそれぞれの間に挿入され
て、各々がそれぞれのレジスタのペアの前段のレジスタの出力に接続された第１
の入力と、それぞれのレジスタのペアの後段の入力に接続された出力とを備え、
各々が前記一連のレジスタの最終段のレジスタの出力に接続された第２の入力を
備える１つまたはそれ以上のモジュロ２加算器と； 前記一連のレジスタの各レジスタのクロック入力に接続されたクロック信号線
であって、クロック信号がこのクロック信号線を介して送信されたとき、各レジ
スタがそのときにそのレジスタの値を持つ入力で受信している値を出力し始める
共に、次のクロック信号までの前記入力値における何れかの連続する変化に関わ
りなくその値を出力し続けるためのクロック信号線と； 前記ガロア線形フィードバックシフトレジスタの少なくとも起動時に、初期値
を提供して各レジスタの値を初期化する初期化手段と； 後段の加算器の第１の入力が前段の加算器の出力に接続された一連のモジュロ
２加算器と； 前記一連の加算器における第１段の加算器の第１の入力に接続された出力を有
する第１段のマスクスイッチと、前記一連の加算器における全加算器のそれぞれ
の第２の入力に接続された出力を有する後段のマスクスイッチと、を含む多数の
マスクスイッチと； 前記マイクロコントローラにより自動的に選択されたマスク値に基づいて前記
マスクスイッチの値を設定するための各マスクスイッチ用の個別のマスク値入力
線と； 前記レジスタの入力または出力と、各マスクスイッチとの間に設けられ：レジ
スタの入力または出力と各マスクスイッチの入力との間の接続；および多数のレ
ジスタの入力または出力とモジュロ２加算器の入力との間の接続および前記加算
器の出力と各マスクスイッチとの間の接続；から各ネットワークが選択される接
続ネットワークと； 前記一連の加算器の最終段のモジュロ２加算器の出力に基づいて情報信号を拡
散させる拡散器と；さらに 媒体内に前記拡散された情報信号を送信する送信装置と； を備える送信機。 - 【請求項９】 受信機であって： 拡散された情報信号を媒体から受信する受信装置と； 電力供給源と； 前記電力供給源に接続されたマイクロコントローラと； 回路ループ状に設けられた一連のバイナリレジスタであって、前記ループの前
段レジスタの出力に後段のレジスタの値を持つ入力が接続され、前記一連のレジ
スタの最終段のレジスタの出力が初段のレジスタの入力に接続されている一連の
バイナリレジスタと； 前記一連レジスタにおける隣接するレジスタのペアのそれぞれの間に挿入され
て、各々がそれぞれのレジスタのペアの前段のレジスタの出力に接続された第１
の入力と、それぞれのレジスタのペアの後段の入力に接続された出力とを備え、
各々が前記一連のレジスタの最終段のレジスタの出力に接続された第２の入力を
備える１つまたはそれ以上のモジュロ２加算器と； 前記一連のレジスタの各レジスタのクロック入力に接続されたクロック信号線
であって、クロック信号がこのクロック信号線を介して送信されたとき、各レジ
スタがそのときにそのレジスタの値を持つ入力で受信している値を出力し始める
共に、次のクロック信号までの前記入力値における何れかの連続する変化に関わ
りなくその値を出力し続けるためのクロック信号線と； 前記ガロア線形フィードバックシフトレジスタの少なくとも起動時に、初期値
を提供して各レジスタの値を初期化する初期化手段と； 後段の加算器の第１の入力が前段の加算器の出力に接続された一連のモジュロ
２加算器と； 前記一連の加算器における第１段の加算器の第１の入力に接続された出力を有
する第１段のマスクスイッチと、前記一連の加算器における全加算器のそれぞれ
の第２の入力に接続された出力を有する後段のマスクスイッチと、を含む多数の
マスクスイッチと； 前記マイクロコントローラにより自動的に選択されたマスク値に基づいて前記
マスクスイッチの値を設定するための各マスクスイッチ用の個別のマスク値入力
線と； 前記レジスタの入力または出力と、各マスクスイッチとの間に設けられ：レジ
スタの入力または出力と各マスクスイッチの入力との間の接続；および多数のレ
ジスタの入力または出力とモジュロ２加算器の入力との間の接続および前記加算
器の出力と各マスクスイッチとの間の接続；から各ネットワークが選択される接
続ネットワークと； 復元された情報信号を生成するために、前記一連の加算器の最終段のモジュロ
２加算器の出力に基づいて前記拡散された情報信号を逆拡散させる逆拡散器と；
さらに 前記復元された情報信号用の出力と； を備える受信機。 - 【請求項１０】 複数の前段出力に応じて出力を有する繰り返しシステムを動作させる方法であ
って： 処理された値を得るために複数の前段出力を処理し、 前記処理された値を格納し、 前記処理された値に応じて新たな出力を決定し、 前記前段出力を得るために、前記処理された値を逆処理する方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/474,303 US6647051B1 (en) | 1999-12-29 | 1999-12-29 | Zero delay mask for galois LFSR |
| US09/474,303 | 1999-12-29 | ||
| PCT/EP2000/013364 WO2001048936A2 (en) | 1999-12-29 | 2000-12-22 | Zero delay mask for galois lfsr |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003527796A true JP2003527796A (ja) | 2003-09-16 |
| JP4635213B2 JP4635213B2 (ja) | 2011-02-23 |
Family
ID=23882947
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001548538A Expired - Fee Related JP4635213B2 (ja) | 1999-12-29 | 2000-12-22 | ガロアｌｆｓｒ用ゼロ遅延マスク |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US6647051B1 (ja) |
| EP (1) | EP1285500B1 (ja) |
| JP (1) | JP4635213B2 (ja) |
| KR (1) | KR100810785B1 (ja) |
| CN (1) | CN1223104C (ja) |
| DE (1) | DE60040243D1 (ja) |
| WO (1) | WO2001048936A2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009535640A (ja) * | 2006-05-03 | 2009-10-01 | ナヴコム テクノロジー インコーポレイテッド | 衛星ナビゲーション受信機用適応符号発生器 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2379140B (en) * | 2001-08-22 | 2004-11-10 | Ubinetics Ltd | Code generation |
| KR100664497B1 (ko) | 2004-12-07 | 2007-01-04 | 국방과학연구소 | 시각정보 적응형 주파수 도약 시퀀스 생성기 |
| KR100991957B1 (ko) * | 2009-01-20 | 2010-11-04 | 주식회사 팬택 | 광대역 무선통신시스템에서의 스크램블링 코드 생성 장치 및 그 방법 |
| CN102543182B (zh) * | 2010-12-14 | 2014-12-31 | 炬力集成电路设计有限公司 | 随机化电路、存储器控制单元、存储器、通信系统及方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999035564A1 (en) * | 1998-01-09 | 1999-07-15 | Dspc Israel, Ltd. | An efficient way to produce a delayed version of a maximum length sequence |
| US5926070A (en) * | 1998-03-04 | 1999-07-20 | Texas Instruments Incorporated | Efficient offset mask generator for pseudo-noise sequence generator |
| WO1999045670A2 (en) * | 1998-03-05 | 1999-09-10 | Koninklijke Philips Electronics N.V. | Mask generating polynomials for pseudo-random noise generators |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB9010723D0 (en) | 1990-05-12 | 1990-07-04 | Storno As | Reliability test of results from threshold decoder in linear feedback sequence detector |
| US5163070A (en) | 1990-12-07 | 1992-11-10 | Datatape Incorporated | Digital data synchronizer |
| US5373291A (en) | 1992-01-15 | 1994-12-13 | Texas Instruments Incorporated | Decoder circuits |
| US5226082A (en) | 1992-07-02 | 1993-07-06 | At&T Bell Laboratories | Variable length decoder |
| US5574673A (en) | 1993-11-29 | 1996-11-12 | Board Of Regents, The University Of Texas System | Parallel architecture for generating pseudo-random sequences |
| US5631913A (en) * | 1994-02-09 | 1997-05-20 | Matsushita Electric Industrial Co., Ltd. | Test circuit and test method of integrated semiconductor device |
| US5528607A (en) * | 1995-02-02 | 1996-06-18 | Quantum Corporation | Method and apparatus for protecting data from mis-synchronization errors |
| CN1097894C (zh) | 1995-05-12 | 2003-01-01 | 皇家菲利浦电子有限公司 | 直接序列扩频通信系统,解扩方法及无线主站和无线从站 |
| US5754603A (en) | 1995-08-03 | 1998-05-19 | Northern Telecom Limited | Pseudo random number sequence synchronization in communications systems |
| RU2172074C2 (ru) | 1995-08-03 | 2001-08-10 | Нортерн Телеком Лимитед | Способ синхронизации псевдослучайной числовой последовательности с неопределенностью знака в системе связи |
| KR100214593B1 (ko) | 1996-03-15 | 1999-08-02 | 구자홍 | 캐스케이드 구조를 이용한 런랭스 코드의 코드워드 검출 방법 및 장치 |
| JP3022439B2 (ja) * | 1997-09-24 | 2000-03-21 | 日本電気株式会社 | 擬似乱数発生方法および装置 |
| US5987056A (en) * | 1997-11-13 | 1999-11-16 | Lsi Logic Corporation | PN sequence hopping method and system |
| JPH11340799A (ja) * | 1998-05-28 | 1999-12-10 | Oki Electric Ind Co Ltd | Ｍ系列発生回路、ｍ系列の発生方法及びｐｎ系列発生回路 |
| JP3238128B2 (ja) * | 1998-06-02 | 2001-12-10 | 松下電器産業株式会社 | リードソロモン符号化装置および方法 |
| US6061417A (en) * | 1998-12-03 | 2000-05-09 | Xilinx, Inc. | Programmable shift register |
| US6636553B1 (en) * | 1998-12-29 | 2003-10-21 | Texas Instruments Incorporated | Pseudorandom noise generator for WCDMA |
| US6353842B1 (en) * | 1999-11-23 | 2002-03-05 | Janusz Rajski | Method for synthesizing linear finite state machines |
-
1999
- 1999-12-29 US US09/474,303 patent/US6647051B1/en not_active Expired - Lifetime
-
2000
- 2000-12-22 CN CNB008068313A patent/CN1223104C/zh not_active Expired - Fee Related
- 2000-12-22 WO PCT/EP2000/013364 patent/WO2001048936A2/en active IP Right Grant
- 2000-12-22 DE DE60040243T patent/DE60040243D1/de not_active Expired - Lifetime
- 2000-12-22 KR KR1020017010999A patent/KR100810785B1/ko not_active IP Right Cessation
- 2000-12-22 EP EP00992098A patent/EP1285500B1/en not_active Expired - Lifetime
- 2000-12-22 JP JP2001548538A patent/JP4635213B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999035564A1 (en) * | 1998-01-09 | 1999-07-15 | Dspc Israel, Ltd. | An efficient way to produce a delayed version of a maximum length sequence |
| US5926070A (en) * | 1998-03-04 | 1999-07-20 | Texas Instruments Incorporated | Efficient offset mask generator for pseudo-noise sequence generator |
| WO1999045670A2 (en) * | 1998-03-05 | 1999-09-10 | Koninklijke Philips Electronics N.V. | Mask generating polynomials for pseudo-random noise generators |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009535640A (ja) * | 2006-05-03 | 2009-10-01 | ナヴコム テクノロジー インコーポレイテッド | 衛星ナビゲーション受信機用適応符号発生器 |
| JP2012237757A (ja) * | 2006-05-03 | 2012-12-06 | Navcom Technology Inc | 衛星ナビゲーション受信機用適応符号発生器 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6647051B1 (en) | 2003-11-11 |
| CN1223104C (zh) | 2005-10-12 |
| EP1285500B1 (en) | 2008-09-10 |
| CN1451206A (zh) | 2003-10-22 |
| JP4635213B2 (ja) | 2011-02-23 |
| WO2001048936A2 (en) | 2001-07-05 |
| EP1285500A2 (en) | 2003-02-26 |
| DE60040243D1 (de) | 2008-10-23 |
| WO2001048936A3 (en) | 2002-11-14 |
| KR100810785B1 (ko) | 2008-03-06 |
| KR20010102427A (ko) | 2001-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6667708B2 (en) | Method and system for a programmable code generator | |
| CA2305264C (en) | Method and apparatus for generating a stream cipher | |
| US6125378A (en) | Method and apparatus for generating families of code signals using multiscale shuffling | |
| JP2000513548A (ja) | 符号分割多元接続通信システムの擬似雑音シーケンス発生装置及び方法 | |
| JP2003527796A (ja) | ガロアｌｆｓｒ用ゼロ遅延マスク | |
| US6647054B1 (en) | Multiple mask arrangement for jumping in pseudo-noise sequences | |
| EP1701497A1 (en) | Method and system for data scrambling and descrambling | |
| US20070168406A1 (en) | Complementary linear feedback shift registers for generating advance timing masks | |
| AU2002213658B2 (en) | A method of updating a shift register | |
| US7120186B2 (en) | Methods and apparatus for use in generating data sequences for spread spectrum communications | |
| JP2003163580A (ja) | 符号発生器 | |
| JP3790514B2 (ja) | 疑似ランダムシーケンス生成システム | |
| JPH11136101A (ja) | 符号系列生成器 | |
| JP2001332997A (ja) | 受信機および逆拡散符号生成方法 | |
| JP2000278099A (ja) | Ｍ系列発生回路及びｐｎ符号発生回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071220 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20080515 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100601 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100831 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101005 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20101029 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101029 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131203 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4635213 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |