JPH11340799A - Ｍ系列発生回路、ｍ系列の発生方法及びｐｎ系列発生回路 - Google Patents
Ｍ系列発生回路、ｍ系列の発生方法及びｐｎ系列発生回路Info
- Publication number
- JPH11340799A JPH11340799A JP10147633A JP14763398A JPH11340799A JP H11340799 A JPH11340799 A JP H11340799A JP 10147633 A JP10147633 A JP 10147633A JP 14763398 A JP14763398 A JP 14763398A JP H11340799 A JPH11340799 A JP H11340799A
- Authority
- JP
- Japan
- Prior art keywords
- sequence
- phase
- mask
- generating
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 38
- 230000000873 masking effect Effects 0.000 claims description 18
- 230000010363 phase shift Effects 0.000 claims description 16
- 238000004364 calculation method Methods 0.000 claims description 12
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 4
- 239000010931 gold Substances 0.000 claims description 4
- 229910052737 gold Inorganic materials 0.000 claims description 4
- 230000003111 delayed effect Effects 0.000 abstract description 6
- 238000010586 diagram Methods 0.000 description 14
- 101150103187 Reg4 gene Proteins 0.000 description 6
- 102100023882 Endoribonuclease ZC3H12A Human genes 0.000 description 5
- 101710112715 Endoribonuclease ZC3H12A Proteins 0.000 description 5
- 101100120298 Rattus norvegicus Flot1 gene Proteins 0.000 description 5
- 101100412401 Rattus norvegicus Reg3a gene Proteins 0.000 description 5
- 101100412403 Rattus norvegicus Reg3b gene Proteins 0.000 description 5
- 238000010295 mobile communication Methods 0.000 description 5
- 238000004891 communication Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/58—Random or pseudo-random number generators
- G06F7/582—Pseudo-random number generators
- G06F7/584—Pseudo-random number generators using finite field arithmetic, e.g. using a linear feedback shift register
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/60—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers
- G06F7/72—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers using residue arithmetic
- G06F7/724—Finite field arithmetic
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/69—Spread spectrum techniques
- H04B1/707—Spread spectrum techniques using direct sequence modulation
- H04B1/7073—Synchronisation aspects
- H04B1/7075—Synchronisation aspects with code phase acquisition
- H04B1/70756—Jumping within the code, i.e. masking or slewing
Abstract
(57)【要約】
【課題】 メモリ量の増大を招くことなく任意の位相を
ずらした時のレジスタ状態を短時間で算出することがで
き、また、内部ＥＸ−ＯＲ型のＭ系列発生回路におい
て、任意の位相をずらした時のレジスタ状態を知ること
ができるＭ系列発生回路、Ｍ系列の発生方法及びＰＮ系
列発生回路を提供する。 【解決手段】 Ｍ系列発生回路１００は、任意の位相ず
らした時の各レジスタ状態を求めるためのマスク値を予
めマスクテーブルに格納するマスクテーブル１０１、入
力された位相情報を基に、位相をずらす量のパターンが
格納されたマスクテーブルから、位相に応じたマスクパ
ターンを算出するマスク選択部１０２、Ｎ個のシフトレ
ジスタに帰還タップを設けることにより周期２N−１の
Ｍ系列を発生するＭ系列発生部１０３、Ｍ系列発生部１
０３からのＭ系列に、マスク選択部１０２からのマスク
パターンをかけて任意の位相をシフトしたＭ系列を出力
するマスク部１０４を備える。
ずらした時のレジスタ状態を短時間で算出することがで
き、また、内部ＥＸ−ＯＲ型のＭ系列発生回路におい
て、任意の位相をずらした時のレジスタ状態を知ること
ができるＭ系列発生回路、Ｍ系列の発生方法及びＰＮ系
列発生回路を提供する。 【解決手段】 Ｍ系列発生回路１００は、任意の位相ず
らした時の各レジスタ状態を求めるためのマスク値を予
めマスクテーブルに格納するマスクテーブル１０１、入
力された位相情報を基に、位相をずらす量のパターンが
格納されたマスクテーブルから、位相に応じたマスクパ
ターンを算出するマスク選択部１０２、Ｎ個のシフトレ
ジスタに帰還タップを設けることにより周期２N−１の
Ｍ系列を発生するＭ系列発生部１０３、Ｍ系列発生部１
０３からのＭ系列に、マスク選択部１０２からのマスク
パターンをかけて任意の位相をシフトしたＭ系列を出力
するマスク部１０４を備える。
Description
【０００１】
【発明の属する技術分野】本発明は、Ｍ系列発生回路、
Ｍ系列の発生方法及びＰＮ系列発生回路に係り、詳細に
は、符号分割多元接続（ＣＤＭＡ：Code Division Mult
iple Access）通信方式を用いた移動体通信方式におけ
るＭ系列発生回路、Ｍ系列の発生方法及びＰＮ系列発生
回路に関する。
Ｍ系列の発生方法及びＰＮ系列発生回路に係り、詳細に
は、符号分割多元接続（ＣＤＭＡ：Code Division Mult
iple Access）通信方式を用いた移動体通信方式におけ
るＭ系列発生回路、Ｍ系列の発生方法及びＰＮ系列発生
回路に関する。
【０００２】
【従来の技術】近年、移動通信における周波数利用効率
を向上させるための技術の一つとして、ＣＤＭＡ（Code
Division Multiple Access：符号分割多元接続）方式
に関する研究及び開発が盛んに行われている。
を向上させるための技術の一つとして、ＣＤＭＡ（Code
Division Multiple Access：符号分割多元接続）方式
に関する研究及び開発が盛んに行われている。
【０００３】このＣＤＭＡでは、拡散／逆拡散のプロセ
スにおいて多重化されている希望波以外の他の送信局な
どからの干渉信号を熱雑音と同様に扱うことにより、プ
ロセス利得（processing gain）に比例した数の送信局
が同じ周波数帯を同時に使用することが可能となってい
る。ＣＤＭΑでは、例えば直接拡散（ＤＳ：Direct Seq
uence）は、同一周波数を利用するユーザーなどの送信
局は疑似直交したコードで分離されている。
スにおいて多重化されている希望波以外の他の送信局な
どからの干渉信号を熱雑音と同様に扱うことにより、プ
ロセス利得（processing gain）に比例した数の送信局
が同じ周波数帯を同時に使用することが可能となってい
る。ＣＤＭΑでは、例えば直接拡散（ＤＳ：Direct Seq
uence）は、同一周波数を利用するユーザーなどの送信
局は疑似直交したコードで分離されている。
【０００４】直接拡散（ＤＳ）では拡散変調で使用する
ＰＮ系列が非常に重要な役割を占める。ＰＮ系列には多
様な作り方があるが、とりわけＭ系列（Maximum Length
Code：最長符号系列）は、作り方が最も単純なこと、
取り出される系列の乱れ具合が真の乱数に近い性質を持
つこと、さらにその性質がよく解析されていることなど
からよく利用されている。実際のＣＤＭＡで用いるＰＮ
系列には、周期が等しい２種類のＭ系列発生器を用意
し、それらの出力を加算することで得られるＧｏｌｄ符
号系列が用いられる。
ＰＮ系列が非常に重要な役割を占める。ＰＮ系列には多
様な作り方があるが、とりわけＭ系列（Maximum Length
Code：最長符号系列）は、作り方が最も単純なこと、
取り出される系列の乱れ具合が真の乱数に近い性質を持
つこと、さらにその性質がよく解析されていることなど
からよく利用されている。実際のＣＤＭＡで用いるＰＮ
系列には、周期が等しい２種類のＭ系列発生器を用意
し、それらの出力を加算することで得られるＧｏｌｄ符
号系列が用いられる。
【０００５】Ｍ系列は、ｎ段のシフトレジスタとＥＸ
（exclusive）−ＯＲから簡単に作り出すことができ
る。
（exclusive）−ＯＲから簡単に作り出すことができ
る。
【０００６】図６及び図７は従来のＭ系列発生回路の構
成を示す図であり、図６は外部ＥＸ−ＯＲ型、図７は内
部ＥＸ−ＯＲ型である。
成を示す図であり、図６は外部ＥＸ−ＯＲ型、図７は内
部ＥＸ−ＯＲ型である。
【０００７】例えば、図６において、外部ＥＸ−ＯＲ型
のＭ系列発生回路１０は、Ｎ個のシフトレジスタａN-
1，ａN-2，…，ａ1，ａ0からなるシフトレジスタ１１
と、シフトレジスタａN-1，ａN-2，…，ａ1，ａ0の特定
部分から取り出されるタップ位置のデータｈ1，…，ｈN
-1と回路出力とを排他的論理和するＥＸ−ＯＲ１２とか
ら構成される。
のＭ系列発生回路１０は、Ｎ個のシフトレジスタａN-
1，ａN-2，…，ａ1，ａ0からなるシフトレジスタ１１
と、シフトレジスタａN-1，ａN-2，…，ａ1，ａ0の特定
部分から取り出されるタップ位置のデータｈ1，…，ｈN
-1と回路出力とを排他的論理和するＥＸ−ＯＲ１２とか
ら構成される。
【０００８】シフトレジスタ１１は、各シフトレジスタ
ａN-1，ａN-2，…，ａ1，ａ0が１ビットの記憶素子であ
り、１列に並び、クロックパルスに合わせてデータを順
に左から右に受け渡していき、シフトレジスタａ0の右
端からデータが出力される。シフトレジスタ１１の途中
の特定位置には帰還タップが設けられており、タップ位
置のデータｈ1，…，ｈN-1が取り出され、それぞれＥＸ
−ＯＲ１２で加算され、ＥＸ−ＯＲ１２を通して先頭の
シフトレジスタａN-1に帰還されている。Ｍ系列は、こ
のシフトレジスタで取り出し得る最大周期の系列をい
う。
ａN-1，ａN-2，…，ａ1，ａ0が１ビットの記憶素子であ
り、１列に並び、クロックパルスに合わせてデータを順
に左から右に受け渡していき、シフトレジスタａ0の右
端からデータが出力される。シフトレジスタ１１の途中
の特定位置には帰還タップが設けられており、タップ位
置のデータｈ1，…，ｈN-1が取り出され、それぞれＥＸ
−ＯＲ１２で加算され、ＥＸ−ＯＲ１２を通して先頭の
シフトレジスタａN-1に帰還されている。Ｍ系列は、こ
のシフトレジスタで取り出し得る最大周期の系列をい
う。
【０００９】このように、Ｎ個のシフトレジスタ（ａN-
1，ａN-2，…，ａ1，ａ0）１１に帰還タップを設けるこ
とにより周期２N−１のＭ系列が生成できる。
1，ａN-2，…，ａ1，ａ0）１１に帰還タップを設けるこ
とにより周期２N−１のＭ系列が生成できる。
【００１０】また、図７において、内部ＥＸ−ＯＲ型の
Ｍ系列発生回路２０は、Ｎ個のシフトレジスタ（ａN-
1，ａN-2，…，ａ1，ａ0）２１内部に、ＥＸ−ＯＲ２２
が設けられた構成である。内部ＥＸ−ＯＲ型のＭ系列発
生回路２０は、帰還された回路出力をシフトレジスタ２
１の途中の特定位置に設けられた帰還タップを通してＥ
Ｘ−ＯＲ２２に入力し、ＥＸ−ＯＲ２２でこれらデータ
の排他的論理和をとって次段のシフトレジスタに出力す
る。シフトレジスタａ0の右端からＭ系列が出力され
る。
Ｍ系列発生回路２０は、Ｎ個のシフトレジスタ（ａN-
1，ａN-2，…，ａ1，ａ0）２１内部に、ＥＸ−ＯＲ２２
が設けられた構成である。内部ＥＸ−ＯＲ型のＭ系列発
生回路２０は、帰還された回路出力をシフトレジスタ２
１の途中の特定位置に設けられた帰還タップを通してＥ
Ｘ−ＯＲ２２に入力し、ＥＸ−ＯＲ２２でこれらデータ
の排他的論理和をとって次段のシフトレジスタに出力す
る。シフトレジスタａ0の右端からＭ系列が出力され
る。
【００１１】この内部ＥＸ−ＯＲ型では、Ｎ個のシフト
レジスタ（ａN-1，ａN-2，…，ａ1，ａ0）２１内部にＥ
Ｘ−ＯＲ２２を設け、シフトレジスタ２１の帰還タップ
を通してデータをＥＸ−ＯＲ２２に帰還させることによ
り周期２N−１のＭ系列が生成できる。
レジスタ（ａN-1，ａN-2，…，ａ1，ａ0）２１内部にＥ
Ｘ−ＯＲ２２を設け、シフトレジスタ２１の帰還タップ
を通してデータをＥＸ−ＯＲ２２に帰還させることによ
り周期２N−１のＭ系列が生成できる。
【００１２】上記Ｍ系列発生回路１０，２０において、
任意の位相をずらしたＭ系列発生回路のレジスタ状態を
知るためには、シフトレジスタに供給するクロックを速
めて任意の位相でのレジスタ状態を求めていた。
任意の位相をずらしたＭ系列発生回路のレジスタ状態を
知るためには、シフトレジスタに供給するクロックを速
めて任意の位相でのレジスタ状態を求めていた。
【００１３】また、Ｍ系列ではあるパターンのマスクを
かけると位相をシフトしたＭ系列が得られることが知ら
れている。
かけると位相をシフトしたＭ系列が得られることが知ら
れている。
【００１４】図８及び図９は従来の遅れたＭ系列を発生
する回路の構成を示す図であり、図８は外部ＥＸ−ＯＲ
型、図９は内部ＥＸ−ＯＲ型である。
する回路の構成を示す図であり、図８は外部ＥＸ−ＯＲ
型、図９は内部ＥＸ−ＯＲ型である。
【００１５】図８及び図９において、３１はシフトレジ
スタ、３２はＥＸ−ＯＲ、３３は１又は０の値をとるマ
スク係数ｂ０，ｂ１，ｂ２，ｂ３である。
スタ、３２はＥＸ−ＯＲ、３３は１又は０の値をとるマ
スク係数ｂ０，ｂ１，ｂ２，ｂ３である。
【００１６】任意の位相をずらしたＭ系列は、各シフト
レジスタの線形結合により得ることができる。
レジスタの線形結合により得ることができる。
【００１７】
【発明が解決しようとする課題】しかしながら、このよ
うな従来のＭ系列発生回路にあっては、以下のような問
題点があった。
うな従来のＭ系列発生回路にあっては、以下のような問
題点があった。
【００１８】(1)任意の位相をずらしたＭ系列発生回路
のレジスタ状態を知るためには、クロックを速めてＭ系
列発生回路を動作させ、任意の位相をずらした時のレジ
スタ状態を求めていたため、周期の長いＭ系列の算出に
は時間がかかるという問題点があった。
のレジスタ状態を知るためには、クロックを速めてＭ系
列発生回路を動作させ、任意の位相をずらした時のレジ
スタ状態を求めていたため、周期の長いＭ系列の算出に
は時間がかかるという問題点があった。
【００１９】(2)また、図８及び図９に示すマスクをか
ける方法では、すべてのシフト系列を用意しようとする
と膨大なメモリ量を必要とする。
ける方法では、すべてのシフト系列を用意しようとする
と膨大なメモリ量を必要とする。
【００２０】(3)任意の位相をずらしたＭ系列発生回路
のレジスタ状態を得たい場合、図８に示す外部ＥＸ−Ｏ
Ｒ型はマスクした出力結果をレジスタの数だけ蓄積する
ことによって容易に求めることができる。しかし、図９
に示す内部ＥＸ−ＯＲ型は内部状態が変化するため、出
力を蓄積してもレジスタ状態は得られない。すなわち、
内部ＥＸ−ＯＲ型では、任意の位相ずらした時のＭ系列
発生回路のレジスタ状態を知ることができない。
のレジスタ状態を得たい場合、図８に示す外部ＥＸ−Ｏ
Ｒ型はマスクした出力結果をレジスタの数だけ蓄積する
ことによって容易に求めることができる。しかし、図９
に示す内部ＥＸ−ＯＲ型は内部状態が変化するため、出
力を蓄積してもレジスタ状態は得られない。すなわち、
内部ＥＸ−ＯＲ型では、任意の位相ずらした時のＭ系列
発生回路のレジスタ状態を知ることができない。
【００２１】本発明は、メモリ量の増大を招くことなく
任意の位相をずらした時のレジスタ状態を短時間で算出
することができるＭ系列発生回路、Ｍ系列の発生方法及
びＰＮ系列発生回路を提供することを目的とする。
任意の位相をずらした時のレジスタ状態を短時間で算出
することができるＭ系列発生回路、Ｍ系列の発生方法及
びＰＮ系列発生回路を提供することを目的とする。
【００２２】また、本発明は、内部ＥＸ−ＯＲ型のＭ系
列発生回路において、任意の位相をずらした時のレジス
タ状態を知ることができるＭ系列発生回路、Ｍ系列の発
生方法及びＰＮ系列発生回路を提供することを目的とす
る。
列発生回路において、任意の位相をずらした時のレジス
タ状態を知ることができるＭ系列発生回路、Ｍ系列の発
生方法及びＰＮ系列発生回路を提供することを目的とす
る。
【００２３】
【課題を解決するための手段】本発明に係るＭ系列発生
回路は、Ｎ個のシフトレジスタに帰還タップを設けるこ
とにより周期２N−１のＭ系列を発生するＭ系列発生手
段と、任意の位相ずらした時のＭ系列発生手段の各レジ
スタ状態を求めるためのマスク値を予めマスクテーブル
に格納する格納手段と、入力された位相情報を基に、位
相をずらす量のパターンが格納されたマスクテーブルか
ら、位相に応じたマスクパターンを算出する位相算出手
段と、Ｍ系列発生手段からのＭ系列に、位相算出手段か
らのマスクパターンをかけて任意の位相をシフトしたＭ
系列を出力するマスク手段とを備えている。
回路は、Ｎ個のシフトレジスタに帰還タップを設けるこ
とにより周期２N−１のＭ系列を発生するＭ系列発生手
段と、任意の位相ずらした時のＭ系列発生手段の各レジ
スタ状態を求めるためのマスク値を予めマスクテーブル
に格納する格納手段と、入力された位相情報を基に、位
相をずらす量のパターンが格納されたマスクテーブルか
ら、位相に応じたマスクパターンを算出する位相算出手
段と、Ｍ系列発生手段からのＭ系列に、位相算出手段か
らのマスクパターンをかけて任意の位相をシフトしたＭ
系列を出力するマスク手段とを備えている。
【００２４】本発明に係るＭ系列発生回路は、複数のシ
フトレジスタと排他的論理和演算部とを備え、Ｍ系列を
発生する内部ＥＸ−ＯＲ型Ｍ系列発生手段と、任意の位
相ずらした時のＭ系列発生手段の各レジスタ状態を求め
るためのマスク値を格納する格納手段と、各レジスタ毎
に任意の位相をずらすマスク値を算出し、該マスク値を
格納手段に格納したマスク値と比較することにより任意
の位相ずらした時のＭ系列発生手段のレジスタ状態を算
出する手段とを備えている。
フトレジスタと排他的論理和演算部とを備え、Ｍ系列を
発生する内部ＥＸ−ＯＲ型Ｍ系列発生手段と、任意の位
相ずらした時のＭ系列発生手段の各レジスタ状態を求め
るためのマスク値を格納する格納手段と、各レジスタ毎
に任意の位相をずらすマスク値を算出し、該マスク値を
格納手段に格納したマスク値と比較することにより任意
の位相ずらした時のＭ系列発生手段のレジスタ状態を算
出する手段とを備えている。
【００２５】上記マスク手段は、Ｍ系列発生手段の各レ
ジスタを、位相算出手段からのマスクパターンによりマ
スクすることによって、位相のずれたレジスタ状態を、
任意の位相ずれたＭ系列発生手段の各レジスタに設定
し、任意の位相ずれたＭ系列を出力するものであっても
よい。
ジスタを、位相算出手段からのマスクパターンによりマ
スクすることによって、位相のずれたレジスタ状態を、
任意の位相ずれたＭ系列発生手段の各レジスタに設定
し、任意の位相ずれたＭ系列を出力するものであっても
よい。
【００２６】上記格納手段に格納するマスク値は、２の
べき乗のパターンであってもよい。
べき乗のパターンであってもよい。
【００２７】本発明に係るＭ系列の発生方法は、位相を
ずらすマスク値を予め用意しておき、Ｍ系列の開始時点
からの経過時間を求め、該時間経過をＭ系列１周期の時
間で割って余りを求め、その余りの位相分だけマスクし
て現在のＭ系列発生手段のレジスタ状態を求めることを
特徴とする。
ずらすマスク値を予め用意しておき、Ｍ系列の開始時点
からの経過時間を求め、該時間経過をＭ系列１周期の時
間で割って余りを求め、その余りの位相分だけマスクし
て現在のＭ系列発生手段のレジスタ状態を求めることを
特徴とする。
【００２８】本発明に係るＭ系列の発生方法は、予め任
意の位相をずらす各レジスタのマスク値を求めておき、
各レジスタ毎にマスクすることによって任意の位相のレ
ジスタ状態を求め、任意の位相ずらした時の内部ＥＸ−
ＯＲ型Ｍ系列発生手段のレジスタ状態を求めることを特
徴とする。
意の位相をずらす各レジスタのマスク値を求めておき、
各レジスタ毎にマスクすることによって任意の位相のレ
ジスタ状態を求め、任意の位相ずらした時の内部ＥＸ−
ＯＲ型Ｍ系列発生手段のレジスタ状態を求めることを特
徴とする。
【００２９】上記位相は、Ｍ系列の開始時点から何個シ
フトしたかを示すシフト個数であってもよい。
フトしたかを示すシフト個数であってもよい。
【００３０】本発明に係るＰＮ系列発生回路は、Ｍ系列
を用いてＰＮ系列を発生するＰＮ系列発生回路におい
て、Ｍ系列は、請求項１、２、３又は４の何れかに記載
のＭ系列発生回路により発生させることを特徴とする。
を用いてＰＮ系列を発生するＰＮ系列発生回路におい
て、Ｍ系列は、請求項１、２、３又は４の何れかに記載
のＭ系列発生回路により発生させることを特徴とする。
【００３１】上記ＰＮ系列は、周期が等しい２種類のＭ
系列発生回路を用いて、それらの出力を加算することで
得られるＧｏｌｄ符号系列であってもよい。
系列発生回路を用いて、それらの出力を加算することで
得られるＧｏｌｄ符号系列であってもよい。
【００３２】
【発明の実施の形態】本発明に係るＭ系列発生回路、Ｍ
系列の発生方法及びＰＮ系列発生回路は、ＣＤＭＡ通信
方式を用いた移動体通信システムに用いられるＰＮ系列
発生回路に適用することができる。
系列の発生方法及びＰＮ系列発生回路は、ＣＤＭＡ通信
方式を用いた移動体通信システムに用いられるＰＮ系列
発生回路に適用することができる。
【００３３】第１の実施形態 図１は本発明の第１の実施形態に係るＭ系列の発生方法
及びＭ系列発生回路の構成を示すブロック図である。
及びＭ系列発生回路の構成を示すブロック図である。
【００３４】図１において、Ｍ系列発生回路１００は、
マスクテーブル１０１（格納手段）、マスク選択部１０
２（位相算出手段）、Ｍ系列発生部１０３（Ｍ系列発生
手段）、及びマスク部１０４（マスク手段）から構成さ
れている。
マスクテーブル１０１（格納手段）、マスク選択部１０
２（位相算出手段）、Ｍ系列発生部１０３（Ｍ系列発生
手段）、及びマスク部１０４（マスク手段）から構成さ
れている。
【００３５】マスクテーブル１０１は、任意の位相ずら
した時の各レジスタの状態を求めるための、各マスク値
をテーブルデータとして格納する。すなわち、位相をず
らす量のパターンを、予め各マスク値としてマスクテー
ブル１０１に格納しておくものである。
した時の各レジスタの状態を求めるための、各マスク値
をテーブルデータとして格納する。すなわち、位相をず
らす量のパターンを、予め各マスク値としてマスクテー
ブル１０１に格納しておくものである。
【００３６】図２はマスクテーブル１０１に格納するマ
スクテーブルを示す図である。図２に示すように、テー
ブル番地＃０，…，＃Ｎ−１毎に２のべき乗（２のＮ
乗）の位相をずらすマスク値２N-1，…，２0を格納す
る。この２のべき乗の位相をずらすマスク値２N-1，
…，２0が、位相をずらす量の元のマスクパターンとな
る。
スクテーブルを示す図である。図２に示すように、テー
ブル番地＃０，…，＃Ｎ−１毎に２のべき乗（２のＮ
乗）の位相をずらすマスク値２N-1，…，２0を格納す
る。この２のべき乗の位相をずらすマスク値２N-1，
…，２0が、位相をずらす量の元のマスクパターンとな
る。
【００３７】図１に戻って、マスク選択部（位相算出
部）１０２は、入力された位相情報を基に位相に応じた
マスクパターンをマスクテーブル１０１から選択しマス
ク部１０４に出力する。このマスク選択部１０２は、位
相をずらす量のパターンが格納されたマスクテーブル１
０１から、位相に応じたマスクパターンを算出する位相
算出部としての機能を持つ。
部）１０２は、入力された位相情報を基に位相に応じた
マスクパターンをマスクテーブル１０１から選択しマス
ク部１０４に出力する。このマスク選択部１０２は、位
相をずらす量のパターンが格納されたマスクテーブル１
０１から、位相に応じたマスクパターンを算出する位相
算出部としての機能を持つ。
【００３８】Ｍ系列発生部１０３は、Ｍ系列を発生する
従来公知のＭ系列発生器であり、外部ＥＸ−ＯＲ型、内
部ＥＸ−ＯＲ型の何れのＭ系列発生器でもよい。例え
ば、前記図６に示す外部ＥＸ−ＯＲ型Ｍ系列発生回路１
０や、前記図７に示す内部ＥＸ−ＯＲ型Ｍ系列発生回路
２０が使用できる。Ｍ系列発生部１０３からは、通常の
基準Ｍ系列が出力されるとともに、遅れたＭ系列を発生
するためのＭ系列がマスク部１０４に出力される。
従来公知のＭ系列発生器であり、外部ＥＸ−ＯＲ型、内
部ＥＸ−ＯＲ型の何れのＭ系列発生器でもよい。例え
ば、前記図６に示す外部ＥＸ−ＯＲ型Ｍ系列発生回路１
０や、前記図７に示す内部ＥＸ−ＯＲ型Ｍ系列発生回路
２０が使用できる。Ｍ系列発生部１０３からは、通常の
基準Ｍ系列が出力されるとともに、遅れたＭ系列を発生
するためのＭ系列がマスク部１０４に出力される。
【００３９】マスク部１０４は、Ｍ系列発生部１０３か
らのＭ系列に、マスク選択部（位相算出部）１０２から
のマスクパターンをかけて任意の位相をシフトしたＭ系
列を出力する。具体的には、マスク部１０４は、Ｍ系列
発生部１０３の各レジスタを、マスク選択部１０２から
のマスクパターンによりマスクすることによって、位相
のずれたレジスタ状態を「任意の位相ずれたＭ系列発生
部１０３」の各レジスタに設定する。これにより、マス
ク部１０４からは、任意の位相ずれたＭ系列が出力され
る。以下、上述のように構成されたＭ系列発生回路１０
０の動作を説明し、次いでＭ系列の計算方法について詳
細に説明する。
らのＭ系列に、マスク選択部（位相算出部）１０２から
のマスクパターンをかけて任意の位相をシフトしたＭ系
列を出力する。具体的には、マスク部１０４は、Ｍ系列
発生部１０３の各レジスタを、マスク選択部１０２から
のマスクパターンによりマスクすることによって、位相
のずれたレジスタ状態を「任意の位相ずれたＭ系列発生
部１０３」の各レジスタに設定する。これにより、マス
ク部１０４からは、任意の位相ずれたＭ系列が出力され
る。以下、上述のように構成されたＭ系列発生回路１０
０の動作を説明し、次いでＭ系列の計算方法について詳
細に説明する。
【００４０】マスクテーブル１０１には、位相をずらす
量のパターンが予め各マスク値として格納されている。
量のパターンが予め各マスク値として格納されている。
【００４１】マスク選択部１０２では、位相に応じたマ
スクパターンをマスクテーブル１０１から選択しマスク
部１０４に出力する。
スクパターンをマスクテーブル１０１から選択しマスク
部１０４に出力する。
【００４２】一方、Ｍ系列発生部１０３からは、基準Ｍ
系列が出力されるとともに、遅れたＭ系列を発生するた
めのＭ系列がマスク部１０４に出力される。
系列が出力されるとともに、遅れたＭ系列を発生するた
めのＭ系列がマスク部１０４に出力される。
【００４３】マスク部１０４では、Ｍ系列発生部１０３
の各レジスタを、マスク選択部１０２からのマスクパタ
ーンによりマスクすることによって位相のずれたレジス
タ状態を各レジスタに設定し、任意の位相ずれたＭ系列
を出力する。マスクすることにより任意の位相ずれたＭ
系列を算出する方法については以下に詳述する。
の各レジスタを、マスク選択部１０２からのマスクパタ
ーンによりマスクすることによって位相のずれたレジス
タ状態を各レジスタに設定し、任意の位相ずれたＭ系列
を出力する。マスクすることにより任意の位相ずれたＭ
系列を算出する方法については以下に詳述する。
【００４４】次に、Ｍ系列の計算方法について説明す
る。
る。
【００４５】位相とは、Ｍ系列の開始時点（例えば、初
期レジスタ値１００００…）から何個シフトしたかを示
すものである。
期レジスタ値１００００…）から何個シフトしたかを示
すものである。
【００４６】ある時刻からスタートしたＭ系列の任意の
時刻でのレジスタ状態を求めるには以下のような方法を
とる。
時刻でのレジスタ状態を求めるには以下のような方法を
とる。
【００４７】まず、Ｍ系列のスタートタイムからの経過
時間を求め、その時間経過をＭ系列１周期の時間で割
り、その余りを求める。その余りの位相分だけマスクし
て現在のレジスタ状態を求める。
時間を求め、その時間経過をＭ系列１周期の時間で割
り、その余りを求める。その余りの位相分だけマスクし
て現在のレジスタ状態を求める。
【００４８】図３はレジスタ値算出の概念を説明するた
めの図である。
めの図である。
【００４９】例えば、レジスタ数が４２で２42−１のＭ
系列発生回路の場合、予め２41，２40，…，２2，２1，
２0の位相をずらすマスク値（４２通り）を用意してお
き、経過時間を１周期（２42−１）で割った余りの時間
の分だけこれらを組み合わせてマスクすることによって
現在のＭ系列発生回路の各レジスタ値を求めることがで
きる。
系列発生回路の場合、予め２41，２40，…，２2，２1，
２0の位相をずらすマスク値（４２通り）を用意してお
き、経過時間を１周期（２42−１）で割った余りの時間
の分だけこれらを組み合わせてマスクすることによって
現在のＭ系列発生回路の各レジスタ値を求めることがで
きる。
【００５０】これを前記図１のＭ系列発生回路１００に
適用した場合、まず４２通りのマスク値を前記図１のマ
スクテーブル１０１に格納する。そして、マスク選択部
（位相算出部）１０２において経過時間を１周期（２42
−１）で割った余りの時間を算出し、最適なマスクの組
み合わせを算出し、マスク部１０４に順次読み込む。
適用した場合、まず４２通りのマスク値を前記図１のマ
スクテーブル１０１に格納する。そして、マスク選択部
（位相算出部）１０２において経過時間を１周期（２42
−１）で割った余りの時間を算出し、最適なマスクの組
み合わせを算出し、マスク部１０４に順次読み込む。
【００５１】以上のことはレジスタの数が変わっても全
く同じである。
く同じである。
【００５２】すなわち、レジスタ数がＮで周期２N−１
の場合、２N-1，２N-2，…，２1，２0、のＮ通りのマス
クを用意すればすべての位相に対応することができる。
の場合、２N-1，２N-2，…，２1，２0、のＮ通りのマス
クを用意すればすべての位相に対応することができる。
【００５３】以上説明したように、第１の実施形態に係
るＭ系列発生回路１００は、任意の位相ずらした時の各
レジスタ状態を求めるためのマスク値を予めマスクテー
ブルに格納するマスクテーブル１０１、入力された位相
情報を基に、位相をずらす量のパターンが格納されたマ
スクテーブルから、位相に応じたマスクパターンを算出
するマスク選択部１０２、Ｎ個のシフトレジスタに帰還
タップを設けることにより周期２N−１のＭ系列を発生
するＭ系列発生部１０３、Ｍ系列発生部１０３からのＭ
系列に、マスク選択部１０２からのマスクパターンをか
けて任意の位相をシフトしたＭ系列を出力するマスク部
１０４を備え、位相をずらすマスク値は予め用意されて
おり、Ｍ系列の開始時点からの経過時間を求め、該時間
経過をＭ系列１周期の時間で割って余りを求め、その余
りの位相分だけマスクして現在のＭ系列発生部１０３の
レジスタ状態を求めるようにしたので、任意の位相をず
らしたＭ系列発生部１０３のレジスタ状態を、短時間で
知ることができる。
るＭ系列発生回路１００は、任意の位相ずらした時の各
レジスタ状態を求めるためのマスク値を予めマスクテー
ブルに格納するマスクテーブル１０１、入力された位相
情報を基に、位相をずらす量のパターンが格納されたマ
スクテーブルから、位相に応じたマスクパターンを算出
するマスク選択部１０２、Ｎ個のシフトレジスタに帰還
タップを設けることにより周期２N−１のＭ系列を発生
するＭ系列発生部１０３、Ｍ系列発生部１０３からのＭ
系列に、マスク選択部１０２からのマスクパターンをか
けて任意の位相をシフトしたＭ系列を出力するマスク部
１０４を備え、位相をずらすマスク値は予め用意されて
おり、Ｍ系列の開始時点からの経過時間を求め、該時間
経過をＭ系列１周期の時間で割って余りを求め、その余
りの位相分だけマスクして現在のＭ系列発生部１０３の
レジスタ状態を求めるようにしたので、任意の位相をず
らしたＭ系列発生部１０３のレジスタ状態を、短時間で
知ることができる。
【００５４】すなわち、従来例では任意の位相をずらし
たＭ系列発生回路のレジスタ状態を知るためには、クロ
ックを速めてＭ系列発生回路を動作させ、任意の位相を
ずらした時のレジスタ状態を求めていたため、周期の長
いＭ系列の算出には時間がかかるという問題点があっ
た。これに対して本実施形態では、各レジスタ毎にマス
クすることによって任意のレジスタ状態を直ちに求める
ことができ、周期の長いＭ系列においてもレジスタ状態
の算出に時間がかかることはない。
たＭ系列発生回路のレジスタ状態を知るためには、クロ
ックを速めてＭ系列発生回路を動作させ、任意の位相を
ずらした時のレジスタ状態を求めていたため、周期の長
いＭ系列の算出には時間がかかるという問題点があっ
た。これに対して本実施形態では、各レジスタ毎にマス
クすることによって任意のレジスタ状態を直ちに求める
ことができ、周期の長いＭ系列においてもレジスタ状態
の算出に時間がかかることはない。
【００５５】また、単にＭ系列にマスクをかけて位相を
シフトしたＭ系列を得るような従来の方法では、すべて
のシフト系列を用意しようとすると膨大なメモリ量を必
要としたが、本実施形態では、位相をずらす量のパター
ンが各マスク値としてマスクテーブル１０１に格納され
るだけであり、メモリ量は比較にならない程小さい。
シフトしたＭ系列を得るような従来の方法では、すべて
のシフト系列を用意しようとすると膨大なメモリ量を必
要としたが、本実施形態では、位相をずらす量のパター
ンが各マスク値としてマスクテーブル１０１に格納され
るだけであり、メモリ量は比較にならない程小さい。
【００５６】なお、本実施形態では、マスクパターン
に、２のべき乗のパターンを用いているが、位相をずら
すマスク値であればどのようなマスクパターンであって
もよい。また、マスク値の数や格納方法はどのようなも
のであってもよい。
に、２のべき乗のパターンを用いているが、位相をずら
すマスク値であればどのようなマスクパターンであって
もよい。また、マスク値の数や格納方法はどのようなも
のであってもよい。
【００５７】第１の実施形態では、各レジスタの位相を
ずらすマスクを用意して、このマスクパターンによって
各レジスタの位相をシフトさせている。この方法を用い
ると、内部ＥＸ−ＯＲ型Ｍ系列発生回路のレジスタの状
態を知ることができる。以下この例を第２の実施形態と
して説明する。
ずらすマスクを用意して、このマスクパターンによって
各レジスタの位相をシフトさせている。この方法を用い
ると、内部ＥＸ−ＯＲ型Ｍ系列発生回路のレジスタの状
態を知ることができる。以下この例を第２の実施形態と
して説明する。
【００５８】第２の実施形態 図４は本発明の第２の実施形態に係るＭ系列発生方法及
びＭ系列発生回路の構成を示すブロック図であり、内部
ＥＸ−ＯＲ型Ｍ系列発生回路を示す。この構成自体は従
来公知のもので、前記図７の回路と基本的に同じであ
る。
びＭ系列発生回路の構成を示すブロック図であり、内部
ＥＸ−ＯＲ型Ｍ系列発生回路を示す。この構成自体は従
来公知のもので、前記図７の回路と基本的に同じであ
る。
【００５９】図４において、内部ＥＸ−ＯＲ型Ｍ系列発
生回路１１０（内部ＥＸ−ＯＲ型Ｍ系列発生手段）は、
４個のシフトレジスタ（Reg1，Reg2，Reg3，Reg4）１１
１内部に、ＥＸ−ＯＲ１１２（排他的論理和演算部）が
設けられた構成である。内部ＥＸ−ＯＲ型Ｍ系列発生回
路１１０は、帰還された回路出力をシフトレジスタ１１
１の途中の特定位置に設けられた帰還タップを通してＥ
Ｘ−ＯＲ１１２に入力し、ＥＸ−ＯＲ１１２でこのデー
タの排他的論理和をとって次段のシフトレジスタに出力
する。シフトレジスタReg4の右端からＭ系列が出力され
る。
生回路１１０（内部ＥＸ−ＯＲ型Ｍ系列発生手段）は、
４個のシフトレジスタ（Reg1，Reg2，Reg3，Reg4）１１
１内部に、ＥＸ−ＯＲ１１２（排他的論理和演算部）が
設けられた構成である。内部ＥＸ−ＯＲ型Ｍ系列発生回
路１１０は、帰還された回路出力をシフトレジスタ１１
１の途中の特定位置に設けられた帰還タップを通してＥ
Ｘ−ＯＲ１１２に入力し、ＥＸ−ＯＲ１１２でこのデー
タの排他的論理和をとって次段のシフトレジスタに出力
する。シフトレジスタReg4の右端からＭ系列が出力され
る。
【００６０】この内部ＥＸ−ＯＲ型では、４個のシフト
レジスタ（Reg1，Reg2，Reg3，Reg4）１１１内部にＥＸ
−ＯＲ１１２を設け、シフトレジスタ１１１の帰還タッ
プを通してデータをＥＸ−ＯＲ１１２に帰還させること
により周期２4−１のＭ系列が生成できる。
レジスタ（Reg1，Reg2，Reg3，Reg4）１１１内部にＥＸ
−ＯＲ１１２を設け、シフトレジスタ１１１の帰還タッ
プを通してデータをＥＸ−ＯＲ１１２に帰還させること
により周期２4−１のＭ系列が生成できる。
【００６１】この内部ＥＸ−ＯＲ型Ｍ系列発生回路１１
０の周期は２4−１であり、生成多項式をｇ（ｘ）＝ｘ4
＋ｘ＋１とすると、各レジスタの動作は〔表１〕で表さ
れる。
０の周期は２4−１であり、生成多項式をｇ（ｘ）＝ｘ4
＋ｘ＋１とすると、各レジスタの動作は〔表１〕で表さ
れる。
【００６２】
【表１】
【００６３】レジスタ表現の系列をマスクパターンとす
れば、ある時点から任意の位相ずらした時の各レジスタ
の値がわかる。例えば、位相を７ずらした時のシフトレ
ジスタReg1を求めるには、マスクパターンの系列はｘ2
＋ｘ3＋ｘ0となる。同様に、Reg2のマスク値はｘ1＋ｘ3
＋ｘ0、Reg3のマスク値はｘ0＋ｘ2、Reg4のマスク値は
ｘ3＋ｘ1となる。
れば、ある時点から任意の位相ずらした時の各レジスタ
の値がわかる。例えば、位相を７ずらした時のシフトレ
ジスタReg1を求めるには、マスクパターンの系列はｘ2
＋ｘ3＋ｘ0となる。同様に、Reg2のマスク値はｘ1＋ｘ3
＋ｘ0、Reg3のマスク値はｘ0＋ｘ2、Reg4のマスク値は
ｘ3＋ｘ1となる。
【００６４】以上のように、予め任意の位相をずらす各
レジスタのマスク値を求めておけば、位相をずらした時
のＭ系列発生回路の各レジスタ値が求められる。
レジスタのマスク値を求めておけば、位相をずらした時
のＭ系列発生回路の各レジスタ値が求められる。
【００６５】図５は上記方法により各レジスタ値を求め
た場合の回路図であり、任意の位相ずれたＭ系列発生回
路１１０の各レジスタ値を示す。
た場合の回路図であり、任意の位相ずれたＭ系列発生回
路１１０の各レジスタ値を示す。
【００６６】図５に示す回路の場合、位相を７ずらすマ
スク値は、 Reg1…M13＝１、M12＝１、M11＝０、M10＝１ Reg2…M23＝１、M22＝０、M21＝１、M20＝１ Reg3…M33＝０、M32＝１、M31＝０、M30＝１ Reg4…M43＝１、M42＝０、M41＝１、M40＝０ となる。
スク値は、 Reg1…M13＝１、M12＝１、M11＝０、M10＝１ Reg2…M23＝１、M22＝０、M21＝１、M20＝１ Reg3…M33＝０、M32＝１、M31＝０、M30＝１ Reg4…M43＝１、M42＝０、M41＝１、M40＝０ となる。
【００６７】ある任意の位相ｎずらすマスク値を予め求
めておけば、マスクする毎に位相がｎ，２ｎ，３ｎ，…
というずれたレジスタ状態が求まる。
めておけば、マスクする毎に位相がｎ，２ｎ，３ｎ，…
というずれたレジスタ状態が求まる。
【００６８】以上のことはレジスタ数が増えても全く同
じである。
じである。
【００６９】例えば、前記第１の実施形態のようにレジ
スタ数４２で２42−１周期のＭ系列発生回路の場合、マ
スク値の数は４２×４２個になる。
スタ数４２で２42−１周期のＭ系列発生回路の場合、マ
スク値の数は４２×４２個になる。
【００７０】以上説明したように、第２の実施形態に係
るＭ系列発生回路１１０は、４個のシフトレジスタ１１
１とＥＸ−ＯＲ１１２とを備えＭ系列を発生する内部Ｅ
Ｘ−ＯＲ型Ｍ系列発生回路１１０において、予め任意の
位相をずらす各レジスタのマスク値を求めておき、各レ
ジスタ毎にマスクすることによって任意の位相のレジス
タ状態を求め、任意の位相ずらした時の内部ＥＸ−ＯＲ
型Ｍ系列発生回路１１０のレジスタ状態を求めるように
したので、内部ＥＸ−ＯＲ型のＭ系列発生回路１１０に
おいて、任意の位相ずらした時のレジスタ状態を知るこ
とができる。
るＭ系列発生回路１１０は、４個のシフトレジスタ１１
１とＥＸ−ＯＲ１１２とを備えＭ系列を発生する内部Ｅ
Ｘ−ＯＲ型Ｍ系列発生回路１１０において、予め任意の
位相をずらす各レジスタのマスク値を求めておき、各レ
ジスタ毎にマスクすることによって任意の位相のレジス
タ状態を求め、任意の位相ずらした時の内部ＥＸ−ＯＲ
型Ｍ系列発生回路１１０のレジスタ状態を求めるように
したので、内部ＥＸ−ＯＲ型のＭ系列発生回路１１０に
おいて、任意の位相ずらした時のレジスタ状態を知るこ
とができる。
【００７１】したがって、このような特長を有するＭ系
列発生回路及びＭ系列の発生方法をＣＤＭＡ通信方式を
用いた移動体通信システムに用いられるＰＮ系列発生回
路に適用することで、内部ＥＸ−ＯＲ型、内部ＥＸ−Ｏ
Ｒ型にかかわらずシステムの立ち上げを短時間で行うこ
とができる。
列発生回路及びＭ系列の発生方法をＣＤＭＡ通信方式を
用いた移動体通信システムに用いられるＰＮ系列発生回
路に適用することで、内部ＥＸ−ＯＲ型、内部ＥＸ−Ｏ
Ｒ型にかかわらずシステムの立ち上げを短時間で行うこ
とができる。
【００７２】なお、上記各実施形態に係るＭ系列発生回
路及びＭ系列の計算方法を、上述したようなスペクトラ
ム拡散及び符号分割多元接続を用いた移動体通信システ
ムのＭ系列発生回路及びＭ系列の計算方法に適用するこ
ともできるが、勿論これには限定されず、ＣＤＭＡ受信
を行う通信システムであれば全ての装置（例えば、ＰＮ
系列発生回路、Ｇｏｌｄ符号系列発生回路）に適用可能
であることは言うまでもない。
路及びＭ系列の計算方法を、上述したようなスペクトラ
ム拡散及び符号分割多元接続を用いた移動体通信システ
ムのＭ系列発生回路及びＭ系列の計算方法に適用するこ
ともできるが、勿論これには限定されず、ＣＤＭＡ受信
を行う通信システムであれば全ての装置（例えば、ＰＮ
系列発生回路、Ｇｏｌｄ符号系列発生回路）に適用可能
であることは言うまでもない。
【００７３】また、上記Ｍ系列発生回路及びＭ系列の計
算方法を構成するマスクテーブル、各回路部、シフトレ
ジスタ及びＥＸ−ＯＲ等の種類、数及び接続方法などは
前述した実施形態に限られないことは言うまでもない。
算方法を構成するマスクテーブル、各回路部、シフトレ
ジスタ及びＥＸ−ＯＲ等の種類、数及び接続方法などは
前述した実施形態に限られないことは言うまでもない。
【００７４】
【発明の効果】本発明に係るＭ系列発生回路及びＭ系列
の発生方法では、Ｎ個のシフトレジスタに帰還タップを
設けることにより周期２N−１のＭ系列を発生するＭ系
列発生手段と、任意の位相ずらした時のＭ系列発生手段
の各レジスタ状態を求めるためのマスク値を予めマスク
テーブルに格納する格納手段と、入力された位相情報を
基に、位相をずらす量のパターンが格納されたマスクテ
ーブルから、位相に応じたマスクパターンを算出する位
相算出手段と、Ｍ系列発生手段からのＭ系列に、位相算
出手段からのマスクパターンをかけて任意の位相をシフ
トしたＭ系列を出力するマスク手段とを備えているの
で、メモリ量の増大を招くことなく任意の位相をずらし
た時のレジスタ状態を短時間で算出することができる。
の発生方法では、Ｎ個のシフトレジスタに帰還タップを
設けることにより周期２N−１のＭ系列を発生するＭ系
列発生手段と、任意の位相ずらした時のＭ系列発生手段
の各レジスタ状態を求めるためのマスク値を予めマスク
テーブルに格納する格納手段と、入力された位相情報を
基に、位相をずらす量のパターンが格納されたマスクテ
ーブルから、位相に応じたマスクパターンを算出する位
相算出手段と、Ｍ系列発生手段からのＭ系列に、位相算
出手段からのマスクパターンをかけて任意の位相をシフ
トしたＭ系列を出力するマスク手段とを備えているの
で、メモリ量の増大を招くことなく任意の位相をずらし
た時のレジスタ状態を短時間で算出することができる。
【００７５】本発明に係るＭ系列発生回路及びＭ系列の
発生方法では、複数のシフトレジスタと排他的論理和演
算部とを備え、Ｍ系列を発生する内部ＥＸ−ＯＲ型Ｍ系
列発生手段と、任意の位相ずらした時のＭ系列発生手段
の各レジスタ状態を求めるためのマスク値を格納する格
納手段と、各レジスタ毎に任意の位相をずらすマスク値
を算出し、該マスク値を格納手段に格納したマスク値と
比較することにより任意の位相ずらした時のＭ系列発生
手段のレジスタ状態を算出する手段とを備えているの
で、内部ＥＸ−ＯＲ型のＭ系列発生回路において、任意
の位相をずらした時のレジスタ状態を知ることができ
る。
発生方法では、複数のシフトレジスタと排他的論理和演
算部とを備え、Ｍ系列を発生する内部ＥＸ−ＯＲ型Ｍ系
列発生手段と、任意の位相ずらした時のＭ系列発生手段
の各レジスタ状態を求めるためのマスク値を格納する格
納手段と、各レジスタ毎に任意の位相をずらすマスク値
を算出し、該マスク値を格納手段に格納したマスク値と
比較することにより任意の位相ずらした時のＭ系列発生
手段のレジスタ状態を算出する手段とを備えているの
で、内部ＥＸ−ＯＲ型のＭ系列発生回路において、任意
の位相をずらした時のレジスタ状態を知ることができ
る。
【００７６】また、本発明に係るＰＮ系列発生回路で
は、Ｍ系列を用いてＰＮ系列を発生するＰＮ系列発生回
路において、Ｍ系列は、請求項１、２、３又は４の何れ
かに記載のＭ系列発生回路により発生させるようにした
ので、上記各効果をＰＮ系列発生回路において得ること
ができる。
は、Ｍ系列を用いてＰＮ系列を発生するＰＮ系列発生回
路において、Ｍ系列は、請求項１、２、３又は４の何れ
かに記載のＭ系列発生回路により発生させるようにした
ので、上記各効果をＰＮ系列発生回路において得ること
ができる。
【図１】本発明を適用した第１の実施形態に係るＭ系列
発生方法及びＭ系列の発生回路の構成を示すブロック図
である。
発生方法及びＭ系列の発生回路の構成を示すブロック図
である。
【図２】上記Ｍ系列発生方法及びＭ系列の発生回路のマ
スクテーブルに格納するマスクテーブルを示す図であ
る。
スクテーブルに格納するマスクテーブルを示す図であ
る。
【図３】上記Ｍ系列発生方法及びＭ系列のレジスタ値算
出の概念を説明するための図である。
出の概念を説明するための図である。
【図４】本発明を適用した第２の実施形態に係るＭ系列
発生方法及びＭ系列の発生回路の構成を示すブロック図
である。
発生方法及びＭ系列の発生回路の構成を示すブロック図
である。
【図５】上記Ｍ系列発生方法及びＭ系列の発生回路にお
いて、Ｍ系列発生方法により各レジスタ値を求めた場合
の回路図である。
いて、Ｍ系列発生方法により各レジスタ値を求めた場合
の回路図である。
【図６】従来の外部ＥＸ−ＯＲ型Ｍ系列発生回路の構成
を示すブロック図である。
を示すブロック図である。
【図７】従来の内部ＥＸ−ＯＲ型Ｍ系列発生回路の構成
を示すブロック図である。
を示すブロック図である。
【図８】従来の外部ＥＸ−ＯＲ型の遅れたＭ系列を発生
する回路の構成を示すブロック図である。
する回路の構成を示すブロック図である。
【図９】従来の内部ＥＸ−ＯＲ型の遅れたＭ系列を発生
する回路の構成を示すブロック図である。
する回路の構成を示すブロック図である。
１００ Ｍ系列発生回路、１０１ マスクテーブル（格
納手段）、１０２ マスク選択部（位相算出手段）、１
０３ Ｍ系列発生部（Ｍ系列発生手段）、１０４ マス
ク部（マスク手段）、１１０ 内部ＥＸ−ＯＲ型Ｍ系列
発生回路（内部ＥＸ−ＯＲ型Ｍ系列発生手段）、１１１
４個のシフトレジスタ（Reg1，Reg2，Reg3，Reg4）、
１１２ ＥＸ−ＯＲ（排他的論理和演算部）
納手段）、１０２ マスク選択部（位相算出手段）、１
０３ Ｍ系列発生部（Ｍ系列発生手段）、１０４ マス
ク部（マスク手段）、１１０ 内部ＥＸ−ＯＲ型Ｍ系列
発生回路（内部ＥＸ−ＯＲ型Ｍ系列発生手段）、１１１
４個のシフトレジスタ（Reg1，Reg2，Reg3，Reg4）、
１１２ ＥＸ−ＯＲ（排他的論理和演算部）
Claims (9)
- 【請求項１】 Ｎ個のシフトレジスタに帰還タップを設
けることにより周期２N−１のＭ系列を発生するＭ系列
発生手段と、 任意の位相ずらした時の前記Ｍ系列発生手段の各レジス
タ状態を求めるためのマスク値を予めマスクテーブルに
格納する格納手段と、 入力された位相情報を基に、位相をずらす量のパターン
が格納された前記マスクテーブルから、位相に応じたマ
スクパターンを算出する位相算出手段と、 前記Ｍ系列発生手段からのＭ系列に、前記位相算出手段
からのマスクパターンをかけて任意の位相をシフトした
Ｍ系列を出力するマスク手段とを備えたことを特徴とす
るＭ系列発生回路。 - 【請求項２】 複数のシフトレジスタと排他的論理和演
算部とを備え、Ｍ系列を発生する内部ＥＸ−ＯＲ型Ｍ系
列発生手段と、 任意の位相ずらした時の前記Ｍ系列発生手段の各レジス
タ状態を求めるためのマスク値を格納する格納手段と、 各レジスタ毎に任意の位相をずらすマスク値を算出し、
該マスク値を前記格納手段に格納したマスク値と比較す
ることにより任意の位相ずらした時の前記Ｍ系列発生手
段のレジスタ状態を算出する手段とを備えたことを特徴
とするＭ系列発生回路。 - 【請求項３】 前記マスク手段は、前記Ｍ系列発生手段
の各レジスタを、前記位相算出手段からのマスクパター
ンによりマスクすることによって、位相のずれたレジス
タ状態を、任意の位相ずれた前記Ｍ系列発生手段の各レ
ジスタに設定し、任意の位相ずれたＭ系列を出力するこ
とを特徴とする請求項１記載のＭ系列発生回路。 - 【請求項４】 前記格納手段に格納するマスク値は、２
のべき乗のパターンであることを特徴とする請求項１又
は２の何れかに記載のＭ系列発生回路。 - 【請求項５】 Ｍ系列の発生方法であって、 位相をずらすマスク値を予め用意しておき、 Ｍ系列の開始時点からの経過時間を求め、該時間経過を
Ｍ系列１周期の時間で割って余りを求め、その余りの位
相分だけマスクして現在のＭ系列発生手段のレジスタ状
態を求めることを特徴とするＭ系列の発生方法。 - 【請求項６】 Ｍ系列の発生方法であって、 予め任意の位相をずらす各レジスタのマスク値を求めて
おき、 各レジスタ毎にマスクすることによって任意の位相のレ
ジスタ状態を求め、任意の位相ずらした時の内部ＥＸ−
ＯＲ型Ｍ系列発生手段のレジスタ状態を求めることを特
徴とするＭ系列の発生方法。 - 【請求項７】 前記位相は、Ｍ系列の開始時点から何個
シフトしたかを示すシフト個数であることを特徴とする
請求項５又は６の何れかに記載のＭ系列の発生方法。 - 【請求項８】 Ｍ系列を用いてＰＮ系列（疑似ランダム
符号系列）を発生するＰＮ系列発生回路において、 前記Ｍ系列は、請求項１、２、３又は４の何れかに記載
のＭ系列発生回路により発生させることを特徴とするＰ
Ｎ系列発生回路。 - 【請求項９】 前記ＰＮ系列は、周期が等しい２種類の
Ｍ系列発生回路を用いて、それらの出力を加算すること
で得られるＧｏｌｄ符号系列であることを特徴とする請
求項８記載のＰＮ系列発生回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10147633A JPH11340799A (ja) | 1998-05-28 | 1998-05-28 | Ｍ系列発生回路、ｍ系列の発生方法及びｐｎ系列発生回路 |
| US09/312,854 US6339781B1 (en) | 1998-05-28 | 1999-05-17 | M-sequence generator and PN code generator with mask table for obtaining arbitrary phase shift |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10147633A JPH11340799A (ja) | 1998-05-28 | 1998-05-28 | Ｍ系列発生回路、ｍ系列の発生方法及びｐｎ系列発生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11340799A true JPH11340799A (ja) | 1999-12-10 |
Family
ID=15434753
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10147633A Pending JPH11340799A (ja) | 1998-05-28 | 1998-05-28 | Ｍ系列発生回路、ｍ系列の発生方法及びｐｎ系列発生回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6339781B1 (ja) |
| JP (1) | JPH11340799A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2393366A (en) * | 1999-12-30 | 2004-03-24 | Morphics Tech Inc | Selecting code sequences using mask circuits |
| JP2007073012A (ja) * | 2005-09-09 | 2007-03-22 | Iwate Univ | 乱数生成システム |
| US7433906B2 (en) | 2000-11-15 | 2008-10-07 | Indoaust Investments Ltd. | Method of updating a shift register |
| CN100435500C (zh) * | 2001-03-29 | 2008-11-19 | 深圳市中兴集成电路设计有限责任公司 | 快速产生与基站相位同步的伪随机码序列的方法 |
| JP2013016173A (ja) * | 2011-06-30 | 2013-01-24 | Samsung Electronics Co Ltd | データ処理装置及びその動作方法 |
Families Citing this family (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000066904A (ko) * | 1999-04-21 | 2000-11-15 | 윤종용 | 부호분할다중접속 통신시스템의 확산코드 발생장치 및 방법 |
| US6647054B1 (en) * | 1999-12-29 | 2003-11-11 | Koninklijke Philips Electronics N.V. | Multiple mask arrangement for jumping in pseudo-noise sequences |
| US6647051B1 (en) * | 1999-12-29 | 2003-11-11 | Koninklijke Philips Electronics N.V. | Zero delay mask for galois LFSR |
| US6594680B1 (en) * | 1999-12-30 | 2003-07-15 | Texas Instruments Incorporated | Psuedo-random noise sequence generating system |
| AU2001234656A1 (en) * | 2000-01-28 | 2001-08-07 | Morphics Technology, Inc. | Apparatus and method for modifying an m-sequence with arbitrary phase shift |
| AU2002250356A1 (en) * | 2001-03-14 | 2002-09-24 | Mercury Computer Systems, Inc. | Wireless communications methods and systems for long-code and other spread spectrum waveform processing |
| KR100396592B1 (ko) * | 2001-05-02 | 2003-09-02 | 엘지전자 주식회사 | 시간 천이된 ｐｎ 스테이트 발생기 |
| US6735606B2 (en) * | 2001-05-15 | 2004-05-11 | Qualcomm Incorporated | Multi-sequence fast slewing pseudorandom noise generator |
| GB2379140B (en) * | 2001-08-22 | 2004-11-10 | Ubinetics Ltd | Code generation |
| KR20030080139A (ko) * | 2002-04-04 | 2003-10-11 | 엘지전자 주식회사 | 코드분할 다중접속 시스템에서 초기동기 획득을 위한 탐색장치 및 방법 |
| DE10216240A1 (de) * | 2002-04-12 | 2003-10-30 | Infineon Technologies Ag | Verfahren und Vorrichtung zur Berechnung eines iterierten Zustands einer rückgekoppelten Schieberegisteranordnung |
| US7398287B2 (en) * | 2002-08-19 | 2008-07-08 | Analog Devices, Inc. | Fast linear feedback shift register engine |
| US7194496B2 (en) * | 2003-05-02 | 2007-03-20 | Spirent Communications Of Rockville, Inc. | System and method for producing functions for generating pseudo-random bit sequences |
| US7340059B2 (en) * | 2003-06-17 | 2008-03-04 | Intel Corporation | Programmable scrambler and De-scrambler for digital telephony equipment |
| JP4418713B2 (ja) * | 2004-06-11 | 2010-02-24 | キヤノン株式会社 | 乱数発生方法及び乱数発生装置 |
| US7653123B1 (en) | 2004-09-24 | 2010-01-26 | Cypress Semiconductor Corporation | Dynamic data rate using multiplicative PN-codes |
| US8213611B2 (en) * | 2004-11-03 | 2012-07-03 | Broadcom Corporation | Two-stage block synchronization and scrambling |
| KR100625248B1 (ko) * | 2004-11-18 | 2006-09-18 | 한국전자통신연구원 | 레인징 의사 잡음 부호 발생 장치 및 그 방법 |
| KR100625247B1 (ko) | 2004-11-19 | 2006-09-18 | 한국전자통신연구원 | 레인징 의사 잡음 부호 발생 장치 및 그 방법 |
| KR100800800B1 (ko) * | 2005-08-30 | 2008-02-04 | 삼성전자주식회사 | 선형궤환시프트레지스터를 이용한 부호 생성 방법 및 장치 |
| US20070168406A1 (en) * | 2005-10-18 | 2007-07-19 | Meyer David R | Complementary linear feedback shift registers for generating advance timing masks |
| US7860145B2 (en) * | 2006-05-03 | 2010-12-28 | Navcom Technology, Inc. | Adaptive code generator for satellite navigation receivers |
| US8848913B2 (en) | 2007-10-04 | 2014-09-30 | Qualcomm Incorporated | Scrambling sequence generation in a communication system |
| US8787181B2 (en) * | 2008-01-14 | 2014-07-22 | Qualcomm Incorporated | Resource allocation randomization |
| US8923249B2 (en) * | 2008-03-26 | 2014-12-30 | Qualcomm Incorporated | Method and apparatus for scrambling sequence generation in a communication system |
| US8982832B2 (en) * | 2008-04-28 | 2015-03-17 | Qualcomm Incorporated | Wireless communication of turbo coded data with time diversity |
| US8612820B2 (en) * | 2009-04-11 | 2013-12-17 | Qualcomm Incorporated | Apparatus and methods for interleaving in a forward link only system |
| CN102571037A (zh) * | 2012-02-20 | 2012-07-11 | 北方通用电子集团有限公司 | 一种多阶m序列发生电路 |
| US9165162B2 (en) | 2012-12-28 | 2015-10-20 | Infineon Technologies Ag | Processor arrangements and a method for transmitting a data bit sequence |
| US9747076B1 (en) * | 2014-12-04 | 2017-08-29 | Altera Corporation | Parallel pseudo random bit sequence generation with adjustable width |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2641921B1 (fr) * | 1988-12-30 | 1991-03-15 | Portenseigne Radiotechnique | Dispositif generateur de sequence pseudo-aleatoire |
| US5394405A (en) * | 1992-04-24 | 1995-02-28 | International Business Machines Corporation | Universal weight generator |
| JP2937919B2 (ja) * | 1997-01-16 | 1999-08-23 | 日本電気アイシーマイコンシステム株式会社 | 疑似乱数発生回路 |
| JP3022439B2 (ja) * | 1997-09-24 | 2000-03-21 | 日本電気株式会社 | 擬似乱数発生方法および装置 |
| US6141374A (en) * | 1998-10-14 | 2000-10-31 | Lucent Technologies Inc. | Method and apparatus for generating multiple matched-filter PN vectors in a CDMA demodulator |
-
1998
- 1998-05-28 JP JP10147633A patent/JPH11340799A/ja active Pending
-
1999
- 1999-05-17 US US09/312,854 patent/US6339781B1/en not_active Expired - Lifetime
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2393366A (en) * | 1999-12-30 | 2004-03-24 | Morphics Tech Inc | Selecting code sequences using mask circuits |
| GB2393366B (en) * | 1999-12-30 | 2004-07-21 | Morphics Tech Inc | A configurable code generator system for spread spectrum applications |
| US7433906B2 (en) | 2000-11-15 | 2008-10-07 | Indoaust Investments Ltd. | Method of updating a shift register |
| CN100435500C (zh) * | 2001-03-29 | 2008-11-19 | 深圳市中兴集成电路设计有限责任公司 | 快速产生与基站相位同步的伪随机码序列的方法 |
| JP2007073012A (ja) * | 2005-09-09 | 2007-03-22 | Iwate Univ | 乱数生成システム |
| JP4586163B2 (ja) * | 2005-09-09 | 2010-11-24 | 国立大学法人岩手大学 | 暗号化システム |
| JP2013016173A (ja) * | 2011-06-30 | 2013-01-24 | Samsung Electronics Co Ltd | データ処理装置及びその動作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6339781B1 (en) | 2002-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11340799A (ja) | Ｍ系列発生回路、ｍ系列の発生方法及びｐｎ系列発生回路 | |
| Goresky et al. | Fibonacci and Galois representations of feedback-with-carry shift registers | |
| US6038577A (en) | Efficient way to produce a delayed version of a maximum length sequence using a division circuit | |
| JP3314181B2 (ja) | 擬似乱数列の出力装置、送信装置、受信装置、通信システム、フィルタ装置、擬似乱数列の出力方法、送信方法、受信方法、フィルタ方法、ならびに、情報記録媒体 | |
| CA2270827C (en) | Pseudorandom binary sequence block shifter | |
| US5926070A (en) | Efficient offset mask generator for pseudo-noise sequence generator | |
| JP2009527183A (ja) | スクランブルコードを生成する装置及び方法 | |
| JP3556461B2 (ja) | Ｍ系列の位相シフト係数算出方式 | |
| US6282230B1 (en) | Block pseudo-noise generating circuit | |
| WO1999045670A2 (en) | Mask generating polynomials for pseudo-random noise generators | |
| RU2193282C2 (ru) | Устройство и способ выработки четверичного комплексного квазиортогонального кода и расширения сигнала передачи с использованием квазиортогонального кода в системе связи мдкр | |
| KR0175416B1 (ko) | 의사난수 잡음 발생 장치 및 방법 | |
| JP2002135087A (ja) | Ｍ系列生成方法、ｍ系列生成回路およびｐｎ系列生成回路 | |
| US6999983B2 (en) | Method and apparatus for producing pseudorandom signal | |
| JPH08330913A (ja) | Ｐｎ符号発生回路及び通信端末装置 | |
| JPH07162337A (ja) | 擬似雑音符号発生回路及び符号分割多元接続通信方式 | |
| KR100399199B1 (ko) | 가변 복잡도를 갖는 선택적 확산 코드 발생 장치 및 방법 | |
| KR100594754B1 (ko) | 비동기식 광대역 부호분할다중접속 시스템의 역 방향 채널 확산을 위한 직교부호 생성 장치 | |
| Ahmed | Scrambling Code Generation for WCDMA on the StarCore™ SC140/SC1400 Cores | |
| Tsuneda et al. | Design and evaluation of spreading sequences with negative auto-correlations based on chaos theory and LFSR sequences | |
| JPH10107594A (ja) | 疑似ランダム符号発生装置、スライディング相関器、及びレイク受信装置 | |
| EP1283613A1 (en) | Receiver and inverse-spreading code generating method | |
| Henríquez et al. | Generation of gold-sequences with applications to spread spectrum systems | |
| JP2003289240A (ja) | 拡散符号発生装置および通信装置 | |
| Iacono et al. | Memory optimization techniques for UMTS code generation |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20030603 |