KR20010102427A - 갈루아 선형 피드백 시프트 레지스터용 제로 지연 마스크 - Google Patents

갈루아 선형 피드백 시프트 레지스터용 제로 지연 마스크 Download PDF

Info

Publication number
KR20010102427A
KR20010102427A KR1020017010999A KR20017010999A KR20010102427A KR 20010102427 A KR20010102427 A KR 20010102427A KR 1020017010999 A KR1020017010999 A KR 1020017010999A KR 20017010999 A KR20017010999 A KR 20017010999A KR 20010102427 A KR20010102427 A KR 20010102427A
Authority
KR
South Korea
Prior art keywords
output
input
register
value
series
Prior art date
Application number
KR1020017010999A
Other languages
English (en)
Other versions
KR100810785B1 (ko
Inventor
그린호다니엘제이
Original Assignee
롤페스 요하네스 게라투스 알베르투스
코닌클리즈케 필립스 일렉트로닉스 엔.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 롤페스 요하네스 게라투스 알베르투스, 코닌클리즈케 필립스 일렉트로닉스 엔.브이. filed Critical 롤페스 요하네스 게라투스 알베르투스
Publication of KR20010102427A publication Critical patent/KR20010102427A/ko
Application granted granted Critical
Publication of KR100810785B1 publication Critical patent/KR100810785B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J13/00—Code division multiplex systems
    • H04J13/10—Code generation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/707—Spread spectrum techniques using direct sequence modulation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/58—Random or pseudo-random number generators
    • G06F7/582—Pseudo-random number generators
    • G06F7/584—Pseudo-random number generators using finite field arithmetic, e.g. using a linear feedback shift register
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J13/00—Code division multiplex systems
    • H04J13/0007—Code type
    • H04J13/0022—PN, e.g. Kronecker

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Error Detection And Correction (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

m 시퀀스는 스펙트럼 확산 시스템용 PN 코드를 생성하는데 사용되는 기본 시퀀스이다. 신호가 수신될 때, 이동 유닛은 전송된 신호의 m 시퀀스를 찾기 위해 m 시퀀스 주위에서 쉽게 점프할 수 있어야 한다. 점프는 마스크를 선형 피드백 시프트 레지스터(LFSR)에 추가함으로써 달성된다. m 시퀀스를 생성하는 특정한 종류의 LFSR 는 갈루아 LFSR 이다. 마스크를 갈루아 LFSR 에 추가할 때, 상이한 m 시퀀스로 점프할 때 그 출력의 제 1 요소가 m 시퀀스가 아닐 수 있는 문제(즉, 점프가 그 출력을 오염시킴)가 발생한다. 본 발명은, 점프동안 m 시퀀스의 오염을 방지하는 갈루아 LFSR 를 사용하는 캐스케이드형 마스크 회로를 제공한다. 독립 마스크의 다른 실시예도 제공된다.

Description

갈루아 선형 피드백 시프트 레지스터용 제로 지연 마스크{ZERO DELAY MASK FOR GALOIS LFSR}
스펙트럼 확산 통신 시스템은 양방향 공중 통신을 점점 더 이용하고 있다. AM 및 FM 시스템이 정보 전달을 위해 사인파 신호를 사용하듯이, 스펙트럼 확산 시스템은 정보를 전달하기 위해 잡음형 신호(a noise-like signal)를 사용한다. 송신기에서, 디지털 데이터 스트림은 매체를 통해 데이터를 전송하기 위한 신호의 스펙트럼을 확산하도록 의사잡음 시퀀스(PNS)로 인코딩된다. 수신기에서 그 데이터는 매체로부터 복구되고 이후 초기 디지털 데이터 스트림을 재생하기 위해 그 신호의 스펙트럼을 역확산 (de-spread)하도록 동일한 PNS 를 사용하여 디코딩된다.
PNS 는, 랜덤한 비트 스트림으로 보이지만 일정한 패턴을 갖는 비트 스트림이다. PNS 를 생성하는 일반적인 장치는 선형 피드백 시프트 레지스터(LFSR)이다.LFSR 의 2가지 일반적인 형태는 피보나치(Fibonacci) LFSR 및 갈루아(Galois) LFSR 이다. 이 2가지 형태는, 비트 레지스터를 포함하는 폐루프 회로, 및 이 루프를 통해 비트가 시프트되는 모듈로-2 가산기(modulo-2 adders)이다. 이 가산기는 비트가 루프를 통해 시프트될 때 비트를 랜덤화하도록 루프의 일부인 한 입력 및 그 루프의 다른 일부에 연결된 다른 입력을 갖는다.
임의의 LFSR 용 PNS 의 값은 다수의 비트를 따라 반복되며, 제한된 양의 하드웨어를 반복하여 사용하지 않고 가능한 최장 시퀀스를 갖는 PNS 를 제공하는 것이 바람직하다. 이것은 가산기와 LFSR 의 레지스터의 구성 및 당해 기술에 공지된 방식으로 그 레지스터의 초기 값을 선택함으로써 달성된다. LFSR에 포함된 소정의 레지스터에 대하여, PNS 의 가능한 최장 비 반복(non repeating) 부분의 길이는 2m-1 비트이다.
동일한 PNS 를 사용하는 것과 더불어, 송신기 및 수신기는 각각 확산 및 역확산을 위해 PNS 의 동일한 위치로부터의 값을 사용해야 한다. PNS 의 동일한 위치에서의 값을 사용하도록 송신기 및 수신기를 동기화하기 위해, 오프셋 마스크값이 계산되어 당해 기술에 공지된 방식으로 PNS에서의 상이한 시프트된 위치의 값을 생성하도록 (송신기 또는 수신기에서) PNS 의 현재 위치의 출력값과 결합된다.
당업자는 다음의 문헌들을 참조할 수 있다. Siedenburg 의 미국특허번호 제 5,878,076 호는 직접 시퀀스 스펙트럼 확산 통신 시스템을 설명한다. Thomas 의 미국특허번호 제 5,754,603 호는 PNS 동기화를 설명한다. Barron 의 미국특허번호 제5,926,070 호는 오프셋 마스크 생성을 설명한다. Ishida 의 유럽특허출원 공개번호 제 0 660 541 호는 송신기 및 수신기의 PNS 위치를 동기화하는 방법을 설명한다. Medlock 의 PCT 특허출원 공개번호 제 WO 99/45670 호는 LFSR 용 마스크를 설명한다.
도 1 은 오프셋 마스크를 갖는 갈루아 LFSR 의 선택된 일부를 나타낸다. LFSR(100)는 루프 회로에서 직렬로 연결된 다수의 이진 레지스터(101-108)를 포함한다. 이러한 이진 레지스터는 D 플립플롭 또는 다른 공지된 비트 저장 장치일 수 있다. 일 예로서 레지스터(102)를 사용할 때, 각 레지스터(102)는 이전 레지스터(101)의 출력(113)에 연결된 값 입력(112)을 갖고, 후속 레지스터(103)의 값 입력(110)에 연결된 출력(111)을 갖는다.
또한, LFSR(100)는 루프 회로에 연결된 한 개 이상의 모듈로-2 가산기(115-117)를 포함한다. 각 가산기는 레지스터 시리즈중 상이한 한 쌍의 시퀀스 레지스터(101-108)간에 삽입된다. 가산기가 내삽되어 있는 레지스터 쌍을 선택하는 것은 프리미티브 이진 다항식(primitive binary polynomial)에 의존한다. 프리미티브 다항식은 개념적으로는 소수와 유사하다. 프리미티브 다항식은 보다 더 단순한 다항식으로 더 이상 나누어질 수 없는 다항식이다. 도 1 에 도시된 LFSR 의 특정 예에서, 프리미티브 이진 다항식은 D8+ D4+ D3+ D2+ 1 이다. D8는 LFSR가 8개의 레지스터를 갖는 것을 필요로 하며, D2, D3, D4는 도시된 바와 같이 가산기가 레지스터의 최종 쌍으로부터 2번째와, 최종 쌍으로부터 3번째와, 최종 쌍으로부터 4번째의 사이에 삽입되는 것을 필요로 한다. 프리미티브 다항식은, 소수와 같이, 당해 기술에 공지되어 있다.
삽입된 가산기(115-117) 각각은 2개의 입력 및 1개의 출력을 가지며 XOR 게이트로서 간단히 구현될 수도 있다. 일 예로서, 가산기(115)는 이전 레지스터(104)의 출력(121)에 연결된 제 1 입력(120) 및 후속 레지스터(105)의 값 입력(123)에 연결된 출력(122)을 갖는다. 또한, 가산기(115)는 최종 레지스터(108)의 출력(125)과 일련의 레지스터의 제 1 레지스터(101)의 입력(126)간에 연결된 제 2 입력(124)을 갖는다. 클록 신호 라인(130)은 일련의 레지스터의 각 레지스터의 클록 입력에 연결되고, 클록 신호가 클록 신호 라인을 통해 전송될 때, 각 레지스터는 레지스터의 값 입력에서 수신되고 있는 값을 출력하기 시작한다. 예를 들어, 클록 신호 라인(130)은 레지스터(101)의 클록 입력(131)에 연결된다.
제어 라인(135)은 레지스터의 값들을 초기화하도록 각 레지스터(101-108)에 연결된 한 개 이상의 초기화 라인(136)을 포함한다. 예를 들어, 초기화 라인(136)은 레지스터(108)의 초기화 입력(137)에 연결된 것으로 도시된다. 초기화 라인은, 어떠한 초기 값이라도 필요할 때마다 어떠한 레지스터내로 기록될 수 있도록 메모리 값을 레지스터내로 기록할 수 있다. 이 경우, 레지스터의 초기 값들은 흔히 미리 결정되어 있으며 메모리내에 저장되어 있다. 다른 방법으로, 제어 라인은 일부 소정의 초기화 값이 특정한 레지스터의 하드웨어내에 내장되어 있다고 가정할 때 단순히 레지스터에 신호를 가할 수 있다. 그 레지스터가 D 플립플롭이며 초기화 라인이 1 로 초기화되는 모든 레지스터의 설정 입력에 연결되고 0 으로 초기화되는모든 레지스터의 리셋 입력에 연결된다면, 그리고 초기화 라인이 하이로 될 때, 레지스터들의 값들은 자신들이 초기 값으로 되어 있다고 가정한다. 특정한 프리미티브 다항식용 레지스터의 초기 값을 선택하는 방법은 공지되어 있으며 본 명세서에서 더 이상 상세히 설명하지 않는다.
도 1 에 도시된 갈루아 LFSR 는 출력(138)에서 PNS 용 비트값을 출력한다. 그러나, 수신기가 PNS 에서의 출력 값의 위치를 동일한 PNS 를 사용하는 송신기용 출력 값의 위치와 동기화하기 위해서 (또는 그 반대의 경우에서도 동기화하기 위해서), 오프셋 마스크는 PNS 의 이전의 출력 일부와 결합되어야 한다.
마스크(140)는 도 1 에 도시된 바와 같이 갈루아 LFSR(100)의 출력(138)에 연결된다. 이 마스크는 LFSR 로부터의 PNS 출력의 이전 8개 값들을 각각 저장하는 일련의 레지스터(141-148)를 포함한다. 레지스터(142-148)의 출력은 후속하는 레지스터(141-147) 각각의 입력에 연결된다. 예를 들어, 레지스터(146)의 입력(149)은 레지스터(147)의 출력(150)에 연결되고, 레지스터(146)의 출력(151)은 레지스터(145)의 입력(152)에 연결된다.
또한, 이 마스크는 일련의 가산기에서 이전의 각 가산기(161-166)의 출력에 연결된 후속하는 가산기(162-167) 각각의 제 1 입력을 갖는 일련의 모듈로-2 가산기(161-167)를 포함한다. 예를 들어, 가산기(165)의 입력(153)은 가산기(164)의 출력(154)에 연결되고 가산기(165)의 출력(155)은 가산기(166)의 입력(156)에 연결된다. 다수의 마스크 스위치(171-178)는 일련의 가산기의 제 1 가산기(161)의 제 1 입력(180)에 연결된 출력(179)을 갖는 제 1 마스크 스위치(171)를 포함한다. 또한,후속 마스크 스위치(172-178)는 일련의 가산기에서 가산기(161-167)의 제 2 입력 각각에 연결된 출력을 갖는다. 레지스터(141-148)의 각 출력은 스위치(171-178)의 각 입력에 연결된다.
각 레지스터의 값이 각 스위치를 통해 각 가산기(161-167)의 입력에 제공되는지 여부를 제어하는 개방 또는 폐쇄 위치에서 각 스위치(171-178)를 설정하기 위해, 제어 라인(135)의 마스크 값 라인(191-198)은 스위치(171-178)에 각각 연결된다. 예를 들어, 레지스터(146)의 출력(151)은 스위치(175)의 입력(182)에 연결되고 스위치(175)의 출력(183)은 가산기(165)의 입력(184)에 연결된다. 따라서, 스위치 라인(196)이 1 로 설정될 때, 레지스터(146)의 값은 가산기(164)의 출력(154)과 함께 가산된 모듈로-2 이며 그 결과는 출력(155)에서 출력되어 가산기(166)의 입력(156)으로 입력된다. 그렇지 않다면, 스위치 라인(183)이 0 으로 설정될 때, 가산기(164)의 출력(154)으로부터의 출력값은 가산기(165)를 통해 단순히 가산기(166)의 입력(156)으로 입력된다. 마지막으로, 가산기 시리즈에서 최종 모듈로-2 가산기(167)의 출력에 연결된 출력 단자(199)는 마스크된 PNS 의 값을 출력한다.
마이크로컨트롤러(200)는, 버스(204)에 의해 상호연결된, 프로세서(201), 클록(202), 및 메모리(203)를 포함한다. 전원(205)은 이 프로세서, 클록, 및 메모리를 동작시키도록 전력을 제공한다. 클록은 동작을 동기화하도록 프로세서와 메모리에 타이밍 신호를 제공한다. 마이크로컨트롤러의 메모리는, 레지스터(101-108)용 초기 값을 포함하는 데이터 모듈(206), 및 이러한 초기 값을 제어 라인(135)을 통해 레지스터(101-108)에 프로세서가 전송하는 것을 제어하는 프로그램 모듈(207)을 포함한다. 또한, 메모리는, 송신기 및 수신기의 마스크된 PNS 에 의해 제공되는 각 값들을 동기화하기 위해, 당해 기술에 공지된 방식으로 마스크 값을 계산하는 프로그램 모듈(208)을 포함한다.
공지되어 있는 마스크된 갈루아 LFSR 에서, LFSR 이 초기화된 후, LFSR 의 마스크는 정확한 PNS의 비트가 마스크의 모든 레지스터내로 로드될 때까지 무효 시퀀스를 출력한다. 이것은 송신기와 수신기간의 동기화동안 LFSR 를 상이한 초기 값으로 초기화하는 시스템에서 특히 문제가 된다.
상기한 인용문들은 본 명세서에 단지 참고로 포함된 것이다.
발명의 개요
본 발명에서, 마스크된 갈루아 선형 피드백 시프트 레지스터(LFSR)는 LFSR 의 초기화때 정확한 마스크된 의사잡음 시퀀스(PNS)를 즉시 출력할 수 있다. 이것은 갈루아 LFSR 의 마스크 스위치를 네트워크 조합을 통해 LFSR 의 레지스터와 상호연결함으로써 달성된다. 또한, 본 발명은, 갈루아 LFSR 이 구현하는 특정한 프리미티브 다항식에 의존하는 LFSR 에만 의존하는 레지스터를 스위치와 상호연결하는 법을 결정하는 간단한 방법을 제공한다.
당업자는, 본 발명 및 본 발명의 추가 목적과 이점을, 첨부된 청구범위의 특징을 나타내는 도면을 참조한 바람직한 실시예의 설명에 의해 인식할 수 있다.
본 발명은, 데이터를 인코딩 및 디코딩하기 위해 의사잡음 시퀀스를 가하는 CDMA-2000, UMTS, IS-95 표준 및 유사한 셀룰러 전화 시스템을 구현하는 직접 시퀀스 스펙트럼 확산 통신 시스템의 분야에 관한 것이다.
도 1 은 이전에 마스크된 갈루아 선형 피드백 시프트 레지스터(LFSR)의 전형적인 특징을 도시한다.
도 2 는 본 발명의 LFSR 를 도시한다.
도 3 은 도 2 의 LFSR를 사용하는 송신기를 도시한다.
도 4 는 도 2 의 LFSR를 사용하는 수신기를 도시한다.
도면에서, 전체 도에서 유사한 구성요소는 설명을 간략히 하기 위해 동일한 부호를 갖는다.
도 2 는 본 발명의 마스크된 갈루아 선형 피드백 시프트 레지스터(LFSR; 220)를 도시한다. 레지스터(101-108) 및 가산기(115-117)를 포함하는 LFSR 의 동작 및 구성요소는 상기한 도 1 과 동일하다. 또한, 이 마스크에서, 일련의 가산기(161-167) 및 일련의 가산기의 각 입력에 연결된 스위치(171-178)는 도 1 과 동일하다.
도 2 의 마스크된 LFSR 에서, 각 네트워크는 한 개 이상의 레지스터(101-108)의 출력 및 각 마스크 스위치(171-178)의 입력간에 연결된다. 네트워크는, 레지스터(125, 101, 102, 103, 104)의 출력과 각 마스크 스위치 (171, 172, 173, 174, 175)의 입력간에 일 대 일 연결부(one-to-one connections)(221, 222, 223, 224, 225)를 포함한다. 네트워크는, 레지스터(101, 105)의 출력과 모듈로-2가산기(231)의 입력간의 연결부(229, 226), 및 모듈로-2 가산기(231)의 출력과 마스크 스위치(165)의 입력간의 연결부(25)를 포함한다. 네트워크는, 레지스터(101, 102, 106)의 출력과 모듈로-2 가산기(232)의 입력간의 연결부(230, 231, 237), 및 모듈로-2 가산기(232)의 출력과 마스크 스위치(166)의 입력간의 연결부(236)를 포함한다. 또한, 네트워크는, 레지스터(101, 102, 103, 17)의 출력과 모듈로-2 가산기(233)의 입력간의 연결부(232, 233, 234), 및 모듈로-2 가산기(233)의 출력과 마스크 스위치(167)의 입력간의 연결부(237)를 포함한다.
레지스터와 스위치간의 네트워크 구성은 갈루아 LFSR 구성으로부터 직접 결정될 수 있다. 이 경우, 갈루아 LFSR 는 제 4, 제 5, 제 6 레지스터의 출력에 연결된 가산기를 갖기 때문에, 연결부는 레지스터의 출력으로부터 레지스터(4, 5, 6)를 거쳐 스위치로 확장되어야 하며, 여기서 확장될 수 있다. 연결부(229, 231, 232)만이 4개의 레지스터를 가로 질러 레지스터 출력으로부터 각 스위치로 확장될 수 있다. 연결부(230, 233)만이 5개의 레지스터를 가로 질러 각 스위치로 확장될 수 있다. 연결부(232)만이 6개의 레지스터를 가로 질러 스위치로 확장될 수 있다. 바람직하게, 연결부 수는, 제 1 항을 제외하고, 더 낮은 차수의 몇 개의 항들만을 갖는 프리미티브 다항식을 선택함으로써 최소화된다. 즉, 다항식이 D7항을 가졌다면, 가산기는 레지스터(101, 102) 간에 삽입되었을 것이며 연결부는 1개의 레지스터를 가로 질러 연장하여 제공되었을 것이고, 또한 제공될 수 있고, 이에 따라 스위치(173, 174, 175)용 가산기가 필요했을 것이며 레지스터(101, 102, 103, 104,105, 106)로부터 각각 스위치(173, 174, 175, 176, 177, 178)용 가산기로의 6개의 추가 연결부가 필요했을 것이다.
도 3 은 도 2 의 마스크된 갈루아 LFSR(220)를 이용하는 본 발명의 송신기(300)를 도시한다. 마이크로컨트롤러(200)는 도 2 와 관련하여 상기한 바와 같이 클록, 레지스터 초기화, 및 마스크 신호를 마스크된 갈루아 LFSR(220)에 제공하도록 연결된다. 정보 신호는 입력(301)을 통해 이 정보를 연속 비트 스트림으로 변환하는 코더(302)내로 수신된다. 예를 들어, 이 코더는 아날로그 보이스 입력을 비트 스트림으로 변환할 수 있다. 그 입력을 통해 수신된 정보가 이미 연속 비트 스트림이라면, 코더는 필요하지 않을 수 있다. 비트 스트림은, 확산 정보 신호를 제공하기 위해, 본 발명의 마스크된 갈루아 LFSR(220)의 PNS 출력에 의존하는 확산기(303)에 의해 확산된다. 송신기 장치(304)는 확산 정보 신호를 매체(205)내로 전송한다. 송신기는, 예를 들어, 공중을 통해 확산 정보 신호를 방송하기 위한 안테나에 연결된 변조기, 또는 컴퓨터 매체 상에 확산 정보 신호를 기록하기 위한 매체 드라이브의 기록 헤드에 연결된 채널 인코더, 또는 광섬유나 다른 유사한 정보 전송 시스템을 통해 전송하도록 연결된 레이저일 수 있다.
도 4 는 도 3 의 송신기에 의해 발생하는 확산 정보 신호를 수신하고 송신기내로 원래 입력된 그 정보 신호를 재생하기 위한 수신기(320)를 도시한다. 수신 장치(321)는 매체(305)로부터 확산 정보 신호를 수신한다. 이 수신기의 특성은 상기한 바와 같이 매체에 의존한다. 역확산기(322)는 상기한 코딩된 비트 스트림을 제공하기 위해 확산 정보를 역확산한다. 디코더(323)는 송신기(300)에 의해 원래 수신된 정보 신호를 재생하기 위해 코딩된 비트 스트림을 디코딩한다. 코더가 필요하지 않다면, 상황에 따라 디코더도 필요하지 않을 수 있다. PNS 발생기(220)는 도 3 의 PNS 발생기(220)와 동일하며 바람직하게는 도 2 의 마스크된 갈루아 LFSR(220)이다. PNS 발생기(220)에서, 의사잡음 시퀀스(PNS)의 출력값은, 정보 신호를 확산하고 역확산하는데 동일한 값이 사용될 수 있도록, PNS 시퀀스에서 상이한 위치에 대응하는 출력값을 제공하기 위해 본 발명의 마스크에 의해 수정되었다.
본 발명은, 당업자가 본 발명을 실시 및 이용할 수 있도록 그리고 본 발명을 실시하는데 고려되는 최상의 모드를 설명하도록, 특정의 바람직한 실시예들을 참조하여 기술되었다. 당업자는 본 발명의 사상으로부터 벗어나지 않고 이러한 실시예들을 수정하거나 추가할 수 있고 또는 다른 실시예들을 제공할 수 있다.
본 발명의 실시예의 시스템에서, 출력 수단은 레지스터, D 플립플롭, 및 워드 메모리로부터 선택된 메모리에 처리된 값을 저장한다.
본 발명의 실시예의 시스템에서, 역 처리(reverse processing)는 단일 동작으로 즉시 수행된다.
본 발명의 실시예의 시스템에서, 이전 출력은 새로운 출력으로서 동시에 제공된다.
본 발명의 실시예의 시프트 레지스터에서, 초기화 수단(135)은, 설정 또는 리셋 라인을 D 플립플롭으로 선택적으로 연결하고, 초기값을 어떤 계산된 값으로설정하기 위해 각 레지스터에 데이터 라인을 제공하는, 소정의 초기값을 갖는 레지스터로부터 선택된다.
본 발명의 실시예의 시프트 레지스터에서, 모듈로-2 가산기(160-167)는 XOR 게이트이다.
본 발명의 실시예의 시프트 레지스터에서, 레지스터는 D 플립플롭이다.
본 발명의 실시예의 시프트 레지스터에서, 프리미티브 다항식의 계수는, 어느 쌍의 레지스터가 레지스터간에 모듈로-2 가산기, 및 이 레지스터와 마스크 스위치간에 연결 네트워크를 갖는지를 결정한다.
본 발명의 실시예의 시프트 레지스터에서, 프리미티브 다항식의 계수는 레지스터의 초기값을 결정한다.
본 발명의 실시예의 송신기에서, 매체는, 송신기의 매체 드라이브에서의 컴퓨터 매체, 송신기에 연결된 대역 네트워크, 및 전파가 이동하는 개방 공간을 갖는 안테나로부터 선택된다.
본 발명의 실시예의 송신기에서, 마이크로컨트롤러는, 버스(204)에 의해 상호연결된, 프로세서(201), 메모리(203), 및 클록(202)을 포함한다.
따라서, 본 발명의 범위는 다음의 청구범위에 의해서만 제한된다.

Claims (10)

  1. 복수의 이전 출력에 의존하는 출력을 갖는 재귀 시스템(a recursive system)으로서,
    상기 이전 출력과 상이하게 처리된 값을 얻기 위해 이전 출력을 처리하고, 상기 처리된 값을 저장하며, 상기 처리되어 저장된 값에 기초하여 새로운 출력을 결정하며, 상기 새로운 출력을 제공하는 출력 수단(101-138); 및
    상기 이전 출력을 얻기 위해 상기 처리되어 저장된 값을 역 처리(reverse processing)하고, 상기 이전 출력을 제공하는 역 수단(reverse means)(221-237)을 포함하는 재귀 시스템.
  2. 제 1 항에 있어서,
    상이한 제 2 출력을 얻기 위해 상기 역 수단에 의해 상기 이전 출력을 처리하는 수단(161-198)을 더 포함하는 재귀 시스템.
  3. 제 1 항에 있어서,
    적어도 시스템 시동때 상기 저장된 값을 초기화하는 수단(206, 207, 135)을 더 포함하는 재귀 시스템.
  4. 제 1 항에 있어서,
    상기 초기화 수단은, 전원에 부착되고 버스(204)에 의해 상호연결된, 프로세서(201), 메모리(203), 및 클록(202)을 갖는 마이크로컴퓨터(200)를 포함하고,
    상기 메모리는 상기 저장된 값을 초기화하기 위한 컴퓨터 프로그램(207)을 포함하는 재귀 시스템.
  5. 제 1 항에 있어서,
    상기 결정된 새로운 출력은 상기 처리된 값뿐만 아니라 이전 출력에 기초하는 재귀 시스템.
  6. 제 1 항에 있어서,
    상기 출력 수단은, 더 처리된 값을 얻기 위해 이전 출력에 따라 상기 처리된 값을 더 처리하고, 상기 더 처리된 값을 저장하며,
    상기 새로운 출력은 상기 더 처리된 값에 의존하며,
    상기 역 처리는 상기 이전 출력을 얻기 위해 상기 처리된 값 및 더 처리된 값을 역 처리하는 것을 포함하는 재귀 시스템.
  7. 최종 레지스터(108)의 출력이 제 1 레지스터(101)의 입력에 연결되며, 이전 레지스터의 출력에 연결된 각 후속 레지스터의 값 입력을 갖는 회로 루프내의 일련의 이진 레지스터(101-108);
    일련의 레지스터의 인접하는 레지스터의 각 쌍간에 삽입되며, 이전의 각 레지스터의 출력에 연결된 제 1 입력과 후속의 각 레지스터의 값 입력에 연결된 출력을 각각 갖고, 상기 일련의 레지스터의 최종 레지스터(108)의 출력에 연결된 제 2 입력을 각각 갖는, 한 개 이상의 모듈로-2 가산기(115-117);
    상기 일련의 레지스터의 각 레지스터(101-108)의 클록 입력에 연결되어, 클록 신호가 클록 신호 라인을 통해 전송될 때, 각 레지스터가 상기 레지스터의 값 입력에서 수신되고 있는 값을 출력하기 시작하고 그 다음 클록 신호때까지 상기 입력 값에서의 어떠한 후속 변경에 상관없이 값을 계속 출력하도록 하는 상기 클록 신호 라인(130);
    적어도 갈루아 선형 피드백 시프트 레지스터(Galois linear feedback shift register)의 개시때 초기값을 제공하기 위해 각 레지스터의 값을 초기화하는 수단(135);
    일련의 가산기에서 이전 가산기의 출력에 연결된 상기 일련의 가산기의 각 후속 가산기의 제 1 입력을 갖는 상기 일련의 모듈로-2 가산기(160-167);
    상기 일련의 가산기중 제 1 가산기의 제 1 입력에 연결된 출력을 갖는 제 1 마스크 스위치(179), 및 상기 일련의 가산기에서 가산기의 각 제 2 입력에 연결된후속 마스크 스위치를 포함하는 다수의 마스크 스위치(171-178);
    선택되는 마스크 값에 따라 상기 마스크 스위치의 값이 설정되기 위한 각 마스크 스위치용 각 마스크 값 입력 라인(191-198);
    상기 레지스터의 입력 또는 출력과 각 마스크 스위치의 입력간의 연결부, 다수의 레지스터의 입력 또는 출력과 모듈로-2 가산기의 입력간의 연결부, 및 상기 가산기의 출력과 상기 각 마스크 스위치간의 연결부로부터 각각 선택되는, 상기 레지스터(101-108)의 입력 또는 출력과 각 마스크 스위치(191-198)간의 연결 네트워크(221-237); 및
    상기 일련의 가산기중 최종 모듈로-2 가산기(167)에 연결되는 출력 단자(199)를 포함하는, 마스크된 갈루아 선형 피드백 시프트 레지스터.
  8. 정보 신호용 입력(301);
    전원(205);
    상기 전원에 연결된 마이크로컨트롤러(200);
    최종 레지스터(108)의 출력이 일련의 레지스터의 제 1 레지스터(101)의 입력에 연결되며, 이전 레지스터의 출력에 연결된 각 후속 레지스터의 값 입력을 갖는 회로 루프내의 상기 일련의 이진 레지스터(101-108);
    일련의 레지스터의 인접하는 레지스터의 각 쌍간에 삽입되며, 이전 레지스터의 출력에 연결된 제 1 입력과 후속의 각 레지스터의 값 입력에 연결된 출력을 각각 갖고, 상기 일련의 레지스터의 최종 레지스터의 출력에 연결된 제 2 입력을 각각 갖는, 한 개 이상의 모듈로-2 가산기(115-117);
    상기 일련의 레지스터의 각 레지스터(101-108)의 클록 입력에 연결되어, 클록 신호가 클록 신호 라인을 통해 전송될 때, 각 레지스터가 상기 레지스터의 값 입력에서 수신되고 있는 값을 출력하기 시작하고 그 다음 클록 신호때까지 상기 입력 값에서의 어떠한 후속 변경에 상관없이 값을 계속 출력하도록 하는 상기 클록 신호 라인(130);
    갈루아 선형 피드백 시프트 레지스터의 개시때 초기값을 제공하기 위해 각 레지스터의 값을 초기화하는 수단(135);
    일련의 가산기에서 이전 가산기의 출력에 연결된 상기 일련의 가산기의 각 후속 가산기의 제 1 입력을 갖는 상기 일련의 모듈로-2 가산기(160-167);
    상기 일련의 가산기중 제 1 가산기의 제 1 입력에 연결된 출력을 갖는 제 1 마스크 스위치(179), 및 상기 일련의 가산기에서 가산기의 각 제 2 입력에 연결된 후속 마스크 스위치를 포함하는 다수의 마스크 스위치(171-178);
    상기 마이크로컨트롤러에 의해 자동적으로 선택되는 마스크 값에 따라 상기 마스크 스위치의 값이 설정되기 위한 각 마스크 스위치용 각 마스크 값 입력 라인(191-198);
    상기 레지스터의 입력 또는 출력과 각 마스크 스위치의 입력간의 연결부, 다수의 레지스터의 입력 또는 출력과 모듈로-2 가산기의 각 입력간의 연결부, 및 상기 가산기의 출력과 상기 각 마스크 스위치간의 연결부로부터 각각 선택되는, 상기레지스터(101-108)의 입력 또는 출력과 각 마스크 스위치(191-198)간의 연결 네트워크(121-137);
    상기 일련의 가산기중 최종 모듈로-2 가산기의 출력에 따라 상기 정보 신호를 확산하기 위한 확산기(303); 및
    상기 확산 정보 신호를 매체(305)내로 전송하기 위한 송신기 장치(304)를 포함하는 송신기.
  9. 매체(305)로부터 확산 정보 신호를 수신하기 위한 수신기 수단(321);
    전원(205);
    상기 전원에 연결된 마이크로컨트롤러(200);
    최종 레지스터(108)의 출력이 일련의 레지스터의 제 1 레지스터(101)의 입력에 연결되며, 이전 레지스터의 출력에 연결된 각 후속 레지스터의 값 입력을 갖는 회로 루프내의 상기 일련의 이진 레지스터(101-108);
    일련의 레지스터의 인접하는 레지스터의 각 쌍간에 삽입되며, 이전의 각 레지스터의 출력에 연결된 제 1 입력과 후속의 각 레지스터의 값 입력에 연결된 출력을 각각 갖고, 상기 일련의 레지스터의 최종 레지스터(108)의 출력에 연결된 제 2 입력을 각각 갖는, 한 개 이상의 모듈로-2 가산기(115-117);
    상기 일련의 레지스터의 각 레지스터(101-108)의 클록 입력에 연결되어, 클록 신호가 클록 신호 라인을 통해 전송될 때, 각 레지스터가 상기 레지스터의 값입력에서 수신되고 있는 값을 출력하기 시작하고 그 다음 클록 신호때까지 상기 입력 값에서의 어떠한 후속 변경에 상관없이 값을 계속 출력하도록 하는 상기 클록 신호 라인(130);
    갈루아 선형 피드백 시프트 레지스터의 개시때 초기값을 제공하기 위해 각 레지스터의 값을 초기화하는 수단(135);
    일련의 가산기에서 이전 가산기의 출력에 연결된 상기 일련의 가산기의 각 후속 가산기의 제 1 입력을 갖는 상기 일련의 모듈로-2 가산기(160-167);
    상기 일련의 가산기중 제 1 가산기의 제 1 입력에 연결된 출력을 갖는 제 1 마스크 스위치(179), 및 상기 일련의 가산기에서 가산기의 각 제 2 입력에 연결된 후속 마스크 스위치를 포함하는 다수의 마스크 스위치(171-178);
    상기 마이크로컨트롤러에 의해 자동적으로 선택되는 마스크 값에 따라 상기 마스크 스위치의 값이 설정되기 위한 각 마스크 스위치용 각 마스크 값 입력 라인(191-198);
    상기 레지스터의 입력 또는 출력과 각 마스크 스위치의 입력간의 연결부, 다수의 레지스터의 입력 또는 출력과 모듈로-2 가산기의 각 입력간의 연결부, 및 상기 가산기의 출력과 상기 각 마스크 스위치간의 연결부로부터 각각 선택되는, 상기 레지스터(101-108)의 입력 또는 출력과 각 마스크 스위치(191-198)간의 연결 네트워크(121-137);
    복구된 정보 신호를 생성하기 위해 상기 일련의 가산기중 최종 모듈로-2 가산기의 출력에 따라 상기 확산 정보 신호를 역확산하기 위한 역확산기(322); 및
    상기 복구된 정보 신호용 출력(324)을 포함하는 수신기.
  10. 복수의 이전 출력에 의존하는 출력을 갖는 재귀 시스템을 동작하는 방법으로서,
    처리된 값을 얻기 위해 복수의 이전 출력을 처리하는 단계;
    상기 처리된 값을 저장하는 단계;
    상기 처리된 값에 의존하는 새로운 출력을 결정하는 단계; 및
    상기 이전 출력을 얻기 위해 역 처리하는 단계를 포함하는 방법.
KR1020017010999A 1999-12-29 2000-12-22 마스크된 갈루아 선형 피드백 시프트 레지스터, 송신기 및 수신기 KR100810785B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/474,303 US6647051B1 (en) 1999-12-29 1999-12-29 Zero delay mask for galois LFSR
US09/474,303 1999-12-29

Publications (2)

Publication Number Publication Date
KR20010102427A true KR20010102427A (ko) 2001-11-15
KR100810785B1 KR100810785B1 (ko) 2008-03-06

Family

ID=23882947

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020017010999A KR100810785B1 (ko) 1999-12-29 2000-12-22 마스크된 갈루아 선형 피드백 시프트 레지스터, 송신기 및 수신기

Country Status (7)

Country Link
US (1) US6647051B1 (ko)
EP (1) EP1285500B1 (ko)
JP (1) JP4635213B2 (ko)
KR (1) KR100810785B1 (ko)
CN (1) CN1223104C (ko)
DE (1) DE60040243D1 (ko)
WO (1) WO2001048936A2 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2379140B (en) * 2001-08-22 2004-11-10 Ubinetics Ltd Code generation
KR100664497B1 (ko) 2004-12-07 2007-01-04 국방과학연구소 시각정보 적응형 주파수 도약 시퀀스 생성기
US7860145B2 (en) 2006-05-03 2010-12-28 Navcom Technology, Inc. Adaptive code generator for satellite navigation receivers
KR100991957B1 (ko) * 2009-01-20 2010-11-04 주식회사 팬택 광대역 무선통신시스템에서의 스크램블링 코드 생성 장치 및 그 방법
CN102543182B (zh) * 2010-12-14 2014-12-31 炬力集成电路设计有限公司 随机化电路、存储器控制单元、存储器、通信系统及方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9010723D0 (en) 1990-05-12 1990-07-04 Storno As Reliability test of results from threshold decoder in linear feedback sequence detector
US5163070A (en) 1990-12-07 1992-11-10 Datatape Incorporated Digital data synchronizer
US5373291A (en) 1992-01-15 1994-12-13 Texas Instruments Incorporated Decoder circuits
US5226082A (en) 1992-07-02 1993-07-06 At&T Bell Laboratories Variable length decoder
US5574673A (en) 1993-11-29 1996-11-12 Board Of Regents, The University Of Texas System Parallel architecture for generating pseudo-random sequences
US5631913A (en) * 1994-02-09 1997-05-20 Matsushita Electric Industrial Co., Ltd. Test circuit and test method of integrated semiconductor device
US5528607A (en) * 1995-02-02 1996-06-18 Quantum Corporation Method and apparatus for protecting data from mis-synchronization errors
EP0770289B1 (en) 1995-05-12 2002-11-27 Koninklijke Philips Electronics N.V. A direct-sequence spread spectrum communication system, a primary radio station, and a secondary radio station
US5754603A (en) 1995-08-03 1998-05-19 Northern Telecom Limited Pseudo random number sequence synchronization in communications systems
DE69601946T2 (de) 1995-08-03 1999-08-05 Northern Telecom Ltd SYNCHRONISATION ZU EINER PSEUDOZUFALLSZAHLENFOLGE MIT VORZEICHENMEHRDEUTIGKEIT IN EINEM NACHRICHTENüBERTRAGUNGSSYSTEM
KR100214593B1 (ko) 1996-03-15 1999-08-02 구자홍 캐스케이드 구조를 이용한 런랭스 코드의 코드워드 검출 방법 및 장치
JP3022439B2 (ja) * 1997-09-24 2000-03-21 日本電気株式会社 擬似乱数発生方法および装置
US5987056A (en) * 1997-11-13 1999-11-16 Lsi Logic Corporation PN sequence hopping method and system
US6038577A (en) 1998-01-09 2000-03-14 Dspc Israel Ltd. Efficient way to produce a delayed version of a maximum length sequence using a division circuit
US5926070A (en) 1998-03-04 1999-07-20 Texas Instruments Incorporated Efficient offset mask generator for pseudo-noise sequence generator
KR20010012192A (ko) 1998-03-05 2001-02-15 요트.게.아. 롤페즈 유사-랜덤 잡음 생성기를 위한 마스크 생성 다항식
JPH11340799A (ja) * 1998-05-28 1999-12-10 Oki Electric Ind Co Ltd Ｍ系列発生回路、ｍ系列の発生方法及びｐｎ系列発生回路
JP3238128B2 (ja) * 1998-06-02 2001-12-10 松下電器産業株式会社 リードソロモン符号化装置および方法
US6061417A (en) * 1998-12-03 2000-05-09 Xilinx, Inc. Programmable shift register
US6636553B1 (en) * 1998-12-29 2003-10-21 Texas Instruments Incorporated Pseudorandom noise generator for WCDMA
US6353842B1 (en) * 1999-11-23 2002-03-05 Janusz Rajski Method for synthesizing linear finite state machines

Also Published As

Publication number Publication date
EP1285500A2 (en) 2003-02-26
US6647051B1 (en) 2003-11-11
WO2001048936A2 (en) 2001-07-05
CN1451206A (zh) 2003-10-22
JP2003527796A (ja) 2003-09-16
EP1285500B1 (en) 2008-09-10
WO2001048936A3 (en) 2002-11-14
KR100810785B1 (ko) 2008-03-06
DE60040243D1 (de) 2008-10-23
JP4635213B2 (ja) 2011-02-23
CN1223104C (zh) 2005-10-12

Similar Documents

Publication Publication Date Title
CA2305264C (en) Method and apparatus for generating a stream cipher
US6667708B2 (en) Method and system for a programmable code generator
US6496474B1 (en) Spread encoding device and method
US6816876B2 (en) Apparatus and method for modifying an M-sequence with arbitrary phase shift
US5436941A (en) Spread spectrum spectral density techniques
CA2277747A1 (en) A method and an arrangement for despreading a coded sequence in a communication system
KR100810785B1 (ko) 마스크된 갈루아 선형 피드백 시프트 레지스터, 송신기 및 수신기
US6647054B1 (en) Multiple mask arrangement for jumping in pseudo-noise sequences
KR100470010B1 (ko) 상이한 인코딩 레이트들을 사용하는 셀루러 시스템간의 소프트 핸드오프 방법 및 장치
RU2200366C2 (ru) Устройство для генерирования маски квазиортогонального кода в системе мобильной связи
US7120186B2 (en) Methods and apparatus for use in generating data sequences for spread spectrum communications
JP2000354032A (ja) 様々な長さおよび位置の挿入を行った疑似雑音系列
JP2003163580A (ja) 符号発生器
JPH11136101A (ja) 符号系列生成器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20130201

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140203

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150213

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160201

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170213

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee