JP4635213B2

JP4635213B2 - ガロアｌｆｓｒ用ゼロ遅延マスク

Info

Publication number: JP4635213B2
Application number: JP2001548538A
Authority: JP
Inventors: ダニエル、ジェイ．グリーンホー
Original assignee: エスティー‐エリクソン、ソシエテ、アノニム
Priority date: 1999-12-29
Filing date: 2000-12-22
Publication date: 2011-02-23
Anticipated expiration: 2020-12-22
Also published as: WO2001048936A2; JP2003527796A; CN1223104C; EP1285500B1; KR100810785B1; CN1451206A; EP1285500A2; DE60040243D1; US6647051B1; KR20010102427A; WO2001048936A3

Description

【０００１】
【発明の属する技術分野】
この発明は、データを符号化したり復号化したりするための疑似雑音シーケンスを用いる、例えばＣＤＭＡ−２０００、ＵＭＴＳ、ＩＳ−９５標準やこれと同様のセルラ電話システムなどを実現するための、直接シーケンススペクトラム拡散通信システムに関する。
【０００２】
【発明の背景】
スペクトラム拡散通信システムは、増加された用途と、双方向の空中の通信とを見出している。丁度ＡＭおよびＦＭシステムが情報を運ぶために正弦波信号を用いているように、スペクトラム拡散システムは、情報を運ぶために雑音のような信号を用いている。送信機においては、デジタルデータストリームが、媒体を介してデータを送信するために、疑似雑音シーケンス（ＰＮＳ）を用いて信号のスペクトルを拡散するために符号化される。受信機では、データが媒体から復元されて、その後、同じＰＮＳを用いて信号のスペクトルを逆拡散し、最初のデジタルデータストリームを再生するために復号化されている。
【０００３】
ＰＮＳは、有限のパターンを伴うビットのストリームであるが、これはランダムなビットストリームであるように見える。ＰＮＳを生成する共通の装置は線形フィードバックシフトレジスタ（ＬＦＳＲ-linear feedback shift register-）である。ＬＦＳＲの２つの普通のタイプは、フィボナッチ（Fibonacci）ＬＦＳＲとガロア（Galois）ＬＦＳＲである。両方のタイプとも、ループを介してビットがシフトされるビットレジスタとモジュロ２加算器を含む閉鎖されたループ回路を含んでいる。加算器はループの一部分である１つの入力と、ループの他の部分に接続された他の入力とを有し、それらがループを介してシフトされるように、ビットをランダム化するための複数のループを形成している。
【０００４】
何れかのＬＦＳＲ用のＰＮＳの値は、大きな数のビットの後に繰り返されると共に、制限された量のハードウェアを使用することを繰り返すことなく、最長可能シーケンスを有するＰＮＳを提供することが望まれている。これは、ＬＦＳＲの加算器とレジスタとの構成と、この技術分野で公知の方法でのレジスタの初期値とを選択することにより実現されている。ＬＦＳＲに含まれているｍ個のレジスタの所定の数のために、ＰＮＳの最長可能非反復部分は、２^ｍ−１ビットまでの長さに等しくなる。
【０００５】
同じＰＮＳを用いることに加えて、送信機と受信機はそれぞれ拡散および逆拡散するためのＰＮＳ内の同じ位置からの値を用いなければならない。ＰＳＮ内の同一の位置での値を両者が用いるため送信機と受信機を同期させるために、オフセットマスク値が計算されて、この技術分野で公知の方法によりＰＮＳ内の異なるシフトされた位置の値を生成するために（送信機または受信機内の）ＰＮＳの連続する位置の出力値と前記オフセットマスク値とが結合されている。
【０００６】
この技術分野の熟練者たちは、以下の引用例に向けられている。シーデンバーグ（Siedenburg）に付与された合衆国特許第５，８７８，０７６号は、直接シーケンススペクトラム拡散通信システムを説明している。トーマス（Thomas）に付与された合衆国特許第５，７５４，６０３号は、ＰＮＳの同期について説明している。バロン（Barron）に付与された合衆国特許第５，９２６，０７０号は、オフセットマスクの生成を説明している。石田（Ishida）によるヨーロッパ特許出願第０６６０５４１号は、送信機と受信機のＰＮＳ位置を同期させる方法を説明している。メドロック（Medlock）によるＰＣＴ特許出願の国際公開ＷＯ９９／４５６７０号は、ＬＦＳＲ用のマスクを説明している。
【０００７】
図１は、オフセットマスクを有するガロアＬＦＳＲの選択された部分を説明している。ＬＦＳＲ１００は、ループ回路内で直列に接続された多数のバイナリレジスタ１０１−１０８を備えている。バイナリレジスタは、Ｄ型フリップフロップでも、または他の公知のビットレジスタ装置でも良い。一例として、レジスタ１０２を用いると、各々のレジスタ１０２は前段のレジスタ１０１の出力１１１に接続された値を持つ入力１１０を有し、各々のレジスタ１０２は後段のレジスタ１０３の値のある入力１１３に接続された出力１１２を有している。
【０００８】
ＬＦＳＲ１００はまた、ループ回路内で接続された１つまたはそれ以上のモジュロ２加算器１１５−１１７を含んでいる。各々の加算器は、レジスタ列の異なるペアの連続するレジスタ１０１−１０８の間に挿入されている。加算器がその間に挿入されたレジスタのペアの選択は原始多項式の選択により決まっている。原始多項式は、素数の概念と同様のものである。原始多項式は、何れかのより簡単な多項式により分割されることができる多項式である。図１に示されたＬＦＳＲの特別な例では、原始２値多項式は、Ｄ^８＋Ｄ^４＋Ｄ^３＋Ｄ^２＋１である。このＤ^８は、ＬＦＳＲに対して８つのレジスタを有することを要求しており、Ｄ^２，Ｄ^３およびＤ^４の項は、図示されているように、レジスタのペアにおける最後から２番目のペアの間、最後から３番目のペアの間および最後から４番目のペアの間にそれぞれ挿入された加算器を要求している。素数のような原始多項式は、この技術分野においては良く知られている。
【０００９】
挿入された加算器１１５−１１７はそれぞれ、２つの入力と１つの出力を有しており、ＸＯＲ（排他的論理和）ゲートとして簡単に実施されていても良い。一例として、加算器１１５は、前段のレジスタ１０４の出力１２１に接続された第１の入力１２０と、後段のレジスタ１０５の値を持つ入力１２３に接続された出力１２２を有している。さらに、加算器１１５は、最終段のレジスタ１０８の出力１２５と、連続するレジスタの最初のレジスタ１０１の入力１２６との間に接続された第２の入力１２４を有している。クロック信号線１３０は、連続するレジスタのうちの各々のレジスタのクロック入力に接続されており、クロック信号がこのクロック信号線を介して送信されたときに、各レジスタは、そのときにそれレジスタの値を持つ入力で受信されている値を出力し始める。例えばクロック信号線１３０は、レジスタ１０１のクロック入力１３１に接続されている。
【００１０】
制御線１３５は、レジスタの値を初期化するためにレジスタ１０１−１０８のそれぞれに接続された、少なくとも１つの初期化線１３６を含んでいる。例えば初期化線１３６は、レジスタ１０８の初期化入力１３７に接続されるように示されている。この初期化線は、レジスタにメモり値を書き込むようにしても良いので、何れかの初期値を所望の何れかのレジスタに書き込むことができる。もう１つの方法として、制御線は、個々のレジスタのハードウェア内に設定された幾つかの所定の初期値を仮定するために、レジスタに簡単に信号を送るようにしても良い。もしもこのレジスタがＤ型フリップフロップであるならば、初期化線は、“１（ｏｎｅ）”に初期化されるべき全てのレジスタのセット入力に接続されると共に、“０（ｚｅｒｏ）”に初期化されるべき全てのレジスタのリセット入力に接続されており、初期化線がハイになるときに、レジスタの値はそれらの個別の初期値であると仮定している。個別の原始多項式のためのレジスタの初期値を選択する方法は公知のものであり、更なる議論はここでは求められていない。
【００１１】
図１に示されたガロアＬＦＳＲは、ＰＮＳに関するビット値を出力１３８から出力している。しかしながら、受信機にＰＮＳににおける出力値の位置を同一のＰＮＳを用いる送信機のための出力値の位置に同期させる（その逆の場合もまた同様である）ために、オフセットマスク値がＰＮＳの以前に出力されていた箇所に結合させられるべきである。
【００１２】
マスク１４０は、図１に示されたようなガロアＬＦＳＲ１００の出力１３８に接続されている。このマスクは、ＬＦＳＲからのＰＮＳ出力の前段の８ビットをそれぞれ記憶する一連のレジスタ１４１−１４８を含んでいる。レジスタ１４２−１４８の出力は、それぞれのレジスタに続くレジスタ１４１−１４７の入力に接続されている。例えば、レジスタ１４６の入力１４９は、レジスタ１４７の出力１５０に接続されており、レジスタ１４６の出力１５１は、レジスタ１４５の入力１５２に接続されている。
【００１３】
マスクはさらに、一連のモジュロ２加算器１６１−１６７を含んでおり、連続する加算器１６２−１６７のそれぞれの第１の入力は加算器シリーズの個々の前段の加算器１６１−１６６のそれぞれの出力に接続されている。例えば、加算器１６５の入力１５３は、加算器１６４の出力１５４に接続されており、この加算器１６５の出力１５５は、加算器１６６の入力１５６に接続されている。多くのマスクスイッチ１７１−１７８は、前記加算器シリーズの第１の加算器１６１の第１の入力１８０に接続された出力１７９を有する第１のマスクスイッチ１７１を含んでいる。さらに、それに続くマスクスイッチ１７２−１７８は、前記加算器シリーズにおける加算器１６１−１６７のそれぞれの第２の入力に接続された出力を有している。それぞれのレジスタ１４１−１４８の出力は、個々のスイッチ１７１−１７８の入力にそれぞれ接続されている。
【００１４】
制御線１３５のマスク値線１９１−１９８は、スイッチ１７１−１７８にそれぞれ接続されており、これは、個々のレジスタの値が個々のスイッチを介して加算器１６１−１６７の個々の加算器の入力へと供給されているか否かを制御する開放されたまたは閉鎖された位置に個々のスイッチ１７１−１７８をそれぞれセットするために接続されているものである。例えば、レジスタ１４６の出力１５１は、スイッチ１７５の入力１８２に接続されており、このスイッチ１７５の出力１８３は、加算器１６５の入力１８４に接続されている。したがって、スイッチ線１９６が“１”に設定されたときに、レジスタ１４６の値はその後、加算器１６４の出力１５４の出力値に加算されてモジュロ２となると共に、その結果は出力１５５から加算器１６６の入力１５６へと出力される。そうでなければ、スイッチ線１８３が“０”に設定されたときに、加算器１６４の出力１５４からの値はその後、加算器１６５を単純に通過して加算器１６６の入力１５６に供給されている。最後に、加算器シリーズの最終段のモジュロ２加算器１６７の出力に接続されている出力端子１９９は、マスクされたＰＮＳの値を出力している。
【００１５】
マイクロコントローラ２００は、プロセッサ２０１と、クロック２０２と、メモリ２０３とを含んでおり、これらはバス２０４により相互接続されている。電力供給源２０５は、プロセッサ、メモリおよびクロックを動作させるための電力を提供している。クロックは、動作を同期させるためにプロセッサおよびメモリにタイミング信号を提供している。マイクロプロセッサのメモリは、レジスタ１０１−１０８用の初期値を含むデータモジュール２０６と、初期化の際にこれらのレジスタに対して制御線１３５を介してその初期値を送信してプロセッサを制御するためのプログラムモジュール２０７と、を含んでいる。このメモリはまた、この技術分野における公知のやり方により、マスク値を演算するプログラムモジュール２０８をも含んでいるので、送信機のマスクされたＰＮＳにより提供される個々の値と受信機における対応する値とを同期させることができる。
【００１６】
公知のマスクされたガロアＬＦＳＲにおいて、ＬＦＳＲが初期化された後に、ＬＦＳＲのマスクは、適正なＰＮＳのビットがマスクの全てのレジスタの中に取り込まれるまで、無効なシーケンスを出力する。これは、送信機と受信機との間で同期をとっている間にＬＦＳＲを異なる初期値に初期化するようなシステムにおいては特に問題となる。
【００１７】
上述した引用例は、これによりこの明細書の全体にわたって、参考として組み入れられるものとする。
【００１８】
【発明の概要】
いくつかの応用を含むこの発明において、マスクされたガロア線形フィードバックシフトレジスタ（ＬＦＳＲ）は、このＬＦＳＲの初期化に直接基づいて、適正なマスクされた疑似雑音シーケンス（ＰＮＳ）を出力することが可能である。これは、結合されたネットワークを介してガロアＬＦＳＲのマスクスイッチをＬＦＳＲのレジスタに相互接続することにより実現されている。この発明はまた、ガロアＬＦＳＲが実行する特定の原始多項式にもまた応じてＬＦＳＲのみにより決まるレジスタにスイッチをどのようにして相互接続するのかを決定するための単純な方法を提供している。
【００１９】
この技術分野における熟練者たちは、請求の範囲の特徴を表現した以下に添付する図面を参照しながら、以下に説明される好適な実施形態の詳細な説明を詳しく調べることにより、この発明およびこの発明の付加的目的および長所を理解することになろう。
【００２０】
【発明の実施の形態】
図においては、説明を簡略化するために、異なる図面に用いられた同一の構成要素は同一の符号を有するものとする。
【００２１】
図２は、この発明に係るマスクされたガロア線形フィードバックシフトレジスタ（ＬＦＳＲ）２２０を示している。レジスタ１０１−１０８および加算器１１５−１１７を含むＬＦＳＲの構成要素および動作は、上述した図１のものと同様である。また、マスクにおいても、一連の加算器１６１−１６７およびこの一連加算器のそれぞれの加算器の各入力に接続されたスイッチ１７１−１７８は、本質的には図１に示されたものと同様である。
【００２２】
図２のマスクされたＬＦＳＲにおいて、各ネットワークは、１つまたはそれ以上のレジスタ１０１−１０８の出力と、マスクスイッチ１７１−１７８の各々の入力と、の間に接続されている。このネットワークは、レジスタ１２５，１０１，１０２，１０３および１０４の出力と、各マスクスイッチ１７１，１７２，１７３，１７４および１７５の入力と、の間の１対１接続２２１，２２２，２２３，２２４および２２５を含んでいる。このネットワークは、レジスタ１０１および１０５の出力と、モジュロ２加算器２３１の入力との間の接続２２９および２２６と、モジュロ２加算器２３１の出力とマスクスイッチ１７６の入力との間の接続２３５と、を含んでいる。このネットワークは、レジスタ１０１，１０２および１０６の出力と、モジュロ２加算器２３２の入力との間の接続２３０，２３１および２２７と、モジュロ２加算器２３２の出力とマスクスイッチ１７７の入力との間の接続２３６と、を含んでいる。このネットワークはまた、レジスタ１０１，１０２，１０３および１０７の出力と、モジュロ２加算器２３３の入力との間の接続２３２，２３３，２３４および２２８と、モジュロ２加算器２３３の出力と、マスクスイッチ１７８の入力との間の接続２３７と、を含んでいる。
【００２３】
レジスタおよびスイッチ間のネットワークの構成は、ガロアＬＦＳＲの構成より直接決定することができる。この場合、ガロアＬＦＳＲが第４，第５および第６のレジスタの出力に接続された加算器を有しているので、これにより接続は、レジスタの出力から第４，第５および第６のレジスタを越えてそれを行なうことができるスイッチへと延長すべきものである。接続２２９，２３１および２３４のみは、レジスタの出力から４つのレジスタを介してそれぞれのスイッチへと延長することができる。接続２３０および２３３のみは、５つのレジスタを介してそれぞれのスイッチへと延長することができる。接続２３２のみは、６つのレジスタを介してスイッチへと延長することができる。好ましくは、接続の数は、第１項を除いて、幾つかのより低い順番の項のみを有する原始多項式を選択することにより最小化される。すなわち、もしも多項式がＤ^７項を有するならば、加算器はレジスタ１０１および１０２間に１つ挿入されるであろうし、接続はそれを行なうことができる１つのレジスタを介して延長されることになるであろうので加算器はスイッチ１７３，１７４および１７５のために求められるであろうし、さらに６つの接続が、レジスタ１０１，１０２，１０３，１０４，１０５および１０６からスイッチ１７３，１７４，１７５，１７６，１７７および１７８用の加算器にまでそれぞれ求められることになるであろう。
【００２４】
図３は、図２のマスクされたガロアＬＦＳＲを利用するこの発明の送信機３００を示している。マイクロコントローラ２００は、クロック，レジスタ初期化およびマスク信号をマスクされたガロアＬＦＳＲ２２０に提供するために、図２に関連して上述したように、接続されている。情報信号は、入力３０１を介して符号化器３０２内に受信され、ここで情報を連続するビットストリームへと変換している。例えば、符号化器は、アナログ音声入力をビットストリームへと変換している。入力を介して受信された情報が既に連続するビットストリームであるならば、そのときは符号化器を必要としなくとも良い。拡散情報信号を提供するために、この発明に係るマスクされたガロアＬＦＳＲ２２０のＰＮＳ出力に基づいて、拡散器３０３によりビットストリームが拡散される。送信機装置３０４は、拡散情報信号を媒体２０５内に送信する。送信機は、例えば、拡散情報信号を空中に放送するアンテナに接続された変調器；拡散情報信号をコンピュータ媒体に書き込むための媒体装置の書き込みヘッドに接続されたチャンネル符号化器；または光ファイバを介して送信するために接続されたレーザ装置またはその他の同等の情報送信システムであっても良い。
【００２５】
図４は、図３の送信機により生成された拡散情報信号を受信し、送信機に最初に入力された情報信号を再生するための受信機３２０を示している。受信機装置３２１は、媒体３０５からの拡散情報信号を受信している。受信機の性質は、上述したように、媒体に基づいている。逆拡散器３２２は、上述したような符号化されたビットストリームを提供するために拡散情報を逆拡散している。復号化器３２３は、送信機３００により最初に受信されていた情報信号を再生するために符号化されたビットストリームを復号化している。もしも符号化器が必要でなかったならば、状況によっては復号化器もまた必要でなくなるかもしれない。ＰＮＳ発生器２２０は、図３のＰＮＳ発生器２２０と全く同じであり、好ましくは、図２のマスクされたガロアＬＦＳＲ２２０である。ＰＮＳ発生器２２０においては、疑似雑音シーケンス（ＰＮＳ）の出力値は、ＰＮＳシーケンス内の異なる位置に対応する出力値を提供するために、この発明のマスクにより変形されてしまっているので、情報信号を拡散するため、および、拡散情報信号を逆拡散するために、同じ値を用いることができる。
【００２６】
この発明は、この技術分野の熟練者たちにこの発明を想像し利用することを可能にするため、および、この発明を実施するために熟慮された最良の形態を説明するために、特別に好適な実施形態にしたがって説明されてきた。この技術分野の熟練者たちは、この発明の精神から逸脱することなく、これらの実施形態を変形したり、実施形態に付加したり、他の実施形態を提供したりしても良い。
【００２７】
【発明の実施例】
出力手段が、レジスタ、Ｄ型フリップフロップ、およびワードメモリ：から選択されているメモリ内の処理された値を格納する、この発明の実施例によるシステム。
【００２８】
逆処理が単純な動作の直ぐ内側で行なわれる、この発明の実施例によるシステム。
【００２９】
前段の出力が新たな出力として同時に提供される、この発明の実施例によるシステム。
【００３０】
初期化手段（１３５）が、所定の初期値を有するレジスタ；Ｄ型フリップフロップへセットラインまたはリセットラインを選択的に接続すること；初期値を何れかの演算された値に設定するために各々のレジスタに対してデータ線を提供することの中から：選択されている、この発明の実施例によるシフトレジスタ。
【００３１】
モジュロ２加算器（１６０−１６７）がＸＯＲゲートである、この発明の実施例によるシフトレジスタ。
【００３２】
レジスタがＤ型フリップフロップである、この発明の実施例によるシフトレジスタ。
【００３３】
原始多項式の係数が：レジスタの間にモジュロ２加算器を有するレジスタのペアと、レジスタおよびマスクスイッチの間の接続ネットワークと、を決定する、この発明の実施例によるシフトレジスタ。
【００３４】
原始多項式の係数が、レジスタの初期値を決定する、この発明の実施例によるシフトレジスタ。
【００３５】
媒体が：送信機の媒体装置内のコンピュータ媒体、送信機に接続された広帯域ネットワーク、無線電波が搬送される開放空間と共に用いられるアンテナ、から選択される、この発明の実施例による送信機。
【００３６】
マイクロコントローラが、バス（２０４）により相互接続されたプロセッサ（２０１）、メモリ（２０３）、およびクロック（２０２）を含む、この発明の実施例による送信機。
【００３７】
したがって、この発明の範囲は、上述した特許請求の範囲によって制限されるのみである。
【図面の簡単な説明】
【図１】従前のマスクされたガロア線形フィードバックシフトレジスタ（ＬＦＳＲ）の具体的な特徴を示す回路図である。
【図２】この発明に係るＬＦＳＲを示す回路図である。
【図３】図２のＬＦＳＲを用いる送信機を示すブロック図である。
【図４】図２のＬＦＳＲを用いる受信機を示すブロック図である。
【符号の説明】
１０１−１０８レジスタ
１０１−１３８出力手段
１１５−１１７モジュロ２加算器
１２１−１３７接続ネットワーク
１３０クロック信号線
１３５初期化手段
１６１−１６７一連のモジュロ２加算器
１６１−１９８処理手段
１７１−１７８多数のマスクスイッチ
１７９第１のマスクスイッチ
１９１−１９８マスク値入力線
１９９出力端子
２００マイクロコンピュータ
２０１プロセッサ
２０２クロック
２０３メモリ
２０４バス
２０５電力供給源
２０６初期化手段
２０７初期化手段（コンピュータプログラム）
２２１−２３７逆処理手段（接続ネットワーク）
２４１−２４３モジュロ２加算器
３０１入力
３０３拡散器
３２２逆拡散器
３２４出力

Claims

複数の前段の出力に依存する出力を有する繰り返しシステムであって、
前記前段の出力とは異なる処理された値を得るために前段の出力を処理し、この処理された値を格納し、処理され格納された値に応じて新たな出力を決定し、この新たな出力を提供する出力手段であって、前記出力手段は、回路ループ状に設けられ、このループの前段のレジスタの出力に各々の後段のレジスタの値入力が接続された一連のバイナリレジスタを含む、出力手段と、
前記前段の出力を得るために前記処理され格納された値を逆処理し、前記前段の出力を提供する逆処理手段と、
を備え、
前記逆処理手段は、
各々が第１及び第２の入力と、出力と、を有する一連の第１加算器であって、前記一連の加算器の各々の後段の加算器の各第１の入力は、前記一連の加算器の前段の加算器の前記出力に接続された、一連の第１加算器と、
前記一連の加算器における第１段の加算器の前記第１の入力に接続された出力を有する第１段のマスクスイッチと、前記一連の加算器における複数の前記後段の加算器の前記第２の入力にそれぞれ接続された出力を有する複数の後段のマスクスイッチと、を有する一連のマスクスイッチであって、各マスクスイッチは選択されたマスク値に基づく状態を有する一連のマスクスイッチと、
複数の前記レジスタの複数の前記出力を、複数の前記マスクスイッチの複数の入力に接続する接続ネットワークと、
前記一連の加算器における最終段の前記第１加算器の前記出力に接続された出力端子と、
を含む繰り返しシステム。
前記一連のレジスタの各レジスタのクロック入力に接続されたクロック信号線であって、クロック信号が前記クロック信号線を介して送信されたとき、各レジスタがそのときにそのレジスタの値入力で受信している値を出力し始めると共に、次のクロック信号までの前記入力値における何れのその後の変化にも関わりなくその値を出力し続けるためのクロック信号線をさらに備える請求項１に記載の繰り返しシステム。
前記繰り返しシステムの少なくとも起動時に、各レジスタの前記値を初期化して、初期値を提供する、初期化手段をさらに備える請求項１に記載の繰り返しシステム。
前記一連のレジスタにおける前段のレジスタの前記出力と後段のレジスタのそれぞれの値入力との間の接続における隣接するレジスタのペアの間に結合された１つ以上の第２加算器をさらに備え、各第２加算器は、前記各前段のレジスタに接続された第１の入力と、前記レジスタのペアの前記各後段のレジスタに接続された出力と、を有し、各第２加算器は、前記一連のレジスタの最終段のレジスタの前記出力と第１段のレジスタの前記入力とに接続された第２の入力を有し、前記ループを形成する、請求項１に記載の繰り返しシステム。
前記接続ネットワークは、前記１つ以上の第２加算器にそれぞれ対応する１つ以上の第３加算器を含み、各第３加算器は、前記対応する第２加算器の後段の前記複数のレジスタのうちの１つの前記出力に結合された第１の入力と、前記対応する第２加算器の前段の前記複数のレジスタのうちの１つの前記出力に結合された第２の入力と、前記複数のマスクスイッチのうちの１つの入力に結合された出力と、を含む、請求項４に記載の繰り返しシステム。
前記複数のマスクスイッチの各々は、前記複数のレジスタのうちの対応する１つの前記出力または前記１つ以上の第３加算器のうちの対応する１つの前記出力の何れかに結合されている入力を含む、請求項５に記載の繰り返しシステム。
マスクされたガロア線形フィードバックシフトレジスタであって、
回路ループ状に設けられ、このループの前段レジスタの出力に後段のレジスタの値を持つ入力が接続され、最終段のレジスタの出力が初段のレジスタの入力に接続されている一連のバイナリレジスタと；
前記一連レジスタにおける隣接するレジスタのペアのそれぞれの間に挿入されて、各々がそれぞれのレジスタのペアの前段のレジスタの出力に接続された第１の入力と、それぞれのレジスタのペアの後段の入力に接続された出力とを備え、各々が前記一連のレジスタの最終段のレジスタの出力に接続された第２の入力を備える１つまたはそれ以上のモジュロ２加算器と；
前記一連のレジスタの各レジスタのクロック入力に接続されたクロック信号線であって、クロック信号がこのクロック信号線を介して送信されたとき、各レジスタがそのときにそのレジスタの値を持つ入力で受信している値を出力し始める共に、次のクロック信号までの前記入力値における何れかの連続する変化に関わりなくその値を出力し続けるためのクロック信号線と；
前記ガロア線形フィードバックシフトレジスタの少なくとも起動時に、初期値を提供して各レジスタの値を初期化する初期化手段と；
後段の加算器の第１の入力が前段の加算器の出力に接続された一連のモジュロ２加算器と；
前記一連の加算器における第１段の加算器の第１の入力に接続された出力を有する第１段のマスクスイッチと、前記一連の加算器における全加算器のそれぞれの第２の入力に接続された出力を有する後段のマスクスイッチと、を含む多数のマスクスイッチと；
選択されたマスク値に基づいて前記マスクスイッチの値を設定するための各マスクスイッチ用の個別のマスク値入力線と；
前記レジスタの入力または出力と、各マスクスイッチとの間に設けられ：レジスタの入力または出力と各マスクスイッチの入力との間の接続；および多数のレジスタの入力または出力とモジュロ２加算器の入力との間の接続および前記加算器の出力と各マスクスイッチとの間の接続；から各ネットワークが選択される接続ネットワークと；さらに
前記一連の加算器における最終段のモジュロ２加算器の出力に接続された出力端子と；
を備えるガロア線形フィードバックシフトレジスタ。
送信機であって：
情報信号用の入力と；
電力供給源と；
前記電力供給源に接続されたマイクロコントローラと；
回路ループ状に設けられた一連のバイナリレジスタであって、前記ループの前段レジスタの出力に後段のレジスタの値を持つ入力が接続され、前記一連のレジスタの最終段のレジスタの出力が初段のレジスタの入力に接続されている一連のバイナリレジスタと；
前記一連レジスタにおける隣接するレジスタのペアのそれぞれの間に挿入されて、各々がそれぞれのレジスタのペアの前段のレジスタの出力に接続された第１の入力と、それぞれのレジスタのペアの後段の入力に接続された出力とを備え、各々が前記一連のレジスタの最終段のレジスタの出力に接続された第２の入力を備える１つまたはそれ以上のモジュロ２加算器と；
前記一連のレジスタの各レジスタのクロック入力に接続されたクロック信号線であって、クロック信号がこのクロック信号線を介して送信されたとき、各レジスタがそのときにそのレジスタの値を持つ入力で受信している値を出力し始める共に、次のクロック信号までの前記入力値における何れかの連続する変化に関わりなくその値を出力し続けるためのクロック信号線と；
前記ガロア線形フィードバックシフトレジスタの少なくとも起動時に、初期値を提供して各レジスタの値を初期化する初期化手段と；
後段の加算器の第１の入力が前段の加算器の出力に接続された一連のモジュロ２加算器と；
前記一連の加算器における第１段の加算器の第１の入力に接続された出力を有する第１段のマスクスイッチと、前記一連の加算器における全加算器のそれぞれの第２の入力に接続された出力を有する後段のマスクスイッチと、を含む多数のマスクスイッチと；
前記マイクロコントローラにより自動的に選択されたマスク値に基づいて前記マスクスイッチの値を設定するための各マスクスイッチ用の個別のマスク値入力線と；
前記レジスタの入力または出力と、各マスクスイッチとの間に設けられ：レジスタの入力または出力と各マスクスイッチの入力との間の接続；および多数のレジスタの入力または出力とモジュロ２加算器の入力との間の接続および前記加算器の出力と各マスクスイッチとの間の接続；から各ネットワークが選択される接続ネットワークと；
前記一連の加算器の最終段のモジュロ２加算器の出力に基づいて情報信号を拡散させる拡散器と；さらに
媒体内に前記拡散された情報信号を送信する送信装置と；
を備える送信機。
受信機であって：
拡散された情報信号を媒体から受信する受信装置と；
電力供給源と；
前記電力供給源に接続されたマイクロコントローラと；
回路ループ状に設けられた一連のバイナリレジスタであって、前記ループの前段レジスタの出力に後段のレジスタの値を持つ入力が接続され、前記一連のレジスタの最終段のレジスタの出力が初段のレジスタの入力に接続されている一連のバイナリレジスタと；
前記一連レジスタにおける隣接するレジスタのペアのそれぞれの間に挿入されて、各々がそれぞれのレジスタのペアの前段のレジスタの出力に接続された第１の入力と、それぞれのレジスタのペアの後段の入力に接続された出力とを備え、各々が前記一連のレジスタの最終段のレジスタの出力に接続された第２の入力を備える１つまたはそれ以上のモジュロ２加算器と；
前記一連のレジスタの各レジスタのクロック入力に接続されたクロック信号線であって、クロック信号がこのクロック信号線を介して送信されたとき、各レジスタがそのときにそのレジスタの値を持つ入力で受信している値を出力し始める共に、次のクロック信号までの前記入力値における何れかの連続する変化に関わりなくその値を出力し続けるためのクロック信号線と；
前記ガロア線形フィードバックシフトレジスタの少なくとも起動時に、初期値を提供して各レジスタの値を初期化する初期化手段と；
後段の加算器の第１の入力が前段の加算器の出力に接続された一連のモジュロ２加算器と；
前記一連の加算器における第１段の加算器の第１の入力に接続された出力を有する第１段のマスクスイッチと、前記一連の加算器における全加算器のそれぞれの第２の入力に接続された出力を有する後段のマスクスイッチと、を含む多数のマスクスイッチと；
前記マイクロコントローラにより自動的に選択されたマスク値に基づいて前記マスクスイッチの値を設定するための各マスクスイッチ用の個別のマスク値入力線と；
前記レジスタの入力または出力と、各マスクスイッチとの間に設けられ：レジスタの入力または出力と各マスクスイッチの入力との間の接続；および多数のレジスタの入力または出力とモジュロ２加算器の入力との間の接続および前記加算器の出力と各マスクスイッチとの間の接続；から各ネットワークが選択される接続ネットワークと；
復元された情報信号を生成するために、前記一連の加算器の最終段のモジュロ２加算器の出力に基づいて前記拡散された情報信号を逆拡散させる逆拡散器と；さらに
前記復元された情報信号用の出力と；
を備える受信機。
複数の前段出力に応じた出力を有する繰り返しシステムを動作させる方法であって：
処理された値を得るために複数の前段出力を処理し、
前記処理された値を格納し、
前記格納するステップで格納された処理された値への接続を置くことにより、前記処理された値に応じて新たな出力を決定し、前記接続は前記処理された値を少なくとも１つの加算器に入力として提供し、
前記前段出力を得るために、前記処理された値を逆処理し、前記逆処理するステップは前記加算器からの出力を少なくとも１つのスイッチに供給することを更に有する、
方法。