JP2001332997A - 受信機および逆拡散符号生成方法 - Google Patents
受信機および逆拡散符号生成方法Info
- Publication number
- JP2001332997A JP2001332997A JP2000148156A JP2000148156A JP2001332997A JP 2001332997 A JP2001332997 A JP 2001332997A JP 2000148156 A JP2000148156 A JP 2000148156A JP 2000148156 A JP2000148156 A JP 2000148156A JP 2001332997 A JP2001332997 A JP 2001332997A
- Authority
- JP
- Japan
- Prior art keywords
- code
- despreading
- despreading code
- unit
- reading
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/10—Means associated with receiver for limiting or suppressing noise or interference
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/69—Spread spectrum techniques
- H04B1/707—Spread spectrum techniques using direct sequence modulation
- H04B1/7097—Interference-related aspects
- H04B1/711—Interference-related aspects the interference being multi-path interference
- H04B1/7115—Constructive combining of multi-path signals, i.e. RAKE receivers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J13/00—Code division multiplex systems
- H04J13/10—Code generation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/69—Spread spectrum techniques
- H04B1/707—Spread spectrum techniques using direct sequence modulation
- H04B1/7073—Synchronisation aspects
- H04B1/7075—Synchronisation aspects with code phase acquisition
- H04B1/70756—Jumping within the code, i.e. masking or slewing
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Mobile Radio Communication Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Circuits Of Receivers In General (AREA)
Abstract
(57)【要約】
【課題】 マルチパス通信環境において、パス間の遅延
時間が大きい場合の逆拡散符号の生成処理、または各パ
ス間で遅延時間が異なる場合の逆拡散符号の生成処理、
に対して、容易に対応可能な受信機を得ること。 【解決手段】 逆拡散符号の発生処理に必要な制御情報
と逆拡散符号の読み出し処理に必要なアドレス情報およ
びタイミング情報とを出力する制御部３と、制御情報に
基づいて逆拡散符号を発生する原符号発生部１と、マル
チパスの遅延時間に対応したアドレス単位に逆拡散符号
を格納する符号蓄積部２と、アドレス情報に基づいて読
み出された各パスに対応する逆拡散符号を受け取り、タ
イミング情報に基づいて受け取った逆拡散符号を出力す
る符号読み出し部４と、受信信号を各パスに対応する逆
拡散符号を用いて個別に復調する復調部５と、すべての
復調信号を合成するシンボル合成部６と、を備える構成
とする。
時間が大きい場合の逆拡散符号の生成処理、または各パ
ス間で遅延時間が異なる場合の逆拡散符号の生成処理、
に対して、容易に対応可能な受信機を得ること。 【解決手段】 逆拡散符号の発生処理に必要な制御情報
と逆拡散符号の読み出し処理に必要なアドレス情報およ
びタイミング情報とを出力する制御部３と、制御情報に
基づいて逆拡散符号を発生する原符号発生部１と、マル
チパスの遅延時間に対応したアドレス単位に逆拡散符号
を格納する符号蓄積部２と、アドレス情報に基づいて読
み出された各パスに対応する逆拡散符号を受け取り、タ
イミング情報に基づいて受け取った逆拡散符号を出力す
る符号読み出し部４と、受信信号を各パスに対応する逆
拡散符号を用いて個別に復調する復調部５と、すべての
復調信号を合成するシンボル合成部６と、を備える構成
とする。
Description
【０００１】
【発明の属する技術分野】本発明は、通信方式として、
ＳＳ（スペクトル拡散）方式およびＣＤＭＡ（符号分割
多元接続）方式を採用する受信機に関するものであり、
特に、マルチパス通信環境において、パス間の遅延時間
が大きい場合または各パス間で遅延時間が異なる場合
の、逆拡散符号の生成に最適な受信機、およびその逆拡
散符号生成方法に関するものである。
ＳＳ（スペクトル拡散）方式およびＣＤＭＡ（符号分割
多元接続）方式を採用する受信機に関するものであり、
特に、マルチパス通信環境において、パス間の遅延時間
が大きい場合または各パス間で遅延時間が異なる場合
の、逆拡散符号の生成に最適な受信機、およびその逆拡
散符号生成方法に関するものである。
【０００２】
【従来の技術】以下、従来の受信機について説明する。
ＳＳ方式およびＣＤＭＡ方式を採用する従来の受信機と
しては、たとえば、電子情報通信学会１９９５年ソサイ
エティ大会Ｂ−２６８「ＰＮ符号アドレス制御によるＲ
ＡＫＥ受信機の構成」に記載された受信機がある。図１
３は、スペクトル直接拡散通信を利用した上記資料に記
載の受信機の構成を示す図である。
ＳＳ方式およびＣＤＭＡ方式を採用する従来の受信機と
しては、たとえば、電子情報通信学会１９９５年ソサイ
エティ大会Ｂ−２６８「ＰＮ符号アドレス制御によるＲ
ＡＫＥ受信機の構成」に記載された受信機がある。図１
３は、スペクトル直接拡散通信を利用した上記資料に記
載の受信機の構成を示す図である。
【０００３】図１３において、１０１はＡ／Ｄ変換部で
あり、１０２はサーチ受信機であり、１０３は制御部で
あり、１０４は第１のディジタルデータ復調機であり、
１０５は第２のディジタルデータ復調機であり、１０６
は第３のディジタルデータ復調機であり、１０７はシン
ボル合成器である。また、上記各ディジタルデータ復調
機において、１１１は位相補償部であり、１１２はＰＮ
符号発生器であり、１１３は乗算器であり、１１４は積
分器である。
あり、１０２はサーチ受信機であり、１０３は制御部で
あり、１０４は第１のディジタルデータ復調機であり、
１０５は第２のディジタルデータ復調機であり、１０６
は第３のディジタルデータ復調機であり、１０７はシン
ボル合成器である。また、上記各ディジタルデータ復調
機において、１１１は位相補償部であり、１１２はＰＮ
符号発生器であり、１１３は乗算器であり、１１４は積
分器である。
【０００４】また、図１４は、上記ＰＮ符号発生器１１
２の構成を示す図である。図１４において、１２１はカ
ウンタであり、１２２は合成器であり、１２３はラッチ
部であり、１２４はＰＮ符号ＲＯＭである。
２の構成を示す図である。図１４において、１２１はカ
ウンタであり、１２２は合成器であり、１２３はラッチ
部であり、１２４はＰＮ符号ＲＯＭである。
【０００５】ここで、上記従来の受信機における逆拡散
符号の生成方法を簡単に説明する。上記受信機は、逆拡
散符号として、ＰＮ符号（＝Ｍ系列符号）を発生させる
ものであり、たとえば、各ディジタルデータ復調機内の
ＰＮ符号発生器１１２をデータ（ＰＮ符号）読み出し用
の回路と位置付け、各ディジタルデータ復調機に追従さ
せるパスの指示をＰＮ符号のアドレス相対値で行う。
符号の生成方法を簡単に説明する。上記受信機は、逆拡
散符号として、ＰＮ符号（＝Ｍ系列符号）を発生させる
ものであり、たとえば、各ディジタルデータ復調機内の
ＰＮ符号発生器１１２をデータ（ＰＮ符号）読み出し用
の回路と位置付け、各ディジタルデータ復調機に追従さ
せるパスの指示をＰＮ符号のアドレス相対値で行う。
【０００６】具体的にいうと、まず、ＰＮ符号発生器１
１２では、常時、チップクロックに同期してアドレスを
生成し、そのアドレス値を制御部１０３から供給される
ＰＮアドレス相対値に加算することで、ＰＮ符号アドレ
ス（ＲＯＭアドレス）を生成する。そして、各復調器に
対して共通に供給されるＰＮチェック信号の立ち上がり
タイミングで、生成されたＰＮ符号アドレスの値を保持
する（すなわち、ＰＮ＿ＲＯＭアドレスを出力する）。
このとき、ＰＮ符号は、予めＰＮ符号ＲＯＭ１２４に格
納され、復調器単位にアドレスが割り当てられている。
１２では、常時、チップクロックに同期してアドレスを
生成し、そのアドレス値を制御部１０３から供給される
ＰＮアドレス相対値に加算することで、ＰＮ符号アドレ
ス（ＲＯＭアドレス）を生成する。そして、各復調器に
対して共通に供給されるＰＮチェック信号の立ち上がり
タイミングで、生成されたＰＮ符号アドレスの値を保持
する（すなわち、ＰＮ＿ＲＯＭアドレスを出力する）。
このとき、ＰＮ符号は、予めＰＮ符号ＲＯＭ１２４に格
納され、復調器単位にアドレスが割り当てられている。
【０００７】制御部１０３では、上記保持されたＰＮ符
号アドレスの値に基づいて、読み込み時間ダイバシティ
を構成するためのＰＮアドレス相対値を計算し、その計
算結果を各復調機に対して供給することで、ＰＮ符号の
読み出し指示を行う。たとえば、サーチ受信機１０２に
よる信号検索の結果、ディジタルデータ復調機１が先行
波（パス（１））の追従を行っている場合に、ディジタ
ルデータ復調機２に後続のパス（パス（２））を、ディ
ジタルデータ復調機３にさらに後続のパス（パス
（３））を、それぞれ追従させるためのＰＮアドレス相
対値は、次式のように表現できる。
号アドレスの値に基づいて、読み込み時間ダイバシティ
を構成するためのＰＮアドレス相対値を計算し、その計
算結果を各復調機に対して供給することで、ＰＮ符号の
読み出し指示を行う。たとえば、サーチ受信機１０２に
よる信号検索の結果、ディジタルデータ復調機１が先行
波（パス（１））の追従を行っている場合に、ディジタ
ルデータ復調機２に後続のパス（パス（２））を、ディ
ジタルデータ復調機３にさらに後続のパス（パス
（３））を、それぞれ追従させるためのＰＮアドレス相
対値は、次式のように表現できる。
【０００８】ｒｌｖ２＝ｍｃｐ２＋ｌａｄ１−ｌａｄ２ ｒｌｖ３＝ｍｃｐ３＋ｌａｄ１−ｌａｄ３
【０００９】ただし、ｒｌｖnは復調機が出力するＰＮ
アドレス相対値を表し、ｌａｄnはＰＮチェック信号の
立ち上がりタイミングでラッチしたＰＮ符号アドレスで
あり、ｍｃｐnはパス（１）からの遅延量（チップ間
隔）であり、ｎはパス（復調機）の番号である。また、
上記式における加減算は、ｍｏｄ（符号長）の加減算で
ある。
アドレス相対値を表し、ｌａｄnはＰＮチェック信号の
立ち上がりタイミングでラッチしたＰＮ符号アドレスで
あり、ｍｃｐnはパス（１）からの遅延量（チップ間
隔）であり、ｎはパス（復調機）の番号である。また、
上記式における加減算は、ｍｏｄ（符号長）の加減算で
ある。
【００１０】このように、従来の受信機では、先行波お
よび複数の遅延波を追従するために必要な数の復調機を
備え、さらに、復調機単位にＰＮ符号発生器を備え、こ
の構成を用いてマルチパスを独立に復調することで、マ
ルチパス通信環境においてパス間の遅延時間が大きいよ
うな場合、または各パス間で遅延時間が異なるような場
合、に対応している。
よび複数の遅延波を追従するために必要な数の復調機を
備え、さらに、復調機単位にＰＮ符号発生器を備え、こ
の構成を用いてマルチパスを独立に復調することで、マ
ルチパス通信環境においてパス間の遅延時間が大きいよ
うな場合、または各パス間で遅延時間が異なるような場
合、に対応している。
【００１１】
【発明が解決しようとする課題】しかしながら、上記、
従来の受信機においては、ＰＮ符号発生器が受信しよう
とするパスに対応する数だけ必要となるため、すなわ
ち、各復調機に１つずつ必要となるため、同一回路を複
数搭載することとなり、これに伴って回路規模および消
費電力が増大する、という問題があった。
従来の受信機においては、ＰＮ符号発生器が受信しよう
とするパスに対応する数だけ必要となるため、すなわ
ち、各復調機に１つずつ必要となるため、同一回路を複
数搭載することとなり、これに伴って回路規模および消
費電力が増大する、という問題があった。
【００１２】また、従来の受信機においては、ＰＮ符号
を予めＰＮ符号ＲＯＭに格納しておく必要があるため、
符号の変更に対して容易に対応することができない、と
いう問題があった。
を予めＰＮ符号ＲＯＭに格納しておく必要があるため、
符号の変更に対して容易に対応することができない、と
いう問題があった。
【００１３】本発明は、上記に鑑みてなされたものであ
って、マルチパス通信環境において、パス間の遅延時間
が大きい場合の逆拡散符号の生成処理、または各パス間
で遅延時間が異なる場合の逆拡散符号の生成処理に対し
て、容易に対応することができ、さらに、回路規模およ
び消費電力の削減を実現し、途中で発生するＰＮ符合の
変更に対しても容易に対応可能な受信機、および該受信
機における最適な逆拡散符号生成方法、を得ることを目
的とする。
って、マルチパス通信環境において、パス間の遅延時間
が大きい場合の逆拡散符号の生成処理、または各パス間
で遅延時間が異なる場合の逆拡散符号の生成処理に対し
て、容易に対応することができ、さらに、回路規模およ
び消費電力の削減を実現し、途中で発生するＰＮ符合の
変更に対しても容易に対応可能な受信機、および該受信
機における最適な逆拡散符号生成方法、を得ることを目
的とする。
【００１４】
【課題を解決するための手段】上述した課題を解決し、
目的を達成するために、本発明にかかる受信機にあって
は、逆拡散符号の発生処理に必要な制御情報と、逆拡散
符号の読み出し処理に必要なアドレス情報およびタイミ
ング情報と、を出力する制御手段（後述する実施の形態
の制御部３に相当）と、前記制御情報に基づいて逆拡散
符号を連続的に発生する逆拡散符号発生手段（原符号発
生部１に相当）と、マルチパスの遅延時間に対応したア
ドレス単位に前記逆拡散符号を格納する符号格納手段
（符号蓄積部２に相当）と、前記アドレス情報に基づい
て読み出された各パスに対応する逆拡散符号を受け取
り、前記タイミング情報に基づいて受け取った逆拡散符
号を出力する複数の符号読み出し手段（符号読み出し部
４に相当）と、受信信号を前記各パスに対応する逆拡散
符号を用いて個別に復調する複数の復調手段（復調部５
に相当）と、前記すべての復調信号を合成する合成手段
（シンボル合成部６に相当）と、を備えることを特徴と
する。
目的を達成するために、本発明にかかる受信機にあって
は、逆拡散符号の発生処理に必要な制御情報と、逆拡散
符号の読み出し処理に必要なアドレス情報およびタイミ
ング情報と、を出力する制御手段（後述する実施の形態
の制御部３に相当）と、前記制御情報に基づいて逆拡散
符号を連続的に発生する逆拡散符号発生手段（原符号発
生部１に相当）と、マルチパスの遅延時間に対応したア
ドレス単位に前記逆拡散符号を格納する符号格納手段
（符号蓄積部２に相当）と、前記アドレス情報に基づい
て読み出された各パスに対応する逆拡散符号を受け取
り、前記タイミング情報に基づいて受け取った逆拡散符
号を出力する複数の符号読み出し手段（符号読み出し部
４に相当）と、受信信号を前記各パスに対応する逆拡散
符号を用いて個別に復調する複数の復調手段（復調部５
に相当）と、前記すべての復調信号を合成する合成手段
（シンボル合成部６に相当）と、を備えることを特徴と
する。
【００１５】つぎの発明にかかる受信機において、前記
符号格納手段は、同一チップ区間における逆拡散符号の
書き込み処理、および同一チップ区間で蓄積された符号
の読み出し処理、を時分割で実施することを特徴とす
る。
符号格納手段は、同一チップ区間における逆拡散符号の
書き込み処理、および同一チップ区間で蓄積された符号
の読み出し処理、を時分割で実施することを特徴とす
る。
【００１６】つぎの発明にかかる受信機において、前記
逆拡散符号発生手段は、前記制御信号に基づいて一周期
分の逆拡散符号を出力後、その動作を停止することを特
徴とする。
逆拡散符号発生手段は、前記制御信号に基づいて一周期
分の逆拡散符号を出力後、その動作を停止することを特
徴とする。
【００１７】つぎの発明にかかる受信機において、さら
に、前記逆拡散符号発生手段は、逆拡散符号を変更する
場合に、前記制御信号に基づいて一周期分の新たな逆拡
散符号を出力後、その動作を停止することを特徴とす
る。
に、前記逆拡散符号発生手段は、逆拡散符号を変更する
場合に、前記制御信号に基づいて一周期分の新たな逆拡
散符号を出力後、その動作を停止することを特徴とす
る。
【００１８】つぎの発明にかかる受信機において、さら
に、前記符号格納手段は、前記逆拡散符号の書き込み
時、１ビットのシリアルデータを複数ビットのパラレル
データに変換し（第１のビット幅変換部２１に相当）、
変換後のパラレルデータを同時に書き込み、その後、読
み出し時に、同時に読み出した複数ビットのパラレルデ
ータを１ビットのシリアルデータに変換し（第２のビッ
ト幅変換部２２に相当）、変換後のシリアルデータを順
次前記符号読み出し手段に対して出力することを特徴と
する。
に、前記符号格納手段は、前記逆拡散符号の書き込み
時、１ビットのシリアルデータを複数ビットのパラレル
データに変換し（第１のビット幅変換部２１に相当）、
変換後のパラレルデータを同時に書き込み、その後、読
み出し時に、同時に読み出した複数ビットのパラレルデ
ータを１ビットのシリアルデータに変換し（第２のビッ
ト幅変換部２２に相当）、変換後のシリアルデータを順
次前記符号読み出し手段に対して出力することを特徴と
する。
【００１９】つぎの発明にかかる受信機にあっては、前
記符号格納手段、前記符号読み出し手段、および前記復
調手段の組み合わせ（第１の符号蓄積部３２と第１の符
号読み出し部３４と第１の復調部３６の組み合わせ、お
よび第２の符号蓄積部３３と第２の符号読み出し部３５
と第２の復調部３７の組み合わせに相当）を複数備え、
さらに、複数の符号格納手段のなかからいずれか１つを
選択する選択手段（分配部３１に相当）を備え、前記選
択された符号格納手段に対して逆拡散符号を格納するこ
とを特徴とする。
記符号格納手段、前記符号読み出し手段、および前記復
調手段の組み合わせ（第１の符号蓄積部３２と第１の符
号読み出し部３４と第１の復調部３６の組み合わせ、お
よび第２の符号蓄積部３３と第２の符号読み出し部３５
と第２の復調部３７の組み合わせに相当）を複数備え、
さらに、複数の符号格納手段のなかからいずれか１つを
選択する選択手段（分配部３１に相当）を備え、前記選
択された符号格納手段に対して逆拡散符号を格納するこ
とを特徴とする。
【００２０】つぎの発明にかかる受信機にあっては、さ
らに、前記逆拡散符号発生手段を複数備え（第１の原符
号発生部５１ａ、第２の原符号発生部５１ｂに相当）、
前記選択された符号格納手段に対して各逆拡散符号発生
手段にて生成された逆拡散符号を格納することを特徴と
する。
らに、前記逆拡散符号発生手段を複数備え（第１の原符
号発生部５１ａ、第２の原符号発生部５１ｂに相当）、
前記選択された符号格納手段に対して各逆拡散符号発生
手段にて生成された逆拡散符号を格納することを特徴と
する。
【００２１】つぎの発明にかかる受信機において、前記
逆拡散符号発生手段は、シフトレジスタにおける任意の
ビット出力の排他的論理和を計算することで、Ｍ系列符
号を発生する（任意ＰＮ符号発生部６１に相当）ことを
特徴とする。
逆拡散符号発生手段は、シフトレジスタにおける任意の
ビット出力の排他的論理和を計算することで、Ｍ系列符
号を発生する（任意ＰＮ符号発生部６１に相当）ことを
特徴とする。
【００２２】つぎの発明にかかる受信機にあっては、前
記逆拡散符号発生手段を複数備え（第１の任意ＰＮ発生
部６１ａ、第２の任意ＰＮ発生部６１ｂ、第Ｎの任意Ｐ
Ｎ発生部６１ｃに相当）、各逆拡散符号発生手段出力の
排他的論理和を計算することで、逆拡散符号を発生する
ことを特徴とする。
記逆拡散符号発生手段を複数備え（第１の任意ＰＮ発生
部６１ａ、第２の任意ＰＮ発生部６１ｂ、第Ｎの任意Ｐ
Ｎ発生部６１ｃに相当）、各逆拡散符号発生手段出力の
排他的論理和を計算することで、逆拡散符号を発生する
ことを特徴とする。
【００２３】つぎの発明にかかる逆拡散符号生成方法に
あっては、逆拡散符号の生成処理に必要な制御情報に基
づいて逆拡散符号を連続的に発生する逆拡散符号発生ス
テップと、マルチパスの遅延時間に対応したアドレス単
位に前記逆拡散符号を格納する符号格納ステップと、前
記アドレス情報に基づいて読み出された各パスに対応す
る逆拡散符号を受け取り、所定のタイミング情報に基づ
いて受け取った逆拡散符号を出力する複数の符号読み出
しステップと、を含むことを特徴とする。
あっては、逆拡散符号の生成処理に必要な制御情報に基
づいて逆拡散符号を連続的に発生する逆拡散符号発生ス
テップと、マルチパスの遅延時間に対応したアドレス単
位に前記逆拡散符号を格納する符号格納ステップと、前
記アドレス情報に基づいて読み出された各パスに対応す
る逆拡散符号を受け取り、所定のタイミング情報に基づ
いて受け取った逆拡散符号を出力する複数の符号読み出
しステップと、を含むことを特徴とする。
【００２４】つぎの発明にかかる逆拡散符号生成方法に
おいて、前記符号格納ステップにあっては、同一チップ
区間における逆拡散符号の書き込み処理、および同一チ
ップ区間で蓄積された符号の読み出し処理、を時分割で
実施することを特徴とする。
おいて、前記符号格納ステップにあっては、同一チップ
区間における逆拡散符号の書き込み処理、および同一チ
ップ区間で蓄積された符号の読み出し処理、を時分割で
実施することを特徴とする。
【００２５】つぎの発明にかかる逆拡散符号生成方法に
おいて、前記逆拡散符号発生ステップにあっては、前記
制御信号に基づいて一周期分の逆拡散符号を出力後、そ
の動作を停止することを特徴とする。
おいて、前記逆拡散符号発生ステップにあっては、前記
制御信号に基づいて一周期分の逆拡散符号を出力後、そ
の動作を停止することを特徴とする。
【００２６】つぎの発明にかかる逆拡散符号生成方法に
おいて、さらに、前記逆拡散符号発生ステップにあって
は、逆拡散符号を変更する場合に、前記制御信号に基づ
いて一周期分の新たな逆拡散符号を出力後、その動作を
停止することを特徴とする。
おいて、さらに、前記逆拡散符号発生ステップにあって
は、逆拡散符号を変更する場合に、前記制御信号に基づ
いて一周期分の新たな逆拡散符号を出力後、その動作を
停止することを特徴とする。
【００２７】つぎの発明にかかる逆拡散符号生成方法に
おいて、さらに、前記符号格納ステップにあっては、前
記逆拡散符号の書き込み時、１ビットのシリアルデータ
を複数ビットのパラレルデータに変換し、変換後のパラ
レルデータを同時に書き込み、その後、読み出し時に、
同時に読み出した複数ビットのパラレルデータを１ビッ
トのシリアルデータに変換し、変換後のシリアルデータ
を順次出力することを特徴とする。
おいて、さらに、前記符号格納ステップにあっては、前
記逆拡散符号の書き込み時、１ビットのシリアルデータ
を複数ビットのパラレルデータに変換し、変換後のパラ
レルデータを同時に書き込み、その後、読み出し時に、
同時に読み出した複数ビットのパラレルデータを１ビッ
トのシリアルデータに変換し、変換後のシリアルデータ
を順次出力することを特徴とする。
【００２８】つぎの発明にかかる逆拡散符号生成方法に
あっては、前記符号格納ステップおよび前記符号読み出
しステップの一連の工程を複数用意し、さらに、前記複
数の工程からいずれか１つの工程を選択する選択ステッ
プを含むことで、各工程単位に逆拡散符号を生成するこ
とを特徴とする。
あっては、前記符号格納ステップおよび前記符号読み出
しステップの一連の工程を複数用意し、さらに、前記複
数の工程からいずれか１つの工程を選択する選択ステッ
プを含むことで、各工程単位に逆拡散符号を生成するこ
とを特徴とする。
【００２９】
【発明の実施の形態】以下に、本発明にかかる受信機お
よび逆拡散符号生成方法の実施の形態を図面に基づいて
詳細に説明する。なお、この実施の形態によりこの発明
が限定されるものではない。
よび逆拡散符号生成方法の実施の形態を図面に基づいて
詳細に説明する。なお、この実施の形態によりこの発明
が限定されるものではない。
【００３０】実施の形態１．図１は、本発明にかかる受
信機の実施の形態１の構成を示す図である。図１におい
て、１は原符号発生部であり、２は符号蓄積部であり、
３は制御部であり、４は符号読み出し部であり、５は復
調部であり、６はシンボル合成部である。また、符号読
み出し部４において、１１ａは第１の読み出し部であ
り、１１ｂは第２の読み出し部であり、１１ｃは第Ｎ
（所定のパス数を表す整数）の読み出し部であり、復調
部５において、１２ａは第１の復調器であり、１２ｂは
第２の復調器であり、１２ｃは第Ｎの復調器である。な
お、図１における破線は、制御用の信号を示している。
信機の実施の形態１の構成を示す図である。図１におい
て、１は原符号発生部であり、２は符号蓄積部であり、
３は制御部であり、４は符号読み出し部であり、５は復
調部であり、６はシンボル合成部である。また、符号読
み出し部４において、１１ａは第１の読み出し部であ
り、１１ｂは第２の読み出し部であり、１１ｃは第Ｎ
（所定のパス数を表す整数）の読み出し部であり、復調
部５において、１２ａは第１の復調器であり、１２ｂは
第２の復調器であり、１２ｃは第Ｎの復調器である。な
お、図１における破線は、制御用の信号を示している。
【００３１】つぎに、上記受信機の動作概要を説明す
る。図１に示す受信機では、まず、原符号発生部１が、
制御部３からの制御信号に基づいて受信処理に必要なＰ
Ｎ符号等の逆拡散符号を、連続的に発生する（図２参
照）。そして、発生した逆拡散符号は、一旦、符号蓄積
部２に蓄えられる。
る。図１に示す受信機では、まず、原符号発生部１が、
制御部３からの制御信号に基づいて受信処理に必要なＰ
Ｎ符号等の逆拡散符号を、連続的に発生する（図２参
照）。そして、発生した逆拡散符号は、一旦、符号蓄積
部２に蓄えられる。
【００３２】この状態で、制御部３では、各パスの遅延
時間に対応したアドレスを符号蓄積部２に対して供給す
る。このとき、符号蓄積部２からはこのアドレスに対応
した逆拡散符号が読み出され、この逆拡散符号を受け取
った符号読み出し部４では、所定のタイミングで、その
符号を復調部５内の各復調器に供給する。図２は、各復
調器に対して供給する逆拡散符号のタイミングを示す図
である。図示のように、逆拡散符号は、上記発生タイミ
ングを基準タイミングとし、この基準タイミングに各パ
スに対応する遅延量Ｄ１，Ｄ２，…，Ｄｎ（ｎは復調器
の数を表す）が付加された状態で各復調器に入力され
る。
時間に対応したアドレスを符号蓄積部２に対して供給す
る。このとき、符号蓄積部２からはこのアドレスに対応
した逆拡散符号が読み出され、この逆拡散符号を受け取
った符号読み出し部４では、所定のタイミングで、その
符号を復調部５内の各復調器に供給する。図２は、各復
調器に対して供給する逆拡散符号のタイミングを示す図
である。図示のように、逆拡散符号は、上記発生タイミ
ングを基準タイミングとし、この基準タイミングに各パ
スに対応する遅延量Ｄ１，Ｄ２，…，Ｄｎ（ｎは復調器
の数を表す）が付加された状態で各復調器に入力され
る。
【００３３】その後、逆拡散符号を受け取った各復調器
では、受信信号を、逆拡散符号を用いて復調する。最後
に、各復調器から出力された復調信号は、シンボル合成
部６にて合成され、所望の復調データとなる。
では、受信信号を、逆拡散符号を用いて復調する。最後
に、各復調器から出力された復調信号は、シンボル合成
部６にて合成され、所望の復調データとなる。
【００３４】図３は、符号読み出し部４の構成、および
制御部３から符号読み出し部４へ送信される制御信号を
示す図である。また、図４は、符号蓄積部２の書き込み
／読み出しタイミング、および符号読み出し部４のラッ
チタイミングを示す図である。
制御部３から符号読み出し部４へ送信される制御信号を
示す図である。また、図４は、符号蓄積部２の書き込み
／読み出しタイミング、および符号読み出し部４のラッ
チタイミングを示す図である。
【００３５】たとえば、符号蓄積部２への書き込み処
理、および符号蓄積部２からの読み出し処理は、図４に
示すように時分割で行われる。具体的にいうと、まず、
各逆拡散符号の１チップの区間を、書き込みタイミング
および各読み出しタイミングの個数、すなわち、マルチ
パスに対応した符号読み出し部の個数＋１、に対応した
区間に区切る。そして、符号読み出し部４が、第１の読
み出し部１１ａの前段のラッチ部，第２の読み出し部１
１ｂの前段のラッチ部，…，第Ｎの読み出し部１１ｃの
前段のラッチ部を用い、制御部３から送信される読み出
し用制御信号の立ち上がりタイミングで、順に各パスに
対応する逆拡散符号をラッチする。その後、前段のラッ
チ部にてラッチされたすべての逆拡散符号は、制御部３
から送信される各読み出し部共通の出力用制御信号の立
ち上がりタイミングでリタイミングされ、同時に各復調
部に対して出力される。
理、および符号蓄積部２からの読み出し処理は、図４に
示すように時分割で行われる。具体的にいうと、まず、
各逆拡散符号の１チップの区間を、書き込みタイミング
および各読み出しタイミングの個数、すなわち、マルチ
パスに対応した符号読み出し部の個数＋１、に対応した
区間に区切る。そして、符号読み出し部４が、第１の読
み出し部１１ａの前段のラッチ部，第２の読み出し部１
１ｂの前段のラッチ部，…，第Ｎの読み出し部１１ｃの
前段のラッチ部を用い、制御部３から送信される読み出
し用制御信号の立ち上がりタイミングで、順に各パスに
対応する逆拡散符号をラッチする。その後、前段のラッ
チ部にてラッチされたすべての逆拡散符号は、制御部３
から送信される各読み出し部共通の出力用制御信号の立
ち上がりタイミングでリタイミングされ、同時に各復調
部に対して出力される。
【００３６】このように、本実施の形態においては、唯
一の原符号発生部１により生成された逆拡散符号列を符
号蓄積部２に書き込み、その逆拡散符号を制御部３が指
示する遅延量に相当するアドレスに基づいて適宜読み出
すようにしているため、パス間の遅延時間が大きい場
合、または遅延時間の異なる複数の逆拡散符号を発生さ
せるような場合においても、従来のように、複数のＰＮ
符号発生器を持たせることなく、複数の復調機に対して
所望の逆拡散符号を供給することが可能となる。
一の原符号発生部１により生成された逆拡散符号列を符
号蓄積部２に書き込み、その逆拡散符号を制御部３が指
示する遅延量に相当するアドレスに基づいて適宜読み出
すようにしているため、パス間の遅延時間が大きい場
合、または遅延時間の異なる複数の逆拡散符号を発生さ
せるような場合においても、従来のように、複数のＰＮ
符号発生器を持たせることなく、複数の復調機に対して
所望の逆拡散符号を供給することが可能となる。
【００３７】また、本実施の形態においては、複数のＰ
Ｎ符号発生器を持たせる従来の構成とは異なり、唯一の
原符号発生部１により生成された逆拡散符号列を符号蓄
積部２に書き込み、その逆拡散符号を制御部３が指示す
る遅延量に相当するアドレスに基づいて適宜読み出す構
成としているため、回路規模および消費電力の削減を実
現することが可能となる。
Ｎ符号発生器を持たせる従来の構成とは異なり、唯一の
原符号発生部１により生成された逆拡散符号列を符号蓄
積部２に書き込み、その逆拡散符号を制御部３が指示す
る遅延量に相当するアドレスに基づいて適宜読み出す構
成としているため、回路規模および消費電力の削減を実
現することが可能となる。
【００３８】また、本実施の形態においては、逆拡散符
号を発生しながら、同一チップ区間における逆拡散符号
の書き込み処理、および同一チップ区間で蓄積された符
号の読み出し処理、を時分割で実施するため、一旦、す
べての符号を書き込み、その後、順次読み出しを行う従
来技術と比較して、逆拡散符号の発生から各復調部に供
給するまでの遅延時間を、大幅に短縮することが可能と
なる。
号を発生しながら、同一チップ区間における逆拡散符号
の書き込み処理、および同一チップ区間で蓄積された符
号の読み出し処理、を時分割で実施するため、一旦、す
べての符号を書き込み、その後、順次読み出しを行う従
来技術と比較して、逆拡散符号の発生から各復調部に供
給するまでの遅延時間を、大幅に短縮することが可能と
なる。
【００３９】実施の形態２．図５は、原符号発生部１の
動作タイミング、および符号蓄積部２の書き込み／読み
出しの状態を示す図である。なお、本実施の形態の受信
機については、前述の実施の形態１と同様の構成である
ため、同一の符号を付してその説明を省略する。
動作タイミング、および符号蓄積部２の書き込み／読み
出しの状態を示す図である。なお、本実施の形態の受信
機については、前述の実施の形態１と同様の構成である
ため、同一の符号を付してその説明を省略する。
【００４０】本実施の形態では、原符号発生部１が、制
御部３から送信される制御信号にしたがって一周期分の
逆拡散符号を出力後、その動作を休止する。また、符号
蓄積部２への書き込み処理は、出力中の逆拡散符号の１
周期分で行う。
御部３から送信される制御信号にしたがって一周期分の
逆拡散符号を出力後、その動作を休止する。また、符号
蓄積部２への書き込み処理は、出力中の逆拡散符号の１
周期分で行う。
【００４１】図６は、途中で逆拡散符号の変更があった
場合における、原符号発生部１の動作タイミング、およ
び符号蓄積部２の書き込み／読み出しの状態を示す図で
ある。途中で逆拡散符号を変更するような場合において
も、上記同様、変更するタイミングから１周期分だけ原
符号発生部１を動作させ、この間に符号蓄積部２への書
き込み処理を行う。
場合における、原符号発生部１の動作タイミング、およ
び符号蓄積部２の書き込み／読み出しの状態を示す図で
ある。途中で逆拡散符号を変更するような場合において
も、上記同様、変更するタイミングから１周期分だけ原
符号発生部１を動作させ、この間に符号蓄積部２への書
き込み処理を行う。
【００４２】このように、本実施の形態においては、逆
拡散符号の１周期分に相当する時間分だけ原符号発生部
１を動作させ、この間に符号蓄積部２への書き込みを行
うように制御することで、消費電力を大幅に低減するこ
とが可能となる。また、上記と同様の制御を行うこと
で、途中で逆拡散符号を変更するような場合において
も、容易に対応することが可能となる。
拡散符号の１周期分に相当する時間分だけ原符号発生部
１を動作させ、この間に符号蓄積部２への書き込みを行
うように制御することで、消費電力を大幅に低減するこ
とが可能となる。また、上記と同様の制御を行うこと
で、途中で逆拡散符号を変更するような場合において
も、容易に対応することが可能となる。
【００４３】実施の形態３．図７は、本発明にかかる受
信機の実施の形態３の構成を示す図である。図７におい
て、２１は１ビットのシリアルデータから複数ビットの
パラレルデータへの変換を行う第１のビット幅変換部で
あり、２２は複数ビットのパラレルデータから１ビット
のシリアルデータへの変換を行う第２のビット幅変換部
である。なお、前述した実施の形態１と同様の構成につ
いては、同一の符号を付してその説明を省略する。
信機の実施の形態３の構成を示す図である。図７におい
て、２１は１ビットのシリアルデータから複数ビットの
パラレルデータへの変換を行う第１のビット幅変換部で
あり、２２は複数ビットのパラレルデータから１ビット
のシリアルデータへの変換を行う第２のビット幅変換部
である。なお、前述した実施の形態１と同様の構成につ
いては、同一の符号を付してその説明を省略する。
【００４４】たとえば、前述の実施の形態１において
は、符号蓄積部２に対して時分割で１ビットづつ逆拡散
符号を書き込み、その後、蓄積された符号を１ビットづ
つ読み出すようにしているが、本実施の形態では、書き
込み時に、１ビットのシリアルデータから複数ビットの
パラレルデータにビット幅の変換を行い、変換後のパラ
レルデータを同時に書き込み、その後の読み出し時に、
同時に読み出した複数ビットのパラレルデータから１ビ
ットのシリアルデータにビット幅の変換を行い、変換後
のシリアルデータを順次符号読み出し部４に対して出力
する。
は、符号蓄積部２に対して時分割で１ビットづつ逆拡散
符号を書き込み、その後、蓄積された符号を１ビットづ
つ読み出すようにしているが、本実施の形態では、書き
込み時に、１ビットのシリアルデータから複数ビットの
パラレルデータにビット幅の変換を行い、変換後のパラ
レルデータを同時に書き込み、その後の読み出し時に、
同時に読み出した複数ビットのパラレルデータから１ビ
ットのシリアルデータにビット幅の変換を行い、変換後
のシリアルデータを順次符号読み出し部４に対して出力
する。
【００４５】図８は、符号蓄積部２の書き込み／読み出
しタイミング、および符号読み出し部２のラッチタイミ
ングを示す図である。本実施の形態においては、まず、
各逆拡散符号のｘ（任意の整数）チップの区間を、書き
込みタイミングおよび各読み出しタイミングの個数、す
なわち、マルチパスに対応した符号読み出し部の個数＋
１、に対応した区間に区切る。そして、符号読み出し部
４が、第１の読み出し部１１ａの前段のラッチ部，第２
の読み出し部１１ｂの前段のラッチ部，…，第Ｎの読み
出し部１１ｃの前段のラッチ部を用い、制御部３から送
信される読み出し用制御信号の立ち上がりタイミング
で、順に各パスに対応する逆拡散符号をラッチする。そ
の後、前段のラッチ部にてラッチされたすべての逆拡散
符号は、制御部３から送信される各読み出し部共通の出
力用制御信号の立ち上がりタイミングでリタイミングさ
れ、同時に各復調部に対して出力される。
しタイミング、および符号読み出し部２のラッチタイミ
ングを示す図である。本実施の形態においては、まず、
各逆拡散符号のｘ（任意の整数）チップの区間を、書き
込みタイミングおよび各読み出しタイミングの個数、す
なわち、マルチパスに対応した符号読み出し部の個数＋
１、に対応した区間に区切る。そして、符号読み出し部
４が、第１の読み出し部１１ａの前段のラッチ部，第２
の読み出し部１１ｂの前段のラッチ部，…，第Ｎの読み
出し部１１ｃの前段のラッチ部を用い、制御部３から送
信される読み出し用制御信号の立ち上がりタイミング
で、順に各パスに対応する逆拡散符号をラッチする。そ
の後、前段のラッチ部にてラッチされたすべての逆拡散
符号は、制御部３から送信される各読み出し部共通の出
力用制御信号の立ち上がりタイミングでリタイミングさ
れ、同時に各復調部に対して出力される。
【００４６】このように、本実施の形態においては、書
き込み時に、１ビットのシリアルデータから複数ビット
のパラレルデータにビット幅の変換を行い、変換後のパ
ラレルデータを同時に書き込み、その後の読み出し時
に、同時に読み出した複数ビットのパラレルデータから
１ビットのシリアルデータにビット幅の変換を行い、変
換後のシリアルデータを順次符号読み出し部４に対して
出力する構成とすることで、書き込み処理時に必要な動
作クロックの速度を抑えることができる。また、動作ク
ロックの速度を抑えることにより、さらに、消費電力を
低減することも可能となる。
き込み時に、１ビットのシリアルデータから複数ビット
のパラレルデータにビット幅の変換を行い、変換後のパ
ラレルデータを同時に書き込み、その後の読み出し時
に、同時に読み出した複数ビットのパラレルデータから
１ビットのシリアルデータにビット幅の変換を行い、変
換後のシリアルデータを順次符号読み出し部４に対して
出力する構成とすることで、書き込み処理時に必要な動
作クロックの速度を抑えることができる。また、動作ク
ロックの速度を抑えることにより、さらに、消費電力を
低減することも可能となる。
【００４７】実施の形態４．図９は、本発明にかかる受
信機の実施の形態４の構成を示す図である。図９におい
て、３１は分配部であり、３２は第１の符号蓄積部であ
り、３３は第２の符号蓄積部であり、３４は第１の符号
読み出し部であり、３５は第２の符号読み出し部であ
り、３６は第１の復調部であり、３７は第２の復調部で
ある。なお、前述した実施の形態１と同様の構成につい
ては、同一の符号を付してその説明を省略する。また、
第１の符号読み出し部３４および第２の符号読み出し部
３５の内部構成については、前述の符号読み出し部４の
内部構成と同様である。
信機の実施の形態４の構成を示す図である。図９におい
て、３１は分配部であり、３２は第１の符号蓄積部であ
り、３３は第２の符号蓄積部であり、３４は第１の符号
読み出し部であり、３５は第２の符号読み出し部であ
り、３６は第１の復調部であり、３７は第２の復調部で
ある。なお、前述した実施の形態１と同様の構成につい
ては、同一の符号を付してその説明を省略する。また、
第１の符号読み出し部３４および第２の符号読み出し部
３５の内部構成については、前述の符号読み出し部４の
内部構成と同様である。
【００４８】前述の実施の形態１においては、１つの原
符号発生部１に対して、それぞれ１つの符号蓄積部２、
符号読み出し部４、および復調部５を備えていたが、本
実施の形態では、分配部３１が、制御部３からの制御信
号に基づいて、複数の符号蓄積部のなかからいずれか１
つを選択し、その後、原符号発生部１で発生する逆拡散
符号を書き込む。
符号発生部１に対して、それぞれ１つの符号蓄積部２、
符号読み出し部４、および復調部５を備えていたが、本
実施の形態では、分配部３１が、制御部３からの制御信
号に基づいて、複数の符号蓄積部のなかからいずれか１
つを選択し、その後、原符号発生部１で発生する逆拡散
符号を書き込む。
【００４９】このように、本実施の形態においては、１
つの原符号発生部に対して、複数の符号蓄積部を備え、
逆拡散符号を制御部３の指示で任意の符号蓄積部に格納
する構成とするため、１つの符号発生器で複数の種類の
逆拡散符号に対応することが可能となる。なお、本実施
の形態では、１つの原符号発生部に対して、それぞれ２
つの符号蓄積部、符号読み出し部、復調部を備えること
としているが、これに限らず、たとえば、逆拡散符号の
種類にあわせて、３つ以上の構成を備えることとしても
よい。
つの原符号発生部に対して、複数の符号蓄積部を備え、
逆拡散符号を制御部３の指示で任意の符号蓄積部に格納
する構成とするため、１つの符号発生器で複数の種類の
逆拡散符号に対応することが可能となる。なお、本実施
の形態では、１つの原符号発生部に対して、それぞれ２
つの符号蓄積部、符号読み出し部、復調部を備えること
としているが、これに限らず、たとえば、逆拡散符号の
種類にあわせて、３つ以上の構成を備えることとしても
よい。
【００５０】実施の形態５．図１０は、本発明にかかる
受信機の実施の形態５の構成を示す図である。図１０に
おいて、４１は割当部であり、５１ａは第１の原符号発
生部であり、５１ｂは第２の原符号発生部であり、５２
ａは第１のセレクタであり、５２ｂは第２のセレクタで
あり、５２ｃは第Ｎのセレクタであり、５３ａは第１の
蓄積部であり、５３ｂは第２の蓄積部であり、５３ｃは
第Ｎの蓄積部である。なお、前述した実施の形態１と同
様の構成については、同一の符号を付してその説明を省
略する。
受信機の実施の形態５の構成を示す図である。図１０に
おいて、４１は割当部であり、５１ａは第１の原符号発
生部であり、５１ｂは第２の原符号発生部であり、５２
ａは第１のセレクタであり、５２ｂは第２のセレクタで
あり、５２ｃは第Ｎのセレクタであり、５３ａは第１の
蓄積部であり、５３ｂは第２の蓄積部であり、５３ｃは
第Ｎの蓄積部である。なお、前述した実施の形態１と同
様の構成については、同一の符号を付してその説明を省
略する。
【００５１】前述の実施の形態５においては、１つの原
符号発生部１に対して、それぞれ複数の符号蓄積部、符
号読み出し部、および復調部を備えていたが、本実施の
形態では、複数の原符号発生部を備え、割当部４１が、
制御部３からの制御信号に基づいて、複数の蓄積部のな
かからいずれか１つを選択し、選択した蓄積部に対し
て、各原符号発生部にて生成される逆拡散符号を出力す
る。
符号発生部１に対して、それぞれ複数の符号蓄積部、符
号読み出し部、および復調部を備えていたが、本実施の
形態では、複数の原符号発生部を備え、割当部４１が、
制御部３からの制御信号に基づいて、複数の蓄積部のな
かからいずれか１つを選択し、選択した蓄積部に対し
て、各原符号発生部にて生成される逆拡散符号を出力す
る。
【００５２】このように、本実施の形態においては、複
数の原符号発生部と複数の符号蓄積部とを備え、各原符
号発生部の出力をどの符号蓄積部に接続するかを選択で
きる構成にすることで、複数の種類の逆拡散符号に容易
に対応することが可能となるとともに、さらに、同時に
複数の逆拡散符号を変更するような場合においても、そ
の変更に要する時間を大幅に短縮することが可能とな
る。なお、本実施の形態では、２つの原符号発生部を備
えることとしたが、これに限らず、たとえば、逆拡散符
号の種類および変更時の要求時間にあわせて、３つ以上
の原符号発生部を備えることとしてもよい。
数の原符号発生部と複数の符号蓄積部とを備え、各原符
号発生部の出力をどの符号蓄積部に接続するかを選択で
きる構成にすることで、複数の種類の逆拡散符号に容易
に対応することが可能となるとともに、さらに、同時に
複数の逆拡散符号を変更するような場合においても、そ
の変更に要する時間を大幅に短縮することが可能とな
る。なお、本実施の形態では、２つの原符号発生部を備
えることとしたが、これに限らず、たとえば、逆拡散符
号の種類および変更時の要求時間にあわせて、３つ以上
の原符号発生部を備えることとしてもよい。
【００５３】実施の形態６．図１１は、前述した実施の
形態１〜５に示す原符号発生部の構成を示す図である。
図１１において、６１は任意ＰＮ符号発生部であり、６
２はシフトレジスタ部であり、６３はマスク部であり、
６４は加算部である。
形態１〜５に示す原符号発生部の構成を示す図である。
図１１において、６１は任意ＰＮ符号発生部であり、６
２はシフトレジスタ部であり、６３はマスク部であり、
６４は加算部である。
【００５４】上記原符号発生部１の任意ＰＮ符号発生部
６１においては、シフトレジスタ部６２の所定のビット
位置から得られる出力に対して、加算部６４が排他的論
理和を求め、その計算結果をシフトレジスタ部６２の最
上位ビットに入力し、これを繰り返すことで、順次、Ｐ
Ｎ符号（Ｍ系列符号）を得る。なお、ビット位置につい
ては、ＰＮ符号の生成多項式に対応する。
６１においては、シフトレジスタ部６２の所定のビット
位置から得られる出力に対して、加算部６４が排他的論
理和を求め、その計算結果をシフトレジスタ部６２の最
上位ビットに入力し、これを繰り返すことで、順次、Ｐ
Ｎ符号（Ｍ系列符号）を得る。なお、ビット位置につい
ては、ＰＮ符号の生成多項式に対応する。
【００５５】具体的にいうと、シフトレジスタ部６２内
の各Ｄ−ＦＦの出力に対して、マスク部６３が、ＡＮＤ
ゲートを用いて生成多項式に対応したマスクをかけ、そ
の後、加算部６４が、各マスク出力の排他的論理和を計
算し、その計算結果をシフトレジスタ部６２のＤ−ＦＦ
（ｎ）に戻すことで、順次、任意のＰＮ符号を生成す
る。たとえば、生成多項式がＸ２５＋Ｘ３＋１の場合に
は、ｎ＝２４とし、かつマスク部６３のＡＮＤゲート＃
（３），＃（０）に供給する生成多項式パターンを
“１”とすることで、加算部６４が、Ｄ−ＦＦ（３），
Ｄ−ＦＦ（０）出力の排他的論理和を求め、この計算結
果をＤ−ＦＦ（２４）に入力することを繰り返し、シフ
トレジスタ部６２が、順次、任意のＰＮ符号を生成す
る。そして、本実施の形態においては、選択部６５を用
いて、任意のＤ−ＦＦの出力を選択できるようにするこ
とで、たとえば、シフトレジスタの段数以下の生成多項
式についても対応する。
の各Ｄ−ＦＦの出力に対して、マスク部６３が、ＡＮＤ
ゲートを用いて生成多項式に対応したマスクをかけ、そ
の後、加算部６４が、各マスク出力の排他的論理和を計
算し、その計算結果をシフトレジスタ部６２のＤ−ＦＦ
（ｎ）に戻すことで、順次、任意のＰＮ符号を生成す
る。たとえば、生成多項式がＸ２５＋Ｘ３＋１の場合に
は、ｎ＝２４とし、かつマスク部６３のＡＮＤゲート＃
（３），＃（０）に供給する生成多項式パターンを
“１”とすることで、加算部６４が、Ｄ−ＦＦ（３），
Ｄ−ＦＦ（０）出力の排他的論理和を求め、この計算結
果をＤ−ＦＦ（２４）に入力することを繰り返し、シフ
トレジスタ部６２が、順次、任意のＰＮ符号を生成す
る。そして、本実施の形態においては、選択部６５を用
いて、任意のＤ−ＦＦの出力を選択できるようにするこ
とで、たとえば、シフトレジスタの段数以下の生成多項
式についても対応する。
【００５６】一方、図１２は、上記図１１とは異なる原
符号発生部の構成を示す図である。図１２において、６
１ａは第１の任意ＰＮ符号発生部であり、６１ｂは第２
の任意ＰＮ符号発生部であり、６１ｃは第Ｎの任意ＰＮ
符号発生部であり、７１は加算部である。図１２に示す
原符号発生部１においては、任意ＰＮ符号発生部を複数
個備え、それぞれの出力の排他的論理和を計算すること
で、逆拡散符号を生成する。
符号発生部の構成を示す図である。図１２において、６
１ａは第１の任意ＰＮ符号発生部であり、６１ｂは第２
の任意ＰＮ符号発生部であり、６１ｃは第Ｎの任意ＰＮ
符号発生部であり、７１は加算部である。図１２に示す
原符号発生部１においては、任意ＰＮ符号発生部を複数
個備え、それぞれの出力の排他的論理和を計算すること
で、逆拡散符号を生成する。
【００５７】このように、本実施の形態においては、原
符号発生部１に、上記図１１に示す構成を備えること
で、任意の生成多項式のＰＮ符号が生成可能となり、さ
らに、生成多項式の変更に容易に対応可能となる。ま
た、原符号発生部１に、上記図１２に示す構成を備える
ことで、ゴールド符号等の多様な符号を生成することが
可能となる。
符号発生部１に、上記図１１に示す構成を備えること
で、任意の生成多項式のＰＮ符号が生成可能となり、さ
らに、生成多項式の変更に容易に対応可能となる。ま
た、原符号発生部１に、上記図１２に示す構成を備える
ことで、ゴールド符号等の多様な符号を生成することが
可能となる。
【００５８】
【発明の効果】以上、説明したとおり、本発明によれ
ば、唯一の逆拡散符号発生手段により生成された逆拡散
符号列を符号格納手段に書き込み、その逆拡散符号を、
制御手段が指示する遅延量に相当するアドレスに基づい
て適宜読み出すようにしているため、パス間の遅延時間
が大きい場合、または遅延時間の異なる複数の逆拡散符
号を発生させるような場合においても、従来のように、
複数のＰＮ符号発生器を持たせることなく、複数の復調
手段に対して所望の逆拡散符号を供給することが可能な
受信機を得ることができる、という効果を奏する。ま
た、複数のＰＮ符号発生器を持たせる従来の構成とは異
なり、唯一の逆拡散符号発生手段により生成された逆拡
散符号列を符号格納手段に書き込み、その逆拡散符号
を、制御手段が指示する遅延量に相当するアドレスに基
づいて適宜読み出す構成としているため、回路規模およ
び消費電力の削減を実現することが可能な受信機を得る
ことができる、という効果を奏する。
ば、唯一の逆拡散符号発生手段により生成された逆拡散
符号列を符号格納手段に書き込み、その逆拡散符号を、
制御手段が指示する遅延量に相当するアドレスに基づい
て適宜読み出すようにしているため、パス間の遅延時間
が大きい場合、または遅延時間の異なる複数の逆拡散符
号を発生させるような場合においても、従来のように、
複数のＰＮ符号発生器を持たせることなく、複数の復調
手段に対して所望の逆拡散符号を供給することが可能な
受信機を得ることができる、という効果を奏する。ま
た、複数のＰＮ符号発生器を持たせる従来の構成とは異
なり、唯一の逆拡散符号発生手段により生成された逆拡
散符号列を符号格納手段に書き込み、その逆拡散符号
を、制御手段が指示する遅延量に相当するアドレスに基
づいて適宜読み出す構成としているため、回路規模およ
び消費電力の削減を実現することが可能な受信機を得る
ことができる、という効果を奏する。
【００５９】つぎの発明によれば、同一チップ区間にお
ける逆拡散符号の書き込み処理、および同一チップ区間
で蓄積された符号の読み出し処理、を時分割で実施する
ため、一旦、すべての符号を書き込み、その後、順次読
み出しを行う従来技術と比較して、逆拡散符号の発生か
ら各復調手段に供給するまでの遅延時間を、大幅に短縮
することが可能な受信機を得ることができる、という効
果を奏する。
ける逆拡散符号の書き込み処理、および同一チップ区間
で蓄積された符号の読み出し処理、を時分割で実施する
ため、一旦、すべての符号を書き込み、その後、順次読
み出しを行う従来技術と比較して、逆拡散符号の発生か
ら各復調手段に供給するまでの遅延時間を、大幅に短縮
することが可能な受信機を得ることができる、という効
果を奏する。
【００６０】つぎの発明によれば、逆拡散符号の１周期
分に相当する時間分だけ逆拡散符号発生手段を動作さ
せ、この間に符号格納手段への書き込み処理を行うた
め、消費電力を大幅に低減することが可能な受信機を得
ることができる、という効果を奏する。
分に相当する時間分だけ逆拡散符号発生手段を動作さ
せ、この間に符号格納手段への書き込み処理を行うた
め、消費電力を大幅に低減することが可能な受信機を得
ることができる、という効果を奏する。
【００６１】つぎの発明によれば、途中で逆拡散符号を
変更するような場合においても、容易に対応することが
可能な受信機を得ることができる、という効果を奏す
る。
変更するような場合においても、容易に対応することが
可能な受信機を得ることができる、という効果を奏す
る。
【００６２】つぎの発明によれば、書き込み時に、１ビ
ットのシリアルデータを複数ビットのパラレルデータに
変換し、変換後のパラレルデータを同時に書き込み、そ
の後の読み出し時に、同時に読み出した複数ビットのパ
ラレルデータを１ビットのシリアルデータに変換し、変
換後のシリアルデータを順次符号読み出し手段に対して
出力する構成とするため、書き込み処理時に必要な動作
クロックの速度を抑えることが可能な受信機を得ること
ができる、という効果を奏する。また、動作クロックの
速度を抑えることにより、さらに、消費電力を低減する
ことが可能な受信機を得ることができる、という効果を
奏する。
ットのシリアルデータを複数ビットのパラレルデータに
変換し、変換後のパラレルデータを同時に書き込み、そ
の後の読み出し時に、同時に読み出した複数ビットのパ
ラレルデータを１ビットのシリアルデータに変換し、変
換後のシリアルデータを順次符号読み出し手段に対して
出力する構成とするため、書き込み処理時に必要な動作
クロックの速度を抑えることが可能な受信機を得ること
ができる、という効果を奏する。また、動作クロックの
速度を抑えることにより、さらに、消費電力を低減する
ことが可能な受信機を得ることができる、という効果を
奏する。
【００６３】つぎの発明によれば、１つの逆拡散符号発
生手段に対して、複数の符号格納手段を備え、逆拡散符
号を制御手段の指示で任意の符号格納手段に格納する構
成とするため、１つの逆拡散符号発生手段で複数の種類
の逆拡散符号に対応することが可能な受信機を得ること
ができる、という効果を奏する。
生手段に対して、複数の符号格納手段を備え、逆拡散符
号を制御手段の指示で任意の符号格納手段に格納する構
成とするため、１つの逆拡散符号発生手段で複数の種類
の逆拡散符号に対応することが可能な受信機を得ること
ができる、という効果を奏する。
【００６４】つぎの発明によれば、複数の逆拡散符号発
生手段と複数の符号格納手段とを備え、各逆拡散符号発
生手段の出力をどの符号格納手段に接続するかを選択で
きる構成にすることで、複数の種類の逆拡散符号に容易
に対応することが可能となるとともに、さらに、同時に
複数の逆拡散符号を変更するような場合においても、そ
の変更に要する時間を大幅に短縮することが可能な受信
機を得ることができる、という効果を奏する。
生手段と複数の符号格納手段とを備え、各逆拡散符号発
生手段の出力をどの符号格納手段に接続するかを選択で
きる構成にすることで、複数の種類の逆拡散符号に容易
に対応することが可能となるとともに、さらに、同時に
複数の逆拡散符号を変更するような場合においても、そ
の変更に要する時間を大幅に短縮することが可能な受信
機を得ることができる、という効果を奏する。
【００６５】つぎの発明によれば、任意の生成多項式の
ＰＮ符号が生成可能となり、さらに、生成多項式の変更
に容易に対応可能な受信機を得ることができる、という
効果を奏する。
ＰＮ符号が生成可能となり、さらに、生成多項式の変更
に容易に対応可能な受信機を得ることができる、という
効果を奏する。
【００６６】つぎの発明によれば、ゴールド符号等の多
様な符号を生成することが可能な受信機を得ることがで
きる、という効果を奏する。
様な符号を生成することが可能な受信機を得ることがで
きる、という効果を奏する。
【００６７】つぎの発明によれば、逆拡散符号発生ステ
ップにより生成された逆拡散符号列を格納し、その逆拡
散符号を、遅延量に相当するアドレスに基づいて適宜読
み出すようにしているため、パス間の遅延時間が大きい
場合、または遅延時間の異なる複数の逆拡散符号を発生
させるような場合においても、従来のように、複数のＰ
Ｎ符号発生器を持たせることなく、所望の逆拡散符号を
生成できる、という効果を奏する。
ップにより生成された逆拡散符号列を格納し、その逆拡
散符号を、遅延量に相当するアドレスに基づいて適宜読
み出すようにしているため、パス間の遅延時間が大きい
場合、または遅延時間の異なる複数の逆拡散符号を発生
させるような場合においても、従来のように、複数のＰ
Ｎ符号発生器を持たせることなく、所望の逆拡散符号を
生成できる、という効果を奏する。
【００６８】つぎの発明によれば、同一チップ区間にお
ける逆拡散符号の書き込み処理、および同一チップ区間
で蓄積された符号の読み出し処理、を時分割で実施する
ため、一旦、すべての符号を書き込み、その後、順次読
み出しを行う従来技術と比較して、逆拡散符号の発生か
ら供給までの遅延時間を大幅に短縮できる、という効果
を奏する。
ける逆拡散符号の書き込み処理、および同一チップ区間
で蓄積された符号の読み出し処理、を時分割で実施する
ため、一旦、すべての符号を書き込み、その後、順次読
み出しを行う従来技術と比較して、逆拡散符号の発生か
ら供給までの遅延時間を大幅に短縮できる、という効果
を奏する。
【００６９】つぎの発明によれば、逆拡散符号の１周期
分に相当する時間だけ逆拡散符号発生ステップを実施
し、この間に逆拡散符号の書き込み処理を行うため、従
来と比較して消費電力を大幅に低減できる、という効果
を奏する。
分に相当する時間だけ逆拡散符号発生ステップを実施
し、この間に逆拡散符号の書き込み処理を行うため、従
来と比較して消費電力を大幅に低減できる、という効果
を奏する。
【００７０】つぎの発明によれば、途中で逆拡散符号を
変更するような場合においても、容易に逆拡散符号の変
更処理を実施できる、という効果を奏する。
変更するような場合においても、容易に逆拡散符号の変
更処理を実施できる、という効果を奏する。
【００７１】つぎの発明によれば、書き込み時に、１ビ
ットのシリアルデータを複数ビットのパラレルデータに
変換し、変換後のパラレルデータを同時に書き込み、そ
の後の読み出し時に、同時に読み出した複数ビットのパ
ラレルデータを１ビットのシリアルデータに変換し、変
換後のシリアルデータを順次出力するため、書き込み処
理時に必要な動作クロックの速度を抑えることができ
る、という効果を奏する。
ットのシリアルデータを複数ビットのパラレルデータに
変換し、変換後のパラレルデータを同時に書き込み、そ
の後の読み出し時に、同時に読み出した複数ビットのパ
ラレルデータを１ビットのシリアルデータに変換し、変
換後のシリアルデータを順次出力するため、書き込み処
理時に必要な動作クロックの速度を抑えることができ
る、という効果を奏する。
【００７２】つぎの発明によれば、符号格納ステップお
よび符号読み出しステップの一連の工程を複数用意し、
さらに、前記複数の工程からいずれか１つの工程を選択
する選択ステップを含むことで、逆拡散符号を、任意の
符号格納部に格納できるようになるため、容易に複数の
種類の逆拡散符号を生成できる、という効果を奏する。
よび符号読み出しステップの一連の工程を複数用意し、
さらに、前記複数の工程からいずれか１つの工程を選択
する選択ステップを含むことで、逆拡散符号を、任意の
符号格納部に格納できるようになるため、容易に複数の
種類の逆拡散符号を生成できる、という効果を奏する。
【図１】 本発明にかかる受信機の実施の形態１の構成
を示す図である。
を示す図である。
【図２】 各復調器に対して供給する逆拡散符号のタイ
ミングを示す図である。
ミングを示す図である。
【図３】 符号読み出し部の構成および制御部から符号
読み出し部へ送信される制御信号を示す図である。
読み出し部へ送信される制御信号を示す図である。
【図４】 符号蓄積部の書き込み／読み出しタイミング
および符号読み出し部のラッチタイミングを示す図であ
る。
および符号読み出し部のラッチタイミングを示す図であ
る。
【図５】 原符号発生部の動作タイミングおよび符号蓄
積部の書き込み／読み出しの状態を示す図である。
積部の書き込み／読み出しの状態を示す図である。
【図６】 途中で逆拡散符号の変更があった場合におけ
る、原符号発生部の動作タイミングおよび符号蓄積部の
書き込み／読み出しの状態を示す図である。
る、原符号発生部の動作タイミングおよび符号蓄積部の
書き込み／読み出しの状態を示す図である。
【図７】 本発明にかかる受信機の実施の形態３の構成
を示す図である。
を示す図である。
【図８】 符号蓄積部の書き込み／読み出しタイミング
および符号読み出し部のラッチタイミングを示す図であ
る。
および符号読み出し部のラッチタイミングを示す図であ
る。
【図９】 本発明にかかる受信機の実施の形態４の構成
を示す図である。
を示す図である。
【図１０】 本発明にかかる受信機の実施の形態５の構
成を示す図である。
成を示す図である。
【図１１】 原符号発生部の構成を示す図である。
【図１２】 原符号発生部の構成を示す図である。
【図１３】 従来の受信機の構成を示す図である。
【図１４】 従来のＰＮ符号発生器の構成を示す図であ
る。
る。
１ 原符号発生部、２ 符号蓄積部、３ 制御部、４
符号読み出し部、５復調部、６ シンボル合成部、１１
ａ 第１の読み出し部、１１ｂ 第２の読み出し部、１
１ｃ 第Ｎの読み出し部、１２ａ 第１の復調器、１２
ｂ 第２の復調器、１２ｃ 第Ｎの復調器、２１ 第１
のビット幅変換部、２２ 第２のビット幅変換部、３１
分配部、３２ 第１の符号蓄積部、３３ 第２の符号
蓄積部、３４ 第１の符号読み出し部、３５ 第２の符
号読み出し部、３６ 第１の復調部、３７ 第２の復調
部、４１ 割当部、５１ａ 第１の原符号発生部、５１
ｂ 第２の原符号発生部、５２ａ 第１のセレクタ、５
２ｂ 第２のセレクタ、５２ｃ 第Ｎのセレクタ、５３
ａ 第１の蓄積部、５３ｂ 第２の蓄積部、５３ｃ 第
Ｎの蓄積部、６１ 任意ＰＮ符号発生部、６１ａ 第１
の任意ＰＮ符号発生部、６１ｂ 第２の任意ＰＮ符号発
生部、６１ｃ 第Ｎの任意ＰＮ符号発生部、６２ シフ
トレジスタ部、６３ マスク部、６４，７１ 加算部。
符号読み出し部、５復調部、６ シンボル合成部、１１
ａ 第１の読み出し部、１１ｂ 第２の読み出し部、１
１ｃ 第Ｎの読み出し部、１２ａ 第１の復調器、１２
ｂ 第２の復調器、１２ｃ 第Ｎの復調器、２１ 第１
のビット幅変換部、２２ 第２のビット幅変換部、３１
分配部、３２ 第１の符号蓄積部、３３ 第２の符号
蓄積部、３４ 第１の符号読み出し部、３５ 第２の符
号読み出し部、３６ 第１の復調部、３７ 第２の復調
部、４１ 割当部、５１ａ 第１の原符号発生部、５１
ｂ 第２の原符号発生部、５２ａ 第１のセレクタ、５
２ｂ 第２のセレクタ、５２ｃ 第Ｎのセレクタ、５３
ａ 第１の蓄積部、５３ｂ 第２の蓄積部、５３ｃ 第
Ｎの蓄積部、６１ 任意ＰＮ符号発生部、６１ａ 第１
の任意ＰＮ符号発生部、６１ｂ 第２の任意ＰＮ符号発
生部、６１ｃ 第Ｎの任意ＰＮ符号発生部、６２ シフ
トレジスタ部、６３ マスク部、６４，７１ 加算部。
Claims (15)
- 【請求項１】 逆拡散符号の発生処理に必要な制御情報
と、逆拡散符号の読み出し処理に必要なアドレス情報お
よびタイミング情報と、を出力する制御手段と、 前記制御情報に基づいて逆拡散符号を連続的に発生する
逆拡散符号発生手段と、 マルチパスの遅延時間に対応したアドレス単位に前記逆
拡散符号を格納する符号格納手段と、 前記アドレス情報に基づいて読み出された各パスに対応
する逆拡散符号を受け取り、前記タイミング情報に基づ
いて受け取った逆拡散符号を出力する複数の符号読み出
し手段と、 受信信号を前記各パスに対応する逆拡散符号を用いて個
別に復調する複数の復調手段と、 前記すべての復調信号を合成する合成手段と、 を備えることを特徴とする受信機。 - 【請求項２】 前記符号格納手段は、同一チップ区間に
おける逆拡散符号の書き込み処理、および同一チップ区
間で蓄積された符号の読み出し処理、を時分割で実施す
ることを特徴とする請求項１に記載の受信機。 - 【請求項３】 前記逆拡散符号発生手段は、前記制御信
号に基づいて一周期分の逆拡散符号を出力後、その動作
を停止することを特徴とする請求項１または２に記載の
受信機。 - 【請求項４】 さらに、前記逆拡散符号発生手段は、逆
拡散符号を変更する場合に、前記制御信号に基づいて一
周期分の新たな逆拡散符号を出力後、その動作を停止す
ることを特徴とする請求項３に記載の受信機。 - 【請求項５】 さらに、前記符号格納手段は、前記逆拡
散符号の書き込み時、１ビットのシリアルデータを複数
ビットのパラレルデータに変換し、変換後のパラレルデ
ータを同時に書き込み、その後、読み出し時に、同時に
読み出した複数ビットのパラレルデータを１ビットのシ
リアルデータに変換し、変換後のシリアルデータを順次
前記符号読み出し手段に対して出力することを特徴とす
る請求項１〜４のいずれか一つに記載の受信機。 - 【請求項６】 前記符号格納手段、前記符号読み出し手
段、および前記復調手段の組み合わせを複数備え、さら
に、複数の符号格納手段のなかからいずれか１つを選択
する選択手段を備え、 前記選択された符号格納手段に対して逆拡散符号を格納
することを特徴とする請求項１〜４のいずれか一つに記
載の受信機。 - 【請求項７】 さらに、前記逆拡散符号発生手段を複数
備え、 前記選択された符号格納手段に対して各逆拡散符号発生
手段にて生成された逆拡散符号を格納することを特徴と
する請求項６に記載の受信機。 - 【請求項８】 前記逆拡散符号発生手段は、シフトレジ
スタにおける任意のビット出力の排他的論理和を計算す
ることで、Ｍ系列符号を発生することを特徴とする請求
項１〜７のいずれか一つに記載の受信機。 - 【請求項９】 前記逆拡散符号発生手段を複数備え、各
逆拡散符号発生手段出力の排他的論理和を計算すること
で、逆拡散符号を発生することを特徴とする請求項８に
記載の受信機。 - 【請求項１０】 マルチパス通信環境における受信信号
を各パスに対応する逆拡散符号を用いて個別に復調する
受信機の、逆拡散符号生成方法において、 逆拡散符号の生成処理に必要な制御情報に基づいて逆拡
散符号を連続的に発生する逆拡散符号発生ステップと、 マルチパスの遅延時間に対応したアドレス単位に前記逆
拡散符号を格納する符号格納ステップと、 前記アドレス情報に基づいて読み出された各パスに対応
する逆拡散符号を受け取り、所定のタイミング情報に基
づいて受け取った逆拡散符号を出力する複数の符号読み
出しステップと、 を含むことを特徴とする逆拡散符号生成方法。 - 【請求項１１】 前記符号格納ステップにあっては、同
一チップ区間における逆拡散符号の書き込み処理、およ
び同一チップ区間で蓄積された符号の読み出し処理、を
時分割で実施することを特徴とする請求項１０に記載の
逆拡散符号生成方法。 - 【請求項１２】 前記逆拡散符号発生ステップにあって
は、前記制御信号に基づいて一周期分の逆拡散符号を出
力後、その動作を停止することを特徴とする請求項１０
または１１に記載の逆拡散符号生成方法。 - 【請求項１３】 さらに、前記逆拡散符号発生ステップ
にあっては、逆拡散符号を変更する場合に、前記制御信
号に基づいて一周期分の新たな逆拡散符号を出力後、そ
の動作を停止することを特徴とする請求項１２に記載の
逆拡散符号生成方法。 - 【請求項１４】 さらに、前記符号格納ステップにあっ
ては、前記逆拡散符号の書き込み時、１ビットのシリア
ルデータを複数ビットのパラレルデータに変換し、変換
後のパラレルデータを同時に書き込み、その後、読み出
し時に、同時に読み出した複数ビットのパラレルデータ
を１ビットのシリアルデータに変換し、変換後のシリア
ルデータを順次出力することを特徴とする請求項１０〜
１３のいずれか一つに記載の逆拡散符号生成方法。 - 【請求項１５】 前記符号格納ステップおよび前記符号
読み出しステップの一連の工程を複数用意し、さらに、
前記複数の工程からいずれか１つの工程を選択する選択
ステップを含むことで、各工程単位に逆拡散符号を生成
することを特徴とする請求項１０〜１３のいずれか一つ
に記載の逆拡散符号生成方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000148156A JP3583349B2 (ja) | 2000-05-19 | 2000-05-19 | 受信機および逆拡散符号生成方法 |
| US10/031,372 US20030086484A1 (en) | 2000-05-19 | 2001-05-11 | Receiver and inverse-spreading code generating method |
| PCT/JP2001/003950 WO2001089126A1 (fr) | 2000-05-19 | 2001-05-11 | Recepteur et procede de generation de code d'etalement inverse |
| CNB018013228A CN1181635C (zh) | 2000-05-19 | 2001-05-11 | 接收机及解扩码生成方法 |
| KR10-2002-7000765A KR100456494B1 (ko) | 2000-05-19 | 2001-05-11 | 수신기 및 역확산 부호 생성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000148156A JP3583349B2 (ja) | 2000-05-19 | 2000-05-19 | 受信機および逆拡散符号生成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001332997A true JP2001332997A (ja) | 2001-11-30 |
| JP3583349B2 JP3583349B2 (ja) | 2004-11-04 |
Family
ID=18654232
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000148156A Expired - Fee Related JP3583349B2 (ja) | 2000-05-19 | 2000-05-19 | 受信機および逆拡散符号生成方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US20030086484A1 (ja) |
| JP (1) | JP3583349B2 (ja) |
| KR (1) | KR100456494B1 (ja) |
| CN (1) | CN1181635C (ja) |
| WO (1) | WO2001089126A1 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060293954A1 (en) * | 2005-01-12 | 2006-12-28 | Anderson Bruce J | Voting and headend insertion model for targeting content in a broadcast network |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5467367A (en) * | 1991-06-07 | 1995-11-14 | Canon Kabushiki Kaisha | Spread spectrum communication apparatus and telephone exchange system |
| FI97581C (fi) * | 1995-02-10 | 1997-01-10 | Nokia Telecommunications Oy | Vastaanotin ja menetelmä hajotuskoodien generoimiseksi vastaanottimessa |
| JP3578839B2 (ja) * | 1995-07-18 | 2004-10-20 | 三菱電機株式会社 | ディジタル受信機 |
| JPH0936778A (ja) * | 1995-07-20 | 1997-02-07 | Oki Electric Ind Co Ltd | 拡散符号発生回路及び移動体通信用の受信装置 |
| JPH0955715A (ja) * | 1995-08-11 | 1997-02-25 | Toshiba Corp | スペクトル拡散無線通信装置 |
| EP0774850B1 (en) * | 1995-11-16 | 2004-10-27 | Ntt Mobile Communications Network Inc. | Digital signal detecting method and detector |
| JPH10107594A (ja) * | 1996-09-30 | 1998-04-24 | Oki Electric Ind Co Ltd | 疑似ランダム符号発生装置、スライディング相関器、及びレイク受信装置 |
| JP3716402B2 (ja) * | 1999-02-19 | 2005-11-16 | 富士通株式会社 | スペクトラム拡散通信方法並びにその送信装置及び受信装置 |
| JP2000349681A (ja) * | 1999-06-09 | 2000-12-15 | Nec Corp | スペクトラム拡散通信用受信機 |
-
2000
- 2000-05-19 JP JP2000148156A patent/JP3583349B2/ja not_active Expired - Fee Related
-
2001
- 2001-05-11 US US10/031,372 patent/US20030086484A1/en not_active Abandoned
- 2001-05-11 CN CNB018013228A patent/CN1181635C/zh not_active Expired - Fee Related
- 2001-05-11 WO PCT/JP2001/003950 patent/WO2001089126A1/ja not_active Application Discontinuation
- 2001-05-11 KR KR10-2002-7000765A patent/KR100456494B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| WO2001089126A1 (fr) | 2001-11-22 |
| CN1381113A (zh) | 2002-11-20 |
| KR20020035103A (ko) | 2002-05-09 |
| KR100456494B1 (ko) | 2004-11-10 |
| US20030086484A1 (en) | 2003-05-08 |
| CN1181635C (zh) | 2004-12-22 |
| JP3583349B2 (ja) | 2004-11-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6339781B1 (en) | M-sequence generator and PN code generator with mask table for obtaining arbitrary phase shift | |
| JP4642264B2 (ja) | スペクトル拡散通信用相関回路 | |
| JP3302021B2 (ja) | 複数符号系列同時生成器及びそれを使用したｃｄｍａ無線受信装置 | |
| JP2009527183A (ja) | スクランブルコードを生成する装置及び方法 | |
| JPH118567A (ja) | マッチドフィルタおよび同期方法 | |
| JP4084801B2 (ja) | Ｐｎ符号発生器、ｇｏｌｄ符号発生器、ｐｎ符号逆拡散器、ｐｎ符号発生方法、ｇｏｌｄ符号発生方法、ｐｎ符号逆拡散方法、及びコンピュータプログラム | |
| US6480527B1 (en) | CDMA demodulating method and demodulator | |
| JPH10285139A (ja) | スペクトル拡散による無線通信システム | |
| JP3871540B2 (ja) | 受信装置および半導体装置 | |
| JP3583349B2 (ja) | 受信機および逆拡散符号生成方法 | |
| US20050169353A1 (en) | Post despreading interpolation in CDMA systems | |
| JP2000349681A (ja) | スペクトラム拡散通信用受信機 | |
| US20020061057A1 (en) | Digital filter | |
| EP1182813A1 (en) | Method and circuit for generating spreading codes | |
| JP2000209124A (ja) | スペクトラム拡散通信用相関回路 | |
| JP3398708B2 (ja) | スペクトル拡散受信装置 | |
| JP3503409B2 (ja) | スペクトル拡散受信機 | |
| JP2000244378A (ja) | スペクトラム拡散通信用相関回路及び復調回路及び受信装置 | |
| JP2000312166A (ja) | Ｃｄｍａ通信方式における相関器及び復調回路 | |
| JP2002009663A (ja) | スペクトラム拡散通信用受信機 | |
| KR20070007687A (ko) | 직접 확산 대역 통신 시스템에서 마스크 패턴 변환을이용한 피엔 시퀀스 생성 방법 및 장치 | |
| JPH10107594A (ja) | 疑似ランダム符号発生装置、スライディング相関器、及びレイク受信装置 | |
| JP2000196499A (ja) | スペクトラム拡散通信用相関回路 | |
| JP2004511172A (ja) | コード検出回路およびコード検出方法 | |
| JP2001223608A (ja) | ディジタル相関回路及びスペクトル拡散信号受信装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040511 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040623 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040727 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040728 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070806 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080806 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080806 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090806 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090806 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100806 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110806 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110806 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120806 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120806 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130806 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |