JP2003521141A - デジタル信号の受信装置及びデジタル信号の送信装置 - Google Patents

Abstract

(57)【要約】 デジタル信号の受信装置及びデジタル信号の送信装置が提案されており、この装置は、送信のために、デジタル信号内に含まれているシンボルを交互配置し、その際、シンボルはメモリ語内にまとめられており、メモリ語は周期的に遅延され、受信時に、受信されたシンボルを同じ遅延でメモリ語にまとめて更に処理し、その結果、全てのシンボルが同じ全遅延を有するようになる。装置は、交互配置に用いる一時記憶メモリ、及び、レジスタを有しており、このレジスタは、一方では、シンボルをメモリ語にまとめるために使用され、他方では、メモリ語をシンボル内に再分割するために使用される。デジタル信号の送信及び受信装置は、各々データバスに接続されており、このデータバスには、メモリも接続されている。本発明は、データバスをその都度僅かしか負荷せず、その結果、データバスは他のコンポーネントを利用することができるという利点を有している。

Description

【発明の詳細な説明】

【０００１】 本発明は、独立請求項上位概念に記載の、デジタル信号の受信装置乃至デジタ
ル信号の送信装置に関する。

【０００２】 世界知的所有権機関特許公開第９６／２０５３６号公報から公知であるように
、ＤＡＢの場合に、送信側に交互配置方法が使用され、受信側にソーティング方
法が使用されていて、所謂バースト誤りを受信側で補償することができるように
されている。交互配置乃至ソーティング時に、送信器乃至受信器の、メモリ素子
を有するメモリが利用され、その際、シンボルの個数は、一般的にメモリ素子内
で適合されず、即ち、このＤＡＢシンボルの個数は、その長さの点で、メモリ素
子にとっては長すぎるか又は短すぎる。

【０００３】 発明の利点 本発明の、独立請求項の各要件を有する、デジタル信号の受信装置乃至デジタ
ル信号の送信装置が有する利点は、受信装置乃至送信装置のメモリが一時記憶メ
モリを用いてソーティングすることによって最適に利用される点にある。そうす
ることによって、利用可能なメモリを減らすことができ、つまり、コスト上有利
になる。更に、有利には、メモリアクセス用の受信装置乃至送信装置のデータバ
スが搬送する負荷が小さくなることによって、受信装置乃至送信装置の他のコン
ポーネントがデータバスにアクセスすることができるようになり、その結果、受
信装置乃至送信装置のプロセッシング速度が著しく速くなる。更に、メモリへの
アクセス数が少なくなるので、電力消費も少なくなる。

【０００４】 従属請求項に挙げた手段によって、独立請求項に記載の装置を有利に実施及び
改善することができる。

【０００５】 特に有利には、受信装置内のレジスタは、シンボルを元の列順序で一時記憶し
、その結果、シンボルは元の列順序でチャネルデコーダに達し、その結果、チャ
ネルデコーダは、チャネル復号化を行うことができる。

【０００６】 更に有利には、ソーティングユニットによって、全てのシンボルにとって全て
の遅延が同じであるようになるまで、同じ遅延のシンボルを含むメモリ語がメモ
リ内に持続する長さ時間が決められる。つまり、そうすることによって、全ての
シンボルにとって同じ全遅延が達成され、その結果、交互配置によって生じる遅
延を補償することができる。

【０００７】 送信装置にとって有利には、交互配置ユニットによって、個別メモリ語が遅延
される長さが決められ、つまり、そうすることによって、メモリ語内に含まれて
いる個別シンボルを周期的に遅延することができるようになり、その結果、受信
装置内で、この遅延に関して、この遅延を再度更に遅延することによって補償す
ることができ、その際、最後に全てのシンボルが同じ全遅延を有するようになり
、その結果、シンボルの元の時間列順序が再度形成される。

【０００８】 送信装置で、更に有利には、レジスタがシンボルを、遅延によって生じる変化
した列順序で一時記憶され、その結果、伝送用の列順序でプロセッサはシンボル
をモジュレータに伝送し、それから、そのシンボルが送信される。そうすること
によって、交互配置に基づいて、伝送されるデータ流での所謂バースト誤りが致
命的な作用を及ぼすことがないようになる。

【０００９】 図面 以下、本発明について図示の実施例を用いて詳細に説明する。その際、図１は
、データバスに接続されている、ＤＡＢ信号用の送信装置を示す図、図２は、デ
ータバスに接続されている、ＤＡＢ信号用の受信器を示す図である。

【００１０】 実施例の説明 例えば、無線の場合に、音声が伝送される場合、音声信号を統一的且つ効率的
なデジタルフォーマットに変換する音声コーダが使用される。その際、符号化さ
れたデータ、シンボルは、高い情報量を有しており、エラーから保護する必要が
ある。典型的には、音声コーダは、重要なシンボルを順次連続して形成する。音
声信号の伝送時に、複数のシンボルを破壊するエラーが発生すると、エラー補正
手段が元のシンボルを最早再構成することができなくなることがある。従って、
シンボルが送信器内で交互配置され、その結果、データ流内で順次連続したシン
ボルが、時間的に相互に分離される。英語では、交互配置(Umsortierung)は、イ
ンタリービング(Interleaving)と呼ばれる。

【００１１】 伝送時に複数シンボルを順次連続して破壊するエラーは、英語でバーストと呼
ばれる。送信器内でのシンボルの交互配置は、周期的な遅延を用いて行われる。
この周期的な遅延により、シンボルは元の列順序で先ず例えば１６個のシンボル
のグループに分けられ、その際、この１６個の各シンボル内での所定位置が所定
の遅延に対応付けられる。

【００１２】 この遅延に応じて個別シンボル位置に対応付ける規則により、順次連続したシ
ンボルが時間的に相互に分離されるようになる。この遅延に対応付ける規則は、
受信器でも公知であり、その結果、受信器は、元の列順序を再度形成することが
でき、その際、各シンボルに別の遅延が対応付けられ、その結果、全てのシンボ
ルは、同じ全遅延となり、それにより、シンボルの元の時間列順序が再形成され
る。

【００１３】 受信器内でエラーを繰り返し補正することができるためには、所謂チャネル符
号化が使用される。このチャネル符号化により、元の列順序内のシンボルに冗長
度が付加され、この冗長度により、エラーを検出して、補正することもできるよ
うになる。エラー補正符号用のチャネル符号化のためには、一般的に２つの方法
が区別される。つまり、一方では、所謂ブロック符号であり、その際、シンボル
の１ブロックに付加的なビットが付加され、この付加的なビットは所謂パリティ
ビットであり、それにより、エラーを検出して補正することができ、他方では、
所謂折り返し符号が検出され、その際、元のシンボル列が写像規則を用いて、付
加的なビットを付加されて新規なシンボルシーケンス内に写像される。

【００１４】 シンボルの元の時間列順序でチャネル符号化が行われるので、受信器でのチャ
ネル復号化は交互配置された列順序で、つまり、シンボルの元の時間列順序が再
形成されるようにして行われる。

【００１５】 実施例について、ＤＡＢ(Digital Audio Broadcasting)を用いて説明する。Ｄ
ＡＢは、高い帯域幅での多重周波数搬送波伝送方式である。このデジタル地上波
可聴無線システム内では、直交周波数マルチプレックスの変調方法が使用される
。これは、伝送すべき信号を複数の副搬送波に分割する変調方法であり、その際
、この副搬送波に分割された各信号は相互に障害とはならない。この方法は、直
交方式と呼ばれる。

【００１６】 複数周波数に分割することによって、所謂周波数インタリービングが達成され
る。そうすることによって、周波数での強い減衰により信号が非常に強く減衰さ
れるのが回避される。複数の周波数に分割される場合、この減衰が信号の致命的
な障害とはならない。この周波数インタリービングの他に、ＤＡＢは、上述の理
由から、時間インタリービングも有しており、つまり、元のように時間的に順次
連続して形成されるシンボルが時間的に相互に分離されて、バースト誤りの作用
を最小化することができるようになる。

【００１７】 本発明の装置は、時間的に交互配置を行う、他の伝送方式にも適している。そ
のような伝送方式の例は、ＤＶＢ(Digital Video Broadcasting)及びＤＲＭ(Dig
ital Radio Mondial)である。この両方式は、ＤＡＢ同様、周波数インタリービ
ングを利用し、主要な差は、送信周波数及び信号帯域幅、フレーム構造にある。

【００１８】 図１には、データバス３３に接続されている、ＤＡＢ信号の送信用の送信装置
３４が示されている。送信装置３３には、データソース２５、例えば、音声コー
ダ、チャネルコーダ２２、一時記憶メモリ２３、レジスタ３１、プロセッサ３２
、レジスタ２６、モジュレータ２４、送信装置２１及びアンテナ２０がが所属し
ている。

【００１９】 データソース２５から形成されたデータは、チャネルコーダ２２に伝送される
。チャネルコーダ２２は、データをチャネルコーディングする。チャネルコーデ
ィングされたデータは、チャネルコーダ２２から一時記憶メモリ２３の第１のデ
ータ入力側に伝送される。プロセッサ３２の第１のアドレス出力側を介して、情
報は一時記憶メモリ３２のアドレス入力側に伝送され、一時記憶メモリ２３のメ
モリアドレスに、チャネルコーダ２２から伝送されたデータが一時記憶される。

【００２０】 同じ遅延を有するシンボルが順次連続して一時記憶されるように、シンボルは
一時記憶される。プロセッサ３２は、一時記憶メモリ２３に接続された、その第
１のアドレス出力側、及び、レジスタ３１に接続された、その第２のアドレス出
力側を介して、レジスタ３１のデータ出力側を介して、同じように遅延されたシ
ンボルが、一時記憶メモリ２３からレジスタ３１に伝送され、そこで、メモリ語
にまとめられる。

【００２１】 レジスタ３１は、そのデータ出力側を介してデータバス３３に接続されている
。データバス３３には、更にメモリ２８が交互配置ユニット３０と共に接続され
ている。交互配置ユニット３０は、プログラミング可能な構成素子であり、例え
ば、シンボルを遅延させる規則を含むプロセッサである。交互配置ユニット３０
は、択一選択的に、プロセッサ３２内に統合してもよく、その際、プロセッサ３
２は、メモリ２８へのアドレス線路を有しており、このアドレス線路により、個
別メモリ語が、交互配置ユニットが有している規則により遅延される。

【００２２】 メモリ語にまとめられたシンボルは、レジスタ３１からデータバス３３を介し
てメモリ２８に伝送され、メモリ２８で、シンボルがメモリ２８のメモリ要素内
に記憶される。

【００２３】 交互配置ユニット３０により、メモリ２８内のメモリ語内に記憶されているシ
ンボルが、前述のように、遅延されている限り記憶されている。メモリ語が記憶
されている期間についての情報は、交互配置ユニット３０もプロセッサ３２も知
っており、その結果、この遅延が行われる必要があるシンボルは、先ずメモリ語
にまとめられ、それから、この遅延が行われる。

【００２４】 メモリ語内のシンボルが、当該シンボルに割り当てられた、メモリ２８内での
遅延が行われた場合、このシンボルは、メモリ２８によってデータバス３３を介
してレジスタ２６に伝送される。このレジスタは、データ入力側を介してデータ
バス３３に接続されている。

【００２５】 アドレス入力側を介して、レジスタ２６は、プロセッサ３２によって、その第
３のアドレス出力側を介して制御される。レジスタ２６では、メモリ語内にある
シンボルが、再度シンボルに分割されて、一時記憶され、モジュレータ２４に、
つまり、レジスタ２６のデータ出力側を介してモジュレータ２４のデータ入力側
に伝送される。

【００２６】 モジュレータ２４は、シンボルをＤＡＢシンボルにまとめ、ＤＡＢシンボルを
ＤＡＢ標準規格に相応して変調し、変調されたＤＡＢシンボルを送信装置２１に
送出し、送信装置２１は、変調されたＤＡＢシンボルを送信周波数に変換し、増
幅し、アンテナ２０を介して放射する。

【００２７】 図２には、データバス８に接続されている受信装置が示されている。この受信
装置１５は、アンテナ１、受信装置２、デモジュレータ３、一時記憶メモリ４、
レジスタ７、レジスタ９、プロセッサ１０、チャネルデコーダ１３、信号処理部
１４及びスピーカ１６を有している。

【００２８】 アンテナ１を用いて受信されたＤＡＢ信号は、受信装置２で増幅され、フィル
タリングされ、変換され、それからデモジュレータ３に供給され、そこで、受信
ＤＡＢ信号が復調される。デモジュレータ３から、復調されたＤＡＢ信号がシン
ボルとして一時記憶メモリ４に、そのデータ入力側を介して伝送される。プロセ
ッサ１０は、その第１のアドレス出力側を介して一時記憶メモリ４のアドレス入
力側に接続されている。

【００２９】 プロセッサ１０は、一時記憶メモリ４が、復調されたシンボルを記憶するメモ
リアドレスを決める。第２のアドレス出力側を介して、プロセッサ１０は、レジ
スタ７のアドレス入力側に接続される。プロセッサ１０により、同じ遅延がＤＡ
Ｂ送信器内で行われたシンボルがレジスタ７内に一緒に伝送され、そこでメモリ
語にまとめられる。

【００３０】 レジスタ７からデータバス８を介して、メモリ語にまとめられたシンボルは、
同じように遅延されてメモリ１１に供給される。メモリ１１で、メモリ語にまと
められたシンボルは、全てのシンボルに対して同じ全遅延が達成される迄遅延さ
れる。この時間は、メモリ１１に設けられている交互配置ユニット６によって決
められる。交互配置ユニット６は、択一選択的に、プロセッサ１０に統合しても
よく、その際、プロセッサ１０は、メモリ１１用のアドレス線路を有しており、
この線路により、シンボルは、メモリ１１内で交互配置ユニット６に相応して遅
延される。

【００３１】 シンボルがメモリ語内で全て遅延されると、このシンボルはデータバス８を介
してレジスタ９にデータ入力側を介して伝送される。レジスタ９内では、メモリ
語にまとめられたシンボルが、再度個別シンボルに分割され、一時記憶され、そ
の結果、この各個別シンボルが、レジスタ９から正確な列順序でチャネルデコー
ダ１３に供給され、その際、プロセッサ１０は、その第３のアドレス出力側（レ
ジスタ９のアドレス入力側と接続された）を介して、このシンボルの分割を制御
する。

【００３２】 チャネルデコーダ１３は、チャネルデコーディングを実行し、チャネルデコー
ディングされた信号を信号処理部１４に伝送され、この信号処理部で、信号がス
ピーカ１６用に処理される。

【００３３】 一時記憶のために、レジスタ９は、付加的なメモリを有しており、この付加的
なメモリは、プロセッサ１０によってアドレス制御され、その結果、シンボルは
、その元の時間列順序で記憶される。プロセッサ１０には、例えば、メモリ語内
に、第１のシンボル、１７番目のシンボル、３４番目のシンボル及び５０番目の
シンボルが含まれている。と言うのは、このシンボルは全て同じ遅延のものが送
信器内で交互配置されているからである。更に、プロセッサ１０は、メモリ語内
でこのシンボルがどの位置に位置しているか認識している。この認識を利用して
、プロセッサ１０は、シンボルをレジスタ９のメモリ内で各々第１の位置、１７
番目の位置、３４番目の位置及び５０番目の位置に配属し、その結果、レジスタ
９のメモリは充填され、このレジスタは、ＤＡＢシンボルを、その元の時間列順
序でチャネルデコーダ１３に送信する。

【００３４】 択一選択的に、一時記憶メモリ４を、レジスタ９の付加的なメモリの代わりに
、この交互配置のために利用してもよい。

【図面の簡単な説明】

【図１】 データバスに接続されている、ＤＡＢ信号用の送信装置を示す図

【図２】 データバスに接続されている、ＤＡＢ信号用の受信器を示す図

Claims (6)

【特許請求の範囲】
1. 【請求項１】 デジタル信号の受信装置であって、その際、前記デジタル信
   号はシンボルを有しており、その際、受信されたシンボルは、送信側での周期的
   な遅延に基づいて、変化された列順序を有しており、その際、前記装置は、デモ
   ジュレータ（３）を、受信されたデジタル信号の復調のために有していて、チャ
   ネルデコーダ（１３）を、前記シンボルのチャネル復号化のために有しており、
   その際、メモリ（１１）が設けられており、該メモリは、データバス（８）に接
   続されており、その際、前記装置は、デジタル信号の受信のために前記データバ
   ス（８）に接続されている装置において、 一時記憶メモリ（４）は、デモジュレータ（３）から到来するシンボルを一時記
   憶し、レジスタ（７）は、同じ遅延時間のシンボルを前記一時記憶メモリ（４）
   から受け取り、メモリ語にまとめ、前記メモリ（１１）は、前記レジスタ（７）
   からデータバス（８）を介して到来したメモリ語を、当該メモリ（１１）が装置
   のレジスタ（９）内の前記メモリ語をデジタル信号の受信のために伝送する迄記
   憶し、その結果、前記メモリ語の前記シンボルは、全ての前記シンボルに対して
   同じ全遅延時間を有しているようになり、前記レジスタ（９）は、前記メモリ語
   をシンボルに分解し、プロセッサ（１０）は、前記シンボルを元の列順序でチャ
   ネルデコーダ（１３）に伝送する ことを特徴とする装置。
2. 【請求項２】 レジスタ（９）は、プロセッサ（１０）がシンボルをチャネ
   ルデコーダ（１３）に伝送する迄、シンボルを元の列順序で一時記憶する請求項
   １記載の装置。
3. 【請求項３】 ソーティングユニット（６）によって、全てのシンボルに対
   して全ての遅延が同じになるまで、メモリ語がメモリ（１１）内に記憶され続け
   る長さ時間が決められる請求項２記載の装置。
4. 【請求項４】 デジタル信号の送信装置であって、その際、前記デジタル信
   号はシンボルを有しており、その際、前記装置は、モジュレータ（２４）を、シ
   ンボルの変調のために有していて、チャネルコーダ（２２）を、前記シンボルの
   チャネル符号化のために有しており、その際、メモリ（２８）が設けられており
   、該メモリは、データバス（３３）に接続されており、その際、前記装置は、デ
   ジタル信号の送信のために前記データバス（３３）に接続されている装置におい
   て、 一時記憶メモリ（２３）は、チャネルコーダ（２２）から到来するシンボルを一
   時記憶し、レジスタ（３１）は、シンボルを前記一時記憶メモリ（２３）から受
   け取り、当該シンボルをメモリ語にまとめ、該メモリ語は、同じ遅延時間でデジ
   タル信号を送信するための装置に供給され、前記メモリ（２８）は、前記レジス
   タ（３１）からデータバス（３３）を介して到来したメモリ語を、前記メモリ（
   ２８）が前記メモリ語を前記データバス（３３）を介してレジスタ（２６）に伝
   送する迄記憶し、その結果、種々異なった前記メモリ語の前記シンボルは、種々
   異なった遅延を有しているようになり、プロセッサ（３２）は、前記シンボルを
   変化した列順序でモジュレータ（２４）に伝送する ことを特徴とする装置。
5. 【請求項５】 交互配置ユニット（３０）によって、メモリ（２８）が個別
   メモリ語を遅延する長さが決められる請求項４記載の装置。
6. 【請求項６】 プロセッサ（３２）がシンボルをモジュレータ（２４）に伝
   送する迄、レジスタ（２６）がシンボルを、変化した列順序で一時記憶する請求
   項５記載の装置。