JP2003517224A - デジタルスイッチングアンプ用の動的スイッチング周波数制御 - Google Patents

デジタルスイッチングアンプ用の動的スイッチング周波数制御

Info

Publication number
JP2003517224A
JP2003517224A JP2001514534A JP2001514534A JP2003517224A JP 2003517224 A JP2003517224 A JP 2003517224A JP 2001514534 A JP2001514534 A JP 2001514534A JP 2001514534 A JP2001514534 A JP 2001514534A JP 2003517224 A JP2003517224 A JP 2003517224A
Authority
JP
Japan
Prior art keywords
delay
loop delay
switching
real
loop
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001514534A
Other languages
English (en)
Inventor
ミアオ・グオキング
デラノ・ケーリー・エル．
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tripath Technology Inc
Original Assignee
Tripath Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tripath Technology Inc filed Critical Tripath Technology Inc
Publication of JP2003517224A publication Critical patent/JP2003517224A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H03F3/2171—Class D power amplifiers; Switching amplifiers with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2201/00—Indexing scheme relating to details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements covered by H03F1/00
    • H03F2201/32—Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion
    • H03F2201/3215—To increase the output power or efficiency

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

(57)【要約】 【課題】 【解決手段】 入力段とパワー段とを含むスイッチングアンプ（５００）が説明される。入力段は、入力段に関連づけられた第１のノードを有する。パワー段は、パワー段に関連づけられた第２のノードを有する。実ループ遅延は、第１及び第２のノードに関して定義される。遅延検出回路（５０４）は、実ループ遅延を基準ループ遅延と比較する。遅延検出回路によって制御される動的遅延線（５０２）は、実ループ遅延を基準ループ遅延と一致するように制御する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、スイッチングアンプの電力効率に関する。より詳しくは、スイッチ
ング周波数を動的に制御することにより、スイッチングアンプの電力効率を改善
するための技術がここに提供されている。
【０００２】
【従来の技術】
図１に示されるスイッチングアンプ１００において、入力信号は、後に電力増
幅用のパワー段のＭＯＳＦＥＴ Ｍ１及びＭ２を制御するために使用される１ビ
ットのデジタルデータへ変調される。そして、増幅された入力信号は、インダク
タＬ及びキャパシタＣAPを含むローパスフィルタによって復元される。ブレーク
ビフォアメーク回路１０２が、Ｍ１及びＭ２が同時にオンしないことを保証する
ため、パワー段においては直流電力消費がない。このように、アンプ１００の電
力損失は、主としてパワー段における寄生容量、即ちCpの充電および放電に起因
するスイッチング損失からきている。このスイッチング損失は、以下のように表
される。
【０００３】
【数１】
【０００４】 ここで、Cpは全寄生容量であり、Vccは電源電圧、そしてfsはスイッチング周
波数である。
【０００５】 スイッチング損失を低減し、その結果アンプ１００の効率を上げるためには、
少なくとも理論的には、これら３つの量のうち任意のものを低減すればよい。し
かしながら、実際には、電源電圧によって出力電圧が決定されるため、特定の出
力電力要求があるときには、電源電圧は変更されてはならない。加えて、Cpは寄
生値であるため、事実上は制御不能である。従って、実際上は、スイッチングア
ンプのスイッチング損失を低減するための最適な方法は、そのスイッチング周波
数を低減することによるものである。図２は、スイッチングアンプに関するスイ
ッチング周波数と電力効率との間の関係を図示するグラフである。図に示される
ように、スイッチング周波数fsをsf2からsf1まで低減することにより、PE2からP
E1への電力効率の増加が実現される。
【０００６】 しかしながら、図３に示されるように、スイッチングアンプのスイッチング周
波数がft以下である場合、スイッチング周波数の低下に対応してアンプの出力ダ
イナミックレンジの低下を伴う。従って、ダイナミックレンジの損失を回避する
ために、アンプのスイッチング周波数はft以上に維持されるべきである。
【０００７】 従って、許容できないほどのダイナミックレンジの損失を伴うことなく、電力
効率が改善されるように、スイッチングアンプのスイッチング周波数が制御され
得るような技術を提供することが望まれる。
【０００８】
【発明の概要】
本発明に従えば、所望の電力効率を得るために、スイッチングアンプのスイッ
チング周波数が制御される技術が提供される。動的遅延線はスイッチングアンプ
の帰還ループに挿入されるとともに、アンプのループ遅延を基準遅延と等しく保
つために制御される。遅延線は、線の実ループ遅延を基準遅延と等しくすべく、
遅延検出回路によって制御される。遅延検出回路は、ループ遅延を監視し、それ
を基準遅延と比較し、１０ns単位で遅延線を制御する。
【０００９】 このように、本発明は、スイッチングアンプに関連するスイッチング周波数を
制御するための方法を提供する。そして、スイッチングアンプに関連する実ルー
プ遅延が基準ループ遅延と一致するように動的に制御される。
【００１０】 本発明の別の実施の形態によれば、スイッチングアンプに関連するスイッチン
グアンプ周波数を制御するための方法が提供される。スイッチングアンプに関連
する実ループ遅延が監視される。実ループ遅延は、基準ループ遅延と比較される
。スイッチングアンプの遅延線は、実ループ遅延が基準ループ遅延と一致するよ
うに動的に制御される。
【００１１】 また別の実施の形態によれば、入力段とパワー段とを含むスイッチングアンプ
が提供される。入力段は、入力段に関連づけられた第１のノードを有する。パワ
ー段は、パワー段に関連づけられた第２のノードを有する。実ループ遅延は、第
１及び第２のノードに関して定義される。遅延検出回路は、実ループ遅延を基準
ループ遅延と比較する。遅延検出回路によって制御される動的遅延線は、実ルー
プ遅延を、基準ループ遅延に対応するように制御する。
【００１２】 更に別の実施の形態によれば、スイッチングアンプが提供される。入力段は、
スイッチング信号を生成するとともに、入力段に関連づけられた第１のノードを
有する。ブレークビフォアメーク回路は、スイッチング信号から２つの駆動信号
を生成する。パワー段は、２つの駆動信号によって交互に駆動される２つのスイ
ッチを含む。そして、このパワー段は、パワー段に関連づけられた第２のノード
を有する。実ループ遅延は、第１及び第２のノードに関して定義される。連続時
間帰還経路は、パワー段から入力段に提供される。遅延検出回路は、実ループ遅
延を基準ループ遅延と比較する。遅延検出回路によって制御される動的遅延線は
、実ループ遅延を基準ループ遅延に対応するように制御する。
【００１３】 本発明の本質および利点のさらなる理解は、明細書の以降の部分および図面を
参照して得られるであろう。
【００１４】
【発明の実施の形態】
本発明の具体的な実施の形態に従えば、ループ遅延制御技術が提供される。こ
のループ遅延制御技術は、図４に示されるように、スイッチングアンプのループ
遅延とそのスイッチング周波数との間に直接的な関係がある、という事実を利用
するものである。図示するように、ループ遅延がtd1からtd2へ増大すると、それ
に対応して、スイッチング周波数はsf1からsf2へ低下する。従って、図２に示す
ように、適切なループ遅延を選択することによって、所望の電力効率が得られる
。加えて、図３のftを図４のグラフへマッピングすることにより、最大許容ルー
プ遅延は、アンプのダイナミックレンジが影響を受けない状態で保たれるように
、小さい値に設定される。
【００１５】 図５は、本発明の具体的な実施の形態に従って設計されたデジタルオーディオ
・スイッチングパワーアンプ５００の簡略概略図である。アンプ５００は、動的
遅延線５０２がアンプ５００の帰還ループに挿入されている点を除いて、図１の
アンプ１００と同様に動作する。加えて、遅延線５０２は、遅延検出回路５０４
によって制御される。この遅延検出回路５０４は、コンパレータ５０６の出力（
ノードＹ）からパワー段の入力（ノードＣ）への遅延を測定する。コンパレータ
５０６の出力（ノードＹ）からパワー段の入力（ノードＣ）への遅延は、この実
施の形態では、アンプ５００の実ループ遅延として定義される。もちろん、遅延
線を制御するために測定され使用される遅延は、アンプの任意の２点間のもので
あればよく、それでも本発明の範囲内にあることが理解されるであろう。
【００１６】 遅延検出回路５０４は、測定されたループ遅延を、基準遅延（TD_REF）と比較
する。基準遅延は、アンプ５００に関する特定のスイッチング周波数および望ま
しい電力効率に対応するものである。具体的な実施の形態に従えば、基準遅延は
、最大許容遅延（遅延がそれよりも小さい値であれば、アンプのダイナミックレ
ンジが影響を受けない状態で保たれる遅延量）以下となるように選択される。測
定されたループ遅延が基準遅延未満である場合には、遅延検出回路５０４は、遅
延線５０２の遅延を１０ns単位で増加させるように、遅延線５０２を制御する。
一方、測定されたループ遅延が基準遅延よりも大きい場合、遅延検出回路５０４
は、遅延線５０２の遅延を１０ns単位で減少させるように、遅延線５０２を制御
する。これらの遅延の所定の刻み幅での変化は、測定された遅延または実遅延が
実質的に基準遅延と等しくなるまで継続する。
【００１７】 従って、アンプのループ遅延が、例えば温度によって、変化する場合には、遅
延検出回路は、全遅延時間、従ってスイッチング周波数および電力効率が、比較
的に一定に保たれるのを確保するために、遅延線を自動的に調節する。より高温
下でループ遅延が増大する場合には、遅延線の遅延は減少される。より低温下で
ループ遅延が減少する場合、遅延線の遅延は増大される。
【００１８】 本発明がくわしく示され、かつ具体的な実施の形態を参照して説明されたが、
開示された実施の形態の形状および詳細についての変更は、本発明の精神および
範囲から逸脱することなく実施され得ることは、当業者にとって理解されるであ
ろう。例えば、本発明は、アンプがベースバンドオーディオの応用例として構成
された具体的な実施の形態を参照して説明された。しかしながら、ここに説明さ
れた技術は、広く種々のアンプ構成および応用例にも同様に応用するため、本発
明の範囲はオーディオアンプに限定されないことが理解されるであろう。即ち、
本発明は、例えば、ADSLラインドライバのような他の応用例に使用されるアンプ
を改善するために使用されてもよい。従って、本発明の範囲は、添付の請求の範
囲を参照して決定されるべきである。
【図面の簡単な説明】
【図１】 スイッチングアンプの簡略概略図である。
【図２】 スイッチングアンプに関するスイッチング周波数と電力効率との間の関係を示
すグラフである。
【図３】 スイッチングアンプに関するスイッチング周波数と出力ダイナミックレンジと
の間の関係を示すグラフである。
【図４】 スイッチングアンプに関するスイッチング周波数とループ遅延との間の関係を
示すグラフである。
【図５】 本発明の具体的な実施の形態に従って設計されたスイッチングアンプの簡略概
略図である。
───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＧＷ，ＭＬ， ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＧＭ，Ｋ Ｅ，ＬＳ，ＭＷ，ＭＺ，ＳＤ，ＳＬ，ＳＺ，ＴＺ，ＵＧ ，ＺＷ)，ＥＡ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ， ＲＵ，ＴＪ，ＴＭ)，ＡＥ，ＡＧ，ＡＬ，ＡＭ，ＡＴ， ＡＵ，ＡＺ，ＢＡ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＢＺ，Ｃ Ａ，ＣＨ，ＣＮ，ＣＲ，ＣＵ，ＣＺ，ＤＥ，ＤＫ，ＤＭ ，ＤＺ，ＥＥ，ＥＳ，ＦＩ，ＧＢ，ＧＤ，ＧＥ，ＧＨ， ＧＭ，ＨＲ，ＨＵ，ＩＤ，ＩＬ，ＩＮ，ＩＳ，ＪＰ，Ｋ Ｅ，ＫＧ，ＫＰ，ＫＲ，ＫＺ，ＬＣ，ＬＫ，ＬＲ，ＬＳ ，ＬＴ，ＬＵ，ＬＶ，ＭＡ，ＭＤ，ＭＧ，ＭＫ，ＭＮ， ＭＷ，ＭＸ，ＭＺ，ＮＯ，ＮＺ，ＰＬ，ＰＴ，ＲＯ，Ｒ Ｕ，ＳＤ，ＳＥ，ＳＧ，ＳＩ，ＳＫ，ＳＬ，ＴＪ，ＴＭ ，ＴＲ，ＴＴ，ＴＺ，ＵＡ，ＵＧ，ＵＺ，ＶＮ，ＹＵ， ＺＡ，ＺＷ (72)発明者 デラノ・ケーリー・エル． アメリカ合衆国 カリフォルニア州95131 サン・ホセ，フェアウェイ・グリーン・ サークル，1531 Ｆターム(参考） 5J091 AA02 AA19 AA41 AA61 CA36 FA19 HA09 HA29 HA33 KA15 KA17 KA41 KA62 MA11 SA05 TA01 TA06 UW10 5J092 AA02 AA19 AA41 AA61 CA36 FA19 HA09 HA29 HA33 KA15 KA17 KA41 KA62 MA11 SA05 TA01 TA06 5J500 AA02 AA19 AA41 AA61 AC36 AF19 AH09 AH29 AH33 AK15 AK17 AK41 AK62 AM11 AS05 AT01 AT06 WU10

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 スイッチングアンプに関連するスイッチング周波数を制御す
    るための方法であって、 前記スイッチングアンプに関連する実ループ遅延を、基準ループ遅延と一致す
    るように、動的に制御する工程を備える方法。
  2. 【請求項２】 請求項１に記載の方法であって、さらに、 前記実ループ遅延を前記基準ループ遅延と比較する工程を備える方法。
  3. 【請求項３】 請求項１に記載の方法であって、 前記実ループ遅延を動的に制御する工程は、前記実ループ遅延が前記基準ルー
    プ遅延と一致するように、遅延線を動的に制御する工程を備える、方法。
  4. 【請求項４】 請求項３に記載の方法であって、 前記遅延線を動的に制御する工程は、前記実ループ遅延が前記基準ループ遅延
    と一致するまで、一定の刻み幅で前記遅延線を調節する工程を備える、方法。
  5. 【請求項５】 スイッチングアンプに関連するスイッチング周波数を制御す
    るための方法であって、 前記スイッチングアンプに関連する実ループ遅延を監視する工程と、 前記実ループ遅延を基準ループ遅延と比較する工程と、 前記実ループ遅延が前記基準ループ遅延と一致するように、前記スイッチング
    アンプの遅延線を動的に制御する工程と、を備える方法。
  6. 【請求項６】 請求項５に記載の方法であって、 前記遅延線を動的に制御する工程は、前記実ループ遅延が前記基準ループ遅延
    と一致するまで、一定の刻み幅で前記遅延線を調節する工程を備える、方法。
  7. 【請求項７】 スイッチングアンプであって、 入力段に関連づけられた第１のノードを有する入力段と、 パワー段に関連づけられた第２のノードを有するパワー段であって、実ループ
    遅延が前記第１及び第２のノードに関して定義されるパワー段と、 前記実ループ遅延を基準ループ遅延と比較するための遅延検出回路と、 前記遅延検出回路によって制御される動的遅延線であって、前記実ループ遅延
    を前記基準ループ遅延と一致するように制御するための動的遅延線と、を備える
    スイッチングアンプ。
  8. 【請求項８】 スイッチングアンプであって、 スイッチング信号を生成するための入力段であって、入力段に関連づけられた
    第１のノードを有する入力段と、 前記スイッチング信号から２つの駆動信号を生成するためのブレークビフォア
    メーク回路と、 前記２つの駆動信号によって交互に駆動される２つのスイッチを含むパワー段
    であって、パワー段に関連づけられた第２のノードを有し、実ループ遅延が前記
    第１及び第２のノードに関して定義される、パワー段と、 前記パワー段から前記入力段への連続時間帰還経路と、 前記実ループ遅延を基準ループ遅延と比較するための遅延検出回路と、 前記遅延検出回路によって制御される動的遅延線であって、前記実ループ遅延
    を前記基準ループ遅延と一致するように制御するための動的遅延線と、を備える
    スイッチングアンプ。
JP2001514534A 1999-07-29 2000-07-26 デジタルスイッチングアンプ用の動的スイッチング周波数制御 Pending JP2003517224A (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US14644999P 1999-07-29 1999-07-29
US60/146,449 1999-07-29
US09/624,506 2000-07-24
US09/624,506 US6351184B1 (en) 1999-07-29 2000-07-24 Dynamic switching frequency control for a digital switching amplifier
PCT/US2000/020322 WO2001010016A1 (en) 1999-07-29 2000-07-26 Dynamic switching frequency control for a digital switching amplifier

Publications (1)

Publication Number Publication Date
JP2003517224A true JP2003517224A (ja) 2003-05-20

Family

ID=26843919

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001514534A Pending JP2003517224A (ja) 1999-07-29 2000-07-26 デジタルスイッチングアンプ用の動的スイッチング周波数制御

Country Status (9)

Country Link
US (2) US6351184B1 (ja)
EP (1) EP1210764A1 (ja)
JP (1) JP2003517224A (ja)
KR (1) KR20020059346A (ja)
CN (1) CN1376330A (ja)
AU (1) AU6377500A (ja)
CA (1) CA2380273A1 (ja)
TW (1) TW490926B (ja)
WO (1) WO2001010016A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007251928A (ja) * 2006-02-17 2007-09-27 Canon Inc デジタルアンプ及びテレビジョン受信装置
US7957489B2 (en) 2006-02-17 2011-06-07 Canon Kabushiki Kaisha Digital amplifier and television receiving apparatus

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6504427B2 (en) 2001-05-31 2003-01-07 Motorola, Inc. Switching amplifier having digital correction and method therefor
KR100554066B1 (ko) * 2001-08-17 2006-02-22 (주)펄서스 테크놀러지 가변 평균 스위칭 주파수를 갖는 펄스폭 변조 방식 오디오증폭기
US6727752B2 (en) * 2002-05-29 2004-04-27 Texas Instruments Incorporated Modulation scheme for switching amplifiers to reduce filtering requirements and crossover distortion
JP2005064661A (ja) * 2003-08-08 2005-03-10 Onkyo Corp パルス幅変調回路およびこの回路を備えたスイッチングアンプ
US6859101B1 (en) * 2003-09-05 2005-02-22 Andrew Corporation Frequency-selective phase/delay control for an amplifier
US7130346B2 (en) * 2004-05-14 2006-10-31 Freescale Semiconductor, Inc. Method and apparatus having a digital PWM signal generator with integral noise shaping
WO2005112255A1 (en) * 2004-05-17 2005-11-24 Koninklijke Philips Electronics N.V. Frequency stabilization for free running class-d amplifier
US7208984B1 (en) * 2004-07-15 2007-04-24 Linear Technology Corporation CMOS driver with minimum shoot-through current
JP2006033499A (ja) * 2004-07-16 2006-02-02 Sony Corp Ｄ級増幅器
JP4116005B2 (ja) * 2005-02-18 2008-07-09 シャープ株式会社 デルタシグマ変調器およびそれを用いたスイッチング増幅回路
US7084799B1 (en) 2005-05-09 2006-08-01 Sls International, Inc. Sigma-delta modulated amplifier
DE102005045584A1 (de) * 2005-09-23 2007-04-12 Infineon Technologies Ag Selbstoszillierender Modulator und Verfahren zum Einstellen eines selbstoszillierenden Modulators
US7368986B2 (en) * 2005-12-29 2008-05-06 Stmicroelectronics Sa Power amplifier with low power distortion at output
US7825724B2 (en) * 2007-12-18 2010-11-02 Motorola Mobility, Inc. Method and apparatus for direct digital to radio frequency conversion
EP2096753B1 (en) * 2008-02-29 2011-11-30 STMicroelectronics (Grenoble) SAS Switching amplifier
WO2010115465A1 (en) * 2009-04-09 2010-10-14 Nujira Limited Multi-stage amplifier
CN101951245B (zh) * 2010-09-07 2012-11-21 苏州思瑞浦微电子科技有限公司 一种降低开关功率损耗的控制方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6193028U (ja) * 1984-11-26 1986-06-16
US4673887A (en) * 1986-01-03 1987-06-16 Honeywell Inc. Digital driver for fixed power amplifier
JPH0629757A (ja) * 1992-07-10 1994-02-04 Matsushita Electric Ind Co Ltd Ｄ級増幅器
WO1998019391A2 (en) * 1996-10-31 1998-05-07 Bang & Olufsen A/S Pulse modulation power amplifier with enhanced cascade control method
JPH1141070A (ja) * 1997-07-23 1999-02-12 Fujitsu Ltd ディジタル制御発振回路
WO1999008379A1 (en) * 1997-08-08 1999-02-18 Hall David S Class d amplifier with switching control

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3931581A (en) * 1974-09-30 1976-01-06 The United States Of America As Represented By The Secretary Of The Navy High-efficiency, switching, power amplifier
US4326170A (en) * 1980-06-09 1982-04-20 Siemens Corporation High power and/or high voltage switching operational amplifier
US4604591A (en) * 1983-09-29 1986-08-05 Hazeltine Corporation Automatically adjustable delay circuit having adjustable diode mesa microstrip delay line
US4701714A (en) 1986-03-31 1987-10-20 Tektronix, Inc. Tunable delay line
US5144173A (en) 1989-06-30 1992-09-01 Dallas Semiconductor Corporation Programmable delay line integrated circuit having programmable resistor circuit
DE69126734T2 (de) 1990-04-16 1997-10-23 Brooktree Corp Verzögerungsglied mit steuerbarer Verzögerung
US5554950A (en) 1992-02-04 1996-09-10 Brooktree Corporation Delay line providing an adjustable delay in response to binary input signals
JPH09214331A (ja) * 1995-11-30 1997-08-15 Fujitsu Ltd Ｐｌｌ周波数シンセサイザ及びその駆動方法
US5838193A (en) * 1996-11-26 1998-11-17 Motorola, Inc. Time-delay compensating wideband class-s modulator and method therefor
US6194932B1 (en) * 1997-10-20 2001-02-27 Fujitsu Limited Integrated circuit device
US6100733A (en) * 1998-06-09 2000-08-08 Siemens Aktiengesellschaft Clock latency compensation circuit for DDR timing

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6193028U (ja) * 1984-11-26 1986-06-16
US4673887A (en) * 1986-01-03 1987-06-16 Honeywell Inc. Digital driver for fixed power amplifier
JPH0629757A (ja) * 1992-07-10 1994-02-04 Matsushita Electric Ind Co Ltd Ｄ級増幅器
WO1998019391A2 (en) * 1996-10-31 1998-05-07 Bang & Olufsen A/S Pulse modulation power amplifier with enhanced cascade control method
JPH1141070A (ja) * 1997-07-23 1999-02-12 Fujitsu Ltd ディジタル制御発振回路
WO1999008379A1 (en) * 1997-08-08 1999-02-18 Hall David S Class d amplifier with switching control

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007251928A (ja) * 2006-02-17 2007-09-27 Canon Inc デジタルアンプ及びテレビジョン受信装置
US7957489B2 (en) 2006-02-17 2011-06-07 Canon Kabushiki Kaisha Digital amplifier and television receiving apparatus

Also Published As

Publication number Publication date
AU6377500A (en) 2001-02-19
US6351184B1 (en) 2002-02-26
CA2380273A1 (en) 2001-02-08
WO2001010016A1 (en) 2001-02-08
EP1210764A1 (en) 2002-06-05
CN1376330A (zh) 2002-10-23
US20020089376A1 (en) 2002-07-11
TW490926B (en) 2002-06-11
US6580322B2 (en) 2003-06-17
KR20020059346A (ko) 2002-07-12

Similar Documents

Publication Publication Date Title
JP2003517224A (ja) デジタルスイッチングアンプ用の動的スイッチング周波数制御
US11728779B2 (en) Signal tracking-based supply voltage generation with over-boosted voltage
CN109075789B (zh) 一种功率多路复用系统及方法
TWI336555B (en) Switching audio power amplifier with de-noise function
JP2002539660A (ja) 混合信号出力のノイズシェーピングのための方法および装置
US9793867B2 (en) Method and apparatus for achieving very high-output signal swing from class-D amplifier using fewer components
US9806684B2 (en) Method and apparatus for achieving very high-output signal swing from class-D amplifier
JP3177231B2 (ja) 高性能データ記録用のバイパス書込みドライバ
JP2002523952A (ja) 自動利得制御付きトランスインピーダンス増幅器
JP2003520003A (ja) 電圧コンバータを備えたデジタル式補聴器
EP1294092A3 (en) Method and apparatus for power reduction in switched capacitor circuits
JP2004072707A (ja) パワーアンプ装置
JP2003504863A (ja) ソレノイドを駆動する方法およびシステム
JPH08213858A (ja) 高効率ブリッジ増幅器
JP3904508B2 (ja) デジタルスイッチングアンプ
JPH11340753A (ja) 演算増幅器
JP3359770B2 (ja) トランジスタ高周波電力増幅器
JP4461631B2 (ja) スイッチングアンプ装置
US20230336068A1 (en) Direct current power factor correction in a direct current-to-direct current conversion system
JP2003304126A (ja) Ｄ級増幅器のエネルギー制御
US11940827B1 (en) Management of path selection in a multi-path control system
JP2003087684A (ja) 音声回路
JP2003503876A (ja) 送信器電源の出力電力を調整する方法及び装置
TW202239138A (zh) 橋式負載d類功率放大器、音訊放大電路與其相關之控制方法
CN116780919A (zh) 一种基于分段式控制的三端口变换器能量平衡控制方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070724

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100126

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100706