JPH0629757A

JPH0629757A - Ｄ級増幅器

Info

Publication number: JPH0629757A
Application number: JP4183347A
Authority: JP
Inventors: Masahiko Hatanaka; 正彦畠中; Katsuyoshi Fujii; 克芳藤井; Kazuya Iwata; 和也岩田; Yoshinori Tawa; 義則多和
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1992-07-10
Filing date: 1992-07-10
Publication date: 1994-02-04
Anticipated expiration: 2012-11-19
Also published as: JP2679536B2

Abstract

(57)【要約】（修正有）【目的】音響信号の高効率電力増幅を行うＤ級増幅器
に関し、パルス増幅器から発生する不要輻射ノイズによ
るチューナ受信妨害を回避する。【構成】差分積分器２は入力信号と帰還信号である出
力信号との差分を積分した差分積分信号を出力する。１
ビット量子化器３は差分積分信号の極性を判定して１ビ
ットのデジタル信号を出力する。キャリア制御部１１は
差分積分器２の時定数を切り換える又は変動させるため
のキャリア制御信号及びチューナ選局のための同調信号
とを出力する。時定数制御部１２はキャリア制御信号に
従って時定数を切り換え又は変動させる。パルス増幅器
４は１ビット量子化器３の出力信号を電力増幅する。帰
還回路３０はパルス増幅器４のデジタル出力信号を帰還
信号として差分積分器２に送出する。ローパスフィルタ
５はパルス増幅器４の出力に接続され、必要な周波数帯
域のみを通過させる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は音響信号の高効率電力増
幅を目的としたＤ級増幅器に関するものであり、特にチ
ューナ受信妨害を回避するものある。

【０００２】

【従来の技術】近年、音響信号の高効率電力増幅器とし
てＤ級増幅器が用いられ、特に高レベルにある電力を高
い効率で処理できるという利点を有している。

【０００３】従来の高効率電力増幅を目的としたＤ級増
幅器は、例えば図５に示すようなものが考えられてい
る。

【０００４】図５は従来のＤ級増幅器のブロック図を示
すものである。図５において、１は入力端子、２は入力
端子１に入力された入力信号と帰還信号である出力信号
とを入力として、これら２信号の差分値を積分した差分
積分信号を出力する差分積分器、３は差分積分信号をデ
ジタル信号に変換する１ビット量子化器、４は１ビット
量子化器３のデジタル出力信号を電力増幅するパルス増
幅器、５はパルス増幅器４の出力信号から不要な信号成
分を除去するフィルタ、６は出力端子、９は抵抗、３０
は帰還回路である。

【０００５】以上のように構成された従来のＤ級増幅器
について、以下その動作について説明する。入力端子１
に信号が入ると、パルス増幅器４の出力信号が帰還され
た帰還信号と共に差分積分器２に信号が入力され、２信
号間の差分値が積分され、差分積分器２から差分積分信
号が出力される。差分積分信号は１ビット量子化器３に
入力され１ビット量子化器３により１ビットのデジタル
信号に変換される。次に、１ビットのデジタル信号はパ
ルス増幅器４により電力増幅される。パルス増幅器４の
出力信号は、帰還回路３０を介して差分積分器２に入力
される。

【０００６】また、パルス増幅器４の出力信号は、コイ
ル，コンデンサからなるローパスフィルタ５に入力さ
れ、不要な信号成分が除去されて出力端子６から出力さ
れる。差分積分器２、１ビット量子化器３、パルス増幅
器４及び帰還回路３０からなる閉回路ループは、負帰還
回路を構成しているから、閉ループを構成する差分積分
器２、１ビット量子化器３、パルス増幅器４の時定数に
よる特定の周波数で発振（キャリア発振）する。

【０００７】

【発明が解決しようとする課題】しかしながら上記の構
成では、キャリア発振の周波数とチューナ選局に対応し
た同調周波数とが近接、あるいは重なることがあり、そ
のためチューナの受信妨害が発生するという問題点を有
していた。

【０００８】本発明は上記従来の問題点を解決するもの
で、簡単な構成でＤ級増幅器のキャリアによるチューナ
受信妨害を回避することのできる高効率の電力増幅器を
提供することを目的とする．

【０００９】

【課題を解決するための手段】上記目的を達成するため
に本発明のＤ級増幅器は、入力信号とパルス出力信号を
帰還信号として供給され、入力信号と帰還信号であるパ
ルス出力信号との差分を積分した差分積分信号を出力す
る差分積分器と、差分積分器の時定数を切り換えるため
のキャリア制御信号を出力し、かつチューナの選局に対
応した同調信号を発生するキャリア制御部と、キャリア
制御信号に従って差分積分器の時定数を切り換える時定
数制御部と、差分積分信号の極性を判定して１ビットの
デジタル信号を出力する１ビット量子化器と、１ビット
量子化器のデジタル出力信号を電力増幅するパルス増幅
器と、パルス増幅器により増幅されたパルス出力信号を
帰還信号として差分積分器に送出する帰還回路と、パル
ス増幅器の出力に接続され、必要な周波数帯域の信号の
みを通過させるローパスフィルタとにより構成されてい
る。

【００１０】また、本発明のＤ級増幅器は、入力信号と
パルス出力信号を帰還信号として供給され、入力信号と
帰還信号であるパルス出力信号との差分を積分した差分
積分信号を出力する差分積分器と、差分積分器の時定数
を変動させるためのキャリア制御信号を出力すると共
に、チューナの選局に対応した同調信号を発生するキャ
リア制御部と、キャリア制御信号に従って差分積分器の
時定数を変動させる時定数制御部と、差分積分信号の極
性を判定して１ビットのデジタル信号を出力する１ビッ
ト量子化器と、１ビット量子化器のデジタル出力信号を
電力増幅するパルス増幅器と、パルス増幅器により増幅
されたパルス出力信号を帰還信号として差分積分器に送
出する帰還回路と、パルス増幅器の出力に接続され、必
要な周波数帯域の信号のみを通過させるローパスフィル
タとにより構成されている。

【００１１】

【作用】本発明は上記した構成により、差分積分器、１
ビット量子化器とパルス増幅器及び帰還回路で閉ループ
回路を形成する。そして、１ビット量子化器のデジタル
出力信号をパルス増幅器で増幅する場合、この閉ループ
回路は主に差分積分器、１ビット量子化器及びパルス増
幅器の時定数によって発振している。キャリア制御部は
チューナ選局に対応した周波数の同調信号を出力すると
共に、差分積分器の時定数を切り換えるためのキャリア
制御信号を出力する。これにより、閉ループ回路の発振
周波数、即ちパルス増幅器のスイッチング周波数は切り
換えられ、閉ループ回路のキャリア信号の周波数はチュ
ーナの同調信号に干渉しない。

【００１２】また、本発明は上記した構成により、差分
積分器、１ビット量子化器とパルス増幅器及び帰還回路
で閉ループ回路を形成する。そして、１ビット量子化器
のデジタル出力信号をパルス増幅器で増幅する場合、こ
の閉ループ回路は主に差分積分器、１ビット量子化器及
びパルス増幅器の時定数によって発振している。キャリ
ア制御部はチューナ選局に従った周波数の同調信号を出
力すると共に、差分積分器の時定数を変化させるための
キャリア制御信号を出力する。これにより、閉ループ回
路の発振周波数、即ちパルス増幅器のスイッチング周波
数は常に変化し、キャリア信号のエネルギーは単一の周
波数、及びその高調波に集中することなく拡散される。

【００１３】このように、キャリア制御部のキャリア制
御信号によってチューナの受信妨害を回避することがで
きる。

【００１４】

【実施例】以下、本発明の一実施例について、図面を参
照しながら説明する。

【００１５】図１は本発明の第１の実施例におけるＤ級
増幅器のブロック図を示すものである。図１において、
１は入力端子、２は入力端子１に入力された入力信号と
帰還信号である出力信号とを入力として、これら２信号
の差分値を積分した差分積分信号を出力する差分積分
器、３は差分積分信号をデジタル信号に変換する１ビッ
ト量子化器、４は１ビット量子化器３のデジタル出力信
号を電力増幅するパルス増幅器、５はパルス増幅器４の
出力信号から不要な信号成分を除去するローパスフィル
タ、６は出力端子、７は差分積分器２の時定数を切り換
えるためのキャリア制御信号及びチューナの選局に対応
した周波数の同調信号を出力するキャリア制御部、８は
チューナ受信部、１０はキャリア制御部７から出力され
るキャリア制御信号に従って時定数を切り換える時定数
制御部である。

【００１６】以上のように構成された本実施例のＤ級増
幅器について、以下その動作について説明する。入力端
子１に信号が入ると、パルス増幅器４の出力信号が帰還
された帰還信号と共に差分積分器２に信号が入力され、
２信号間の差分値が積分され、差分積分器２から差分積
分信号が出力される。差分積分信号は１ビット量子化器
３に入力され１ビット量子化器３により１ビットのデジ
タル信号に変換される。差分積分信号が１ビット量子化
器３の量子化レベル（０ボルトと仮定する）以上なら
ば、１ビット量子化器３の出力は”１”になり、量子化
レベル以下ならば１ビット量子化器３の出力は”０”に
なる。

【００１７】閉ループ回路は負帰還回路を構成してお
り、差分積分器２、１ビット量子化器３、パルス増幅器
４の時定数により発振し、この１ビット量子化器３及び
パルス増幅器４からはデューティーサイクル５０％のパ
ルスが出力される。閉ループ回路が発振している状態
で、入力端子１に入力信号が加えられると、差分積分器
２の積分出力は入力信号に応じてバイアスされる。この
バイアスされた積分出力が１ビット量子化器３により量
子化されるためバイアスされた量、即ち入力信号に応じ
たデューティーサイクルのパルスが１ビット量子化器３
より出力され、ＰＷＭ変調信号が得られる。

【００１８】更に、１ビット量子化器３から出力される
デジタル信号はパルス増幅器４により電力増幅される。
パルス増幅器４の出力信号は、帰還回路３０を介して差
分積分器２に入力される。また、パルス増幅器４の出力
信号はローパスフィルタ５に入力され、不要な信号成分
が除去されて出力端子６から出力される。

【００１９】キャリア制御部７から出力されるキャリア
制御信号は１または０の信号であり、この時キャリア制
御信号が０であるため差分積分器２の時定数は抵抗９に
よって決められており、この時のパルス増幅器４の出力
信号の周波数スペクトルは例えば図２（ａ）に示すよう
にパルスのスイッチング周波数を基本周期とする成分と
その高調波成分の振幅を持つ。また、この周波数スペク
トル成分はパルス増幅器４によって電力増幅された信号
であるから不要輻射ノイズとして空中にも放射される。
さらに、キャリア制御部７からチューナの選局を行うた
めの同調信号がチューナ受信部８へ出力された場合、同
調信号は不要輻射ノイズが多重され例えば図２（ｂ）の
ような周波数スペクトルとなる。この図からも明らかな
ように同調信号の振幅が不要輻射ノイズの振幅に埋もれ
てしまい、この状態ではチューナは選局を行うことがで
きない。

【００２０】そこでキャリア制御部から出力されるキャ
リア制御信号が１になると、時定数制御部１０のスイッ
チがオンされ時定数制御部１０の抵抗が有効となり、差
分積分器２の時定数は抵抗９と時定数制御部１０の抵抗
との合成抵抗値によって決定する。従って、抵抗値はキ
ャリア制御信号が０の時よりも小さくなりスイッチング
周波数の基本周期が低くなる。この時の周波数スペクト
ルは例えば図２（ｃ）となり、同調信号は不要輻射ノイ
ズレベルに埋もれることなく、従ってチューナの選局が
可能となる。

【００２１】なお、本実施例では時定数制御部１０にス
イッチを用いたが、スイッチの代わりにスイッチドキャ
パシタ等の素子を用いても構わず、数種類の時定数とな
るような複数の抵抗値を選択するようにしても構わな
い。また、キャリア制御部７はマイコン等で構成しソフ
トウェアにより同調信号の周波数とキャリア制御信号と
を制御しても構わない。

【００２２】更に、本実施例ではパルス幅変調（ＰＷ
Ｍ）方式を用いて説明したが、パルス密度変調（ＰＤ
Ｍ）方式を用いてもかまわず、その場合、１ビット量子
化器３の後段にＤタイプフリップフロップ等の任意の周
波数のクロックで遅延させる遅延器を設けクロック発振
器等で任意の周波数のクロックを与えるようにすればよ
い。

【００２３】以上のように本発明の第１の実施例によれ
ば、入力信号と、パルス出力信号を帰還信号として供給
され、入力信号と帰還信号である出力信号との差分を積
分した差分積分信号を出力する差分積分器（２）と、差
分積分信号の極性を判定して１ビットのデジタル信号を
出力する１ビット量子化器（３）と、１ビット量子化器
（３）の出力であるデジタル信号を電力増幅するパルス
増幅器（４）と、パルス増幅器（４）のパルス出力信号
を帰還信号として差分積分器に送出する帰還回路（３
０）と、チューナ受信部（８）のチューナ選局に対応し
た周波数の同調信号及び差分積分器（２）の時定数を切
り換えるためのキャリア制御信号を出力するキャリア制
御部（７）と、キャリア制御信号に従って差分積分器の
時定数を切り換える時定数制御部とを設けることによ
り、パルス増幅器（４）から出力される出力信号のスイ
ッチング周波数を切り換えることとなる。

【００２４】次に、図３は本発明の第２の実施例におけ
るＤ級増幅器のブロック図を示すものである。図３にお
いて、１１はチューナの選局に従った周波数の同調信号
を出力し且つ乱数をキャリア制御信号として順次発生す
るキャリア制御部、１２は順次出力されるキャリア制御
信号に従って差分積分器２の時定数を変化させる時定数
制御部である。

【００２５】以上のように構成された本実施例のＤ級増
幅器について、以下その動作について説明する。入力端
子１に信号が入ると、パルス増幅器４の出力信号が帰還
された帰還信号と共に差分積分器２に信号が入力され、
２信号間の差分値が積分され、差分積分器２から差分積
分信号が出力される。差分積分信号は１ビット量子化器
３に入力され１ビット量子化器３により１ビットのデジ
タル信号に変換される。差分積分信号が１ビット量子化
器３の量子化レベル（０ボルトと仮定する）以上なら
ば、１ビット量子化器３の出力は”１”になり、量子化
レベル以下ならば１ビット量子化器３の出力は”０”に
なる。

【００２６】閉ループ回路は負帰還回路を構成してお
り、差分積分器２、１ビット量子化器３、パルス増幅器
４の時定数により発振し、この１ビット量子化器３及び
パルス増幅器４からはデューティーサイクル５０％のパ
ルスが出力される。閉ループ回路が発振している状態
で、入力端子１に入力信号が加えられると、差分積分器
２の積分出力は入力信号に応じてバイアスされる。この
バイアスされた積分出力が１ビット量子化器３により量
子化されるためバイアスされた量、即ち入力信号に応じ
たデューティーサイクルのパルスが１ビット量子化器３
より出力され、ＰＷＭ変調信号が得られる。

【００２７】更に、１ビット量子化器３から出力される
デジタル信号はパルス増幅器４により電力増幅される。
パルス増幅器４の出力信号は、帰還回路３０を介して差
分積分器２に入力される。また、パルス増幅器４の出力
信号はローパスフィルタ５に入力され、不要な信号成分
が除去されて出力端子６から出力される。

【００２８】キャリア制御部１１はマイコン等による演
算により例えば８ビットの乱数データを発生しそのデジ
タルデータをＤ／Ａ変換した結果をキャリア制御信号と
して時定数制御部１２へ順次出力する。時定数制御部１
２はトランジスタと抵抗で構成されており、順次出力さ
れるキャリア制御信号に従って抵抗値を変化させる。

【００２９】この時のパルス増幅器４の出力信号の周波
数スペクトルはキャリア制御部１１から出力される乱数
によって差分積分器２の時定数を変化させているため、
例えば図４（ａ）に示すように特定のスイッチング周波
数を有さず広い周波数帯域にわたって分布したものとな
る。この周波数スペクトル成分はパルス増幅器４によっ
て電力増幅された信号であるから不要輻射ノイズとして
空中にも放射される。

【００３０】一方、キャリア制御部１１からチューナの
選局を行うための同調信号がチューナ受信部８へ出力さ
れた場合、同調信号は不要輻射ノイズが多重され例えば
図４（ｂ）のような周波数スペクトルとなる。この図か
らも明らかなように、パルス増幅器４から出力される出
力信号の周波数スペクトルは広い周波数帯域の不要輻射
ノイズを平均化した振幅となり、いかなる同調信号の周
波数であっても不要輻射ノイズに埋もれることはなくチ
ューナの受信が可能となる。

【００３１】なお、キャリア制御部１１はマイコン等の
演算により乱数を発生するようにしたが予め乱数をメモ
リに記憶しておき順次繰り返し読み出しても構わず、ま
たアナログ発振器を用いても構わない。アナログ発振器
を用いる場合はＤ／Ａ変換は不要となることは言うまで
もない。また、第２の実施例では乱数を８ビットデータ
としたがビット数は特に限定されるものではない。

【００３２】更に、本実施例ではパルス幅変調（ＰＷ
Ｍ）方式を用いて説明したが、パルス密度変調（ＰＤ
Ｍ）方式を用いてもかまわず、その場合、１ビット量子
化器３の後段にＤタイプフリップフロップ等の任意の周
波数のクロックで遅延させる遅延器を設けクロック発振
器等で任意の周波数のクロックを与えるようにすればよ
い。

【００３３】以上のように本発明の第２実施例によれ
ば、入力信号と、パルス出力信号を帰還信号として供給
され、入力信号と帰還信号である出力信号との差分を積
分した差分積分信号を出力する差分積分器（２）と、差
分積分信号の極性を判定して１ビットのデジタル信号を
出力する１ビット量子化器（３）と、１ビット量子化器
（３）の出力であるデジタル信号を電力増幅するパルス
増幅器（４）と、パルス増幅器（４）のパルス出力信号
を帰還信号として差分積分器（２）に送出する帰還回路
（３０）と、チューナ選局に対応した周波数の同調信号
をチューナ受信部（８）へ出力すると共に乱数を発生す
るキャリア制御部（１１）と、キャリア制御部（１１）
から順次出力されるキャリア制御信号に従って差分積分
器（２）の時定数を変化させる時定数制御部（１２）と
を設けることにより、パルス増幅器（４）から出力され
る出力信号のスイッチング周波数を変化させることとな
る。

【００３４】

【発明の効果】以上のように本発明は、キャリア制御部
によってチューナ選局に対応した周波数の同調信号を出
力すると共に差分積分器の時定数を切り換えるためのキ
ャリア制御信号を出力し、キャリア制御信号に従って時
定数制御部をオン／オフすることにより差分積分器の時
定数を切り換えてパルス増幅器から出力される出力信号
のスイッチング周波数を切り換えるようにしたので、ス
イッチング周波数及びその高調波成分に同調信号が埋も
れるのを防ぐことができるためチューナの受信妨害を回
避することができる。

【００３５】また、本発明は、キャリア制御部によって
チューナ選局に対応した周波数の同調信号を出力すると
共に差分積分器の時定数を変化させるための乱数をキャ
リア制御信号として順次出力し、キャリア制御信号に従
って時定数制御部の抵抗値を不規則に変動させることに
よって順次差分積分器の時定数を変化させパルス増幅器
から出力される出力信号のスイッチング周波数を変化す
るようにしたので、パルス増幅器から出力される出力信
号の周波数スペクトル振幅が平均化されその振幅をを同
調信号の振幅以下にでき、従ってチューナの受信妨害を
回避することができる。

【図面の簡単な説明】

【図１】本発明の第１の実施例におけるＤ級増幅器の構
成を示すブロック図

【図２】同第１の実施例における周波数スペクトルを示
した周波数特性図

【図３】本発明の第２の実施例におけるＤ級増幅器の構
成を示すブロック図

【図４】同第２の実施例における周波数スペクトルを示
した周波数特性図

【図５】従来のＤ級増幅器の構成を示すブロック図

【符号の説明】

１入力端子２差分積分器３１ビット量子化器４パルス増幅器５ローパスフィルタ６出力端子７，１１キャリア制御部８チューナ受信部９抵抗１０，１２時定数制御部３０帰還回路

───────────────────────────────────────────────────── フロントページの続き (72)発明者多和義則大阪府門真市大字門真1006番地松下電器産業株式会社内

Claims

【特許請求の範囲】

【請求項１】入力信号と、パルス出力信号を帰還信号
として供給され、前記入力信号と帰還信号であるパルス
出力信号との差分を積分した差分積分信号を出力する差
分積分器と、前記差分積分器の時定数を切り換えるためのキャリア制
御信号を出力し、かつチューナの選局に対応した同調信
号を発生するキャリア制御部と、前記キャリア制御信号に従って前記差分積分器の時定数
を切り換える時定数制御部と、前記差分積分信号の極性を判定して１ビットのデジタル
信号に変換する１ビット量子化器と、前記１ビット量子化器から出力されるデジタル出力信号
を電力増幅するパルス増幅器と、前記パルス増幅器により増幅されたパルス出力信号を帰
還信号として前記差分積分器に送出する帰還回路と、前記パルス増幅器の出力に接続され、必要な周波数帯域
の信号のみを通過させるローパスフィルタとを備えたＤ
級増幅器。
【請求項２】入力信号と、パルス出力信号を帰還信号
として供給され、前記入力信号と帰還信号であるパルス
出力信号との差分を積分した差分積分信号を出力する差
分積分器と、前記差分積分器の時定数を変動させるためのキャリア制
御信号を出力し、かつチューナの選局に対応した同調信
号を発生するキャリア制御部と、前記キャリア制御信号に従って前記差分積分器の時定数
を変化させる時定数制御部と、前記差分積分信号の極性を判定して１ビットのデジタル
信号に変換する１ビット量子化器と、前記１ビット量子化器から出力されるデジタル出力信号
を電力増幅するパルス増幅器と、前記パルス増幅器により増幅されたパルス出力信号を帰
還信号として前記差分積分器に送出する帰還回路と、前記パルス増幅器の出力に接続され、必要な周波数帯域
の信号のみを通過させるローパスフィルタとを備えたＤ
級増幅器。