JP2003509824A - 炭素膜を成長させる際に使用される表面処理法 - Google Patents

Abstract

(57)【要約】 コンピューターディスプレイ内で利用することができる電界エミッタディバイス（８０）用の炭素および／またはダイヤモンド膜（５０１）は、基板の処理を利用し、次いで上記膜を堆積させる方法によって製造される。その処理工程は膜堆積法のための基板（１０１）上に核化および成長部位を創り出して、堆積膜の電子放出を促進する。この方法により、膜の後−堆積加工処理なしでパターン化放出を達成することができる。電界エミッタディバイス（８０）はこのような膜を用いて製造することができる。

Description

【発明の詳細な説明】

【０００１】 （技術分野） 本発明は、一般に、炭素膜を成長させること、特に炭素膜を処理された基板上
で成長させることに関する。

【０００２】 （背景情報） 電界放出ディスプレイディバイスは、特にラップトップ型コンピューターに対
するLCDディスプレイの低コスト代替品を提供する際に有望である。更に、電界
放出ディバイスは、ビルボード型ディスプレイディバイスのような他の領域にお
ける適用が実際に始まっている。

【０００３】 良好な電界放出ディバイスまたは同ディスプレイを製造するに当たっての挑戦
の１つは、製造する費用が安いが、それにもかかわらず電力消費に関して効率的
であり、しかもそのディスプレイ特性が変わらない電界エミッタ材料の製造であ
る。炭素および／またはダイヤモンド電界エミッタ材料が、このような制約を満
たす際に有望であるとされていた。

【０００４】 マトリックス番地付け可能ディスプレイをこのような膜を用いて加工する現行
の方法の問題の１つは、その膜をパターン化するためには、膜を堆積させた後に
その膜に１つまたは２つ以上のリソグラフィ工程およびエッチング工程を適用し
なければならないということである。このような方法は、膜の性能および放出能
力を膜放出が不十分となる点まで低下させることが多い。その結果、この技術分
野には、膜に対して行われる後−堆積法を用いない加工法の必要が存在する。

【０００５】 更に、電界放出ディスプレイを経済的に実行できるようにするには、堆積され
た膜の電界放出特性を高める必要がある。従って、この技術分野には、炭素およ
びダイヤモンド様膜の放出特性に改善の必要が存在する。

【０００６】 （発明の概要） 前述の必要が本発明によって取り扱われる。セラミックまたはガラスのような
基板が洗浄され、そしてチタン（Ｔｉ）のような金属の電子ビーム（ｅ−ビーム
）蒸着またはスパッタリングにより金属化される。次に、所望とされる金属フィ
ードライン（feedline）パターンが金属の常用のフォトリソグラフィおよびエッ
チングにより作られる。このパターンは、また、シャドーマスクを通しての金属
化により作ることもできる。次に、放出領域、即ちピクセルが別のリソグラフィ
法により画成される。これら領域中の金属層が再びエッチングにより取り除かれ
る。次に、同じフォトレジストをマスクとして利用して、ピクセル領域中の基板
の表面形態、および（非元素状物質が使用されているならば）おそらくは化学組
成が変えられる、酸または塩基エッチング法のような表面処理法が適用される。
次に、もう１つの金属薄層が更に堆積される。そのフォトレジストが剥ぎ取られ
て、処理されたピクセル領域と被覆された金属薄層だけが後に残される。最後に
、その表面全面に放出性炭素膜の薄層が堆積される。ピクセル領域は、これら領
域上の表面形態が、核化だけでなく炭素膜の成長をも著しく増進するので、これ
らピクセル領域における炭素膜から電子の放出が促進される。その結果、たとえ
炭素膜がパターン化されていないとしても、その膜に電場（electrical field）
が印加されるとき、ピクセル領域だけが放出を行う。

【０００７】 １つの代替態様は、活性領域上に金属薄層が堆積されない態様である；放出性
炭素膜は処理された基板の上に直接堆積される。この代替態様は、各ピクセル領
域が小さい（１例として、数百平方マイクロメートル未満）ときに適用可能であ
る。

【０００８】 もう１つの代替態様は、基板にそれが金属化される前にリソグラフィを用いま
たは用いずに表面処理を適用する態様である。次に、その基板上に任意のパター
ン化法を用いまたは用いずに金属層が堆積される。次に、炭素膜が堆積される。
活性領域および金属化の両者に対してパターン化を行わない場合、基板表面全体
が電子を効果的に放出し、従ってこの基板表面は照明源または冷電子源のような
用途に対して有用である。

【０００９】 上記の説明は、次になされる本発明の詳細な説明をよりよく理解できるように
するために、本発明の特長および技術上の利点をやや大まかに概説したものであ
る。本発明の追加の特長および利点は下記において説明されるが、それらは本発
明の特許請求の範囲の主題をなすものである。

【００１０】 本発明およびその利点の更に完全な理解のために、今度は添付図面と共になさ
れる次の説明に言及する。

【００１１】 （詳細な説明） 次の説明には、本発明を完全に理解できるようにするために非常に多くの特定
の細部が示されている。しかし、本発明がそのような特定の細部によらなくても
実施できることは、この技術分野の当業者には明白であろう。他の例では、本発
明を不必要に詳しく説明して不明確にしないために、周知の回路はブロック図の
形で示されている。考慮すべきタイミング問題等に関する細部は、大部分は、そ
のような細部が本発明の完全な理解を得るのに必要でなく、関連技術分野の当業
者の技能の範囲内にある限りは、省略されている。

【００１２】 今度は図面を参照されたいが、これらの図面において描写要素は縮尺するため
に必ずしも示されていないものもあり、また同様のまたは類似の要素は幾つかの
図を通じて同じ参照番号で示されている。

【００１３】 図１〜１０を参照すると、それらには本発明による電界放出ディバイス用の膜
の製造法が図解されている。工程１００１において、ガラス、セラミックまたは
他の任意、適当な材料より成ることができる基板１０１が洗浄され、次いでチタ
ン（Ｔｉ）のような金属１０２により電子ビーム（ｅ−ビーム）蒸着またはスパ
ッタリングによって被覆（金属化）される（図１を参照されたい）。但し、基板
１０１上に金属層１０２を堆積させるための任意の方法が利用できることに留意
されたい。

【００１４】 その後、工程１００２において、金属層１０２がフォトリソグラフィを用いて
所望とされる様式でパターン化される。金属層１０２の上にフォトレジスト層２
０１が堆積され（図２を参照されたい）、次いで周知の技法を用いてパターン化
される。（図２、３Ａおよび３Ｂを参照されたい。）このパターンはフォトレジ
スト膜中に現像されたストリップのアレイであることができる。しかし、いかな
るパターン設計も用いることができることに留意されたい。

【００１５】 このパターンは、場合によっては、シャドーマスクを通しての金属化（金属線
の堆積）によって作ることもできる（工程１００３）。

【００１６】 次に、放出性領域、即ちピクセルが別のリソグラフィ法で画成される。図４に
おいて、フォトレジスト２０１がパターンに現像される（工程１００４）。フォ
トレジストの窓で覆われていない金属層が、次に、図５Ａおよび５Ｂに示される
エッチング工程で除去される（工程１００５）。

【００１７】 その後、工程１００６において、同じフォトレジスト２０１をマスクとして利
用して、ピクセル領域中の基板１０１の表面形態、および（非元素状物質が使用
されているならば）おそらくは化学組成が変えられる、酸または塩基エッチング
法のような表面処理法が適用される。これは、図６Ａおよび６Ｂに図解される処
理された基板表面３０１をもたらす。

【００１８】 処理後に基板表面は粗になる。上記のように、酸および塩基による表面処理は
、基板の表面形態を変えるのみならず、基板表面の化学組成をも変えることがあ
る。例えば、ある特定の処理は、水素原子またはフッ素原子に対する結合で終わ
っている基板の表面を残すことができる。基板が異なる材料の組成物である場合
、上記処理は、その基板の本体材料とは異なる組成を持つ表面を残すことができ
る。CVD成長法はしばしば基板表面との化学反応を伴うので、基板表面の化学組
成を変える処理は、エミッタ膜の成長を無処理表面よりも有利に開始させる表面
をもたらす。

【００１９】 その後、工程１００７において、処理された活性領域３０１およびフォトレジ
スト２０１の上面に、図７に図解されるように、金属の薄層４０１を堆積させる
随意工程が行われる。工程１００８において、図８Ａおよび８Ｂに図解されるよ
うに、フォトレジスト２０１およびその上の金属層４０１が剥ぎ取られ、薄い金
属のコーティング４０１を上に有する処理されたピクセル領域だけが残される。
工程１００９において、図９Ａおよび９Ｂに図解されるように、金属薄層４０１
、金属線１０２および基板１０１の表面全面に放出性炭素膜５０１が堆積される
。ピクセル領域は、これら領域上の表面形態または化学組成が核化および炭素膜
の成長を著しく増進させるように処理されているので、その炭素膜からの電子の
放出が強力に促進される。たとえ炭素膜がパターン化されていないとしても、膜
５０１に電場が印加されるとき、ピクセル領域３０１だけは放出を行う。

【００２０】 工程１００９の堆積法は、ホット−フィラメント法（hot-filament process）
のような他の活性化手段で補助されていてもよい化学蒸着法を用いて遂行するこ
とができる。

【００２１】 気づくことができるように、この方法の１つの利点は、リソグラフィ工程また
はエッチング工程のようなマイクロエレクトロニクスタイプの加工処理が炭素層
の堆積に続いて行われる必要がなく、そのため炭素層はそのような方法には付さ
れないということである。これは一層良好な放出性膜をもたらし、また放出性膜
に対する損傷が防がれる。

【００２２】 １つの代替態様は、工程１００７を行わない態様である。工程１００７に代え
て、放出性炭素膜５０１が処理された基板３０１の上に直接堆積される。

【００２３】 もう１つの代替態様においては、表面処理１００６が、リソグラフィを用いま
たは用いずに、基板にそれが金属化される前に適用される。次に、その基板の上
に金属層が任意のパターン化法を用いまたは用いずに堆積される。次いで、炭素
膜５０１が最後に堆積される。

【００２４】 次に、図１７を参照すると、そこには図１０に図解されている方法の、生成さ
れた膜を用いて形作られた電界（field）エミッタディバイス８０が図解されて
いる。ディバイス８０は、図１６に関して以下に説明されるディスプレイ９３８
ようなディスプレイディバイス内でピクセルとして利用することができた。

【００２５】 ディバイス８０は、また、周知の任意の構造から成っていることができる陽極
８４も含んでいることができる。導電性ストリップ８０６が上に堆積されている
基板８０５を有する陽極８４が図解されている。次いで、燐光体層８０７が導電
性膜８０６の上に配置される。電場を生成させるために、電位Ｖ＋が図示される
陽極８４と陰極８２との間に印加され、その電場が電子を膜５０１から燐光体層
８０７に向かって放出させ、その燐光体層８０７がガラス基板８０５を通して光
子を生成させる。ある１つの代替態様は、膜５０１と基板１０１との間に導電性
層を堆積して含んでいることがあることに留意されたい。更に別の代替態様は、
１つまたは２つ以上のゲート電極（図示されず）を含んでいることができる。

【００２６】 陽極８４と陰極８２との間のギャップは０．７５ミリメートル（７５０ミクロ
ン）であることができる。

【００２７】 次に図１１〜１３を参照すると、それらには異なる印加電圧、従って陽極８４
と陰極８２との間の異なる印加電場を用いて撮られた、ディバイス８０からの実
際の光子放出画像が示される。図１１〜１３の画像は、１０マイクロセカンドの
パルス幅を有する周波数１０００Ｈｚのパルス電圧を印加することによって撮ら
れたものである。陽極と陰極との間のギャップは０．７５ｍｍであった。図１１
において、ピーク放出電流は３２３０ボルトの印加電圧で４ｍＡであった。図１
２において、ピーク放出電流は４９９０ボルトの印加電圧で４０ｍＡであった。
図１３において、ピーク放出電流は３７２０ボルトの印加電圧で２０ｍＡであっ
た。直ちに分かるように、陰極８２からの電子が燐光体８０７に突き当たる領域
中の燐光体スクリーン８４中にだけ光が発生せしめられる。図１１〜１３におい
て、前記処理法に付された基板１０１の領域が、電子の放出が起こる領域である
ことが分かる。

【００２８】 図１４は、陽極８４と陰極８２との間のギャップが前記よりもはるかに小さく
（４３ミクロン）、かつこの画像を撮るように調整されたカメラがより高解像度
の画像を与えたこと以外は、同様の試験からの同様の実画像を示す。この場合も
、燐光体の明るくなった領域から、前記処理法に付された陰極８２上の領域は、
ほとんど全ての電子放出が起こる領域であることが分かる。

【００２９】 図１５Ａは、基板が工程１００６で処理される前のその基板の共焦点レーザー
走査顕微鏡画像のディジタル写真を示す。図１５Ｂは工程１００６で表面処理し
た後の同じ基板を示す。その表面処理が基板の表面粗さを高め、この例では０．
２７マイクロメートルから０．３９マイクロメートルまで変化させたことは極め
て明白である。

【００３０】 前記のように、電界エミッタディバイス８０は図１６に図解される電界放出デ
ィスプレイ９３８内で用いることができる。本発明を実施するための代表的なハ
ードウエア環境が図１６に描かれている。図１６は、通常のマイクロプロセッサ
のような中央処理装置（CPU）９１０、およびシステムバス９１２を経由して相
互に連結されている多数の他の装置を有する、本発明によるワークステーション
９１３の典型的なハードウエア配置を図解するものである。ワークステーション
９１３は、随時読出し書込みメモリ（RAM）９１４、読出し専用メモリ（ROM）９
１６、およびディスク装置９２０およびテープドライブ９４０のような周辺装置
をバス９１２に接続するための入／出力（Ｉ／Ｏ）アダプタ９１８、キーボード
９２４、マウス９２６、スピーカー９２８、マイクロホン９３２、および／また
はタッチスクリーン装置（図示されず）のような他のユーザーインターフェース
装置をバス９１２に接続するためのユーザーインターフェースアダプタ９２２、
ワークステーション９１３をデータ処理ネットワークに接続するための通信アダ
プタ９３４、並びにバス９１２をディスプレイ装置９３８に接続するためのディ
スプレイアダプタ９３６を含んでいる。CPU９１０はここには示されない他の回
路機構を含んでいることができ、それにはマイクロプロセッサ内に一般的に見い
だされる回路機構、例えば実行装置、バスインターフェース装置、算術論理演算
装置等々がある。CPU９１０はまた単一集積回路上に載っていることもできる。

【００３１】 以上、本発明およびその利点を詳細に説明したけれども、本発明には、前記特
許請求の範囲により定義された本発明の精神と範囲から逸脱しない限り、種々の
変更、置換および改変をなし得ることを理解すべきである。

【図面の簡単な説明】

【図１】 本発明による堆積法を図解するものである。

【図２】 本発明による堆積法を図解するものである。

【図３】 本発明による堆積法を図解するものである。

【図４】 本発明による堆積法を図解するものである。

【図５】 本発明による堆積法を図解するものである。

【図６】 本発明による堆積法を図解するものである。

【図７】 本発明による堆積法を図解するものである。

【図８】 本発明による堆積法を図解するものである。

【図９】 本発明による堆積法を図解するものである。

【図１０】 本発明による流れ図である。

【図１１】 本発明に従って製造された陰極からの放出画像を図解するものである。

【図１２】 本発明に従って製造された陰極からの放出画像を図解するものである。

【図１３】 本発明に従って製造された陰極からの放出画像を図解するものである。

【図１４】 本発明に従って製造された陰極からの放出画像を図解するものである。

【図１５】 図１５Ａおよび図１５Ｂは、図１０の処理工程１００６に因る基板表面の相違
を図解するものである。

【図１６】 本発明による電界エミッタを用いて製造されたディスプレイディバイスを利用
しているデータ処理システムを図解するものである。

【図１７】 本発明による膜を使用して製造された電界放出ディバイスを図解するものであ
る。 （符号の説明） ８０ 電界エミッタディバイス ８２ 陰極 ８４ 陽極 １０１ 基板 １０２ 金属層 ２０１ フォトレジスト層 ３０１ 基板表面 ４０１ 金属薄層 ５０１ 放出性炭素膜 ８０６ 導電性膜 ８０７ 燐光体層 ９１０ 中央処理装置 ９１２ システムバス ９１３ ワークステーション ９１４ 随時読出し書込みメモリ ９１６ 読出し専用メモリ ９１８ 入／出力アダプタ ９２０ ディスク装置 ９２２ ユーザーインターフェースアダプタ ９２４ キーボード ９２６ マウス ９３４ 通信アダプタ ９３６ ディスプレイアダプタ ９３８ 電界放出ディスプレイ ９４０ テープドライブ

───────────────────────────────────────────────────── フロントページの続き (72)発明者 フィンク、リチャード、リー アメリカ合衆国 テキサス、オースティ ン、 バンティング ドライブ 11406 Ｆターム(参考） 4K030 BA27 BB12 BB14 CA02 CA05 CA06 DA04

Claims (16)

【特許請求の範囲】
1. 【請求項１】 電界エミッタディバイスを製造する方法であって： 基板を準備する工程； 該基板を処理して該基板の形態を変える工程；および 処理された該基板上で炭素膜を成長させる工程 を包含する上記の方法。
2. 【請求項２】 基板の一部分だけを処理工程に付し、そして処理された該基
   板上で成長せしめられた炭素膜が該基板の無処理部分上で成長せしめられた炭素
   膜よりも良好な電界エミッタである、請求項１記載の方法。
3. 【請求項３】 基板の処理された部分上で成長せしめられた炭素膜が、特定
   の電場に付されるとき、無処理基板上の炭素膜よりも実質的に多くの電子を放出
   する、請求項２記載の方法。
4. 【請求項４】 基板が塩基で処理され、この場合該処理工程は該基板の表面
   の化学組成を変える、請求項１記載の方法。
5. 【請求項５】 基板が酸で処理される、請求項１記載の方法。
6. 【請求項６】 基板がセラミックである、請求項５記載の方法。
7. 【請求項７】 基板が金属である、請求項５記載の方法。
8. 【請求項８】 基板がガラスである、請求項５記載の方法。
9. 【請求項９】 処理された基板の上面に金属膜を堆積させる工程を更に包含
   する、請求項１記載の方法。
10. 【請求項１０】 基板上に金属層を堆積させ、それによって該金属層が、該
    基板の一部分が該金属層を通ってアクセス可能となるように、前もって画成され
    たパターンを有するようになる工程を更に包含し、この場合該処理工程は成長工
    程の前に行われる、請求項１記載の方法。
11. 【請求項１１】 炭素膜を成長させる工程も該炭素膜を金属層上に堆積させ
    、この場合該炭素膜は連続膜である、請求項１０記載の方法。
12. 【請求項１２】 次の： 金属膜を該処理工程前に基板上に堆積させる工程； 該金属層を該処理工程前にパターン化する工程；および 該パターン化金属層をエッチングしてその基板の複数の部分を露出させる工程
    を更に包含し、次に処理工程を行う、請求項１記載の方法。
13. 【請求項１３】 第二金属膜を処理された基板上に堆積させる工程を更に包
    含し、この場合炭素膜は該第二金属膜上で成長せしめられる、請求項１２記載の
    方法。
14. 【請求項１４】 電界エミッタディバイスであって、 基板表面の複数の部分がその表面形態を変える処理を受けている基板； 該基板上に堆積された炭素膜： を含み、この場合処理された該基板部分上に堆積された該炭素膜は該基板の無処
    理部分の上に堆積された炭素膜よりも良好な電界エミッタであり、該基板の処理
    された該部分上に堆積された該炭素膜は、特定の電場に付されるとき、該無処理
    基板部分上の該炭素膜よりも実質的に多くの電子を放出する、上記の電界エミッ
    タディバイス。
15. 【請求項１５】 基板の処理された部分に近い基板上に堆積された金属フィ
    ードラインを更に含み、この場合炭素膜は該金属フィードライン上に堆積される
    、請求項１４記載のディバイス。
16. 【請求項１６】 基板の処理された部分と炭素膜との間に堆積された金属層
    を更に含む、請求項１４記載のディバイス。