JP2003504931A - 改善された阻止領域抑圧を有するリアクタンスフィルタタイプのｓａｗフィルタ及び阻止領域抑圧を最適化するための方法 - Google Patents

Abstract

(57)【要約】 並列分岐路における少なくとも２つのＳＡＷ共振子（Ｒ２、Ｒ３）及び直列分岐路におけるＳＡＷ共振子（Ｒ１）を有するリアクタンスフィルタタイプのＳＡＷフィルタにおいて、並列分岐路における２つの共振子（Ｒ２、Ｒ３）のアース側（１２-６、１２-７）の基板上に形成された電気的接続がハウジングへの結合（１２-５）の前に設けられ、この結果、並列分岐路に所属する極位置のより低い周波数へのシフトが達成される。

Description

【発明の詳細な説明】

【０００１】 本発明は、改善された阻止領域抑圧を有する表面弾性波フィルタ（ＯＦＷ又は
英語ではＳＡＷ）、とりわけリアクタンスフィルタタイプのＳＡＷフィルタなら
びに阻止領域抑圧の最適化のための方法に関する。

【０００２】 リアクタンスフィルタは古典的なフィルタ技術から公知である。個別素子（イ
ンダクタンス及びキャパシタンス）の代わりに個別共振子に対してＳＡＷ共振子
を使用する場合、リアクタンスフィルタタイプのＳＡＷフィルタと呼ぶ。

【０００３】 リアクタンスフィルタタイプのＳＡＷフィルタの場合にはインピーダンス素子
としてＳＡＷ共振子が使用される。図１は公知の共振子の概略的な構造を示す。
この共振子は圧電基板の表面上の金属構造体を有し、端子対１-１及び１-２を有
し、この端子対には電気エネルギを音響エネルギに変換するためのすだれ状電極
変換器１-４が接続されている。このすだれ状電極変換器１-４の両側には音響エ
ネルギが逃れることを阻止するために音響軸に沿ってそれぞれ反射器１-３及び
１-５が配置されている。

【０００４】 図２は左側にＳＡＷ共振子Ｒの等価回路図を示し、右側にこの共振子に使用さ
れるシンボルを示す。並列回路の第１の分岐路には動的インダクタンスＬ_１、動
的キャパシタンスＣ_１及び動的抵抗Ｒ_１（損失を考慮する場合）から成る直列共
振回路が存在し、第２の分岐路にはすだれ状電極変換器の静的キャパシタンスＣ _０ が存在する。この直列共振回路は共振の場合には共振周波数ｆ_ｒの領域におけ
る共振子の特性を再現する。静的キャパシタンスは周波数領域ｆ≪ｆ_ｒ及びｆ≫
ｆ_ｒにおける特性を再現する。動的キャパシタンスＣ_１はすだれ状電極変換器の
静的キャパシタンスＣ_０に比例する： Ｃ_１〜Ｃ_０ （１.１
） 共振子は共振周波数ｆ_ｒ及び反共振周波数ｆ_ａを有する。共振周波数ｆ_ｒには
次式が成り立つ：

【０００５】

【数１】

【０００６】 共振子の反共振周波数ｆ_ａには次式が成り立つ：

【０００７】

【数２】

【０００８】 ＳＡＷリアクタンスフィルタのベースユニットは図３に図示されているような
いわゆる基本素子である。この基本素子は並列分岐路における共振周波数ｆ_ｒｐ 及び所属の反共振周波数ｆ_ａｐを有する第１の共振子Ｒ_１及び直列分岐路におけ
る共振周波数ｆ_ｒｓ及び所属の反共振周波数ｆ_ａｓを有する第２の共振子Ｒ_２か
ら成る。並列分岐路における共振子Ｒ_１のアドミタンスＹ_ｐの周波数曲線及び直
列分岐路における共振子Ｒ_２のインピーダンスＺ_ｓの周波数曲線が図４に図示さ
れている。中心周波数ｆ_０を有するバンドパスフィルタをつくるためには両方の
共振子の共振周波数は次の関係を持つ：

【０００９】

【数３】

【００１０】 各基本素子は原理的にはポート１の端子３-１乃至は３-２及びポート２の端子
３-３乃至は３-４を有する２ポートとして考察される（図３参照）。同時に端子
３-１は直列共振子の入力側であり、端子３-３は直列共振子の出力側である。並
列共振子の入力側は端子３-１に接続されている。端子３-２及び３-４は非対称
動作において基準アースである。基準アースの側の並列共振子の出力側３-５は
以下においては並列共振子の出力側乃至はアース側と呼ばれる。並列共振子の出
力側と基準アースとの間にあるインダクタンスＬ_ｓｅｒは現実の構造ではハウジ
ングアースへの接続を反映している。

【００１１】 リアクタンスフィルタタイプのＳＡＷフィルタの選択レベルは、一方で並列分
岐路の静的キャパシタンスＣ_０ｐと直列分岐路の静的キャパシタンスＣ_０ｓとの
比率Ｃ_０ｐ/Ｃ_０ｓによって決定され、他方で縦続接続された（カスケード接続
された）基本素子の個数によって決定される。

【００１２】 基本素子はカスケード接続の場合には通常はマッチングされて接続される、す
なわちそれぞれ鏡像対称的に配置される。図５乃至は図６はリアクタンスフィル
タの２つの例を示し、それぞれ２つの基本素子がカスケード接続されている。第
１の基本素子の出力インピーダンス５-１（Ｚ_ｏｕｔ）乃至は６-１（Ｚ_ｉｎ）は
第２の基本素子の入力インピーダンス５-２乃至は６-２に等しい。これによって
ミスマッチングによる損失が最小となる。これらの基本素子の個数及び配置に関
してはリアクタンスフィルタとして様々な構造が可能である又は公知である。

【００１３】 同一タイプ（直列共振子又は並列共振子）の縦続に配置された共振子はぞれぞ
れ１つにまとめることもでき、容量的な全作用は同じままである。図７のフィル
タの接続は作用において図８のフィルタに相応する。

【００１４】 図９及び図１０はセラミックハウジング９-０における圧電基板９-１上のＳＡ
Ｗフィルタの典型的な実際の構造及びボンディングワイヤ９-８から９-１２乃至
は１０-９による典型的な接続技術を示す。

【００１５】 並列共振子Ｒ１、Ｒ３及びＲ５は出力側９-１５から９-１７においてボンディ
ングワイヤ９-９、９-１０及び９-１２を介してハウジングアースパッド９-４、
９-５及び９-７に接続される。

【００１６】 典型的な構成技術によって（図９及び図１０参照）アースへの並列分岐路の接
続によって例えば基板（チップ）９-１上の並列共振子Ｒ５の出力側９-１７と外
部ハウジングピン９-４に接続されたアース１０-５との間の直列インダクタンス
が得られる。これには実質的にチップ上のストリップ線路の誘導成分、ボンディ
ング接続９-９のインダクタンス及びハウジング引き込み線路１０-３のインダク
タンスが含まれる。

【００１７】 これらの直列インダクタンスはフィルタの特性に通過領域でも阻止領域でも影
響を与える。通過領域に対してはｆ〜ｆ_０が成り立つ。共振周波数すなわち共振
子のバンド幅は周知のようにこの共振子に所属する外部回路によって変化する。
この共振子に直列のインダクタンスは有効動的インダクタンスを増大させ、これ
によって共振周波数ｆ_ｒは低下する。反共振周波数ｆ_ａは非常に僅かにシフトさ
れるだけなので、共振子のハンド幅Δｆ＝ｆ_ａ−ｆ_ｒは直列インダクタンスによ
って拡大する。並列共振子の場合にはＳＡＷフィルタのバンド幅も拡大する。

【００１８】 阻止領域に対してはｆ≪ｆ_０及びｆ≫ｆ_０が成り立つ。この場合、共振子の等
価回路図はその静的キャパシタンスＣ_０に縮小される。なぜなら、直列振動回路
はｆ_０の外側では非常に高オーミックであり、無負荷状態に相応するからである
。共振子に直列のインダクタンスＬ_ｓｅｒは共振周波数

【００１９】

【数４】

【００２０】 を有する図１１に図示された直列振動回路をもたらす。並列共振子に直列のイン
ダクタンスの場合には、これは、周波数ｆ_ｐｏｌにおいてフィルタのエネルギが
直接アースに流れ去ることを意味し、フィルタ曲線においていわゆる極位置すな
わち阻止領域における大きな抑圧が形成される。阻止領域における極位置の個数
は直列インダクタンスを有する並列分岐路の個数に相応する。周波数的に区別可
能な極位置ｆ_ｐｏｌ１及びｆ_ｐｏｌ２は異なる積Π_１＝Ｌ_ｓｅｒ１*C_０１及びΠ _２ ＝Ｌ_ｓｅｒ２*C_０２の場合にのみ生じる。これらの積が等しい場合には、極位
置は同じ周波数にあり、単純な極位置の場合よりも大きな抑圧を有する二重極位
置ｆ_ｐｏｌ＝ｆ_ｐｏｌ１＝ｆ_ｐｏｌ２が得られる。

【００２１】 図１１ａはインダクタンスＬ_ｓｅｒが並列共振子の出力側に直列に接続されて
いる並列分岐路における共振子の減衰特性を示す。図１１ｂのように共振子の直
列振動回路は極位置を明瞭にするために除去されており、この共振子の共振周波
数はｆ_ｒｐ＝ｆ_０に等しい。極位置ｆ_ｐｏｌの周波数に対しては典型的にｆ_{ｐｏ ｌ} ＞ｆ_０が成り立ち、この場合ｆ_０はフィルタの共振周波数に等しい。極位置に
おいて大きな減衰が得られる。

【００２２】 リアクタンスフィルタタイプのＳＡＷフィルタは主に移動無線分野の高周波減
衰器として使用される。なぜなら、これらのＳＡＷフィルタは通過領域において
非常に僅かな損失を有するからである。さらに、移動無線分野の高周波減衰器と
してリアクタンスフィルタタイプのＳＡＷフィルタは、電話における望ましくな
い混合積（Mischprodukte）を阻止するために、一方でデュプレクスバンド（送
信部フィルタの場合には受信バンドを受信部フィルタの場合には逆に送信バンド
）を抑圧し、他方で局部発振器周波数（ＬＯ）及び/又は影像周波数（イメージ
周波数）における信号を抑圧しなければならない。

【００２３】 局部発振器はフィルタの中心周波数ｆ_０の上側又は下側にある。中心周波数ｆ _０ までの間隔は信号処理に使用される中間周波数（ＺＦ）に相応する。影像周波
数は中心周波数ｆ_０まで間隔２*ＺＦを有する。瞬時のＺＦ周波数は領域１００
〜４００ＭＦｚで使用されるので、ＳＡＷフィルタは適用事例に応じて領域ｆ_０ プラス/マイナス１００〜８００ＭＨｚにおいて典型的には３０ｄＢより大きい
良好な減衰特性をもたなくてはならない。大抵の場合、局部発振器は中心周波数
ｆ_０より上にある。

【００２４】 ＬＯ周波数及び/又はイメージ周波数の領域における十分な減衰を達成するた
めには、様々な方法が存在する。方法Ａは、一般的な選択レベル（これの尺度は
通過領域の下側のほぼｆ_０/２における最小減衰であると見なされている）を相
応に大きくすることである。しかし、大きな欠点は、選択レベルの増大によって
通過領域における損失も上昇することである。これは大抵の場合電話における信
号処理において受け入れがたい。第２の方法Ｂは、従来の構成技術において存在
する並列共振子に直列のインダクタンスがちょうどＬＯ周波数又はイメージ周波
数にある極位置を発生するという上述の事実から得られる。使用されるＺＦ周波
数における大きなスペクトルにおいて、この場合、発生される極位置をほぼ７０
０ＭＨｚの領域に亘って変化させるための方法が存在しなくてはならない。

【００２５】 並列分岐路における静的キャパシタンスＣ_０ｐがフィルタパフォーマンス（パ
スバンド、マッチング及び選択レベル）を決定するので、この静的キャパシタン
スＣ_０ｐは所与のフィルタ要求においてほんの少しだけ変化され、同時に阻止領
域における極位置も変化する。同様に並列共振子の出力側とアースとの間の直列
のインダクタンスの大きさの自由度は限定される。小型化への要請及びコストの
理由から使用されるチップはますます小さくなり、この結果、チップ上のストリ
ップ線路の誘導成分は限定的にしか変化され得ない。ボンディング接続の長さ及
びこの長さに関連するインダクタンスはハウジング内において進歩する小型化の
流れの中で同様にほとんどもはや変化され得ない。さらに、ハウジング引き込み
線路から生じるインダクタンスは所与のハウジングにおいて固定されている。

【００２６】 よって、さらに小型化されたハウジングにおけるリアクタンスフィルタタイプ
のＳＡＷフィルタに対して、ＬＯ抑圧及び/又はイメージ抑圧をｆ_０プラス１０
０〜８００ＭＨｚの大きな周波数領域に亘って適当に設定された極位置によって
保証するために方法Ｂはもはや十分ではない。とりわけボンディングワイヤの代
わりにバンプ接続が使用される将来の接続テクノロジー「フリップチップ技術」
では、極位置を相対的に低い周波数において、すなわち中心周波数ｆ_０より上１
００ＭＨｚの領域において発生することは不可能である。なぜなら、この構成技
術において存在する並列共振子の出力側に直列のインダクタンスはあまりにも小
さく（式１.５参照）、並列分岐路の静的キャパシタンスは５０Ωへの必要な自
己マッチング（Selbstanpassung）のために同様に十分大きく選択できないから
である。

【００２７】 従って、本発明の課題は、所定のＬＯ周波数及びイメージ周波数に対する改善
された阻止領域抑圧が中心周波数に隣接する１００〜８００ＭＨｚまでの可能な
領域に亘って得られるようにフィルタを構成することができるような方法を提供
することである。とりわけリアクタンスフィルタの極位置を他のフィルタ特性に
対する比較的大きな影響なしに中心周波数ｆ_０の近くの所望の領域にシフトする
方法を提供する。

【００２８】 上記課題は本発明によって請求項１記載のフィルタによって解決される。有利
な実施形態及び極位置のシフトのための方法は従属請求項から得られる。

【００２９】 本発明によれば、チップ上におけるそれぞれ共振子を有する並列分岐路のアー
ス側の出力側の接続によって並列分岐路の結合がつくられ、これによって所属の
極位置（「結合された極位置」とも呼ぶ）の周波数が大きく変化され得る。これ
によって、式（１.５）に従って構造に起因する既存のインダクタンスを有する
並列分岐路の従来の直列接続によって達成可能であったよりも低い周波数に極位
置を有するＳＡＷフィルタを作ることが可能である。また所与のフィルタにおい
てこれまで可能であったよりも広い周波数領域に亘って所与のフィルタにおける
１つ又は複数の極位置をシフトすることが可能である。こうして、本発明によっ
て、大きな選択度が必要とされる周波数において、例えば任意のＬＯ周波数又は
イメージ周波数において、精確に極位置を発生することができる。

【００３０】 従って、局部発振器周波数における信号の抑圧（ＬＯ抑圧）及び/又は影像周
波数における信号の抑圧（イメージ抑圧）に対する選択度要求は、構造に起因す
る非常に小さいインダクタンスを有する極めて小さいハウジングにおいても満た
される。よって、所与のボンディングインダクタンス、導体インダクタンス又は
ハウジング引き込み線路インダクタンスにおいて１つ又は複数の極位置が所望の
周波数にシフトされ、しかもこのために直列インダクタンスの増大は必要ない。
付加的にもちろん直列インダクタンスを増大してもよい。

【００３１】 さらに、設けられるアース結合の個数は使用される並列分岐路の個数には依存
せずに調整され、これは比較的僅少な所要面積をもたらす。まさに新たな接続テ
クノロジー（ボンディング接続の代わりにバンプ接続）及び新たなハウジングテ
クノロジーの観点において、本発明の実施形態は小型化されたハウジングにおけ
る上記の選択度要求を達成するための唯一の方法である。

【００３２】 次に本発明による極位置のシフトのための原理を実施例及びこの実施例に所属
の図に基づいて詳しく説明する。後続の具体的な実施形態はリアクタンスフィル
タタイプのＳＡＷフィルタにおける適用事例に対する例である。

【００３３】 図１は１ポート形ＳＡＷ共振子を示し、 図２はＳＡＷ共振子の等価回路図及びシンボルを示し、 図３はリアクタンスフィルタタイプのＳＡＷフィルタの基本素子を示し、 図４は並列及び直列共振子の協働を示し、 図５は２つの基本素子のカスケードを示し、 図６は２つの基本素子のカスケードを示し、 図７はリアクタンスフィルタの線図を示し、 図８は縮小された構造ｓ-ｐ-ｓ-ｐを有するリアクタンスフィルタの線図を示
し、 図９は蓋のないハウジングにおけるＳＡＷフィルタの平面図を示し、 図１０はハウジングの中のＳＡＷフィルタの断面図を示し、 図１１ａは極位置を示し、 図１１ｂは並列分岐路の減衰特性に対する等価回路図を示し、 図１２はフィルタの等価回路図を示し、 図１３はＳＡＷフィルタの減衰特性に対する等価回路図を示し、 図１４はΔＬ_ｓｅｒと極位置との間の関連を示す線図を示し、 図１５は静的キャパシタンスに対する極位置の周波数の関係を示し、 図１６は３つの基本素子を有するフィルタを示し、 図１７は３つの基本素子を有するフィルタの阻止領域における等価回路図を示
し、 図１８は３つの基本素子を有するフィルタの減衰特性を示し、 図１９は４つの基本素子を有するフィルタを示し、 図２０は４つの基本素子を有するフィルタの阻止領域における等価回路図を示
し、 図２１は４つの基本素子を有するフィルタの減衰特性を示し、 図２２は４つの基本素子を有するフィルタを示し、 図２３は４つの基本素子を有するフィルタの阻止領域における等価回路図を示
し、 図２４は４つの基本素子を有するフィルタの減衰特性を示し、 図２５は４つの基本素子を有するフィルタを示し、 図２６は４つの基本素子を有するフィルタの阻止領域における等価回路図を示
し、 図２７は４つの基本素子を有するフィルタのフィルタ特性を示し、 図２８は４つの基本素子を有するフィルタを示し、 図２９は４つの基本素子を有するフィルタの阻止領域における等価回路図を示
し、 図３０はバンプ接続を有するフィルタ構造を示し、 図３１はボンディング接続を有するフィルタ構造を示す。

【００３４】 図１２には、更に別の基本素子を有するより大きなフィルタ構造の部分であり
得る単純な本発明のフィルタ構造がシンボリックに等価回路図として図示されて
いる。並列共振子Ｒ２及びＲ３を有する並列分岐路のうちの（少なくとも）２つ
の並列分岐路において、本発明では既にチップ（基板）１２-８の上で出力側１
２-６及び１２-７が電気的に互いに接続されている。次いではじめてハウジング
アースパッド１２-４への例えばボンディング接続１２-５を含む接続が行われる
。

【００３５】 図１３には各共振子においてその静的キャパシタンスＣ_０だけが作用する周波
数領域ｆ≪ｆ_０及びｆ≫ｆ_０に対する等価回路図が図示されている。リアクタン
スフィルタタイプのＳＡＷフィルタの選択特性はこの縮小された等価回路図によ
って十分に記述される。インダクタンスＬ_ｓｅｒはチップ上の並列共振子の接続
と外部のハウジングアースピン（＝ハウジングにおけるアースのための端子）と
の間のインダクタンスに相応する。

【００３６】 既にチップ上で電気的に接続された２つの並列分岐路の結合が行われる。これ
は阻止領域における極位置の周波数変化をもたらす。２ポートＺを図示している
図１３の等価回路図に基づいて、結合された極位置の周波数が決定される。この
２ポートＺは、アースに対するインピーダンスがゼロになる時に極位置を有する
。

【００３７】 Ｚ_２１＝０ この場合Ｚ_２１はインピーダンス行列の対称的に示された行列要素である。Ｚ _２１ を決定するために、この２ポートＺは２ポートＺ’及びＺ”の直列回路に分
割される。２ポートＺ’は３つのキャパシタンスＣ_０ｐ１、Ｃ_０ｐ２及びＣ_０ｓ から成るΠ回路を有する。２ポートＺ”はインダクタンスＬ_ｓｅｒだけを有する
。従って

【００３８】

【数５】

【００３９】 ただしここでｊ＝虚数であり、ω＝２πｆである。

【００４０】 Ｚ_２１＝Ｚ’_２１＋Ｚ”_２１ （２
.３） によって

【００４１】

【数６】

【００４２】 が得られる。（２.４）の表示の分子がゼロになると

【００４３】

【数７】

【００４４】 Ｚ_２１はゼロになる。これから結合された極位置の周波数に対して

【００４５】

【数８】

【００４６】 が得られる。従来チップ上の並列分岐路の結合なしで式（１.５）により得られ
た極位置

【００４７】

【数９】

【００４８】 と比較すると、明瞭に次のことが見て取れる。すなわち、付加的なキャパシタン
ス成分(Ｃ_０ｐ１Ｃ_０ｐ２)/Ｃ_０ｓ及びＣ_０ｐ２乃至はＣ_０ｐ１は結合された極
位置を同じインダクタンスＬ_ｓｅｒにおいてはるかに低い周波数にシフトする。

【００４９】 数値例：リアクタンスフィルタタイプの公知のＳＡＷフィルタに対して極位置
の周波数ｆ_ｐｏｌは

【００５０】

【数１０】

【００５１】 と算出される。この場合、直列インダクタンスＬ_ｓｅｒ及び静的キャパシタンス
Ｃ_０ｐに対してｌｎＨ及び４ｐＦの典型的な値が仮定された。

【００５２】 ２つの並列分岐路が結合されると、式２.６に従ってＬ_ｓｅｒ及びＣ_０ｐに対
する仮定された同じ値及び同様にＣ_０ｓに対して４ｐＦの場合に

【００５３】

【数１１】

【００５４】 が得られる。

【００５５】 フィルタが複数の並列分岐路を有する場合、複数の並列分岐路もアース側で互
いに接続され、これらの複数の並列分岐路はさらに「結合された並列分岐路」と
も呼ばれる。結合された並列分岐路の周波数に対しては接続された並列分岐路の
個数及び組み合わせが決定的な役割を演じ、極位置の所望の周波数のためのフィ
ルタ構造の選択の際に考慮される。

【００５６】 図１４は結合された極位置とインダクタンスＬ_ｓｅｒの大きさとの関係を示し
ている。２つの曲線１４-１及び１４-２は同一のフィルタに対するフィルタ特性
を示し、この場合ただＬ_ｓｅｒだけが異なるように選択されている。Ｌ_ｓｅｒに
依存して極位置の異なる周波数が得られ、ｆ_ｐｏｌ１に所属するインダクタンス
Ｌ_ｓｅｒ１はＬ_ｓｅｒ２より小さい。インダクタンスＬ_ｓｅｒが大きくなればな
るほど、ますます極位置のより低い周波数へのシフトは大きくなる。

【００５７】 比較的小さい程度だが極位置の周波数は結合された並列分岐路の静的キャパシ
タンスの積 ΠＣ_ｐ＝Ｃ_０ｐ１*Ｃ_０ｐ２ （２.
９） の変化によって調整される。パスバンドにおけるフィルタ特性及び一般的な選択
レベルを変化させないためには、並列分岐路におけるこれらの静的キャパシタン
スの積のこのような変化がこれらの静的キャパシタンスの和の維持 ΣＣ_ｐ＝Ｃ_０ｐ１＋Ｃ_０ｐ２＝constant （２.
１０） の下で実施される。

【００５８】 次のような方法を適用することもできる：第１の結合された並列共振子の静的
キャパシタンスＣ_０ｐ１は第２の結合された並列共振子の静的キャパシタンスＣ _０ｐ２ が低減された値Ｃ_{ｃｏｎｓｔ}だけ増大され、 Ｃ_０ｐ１（新）＝Ｃ_０ｐ１＋Ｃ_{ｃｏｎｓｔ} （
２.１１） Ｃ_０ｐ２（新）＝Ｃ_０ｐ２−Ｃ_{ｃｏｎｓｔ} ただしＣ_{ｃｏｎｓｔ}＜Ｃ_{０ｐ ２} （２.１２） この結果、なるほど積ΣＣ_ｐは変わるが、静的キャパシタンスの和は同じままで
あり、 ΣＣ_ｐ＝Ｃ_０ｐ１（新）＋Ｃ_０ｐ２（新） ＝Ｃ_０ｐ１＋Ｃ_０ｐ２＝constant （２.１
３） パスバンド又は一般的な選択レベルの変化を甘受する必要はない。

【００５９】 結合された極位置のより大きな周波数シフトが必要な場合には、関与する静的
キャパシタンスＣ_０ｐ１、Ｃ_０ｐ２又はＣ_０ｓを変化させればよい。２つの結合
すべき並列共振子より多くの並列共振子が存在する場合には、和Ｃ_０ｐ１＋Ｃ_{０ ｐ２} を増大（又は低減）し、調整のために、結合されていない並列共振子の静的
キャパシタンスを並列分岐路における全ての静的キャパシタンスの総和が同じま
まであるように低減（又は増大）する。これによって一般的な選択レベルが保持
される。

【００６０】 図１５は一定のインダクタンスＬ_ｓｅｒにおいて結合された並列分岐路の静的
キャパシタンスの和Ｃ_０ｐ１＋Ｃ_０ｐ２をファクタ１.２だけ低減することによ
って結合された極位置の周波数が高められる様子を示している。調整のために、
更に別の並列分岐路の静的キャパシタンスが相応に増大された。

【００６１】 結合された極位置のシフトのための更に別の方法は、並列共振子Ｐを意図的に
２つの互いに別々の並列共振子Ｐ’及びＰ”に分割することであり、この場合、
分割された個別の共振子のキャパシタンスの和を元のキャパシタンスＣ_０ｐに等
しい： Ｃ_０ｐ＝Ｃ’_０ｐ＋Ｃ”_０ｐ これらの並列共振子のうちの１つＰ’が並列共振子Ｐ”にではなく更に別の並
列共振子に結合される場合、結合された極位置の周波数は分割された並列共振子
Ｐ’及びＰ”の静的キャパシタンスの分割比Ｃ’_０ｐ／Ｃ”_０ｐに基づいて調整
される。なぜなら、Ｃ’_０ｐだけが結合された極位置の周波数に影響を与えるか
らである。

【００６２】 結合された並列分岐路の間には１つの又は複数の直列共振子を配置することが
できる。結合された並列共振子の間に存在する静的キャパシタンスＣ_０ｓの大き
さも結合された極位置の周波数に式２.６に従って影響を与えるので、次の方法
によって同様に結合された極位置の周波数がシフトされる。

【００６３】 結合された並列分岐路の間にある１つ又は複数の直列共振子Ｓのほかに更に別
の直列共振子Ｓ_ｎが存在する場合、この直列共振子Ｓの静的キャパシタンスＣ_{０ ｓ} が増大（又は低減）され、調整のために、結合された並列共振子の間に存在し
ない直列共振子Ｓ_ｎの静的キャパシタンスは直列分岐路における全ての静的キャ
パシタンスの総和が同じままであるように低減（又は増大）される。これによっ
て一般的な選択レベルは保持され、結合された極位置の周波数が変化される。

【００６４】 既に説明したように並列分岐路における静的キャパシタンスＣ_ｐ及び（チップ
上の並列分岐路の接続とハウジングの外部端子との間の）直列インダクタンスＬ _ｓｅｒ の変化のための領域は限定されている。従って、同じことは極位置がシフ
トされる周波数領域に対しても妥当する。しかし、従来技術から公知の手段とは
対照的に、本発明により達成される極位置の周波数の変化領域は極めて小型化さ
れたハウジングの場合でも移動無線分野の高周波減衰器として使用されるために
必要とされるＬＯ抑圧及びイメージ抑圧を有するＳＡＷフィルタの製造を可能に
する。

【００６５】 次に本発明のフィルタの具体的な実施形態を示す。

【００６６】 実施形態１（図１６から図１８も参照）： ３つの基本素子を有する構造が使用される。入力ポート１６-１には第１の基
本素子が接続され、並列分岐路も直列分岐路もこの入力ポートへの接続を有する
。第２の基本素子はマッチング要求Ｚ_ｏｕｔ＝Ｚ_ｉｎに従って接続される。同じ
様に第３の基本素子が続く。従って、出力ポートには入力ポートの場合とは異な
りただ１つの直列分岐路が直接接続される。入力側から出力側へと共振子の順番
ｐ-ｓ-ｓ-ｐ-ｐ-ｓが生じる。この場合、ｐは並列共振子を表し、ｓは直列共振
子を表す。原理的にはフィルタ特性を変えることなしに入力ポートと出力ポート
を交換することができ、この場合順番ｓ-ｐ-ｐ-ｓ-ｓ-ｐが生じる。

【００６７】 周知のように、同じタイプの共振子はその容量的作用を保持することによって
まとめることができる。これによって最小の共振子数を有する次の構造が得られ
る： ｐ-ｓ-ｐ-ｓ乃至はｓ-ｐ-ｓ-ｐ しかし、共振子を部分的にまとめることにより中間的な形態も可能である： ｐ-ｓ-ｐ-ｐ-ｓ乃至はｓ-ｐ-ｐ-ｓ-ｐ ｐ-ｓ-ｓ-ｐ-ｓ乃至はｓ-ｐ-ｓ-ｓ-ｐ 単純さゆえに実施形態は以下においては最小の共振子数に基づいて、入力ポー
トと出力ポートの交換可能性に関する付加的な指示なしで説明し、図に図示する
。それでも本発明はちょうど上で説明した例による変形実施形態も含んでいる。

【００６８】 図１６には実施形態１の構造がシンボリックに図示されている。２つの並列分
岐路は既にチップ上で電気的に互いに接続されており、その後はじめてハウジン
グへの接続が行われる。領域ｆ≪ｆ_０及びｆ≫ｆ_０における選択特性に対する等
価回路図は図１７に図示されている。インダクタンスＬ_ｓｅｒはチップ上の並列
共振子の接続と外部のハウジングアースピンとの間のインダクタンスに相応する
。

【００６９】 このフィルタは図１８の曲線１８-１によって示されているフィルタ特性を有
する。並列分岐路がチップ上で接続されていない（図８に図示されたフィルタに
相応する）フィルタ曲線１８-２と比較すると、チップ上での並列分岐路の接続
によって極位置の周波数が阻止領域において典型的なインダクタンスＬ_ｓｅｒ＝
１.０ｎＨの場合にシフトされている様子がはっきりと示されている。垂直線の
間の周波数領域（低いＺＦ周波数におけるＬＯ抑圧及びイメージ抑圧の典型的な
周波数領域）において１０ｄＢより大きく選択度が増大する。

【００７０】 実施形態２（図１９から図２１も参照）： 図１９には４つの基本素子を有する構造が使用される本発明の第２の実施形態
の構造がシンボリックに図示されている。入力ポート１９-１には第１の基本素
子が接続され、並列分岐路も直列分岐路もこの入力ポートへの接続を有する。第
２の基本素子はマッチング要求Ｚ_ｏｕｔ＝Ｚ_ｉｎに従って接続される。同じ様に
基本素子３及び４が続く。従って、出力ポート１９-３には入力ポートの場合と
同様に並列分岐路も直列分岐路も直接接続されている。入力側から出力側へと次
のような共振子の順番が生じる： ｐ-ｓ-ｐ-ｓ-ｐ ただしｐは並列共振子を表し、ｓは直列共振子を表す。同じタイプの共振子は既
にまとめられている。

【００７１】 ３つの並列分岐路のうちの２つは既にチップ上で電気的に互いに接続され、そ
の後はじめてインダクタンスＬ_ｓｅｒ２を介してハウジングへの接続が行われる
。残りの並列分岐路はこれとは無関係にインダクタンスＬ_ｓｅｒ１を介してハウ
ジングに接続されている。領域ｆ≪ｆ_０及びｆ≫ｆ_０における選択特性に対する
等価回路図は図２０に図示されている。インダクタンスＬ_ｓｅｒ２は（図では一
点鎖線で示されている）チップ上の並列共振子の接続１９-４と外部のハウジン
グアースピンとの間のインダクタンスに相応する。

【００７２】 図２１には曲線２１-１が図１９のフィルタのフィルタ特性を示している。並
列分岐路がチップ上で接続されていないフィルタ曲線２１-２と比較すると、こ
の場合チップ上での３つの並列分岐路のうちの２つの接続によって極位置の周波
数が阻止領域において典型的なインダクタンスＬ_ｓｅｒ２＝１.０ｎＨの場合に
より低い周波数にシフトされている様子がはっきりと示されている。垂直線の間
の周波数領域（低いＺＦ周波数におけるＬＯ抑圧及びイメージ抑圧の典型的な周
波数領域）においてほぼ１０ｄＢだけ選択度が増大する。

【００７３】 実施形態３（図２２から図２４も参照）： 図２２には本発明の実施形態３の構造がシンボリックに図示されている。４つ
の基本素子を有する構造が使用される。入力ポート２２-１には第１の基本素子
が接続され、直列分岐路だけがこの入力ポートへの接続を有する。第２の基本素
子はマッチング要求Ｚ_ｏｕｔ＝Ｚ_ｉｎに従って接続される。同じ様に基本素子３
及び４が続く。従って、出力ポート２２-３には入力ポートの場合と同様に直列
分岐路だけが直接接続されている。入力側から出力側へと次のような共振子の順
番が生じる： ｓ-ｐ-ｓ-ｐ-ｓ ただしｐは並列共振子を表し、ｓは直列共振子を表す。同じタイプの共振子は既
にまとめられている。２つの並列分岐路は既にチップ上で電気的に互いに接続さ
れ、その後はじめてハウジングへの接続が行われる。領域ｆ≪ｆ_０及びｆ≫ｆ_０ における選択特性に対する等価回路図は図２３に図示されている。インダクタン
スＬ_ｓｅｒはチップ上の並列共振子の接続と外部のハウジングアースピンとの間
のインダクタンスに相応する。図２２のフィルタは図２４の曲線２４-１によっ
て示されるフィルタ特性を有する。並列分岐路がチップ上で接続されていないフ
ィルタ曲線２４-２と比較すると、チップ上での２つの並列分岐路の接続によっ
て極位置の周波数が阻止領域において典型的なインダクタンスＬ_ｓｅｒ＝１.０
ｎＨの場合にシフトされている様子がはっきりと示されている。垂直線の間の周
波数領域（高いＺＦ周波数におけるＬＯ抑圧及びイメージ抑圧の典型的な周波数
領域）において８ｄＢより大きく選択度が増大する。

【００７４】 実施形態４（図２５から図２７も参照）： 図２５には本発明の実施形態４の構造がシンボリックに図示されている。４つ
の基本素子を有する構造が使用される。入力ポート２５-１には第１の基本素子
が接続され、共振子Ｒ_Ｓ１を有する直列分岐路だけがこの入力ポートへの接続を
有する。第２の基本素子はマッチング要求Ｚ_ｏｕｔ＝Ｚ_ｉｎのために鏡像対称的
に接続される。同じ様に基本素子３及び４が続く。従って、出力ポート２５-３
には入力ポートの場合と同様に直列分岐路だけが直接接続されている。入力側か
ら出力側へと次のような共振子の順番が生じる： ｓ-ｐ-ｓ-ｐ-ｐ-ｓ 同じタイプの共振子は既にまとめられているが、実施形態３とは対照的に並列分
岐路は意図的に再び分割されている。この分割は、各並列共振子Ｒ_ｐ２、Ｒ_ｐ３ が独自の電気的な入力側及び出力側を有する独自の２ポートを形成するように行
われる。共振子Ｒ_ｐ１を有するまとめられた並列分岐路はまとめられていない２
つの並列分岐路のうちの１つ（Ｒ_ｐ２）と既にチップ上で地点２５-２において
電気的に互いに接続され、その後はじめてＬ_ｓｅｒ１を介してハウジングへの接
続が行われる。残りの並列分岐路（Ｒ_ｐ３）はこれとは無関係にハウジングに接
続される。領域ｆ≪ｆ_０及びｆ≫ｆ_０における選択特性に対する等価回路図は図
２６に図示されている。インダクタンスＬ_ｓｅｒ１はチップ上の並列共振子Ｒ_{ｐ １} 及びＲ_ｐ２の接続と外部のハウジングアースピンとの間のインダクタンスに相
応し、インダクタンスＬ_ｓｅｒ２はチップ上の並列共振子Ｒ_ｐ３と外部のハウジ
ングアースピンとの間のインダクタンスに相応する。

【００７５】 図２５のフィルタは図２７の曲線２７-１によって示されているフィルタ特性
を有する。並列分岐路の出力側がチップ上で接続されていないフィルタ曲線２７
-２と比較すると、チップ上での３つの並列分岐路のうちの２つの接続によって
極位置の周波数が阻止領域において典型的なインダクタンスＬ_ｓｅｒ１＝１.０
ｎＨの場合にシフトされている様子がはっきりと示されている。垂直線の間の周
波数領域（高いＺＦ周波数におけるＬＯ抑圧及びイメージ抑圧の典型的な周波数
領域）においてだいたい５ｄＢより大きく選択度が増大する。大きなＬＯ抑圧又
はイメージ抑圧を要求する場合には、選択ゲインは１０ｄＢよりはるかに大きい
。

【００７６】 実施形態５（図２８から図３０も参照）： 図２８には本発明の実施形態５の構造がシンボリックに図示されている。４つ
の基本素子を有する構造が使用される。入力ポート２８-１には第１の基本素子
が接続され、直列分岐路だけがこの入力ポートへの接続を有する。第２の基本素
子はマッチング要求Ｚ_ｏｕｔ＝Ｚ_ｉｎに従って接続される。同じ様に基本素子３
及び４が続く。従って、出力ポート２８-３には入力ポートの場合と同様に直列
分岐路だけが直接接続されている。入力側から出力側へと次のような共振子の順
番が生じる： ｓ-ｐ-ｓ-ｐ-ｐ-ｓ 同じタイプの共振子は既にまとめられているが、実施形態４の場合のように並列
分岐路は意図的に再び分割されている。しかし、互いに独立した２つの並列共振
子への分割が行われるのではなく、この分割は３ポートの形式で行われる。２つ
の並列共振子に対する入力側は共通の接続端子縁２８-４から成り、この共通の
接続端子縁２８-４には突起のあるすだれ状電極指がある。出力側の接続端子縁
は２つのバスバー２８-５及び２８-６に分割されており、各バスバーは２つの並
列共振子のうちの１つの並列共振子の出力側に相応する。

【００７７】 共振子Ｒ_ｐ１を有する並列分岐路はまとめられていない並列共振子のうちの１
つＲ_ｐ２に既にチップ上でアース出力側２８-２において電気的に互いに接続さ
れている。その後はじめてハウジングへの接続が行われる。並列共振子Ｒ_ｐ３を
有する残りの並列分岐路はこれとは無関係にハウジングに接続されている。領域
ｆ≪ｆ_０及びｆ≫ｆ_０における選択特性に対する等価回路図は図２９に図示され
ている。原理的には図２６の等価回路図と同じである。インダクタンスＬ_{ｓｅｒ １} はチップ上の並列共振子Ｒ_ｐ１及びＲ_ｐ２の接続と外部のハウジングアースピ
ンとの間のインダクタンスに相応し、インダクタンスＬ_ｓｅｒ２は結合されてい
ない共振子Ｒ_ｐ３と外部のハウジングアースピンとの間の更に別のインダクタン
スに相応する。

【００７８】 図２８のフィルタは図２６のフィルタと異ならないフィルタ特性を有し、それ
ゆえ図２７の曲線２７-１によって示されている。実施形態４とは対照的に、こ
こではレイアウトにおいては基本的に異なるが選択特性に対する作用においては
異ならない並列共振子の分割の別の形態が示されている。

【００７９】 図３１は部分的に基板上の概略的な平面図として本発明のフィルタ構造を示し
ている。共振子Ｒはすだれ状電極変換器として図示されている。並列分岐路にお
ける２つの結合された共振子Ｒ_ｐ１及びＲ_ｐ２は基板上で電気的に互いに接続さ
れており、共通のアース結合部３１-１を有する。この共通のアース結合部３１-
１はインダクタンスＬ_ｓｅｒの部分であるボンディングワイヤ３１-２によって
アース端子面３１-３に接続されている。この場合、基板における接続はストリ
ップ線路によって実現されているが、ボンディングワイヤを有してもよい。ここ
には２つの結合された共振子だけが図示されているが、本発明は２つより多くの
結合された共振子を有するフィルタも含む。

【００８０】 実施形態６： 次に図３０に部分的に図示されている本発明の第６の実施形態を記述する。少
なくとも２つの並列分岐路を有するリアクタンスフィルタタイプのＳＡＷフィル
タが使用される。全ての存在する並列分岐路のうちの少なくとも２つの並列分岐
路Ｒ２及びＲ３において、既にチップ上でこれらの並列共振子の出力側（３０-
３及び３０-４）は電気的に互いに接続される。その後はじめてハウジングへの
接続３０-５が行われる。残りの並列分岐路はこれとは無関係にハウジングに接
続される。チップ（３０-１）のこのハウジングへの接続は従来のようにボンデ
ィング接続として実施されるのではなく、バンプ接続（３０-５）によって形成
される。

【００８１】 領域ｆ≪ｆ_０及びｆ≫ｆ_０における選択特性に対する等価回路図は一般的な実
施例と変わりなく、図１３に示されている。インダクタンスＬ_ｓｅｒはチップ上
の並列共振子の接続と外部のハウジングアースピンとの間のインダクタンスに相
応する。バンプテクノロジーで構成した場合にはボンディングワイヤによる構成
に比べてインダクタンスＬ_ｓｅｒの値が大きく低減される。なぜなら、バンプ接
続自体はボンディング接続とは対照的にほとんどインダクタンスを持たないから
である。まだチップ上のストリップ線路の誘導成分及び外部ハウジングアースピ
ンまでのハウジング引き込み線路インダクタンスが残っている。

【００８２】 原理的にはこれまで示してきた全ての実施形態及び既にチップ上で電気的に接
続された少なくとも２つの並列分岐路を有する４つより多くの基本素子を有する
このような実施形態は、出力側においてバンプテクノロジーと組み合わせて実現
され得る。フィルタ特性は原理的には同じであるが、直列インダクタンスＬ_{ｓｅ ｒ} に対する実現可能な値はより小さい。例えばＬＯ抑圧及び/又はイメージ抑圧
の領域において要求された選択度を実現するためには、阻止領域を所期の通りに
変化させるための本発明の方法を使用することがそれだけいっそう必要不可欠と
なる。本発明はさらに必要なアースバンプの個数を低減するという利点、すなわ
ちアース端子のためのチップ面積を低減するという利点を提供する。これによっ
てＳＡＷフィルタ全体がさらに小型化できる。

【図面の簡単な説明】

【図１】 １ポート形ＳＡＷ共振子を示す。

【図２】 ＳＡＷ共振子の等価回路図及びシンボルを示す。

【図３】 リアクタンスフィルタタイプのＳＡＷフィルタの基本素子を示す。

【図４】 並列及び直列共振子の協働を示す。

【図５】 ２つの基本素子のカスケードを示す。

【図６】 ２つの基本素子のカスケードを示す。

【図７】 リアクタンスフィルタの線図を示す。

【図８】 縮小された構造ｓ-ｐ-ｓ-ｐを有するリアクタンスフィルタの線図を示す。

【図９】 蓋のないハウジングにおけるＳＡＷフィルタの平面図を示す。

【図１０】 ハウジングの中のＳＡＷフィルタの断面図を示す。

【図１１】 １１ａは極位置を示し、 １１ｂは並列分岐路の減衰特性に対する等価回路図を示す。

【図１２】 フィルタの等価回路図を示す。

【図１３】 ＳＡＷフィルタの減衰特性に対する等価回路図を示す。

【図１４】 ΔＬ_ｓｅｒと極位置との間の関連を示す線図を示す。

【図１５】 静的キャパシタンスに対する極位置の周波数の関係を示す。

【図１６】 ３つの基本素子を有するフィルタを示す。

【図１７】 ３つの基本素子を有するフィルタの阻止領域における等価回路図を示す。

【図１８】 ３つの基本素子を有するフィルタの減衰特性を示す。

【図１９】 ４つの基本素子を有するフィルタを示す。

【図２０】 ４つの基本素子を有するフィルタの阻止領域における等価回路図を示す。

【図２１】 ４つの基本素子を有するフィルタの減衰特性を示す。

【図２２】 ４つの基本素子を有するフィルタを示す。

【図２３】 ４つの基本素子を有するフィルタの阻止領域における等価回路図を示す。

【図２４】 ４つの基本素子を有するフィルタの減衰特性を示す。

【図２５】 ４つの基本素子を有するフィルタを示す。

【図２６】 ４つの基本素子を有するフィルタの阻止領域における等価回路図を示す。

【図２７】 ４つの基本素子を有するフィルタのフィルタ特性を示す。

【図２８】 ４つの基本素子を有するフィルタを示す。

【図２９】 ４つの基本素子を有するフィルタの阻止領域における等価回路図を示す。

【図３０】 バンプ接続を有するフィルタ構造を示す。

【図３１】 ボンディング接続を有するフィルタ構造を示す。

【符号の説明】

Ｒ１ 基本素子、ＳＡＷ共振子 Ｒ２ 基本素子、ＳＡＷ共振子 Ｒ３ 基本素子、ＳＡＷ共振子 １-１、１-２ 端子対 １-４ すだれ状電極変換器 １-３、１-５ 反射器 ３-１、３-２ 端子 ３-３、３-４ 端子 ３-５ 出力側 ５-１、６-１ 出力インピーダンス ５-２、６-２ 入力インピーダンス ９-０ セラミックハウジング ９-１ 圧電基板（チップ） ９-４、９-５、９-７ ハウジングアースパッド ９-８から９-１２、１０-９ ボンディングワイヤ ９-１５から９-１７ 出力側 １０-３ ハウジング引き込み線路 １０-５ アース １２-４ ハウジングアースパッド １２-５ アース側 １２-６ アース側 １２-７ アース側 １２-８ 基板 ３１-２ ボンディング接続 ３０-５ バンプ接続 f_０ 中心周波数 ｆ_ｐｏｌ 極位置の周波数 Ｌ_ｓｅｒ インダクタンス Ｃ_ｐ０ 静的キャパシタンス Ｓ_ｎ 直列共振子 Ｒ_ｐ 並列共振子 Ｐ、Ｐ’、Ｐ” 並列共振子

【手続補正書】特許協力条約第３４条補正の翻訳文提出書

【提出日】平成１３年７月３０日（２００１．７．３０）

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】特許請求の範囲

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項７】 ２つの並列共振子の結合はボンディング接続によって行われ
る、請求項１から６のうちの１項記載の方法。

【手続補正書】

【提出日】平成１４年１月２９日（２００２．１．２９）

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】特許請求の範囲

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項１】 リアクタンスフィルタタイプのＳＡＷフィルタにおいて、 圧電基板（１２-８）上に形成された少なくとも１つの基本素子（Ｒ１、Ｒ２
）を有し、該基本素子は第１のＳＡＷ共振子（Ｒ２）を並列分岐路に有し、さら
に前記基本素子は第２のＳＡＷ共振子（Ｒ１）を直列分岐路に有し、 更に別の並列分岐路に少なくとも１つの更に別の第１のＳＡＷ共振子（Ｒ３）
を有し、 並列分岐路における前記２つの第１のＳＡＷ共振子（Ｒ２、Ｒ３）のアース側 （１２-６、１２-７）の電気的な接続を有し、該アース側の電気的な接続はハウ ジングへの結合（１２-５、１２-４）の前に行われ、 電気的にアース側において接続された前記第１の並列共振子の静的キャパシタ ンスのうちの少なくとも２つＣ_０ｐ１及びＣ_０ｐ２は互いに異なり、Ｃ_０ｐ１≠ Ｃ_０ｐ２であり、 前記２つの第１の共振子（Ｒ２、Ｒ３）の２つの電気的に接続された前記アー ス側（１２-６、１２-７）のハウジング結合はバンプ接続（３０-５）を含む、
リアクタンスフィルタタイプのＳＡＷフィルタ。

【請求項２】 電気的な接続は基板上のストリップ線路を含む、請求項１記 載のＳＡＷフィルタ。

【請求項３】 電気的な接続は基板上の２つのパッドの間のボンディング接 続を含む、請求項１又は２記載のＳＡＷフィルタ。

【請求項４】 並列共振子は２つの個別の並列共振子（Ｒ_ｐ２、R_ｐ３）に
分割され、前記個別の並列共振子のうちの１つ（Ｒ_ｐ２）は出力側においてアー ス側における少なくとも１つの更に別の並列共振子（Ｒ_ｐ１）に電気的に接続さ れている、請求項１から３のうちの１項記載のＳＡＷフィルタ。

【請求項５】 少なくとも２つの並列共振子の電気的に接続されたアース側 のハウジング結合はボンディング接続（図３０：３０-５）を含む、請求項１か
ら４のうちの１項記載のＳＡＷフィルタ。

【請求項６】 フリップチップ技術によってハウジングに組み込まれている 、請求項１から５のうちの１項記載のＳＡＷフィルタ。

【請求項７】 全フィルタサイズは２.５ｘ２.０ｍｍ^２より小さいか又は等 しい、請求項６記載のＳＡＷフィルタ。

【請求項８】 請求項１から７のうちの１項記載のＳＡＷフィルタにおける 極位置のシフトのための方法において、 電気的に接続/結合された第１の共振子の少なくとも１つの第１の共振子の静
的キャパシタンスＣ_０ｐは増大又は低減され、調整のために、１つ又は複数の結 合されていない更に別の第１の共振子の静的キャパシタンスは全ての並列共振子 の静的キャパシタンスの総和ΣＣ_０ｐが同じままであるように低減又は増大され る、請求項１から７のうちの１項記載のＳＡＷフィルタにおける極位置のシフト のための方法。

【請求項９】 ２つの並列分岐路の間に少なくとも１つの第２の共振子が直 列分岐路において設けられており、 ２つの並列分岐路における２つの第１の共振子はアース側において電気的に互 いに接続/結合されており、 前記少なくとも１つの第２の共振子の静的キャパシタンスＣ_０ｓは初期値に比 べて増大又は低減され、調整のために、結合された第１の共振子の間の直列分岐 路にある１つ又は複数の更に別の第２の共振子の静的キャパシタンスは全ての直 列共振子の静的キャパシタンスの総和ΣＣ_０ｓが同じままであるように低減又は 増大される、請求項８記載の方法。

【請求項１０】 並列分岐路における第１の共振子は２つの互いに並列な共 振子Ｐ’及びＰ”に分割され、２つの分割された並列共振子Ｐ’及びＰ”の静的 キャパシタンスの分割比の変化によって２つの結合された並列共振子のうちの１ つの並列共振子の静的キャパシタンスＣ_０ｐは変化し、これによって結合された 極位置の周波数が調整される、請求項８又は９記載の方法。

【請求項１１】 アース側において電気的に互いに接続された第１の共振子 の静的キャパシタンスＣ_０ｐ１とＣ_０ｐ２との積ΠＣ_０ｐは次のように変化され る、すなわち、第１の共振子の静的キャパシタンスＣ_０ｐ１が更に別の第１の共 振子の静的キャパシタンスＣ_０ｐ２が低減される値と同じ値Ｃ_{ｃｏｎｓｔ}だけ増 大され、この結果、静的キャパシタンスの和は同じままであるように変化される 、請求項８から１０のうちの１項記載の方法。

Claims (13)

【特許請求の範囲】
1. 【請求項１】 リアクタンスフィルタタイプのＳＡＷフィルタにおいて、 圧電基板（１２-８）上に形成された少なくとも１つの基本素子（Ｒ１、Ｒ２
   ）を有し、該基本素子は第１のＳＡＷ共振子（Ｒ２）を並列分岐路に有し、さら
   に前記基本素子は第２のＳＡＷ共振子（Ｒ１）を直列分岐路に有し、 更に別の並列分岐路に少なくとも１つの第３のＳＡＷ共振子（Ｒ３）を有し、 並列分岐路における前記第１のＳＡＷ共振子（Ｒ１）と更に別の並列分岐路に
   おける前記第３のＳＡＷ共振子（Ｒ３）のアース側（１２-６、１２-７）の前記
   基板上に形成された電気的な接続を有し、該電気的な接続はハウジングへの結合
   （１２-５）の前に行われる、リアクタンスフィルタタイプのＳＡＷフィルタ。
2. 【請求項２】 電気的な接続は基板上のストリップ線路を含む、請求項１記
   載のＳＡＷフィルタ。
3. 【請求項３】 電気的な接続は基板上の２つのパッドの間のボンディング接
   続を含む、請求項１又は２記載のＳＡＷフィルタ。
4. 【請求項４】 電気的にアース側において接続された並列共振子の静的キャ
   パシタンスのうちの少なくとも２つＣ_０ｐ１及びＣ_０ｐ２は互いに異なり、Ｃ_{０ ｐ} １≠Ｃ_０ｐ２である、請求項１から３のうちの１項記載のＳＡＷフィルタ。
5. 【請求項５】 並列共振子Ｐは２つの個別の並列共振子Ｐ’、Ｐ”に分割さ
   れ、前記個別の並列共振子Ｐ’は出力側においてアース側における少なくとも１
   つの更に別の並列共振子に電気的に接続されている、請求項１から４のうちの１
   項記載のＳＡＷフィルタ。
6. 【請求項６】 少なくとも２つの並列共振子の電気的に接続されたアース側
   のハウジング結合はボンディング接続（３１-２）を含む、請求項１から５のう
   ちの１項記載のＳＡＷフィルタ。
7. 【請求項７】 少なくとも２つの並列共振子の電気的に接続されたアース側
   のハウジング結合はバンプ接続（３０-５）を含む、請求項１から５のうちの１
   項記載のＳＡＷフィルタ。
8. 【請求項８】 フリップチップ技術によってハウジングに組み込まれている
   、請求項１から７のうちの１項記載のＳＡＷフィルタ。
9. 【請求項９】 全フィルタサイズは２.５ｘ２.０ｍｍ^２より小さいか又は等
   しい、請求項８記載のＳＡＷフィルタ。
10. 【請求項１０】 請求項１から９のうちの１項記載のＳＡＷフィルタにおけ
    る極位置のシフトのための方法において、 少なくとも１つの結合された並列共振子の静的キャパシタンスＣ_０ｐは増大又
    は低減され、調整のために、１つ又は複数の結合されていない並列共振子の静的
    キャパシタンスは全ての並列共振子の静的キャパシタンスの総和ΣＣ_０ｐが同じ
    ままであるように低減又は増大される、請求項１から９のうちの１項記載のＳＡ
    Ｗフィルタにおける極位置のシフトのための方法。
11. 【請求項１１】 並列分岐路におけるアース側において接続された２つの共
    振子の間の少なくとも１つの直列共振子の静的キャパシタンスＣ_０ｓは初期値に
    比べて増大又は低減され、調整のために、結合された並列共振子の間の直列分岐
    路には存在しない１つ又は複数の直列共振子の静的キャパシタンスは全ての直列
    共振子の静的キャパシタンスの総和ΣＣ_０ｓが同じままであるように低減又は増
    大される、請求項１から１０のうちの１項記載の方法。
12. 【請求項１２】 並列分岐路における共振子は並列共振子Ｐ’及びＰ”に分
    割され、分割された前記並列共振子Ｐ’及びＰ”の静的キャパシタンスの分割比
    によって２つの結合された並列共振子のうちの１つ並列共振子の静的キャパシタ
    ンスＣ_０ｐは変化し、これによって結合された極位置の周波数が調整される、請
    求項５及び１０又は１１のうちの１項記載の方法。
13. 【請求項１３】 出力側において電気的に接続された並列共振子の静的キャ
    パシタンスＣ_０ｐ１とＣ_０ｐ２との積ΠＣ_０ｐは次のように変化される、すなわ
    ち、第１の並列共振子の静的キャパシタンスＣ_０ｐ１が第２の並列共振子の静的
    キャパシタンスＣ_０ｐ２が低減される値と同じ値Ｃ_{ｃｏｎｓｔ}だけ増大され、こ
    の結果、静的キャパシタンスの和は同じままであるように変化される、請求項１
    から１２のうちの１項記載の方法。