JP3510874B2 - 改善された阻止領域抑圧を有するリアクタンスフィルタタイプのｓａｗフィルタ及び阻止領域抑圧を最適化するための方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】本発明は、改善された阻止領域抑圧を有す
る表面弾性波フィルタ（ＯＦＷ又は英語ではＳＡＷ）、
とりわけリアクタンスフィルタタイプのＳＡＷフィルタ
ならびに阻止領域抑圧の最適化のための方法に関する。

【０００２】リアクタンスフィルタは古典的なフィルタ
技術から公知である。個別素子（インダクタンス及びキ
ャパシタンス）の代わりに個別共振子に対してＳＡＷ共
振子を使用する場合、リアクタンスフィルタタイプのＳ
ＡＷフィルタと呼ぶ。

【０００３】リアクタンスフィルタタイプのＳＡＷフィ
ルタの場合にはインピーダンス素子としてＳＡＷ共振子
が使用される。図１は公知の共振子の概略的な構造を示
す。この共振子は圧電基板の表面上の金属構造体を有
し、端子対１-１及び１-２を有し、この端子対には電気
エネルギを音響エネルギに変換するためのすだれ状電極
変換器１-４が接続されている。このすだれ状電極変換
器１-４の両側には音響エネルギが逃れることを阻止す
るために音響軸に沿ってそれぞれ反射器１-３及び１-５
が配置されている。

【０００４】図２は左側にＳＡＷ共振子Ｒの等価回路図
を示し、右側にこの共振子に使用されるシンボルを示
す。並列回路の第１の分岐路には動的インダクタンスＬ
_１、動的キャパシタンスＣ_１及び動的抵抗Ｒ_１（損失を
考慮する場合）から成る直列共振回路が存在し、第２の
分岐路にはすだれ状電極変換器の静的キャパシタンスＣ
_０が存在する。この直列共振回路は共振の場合には共振
周波数ｆ_ｒの領域における共振子の特性を再現する。静
的キャパシタンスは周波数領域ｆ≪ｆ_ｒ及びｆ≫ｆ_ｒに
おける特性を再現する。動的キャパシタンスＣ_１はすだ
れ状電極変換器の静的キャパシタンスＣ_０に比例する： Ｃ_１〜Ｃ_０ （１.１ ） 共振子は共振周波数ｆ_ｒ及び反共振周波数ｆ_ａを有す
る。共振周波数ｆ_ｒには次式が成り立つ：

【０００５】

【数１】

【０００６】共振子の反共振周波数ｆ_ａには次式が成り
立つ：

【０００７】

【数２】

【０００８】ＳＡＷリアクタンスフィルタのベースユニ
ットは図３に図示されているようないわゆる基本素子で
ある。この基本素子は並列分岐路における共振周波数ｆ
_ｒｐ及び所属の反共振周波数ｆ_ａｐを有する第１の共振
子Ｒ_１及び直列分岐路における共振周波数ｆ_ｒｓ及び所
属の反共振周波数ｆ_ａｓを有する第２の共振子Ｒ_２から
成る。並列分岐路における共振子Ｒ_１のアドミタンスＹ
_ｐの周波数曲線及び直列分岐路における共振子Ｒ_２のイ
ンピーダンスＺ_ｓの周波数曲線が図４に図示されてい
る。中心周波数ｆ_０を有するバンドパスフィルタをつく
るためには両方の共振子の共振周波数は次の関係を持
つ：

【０００９】

【数３】

【００１０】各基本素子は原理的にはポート１の端子３
-１乃至は３-２及びポート２の端子３-３乃至は３-４を
有する２ポートとして考察される（図３参照）。同時に
端子３-１は直列共振子の入力側であり、端子３-３は直
列共振子の出力側である。並列共振子の入力側は端子３
-１に接続されている。端子３-２及び３-４は非対称動
作において基準アースである。基準アースの側の並列共
振子の出力側３-５は以下においては並列共振子の出力
側乃至はアース側と呼ばれる。並列共振子の出力側と基
準アースとの間にあるインダクタンスＬ_ｓｅｒは現実の
構造ではハウジングアースへの接続を反映している。

【００１１】リアクタンスフィルタタイプのＳＡＷフィ
ルタの選択レベルは、一方で並列分岐路の静的キャパシ
タンスＣ_０ｐと直列分岐路の静的キャパシタンスＣ_０ｓ
との比率Ｃ_０ｐ/Ｃ_０ｓによって決定され、他方で縦続
接続された（カスケード接続された）基本素子の個数に
よって決定される。

【００１２】基本素子はカスケード接続の場合には通常
はマッチングされて接続される、すなわちそれぞれ鏡像
対称的に配置される。図５乃至は図６はリアクタンスフ
ィルタの２つの例を示し、それぞれ２つの基本素子がカ
スケード接続されている。第１の基本素子の出力インピ
ーダンス５-１（Ｚ_ｏｕｔ）乃至は６-１（Ｚ_ｉｎ）は第
２の基本素子の入力インピーダンス５-２乃至は６-２に
等しい。これによってミスマッチングによる損失が最小
となる。これらの基本素子の個数及び配置に関してはリ
アクタンスフィルタとして様々な構造が可能である又は
公知である。

【００１３】同一タイプ（直列共振子又は並列共振子）
の縦続に配置された共振子はぞれぞれ１つにまとめるこ
ともでき、容量的な全作用は同じままである。図７のフ
ィルタの接続は作用において図８のフィルタに相応す
る。

【００１４】図９及び図１０はセラミックハウジング９
-０における圧電基板９-１上のＳＡＷフィルタの典型的
な実際の構造及びボンディングワイヤ９-８から９-１２
乃至は１０-９による典型的な接続技術を示す。

【００１５】並列共振子Ｒ１、Ｒ３及びＲ５は出力側９
-１５から９-１７においてボンディングワイヤ９-９、
９-１０及び９-１２を介してハウジングアースパッド９
-４、９-５及び９-７に接続される。

【００１６】典型的な構成技術によって（図９及び図１
０参照）アースへの並列分岐路の接続によって例えば基
板（チップ）９-１上の並列共振子Ｒ５の出力側９-１７
と外部ハウジングピン９-４に接続されたアース１０-５
との間の直列インダクタンスが得られる。これには実質
的にチップ上のストリップ線路の誘導成分、ボンディン
グ接続９-９のインダクタンス及びハウジング引き込み
線路１０-３のインダクタンスが含まれる。

【００１７】これらの直列インダクタンスはフィルタの
特性に通過領域でも阻止領域でも影響を与える。通過領
域に対してはｆ〜ｆ_０が成り立つ。共振周波数すなわち
共振子のバンド幅は周知のようにこの共振子に所属する
外部回路によって変化する。この共振子に直列のインダ
クタンスは有効動的インダクタンスを増大させ、これに
よって共振周波数ｆ_ｒは低下する。反共振周波数ｆ_ａは
非常に僅かにシフトされるだけなので、共振子のハンド
幅Δｆ＝ｆ_ａ−ｆ_ｒは直列インダクタンスによって拡大
する。並列共振子の場合にはＳＡＷフィルタのバンド幅
も拡大する。

【００１８】阻止領域に対してはｆ≪ｆ_０及びｆ≫ｆ_０
が成り立つ。この場合、共振子の等価回路図はその静的
キャパシタンスＣ_０に縮小される。なぜなら、直列振動
回路はｆ_０の外側では非常に高オーミックであり、無負
荷状態に相応するからである。共振子に直列のインダク
タンスＬ_ｓｅｒは共振周波数

【００１９】

【数４】

【００２０】を有する図１１に図示された直列振動回路
をもたらす。並列共振子に直列のインダクタンスの場合
には、これは、周波数ｆ_ｐｏｌにおいてフィルタのエネ
ルギが直接アースに流れ去ることを意味し、フィルタ曲
線においていわゆる極位置すなわち阻止領域における大
きな抑圧が形成される。阻止領域における極位置の個数
は直列インダクタンスを有する並列分岐路の個数に相応
する。周波数的に区別可能な極位置ｆ_ｐｏｌ１及びｆ
_ｐｏｌ２は異なる積Π_１＝Ｌ_ｓｅｒ１*C_０１及びΠ_２＝
Ｌ_ｓｅｒ２*C_０２の場合にのみ生じる。これらの積が等
しい場合には、極位置は同じ周波数にあり、単純な極位
置の場合よりも大きな抑圧を有する二重極位置ｆ_ｐｏｌ
＝ｆ_ｐｏｌ１＝ｆ_ｐｏｌ２が得られる。

【００２１】図１１ａはインダクタンスＬ_ｓｅｒが並列
共振子の出力側に直列に接続されている並列分岐路にお
ける共振子の減衰特性を示す。図１１ｂのように共振子
の直列振動回路は極位置を明瞭にするために除去されて
おり、この共振子の共振周波数はｆ_ｒｐ＝ｆ_０に等し
い。極位置ｆ_ｐｏｌの周波数に対しては典型的にｆ
_ｐｏｌ＞ｆ_０が成り立ち、この場合ｆ_０はフィルタの共
振周波数に等しい。極位置において大きな減衰が得られ
る。

【００２２】リアクタンスフィルタタイプのＳＡＷフィ
ルタは主に移動無線分野の高周波減衰器として使用され
る。なぜなら、これらのＳＡＷフィルタは通過領域にお
いて非常に僅かな損失を有するからである。さらに、移
動無線分野の高周波減衰器としてリアクタンスフィルタ
タイプのＳＡＷフィルタは、電話における望ましくない
混合積（Mischprodukte）を阻止するために、一方でデ
ュプレクスバンド（送信部フィルタの場合には受信バン
ドを受信部フィルタの場合には逆に送信バンド）を抑圧
し、他方で局部発振器周波数（ＬＯ）及び/又は影像周
波数（イメージ周波数）における信号を抑圧しなければ
ならない。

【００２３】局部発振器はフィルタの中心周波数ｆ_０の
上側又は下側にある。中心周波数ｆ_０までの間隔は信号
処理に使用される中間周波数（ＺＦ）に相応する。影像
周波数は中心周波数ｆ_０まで間隔２*ＺＦを有する。瞬
時のＺＦ周波数は領域１００〜４００ＭＦｚで使用され
るので、ＳＡＷフィルタは適用事例に応じて領域ｆ_０プ
ラス/マイナス１００〜８００ＭＨｚにおいて典型的に
は３０ｄＢより大きい良好な減衰特性をもたなくてはな
らない。大抵の場合、局部発振器は中心周波数ｆ_０より
上にある。

【００２４】ＬＯ周波数及び/又はイメージ周波数の領
域における十分な減衰を達成するためには、様々な方法
が存在する。方法Ａは、一般的な選択レベル（これの尺
度は通過領域の下側のほぼｆ_０/２における最小減衰で
あると見なされている）を相応に大きくすることであ
る。しかし、大きな欠点は、選択レベルの増大によって
通過領域における損失も上昇することである。これは大
抵の場合電話における信号処理において受け入れがた
い。第２の方法Ｂは、従来の構成技術において存在する
並列共振子に直列のインダクタンスがちょうどＬＯ周波
数又はイメージ周波数にある極位置を発生するという上
述の事実から得られる。使用されるＺＦ周波数における
大きなスペクトルにおいて、この場合、発生される極位
置をほぼ７００ＭＨｚの領域に亘って変化させるための
方法が存在しなくてはならない。

【００２５】並列分岐路における静的キャパシタンスＣ
_０ｐがフィルタパフォーマンス（パスバンド、マッチン
グ及び選択レベル）を決定するので、この静的キャパシ
タンスＣ_０ｐは所与のフィルタ要求においてほんの少し
だけ変化され、同時に阻止領域における極位置も変化す
る。同様に並列共振子の出力側とアースとの間の直列の
インダクタンスの大きさの自由度は限定される。小型化
への要請及びコストの理由から使用されるチップはます
ます小さくなり、この結果、チップ上のストリップ線路
の誘導成分は限定的にしか変化され得ない。ボンディン
グ接続の長さ及びこの長さに関連するインダクタンスは
ハウジング内において進歩する小型化の流れの中で同様
にほとんどもはや変化され得ない。さらに、ハウジング
引き込み線路から生じるインダクタンスは所与のハウジ
ングにおいて固定されている。

【００２６】よって、さらに小型化されたハウジングに
おけるリアクタンスフィルタタイプのＳＡＷフィルタに
対して、ＬＯ抑圧及び/又はイメージ抑圧をｆ_０プラス
１００〜８００ＭＨｚの大きな周波数領域に亘って適当
に設定された極位置によって保証するために方法Ｂはも
はや十分ではない。とりわけボンディングワイヤの代わ
りにバンプ接続が使用される将来の接続テクノロジー
「フリップチップ技術」では、極位置を相対的に低い周
波数において、すなわち中心周波数ｆ_０より上１００Ｍ
Ｈｚの領域において発生することは不可能である。なぜ
なら、この構成技術において存在する並列共振子の出力
側に直列のインダクタンスはあまりにも小さく（式１.
５参照）、並列分岐路の静的キャパシタンスは５０Ωへ
の必要な自己マッチング（Selbstanpassung）のために
同様に十分大きく選択できないからである。

【００２７】従って、本発明の課題は、所定のＬＯ周波
数及びイメージ周波数に対する改善された阻止領域抑圧
が中心周波数に隣接する１００〜８００ＭＨｚまでの可
能な領域に亘って得られるようにフィルタを構成するこ
とができるような方法を提供することである。とりわけ
リアクタンスフィルタの極位置を他のフィルタ特性に対
する比較的大きな影響なしに中心周波数ｆ_０の近くの所
望の領域にシフトする方法を提供する。

【００２８】上記課題は本発明によって請求項１記載の
フィルタによって解決される。有利な実施形態及び極位
置のシフトのための方法は従属請求項から得られる。

【００２９】本発明によれば、チップ上におけるそれぞ
れ共振子を有する並列分岐路のアース側の出力側の接続
によって並列分岐路の結合がつくられ、これによって所
属の極位置（「結合された極位置」とも呼ぶ）の周波数
が大きく変化され得る。これによって、式（１.５）に
従って構造に起因する既存のインダクタンスを有する並
列分岐路の従来の直列接続によって達成可能であったよ
りも低い周波数に極位置を有するＳＡＷフィルタを作る
ことが可能である。また所与のフィルタにおいてこれま
で可能であったよりも広い周波数領域に亘って所与のフ
ィルタにおける１つ又は複数の極位置をシフトすること
が可能である。こうして、本発明によって、大きな選択
度が必要とされる周波数において、例えば任意のＬＯ周
波数又はイメージ周波数において、精確に極位置を発生
することができる。

【００３０】従って、局部発振器周波数における信号の
抑圧（ＬＯ抑圧）及び/又は影像周波数における信号の
抑圧（イメージ抑圧）に対する選択度要求は、構造に起
因する非常に小さいインダクタンスを有する極めて小さ
いハウジングにおいても満たされる。よって、所与のボ
ンディングインダクタンス、導体インダクタンス又はハ
ウジング引き込み線路インダクタンスにおいて１つ又は
複数の極位置が所望の周波数にシフトされ、しかもこの
ために直列インダクタンスの増大は必要ない。付加的に
もちろん直列インダクタンスを増大してもよい。

【００３１】さらに、設けられるアース結合の個数は使
用される並列分岐路の個数には依存せずに調整され、こ
れは比較的僅少な所要面積をもたらす。まさに新たな接
続テクノロジー（ボンディング接続の代わりにバンプ接
続）及び新たなハウジングテクノロジーの観点におい
て、本発明の実施形態は小型化されたハウジングにおけ
る上記の選択度要求を達成するための唯一の方法であ
る。

【００３２】次に本発明による極位置のシフトのための
原理を実施例及びこの実施例に所属の図に基づいて詳し
く説明する。後続の具体的な実施形態はリアクタンスフ
ィルタタイプのＳＡＷフィルタにおける適用事例に対す
る例である。

【００３３】図１は１ポート形ＳＡＷ共振子を示し、図
２はＳＡＷ共振子の等価回路図及びシンボルを示し、図
３はリアクタンスフィルタタイプのＳＡＷフィルタの基
本素子を示し、図４は並列及び直列共振子の協働を示
し、図５は２つの基本素子のカスケードを示し、図６は
２つの基本素子のカスケードを示し、図７はリアクタン
スフィルタの線図を示し、図８は縮小された構造ｓ-ｐ-
ｓ-ｐを有するリアクタンスフィルタの線図を示し、図
９は蓋のないハウジングにおけるＳＡＷフィルタの平面
図を示し、図１０はハウジングの中のＳＡＷフィルタの
断面図を示し、図１１ａは極位置を示し、図１１ｂは並
列分岐路の減衰特性に対する等価回路図を示し、図１２
はフィルタの等価回路図を示し、図１３はＳＡＷフィル
タの減衰特性に対する等価回路図を示し、図１４はΔＬ
_ｓｅｒと極位置との間の関連を示す線図を示し、図１５
は静的キャパシタンスに対する極位置の周波数の関係を
示し、図１６は３つの基本素子を有するフィルタを示
し、図１７は３つの基本素子を有するフィルタの阻止領
域における等価回路図を示し、図１８は３つの基本素子
を有するフィルタの減衰特性を示し、図１９は４つの基
本素子を有するフィルタを示し、図２０は４つの基本素
子を有するフィルタの阻止領域における等価回路図を示
し、図２１は４つの基本素子を有するフィルタの減衰特
性を示し、図２２は４つの基本素子を有するフィルタを
示し、図２３は４つの基本素子を有するフィルタの阻止
領域における等価回路図を示し、図２４は４つの基本素
子を有するフィルタの減衰特性を示し、図２５は４つの
基本素子を有するフィルタを示し、図２６は４つの基本
素子を有するフィルタの阻止領域における等価回路図を
示し、図２７は４つの基本素子を有するフィルタのフィ
ルタ特性を示し、図２８は４つの基本素子を有するフィ
ルタを示し、図２９は４つの基本素子を有するフィルタ
の阻止領域における等価回路図を示し、図３０はバンプ
接続を有するフィルタ構造を示し、図３１はボンディン
グ接続を有するフィルタ構造を示す。

【００３４】図１２には、更に別の基本素子を有するよ
り大きなフィルタ構造の部分であり得る単純な本発明の
フィルタ構造がシンボリックに等価回路図として図示さ
れている。並列共振子Ｒ２及びＲ３を有する並列分岐路
のうちの（少なくとも）２つの並列分岐路において、本
発明では既にチップ（基板）１２-８の上で出力側１２-
６及び１２-７が電気的に互いに接続されている。次い
ではじめてハウジングアースパッド１２-４への例えば
ボンディング接続１２-５を含む接続が行われる。

【００３５】図１３には各共振子においてその静的キャ
パシタンスＣ_０だけが作用する周波数領域ｆ≪ｆ_０及び
ｆ≫ｆ_０に対する等価回路図が図示されている。リアク
タンスフィルタタイプのＳＡＷフィルタの選択特性はこ
の縮小された等価回路図によって十分に記述される。イ
ンダクタンスＬ_ｓｅｒはチップ上の並列共振子の接続と
外部のハウジングアースピン（＝ハウジングにおけるア
ースのための端子）との間のインダクタンスに相応す
る。

【００３６】既にチップ上で電気的に接続された２つの
並列分岐路の結合が行われる。これは阻止領域における
極位置の周波数変化をもたらす。２ポートＺを図示して
いる図１３の等価回路図に基づいて、結合された極位置
の周波数が決定される。この２ポートＺは、アースに対
するインピーダンスがゼロになる時に極位置を有する。

【００３７】 Ｚ_２１＝０ この場合Ｚ_２１はインピーダンス行列の対称的に示され
た行列要素である。Ｚ_２１を決定するために、この２ポ
ートＺは２ポートＺ’及びＺ”の直列回路に分割され
る。２ポートＺ’は３つのキャパシタンスＣ_０ｐ１、Ｃ
_０ｐ２及びＣ_０ｓから成るΠ回路を有する。２ポート
Ｚ”はインダクタンスＬ_ｓｅｒだけを有する。従って

【００３８】

【数５】

【００３９】ただしここでｊ＝虚数であり、ω＝２πｆ
である。

【００４０】 Ｚ_２１＝Ｚ’_２１＋Ｚ”_２１ （２ .３） によって

【００４１】

【数６】

【００４２】が得られる。（２.４）の表示の分子がゼ
ロになると

【００４３】

【数７】

【００４４】Ｚ_２１はゼロになる。これから結合された
極位置の周波数に対して

【００４５】

【数８】

【００４６】が得られる。従来チップ上の並列分岐路の
結合なしで式（１.５）により得られた極位置

【００４７】

【数９】

【００４８】と比較すると、明瞭に次のことが見て取れ
る。すなわち、付加的なキャパシタンス成分(Ｃ_０ｐ１
Ｃ_０ｐ２)/Ｃ_０ｓ及びＣ_０ｐ２乃至はＣ_０ｐ１は結合さ
れた極位置を同じインダクタンスＬ_ｓｅｒにおいてはる
かに低い周波数にシフトする。

【００４９】数値例：リアクタンスフィルタタイプの公
知のＳＡＷフィルタに対して極位置の周波数ｆ_ｐｏｌは

【００５０】

【数１０】

【００５１】と算出される。この場合、直列インダクタ
ンスＬ_ｓｅｒ及び静的キャパシタンスＣ_０ｐに対してｌ
ｎＨ及び４ｐＦの典型的な値が仮定された。

【００５２】２つの並列分岐路が結合されると、式２.
６に従ってＬ_ｓｅｒ及びＣ_０ｐに対する仮定された同じ
値及び同様にＣ_０ｓに対して４ｐＦの場合に

【００５３】

【数１１】

【００５４】が得られる。

【００５５】フィルタが複数の並列分岐路を有する場
合、複数の並列分岐路もアース側で互いに接続され、こ
れらの複数の並列分岐路はさらに「結合された並列分岐
路」とも呼ばれる。結合された並列分岐路の周波数に対
しては接続された並列分岐路の個数及び組み合わせが決
定的な役割を演じ、極位置の所望の周波数のためのフィ
ルタ構造の選択の際に考慮される。

【００５６】図１４は結合された極位置とインダクタン
スＬ_ｓｅｒの大きさとの関係を示している。２つの曲線
１４-１及び１４-２は同一のフィルタに対するフィルタ
特性を示し、この場合ただＬ_ｓｅｒだけが異なるように
選択されている。Ｌ_ｓｅｒに依存して極位置の異なる周
波数が得られ、ｆ_ｐｏｌ１に所属するインダクタンスＬ
_ｓｅｒ１はＬ_ｓｅｒ２より小さい。インダクタンスＬ
_ｓｅｒが大きくなればなるほど、ますます極位置のより
低い周波数へのシフトは大きくなる。

【００５７】比較的小さい程度だが極位置の周波数は結
合された並列分岐路の静的キャパシタンスの積 ΠＣ_ｐ＝Ｃ_０ｐ１*Ｃ_０ｐ２ （２. ９） の変化によって調整される。パスバンドにおけるフィル
タ特性及び一般的な選択レベルを変化させないために
は、並列分岐路におけるこれらの静的キャパシタンスの
積のこのような変化がこれらの静的キャパシタンスの和
の維持 ΣＣ_ｐ＝Ｃ_０ｐ１＋Ｃ_０ｐ２＝constant （２. １０） の下で実施される。

【００５８】次のような方法を適用することもできる：
第１の結合された並列共振子の静的キャパシタンスＣ
_０ｐ１は第２の結合された並列共振子の静的キャパシタ
ンスＣ_０ｐ２が低減された値Ｃ_{ｃｏｎｓｔ}だけ増大さ
れ、 Ｃ_０ｐ１（新）＝Ｃ_０ｐ１＋Ｃ_{ｃｏｎｓｔ} （ ２.１１） Ｃ_０ｐ２（新）＝Ｃ_０ｐ２−Ｃ_{ｃｏｎｓｔ} ただしＣ
_{ｃｏｎｓｔ}＜Ｃ_０ｐ２ （２.１２）この結果、なる
ほど積ΣＣ_ｐは変わるが、静的キャパシタンスの和は同
じままであり、 ΣＣ_ｐ＝Ｃ_０ｐ１（新）＋Ｃ_０ｐ２（新） ＝Ｃ_０ｐ１＋Ｃ_０ｐ２＝constant （２.１ ３） パスバンド又は一般的な選択レベルの変化を甘受する必
要はない。

【００５９】結合された極位置のより大きな周波数シフ
トが必要な場合には、関与する静的キャパシタンスＣ
_０ｐ１、Ｃ_０ｐ２又はＣ_０ｓを変化させればよい。２つ
の結合すべき並列共振子より多くの並列共振子が存在す
る場合には、和Ｃ_０ｐ１＋Ｃ_０ｐ２を増大（又は低減）
し、調整のために、結合されていない並列共振子の静的
キャパシタンスを並列分岐路における全ての静的キャパ
シタンスの総和が同じままであるように低減（又は増
大）する。これによって一般的な選択レベルが保持され
る。

【００６０】図１５は一定のインダクタンスＬ_ｓｅｒに
おいて結合された並列分岐路の静的キャパシタンスの和
Ｃ_０ｐ１＋Ｃ_０ｐ２をファクタ１.２だけ低減すること
によって結合された極位置の周波数が高められる様子を
示している。調整のために、更に別の並列分岐路の静的
キャパシタンスが相応に増大された。

【００６１】結合された極位置のシフトのための更に別
の方法は、並列共振子Ｐを意図的に２つの互いに別々の
並列共振子Ｐ’及びＰ”に分割することであり、この場
合、分割された個別の共振子のキャパシタンスの和を元
のキャパシタンスＣ_０ｐに等しい： Ｃ_０ｐ＝Ｃ’_０ｐ＋Ｃ”_０ｐ これらの並列共振子のうちの１つＰ’が並列共振子Ｐ”
にではなく更に別の並列共振子に結合される場合、結合
された極位置の周波数は分割された並列共振子Ｐ’及び
Ｐ”の静的キャパシタンスの分割比Ｃ’_０ｐ／Ｃ”_０ｐ
に基づいて調整される。なぜなら、Ｃ’_０ｐだけが結合
された極位置の周波数に影響を与えるからである。

【００６２】結合された並列分岐路の間には１つの又は
複数の直列共振子を配置することができる。結合された
並列共振子の間に存在する静的キャパシタンスＣ_０ｓの
大きさも結合された極位置の周波数に式２.６に従って
影響を与えるので、次の方法によって同様に結合された
極位置の周波数がシフトされる。

【００６３】結合された並列分岐路の間にある１つ又は
複数の直列共振子Ｓのほかに更に別の直列共振子Ｓ_ｎが
存在する場合、この直列共振子Ｓの静的キャパシタンス
Ｃ_０ｓが増大（又は低減）され、調整のために、結合さ
れた並列共振子の間に存在しない直列共振子Ｓ_ｎの静的
キャパシタンスは直列分岐路における全ての静的キャパ
シタンスの総和が同じままであるように低減（又は増
大）される。これによって一般的な選択レベルは保持さ
れ、結合された極位置の周波数が変化される。

【００６４】既に説明したように並列分岐路における静
的キャパシタンスＣ_ｐ及び（チップ上の並列分岐路の接
続とハウジングの外部端子との間の）直列インダクタン
スＬ_ｓｅｒの変化のための領域は限定されている。従っ
て、同じことは極位置がシフトされる周波数領域に対し
ても妥当する。しかし、従来技術から公知の手段とは対
照的に、本発明により達成される極位置の周波数の変化
領域は極めて小型化されたハウジングの場合でも移動無
線分野の高周波減衰器として使用されるために必要とさ
れるＬＯ抑圧及びイメージ抑圧を有するＳＡＷフィルタ
の製造を可能にする。

【００６５】次に本発明のフィルタの具体的な実施形態
を示す。

【００６６】実施形態１（図１６から図１８も参照）： ３つの基本素子を有する構造が使用される。入力ポート
１６-１には第１の基本素子が接続され、並列分岐路も
直列分岐路もこの入力ポートへの接続を有する。第２の
基本素子はマッチング要求Ｚ_ｏｕｔ＝Ｚ_ｉｎに従って接
続される。同じ様に第３の基本素子が続く。従って、出
力ポートには入力ポートの場合とは異なりただ１つの直
列分岐路が直接接続される。入力側から出力側へと共振
子の順番ｐ-ｓ-ｓ-ｐ-ｐ-ｓが生じる。この場合、ｐは
並列共振子を表し、ｓは直列共振子を表す。原理的には
フィルタ特性を変えることなしに入力ポートと出力ポー
トを交換することができ、この場合順番ｓ-ｐ-ｐ-ｓ-ｓ
-ｐが生じる。

【００６７】周知のように、同じタイプの共振子はその
容量的作用を保持することによってまとめることができ
る。これによって最小の共振子数を有する次の構造が得
られる： ｐ-ｓ-ｐ-ｓ乃至はｓ-ｐ-ｓ-ｐ しかし、共振子を部分的にまとめることにより中間的な
形態も可能である： ｐ-ｓ-ｐ-ｐ-ｓ乃至はｓ-ｐ-ｐ-ｓ-ｐ ｐ-ｓ-ｓ-ｐ-ｓ乃至はｓ-ｐ-ｓ-ｓ-ｐ 単純さゆえに実施形態は以下においては最小の共振子数
に基づいて、入力ポートと出力ポートの交換可能性に関
する付加的な指示なしで説明し、図に図示する。それで
も本発明はちょうど上で説明した例による変形実施形態
も含んでいる。

【００６８】図１６には実施形態１の構造がシンボリッ
クに図示されている。２つの並列分岐路は既にチップ上
で電気的に互いに接続されており、その後はじめてハウ
ジングへの接続が行われる。領域ｆ≪ｆ_０及びｆ≫ｆ_０
における選択特性に対する等価回路図は図１７に図示さ
れている。インダクタンスＬ_ｓｅｒはチップ上の並列共
振子の接続と外部のハウジングアースピンとの間のイン
ダクタンスに相応する。

【００６９】このフィルタは図１８の曲線１８-１によ
って示されているフィルタ特性を有する。並列分岐路が
チップ上で接続されていない（図８に図示されたフィル
タに相応する）フィルタ曲線１８-２と比較すると、チ
ップ上での並列分岐路の接続によって極位置の周波数が
阻止領域において典型的なインダクタンスＬ_ｓｅｒ＝
１.０ｎＨの場合にシフトされている様子がはっきりと
示されている。垂直線の間の周波数領域（低いＺＦ周波
数におけるＬＯ抑圧及びイメージ抑圧の典型的な周波数
領域）において１０ｄＢより大きく選択度が増大する。

【００７０】実施形態２（図１９から図２１も参照）： 図１９には４つの基本素子を有する構造が使用される本
発明の第２の実施形態の構造がシンボリックに図示され
ている。入力ポート１９-１には第１の基本素子が接続
され、並列分岐路も直列分岐路もこの入力ポートへの接
続を有する。第２の基本素子はマッチング要求Ｚ_ｏｕｔ
＝Ｚ_ｉｎに従って接続される。同じ様に基本素子３及び
４が続く。従って、出力ポート１９-３には入力ポート
の場合と同様に並列分岐路も直列分岐路も直接接続され
ている。入力側から出力側へと次のような共振子の順番
が生じる： ｐ-ｓ-ｐ-ｓ-ｐ ただしｐは並列共振子を表し、ｓは直列共振子を表す。
同じタイプの共振子は既にまとめられている。

【００７１】３つの並列分岐路のうちの２つは既にチッ
プ上で電気的に互いに接続され、その後はじめてインダ
クタンスＬ_ｓｅｒ２を介してハウジングへの接続が行わ
れる。残りの並列分岐路はこれとは無関係にインダクタ
ンスＬ_ｓｅｒ１を介してハウジングに接続されている。
領域ｆ≪ｆ_０及びｆ≫ｆ_０における選択特性に対する等
価回路図は図２０に図示されている。インダクタンスＬ
_ｓｅｒ２は（図では一点鎖線で示されている）チップ上
の並列共振子の接続１９-４と外部のハウジングアース
ピンとの間のインダクタンスに相応する。

【００７２】図２１には曲線２１-１が図１９のフィル
タのフィルタ特性を示している。並列分岐路がチップ上
で接続されていないフィルタ曲線２１-２と比較する
と、この場合チップ上での３つの並列分岐路のうちの２
つの接続によって極位置の周波数が阻止領域において典
型的なインダクタンスＬ_ｓｅｒ２＝１.０ｎＨの場合に
より低い周波数にシフトされている様子がはっきりと示
されている。垂直線の間の周波数領域（低いＺＦ周波数
におけるＬＯ抑圧及びイメージ抑圧の典型的な周波数領
域）においてほぼ１０ｄＢだけ選択度が増大する。

【００７３】実施形態３（図２２から図２４も参照）： 図２２には本発明の実施形態３の構造がシンボリックに
図示されている。４つの基本素子を有する構造が使用さ
れる。入力ポート２２-１には第１の基本素子が接続さ
れ、直列分岐路だけがこの入力ポートへの接続を有す
る。第２の基本素子はマッチング要求Ｚ_ｏｕｔ＝Ｚ_ｉｎ
に従って接続される。同じ様に基本素子３及び４が続
く。従って、出力ポート２２-３には入力ポートの場合
と同様に直列分岐路だけが直接接続されている。入力側
から出力側へと次のような共振子の順番が生じる： ｓ-ｐ-ｓ-ｐ-ｓ ただしｐは並列共振子を表し、ｓは直列共振子を表す。
同じタイプの共振子は既にまとめられている。２つの並
列分岐路は既にチップ上で電気的に互いに接続され、そ
の後はじめてハウジングへの接続が行われる。領域ｆ≪
ｆ_０及びｆ≫ｆ_０における選択特性に対する等価回路図
は図２３に図示されている。インダクタンスＬ_ｓｅｒは
チップ上の並列共振子の接続と外部のハウジングアース
ピンとの間のインダクタンスに相応する。図２２のフィ
ルタは図２４の曲線２４-１によって示されるフィルタ
特性を有する。並列分岐路がチップ上で接続されていな
いフィルタ曲線２４-２と比較すると、チップ上での２
つの並列分岐路の接続によって極位置の周波数が阻止領
域において典型的なインダクタンスＬ_ｓｅｒ＝１.０ｎ
Ｈの場合にシフトされている様子がはっきりと示されて
いる。垂直線の間の周波数領域（高いＺＦ周波数におけ
るＬＯ抑圧及びイメージ抑圧の典型的な周波数領域）に
おいて８ｄＢより大きく選択度が増大する。

【００７４】実施形態４（図２５から図２７も参照）： 図２５には本発明の実施形態４の構造がシンボリックに
図示されている。４つの基本素子を有する構造が使用さ
れる。入力ポート２５-１には第１の基本素子が接続さ
れ、共振子Ｒ_Ｓ１を有する直列分岐路だけがこの入力ポ
ートへの接続を有する。第２の基本素子はマッチング要
求Ｚ_ｏｕｔ＝Ｚ_ｉｎのために鏡像対称的に接続される。
同じ様に基本素子３及び４が続く。従って、出力ポート
２５-３には入力ポートの場合と同様に直列分岐路だけ
が直接接続されている。入力側から出力側へと次のよう
な共振子の順番が生じる： ｓ-ｐ-ｓ-ｐ-ｐ-ｓ 同じタイプの共振子は既にまとめられているが、実施形
態３とは対照的に並列分岐路は意図的に再び分割されて
いる。この分割は、各並列共振子Ｒ_ｐ２、Ｒ_ｐ３が独自
の電気的な入力側及び出力側を有する独自の２ポートを
形成するように行われる。共振子Ｒ_ｐ１を有するまとめ
られた並列分岐路はまとめられていない２つの並列分岐
路のうちの１つ（Ｒ_ｐ２）と既にチップ上で地点２５-
２において電気的に互いに接続され、その後はじめてＬ
_ｓｅｒ１を介してハウジングへの接続が行われる。残り
の並列分岐路（Ｒ_ｐ３）はこれとは無関係にハウジング
に接続される。領域ｆ≪ｆ_０及びｆ≫ｆ_０における選択
特性に対する等価回路図は図２６に図示されている。イ
ンダクタンスＬ_ｓｅｒ１はチップ上の並列共振子Ｒ_ｐ１
及びＲ_ｐ２の接続と外部のハウジングアースピンとの間
のインダクタンスに相応し、インダクタンスＬ_ｓｅｒ２
はチップ上の並列共振子Ｒ_ｐ３と外部のハウジングアー
スピンとの間のインダクタンスに相応する。

【００７５】図２５のフィルタは図２７の曲線２７-１
によって示されているフィルタ特性を有する。並列分岐
路の出力側がチップ上で接続されていないフィルタ曲線
２７-２と比較すると、チップ上での３つの並列分岐路
のうちの２つの接続によって極位置の周波数が阻止領域
において典型的なインダクタンスＬ_ｓｅｒ１＝１.０ｎ
Ｈの場合にシフトされている様子がはっきりと示されて
いる。垂直線の間の周波数領域（高いＺＦ周波数におけ
るＬＯ抑圧及びイメージ抑圧の典型的な周波数領域）に
おいてだいたい５ｄＢより大きく選択度が増大する。大
きなＬＯ抑圧又はイメージ抑圧を要求する場合には、選
択ゲインは１０ｄＢよりはるかに大きい。

【００７６】実施形態５（図２８から図３０も参照）： 図２８には本発明の実施形態５の構造がシンボリックに
図示されている。４つの基本素子を有する構造が使用さ
れる。入力ポート２８-１には第１の基本素子が接続さ
れ、直列分岐路だけがこの入力ポートへの接続を有す
る。第２の基本素子はマッチング要求Ｚ_ｏｕｔ＝Ｚ_ｉｎ
に従って接続される。同じ様に基本素子３及び４が続
く。従って、出力ポート２８-３には入力ポートの場合
と同様に直列分岐路だけが直接接続されている。入力側
から出力側へと次のような共振子の順番が生じる： ｓ-ｐ-ｓ-ｐ-ｐ-ｓ 同じタイプの共振子は既にまとめられているが、実施形
態４の場合のように並列分岐路は意図的に再び分割され
ている。しかし、互いに独立した２つの並列共振子への
分割が行われるのではなく、この分割は３ポートの形式
で行われる。２つの並列共振子に対する入力側は共通の
接続端子縁２８-４から成り、この共通の接続端子縁２
８-４には突起のあるすだれ状電極指がある。出力側の
接続端子縁は２つのバスバー２８-５及び２８-６に分割
されており、各バスバーは２つの並列共振子のうちの１
つの並列共振子の出力側に相応する。

【００７７】共振子Ｒ_ｐ１を有する並列分岐路はまとめ
られていない並列共振子のうちの１つＲ_ｐ２に既にチッ
プ上でアース出力側２８-２において電気的に互いに接
続されている。その後はじめてハウジングへの接続が行
われる。並列共振子Ｒ_ｐ３を有する残りの並列分岐路は
これとは無関係にハウジングに接続されている。領域ｆ
≪ｆ_０及びｆ≫ｆ_０における選択特性に対する等価回路
図は図２９に図示されている。原理的には図２６の等価
回路図と同じである。インダクタンスＬ_ｓｅｒ１はチッ
プ上の並列共振子Ｒ_ｐ１及びＲ_ｐ２の接続と外部のハウ
ジングアースピンとの間のインダクタンスに相応し、イ
ンダクタンスＬ_ｓｅｒ２は結合されていない共振子Ｒ
_ｐ３と外部のハウジングアースピンとの間の更に別のイ
ンダクタンスに相応する。

【００７８】図２８のフィルタは図２６のフィルタと異
ならないフィルタ特性を有し、それゆえ図２７の曲線２
７-１によって示されている。実施形態４とは対照的
に、ここではレイアウトにおいては基本的に異なるが選
択特性に対する作用においては異ならない並列共振子の
分割の別の形態が示されている。

【００７９】図３１は部分的に基板上の概略的な平面図
として本発明のフィルタ構造を示している。共振子Ｒは
すだれ状電極変換器として図示されている。並列分岐路
における２つの結合された共振子Ｒ_ｐ１及びＲ_ｐ２は基
板上で電気的に互いに接続されており、共通のアース結
合部３１-１を有する。この共通のアース結合部３１-１
はインダクタンスＬ_ｓｅｒの部分であるボンディングワ
イヤ３１-２によってアース端子面３１-３に接続されて
いる。この場合、基板における接続はストリップ線路に
よって実現されているが、ボンディングワイヤを有して
もよい。ここには２つの結合された共振子だけが図示さ
れているが、本発明は２つより多くの結合された共振子
を有するフィルタも含む。

【００８０】実施形態６： 次に図３０に部分的に図示されている本発明の第６の実
施形態を記述する。少なくとも２つの並列分岐路を有す
るリアクタンスフィルタタイプのＳＡＷフィルタが使用
される。全ての存在する並列分岐路のうちの少なくとも
２つの並列分岐路Ｒ２及びＲ３において、既にチップ上
でこれらの並列共振子の出力側（３０-３及び３０-４）
は電気的に互いに接続される。その後はじめてハウジン
グへの接続３０-５が行われる。残りの並列分岐路はこ
れとは無関係にハウジングに接続される。チップ（３０
-１）のこのハウジングへの接続は従来のようにボンデ
ィング接続として実施されるのではなく、バンプ接続
（３０-５）によって形成される。

【００８１】領域ｆ≪ｆ_０及びｆ≫ｆ_０における選択特
性に対する等価回路図は一般的な実施例と変わりなく、
図１３に示されている。インダクタンスＬ_ｓｅｒはチッ
プ上の並列共振子の接続と外部のハウジングアースピン
との間のインダクタンスに相応する。バンプテクノロジ
ーで構成した場合にはボンディングワイヤによる構成に
比べてインダクタンスＬ_ｓｅｒの値が大きく低減され
る。なぜなら、バンプ接続自体はボンディング接続とは
対照的にほとんどインダクタンスを持たないからであ
る。まだチップ上のストリップ線路の誘導成分及び外部
ハウジングアースピンまでのハウジング引き込み線路イ
ンダクタンスが残っている。

【００８２】原理的にはこれまで示してきた全ての実施
形態及び既にチップ上で電気的に接続された少なくとも
２つの並列分岐路を有する４つより多くの基本素子を有
するこのような実施形態は、出力側においてバンプテク
ノロジーと組み合わせて実現され得る。フィルタ特性は
原理的には同じであるが、直列インダクタンスＬ_ｓｅｒ
に対する実現可能な値はより小さい。例えばＬＯ抑圧及
び/又はイメージ抑圧の領域において要求された選択度
を実現するためには、阻止領域を所期の通りに変化させ
るための本発明の方法を使用することがそれだけいっそ
う必要不可欠となる。本発明はさらに必要なアースバン
プの個数を低減するという利点、すなわちアース端子の
ためのチップ面積を低減するという利点を提供する。こ
れによってＳＡＷフィルタ全体がさらに小型化できる。 ［図面の簡単な説明］

【図１】１ポート形ＳＡＷ共振子を示す。

【図２】ＳＡＷ共振子の等価回路図及びシンボルを示
す。

【図３】リアクタンスフィルタタイプのＳＡＷフィルタ
の基本素子を示す。

【図４】並列及び直列共振子の協働を示す。

【図５】２つの基本素子のカスケードを示す。

【図６】２つの基本素子のカスケードを示す。

【図７】リアクタンスフィルタの線図を示す。

【図８】縮小された構造ｓ-ｐ-ｓ-ｐを有するリアクタ
ンスフィルタの線図を示す。

【図９】蓋のないハウジングにおけるＳＡＷフィルタの
平面図を示す。

【図１０】ハウジングの中のＳＡＷフィルタの断面図を
示す。

【図１１】１１ａは極位置を示し、１１ｂは並列分岐路
の減衰特性に対する等価回路図を示す。

【図１２】フィルタの等価回路図を示す。

【図１３】ＳＡＷフィルタの減衰特性に対する等価回路
図を示す。

【図１４】ΔＬ_ｓｅｒと極位置との間の関連を示す線図
を示す。

【図１５】静的キャパシタンスに対する極位置の周波数
の関係を示す。

【図１６】３つの基本素子を有するフィルタを示す。

【図１７】３つの基本素子を有するフィルタの阻止領域
における等価回路図を示す。

【図１８】３つの基本素子を有するフィルタの減衰特性
を示す。

【図１９】４つの基本素子を有するフィルタを示す。

【図２０】４つの基本素子を有するフィルタの阻止領域
における等価回路図を示す。

【図２１】４つの基本素子を有するフィルタの減衰特性
を示す。

【図２２】４つの基本素子を有するフィルタを示す。

【図２３】４つの基本素子を有するフィルタの阻止領域
における等価回路図を示す。

【図２４】４つの基本素子を有するフィルタの減衰特性
を示す。

【図２５】４つの基本素子を有するフィルタを示す。

【図２６】４つの基本素子を有するフィルタの阻止領域
における等価回路図を示す。

【図２７】４つの基本素子を有するフィルタのフィルタ
特性を示す。

【図２８】４つの基本素子を有するフィルタを示す。

【図２９】４つの基本素子を有するフィルタの阻止領域
における等価回路図を示す。

【図３０】バンプ接続を有するフィルタ構造を示す。

【図３１】ボンディング接続を有するフィルタ構造を示
す。

【符号の説明】

Ｒ１ 基本素子、ＳＡＷ共振子 Ｒ２ 基本素子、ＳＡＷ共振子 Ｒ３ 基本素子、ＳＡＷ共振子 １-１、１-２ 端子対 １-４ すだれ状電極変換器 １-３、１-５ 反射器 ３-１、３-２ 端子 ３-３、３-４ 端子 ３-５ 出力側 ５-１、６-１ 出力インピーダンス ５-２、６-２ 入力インピーダンス ９-０ セラミックハウジング ９-１ 圧電基板（チップ） ９-４、９-５、９-７ ハウジングアースパッド ９-８から９-１２、１０-９ ボンディングワイヤ ９-１５から９-１７ 出力側 １０-３ ハウジング引き込み線路 １０-５ アース １２-４ ハウジングアースパッド １２-５ アース側 １２-６ アース側 １２-７ アース側 １２-８ 基板 ３１-２ ボンディング接続 ３０-５ バンプ接続 f_０ 中心周波数 ｆ_ｐｏｌ 極位置の周波数 Ｌ_ｓｅｒ インダクタンス Ｃ_ｐ０ 静的キャパシタンス Ｓ_ｎ 直列共振子 Ｒ_ｐ 並列共振子 Ｐ、Ｐ’、Ｐ” 並列共振子

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平９−261002（ＪＰ，Ａ) 特開 平10−200370（ＪＰ，Ａ) 特開 平11−234085（ＪＰ，Ａ) 特開 平10−224178（ＪＰ，Ａ) 特開 平10−93382（ＪＰ，Ａ) 谷津田博美、小栗正敏，ＳＡＷフィル タの浮遊インピーダンスのモデル化，電 子情報通信学会総合大会講演論文集, 1997年 ３月 ６日，基礎・境界，ｐ. 492−493 橋本研也、山口正恆，ラダータイプＳ ＡＷフィルタにおける寄生回路素子の影 響，電子情報通信学会総合大会講演論文 集，1997年 ３月 ６日，基礎・境界, ｐ．494−495 (58)調査した分野(Int.Cl.⁷，ＤＢ名) H03H 9/64 H03H 3/10 H03H 9/25

Claims (8)

(57)【特許請求の範囲】
1. 【請求項１】 リアクタンスフィルタタイプのＳＡＷフ
   ィルタにおいて、 圧電基板（１２-８）上に形成された少なくとも１つの
   基本素子（Ｒ１、Ｒ２）を有し、該基本素子は第１のＳ
   ＡＷ共振子（Ｒ２）を並列分岐路に有し、さらに前記基
   本素子は第２のＳＡＷ共振子（Ｒ１）を直列分岐路に有
   し、 更に別の並列分岐路に少なくとも１つの更に別の第１の
   ＳＡＷ共振子（Ｒ３）を有し、フィルタは、ハウジングの中に配置され、電気的にこの
   ハウジングに接続されており、 第１の並列共振子は２つの個別の並列共振子（Ｒ _ｐ２、
   R _ｐ３）に分割されており、該個別の並列共振子（Ｒ
   _ｐ２、 R _ｐ３）のアース側は電気的に互いに接続されて
   はおらず、 前記個別の並列共振子うちの一つ（Ｒ _ｐ２）のアース側
   は直接的に少なくとも１つの更に別の並列共振子のアー
   ス側に電気的に接続されており、アース側の電気的な接
   続（２５ - ２）はハウジングへの結合（１２ - ４、１２ -
   ５）の前に行われ、 ２ つの電気的に互いに接続された前記アース側のハウジ
   ング結合はバンプ接続（３０-５）を含む、リアクタン
   スフィルタタイプのＳＡＷフィルタ。
2. 【請求項２】 電気的な接続は基板上のストリップ線路
   を含む、請求項１記載のＳＡＷフィルタ。
3. 【請求項３】 電気的な接続は基板上の２つのパッドの
   間のボンディング接続を含む、請求項１又は２記載のＳ
   ＡＷフィルタ。
4. 【請求項４】 ハウジングのサイズは２.５ｘ２.０ｍｍ
   ^２より小さいか又は等しい、 請求項１〜３のうちの１項記載のＳＡＷフィルタ。
5. 【請求項５】 請求項１から４のうちの１項記載のＳＡ
   Ｗフィルタにおける極位置のシフトのための方法におい
   て、 電気的に接続/結合された第１の共振子の少なくとも１
   つの第１の共振子の静的キャパシタンスＣ_０ｐは増大又
   は低減され、調整のために、１つ又は複数の結合されて
   いない更に別の第１の共振子の静的キャパシタンスは全
   ての並列共振子の静的キャパシタンスの総和ΣＣ_０ｐが
   同じままであるように低減又は増大される、請求項１か
   ら４のうちの１項記載のＳＡＷフィルタにおける極位置
   のシフトのための方法。
6. 【請求項６】 ２つの並列分岐路の間に少なくとも１つ
   の第２の共振子が直列分岐路において設けられており、 ２つの並列分岐路における２つの第１の共振子はアース
   側において電気的に互いに接続/結合されており、 前記少なくとも１つの第２の共振子の静的キャパシタン
   スＣ_０ｓは初期値に比べて増大又は低減され、調整のた
   めに、結合された第１の共振子の間の直列分岐路にある
   １つ又は複数の更に別の第２の共振子の静的キャパシタ
   ンスは全ての直列共振子の静的キャパシタンスの総和Σ
   Ｃ_０ｓが同じままであるように低減又は増大される、請
   求項５記載の方法。
7. 【請求項７】 並列分岐路における第１の共振子は２つ
   の互いに並列な共振子Ｐ’及びＰ”に分割され、２つの
   分割された並列共振子Ｐ’及びＰ”の静的キャパシタン
   スの分割比の変化によって２つの結合された並列共振子
   のうちの１つの並列共振子の静的キャパシタンスＣ_０ｐ
   は変化し、これによって結合された極位置の周波数が調
   整される、請求項５又は６記載の方法。
8. 【請求項８】 アース側において電気的に互いに接続さ
   れた第１の共振子の静的キャパシタンスＣ_０ｐ１とＣ
   _０ｐ２との積ΠＣ_０ｐは次のように変化される、すなわ
   ち、第１の共振子の静的キャパシタンスＣ_０ｐ１が更に
   別の第１の共振子の静的キャパシタンスＣ_０ｐ２が低減
   される値と同じ値Ｃ_{ｃｏｎｓｔ}だけ増大され、この結
   果、静的キャパシタンスの和は同じままであるように変
   化される、請求項５から７のうちの１項記載の方法。