JP2003504849A - マルチチップモジュール及びマルチチップモジュールの製造方法 - Google Patents

マルチチップモジュール及びマルチチップモジュールの製造方法

Info

Publication number
JP2003504849A
JP2003504849A JP2001508501A JP2001508501A JP2003504849A JP 2003504849 A JP2003504849 A JP 2003504849A JP 2001508501 A JP2001508501 A JP 2001508501A JP 2001508501 A JP2001508501 A JP 2001508501A JP 2003504849 A JP2003504849 A JP 2003504849A
Authority
JP
Japan
Prior art keywords
chip
layer
connection
base
conductive material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001508501A
Other languages
English (en)
Other versions
JP3662539B2 (ja
Inventor
ランデスベルガー、クリストフ
ライヒル、ハーバート
アンゾルゲ、フランク
ラム、ペーター
エーアマン、オスヴィン
Original Assignee
フラウンホーファー−ゲゼルシャフト・ツール・フェルデルング・デル・アンゲヴァンテン・フォルシュング・アインゲトラーゲネル・フェライン
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by フラウンホーファー−ゲゼルシャフト・ツール・フェルデルング・デル・アンゲヴァンテン・フォルシュング・アインゲトラーゲネル・フェライン filed Critical フラウンホーファー−ゲゼルシャフト・ツール・フェルデルング・デル・アンゲヴァンテン・フォルシュング・アインゲトラーゲネル・フェライン
Publication of JP2003504849A publication Critical patent/JP2003504849A/ja
Application granted granted Critical
Publication of JP3662539B2 publication Critical patent/JP3662539B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2405—Shape
    • H01L2224/24051—Conformal with the semiconductor or solid-state device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01052—Tellurium [Te]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Abstract

(57)【要約】 マルチチップモジュールは、ベースチップ１０、厚さが１００μｍ未満のトップチップ１６、ベースチップ１０とトップチップ１６の間に配置され、これら二つのチップを機械的に接続する接着層２２を含む。平らな表面を得るために電気的に絶縁性の平面化層２４が設けられ、トップチップ１６は平面化層２４内に埋設されている。平面化層２４に形成されたスルーホール２６ａには導電材料が充填されており、このスルーホール２６ａの片側はベースチップ１０の接続部に接続され、他方側はメタライゼーション２８，３０を介してトップチップ１６の接続部２０に導電状態に接続されている。導電材料が充填されている平面化層２４のスルーホール２６ａ，２６ｂにより、チップ間、ベースチップとマルチチップモジュール外部との間又はトップチップとマルチチップモジュール外部との間の全ての接続が、個々のチップとは関係なく、また、平面化のための周知の半導体処理工程を用いて確立できる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、集積回路、特に３次元のマルチチップモジュールに関する。
【０００２】
【従来の技術と問題点】
複数の集積チップから成るチップシステムは一般的にマルチチップモジュール
と呼ばれている。マルチチップモジュールの場合、通常、複数のチップがそれら
全チップに配線路を確保するための基板の上に配置されている。電気接続を確立
するために、通常、ワイヤボンディング及び／又はフリップチップ実装技術が用
いられる。その後、この組み立てられたマルチチップモジュールは、通常、外部
端子を有する比較的大きなハウジング内に載置される。マルチチップモジュール
の内部接続部と外部接続部との間の配線は、通常、再びワイヤボンディングを行
うことにより実現される。
【０００３】 ワイヤボンディングは実質的に高周波の直列のインダクタンスを意味し、従っ
て著しいローパス特性を有しているので、一般的に高周波用には不向きであると
いう不利点を有している。更に、特に多くのワイヤボンディングが必要な場合に
は、非常に時間を要し、従って高価なものとなる。
【０００４】 半田球又は異方性導電接着材料を有するフリップチップ技術は２００℃を超え
る高い処理温度を必要とする。更に、比較的長い周期が必要である。また、望ま
しくないことであるが、この高温のために、合成チップにも高い加工熱応力が発
生する。つまり、最終的にはフリップチップ実装技術は複数層から成るチップ積
層体に応用できないことになる。
【０００５】 このようなマルチチップモジュールの更なる根本的な不利点は、後の３次元集
積技術は、基板の回路設計、又は複数層のチップ積層体の場合には、個々のチッ
プの回路設計の段階で考慮されなければならない。これは、相当する接続部の配
置を保障するのに必要である。この前もっての条件設定は、マルチチップモジュ
ール全体がいわゆる第２根本必要条件を満たさなければならない場合に特に不利
である。
【０００６】 マルチチップモジュールに内在する基本的な概念は、ある製造者のチップをあ
る特定の機能のために使用し、別の製造者のチップを別の機能のために使用する
ことができるように、異なる機能性が集積されたチップを互いに接続することで
ある。この概念により、一つの製造者又は異なる製造者の妥当な価格の標準的な
チップを使用することが可能になる。多様な応用のためにずっと複雑で高価な方
法である全ての機能性を一つのチップに統合する必要がなくなる。
【０００７】 しかしながら、多数の個々のチップを含むマルチチップモジュールを考えると
、個々のチップの製造者に対する依存が問題である。マルチチップモジュールの
例えば１０のチップのうちの一つのチップがもはや入手不可能になった場合、一
つのベース基板が全ての配線路と接続部を提供している公知のマルチチップモジ
ュールでは、異なる製造者のチップの異なる接続部位置に対応するために完全に
設計をやり直すことになる。
【０００８】 特定の機能性を果たすチップをある製造者より妥当な価格で競合する別の製造
者が製造した場合も、同じ不利益が発生する。従って、公知のマルチチップモジ
ュールにおいては、マルチチップモジュールの設計の完全なやり直しを避けるた
めに、より高価なチップが使用され続けたことがしばしばあった。このような設
計のやり直しのためのコストは、より安価なチップの使用で達成されるコスト削
減をはるかに超えていた。
【０００９】 従って、第２根本必要条件は、最終部品として得られる前処理済みのチップは
多様な応用のために使用できるものであることを意味する。これは、一つのチッ
プ製造者からの独立を可能にし、競争相手のチップ製造者のより安価なチップを
選択することができるという融通性を与える。調査によると、例えば単純なシリ
コン回路チップの場合、後の製品の付加価値の９０％までが組立及び接続技術面
に存在し、それをダイシングすることによって個々のチップを作成するウエハの
製造に存在するわけではないことが分かっている。最後に、調和したマルチチッ
プモジュールの概念は、回路設計者は多種のチップの個々の機能性にさほど専念
する必要はなくなり、様々なチップ部品の相互接続にのみ専念すればよいという
効果をもたらす。
【００１０】 マルチチップモジュールに対する更なる一般的な要求は、最終製品は小型で、
可能な限りの低価格で製造できることである。これは、つまり複雑な新しい製造
方法を開発する必要がなく、公知の標準的な製造工程を極力使用できることを意
味する。
【００１１】 本発明の目的は、一方では融通性があり、他方では妥当な価格で実現できるマ
ルチチップモジュール概念を提供することである。
【００１２】
【発明の構成、作用及び効果】
本発明は請求項１記載のマルチチップモジュール又は請求項１１記載のマルチ
チップモジュールの製造方法によって達成される。
【００１３】 本発明は、妥当な価格の融通性のあるマルチチップモジュールは、通常の寸法
を有するベースチップに、接着層を使用して、厚さ１００μｍ未満の薄いトップ
チップを少なくとも一つ載置することにより実現できるという発見に基づいてい
る。好ましくは、５０μｍ未満の厚さのものがトップチップとして使用され、特
に２０μｍ程度又はそれ以下でもよい。
【００１４】 本発明に係るマルチチップモジュールの概念によれば、公知の方法とは対照的
に、薄いトップチップがベースチップの不活性部に載置され、これにより、ベー
スチップとトップチップは互いに独立した設計が可能であり、位置的に一致する
接続部を設置する必要がないので第２根本必要条件に従って随意に交換可能であ
る。極薄チップの使用により、トップチップがベースチップに接着される際に平
面化層を使用して合成チップの平面化が可能になる。また、トップチップとベー
スチップとの間及び／又はトップチップ又はベースチップから外部への全ての接
続が、この平面化層を貫通し、導電材料を充填された適当なスルーホールによっ
て実現する。
【００１５】 そして、ベースチップ及びトップチップの接続部は、平面化層を貫通する適当
なスルーホールによっていわゆる最上部まで延在することができ、周知のリソグ
ラフィ技術を使用して任意の接続構造が形成できる。この接続構造により、トッ
プチップとベースチップの相互接続が可能になり、また、この接続構造はトップ
チップと外部の接続及びベースチップと外部の接続のために使用できる。
【００１６】 平面化の後、マルチチップモジュールは実質的に平面を有するようになるため
、平らな表面に適する全ての処理技術工程が使用可能である。他方、薄いトップ
チップの使用は、平面化層を貫通するスルーホールが限られた経費で形成でき、
さらに接続部を最上部まで延長するための金属の充填を確実に行うことができる
という効果をもたらす。トップチップの厚さが１００μｍ未満であり、２０μｍ
以下であり得るので、必要なスルーホールの縦横比は周知の技術による処理が確
実に行われ得るようなものである。
【００１７】 更なる実質的な利点は、小型化を図れることである。載置された各チップは単
に薄いフィルムを部品の容量に加えるだけである。完成されたマルチチップモジ
ュールは、最終分析では、標準的なＩＣよりも大きくはならない。この特性は更
なる利点につながる。即ち、マルチチップモジュールは、フリップチップ技術、
ワイヤボンディング等のあらゆる公知の相互接続技術を用いて更なる処理を受け
ることができる。
【００１８】 実質的なコスト削減につながる別の利点は、全ての接続及び配線工程は支持台
としてのベースウエハ上で行われることである。このベースウエハの一部がベー
スチップとなる。故に、ほとんどの組立て及び接続工程がウエハ工場で非常に妥
当なコストで実行され得る。モジュール自体のチップ間の接続又はモジュールの
チップと外部接続部間の接続には大変な手間と時間がかかるが、これはもはや必
要ではない。
【００１９】 最後に、「チップ搭載」処理及び「チップ接続」処理は別々に行われる。マル
チチップモジュールのそれぞれの薄いトップチップの搭載は単純で速い組み立て
工程で好ましくは室温で行われる。接続、つまりトップチップの下の接着層を固
くすることは３０〜１３０℃の間の低温で行われる。全域均質の接着が行われる
。従って、搭載と接続の分離は低応力の組み立てモードを可能にし、さらにこの
場合の周期は、フリップチップ技術やワイヤボンディング技術の場合に必要とさ
れるよりもずっと短いものでよい。
【００２０】 マルチチップモジュールの製造に用いられる技術は、何の付加費用も必要とせ
ず、複数層の配線面形成のためにも応用できる。
【００２１】 最後に、チップ部品の任意の選択が可能である。本発明に係るマルチチップモ
ジュール技術は、配線全体が平面化層、つまりトップチップと並んで行われる場
合、個々のチップ部品からは独立している。従って、任意の製造所で作られてい
る現存の回路ウエハが、それら回路ウエハ自身の再設計の必要なく、即座にこの
集積技術に供され得る。
【００２２】
【発明の実施の形態】
以下に、添付図面を参照して本発明の好ましい実施形態を詳細に説明する。
【００２３】 図１は本発明の第１実施形態であるマルチチップモジュールを示す。このマル
チチップモジュールは、半導体基板１０ａ及び本発明の好ましい実施形態ではＣ
ＭＯＳ領域である活性領域１０ｂを含むベースチップ１０を有している。ベース
チップ１０の表面上には不活性化層１２が設けられ、この不活性化層１２は、そ
れぞれの使用形態に応じてベースチップ１０と接続するための接続部１４によっ
て中断されている。
【００２４】 図１のマルチチップモジュールはさらに、半導体基板１６ａ及びこの好ましい
実施形態においてはＣＭＯＳ領域１６ｂを含むトップチップ１６を有している。
トップチップ１６の上面にはさらに、接続部２０によって中断されている不活性
化層１８が配置されている。トップチップ１６とベースチップ１０が接着層２２
を介して機械的に接続されるように、トップチップ１６はベースチップの不活性
化層１２に接着層２２を介して接続されている。トップチップ１６は電気的に絶
縁性の平面化層２４内に埋設されている。電気的に絶縁性の平面化層２４は、不
活性化層１２のトップチップ１６が配置されない領域を覆う。平面化層２４は、
最初はベースチップ１０の接続部全体に広がっている。
【００２５】 図１に示す実施形態において、トップチップ１６は平面化層２４内に全域が埋
設されている。これは、平面化層２４がトップチップ１６を横切って延在してい
ることを意味する。しかし、平面化層２４は、それがトップチップの不活性化層
１８と同一面になるように配設されていてもよい。この場合、トップチップの接
続部２０は直接露出し、平面化層２４によって覆われることはない。
【００２６】 ベースチップの少なくともいくつかの接続部１４を外側へ延ばすために、複数
のスルーホール２６ａ，２６ｂが平面化層２４に形成されており、これらのスル
ーホール２６ａ，２６ｂには導電材料が充填されている。
【００２７】 トップチップ１６が全域平面化層２４内に埋設されている図１の場合、さらに
、ベースチップまでは下方に延びてはいないが、トップチップ１６の接続部２０
までそのトップチップ上部の平面化層２４を通って延びている他のスルーホール
２８が形成されている。このスルーホール２８にもまた導電材料が充填され、接
続部２０を上面まで延長している。
【００２８】 ベースチップ１０とトップチップ１６を相互接続するために、さらにメタライ
ゼーション３０が配設され、これは導電材料を充填されたスルーホール２６ａか
ら導電材料を充填されたスルーホール２８まで延びている。
【００２９】 導電材料を充填され、ベースチップ１０との接続のためにのみ配設されている
スルーホール２６ｂの場合、接続のために使用される接続部は図１の横断面図に
は描かれていない。
【００３０】 図１に示す実施形態においては、必ずしもトップチップ１６が完全に平面化層
２４内に埋設されなくてもよいように見えるが、平面化層がトップチップと同一
面である場合、メタライゼーション３０はトップチップ１６の接続部２０に直接
延びることになる。
【００３１】 図２は本発明の別の実施形態であるマルチチップモジュールを示している。こ
のマルチチップモジュールは、メタライゼーション３０の接着のために設計され
たものではなく、フリップチップ実装のための接続構造を有するものである。こ
の目的のために、別のメタライゼーション領域３２が配設され、これは、一方で
はスルーホール２６ａ，２８を相互接続しているメタライゼーション３０に導電
状態に接続され、他方では絶縁層３６を貫通しているスルーホール３４の下まで
延びている。このスルーホール３４にもまた導電材料が充填されている。導電材
料を充填されたこれらの更なるスルーホール３４の上には、フリップチップ実装
のための半田球３８が置かれている。他の部分に関しては、図２に示されている
実施形態であるマルチチップモジュールは図１のマルチチップモジュールと異な
るところはない。
【００３２】 図２に示されている実施形態から、本発明に係るマルチチップモジュールは、
それがハウジングに収納され、外部接続部との接続が確立された場合、あたかも
個々のＩＣのように扱われ得ることが明らかである。非常に薄いトップチップを
考えると、マルチチップモジュール全体の高さでも、最終的な分析では、周知の
ＩＣ１個の高さに比べてさほど大きいわけではない。この点に関して、図１及び
図２は、ベースチップ及びトップチップの厚さに関しては正確な縮尺ではないと
いうことを指摘しておかなければならない。実際、従来のベースチップは６８０
〜８００μｍの厚さであるが、トップチップの厚さとしては約２０μｍが好まし
い。これは、ベースチップの厚さが実際トップチップの厚さの約３５倍であるこ
とを意味している。
【００３３】 メタライゼーションの配列は、半田付け可能な金属層を使用して半田バンプを
設けることで、ＣＳＰ（チップサイズパッケージ）処理により形成することも可
能である。
【００３４】 図３は複数のベースチップ１０によって規定されるベースウエハ４０の上面図
である。つまり、図３は個々のマルチチップモジュールを得るためにダイシング
される前の複数のマルチチップモジュールを示している。しかし明白を期するた
めに、図３では１つのマルチチップモジュールを詳細に示しているが、ベースチ
ップ１０に隣接する部分には任意の数の更なるマルチチップモジュールが配設さ
れている。
【００３５】 さらに、図３は１個だけではなく２個のトップチップを含むマルチチップモジ
ュールを示している。これらの２個のトップチップはチップ間接続構造４２によ
って相互接続されている。トップチップ１はさらにベースチップの接続部１４に
接続構造３０を介して接続されている。さらに、図３は配線４４に基づいて、ベ
ースチップの接続部１４がマルチチップモジュールの外部接続部４６に直接接続
される場合を示している。図３の接続構造４４は、図１に示されていないメタラ
イゼーションだけでなく図１のスルーホール２６ｂも含んでいる。
【００３６】 以下に、図１及び図２に示されている本発明に係るマルチチップモジュールの
製造方法を説明する。
【００３７】 本発明の集積概念は、最終的な厚さが５μｍ程度である極端に薄い回路チップ
を利用する。複数の極薄の回路チップをベースウエハ、例えば図３ではウエハ４
０に接着する。スピンコーティング処理により、接着層２２は非常に薄く形成さ
れ得る。接着層の厚さとして３μｍを考慮すれば十分である。
【００３８】 図３に示されているように、ベースウエハ４０は好ましくは複数のベースチッ
プ１０を含んでいる。薄いトップチップ１６を備えたベースウエハは、好ましく
はポリイミド、ＢＣＢ（ベンゾシクロブテン）、スピンオンガラス等の高分子材
料のスピンコーティング処理を施される。これにより、薄いチップは平面化層２
４である高分子フィルム内に好ましくは埋設される。
【００３９】 リソグラフィ工程及び標準的なエッチング技術により、スルーホール２６ａ，
２６ｂ，２８が高分子フィルム２４に形成され、これらスルーホールのそれぞれ
は、トップチップ１６及びベースチップ１０のメタライゼーション面２０，１４
まで延びている。そしてこれらのスルーホールに、例えばニッケルを使用した無
電界めっき、電着又はＣＶＤ処理によって、金属が充填される。さらに、ウエハ
上全体に金属面が形成される。これは薄肉フィルムメタライゼーションと呼ばれ
、好ましくはスパッタリングにより形成される。
【００４０】 スパッタリングによって達成できる厚さを超えるものが望まれる場合、スパッ
タリングの代わりに、電界めっきによって形成される導電性トラックを使用する
ことも可能である。
【００４１】 メタライゼーション３０，３２を得るために、最上部の金属面はその後少なく
とも一回のリソグラフィ工程でパターン化される。もちろん、絶縁層３６がメタ
ライゼーション面の間に配置されるなら、複数のメタライゼーション面を連続的
に形成してもよい。メタライゼーション３０は、図３中塗りつぶされた四角で表
され符号４６が付されているように、チップ、ベースチップ及びマルチチップモ
ジュールの接続部の間の電気接続のための配線層として機能する。
【００４２】 平坦なトップチップ１６を使用することで、完成したマルチチップモジュール
は、外見上、ただ一つのチップを含む標準的な１個のＩＣと変りがない。従って
、このマルチチップモジュールは、何らかの標準的な接続技術によって、例えば
図１の場合にはワイヤボンディング又は図２の場合にはフリップチップ実装によ
って、プリント基板等の外部の回路や部品と電気的に接続され得る。
【００４３】 ハウジングの形状及びチップシステムのサイズの最小化に関する最も大きな利
点は、フリップチップ実装工程によって達成される。この目的のために、図２に
示されているように、薄肉メタライゼーション面３０が電気接続部を再配線する
ために使用される。この再配線のために、通常チップの境界部に位置する接続部
がチップ全域に分布する。このようにして分散された接続部は、半田球３８がそ
れらに載せられると、フリップチップ実装のための電気接続点として機能する。
【００４４】 以下に、厚さ１００μｍ未満、好ましくは５〜４０μｍの範囲の回路チップを
製造するためのいくつかの可能な方法を説明する。
【００４５】 約７００μｍの標準的な厚さを有する回路ウエハを目標厚さ５〜４０μｍまで
薄くするためには、最初のウエハは、活性表面を有し、ガラス又はシリコンのウ
エハである支持基板上に接着されなければならない。この接着技術のための最も
重要な必要条件は、全域へのへこみの無い接続であり、また支持基板から再び離
脱可能であることである。この目的に適する材料は、ホットメルト接着剤や粘着
フィルム等の熱可塑性材料である。現在、両側に粘着性のある粘着フィルムが好
ましく使用されている。この粘着フィルムの片側には、９０〜１４０℃の間の温
度になった際にはその粘着力を失う特別なコーティングが施されている。別の可
能性は、紫外線の照射によって粘着力を失う粘着フィルムを使用することである
。この場合、支持基板としてガラスウエハを使用しなければならない。
【００４６】 回路ウエハが支持基板に接着されると、回路ウエハは底面から薄くされる。こ
の目的のための標準的な方法は研磨又は湿式化学エッチングである。薄肉エッチ
ングの特別な形態はスピンエッチングであり、この場合、ウエハが回転するディ
スク上に載せられ、エッチング媒体が上部からディスクに流れ、ディスクから振
り落とされる。特に研磨とエッチングの組み合わせによって、支持基板を使用し
た場合、ウエハは最終的に数マイクロメータの厚さにまで薄くされ得る。
【００４７】 ウエハの薄肉化に加えて、薄いウエハをチップ化するダイシングも保証されな
ければならない。ダイシングの一つの方法は、ウエハを支持基板上に固定したま
まで、薄いウエハをダイシングソーでカットすることである。薄いウエハが接着
層までカットされると、切り離し条件が満たされ、それぞれの薄いチップが粘着
フィルムから離脱可能となる。あるいは、薄いウエハを支持基板とともにチップ
に切り分けることも可能である。このカット例では、薄いチップは支持基板上に
載せられ接着されている。支持基板は後で離される。
【００４８】 可能な限り高いレベルのメカニカルな一体性を有する回路チップを得ることは
、トップチップの厚さがここで使用されているようなものの場合、生産性を上げ
るのに有利である。そのために、前処理されたトップチップを含むウエハの上面
に、例えばソーイングや乾式エッチングでトレンチを形成してもよい。トレンチ
が形成されたこのウエハが粘着フィルム上に接着されると、ウエハの底面が特定
のレベルにまで湿式化学的にエッチングされる。より念入りであるが時間のかか
る乾式エッチングは、このウエハをトレンチが届くまで底面からエッチングする
ために採用され、これにより個々のトップチップ１６を得るためのウエハの化学
的ダイシングが達成される。また、トレンチが乾式エッチングで形成された場合
、トップチップの端面は機械的欠損とは無縁であり、故にトップチップは高い生
産性で製造され、そしてベースチップ上に接着される。
【００４９】 以上の記述は、本発明の概念が特に第２根本必要条件に適していることを明確
に示している。マルチチップモジュールのあるチップを交換しなければならない
場合、同様の機能を有し別の製造者によって提供される他のチップを有するウエ
ハを単純に使用することができる。このウエハは個々のトップチップを得るため
に薄くされる。各トップチップを接着し、平面化層を形成すれば、周知のリソグ
ラフィ表面処理技術を用いて、新しい一つのチップ部品のための配線が変更され
るだけである。他のベースチップやトップチップに対する変更は必要ない。
【００５０】 本発明に係るマルチチップモジュールは、極小サイズのものが要求されている
電子部品及び電子システムとして使用できる。このような部品及びシステムは例
えば移動携帯通信システムや、補聴器、心臓ペースメーカーや身につけるモニタ
ー及び診断ユニットを含む医療用モニター及び補助システムに使用される。使用
可能な他の分野は、高周波部品のような電気信号通信に適した電子部品である。
本発明に係るマルチチップモジュールの使用によって達成される特別な利点は、
特にワイヤボンディングが不要であるという事実に由来するものである。多様な
チップ間の配線長さが最小化され、本発明が矛盾なく使用された場合、ワイヤボ
ンディングは全く不要である。更に、電気接続路は設計段階で確定され、製造さ
れる。このことは、導電体の幅及び厚さに関して、高周波への使用に適している
。
【００５１】 本発明に係るマルチチップモジュールは、また、ＳＩ、ＧａＡｓ、ＩｎＰ、ク
ウォーツ等の異なる基本材料から成る個々の部品が使用される限り、また、異な
る製造技術から生産されるチップが組み合わされる限り、融通性がある。これは
、例えばシステムがメモリーチップ、論理チップ、センサ部品、チップカードチ
ップ、電源部品又は高周波通信チップ（トランスポンダー）から成る場合である
。各素子は、例えば異なるウエハ径のものを使用することによって可能な限りの
最低コストで製造することができ、マルチチップモジュールのシステム内でのみ
、全体の機能が達成されるものである。
【図面の簡単な説明】
【図１】 本発明の第１実施形態であるマルチチップモジュールを示し、このマルチチッ
プモジュールは接着部を有する。
【図２】 本発明の他の実施形態であるマルチチップモジュールを示し、このマルチチッ
プモジュールはフリップチップ実装のための半田球を有する。
【図３】 本発明に係る二つのトップチップを含むマルチチップモジュールの上面図であ
り、個々のマルチチップモジュールを得るためにベースウエハをダイシングする
前の状態である。
───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＪＰ，ＵＳ (72)発明者 アンゾルゲ、フランク ドイツ国、Ｄ−81245 ミュンヘン、クロ ンヴィンクラー ストラーセ 27Ｄ (72)発明者 ラム、ペーター ドイツ国、Ｄ−85276 プファフェンホー フェン、イルムザイトランク 11ｂ (72)発明者 エーアマン、オスヴィン ドイツ国、Ｄ−13505 ベルリン、スペク トストラーセ 22

Claims (15)

    【特許請求の範囲】
  1. 【請求項１】 以下のものを含むマルチチップモジュール、 一面に、不活性化層（１２）及び少なくとも一つの接続部（１４）を有するベ
    ースチップ（１０）、 上面及び下面を有するトップチップ（１６）であり、その上面には不活性化層
    （１８）及び少なくとも一つの接続部（２０）を有し、トップチップの厚さは１
    ００μｍ未満である、 ベースチップ（１０）の不活性化層（１２）とトップチップ（１６）の下面の
    間に配置され、トップチップ（１６）とベースチップ（１０）を機械的に相互接
    続する接着層（２２）、 ベースチップ（１０）の表面に設けられた電気的絶縁性の平面化層（２４）で
    あり、この層（２４）内にトップチップ（１６）が実質的に埋設されている、 平面化層（２４）を貫通し、導電材料を充填されたスルーホール（２６ａ）で
    あり、この導電材料はベースチップ（１０）の接続部（１４）と電気的に接続し
    ている、 スルーホール（２６ａ）内の導電材料をトップチップ（１６）の接続部（２０
    ）に接続するための接続構造（２８，３０）。
  2. 【請求項２】 請求項１記載のマルチチップモジュールであり、 平面化層（２４）はトップチップ（１６）の表面を横切って延び、 接続構造（２８，３０）は以下のものを含む、 平面化層（２４）を貫通し、導電材料を充填された更なるスルーホール（２８
    ）であり、この導電材料はトップチップ（１６）の接続部（２０）に導電状態で
    接続されている、 平面化層（２４）のベースチップ（１０）の表面とは接していない面に設けら
    れたメタライゼーション（３０）であり、このメタライゼーション（３０）は導
    電材料を充填された前記第１スルーホール（２６ａ）を導電材料を充填された前
    記第２スルーホール（２８）に接続する。
  3. 【請求項３】 請求項１又は請求項２記載のマルチチップモジュールであり、
    さらに以下のものを含む、 平面化層（２４）のベースチップ（１０）の表面とは接していない面に設けら
    れた再配線構造（３２）であり、この再配線構造（３２）は接続構造（３０）に
    電気的に接続している、 絶縁層（３６）であり、再配線構造（３２）はこの絶縁層（３６）と平面化層
    （２４）の間に配置されている、 絶縁層（３６）を貫通する接続スルーホール（３４）であり、この接続スルー
    ホール（３４）は導電材料を充填され、接続構造（２８，３０）への接続のため
    に使用されている。
  4. 【請求項４】 請求項３記載のマルチチップモジュールであり、さらに以下の
    ものを含む、 導電材料を充填された接続スルーホール（３４）の上に設けられた半田材料（
    ３８）であり、この半田材料（３８）はマルチチップモジュールを回路基板にフ
    リップチップ実装する際に使用される。
  5. 【請求項５】 請求項１、請求項２、請求項３又は請求項４記載のマルチチッ
    プモジュールであり、接着層（２２）はエポキシ樹脂から成り、１０μｍ以下、
    好ましくは３μｍ以下の厚さを有する。
  6. 【請求項６】 請求項１、請求項２、請求項３、請求項４又は請求項５記載の
    マルチチップモジュールであり、平面化層（２４）は高分子材料から成る。
  7. 【請求項７】 請求項１、請求項２、請求項３、請求項４、請求項５又は請求
    項６記載のマルチチップモジュールであり、マルチチップモジュールはさらに以
    下のものを含む、 ベースチップ（１０）にのみ接続する第１接続構造（４４）及び／又はトップ
    チップ（１６）にのみ接続する第２接続構造（３０）。
  8. 【請求項８】 請求項１、請求項２、請求項３、請求項４、請求項５、請求項
    ６又は請求項７記載のマルチチップモジュールであり、トップチップ及び／又は
    ベースチップはＣＭＯＳ回路構造（１６ｂ，１０ｂ）を含んでいる。
  9. 【請求項９】 請求項１、請求項２、請求項３、請求項４、請求項５、請求項
    ６、請求項７又は請求項８記載のマルチチップモジュールであり、薄いチップ及
    びトップチップとベースチップの間の平面化層から成る中間層を含み、この中間
    層をベースチップ及びトップチップに接続するために及び／又は外部からこの中
    間層に接続するために、複数の更なるスルーホールがこの平面化層に設けられて
    いる。
  10. 【請求項１０】 請求項１、請求項２、請求項３、請求項４、請求項５、請求
    項６、請求項７、請求項８又は請求項９記載のマルチチップモジュールであり、
    ベースチップ（１０）の材料はトップチップ（１６）の材料とは異なる。
  11. 【請求項１１】 以下のステップを有するマルチチップモジュールの製造方法
    、 一面に不活性化層（１２）及び少なくとも一つの接続部（１４）を有するベー
    スチップ（１０）を含むベースウェハ（４０）を用意する、 上面及び下面を有するトップチップ（１６）を用意する、トップチップ（１６
    ）は、その上面に不活性化層（１８）及び少なくとも一つの接続部（２０）を有
    し、１００μｍ未満の厚さである、 ベースチップ（１０）の不活性化層（１２）に接着層（２２）を設ける、 接着層（２２）にトップチップ（１６）を設ける、 平面化層（２４）を使用して、ベースチップとそこに接着されたトップチップ
    を平面化する、 平面化層（２４）を貫通してベースチップ（１０）の接続部（１４）に通じる
    スルーホール（２６ａ，２６ｂ）を形成する、 スルーホールに導電材料を充填する、 スルーホール（２６ａ）内の導電材料をトップチップの接続部（２０）に接続
    する。
  12. 【請求項１２】 請求項１１記載の方法であり、前記平面化ステップは高分子
    材料が使用されるスピンコーティング工程である。
  13. 【請求項１３】 請求項１１又は請求項１２記載の方法であり、前記充填ステ
    ップは無電解めっき、電着、ＣＶＤコーティングのうちの少なくとも一つを含む
    。
  14. 【請求項１４】 請求項１１、請求項１２又は請求項１３記載の方法であり、
    前記接続ステップは以下のステップを含む、 平面化層に金属層を設ける、 メタライゼーション（３０）を得るために、リソグラフィ技術を用いて金属層
    をパターン化する。
  15. 【請求項１５】 請求項１１、請求項１２、請求項１３又は請求項１４記載の
    方法であり、トップチップ（１６）を用意するステップは以下のサブステップを
    含む、 前処理された標準的なウエハを用意する、 乾式エッチング工程によってウエハの上面にトレンチをエッチングする、 ウエハを支持台に載せる、 乾式エッチング工程によってウエハを底部からトレンチに届くまで薄くする、 トップチップ（１６）を得るために、ダイシングされたチップを支持台から離
    す。
JP2001508501A 1999-07-01 2000-06-30 マルチチップモジュール及びマルチチップモジュールの製造方法 Expired - Lifetime JP3662539B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
EP99112540.2 1999-07-01
EP99112540 1999-07-01
DE10011005.3 2000-03-07
DE10011005A DE10011005B4 (de) 1999-07-01 2000-03-07 Multi-Chip-Modul und Verfahren zum Herstellen eines Multi-Chip-Moduls
PCT/EP2000/006132 WO2001003189A1 (de) 1999-07-01 2000-06-30 Multi-chip-modul und verfahren zum herstellen eines multi-chip-moduls

Publications (2)

Publication Number Publication Date
JP2003504849A true JP2003504849A (ja) 2003-02-04
JP3662539B2 JP3662539B2 (ja) 2005-06-22

Family

ID=26004723

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001508501A Expired - Lifetime JP3662539B2 (ja) 1999-07-01 2000-06-30 マルチチップモジュール及びマルチチップモジュールの製造方法

Country Status (5)

Country Link
EP (1) EP1192659B1 (ja)
JP (1) JP3662539B2 (ja)
AT (1) ATE248436T1 (ja)
DE (2) DE10011005B4 (ja)
WO (1) WO2001003189A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001257310A (ja) * 2000-03-09 2001-09-21 Oki Electric Ind Co Ltd 半導体装置およびその製造方法およびその試験方法
US7045899B2 (en) 2002-10-15 2006-05-16 Oki Electric Industry Co., Ltd. Semiconductor device and fabrication method of the same
JP2006173232A (ja) * 2004-12-14 2006-06-29 Casio Comput Co Ltd 半導体装置およびその製造方法
JP2009033108A (ja) * 2007-07-27 2009-02-12 Hynix Semiconductor Inc 半導体パッケージ、これを有する積層ウエハーレベルパッケージおよび積層ウエハーレベルパッケージの製造方法
JP2014229780A (ja) * 2013-05-23 2014-12-08 富士通株式会社 積層半導体装置及びその製造方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100394808B1 (ko) * 2001-07-19 2003-08-14 삼성전자주식회사 웨이퍼 레벨 적층 칩 패키지 및 그 제조 방법
DE10214847A1 (de) * 2002-04-04 2003-10-23 Diehl Munitionssysteme Gmbh Flexibler dünner Schaltungsaufbau
DE10246728B3 (de) * 2002-10-07 2004-05-06 Infineon Technologies Ag Verfahren zur Herstellung gedünnter Chipstapel z.B. für den Einsatz in einer Chipkarte
DE10336171B3 (de) * 2003-08-07 2005-02-10 Technische Universität Braunschweig Carolo-Wilhelmina Multichip-Schaltungsmodul und Verfahren zur Herstellung hierzu
US7253517B2 (en) * 2003-10-28 2007-08-07 Raytheon Company Method and apparatus for combining multiple integrated circuits
DE102004010956B9 (de) * 2004-03-03 2010-08-05 Infineon Technologies Ag Halbleiterbauteil mit einem dünnen Halbleiterchip und einem steifen Verdrahtungssubstrat sowie Verfahren zur Herstellung und Weiterverarbeitung von dünnen Halbleiterchips

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0304263A3 (en) * 1987-08-17 1990-09-12 Lsi Logic Corporation Semiconductor chip assembly
JP3190057B2 (ja) * 1990-07-02 2001-07-16 株式会社東芝 複合集積回路装置
WO1995009438A1 (en) * 1993-09-30 1995-04-06 Kopin Corporation Three-dimensional processor using transferred thin film circuits
US5527741A (en) * 1994-10-11 1996-06-18 Martin Marietta Corporation Fabrication and structures of circuit modules with flexible interconnect layers
EP0732107A3 (en) * 1995-03-16 1997-05-07 Toshiba Kk Screen device for circuit substrate
JPH0951015A (ja) * 1995-08-09 1997-02-18 Citizen Watch Co Ltd 半導体装置
US5841193A (en) * 1996-05-20 1998-11-24 Epic Technologies, Inc. Single chip modules, repairable multichip modules, and methods of fabrication thereof
US6025995A (en) * 1997-11-05 2000-02-15 Ericsson Inc. Integrated circuit module and method
US6038133A (en) * 1997-11-25 2000-03-14 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module and method for producing the same

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001257310A (ja) * 2000-03-09 2001-09-21 Oki Electric Ind Co Ltd 半導体装置およびその製造方法およびその試験方法
US6765299B2 (en) 2000-03-09 2004-07-20 Oki Electric Industry Co., Ltd. Semiconductor device and the method for manufacturing the same
US7528005B2 (en) 2000-03-09 2009-05-05 Oki Semiconductor Co., Ltd. Method of manufacturing chip size package semiconductor device without intermediate substrate
US7045899B2 (en) 2002-10-15 2006-05-16 Oki Electric Industry Co., Ltd. Semiconductor device and fabrication method of the same
JP2006173232A (ja) * 2004-12-14 2006-06-29 Casio Comput Co Ltd 半導体装置およびその製造方法
US7550833B2 (en) 2004-12-14 2009-06-23 Casio Computer Co., Ltd. Semiconductor device having a second semiconductor construction mounted on a first semiconductor construction and a manufacturing method thereof
JP2009033108A (ja) * 2007-07-27 2009-02-12 Hynix Semiconductor Inc 半導体パッケージ、これを有する積層ウエハーレベルパッケージおよび積層ウエハーレベルパッケージの製造方法
JP2014229780A (ja) * 2013-05-23 2014-12-08 富士通株式会社 積層半導体装置及びその製造方法

Also Published As

Publication number Publication date
DE50003465D1 (de) 2003-10-02
EP1192659A1 (de) 2002-04-03
WO2001003189A8 (de) 2001-05-17
JP3662539B2 (ja) 2005-06-22
EP1192659B1 (de) 2003-08-27
DE10011005A1 (de) 2001-01-18
DE10011005B4 (de) 2004-03-04
ATE248436T1 (de) 2003-09-15
WO2001003189A1 (de) 2001-01-11

Similar Documents

Publication Publication Date Title
US6534341B2 (en) Methods of wafer level fabrication and assembly of chip scale packages
US10276526B2 (en) Semiconductor package structure and manufacturing method thereof
CN110957229B (zh) 半导体器件和形成半导体器件的方法
US6746898B2 (en) Integrated chip package structure using silicon substrate and method of manufacturing the same
US7511376B2 (en) Circuitry component with metal layer over die and extending to place not over die
US7884461B2 (en) System-in-package and manufacturing method of the same
US9997440B2 (en) Protection layer for adhesive material at wafer edge
JP3788268B2 (ja) 半導体装置の製造方法
US11342321B2 (en) Manufacturing method of package on package structure
US10793429B2 (en) Method for producing packaged MEMS assemblies at the wafer level, and packaged MEMS assembly
JP3662539B2 (ja) マルチチップモジュール及びマルチチップモジュールの製造方法
JP3402086B2 (ja) 半導体装置およびその製造方法
TWI792346B (zh) 半導體裝置及其製造方法
CN115132593B (zh) 一种三维封装结构及其制备方法
CN113725086B (zh) 芯片封装结构的制作方法
CN110634830B (zh) 一种多芯片集成的封装方法和结构
CN113725087B (zh) 芯片封装结构的制作方法
US11374381B1 (en) Integrated laser module
CN117326522A (zh) 一种半导体器件的制备方法
CN114823395A (zh) 一种晶圆级系统封装方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040531

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040615

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20040909

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20041001

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041214

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050315

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050323

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080401

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090401

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100401

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110401

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120401

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130401

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130401

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140401

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250