CN117326522A - 一种半导体器件的制备方法 - Google Patents
一种半导体器件的制备方法 Download PDFInfo
- Publication number
- CN117326522A CN117326522A CN202311168232.3A CN202311168232A CN117326522A CN 117326522 A CN117326522 A CN 117326522A CN 202311168232 A CN202311168232 A CN 202311168232A CN 117326522 A CN117326522 A CN 117326522A
- Authority
- CN
- China
- Prior art keywords
- layer
- forming
- wafer
- pad
- solder ball
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 33
- 238000004519 manufacturing process Methods 0.000 title claims description 23
- 238000000034 method Methods 0.000 title abstract description 36
- 229910000679 solder Inorganic materials 0.000 claims abstract description 117
- 238000005520 cutting process Methods 0.000 claims abstract description 10
- 238000004806 packaging method and process Methods 0.000 claims abstract description 10
- 239000013078 crystal Substances 0.000 claims abstract description 4
- 239000010410 layer Substances 0.000 claims description 217
- 238000001465 metallisation Methods 0.000 claims description 30
- 229910052751 metal Inorganic materials 0.000 claims description 26
- 239000002184 metal Substances 0.000 claims description 26
- 239000011241 protective layer Substances 0.000 claims description 22
- 238000000059 patterning Methods 0.000 claims description 8
- 238000005476 soldering Methods 0.000 claims description 4
- 238000005516 engineering process Methods 0.000 abstract description 9
- 238000002360 preparation method Methods 0.000 abstract description 7
- 229910010165 TiCu Inorganic materials 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 5
- 239000010949 copper Substances 0.000 description 5
- 238000000151 deposition Methods 0.000 description 5
- 239000004642 Polyimide Substances 0.000 description 4
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 4
- 229920001940 conductive polymer Polymers 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 229920001721 polyimide Polymers 0.000 description 4
- 239000002861 polymer material Substances 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000009713 electroplating Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 238000004377 microelectronic Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000012536 packaging technology Methods 0.000 description 2
- 229920002577 polybenzoxazole Polymers 0.000 description 2
- 150000003377 silicon compounds Chemical class 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 229910001111 Fine metal Inorganic materials 0.000 description 1
- -1 SiOx Chemical class 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- ZBTDWLVGWJNPQM-UHFFFAOYSA-N [Ni].[Cu].[Au] Chemical compound [Ni].[Cu].[Au] ZBTDWLVGWJNPQM-UHFFFAOYSA-N 0.000 description 1
- 239000002390 adhesive tape Substances 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000003698 laser cutting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本申请公开了一种半导体器件的制备方法。其中，该半导体器件的制备方法包括：提供第一晶圆和第一晶粒；在第一晶圆上形成第一焊盘、第二焊盘、第一焊球和第二焊球，第一焊盘电连接第一焊球，第二焊盘电连接第二焊球；将第一晶粒键合于第一晶圆上，以使第一晶粒的第三焊盘和第一焊球电连接，第二焊球用于电连接外部电路；对键合后的第一晶圆进行封装；对封装后的第一晶圆进行切割。通过上述方式，能够使不同大小的第一焊球和第二焊球同时在集成电路晶圆上形成，且MEMS晶粒在采用倒装键合技术键合时无需形成所需的焊球，从而减少MEMS晶圆的工艺过程中对MEMS器件产生的影响。
Description
技术领域
本申请涉及半导体器件领域，特别是涉及一种半导体器件的制备方法。
背景技术
随着微电子技术的迅猛发展，集成电路复杂度的增加，一个电子系统的大部分功能都可能集成在一个单芯片内，即片上系统。这就相应地要求微电子封装具有更高的性能、更多的引线、更密的内连线、更小的尺寸或更大的芯片腔、更大的热耗散功能、更好的电性能、更高的可靠性、更低的单个引线成本等。
目前，晶圆片级芯片尺度封装技术中，微电路和微机械按功能要求在芯片上的集成，电路部分往往设计于集成电路芯片上，微机械结构设计于MEMS(Micro ElectroMechanical System，微机电系统)芯片上，集成电路芯片与MSMS芯片采用倒装芯片键合(Flip Chip)，则需在MEMS芯片上生成Flip Chip所需的焊球，再通过Flip Chip技术将MEMS芯片焊接在集成电路芯片上，但这样会对MEMS晶圆的工艺过程中的MEMS器件产生影响。
发明内容
为解决上述问题，本申请公开了一种半导体器件的制备方法，能够使不同大小的第一焊球和第二焊球同时在集成电路晶圆上形成，且MEMS晶粒在采用倒装键合技术键合时无需形成所需的焊球，从而减少MEMS晶圆的工艺过程中对MEMS器件产生的影响。
本申请采用的一个技术方案是：提供一种半导体器件的制备方法。该半导体器件的制备方法包括：提供第一晶圆和第一晶粒；在第一晶圆上形成第一焊盘、第二焊盘、第一焊球和第二焊球，第一焊盘电连接第一焊球，第二焊盘电连接第二焊球；将第一晶粒键合于第一晶圆上，以使第一晶粒的第三焊盘和第一焊球电连接，第二焊球用于电连接外部电路；对键合后的第一晶圆进行封装；对封装后的第一晶圆进行切割。
其中，在第一晶圆上形成第一焊盘、第二焊盘、第一焊球和第二焊球，第一焊盘电连接第一焊球，第二焊盘电连接第二焊球，包括：在第一晶圆上形成第一焊盘和第二焊盘；在第一焊盘上形成第一重布线层，以及在第二焊盘上形成第二重布线层；在第一重布线层上形成第一凸点下金属层，以及在第二重布线层上形成第二凸点下金属层；在第一凸点下金属层上形成第一焊球，以及在第二凸点下金属层上形成第二焊球。
其中，在第一焊盘上形成第一重布线层，以及在第二焊盘上形成第二重布线层，包括：在第一晶圆、第一焊盘和第二焊盘上形成保护层；对保护层进行图形化处理，以使第一焊盘和第二焊盘裸露；在保护层、第一焊盘和第二焊盘上形成第一介质层；对第一介质层进行图形化处理，以使第一焊盘和第二焊盘裸露；在裸露的第一焊盘上形成第一重布线层，以及在裸露的第二焊盘上形成第二重布线层。
其中，在第一晶圆、第一焊盘和第二焊盘上形成保护层之后，还包括：对第一晶圆远离保护层的一侧进行减薄处理。
其中，在裸露的第一焊盘上形成第一重布线层，以及在裸露的第二焊盘上形成第二重布线层，包括：在裸露的第一焊盘上形成第一种子层，以及在裸露的第二焊盘上形成第二种子层；在第一种子层上形成第一重布线层，以及在第二种子层上形成第二重布线层。
其中，在第一重布线层上形成第一凸点下金属层，以及在第二重布线层上形成第二凸点下金属层，包括：在第一重布线层上和第二重布线层上形成第二介质层；对第二介质层进行图形化处理，以使第一重布线层和第二重布线层裸露；在裸露的第一重布线层上形成第一凸点下金属层，以及在裸露的第二重布线层上形成第二凸点下金属层。
其中，在所述第一凸点下金属层上形成第一焊球，以及在第二凸点下金属层上形成第二焊球，包括：在第一凸点下金属层上形成第一焊块，以及在第二凸点下金属层上形成第二凸块；将第一凸块经过回流焊形成第一焊球，以及将第二凸块经过回流焊形成第二焊球。
其中，在裸露的第一重布线层上形成第一凸点下金属层，以及在裸露的第二重布线层上形成第二凸点下金属层，包括：在裸露的第一重布线层上形成第三种子层，以及在裸露的第二重布线层上形成第四种子层；在第三种子层上形成第一凸点下金属层，以及在第四种子层上形成第二凸点下金属层。
其中，在第一凸点下金属层上形成第一焊球，以及在第二凸点下金属层上形成第二焊球，包括：在第一凸点下金属层上形成第一焊块，以及在第二凸点下金属层上形成第二焊块；将第一焊块经过回流焊形成第一焊球，以及将第二焊块经过回流焊形成第二焊球。
其中，提供第一晶圆和第一晶粒，包括：提供第一晶圆和第二晶圆；对第二晶圆进行切割，以得到多个第一晶粒。
其中，第一晶圆为集成电路晶圆，第二晶圆为MEMS晶圆。
其中，第一焊球大于第二焊球。
本申请采用的另一个技术方案是：提供一种半导体器件，该半导体器件采用上述的制备方法得到。
本申请提供一种半导体器件的制备方法，其包括：提供第一晶圆和第一晶粒；在第一晶圆上形成第一焊盘、第二焊盘、第一焊球和第二焊球，第一焊盘电连接第一焊球，第二焊盘电连接第二焊球；将第一晶粒键合于第一晶圆上，以使第一晶粒的第三焊盘和第一焊球电连接，第二焊球用于电连接外部电路；对键合后的第一晶圆进行封装；对封装后的第一晶圆进行切割。通过上述方式，能够在集成电路晶圆上同时形成大小不一样的第一焊球和第二焊球，且对于已加工完成的MEMS晶圆，无需再在其上生长倒装芯片键合技术所需的焊球，可直接通过形成的MEMS晶粒与集成电路晶圆上的第一焊球键合，从而减小MEMS晶圆的工艺过程对MEMS器件的影响，特别是减少对于某些应力敏感的MEMS谐振器器件的影响。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。其中：
图1是本申请提供的半导体器件的制备方法一实施例的流程示意图；
图2(a)-图2(j)是图1提供的半导体器件的制备方法中各步骤对应的结构示意图；
图3是本申请提供的半导体器件一实施例的结构示意图。
图中：半导体器件100；第一晶圆201；第一焊盘202a；第二焊盘202b；保护层203；第一介质层204；第一种子层205a；第二种子层205b；第一重布线层206a；第二重布线层206b；第二介质层207；第三种子层208a；第四种子层208b；第一凸点下金属层209a；第二凸点下金属层209b；第一焊块210a；第二焊块210b；第一焊球211a；第二焊球211b；第一晶粒230；第三焊盘231。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。可以理解的是，此处所描述的具体实施例仅用于解释本申请，而非对本申请的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本申请相关的部分而非全部结构。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
本申请中的术语“第一”、“第二”等是用于区别不同对象，而不是用于描述特定顺序。此外，术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其它步骤或单元。
在本文中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其它实施例相结合。
参阅图1和图2(a)-图2(j)，图1是本申请提供的半导体器件的制备方法一实施例的流程示意图，图2(a)-图2(j)是图1提供的半导体器件的制备方法中各步骤对应的结构示意图。该半导体器件的制备方法包括以下具体步骤：
步骤S11：提供第一晶圆和第一晶粒。
可选地，步骤S11具体为提供第一晶圆和第二晶圆，对第二晶圆进行切割，以得到多个第一晶粒。其中，第一晶圆为集成电路晶圆，第二晶圆为MEMS晶圆。MEMS是微电路和微机械按功能要求在芯片上的集成，尺寸通常在毫米或微米级。一般而言，电路部分往往设计于集成电路芯片上，微机械结构设计于MEMS芯片上，集成电路芯片与MSMS芯片键合。芯片在没有封装之前属于晶粒，晶粒(Die)是从已完成某种工艺制程的硅晶圆上切割而成的一个小片。每一个晶粒都是一个独立的功能芯片，在没有对其进行封装的时候，没有引脚和散热片，是不可以直接使用的。
可选地，第一晶圆为以完成CMOS(Complementary Metal Oxide Semiconductor，互补金属氧化物半导体)工艺的晶圆。其中，CMOS工艺是设计集成电路(模拟集成电路)最常用的一种工艺。其中C表示互补，MOS指的是NMOS和PMOS。将NMOS器件和PMOS器件同时制作在同一硅衬底上，NMOS制作在P型硅衬底，PMOS制作在N阱里面。
可选地，第一晶粒为MEMS晶粒，MEMS晶粒为经过MEMS工艺的MEMS晶圆切割下来的单个MEMS晶粒。
步骤S12：在第一晶圆上形成第一焊盘、第二焊盘、第一焊球和第二焊球，第一焊盘电连接第一焊球，第二焊盘电连接第二焊球。
其中，焊盘是电路板上金属暴露区域，用于将管芯上的电路连接到封装芯片栅的引脚。焊球是将芯片组连接到印刷电板的球形焊料，通常将它们手动或通过设备安装在板上。每个焊球需要采用独立的焊盘。
可选地，在一实施例中，步骤S12可以包括：
步骤S121：在第一晶圆201上形成第一焊盘202a和第二焊盘202b。
具体地，在第一晶圆201上形成第一焊盘202a和第二焊盘202b，如图2(a)。可选地，在第一晶圆201的表面上生长金属pads(引脚焊盘)以形成第一焊盘202a和第二焊盘202b，用于后续的电连接。其中，金属pads材料可以是铝、铬/金或其他金属材料，厚度一般为100-200nm。
步骤S122：在第一焊盘202a上形成第一重布线层206a，以及在第二焊盘202b上形成第二重布线层206b。
具体地，在第一晶圆201、第一焊盘202a和第二焊盘202b上形成保护层203，对保护层203进行图形化处理，以使第一焊盘202a和第二焊盘202b裸露，如图2(b)。可选地，在第一晶圆201、第一焊盘202a和第二焊盘202b上进行沉积以形成保护层203，其中，保护层203为SiOx、SiNx或其他不导电的硅化合物，厚度一般为500-800nm。然后，可以采用蚀刻等方式对保护层203进行图形化处理，即在对应第一焊盘202a和第二焊盘202b的位置进行开口，以使第一焊盘202a和第二焊盘202b裸露。
可选地，在一实施例中，在制作完保护层203后，还可以根据第一晶圆201的厚度在第一晶圆201远离保护层203的一侧为第一晶圆201进行减薄处理，使得减薄后的第一晶圆201的厚度150-250um，如图2(c)。
具体地，在保护层203、第一焊盘202a和第二焊盘202b上形成第一介质层204，并对第一介质层204进行图形化处理，以使第一焊盘202a和第二焊盘202b裸露，如图2(d)。可选地，在保护层203、第一焊盘202a和第二焊盘202b上涂覆不导电的聚合物材料以形成第一介质层204。可选地，不导电的聚合物材料可以为聚酰亚胺(PI)、苯并环丁烯(BCB)或聚苯并噁唑(PBD)等。然后，可以采用蚀刻等方式对第一介质层204进行图形化处理，即在对应第一焊盘202a和第二焊盘202b的位置进行开口，以使第一焊盘202a和第二焊盘202b裸露。其中，第一介质层204的厚度一般为1-2um。可以理解地，涂覆以形成的第一介质层204，可以加强晶圆的保护层，起到应力缓冲的作用。
具体地，在裸露的第一焊盘202a上形成第一种子层205a，以及在裸露的第二焊盘202b上形成第二种子层205b；在第一种子层205a上形成第一重布线层206a，以及在第二种子层205b上形成第二重布线层206b，如图2(e)。
可选地，在裸露的第一焊盘202a上进行沉积TiCu以形成第一种子层205a，以及在裸露的第二焊盘202b上进行沉积TiCu以形成第二种子层205b。可选地，在第一介质层204上沉积TiCu，使得在裸露的第一焊盘202a上形成第一种子层205a，以及在裸露的第二焊盘202b上形成第二种子层205b，在本实施例中，第一种子层205a和第二种子层205b是在一道工序中完成制作，在其他实施例中，也可以采用两道工序分别制作。可选地，在第一种子层205a上经过PVD(Physical Vapor Deposition，物理气相沉积)沉积或电镀的方法生长第一重布线层206a，以及在第二种子层205b上经过PVD沉积或电镀的方法生长第二重布线层206b。可以理解地，沉积TiCu所形成的第一种子层205a和第二种子层205b可以作为第一重布线层206a和第二重布线层206b生长铜的种子层，同时增加了重布线层与pads的黏附力。其中，第一种子层205a和第二种子层205b的厚度一般为20～50nm。其中，第一重布线层206a和第二重布线层206b一般为铜材料，厚度为2um。可以理解地，第一重布线层206a和第二重布线层206b起着XY平面电气延伸和互联的作用。
步骤S123：在第一重布线层206a上形成第一凸点下金属层209a，以及在第二重布线层206b上形成第二凸点下金属层209b。
具体地，在第一重布线层206a上和第二重布线层206b上形成第二介质层207，对第二介质层207进行图形化处理，以使第一重布线层206a和第二重布线层206b裸露，如图2(f)。可选地，在第一重布线层206a上和第二重布线层206b上涂覆不导电的聚合物材料以形成第二介质层207。可选地，不导电的聚合物材料可以为聚酰亚胺(PI)、苯并环丁烯(BCB)或聚苯并噁唑(PBD)等。然后，可以采用蚀刻等方式对第二介质层207进行图形化处理，即在对应第一重布线层206a和第二重布线层206b的位置进行开口，以使第一重布线层206a和第二重布线层206b裸露。
可选地，这里对第二介质层207进行开口处理，和步骤122中对第一介质层204进行开口处理，两者对应的开口位置可以错位开来，即在Z方向上并不对应。具体地，在制作第一种子层205a、第二种子层205b、第一重布线层206a和第二重布线层206b时，第一种子层205a和第一重布线层206a部分位于第一介质层204的开口内，部分位于第一介质层204上，第二介质层207的一个开口可以对应第一种子层205a和第一重布线层206a位于第一介质层204上的一部分；第二种子层205b和第二重布线层206b部分位于第一介质层204的开口内，部分位于第一介质层204上，第二介质层207的另一个开口可以对应第二种子层205b和第二重布线层206b位于第一介质层204上的一部分。
其中，第二介质层207的厚度一般为2-3um。可以理解地，涂覆形成的第二介质层207使晶圆表面平坦并保护重布线层。
具体地，在裸露的第一重布线层206a上形成第三种子层208a，以及在裸露的第二重布线层206b上形成第四种子层208b；在第三种子层208a上形成第一凸点下金属层209a，以及在第四种子层208b上形成第二凸点下金属层209b，如图2(g)。可选地，在第二介质层207上进行TiCu的沉积，使得在裸露的第一重布线层206a上形成第三种子层208a，以及在裸露的第二重布线层206b上形成第四种子层208b，在本实施例中，第三种子层208a和第四种子层208b是在一道工序中完成制作，在其他实施例中，也可以采用两道工序分别制作。其中，第一凸点下金属层209a和第二凸点下金属层209b为TiCu和铜材料，厚度一般约为2um，其中，TiCu的厚度为20-50nm，铜的厚度为2um。可以理解地，形成的第一凸点下金属层209a和第二凸点下金属层209b用于承接后续的焊球，并提供电气连接。
步骤S124：在第一凸点下金属层209a上形成第一焊球211a，以及在第二凸点下金属层209b上形成第二焊球211b。
具体地，在第一凸点下金属层209a上形成第一焊块210a，以及在第二凸点下金属层209b上形成第二焊块210b，如图2(h)。可选地，在第一凸点下金属层209a和第二凸点下金属层209b上利用电镀或锡膏刷印等工艺加工，形成第一焊块210a和第二焊块210b。其中，焊块制作的材质主要有金、铜、铜镍金、锡等，不同金属材质适用于不同芯片的封装。
在本实施例中第一焊块210a和第二焊块210b为合金材料，主要成分为锡，可包含其他组分，如银、铜、锑等金属。可选地，当第一焊块210a和第二焊块210b分步加工时，第一焊块210a和第二焊块210b可以选择不同的材料组分。可以理解地，材料组分不同将导致第一焊块210a和第二焊块210b的熔点差异。可选地，第一焊块210a大于第二焊块210b。
其中，将第一焊块210a经过回流焊形成第一焊球211a，以及将第二焊块210b经过回流焊形成第二焊球211b，如图2(i)。可选地，第一焊球211a大于第二焊球211b。
步骤S13：将第一晶粒键合于第一晶圆上，以使第一晶粒的第三焊盘和第一焊球电连接，第二焊球用于电连接外部电路。
具体地，利用倒装芯片键合(Flip Chip)技术将第一晶粒230倒装焊接到第一晶圆201上，以使第一晶粒230的第三焊盘231和第一焊球接218电连接，第二焊球211b用于电连接外部电路，如图2(j)。其中，Flip Chip技术是将晶圆连接点长凸块，然后将晶圆翻转过来使凸块与基板直接连接。可选地，第一晶粒230为MEMS谐振器。
其中，倒装芯片键合技术可以在使用倒装芯片能增加I/O的数量。I/O不像导线键合处于芯片四周而受到数量的限制。面阵列可以在更小的空间里进行更多信号、功率以及电源等互连。一般的倒装芯片焊盘可达400个。此外，倒装芯片封装技术焊料凸点制备工艺更适合集成化发展需求，生产效率较引线键合(WB)工艺有大幅提高。
在一实施例中，在MEMS晶圆上生长金属pads以形成焊盘，在焊盘上沉积不导电的硅化合物如SiOx、SiNx，以形成保护层，再进行切割形成MEMS谐振器，将MEMS谐振器通过Flip Chip技术焊接到集成电路晶圆上，以使MEMS谐振器的焊盘和第一焊球电连接，第二焊球用于电连接外部电路。由于MEMS谐振器无需在其上生长倒装芯片键合所需的焊球，因此可以减小MEMS谐振器的工艺过程对MEMS器件的影响。
步骤S14：对键合后的第一晶圆进行封装。
可选地，在本实施例中采用晶圆片级芯片尺度封装(Wafer Level Chip ScalePackaging，WLCSP)进行封装。具体地，对键合后的晶圆用胶水贴装到框架衬垫(Substrate)上，然后利用超细的金属导线或者导电性树脂将晶圆的接合焊盘连接到框架衬垫的引脚，使晶片与外部电路相连，构成特定规格的芯片。
步骤S15：对封装后的第一晶圆进行切割。
其中，晶圆切割有划片切割、刀片切割、激光切割、等离子切割等方法。可选地，在本实施例中采用晶圆片级芯片尺度封装主要采用激光切割法。先用激光能量切割晶圆的内部，再向贴附在背面的胶带施加外部压力，使其断裂，从而分离芯片的方法。当向背面的胶带施加压力时，由于胶带的拉伸，晶圆将被瞬间向上隆起，从而使芯片分离，成为单个芯片。
可选地，将封装好后的集成电路晶圆切割成单个MEMS振荡器。
区别于现有技术，本申请提供一种半导体器件的制备方法，包括：提供第一晶圆和第一晶粒；在第一晶圆上形成第一焊盘、第二焊盘、第一焊球和第二焊球，第一焊盘电连接第一焊球，第二焊盘电连接第二焊球；将第一晶粒键合于第一晶圆上，以使第一晶粒的第三焊盘和第一焊球电连接，第二焊球用于电连接外部电路；对键合后的第一晶圆进行封装；对封装后的第一晶圆进行切割。通过上述方式，能够在集成电路晶圆上同时形成大小不一样的第一焊球和第二焊球，且对于已加工完成的MEMS晶圆，无需再在其上生长倒装芯片键合技术所需的焊球，可直接通过形成的MEMS晶粒与集成电路晶圆上的第一焊球键合，从而减小MEMS晶圆的工艺过程对MEMS器件的影响，特别是减少对于某些应力敏感的MEMS谐振器器件的影响。
参阅图3，图3是本申请提供的半导体器件一实施例的结构示意图，该半导体器件100采用上述的制备方法得到。
其中，该半导体器件100可以是谐振芯片，可以用于产生谐振信号，例如时钟信号等。
以上所述仅为本申请的实施方式，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。
Claims (10)
1.一种半导体器件的制备方法，其特征在于，包括：
提供第一晶圆和第一晶粒；
在所述第一晶圆上形成第一焊盘、第二焊盘、第一焊球和第二焊球，所述第一焊盘电连接所述第一焊球，所述第二焊盘电连接所述第二焊球；
将所述第一晶粒键合于所述第一晶圆上，以使所述第一晶粒的第三焊盘和所述第一焊球电连接，所述第二焊球用于电连接外部电路；
对键合后的所述第一晶圆进行封装；
对封装后的所述第一晶圆进行切割。
2.根据权利要求1所述的半导体器件的制备方法，其特征在于，所述在所述第一晶圆上形成第一焊盘、第二焊盘、第一焊球和第二焊球，所述第一焊盘电连接所述第一焊球，所述第二焊盘电连接所述第二焊球，包括：
在所述第一晶圆上形成第一焊盘和第二焊盘；
在所述第一焊盘上形成第一重布线层，以及在所述第二焊盘上形成第二重布线层；
在所述第一重布线层上形成第一凸点下金属层，以及在所述第二重布线层上形成第二凸点下金属层；
在所述第一凸点下金属层上形成第一焊球，以及在所述第二凸点下金属层上形成第二焊球。
3.根据权利要求2所述的半导体器件的制备方法，其特征在于，所述在所述第一焊盘上形成第一重布线层，以及在所述第二焊盘上形成第二重布线层，包括：
在所述第一晶圆、所述第一焊盘和所述第二焊盘上形成保护层；
对所述保护层进行图形化处理，以使所述第一焊盘和所述第二焊盘裸露；
在所述保护层、所述第一焊盘和所述第二焊盘上形成第一介质层；
对所述第一介质层进行图形化处理，以使所述第一焊盘和所述第二焊盘裸露；
在裸露的所述第一焊盘上形成第一重布线层，以及在裸露的所述第二焊盘上形成第二重布线层。
4.根据权利要求3所述的半导体器件的制备方法，其特征在于，所述在所述第一晶圆、所述第一焊盘和所述第二焊盘上形成保护层之后，还包括：
对所述第一晶圆远离所述保护层的一侧进行减薄处理。
5.根据权利要求3所述的半导体器件的制备方法，其特征在于，所述在裸露的所述第一焊盘上形成第一重布线层，以及在裸露的所述第二焊盘上形成第二重布线层，包括：
在裸露的所述第一焊盘上形成第一种子层，以及在裸露的所述第二焊盘上形成第二种子层；
在所述第一种子层上形成第一重布线层，以及在所述第二种子层上形成第二重布线层。
6.根据权利要求2所述的半导体器件的制备方法，其特征在于，所述在所述第一重布线层上形成第一凸点下金属层，以及在所述第二重布线层上形成第二凸点下金属层，包括：
在所述第一重布线层上和所述第二重布线层上形成第二介质层；
对所述第二介质层进行图形化处理，以使所述第一重布线层和所述第二重布线层裸露；
在裸露的所述第一重布线层上形成第一凸点下金属层，以及在裸露的所述第二重布线层上形成第二凸点下金属层。
7.根据权利要求6所述的半导体器件的制备方法，其特征在于，所述在裸露的所述第一重布线层上形成第一凸点下金属层，以及在裸露的所述第二重布线层上形成第二凸点下金属层，包括：
在裸露的所述第一重布线层上形成第三种子层，以及在裸露的所述第二重布线层上形成第四种子层；
在所述第三种子层上形成第一凸点下金属层，以及在所述第四种子层上形成第二凸点下金属层。
8.根据权利要求2所述的半导体器件的制备方法，其特征在于，所述在所述第一凸点下金属层上形成第一焊球，以及在所述第二凸点下金属层上形成第二焊球，包括：
在所述第一凸点下金属层上形成第一焊块，以及在所述第二凸点下金属层上形成第二焊块；
将所述第一焊块经过回流焊形成第一焊球，以及将所述第二焊块经过回流焊形成第二焊球。
9.根据权利要求1所述的半导体器件的制备方法，其特征在于，所述提供第一晶圆和第一晶粒，包括：
提供第一晶圆和第二晶圆；
对所述第二晶圆进行切割，以得到多个所述第一晶粒。
10.根据权利要求9所述的半导体器件的制备方法，其特征在于，所述第一晶圆为集成电路晶圆，所述第二晶圆为MEMS晶圆。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311168232.3A CN117326522A (zh) | 2023-09-11 | 2023-09-11 | 一种半导体器件的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311168232.3A CN117326522A (zh) | 2023-09-11 | 2023-09-11 | 一种半导体器件的制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117326522A true CN117326522A (zh) | 2024-01-02 |
Family
ID=89289313
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311168232.3A Pending CN117326522A (zh) | 2023-09-11 | 2023-09-11 | 一种半导体器件的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117326522A (zh) |
-
2023
- 2023-09-11 CN CN202311168232.3A patent/CN117326522A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11961742B2 (en) | Semiconductor device and manufacturing method thereof | |
| US11848310B2 (en) | Semiconductor device and method of manufacturing thereof | |
| US10867957B2 (en) | Mechanisms for forming hybrid bonding structures with elongated bumps | |
| US11424190B2 (en) | Multi-chip package and manufacture method thereof | |
| US8283737B2 (en) | MEMS package and method of manufacturing the MEMS package | |
| KR101495355B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| TWI532155B (zh) | 具有光學感測器的半導體裝置及在該裝置正背面形成互連結構之方法 | |
| TWI446491B (zh) | 半導體封裝及其製造方法 | |
| TWI567866B (zh) | 半導體元件以及使用提供結構支撐之封膠劑來形成具有直通矽晶穿孔的互連結構之方法 | |
| US6605525B2 (en) | Method for forming a wafer level package incorporating a multiplicity of elastomeric blocks and package formed | |
| WO2010058646A1 (ja) | 半導体パッケージおよびその製造方法 | |
| EP1439576A2 (en) | Through hole manufacturing method | |
| US8860195B2 (en) | Apparatus and method for increasing the quantity of discrete electronic components in an integrated circuit package | |
| CN109755207B (zh) | 集成扇出型封装及其形成方法 | |
| KR101711294B1 (ko) | 반도체 구조물 및 이의 제조 방법 | |
| KR20240019188A (ko) | Lab 동안 뒤틀림 제어를 위한 방법 및 반도체 장치 | |
| TWI775145B (zh) | 多晶片封裝件及其製造方法 | |
| CN117326522A (zh) | 一种半导体器件的制备方法 | |
| TW201944558A (zh) | 裝置、半導體封裝以及製造半導體封裝的方法 | |
| CN220934063U (zh) | 集成电路封装 | |
| KR100641564B1 (ko) | 이방성 도전 필름을 이용한 칩 사이즈 패키지 제조방법 | |
| Topper et al. | Technology requirements for chip-on-chip packaging solutions | |
| CN114883289A (zh) | 半导体封装和制造半导体封装的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |