JP2003339168A - 絶縁駆動型インバータ装置 - Google Patents

Abstract

(57)【要約】 【課題】 容量結合型信号伝送路用のキャパシタの個数
を削減し、低コストで且つノイズに強いインバータ装置
を提供することにある。 【解決手段】 強電側の信号入力部と弱電側の制御手段
の間に第１及び第２のキャパシタを含む容量結合型信号
伝送路を設け、強電側と弱電側の間に第３のキャパシタ
を含む容量結合型信号伝送帰路を設け、弱電側の制御手
段は第１又は第２のキャパシタにパルス電流を通電して
駆動信号を強電側に伝え、この駆動信号は昇圧レベルシ
フト回路を介して高電位側パワースイッチング素子をオ
ン又はオフさせる。 【効果】 パワースイッチング素子がオン、オフする際
の電圧変化をレベルシフト手段で吸収し、信号入力部と
レベルシフト手段の併用により、容量結合型信号伝送路
のキャパシタの数を削減することができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、一対のパワースイ
ッチング素子を用いたインバータ装置に係わり、特に、
電気自動車又はハイブリッド電気自動車の駆動用電源に
て使用して好適な絶縁駆動型インバータ装置に関する。

【０００２】

【従来の技術】自動車の燃費向上の要請、環境問題への
配慮等から電気自動車又はハイブリッド電気自動車が開
発されている。特に、近年、燃料電池と二次電池を有す
る燃料電池ハイブリッド自動車が注目されている。これ
らの電気自動車では、３００Ｖ級の二次電池を直流電源
とするインバータ装置によって交流同期型モータを駆動
し、その駆動力によって自動車を走行し、エンジンのア
シストを行う。

【０００３】従来の自動車用電源は、１４Ｖ又は２４Ｖ
程度の鉛電池であり、車載電気部品は全てボディアース
されていた。しかしながら、３００Ｖ級の電池を使用す
るインバータ装置は感電の危険性がある強電系である。
電気自動車又はハイブリッド自動車の電気系統は、二次
電池及びインバータ装置を含む強電系と、マイクロコン
ピュータ等の制御手段を含む弱電系からなる。強電系の
電気回路は14V等の弱電系に対して絶縁する必要があ
り、弱電系のようにボディアースを施さない。

【０００４】一般的に弱電系のマイクロコンピュータ等
の制御手段より強電系のインバータ装置へ制御信号を送
信するための手段として、フォトカプラが用いられる。
しかしながら、車載部品は、動作保証温度範囲が−４０
℃〜８５℃（雰囲気）の広い温度範囲にて１０年以上の
長期間に渡り絶縁耐力(ＡＣ２５００Ｖ)を維持する必要
がある。このような車載規格を満足するフォトカプラは
一般産業用フォトカプラに比べ信頼性の点から高価にな
る。比較的安価で信頼性にも優れた絶縁信号伝送方法と
して、特開昭56-84009号公報に記載された方法がある。
この方法では、絶縁型の容量結合によって電気的に浮遊
した回路に差入力電圧を伝送させる。

【０００５】また、同様な方法を車載用パワースイッチ
ング素子の駆動に用いた例が、IEEEPESC'98(Power Elec
tronＩＣs Special Conference 98 ハ゜ワーエレクトロニクス・スヘ゜シ
ャル・コンファレンス 98)のフ゜ロシーテ゛ィンク゛（発表予稿論文） 1998
年 pp1208-1213掲載の論文"Isolated Capacitively Cou
pled MOS Driver Circuit with Bidirectional Signal
Transfer"に記載されている。

【０００６】この例では、負荷よりも高電位側に接続さ
れた強電側のハイサイドスイッチに対して、電気的に絶
縁された弱電側から駆動信号を送る回路が使用される。
弱電系と強電系の間には絶縁用のキャパシタを含む２つ
の信号伝送経路が設けられている。強電側には、２つの
キャパシタの出力から差電圧を取り出すための差動増幅
器と、差動増幅器の出力から駆動信号を取り出すための
復調回路が設けられ、復調回路の出力によってハイサイ
ドスイッチが駆動される。弱電側には、元の駆動信号か
ら１と０が互いに逆転した（即ち位相が逆の）２つのデ
ィジタル信号を作り、それを前記２つのキャパシタに印
加させる変調回路が設けられている。元の駆動信号をデ
ィジタル信号（矩形波）にすることによってキャパシタ
に電流を流し、逆位相化の信号を差動増幅器が受けるこ
とによって弱電系と強電系の間の電圧変化(ｄＶ／ｄｔ)
によるノイズの影響を軽減させる。

【０００７】

【発明が解決しようとする課題】本発明が解決しようと
する課題としては、以下の３つがある。第１は電圧変化
に伴うノイズ誤動作の解消である。上述の例ではハイサ
イドスイッチがオンになると強電系と弱電系の間に高電
圧が印加される。この高電圧は２つのキャパシタに等し
く印加されるため、２つのキャパシタには同相の電流が
流れる。同相電流が流れる期間は高電圧の印加開始から
終了までの数μｓ程度である。同相電流は差動増幅器及
び復調回路にとってはノイズになるため、復調回路には
このノイズに感応しないようローパスフィルタを備える
必要がある。

【０００８】上述の例ではローパスフィルタは、カット
オフ周波数が１００ｋＨｚのフィルタ機能を有する。し
かし、ローパスフィルタは遅延時間の増加を招くことが
問題であり、カットオフ周波数が１００ｋＨｚのフィル
タでは約１０μｓの遅延時間が生じる。これは伝送すべ
き駆動信号のパルス幅の約1/3〜1/4に相当し、許容でき
ない。このようにキャパシタを用いた容量結合型の伝送
路は、強電系と弱電系の間の電圧変化の影響により、ノ
イズ誤動作を起こすことが問題であった。従って、信号
伝送遅延を招くことなくノイズ誤動作を解決する必要が
あった。

【０００９】第２は多数のキャパシタを使用することに
よるコストアップである。上述の従来例では、１つの信
号を送るために２つのキャパシタを用いた容量結合型信
号伝送路が必要である。このような容量結合型信号伝送
路をモータ駆動用の３相インバータに適用した場合を想
定すると、６個のパワースイッチング素子を駆動するた
めに１２個のキャパシタが必要になる。更に各パワース
イッチング素子における過電流、過電圧等の異常を検知
した信号は強電側から弱電側の制御回路に送信される。
従って、異常検知信号を送信するための容量結合型信号
伝送路を設けると、更に１２個のキャパシタが必要にな
る。結局、容量結合型信号伝送路として合計２４個のキ
ャパシタを使用することになる。キャパシタの数が多く
なるとインバータ装置のコストアップを招くばかりでな
く、信頼性を低下させることにもなる。そこで、キャパ
シタ数を削減することが第２の課題である。

【００１０】キャパシタをパワースイッチング素子やゲ
ート駆動回路と共に密閉されたモジュール内に収納する
ことができれば、キャパシタの弱電側の端子を、モジュ
ールの外面に配置することができる。即ち、モジュール
の外面に露出している弱電側の信号端子は強電側より絶
縁されているため、モジュールの交換時に感電の危険性
がなくなり安全である。これを実現する為には、第１の
課題であるノイズ誤作動の影響を解消し、第２の課題で
あるキャパシタの数を削減してモジュール内に搭載した
場合の信頼性を向上させる必要がある。

【００１１】第３はノイズの影響が小さいアナログ用の
絶縁型電流計測手段である。インバータ装置では負荷を
流れる電流を検出して各パワースイッチング素子の駆動
パルス幅を変えるＰＷＭ（パルス幅変調）制御を行う。
従って、強電側で検出した電流を絶縁して弱電側の制御
回路に伝える絶縁型電流計測及び伝送が必要である。

【００１２】容量結合を用いてアナログ情報を伝送する
方法として、先の特開昭56-84009号を始めとする従来例
が知られている。いずれも原理的には同一であり、アナ
ログ情報を一旦ディジタル化（Ａ／Ｄ変換）し、このデ
ィジタル値と逆位相のディジタル値を２つのキャパシタ
を介して送信し、両キャパシタの差電圧を取り出して復
調した後、ディジタル値をアナログ値に再度変換（Ｄ／
Ａ変換）する。この方法は途中に２つの変換（Ａ／Ｄ、
Ｄ／Ａ）を含み回路が高価となると共に、前述の電圧変
化により信号に同相ノイズが混入すると、ディジタル化
したデータが多数ビットに渡って影響を受ける。そこ
で、第一の課題と同様に、電圧変化によるノイズの影響
が小さいアナログ用の絶縁回路が求められていた。従っ
て、本発明の第１の目的は、電圧変化に伴うノイズの影
響を低減して、信頼性が高い絶縁駆動型インバータ装置
を提供することにある。

【００１３】本発明の第２の目的は、容量結合型信号伝
送路のキャパシタ数を削減して、低コストの絶縁駆動型
インバータ装置を提供することにある。本発明の第３の
目的は、ノイズの影響を低減し、かつ低コストの絶縁型
アナログ電流検出手段を備えたインバータ装置を提供す
ることにある。

【００１４】

【課題を解決するための手段】（１）第１及び第２の目
的を達成するため、本発明によると、直流電源の正負極
間に互いに直列に接続された１対のパワースイッチング
素子を含む主回路と、前記パワースイッチング素子の各
々に接続された高電位側ゲート回路及び低電位側ゲート
回路と前記パワースイッチング素子のための駆動信号を
入力するための信号入力部と前記信号入力部から前記高
電位側ゲート回路に前記駆動信号を伝送するための昇圧
レベルシフト回路とを含み前記直流電源の負極の電位を
基準電位とし集積回路化されたドライバ回路と、を有
し、前記ドライバ回路の基準電位に対して電気的に絶縁
された基準電位を有する制御手段からの駆動信号によっ
て前記パワースイッチング素子を駆動するように構成さ
れた絶縁駆動型インバータ装置において、前記信号入力
部と前記制御手段の間に第１及び第２のキャパシタを含
む容量結合型信号伝送路を設け、前記ドライバ回路の基
準電位と前記制御手段の基準電位の間に第３のキャパシ
タを含む容量結合型信号伝送帰路を設け、前記制御手段
は前記駆動信号に応じて前記第１のキャパシタ又は第２
のキャパシタにパルス電流を通電し、前記ドライバ回路
は前記駆動信号に応じて前記パワースイッチング素子を
交互にオン又はオフにさせる。かかる構成により、キャ
パシタの数を削減し、キャパシタに高電圧変化が加わる
ことを抑制し、低コストでノイズの影響が少ないインバ
ータ装置を提供することができる。

【００１５】（２）上述の（１）の絶縁駆動型インバー
タ装置において、好ましくは、前記制御手段が、前記第
１のキャパシタのみにパルス電流を通電した場合に前記
高電位側パワースイッチング素子をオンにし且つ前記低
電位側パワースイッチング素子をオフにし、前記第２の
キャパシタのみにパルス電流を通電した場合に前記高電
位側パワースイッチング素子をオフにし且つ前記低電位
側パワースイッチング素子をオンにし、前記第１及び第
２のキャパシタの両者にパルス電流の通電した場合に前
記第１及び第２のパワースイッチング素子をオフにさせ
る。

【００１６】（３）更に好ましくは、（２）の絶縁駆動
型インバータ装置において、前記信号入力部はフリップ
フロップ手段を有し、前記制御手段は、前記高電位側又
は低電位側パワースイッチング素子をオンにする期間に
前記パワースイッチング素子に対応した前記第１のキャ
パシタ又は第２のキャパシタに繰り返しパルス電流を通
電させ、前記フリップフロップ手段に繰り返しセット又
はリセット信号を与える。

【００１７】（４）上述の（１）の絶縁駆動型インバー
タ装置において、好ましくは、前記高電位側パワースイ
ッチング素子及び低電位側パワースイッチング素子の異
常を検出するための異常検出手段と、前記異常検出手段
からの異常検出信号を前記制御手段に伝送するための異
常検知出力部と、前記高電位側の異常検出手段からの異
常検出信号を前記異常検知出力部へ電位変換して伝送す
るための降圧レベルシフト回路と、前記異常検知出力部
と前記制御手段の間に第４及び第５のキャパシタを含む
容量結合型信号伝送路とを備え、前記異常検知出力部は
前記高電位又は低電位側の異常検出手段からの異常検出
信号に応じて前記第４又は第５のキャパシタにパルス電
流を通電し、前記パワースイッチング素子の異常を前記
制御手段に伝送する。

【００１８】（５）第１の目的を達成するため、直流電
源の正負極間に互いに直列に接続された１対のパワース
イッチング素子を含む主回路と、前記直流電源の負極を
基準電位とし前記パワースイッチング素子のための高電
位側及び低電位側ゲート回路を含む回路素子を集積回路
化したドライバ回路と、を具備し、前記直流電源の負極
に対して電気的に絶縁された基準電位を有する制御手段
より供給された駆動信号によって前記パワースイッチン
グ素子をオン又はオフにさせるように構成された絶縁駆
動型インバータ装置において、前記ドライバ回路の高電
位側ゲート回路と前記制御手段の間に第１及び第２のキ
ャパシタを含む容量結合型信号伝送路を備え、前記ドラ
イバ回路の基準電位と前記制御手段の基準電位の間に第
３のキャパシタを含む容量結合型信号伝送帰路を備える
と共に、前記制御手段は前記駆動信号に応じて前記第１
又は第２のキャパシタに正又は負の極性のパルス電流を
通電し、前記ドライバ回路は前記パルス電流に応じて前
記高電位側又は低電位側パワースイッチング素子をオン
又はオフにさせる。かかる構成により、例え高電圧変化
によるノイズ誤動作が生じても即座に正常な動作に復帰
させ、インバータの出力にはノイズの影響が現れないも
のとなる。

【００１９】（６）上述の（５）の絶縁駆動型インバー
タ装置において、前記高電位側ゲート回路はフリップフ
ロップ手段を具備し、前記制御手段は、前記第１のキャ
パシタのみにパルス電流を繰り返し通電して前記フリッ
プフロップ手段をセットさせ、前記フリップフロップ手
段の出力に応じて前記高電位側パワースイッチング素子
をオンにさせると共に、前記第２のキャパシタにのみ逆
極性のパルス電流を繰り返し通電して前記フリップフロ
ップ手段をリセットさせ、前記高電位側パワースイッチ
ング素子をオフにさせる。

【００２０】（７）第３の目的を達成するために、直流
電源の正負極間に互いに直列に接続された一対のパワー
スイッチング素子を含む主回路と前記直流電源の負極を
基準電位とし前記パワースイッチング素子を駆動するた
めのドライバ回路とを備え、前記直流電源の負極に対し
て電気的に絶縁された基準電位を有する制御手段からの
駆動信号によって前記パワースイッチング素子をオン又
はオフにさせるように構成された絶縁駆動型インバータ
装置において、前記パワースイッチング素子の少なくと
も一方に流れる電流を検出するためのシャント抵抗手段
と、前記シャント抵抗手段の電圧をサンプルアンドホー
ルドするためのサンプルアンドホールド手段と、前記制
御手段からのクロック信号に応じて前記サンプルアンド
ホールド手段の出力電圧を振幅とする矩形波交流信号を
形成するための変調手段と、前記制御手段の基準電位と
同一の基準電位に接続され前記変調手段より出力された
矩形波交流信号を入力するための差動増幅手段と、前記
差動増幅手段の出力を前記クロック信号に同期して全波
整流し、更に平滑するための復調手段と、を備え、前記
変調手段から前記差動増幅手段への矩形波交流信号は第
１及び第２のキャパシタを含む容量結合型信号伝送路を
介して伝送され、前記制御手段から前記変調手段へのク
ロック信号は第３のキャパシタを含む容量結合型信号伝
送路を介して伝送される。かかる構成によれば容量結合
型信号伝送路のキャパシタを経由してアナログ情報を制
御手段側に直接伝送することができ、ノイズの影響を軽
減することができる。

【００２１】（８）二次電池を直流電源とする電気自動
車において、上記（１）から（７）の絶縁駆動型インバ
ータ装置を備え、前記パワースイッチング素子と前記ド
ライバ回路と前記信号入力部と前記第１、第２及び第３
のキャパシタを１つの密閉されたパッケージに搭載する
とともに、前記パワースイッチング素子とは電気的に絶
縁された前記パワースイッチング素子のための冷却器を
前記パッケージの表面部に備えると共に、前記冷却器と
前記制御手段の基準電位は前記自動車のボディアースに
なるよう接続されている。

【００２２】

【発明の実施の形態】以下、図１〜図８を用いて本発明
の一実施形態による絶縁駆動型インバータ装置について
説明する。最初に図１を参照して本実施形態による絶縁
駆動型インバータ装置の全体構成について説明する。本
例の絶縁駆動型インバータ装置の主たる用途は電気自動
車又はハイブリッド電気自動車であり、特に、電気自動
車の駆動用の交流同期型モータに使用される。しかしな
がら、自動車以外の例えば産業用のインバータ装置とし
ても使用可能である。

【００２３】本例の絶縁駆動型インバータ装置は、二次
電池からなる直流電源１と、１対のパワースイッチング
素子１２、１５を含む主回路１０と、高電位側回路と低
電位側回路を含むドライブ回路２０と、負荷８を流れる
電流を計測するためシャント抵抗４５及び電流検出回路
４０を含む絶縁型アナログ信号検出回路４０、４５と、
パワースイッチング素子１２、１５に対する駆動信号を
生成するための制御回路５０と、を有する。負荷８は上
述のように電気自動車又はハイブリッド電気自動車の駆
動用交流同期型モータであってよい。

【００２４】主回路１０、ドライブ回路２０及び絶縁型
アナログ信号検出回路４０、４５は強電系を構成し、制
御回路５０は弱電系を構成する。弱電系は強電系に対し
て絶縁されている。強電系は、二次電池１の負極電位を
基準電位とする。弱電系の基準電位は、強電系の基準電
位に対して絶縁され、例えば自動車のボディであってよ
い。

【００２５】強電系のドライブ回路２０と弱電系の制御
回路５０の間には、一対のキャパシタＣ１、Ｃ２からな
る第１の容量結合型信号伝送路と一対のキャパシタＣ
３、Ｃ４からなる第２の容量結合型信号伝送路が配置さ
れている。強電系の電流検出回路４０と弱電系の制御回
路５０の間には、キャパシタＣ５からなる第３の容量結
合型信号伝送路と一対のキャパシタＣ６、Ｃ７からなる
第４の容量結合型信号伝送路が配置されている。

【００２６】これらキャパシタを通る電流の戻りルート
として、キャパシタＣ８が設けられている。このキャパ
シタＣ８の一端は強電側の基準電位（二次電池１の負極
電位）に接続され、他端は弱電側の基準電位（図１のア
ース記号、例えば自動車のボディ）に接続される。

【００２７】主回路１０は、上述のように一対のパワー
スイッチング素子１２、１５を含む。パワースイッチン
グ素子は絶縁ゲート型バイポーラトランジスタ（ＩＧＢ
Ｔ）であってよい。以下に、パワースイッチング素子１
２、１５を絶縁ゲート型バイポーラトランジスタ（ＩＧ
ＢＴ）として説明する。ＩＧＢＴ１２、１５は、二次電
池１の正極と負極間に直列に接続され、各ＩＧＢＴ１
２、１５にはそれぞれダイオード１３、１６が逆並列に
接続されている。

【００２８】ＩＧＢＴ１２、１５はいずれも出力端子の
エミッタを２つ備え、一方が負荷電流の大部分を流す主
エミッタであり、他方は負荷電流のうちのごくわずか部
分を流すセンスエミッタである。ＩＧＢＴ１２、１５の
センスエミッタにはそれぞれ抵抗１４、１７が接続され
ている。抵抗１４、１７の電圧を検出することによって
ＩＧＢＴの過電流状態を検出することができる。

【００２９】ドライブ回路２０は高電位側と低電位側を
含む。高電位側は、高電位側のＩＧＢＴ１２のゲート端
子に接続されたゲート駆動回路２１と、抵抗１４の電圧
を検出しＩＧＢＴ１２の過電流状態を検出するための過
電流検出回路２２と、降圧レベルシフト回路２３と、フ
リップフロップ回路２４と、を有する。

【００３０】低電位側は、低電位側のＩＧＢＴ１５のゲ
ート端子に接続されたゲート駆動回路３１と、抵抗１７
の電圧を検出しＩＧＢＴ１５の過電流状態を検出するた
めの過電流検出回路３２と、昇圧レベルシフト回路３３
と、信号入力部３４と、異常検知出力部３５と、を有す
る。

【００３１】高電位側回路には制御電源２６が接続さ
れ、低電位側回路には制御電源３６が接続されている。
高電位側の回路は制御電源２６から、また低電位側の回
路は制御電源３６からそれぞれ電流の供給を受けて動作
する。高電位側制御電源２６の基準電位は高電位側ＩＧ
ＢＴ１２のエミッタ端子電圧であり、低電位側制御電源
３６の基準電位は低電位側ＩＧＢＴ１５のエミッタ端子
電圧である。高電位側の回路と低電位側の回路の間で信
号を伝送する場合には、電圧変換が必要となる。本例で
は、電圧変換用に、降圧レベルシフト回路２３及び昇圧
レベルシフト回路３３が設けられている。降圧レベルシ
フト回路２３及び昇圧レベルシフト回路３３の例として
は、特開平6-153533号公報を始め幾つかの公知技術が報
告されており、ここでは、これらのレベルシフト回路の
構成及び動作に関する説明は省略する。

【００３２】図１の破線２０で囲む領域は、市販されて
いるインバータ制御用の高耐圧ドライバＩＣの構成と基
本的に同一である。本発明においても破線２０の部分は
各回路を集積回路化した１チップの高耐圧ドライバＩＣ
として構成される。本例では、容量結合型信号伝送路を
使用するため、破線２０内の信号入力部３４と異常検知
出力部３５の構成は、従来の構成とは異なっており、こ
の点においては後に図２と図６を用いて説明する。

【００３３】制御回路５０からの駆動信号は、第１の容
量結合型信号伝送路、即ち、キャパシタＣ１、Ｃ２を経
由して信号入力部２４に伝送される。尚、信号入力部２
４の基準電位は二次電池１の負極電位である。信号入力
部２４の第１の出力は、昇圧レベルシフト回路３３、フ
リップフロップ回路２４を経由して高電位側ゲート駆動
回路２１に供給され、第２の出力は低電位側ゲート駆動
回路３１に供給される。高電位側ゲート駆動回路２１及
び低電位側ゲート駆動回路３１からの信号によって、高
電位側ＩＧＢＴ１２及び低電位側ＩＧＢＴ１５がそれぞ
れオン又はオフになる。

【００３４】昇圧レベルシフト回路３３は、低電位側Ｉ
ＧＢＴ１５のエミッタ端子を基準とする制御信号を、高
電位側ＩＧＢＴ１２のエミッタ端子を基準とする制御信
号に電位変換する。昇圧レベルシフト回路３３の出力は
２つのパルス信号であり、これらのパルス信号はフリッ
プフロップ回路２4のセット端子及びリセット端子に供
給される。即ち、昇圧レベルシフト回路３３がセットパ
ルスを出力すると、フリップフロップ回路２４の出力は
１となり、ゲート駆動回路２１にＩＧＢＴ１２をオンに
させる信号を与える。逆に、昇圧レベルシフト回路３３
がリセットパルスを出力すると、フリップフロップ回路
２４の出力は０となり、ゲート駆動回路２１にＩＧＢＴ
１２をオフにさせる信号を与える。ＩＧＢＴ１２、１５
がオンとなるとき、高電位側及び低電位側の制御電源２
６、３６は、それぞれゲート駆動回路２１、３１を経由
して、ＩＧＢＴ１２、１５のゲートとソース間に印加さ
れる。

【００３５】過電流検出回路２２、３２はそれぞれ抵抗
１４、１７の電流を検出し、ＩＧＢＴ１２、１５を過電
流が流れたときに過電流検知信号を生成する。降圧レベ
ルシフト回路２３は高電位側の過電流検出回路２２が検
出した過電流検知信号を電位変換して低電位側に設けた
異常検知出力部３５に伝送する。異常検知出力部３５は
低電位側の過電流検出回路３２からの過電流検出信号と
降圧レベルシフト回路２３からの過電流検出信号の論理
和（ＯＲ）を取る。異常検知出力部３５の出力は、第２
の容量結合型信号伝送路、即ち、キャパシタＣ３、Ｃ４
を経由して制御回路５０に伝送される。

【００３６】制御回路５０は、マイクロコンピュータ５
１と一対のバッファ５２、５３とフリップフロップ回路
５４と第３のバッファ５５と差動増幅器５６及び同期整
流器５７とを有する。マイクロコンピュータ５１の出力
ポート(I/O-1、I/O-2)からの出力は、バッファ５２、５
３によって電流駆動能力が増幅される。バッファ５２、
５３の出力はキャパシタＣ１、Ｃ２を介して強電側の信
号入力部３４に伝送される。

【００３７】異常検知出力部３５の出力は、キャパシタ
Ｃ３、Ｃ４を経由して制御回路５０のフリップフロップ
回路５４のセット端子及びリセット端子にそれぞれ伝送
される。フリップフロップ回路５４の出力Ｑはマイクロ
コンピュータ５１の入力ポート（I/O-3）に伝送され
る。

【００３８】絶縁型アナログ信号検出回路について説明
する。絶縁型アナログ信号検出回路は、二次電池１の負
極側に設けたシャント抵抗４５と電流検出回路４０とを
含む。電流検出回路４０は、差動増幅器４１、サンプル
アンドホールド回路４２、バッファ４３及びスイッチ４
４を含む。

【００３９】シャント抵抗４５によって負荷８を通る電
流に比例した電圧が生成される。この電圧は、差動増幅
器４１、サンプルアンドホールド回路４２を用いて平滑
化される。一方、マイクロコンピュータ５１より出力さ
れたクロック信号ＣＬＫは、バッファ５５、キャパシタ
Ｃ５及びバッファ４３を介してスイッチ４４に供給され
る。スイッチ４４はクロック信号ＣＬＫを用いて平滑後
の電圧を振幅とする交流信号を生成する。この交流信号
は、キャパシタＣ６、Ｃ７を介してマイクロコンピュー
タの差動増幅器５６に供給され、差動増幅器５６の出力
は同期整流器５７によって直流に変換される。この直流
信号はマイクロコンピュータ５１のＡ／Ｄ変換部に供給
される。

【００４０】本例の特徴は、インバータ制御用の高耐圧
ドライバＩＣ２０及び絶縁型アナログ信号検出回路４
０、４５と弱電側の制御回路５０の間の信号伝送にキャ
パシタＣ１〜Ｃ８を用いた絶縁型の容量結合を用いたこ
とにある。上述の従来技術では、弱電側制御回路５０と
高電位側のゲート駆動回路２１が絶縁型の容量結合によ
って接続されていた。このような構成では後述するよう
に高電位側ＩＧＢＴ１２がオン又はオフになるときの電
位変動によって、容量結合部に変位電流が流れる。従っ
て、容量結合部を経由して伝送される信号が、正規の信
号か電位変動によるノイズか峻別することができないこ
とが問題であった。

【００４１】これに対して図１の構成では、高電位側Ｉ
ＧＢＴ１２がオンになるときの電圧変動は昇圧レベルシ
フト回路３３及び降圧レベルシフト２３に印加され、こ
れらによって吸収される。即ち、キャパシタＣ１〜Ｃ８
にはＩＧＢＴのスイッチングに伴う電位変動が作用しな
いため、変位電流（ノイズ電流）は流れない。

【００４２】図１の例において、キャパシタＣ１〜Ｃ８
を使用する理由は高電圧インバータに求められる強電系
と弱電系の間の絶縁耐圧を満足させるためである。レベ
ルシフト回路２３、３３は、通常、高圧MOSFET等の半導
体素子を備えている。そこで、インバータの高電位側と
弱電側の制御回路５０の間に絶縁耐圧に相当する高電圧
が印加された場合、高電圧はレベルシフト回路２３、３
３内の高圧MOSFETとキャパシタＣ１〜Ｃ８を含む直列経
路に印加される。通常、高圧MOSFETの電圧が素子耐圧に
近づくと素子内部にアバランシェ降伏が生じ、リーク電
流が急増する。

【００４３】しかし、図１の例のように高圧MOSFETとキ
ャパシタＣ１〜Ｃ８が直列に接続されている場合、高圧
MOSFETのリーク電流が急増傾向になり抵抗が減少する
と、キャパシタのインピーダンスが相対的に大きくな
り、高電圧はキャパシタに印加されることになる。特に
高電圧の周波数が数kＨz以下と低い場合、キャパシタＣ
１〜Ｃ８のインピーダンスが高くなるように容量値を選
べば、高圧MOSFETのリーク電流は結果的にキャパシタの
インピーダンスによって抑制される。従って、レベルシ
フト回路２３、３３の高圧MOSFETが絶縁破壊することは
ない。

【００４４】図２を参照して信号入力部３４の例を説明
する。本例の信号入力部３４は、一対のＮＡＮＤ回路２
３３、２３４からなる負論理型のフリップフロップと、
ＯＲ回路２３５と、一対のＮＯＲ回路２３６、２３７か
らなる正論理型のフリップフロップと、反転回路（論理
インバータ）２３８と、抵抗２３９と、キャパシタ２４
０と、一対のＡＮＤ回路２４１、２４２と、を含む。

【００４５】入力信号Ａ、Ｂは、制御回路５０から容量
結合型信号伝送路のキャパシタＣ１、Ｃ２を経由して信
号入力部３４に供給される制御信号である。入力信号
Ａ、Ｂは、負論理型のフリップフロップ２３３、２３４
にセット信号及びリセット信号として供給される。入力
信号Ａ、Ｂは、更に、ＯＲ回路２３５に供給され、論理
和（ＯＲ）が生成される。ＯＲ回路２３５の出力Ｃは、
反転回路２３８、抵抗２３９及びキャパシタ２４０を経
由して遅延される。ＯＲ回路２３５の出力Ｃとこの反転
遅延信号Ｄは、正論理型のフリップフロップ２３６、２
３７に供給される。

【００４６】第１のＡＮＤ回路２４１には、負論理型の
フリップフロップ２３３、２３４の出力Ｑ１と正論理型
のフリップフロップ２３６、２３７の出力ｉｎｖＱ２が
供給され、論理積（ＡＮＤ）が生成される。第１のＡＮ
Ｄ回路２４１の出力信号ＳＨは上述のように高電位側の
ＩＧＢＴ１２の駆動信号であり、昇圧レベルシフト回路
３３に供給される。

【００４７】第２のＡＮＤ回路２４２には、負論理型の
フリップフロップ２３３、２３４の出力ｉｎｖＱ１と正
論理型のフリップフロップ２３６、２３７の出力ｉｎｖ
Ｑ２が供給され、論理積（ＡＮＤ）が生成される。第２
のＡＮＤ回路２４２の出力信号ＳＬは上述のように低電
位側のＩＧＢＴ１５の駆動信号であり、ゲート駆動回路
３１に供給される。

【００４８】図３は、図２の信号入力部における信号に
関する真理値表である。入力信号Ａが０、入力信号Ｂが
１の場合、高電位側駆動信号ＳＨは１、低電位側駆動信
号ＳＬは０となる。逆に、入力信号Ａが１、入力信号Ｂ
が０の場合、高電位側駆動信号ＳＨは０、低電位側駆動
信号ＳＬは１となる。更に入力信号Ａ、Ｂが共に０の場
合、高電位側駆動信号ＳＨと低電位側駆動信号ＳＬは共
に０となり、２つのＩＧＢＴ１２、１５は共にオフとな
る。また、入力信号Ａ、Ｂが共に１の場合、高電位側駆
動信号ＳＨは負論理型のフリップフロップ２３３、２３
４の出力Ｑ１の初期状態を維持し、低電位側駆動信号Ｓ
Ｌは出力Ｑ１の反転状態となる。

【００４９】図４は図３の真理値表に基づいた実際の信
号パターンを表したタイムチャートである。図４Ａのク
ロック信号ＣＬＫ、図４Ｂ及び図４Ｃの元信号Ｈ、Ｌは
いずれもマイクロコンピュータ５１の内部において生成
される信号であり、図１の構成図には図示していない。
ここで、元信号Ｈは高電位側のＩＧＢＴ１２を駆動させ
る信号であり、元信号Ｌは低電位側のＩＧＢＴ１５を駆
動させる信号である。元信号Ｈ（Ｌ）の１は、ＩＧＢＴ
１２（１５）のオンに対応し、０は、オフに対応する。
元信号Ｈ、Ｌが共に０のときには、２つのＩＧＢＴ１
２、１５が共にオフとなる状態に対応する。これは、図
示のデッドタイムｔｄ（非ラップ期間）である。図４Ｄ
の信号Ａはクロック信号ＣＬＫと元信号Ｌの論理和であ
り、同様に図４Ｅの信号Ｂはクロック信号ＣＬＫと元信
号Ｈの論理和である。

【００５０】この信号Ａ、ＢをキャパシタンスＣ１、Ｃ
２を介して図２の信号入力部３４に供給すると、図３の
真理値表に従って、図４Ｆ及び図４Ｇに示す出力ＳＨ、
ＳＬを得ることができる。図４Ｆ及び図４Ｇの信号Ｓ
Ｈ、ＳＬは図２で説明したようにそれぞれ、高電位側の
ＩＧＢＴ１２と低電位側のＩＧＢＴ１５を駆動する信号
である。駆動信号ＳＨ、ＳＬが１のとき、ＩＧＢＴ１
２、１５はオンとなる。

【００５１】駆動信号ＳＨ、ＳＬが共に０のとき、２つ
のＩＧＢＴ１２、１５は共にオフとなる。これは、図示
の実効的デッドタイムｔｄｅである。駆動信号ＳＨ、Ｓ
Ｌの実効的デッドタイムｔｄｅは、元信号Ｈ、Ｌのデッ
ドタイムｔｄより若干増加している。しかしながら、ク
ロック信号ＣＬＫの周波数を十分高くすれば、その増加
がインバータ制御に与える影響を小さくすることができ
る。ここで、駆動信号ＳＨ、ＳＬは、インバータ装置で
広く用いられるＰＷＭ制御のパルス信号である。従っ
て、マイクロコンピュータ５１の指令により駆動信号Ｓ
Ｈ、ＳＬのパルス幅は変化する。

【００５２】上述のように、容量結合型信号伝送路のキ
ャパシタＣ１、Ｃ２に供給される信号Ａ、Ｂは、クロッ
ク信号ＣＬＫと元信号Ｌ、Ｈの論理和である。従って、
図４Ｄ及び図４Ｅの波形にて示すように、信号Ａ、Ｂ
は、ＩＧＢＴ１２、１５がオフのときにも、クロックＣ
ＬＫによって刻まれている。即ち、２つのＩＧＢＴ１
２、１５の一方がオンになっても、信号Ａ、Ｂのいずれ
か一方は、クロックＣＬＫによって刻まれている。これ
が本発明の一つの特徴であり、この点において次の図５
を用いて詳細に説明する。

【００５３】図５Ａから図５Ｄは図４Ｆの高電位側の駆
動信号ＳＨが１、即ち、高電圧側ＩＧＢＴ１２がオンと
なる期間における動作を示している。図５Ａ及び図５Ｂ
の信号Ａ、Ｂは図４の信号Ａ、Ｂ、図５Ｃの駆動信号Ｓ
Ｈは図４ＦのＩＧＢＴ１２の駆動信号、図５ＤのVge(2)
はＩＧＢＴ１２のゲート電圧である。

【００５４】図５Ｂには、ＩＧＢＴ１２のオン期間中に
信号Ｂにノイズが乗った状態が示されている。図３の真
理値表に示したように、駆動信号ＳＨは、信号Ａが０且
つ信号Ｂが１になると１、信号Ａが１且つ信号Ｂが０に
なると０になる。詳しくは図５Ａ及び図５Ｂに示すよう
に信号Ａの立ち下がりと信号Ｂの立ち上がりで信号入力
部３４のフリップフロップの出力が変化する。そこで、
図５Ｂに示すようにノイズにより信号Ｂに立ち上がりが
生じると、駆動信号ＳＨは１から０に変化し、次の信号
Ａの立ち下がりで１に復帰する。ノイズにより駆動信号
ＳＨが０になる期間は最長でクロック信号ＣＬＫの一周
期である。

【００５５】一方、信号が昇圧レベルシフト３３を経由
してゲート駆動回路２１に伝送されるまでに、1μｓ程
度の遅延が生ずる。更にＩＧＢＴ１２のゲート電圧は、
ゲート容量を増加、減少させる間に、遅延が生じる。こ
の遅延をオン時の遅延tdonとオフ時の遅延tdoffに分け
て図５Ｄに示す。オン時の遅延tdonとオフ時の遅延tdof
fは、ゲート抵抗の値によって変化するが、一般的には
３〜５μｓ程度である。これらの遅延時間を考慮する
と、クロック信号ＣＬＫの周波数が３００ｋＨｚ以上
（一周期3.3μｓ以下）であれば、ノイズにより駆動信
号ＳＨが１から０に変化しても、その影響でＩＧＢＴ１
２が完全にオフになることはない。望ましくはクロック
信号ＣＬＫの周波数を１ＭＨｚ以上に選ぶと、ノイズに
より駆動信号ＳＨが０となる期間は１μｓ以下となり、
この影響はＩＧＢＴ１２のゲート電圧には殆ど現れな
い。図５Ａ〜図５Ｄにこの状態を示した。

【００５６】容量結合型伝送路のキャパシタＣ１、Ｃ２
はそれぞれ強電側と弱電側の間に接続される。従って、
容量結合型伝送路にノイズが生じる場合には、２つのキ
ャパシタに流れる信号に、同一極性のノイズが重畳する
と考えることが現実的である。このようなノイズを同相
ノイズ、又はコモンモードノイズと呼ぶ。図５Ｂに示す
ように、ノイズにより信号Ｂに立ち上がりが生じる場合
には、信号Ａにも同一極性のノイズが重畳するはずであ
る。しかしながら、信号Ａの場合、立ち下がりで信号入
力部における論理が変わるため、信号Ａにおけるノイズ
の影響は無視することができる。

【００５７】次に図５Ｆに、ＩＧＢＴ１２がオン期間中
に信号Ｂに負極性のノイズが乗った場合を示す。この負
極性ノイズでは図３の真理値表に示したように、駆動信
号ＳＨは反転しない。また、図５Ｅに示すように同一極
性の信号が信号Ａに乗った場合も、既に駆動信号ＳＨは
正規の信号で１の状態になっているため、駆動信号ＳＨ
の状態は変化しない。

【００５８】本発明では、ＩＧＢＴをオンにさせる期間
中でも、容量結合型伝送路のキャパシタを通る駆動信号
Ａ、Ｂは高周波のクロック信号ＣＬＫによって刻まれ
る。従って、容量結合型伝送路のキャパシタを通る駆動
信号Ａ、Ｂにノイズが重畳した場合でも、ノイズがＩＧ
ＢＴのオン、オフ状態に影響を与えない。即ち、本発明
によると、ノイズに対して強い高信頼性のインバータ装
置を実現することができる。

【００５９】図６を参照して異常検知出力部３５の構成
例とその動作を説明する。異常検知出力部３５は、ロジ
ックインバータ３４３と、ＡＮＤ回路３４４と、ＮＡＮ
Ｄ回路３４５と、バッファ３４６、３４７とを含む。異
常検知出力部３５は、降圧レベルシフト回路２３からの
異常検知信号Faultとバッファ４３を介してマイクロコ
ンピュータ５１から供給されたクロック信号ＣＬＫ（図
４のクロック信号ＣＬＫ）を入力する。ここで、高耐圧
ドライバＩＣ２０がクロック発生器を備える場合は、マ
イクロコンピュータ５１のクロック信号ＣＬＫの代わり
に、そのクロック発生器の信号を使用しても良い。

【００６０】ＡＮＤ回路３４４には、異常検知信号Faul
tとクロック信号ＣＬＫが供給され、ＮＡＮＤ回路３４
５には、ロジックインバータ３４３によって論理反転さ
れた異常検知信号Faultとクロック信号ＣＬＫが供給さ
れる。ＡＮＤ回路３４４とＮＡＮＤ回路３４５の出力は
それぞれバッファ３４６、３４７に伝送される。バッフ
ァ３４６、３４７の出力は、容量結合型信号伝送路のキ
ャパシタＣ３、Ｃ４を介して制御回路５０のフリップフ
ロップ５４のセット端子及びリセット端子に供給され
る。ここで、フリップフロップ５４は、セットが正論理
（１でセット）、リセットは負論理（０でリセット）で
ある。

【００６１】図７には図６の異常検知出力部３５を含む
構成に関する動作タイムチャートを示す。信号Ｃ３、Ｃ
４は、それぞれ容量結合型信号伝送路のキャパシタＣ
３、Ｃ４を介して制御回路５０のフリップフロップ５４
に供給される信号の波形を示す。本例によると、図示の
ように、キャパシタＣ３、Ｃ４のいずれか一方にクロッ
ク信号ＣＬＫと同一周期の高周波のパルス信号が流れる
ことが特徴である。このような信号を伝送することによ
って、図５を参照して述べた説明と同様の理由でコモン
モードのノイズに強い信号伝送を実現できる。

【００６２】図８を参照して、図１に示した全体の構成
を装置として実装する場合の一実施例を説明する。図８
において、実線２００で囲んだ領域は絶縁樹脂でモール
ドされたパワーモジュールである。このパワーモジュー
ル２００は、一対のＩＧＢＴ１２、１５を含む主回路１
０、高耐圧ドライバＩＣ２０、シャント抵抗４５、電流
検出回路４０、及び容量結合型伝送路のキャパシタＣ１
〜Ｃ８を含む。モジュール内の各回路及び要素は、図１
の回路に含まれるものと同一であってよく、その説明は
省略する。

【００６３】図８のパワーモジュール２００の周囲には
端子Ｔ１〜Ｔ１６が設けられている。これらの端子Ｔ１
〜Ｔ１６は強電系の端子Ｔ１〜Ｔ７と弱電系の端子Ｔ８
〜Ｔ１６とを含む。強電系の端子Ｔ１〜Ｔ７は、モジュ
ール内の強電系回路とモジュール外の強電系回路又は素
子を接続する。弱電側の端子Ｔ８〜Ｔ１６は、モジュー
ル内の強電系回路とモジュール外の弱電系回路、即ち、
制御回路５０を接続する。尚、強電系の端子Ｔ１〜Ｔ７
と弱電系の端子Ｔ８〜Ｔ１６は絶縁耐圧に対する沿面距
離を保って配置される。

【００６４】本例では、強電系回路１０、２０、４０ば
かりでなく、容量結合型信号伝送路を構成するキャパシ
タＣ１〜Ｃ８も、樹脂成形された１つのパワーモジュー
ルに封印されている。キャパシタＣ１〜Ｃ８の弱電側端
子は、パワーモジュールの外面に設けられた端子Ｔ８〜
Ｔ１６に接続されている。従って、本例では、パワーモ
ジュールの外面に設けられた弱電側の端子Ｔ８〜Ｔ１６
は強電系回路に対して絶縁されている。

【００６５】従来のインバータ装置のパワーモジュール
では、パワーモジュールの外面に設けられた信号端子
（Ｔ８〜Ｔ１６に相当）が強電側に接続されていたり、
又はフォトカプラによって絶縁されていた。信号端子が
強電側に接続されている場合、これらと弱電側制御手段
を接続又は切り離しする際、強電側の電圧を零まで下げ
なければならない。しかしながら、車載用の場合は電源
が電池であるため、途中をリレーで切断しない限り信号
端子には電源電圧が維持されており、結線作業中に感電
する可能性があった。また、フォトカプラによって弱電
側と強電側を絶縁する場合は、内部がパワー素子の発熱
によって高温になる環境では、フォトカプラの信頼性が
劣化する恐れがあった。

【００６６】これに対して、図８の実施形態では、弱電
側の端子Ｔ８〜Ｔ１６がキャパシタＣ１〜Ｃ８によって
強電系に対して絶縁されており、パワーモジュールの交
換等における結線作業において、感電の可能性が低くな
る。また、高温環境に耐えられるキャパシタが多数市販
されており、キャパシタＣ１〜Ｃ８として、こうした部
品を使用すれば、インバータ装置の信頼性が低下するこ
とはない。このように本発明によれば、パワーモジュー
ルの交換等における結線作業の安全性を高めることが出
来る。

【００６７】図９を参照して、本発明による絶縁型イン
バータ装置の第２の実施形態を説明する。本例の絶縁駆
動型インバータ装置は、二次電池からなる直流電源１
と、１対のパワースイッチング素子１２、１５を含む主
回路１０と、高電位側回路と低電位側回路を含むドライ
ブ回路６０と、パワースイッチング素子１２、１５に対
する制御信号を生成するための制御回路７０と、を有す
る。

【００６８】直流電源１及び負荷８に接続された主回路
１０は図１の絶縁駆動型インバータ装置の第１の実施形
態の主回路と同様であり、詳細な説明は省略する。主回
路１０及びドライブ回路６０は強電系を構成し、二次電
池１の負極電位を基準電位とする。制御回路７０は弱電
系を構成し、自動車のボディを基準電位とする。

【００６９】強電系のドライブ回路６０の高電位側と弱
電系の制御回路７０の間には、一対のキャパシタＣ１
１、Ｃ１２からなる第１の容量結合型信号伝送路が配置
され、強電系のドライブ回路６０の低電位側と弱電系の
制御回路７０の間には、一対のキャパシタＣ１３、Ｃ１
４からなる第１の容量結合型信号伝送路が配置されてい
る。図１に示す例と同様に、強電系のドライブ回路６０
にはキャパシタＣ８が設けられる。このキャパシタＣ８
の一端は強電側の基準電位（二次電池１の負極電位）に
接続され、他端は弱電側の基準電位（ボディアース）に
接続される。図９において、キャパシタＣ１１、Ｃ１
２、Ｃ１３、Ｃ１４、Ｃ８に添えて記載された矢印は信
号電流を表す。

【００７０】図９の実施形態にて、破線で囲んだ領域６
０は、各回路を集積回路化した１チップの高耐圧ドライ
バＩＣとして構成される。ドライブ回路６０は上述のよ
うに高電位側と低電位側を含む。高電位側は、高電位側
のＩＧＢＴ１２のゲート端子に接続されたゲート駆動回
路２１と、フリップフロップ回路２４と、ロジックイン
バータ６１と、抵抗６６、６７とを有する。低電位側
は、低電位側のＩＧＢＴ１５のゲート端子に接続された
ゲート駆動回路３１と、フリップフロップ回路６４と、
ロジックインバータ６２と、抵抗６８、６９とを有す
る。高電位側回路には制御電源２６が接続され、低電位
側回路には制御電源３６が接続されている。

【００７１】本例では、ドライブ回路６０の高電位側と
低電位側を接続する降圧レベルシフト回路２３及び昇圧
レベルシフト回路３３が設けられていない点が、図１の
例と異なる。制御回路７０は、マイクロコンピュータ５
１と二対のバッファ７３、７４及び７５、７６と電源７
７とを有する。マイクロコンピュータ５１の出力は、バ
ッファ７３、７４及び７５、７６によって電流駆動能力
が増幅される。バッファ７３、７４及び７５、７６の出
力はキャパシタＣ１１、Ｃ１２及びＣ１３、Ｃ１４を介
してドライブ回路６０の高電位側と低電位側にそれぞれ
伝送される。

【００７２】高電位側のキャパシタＣ１１を経由して伝
送された駆動信号はフリップフロップ回路２４のセット
端子に供給され、キャパシタＣ１２を経由して伝送され
た駆動信号は、ロジックインバータ６１によって反転さ
れた後、フリップフロップ回路２４のリセット端子に供
給される。フリップフロップ回路２４のセット端子に接
続された抵抗６６はプルアップ用、フリップフロップ回
路２４のリセット端子に接続された抵抗６７はプルダウ
ン用である。フリップフロップ回路２４は、セット、リ
セット共に、負論理であり、ロジックインバータ６１を
設けたことによってキャパシタＣ１２の出力に対しては
正論理になる。

【００７３】低電位側の回路も高電位側の回路と同様で
あり、低電位側のキャパシタＣ１３を経由して伝送され
た駆動信号はフリップフロップ回路６４のセット端子に
供給され、キャパシタＣ１４を経由して伝送された駆動
信号は、ロジックインバータ６２によって反転された
後、フリップフロップ回路６４のリセット端子に供給さ
れる。フリップフロップ回路６４のセット端子に接続さ
れた抵抗６８はプルアップ用、フリップフロップ回路６
４のリセット端子に接続された抵抗６９はプルダウン用
である。

【００７４】高電位側のＩＧＢＴ１２がオンとなる期間
中、高電位側の一方のキャパシタＣ１１を通る信号は高
周波のクロックで刻まれ、他方のキャパシタＣ１２を通
る信号は０の状態に固定される。逆に、ＩＧＢＴ１２が
オフとなる期間中、高電位側の一方のキャパシタＣ１１
を通る信号は１の状態に固定され、他方のキャパシタＣ
１２を通る信号を高周波のクロックで刻まれる。

【００７５】低電位側に関しても同様であり、低電位側
のＩＧＢＴ１５がオンとなる期間中、低電位側の一方の
キャパシタＣ１３を通る信号は高周波のクロックで刻ま
れ、他方のキャパシタＣ１４を通る信号は０の状態に固
定される。逆に、ＩＧＢＴ１５がオフとなる期間中、低
電位側の一方のキャパシタＣ１３を通る信号は１の状態
に固定され、他方のキャパシタＣ１４を通る信号を高周
波のクロックで刻まれる。このような入力を与える理由
を次の図１０を用いて説明する。

【００７６】図１０は図９の回路の一部を示したもので
あり、これを参照して、図９の実施例において、高電位
側のＩＧＢＴ１２を駆動させる動作を説明する。まず、
高電位側のＩＧＢＴ１２をオンにさせる場合に、制御回
路７０の第１のバッファ７３は、図９に図示したように
高周波のクロックを出力する。フリップフロップ回路２
４のセット入力は負論理であるから、フリップフロップ
回路２４の出力Ｑは、図１０に示すように強電側から弱
電側に流れるシンク電流Ａｍ１に対して状態が反転す
る。この期間、第２のバッファ７４の出力は０に固定さ
れている。

【００７７】次に、ＩＧＢＴ１２をオフさせる場合に、
制御回路７０の第２のバッファ７４は高周波のクロック
を出力する。フリップフロップ回路２４はロジックイン
バータ６１によってリセット入力が実質、正論理にな
る。従って、フリップフロップ回路２４の出力Ｑは、弱
電側から強電側に流れるソース電流Ａｍ２に対して状態
が反転する。また、この期間、第１のバッファ７３の出
力は１に固定されている。尚、キャパシタンスＣ１２を
流れるソース電流Ａｍ２は抵抗６７から低電位側のＩＧ
ＢＴ１５又は負荷８に流れ、更にキャパシタンスＣ８を
経て弱電側に戻る。

【００７８】フリップフロップ回路２４の出力Ｑが１に
なるとＩＧＢＴ１２がオンになるが、その結果、絶縁駆
動型インバータ装置の出力ＯＵＴ、即ち、図１０の点Ｐ
に高電圧が発生する。この高電圧の立ち上がりの電圧変
化を図１０にてｄＶ／ｄｔとして示す。この電圧変化に
よって図１０にて、破線の矢印で示すノイズ電流Ａｎが
流れる。このノイズ電流Ａｎは、ＩＧＢＴ１２、フリッ
プフロップ回路２４のセット、リセット端子を経て、キ
ャパシタＣ１１、Ｃ１２を通り、弱電側に流れ込む。キ
ャパシタＣ１１、Ｃ１２を流れるノイズ電流の極性は、
電圧変化ｄＶ／ｄｔによって決まり、ＩＧＢＴ１２がオ
ンの時には必ずシンク電流となる。キャパシタＣ１１を
流れるシンク電流は本来、フリップフロップ回路２４を
セットさせる為、出力Ｑの状態は変わらない。また、リ
セット時にキャパシタＣ１２を流れる電流はソース電流
であり、ノイズ電流であるシンク電流とは逆であるた
め、出力Ｑの変化を招かない。

【００７９】仮に、絶縁駆動型インバータ装置の出力Ｏ
ＵＴが振動的になった場合、電圧変化ｄＶ／ｄｔは正負
に変化し、フリップフロップ回路２４にリセット電流が
流れる。しかしながら、たとえ、フリップフロップ回路
２４の出力Ｑが反転しても、次に高周波のクロック信号
に従ってＣ１１を流れるシンク電流により出力Ｑは正規
の論理に戻る。

【００８０】絶縁駆動型インバータ装置の出力ＯＵＴが
振動した際のノイズ電流によって、フリップフロップ回
路２４の出力Ｑが反転する期間は、最長でも高周波クロ
ックの一周期分である。従って、クロックの周波数を１
ＭＨｚ程度に選べば、図５で述べたようにゲート駆動の
遅延時間の方が長い為、ＩＧＢＴ１２がオフとなること
はない。

【００８１】ＩＧＢＴ１２をオフにさせる場合は、以上
の動作と逆のことが起きる。即ち、絶縁駆動型インバー
タ装置の出力ＯＵＴの立ち下がり（−ｄＶ／ｄｔ）によ
ってキャパシタＣ１１、Ｃ１２にはソース電流がノイズ
として流れるが、この電流に対してフリップフロップ回
路２４は反応しない。また、絶縁駆動型インバータ装置
の出力ＯＵＴが振動的になった場合でも、フリップフロ
ップ回路２４の出力Ｑはノイズによるセット側の誤信号
で一旦、反転するが、次のリセット入力によって正常な
論理状態に復帰する。

【００８２】このように図９の実施例では、フリップフ
ロップ回路２４の正規のセット信号及びリセット信号の
電流極性と、容量結合型信号伝送路のキャパシタを流れ
るノイズの電流極性が等しくなるので、ＩＧＢＴのスイ
ッチング時における誤動作の発生を抑制することができ
ることが特徴である。

【００８３】図１１及び図１２を参照して本発明による
の絶縁型アナログ信号検出回路の構成及び機能について
説明する。本例の絶縁型アナログ信号検出回路は、シャ
ント抵抗４５と電流検出回路４０とを有し、電流検出回
路４０は、差動増幅回路４１、サンプルアンドホールド
回路４２、バッファ４３及びスイッチ４４を含む。強電
系の絶縁型アナログ信号検出回路は、キャパシタンスＣ
５、Ｃ６、Ｃ７を介して、弱電側の制御回路５０の差動
増幅回路５６及び同期整流回路５７に接続されている。
図１１の回路全体によって、負荷８を通る電流を検出す
るための絶縁型アナログ信号検出回路及びそれを弱電側
制御回路５０に絶縁伝送するための絶縁型アナログ信号
伝送路が構成される。

【００８４】負荷８に接続されたシャント抵抗４５の両
端の電圧は、抵抗抵抗r1、r2を介して差動アンプ４１１
の負及び正入力端子にそれぞれ供給される。差動アンプ
４１１の正入力端子は抵抗r3を介して強電側の基準電位
ＰＧ、即ち二次電池１の負極電位に接続されている。ま
た、差動アンプ４１１の出力端子と負入力端子の間には
帰還抵抗r4が設けられている。差動アンプ４１１の出力
は次段の増幅器４１２の正入力端子に供給される。増幅
器４１２によって差動アンプ４１１の出力は増幅され
る。増幅器４１２のゲインは、増幅器４１２の負入力端
子と基準電位ＰＧ間に設けた抵抗r5、及び増幅器４１２
の出力端子と負入力端子の間に設けた帰還抵抗r6によっ
て決まる。

【００８５】増幅器４１２の出力は、スイッチ４２１が
オンのとき、サンプリングされ、キャパシタＣ９に印加
される。従って、キャパシタＣ９には、増幅器４１２の
出力電圧が充電される。スイッチ４２１がオフになる
と、キャパシタＣ９の電圧は、並列に備えた抵抗r7を十
分大きく選ぶことによって、ホールドされる。ここで、
スイッチ４２１の駆動信号はＩＧＢＴ１２又は１５の一
方のオン期間に同期しており、シャント抵抗４５に発生
する電圧が断続的な場合にも、キャパシタＣ９の電圧は
連続的な変化になる。本発明はキャパシタＣ９の電圧を
容量結合型伝送路のキャパシタＣ６、Ｃ７によって絶縁
し、弱電側に伝送することが特徴であり、以下に図１２
のタイムチャートも用いてその動作を述べる。

【００８６】図１２Ａは、シャント抵抗４５の電圧Ｖｓ
及びサンプルアンドホールド回路４２の出力電圧Ｖａ、
図１２Ｂは制御回路５０の差動増幅回路５６の入力電圧
Ｖｄ、キャパシタンスＣ７の電圧Ｖc7、弱電系の基準電
位ＳＧ、図１２Ｃは同期整流回路５７の出力電圧ＶＲの
各波形を示す。

【００８７】図１１に示すように、マイクロコンピュー
タ５１より出力されたクロック信号ＣＬＫは、バッファ
５５、容量結合型伝送路のキャパシタＣ５、バッファ４
３を介してスイッチ４４に絶縁伝送される。ここで、ク
ロック信号ＣＬＫの周波数は、図１２に示すサンプルア
ンドホールドの周波数に比べて高くなるよう選ぶ。スイ
ッチ４４の可動端子は、クロック信号が１ならば図１１
のｘ（キャパシタＣ９の電圧）側に、０ならｙ（強電側
基準電位ＰＧ）側に移動する。こうして、スイッチ４４
によって、高周波のクロック信号の周期と同一の周期を
有し、振幅がキャパシタＣ９の電圧に等しい矩形波が生
成される。

【００８８】図１１に示すように強電側基準電位ＰＧと
弱電側基準電位ＳＧの間の電位差をΔＶとすれば、弱電
側基準電位ＳＧに対するキャパシタＣ６、Ｃ７の静的な
電圧はΔＶである。従って、キャパシタＣ６には、この
静的電圧ΔＶとキャパシタＣ９の電圧に等しい矩形波が
重畳されて印加される。

【００８９】キャパシタＣ６、Ｃ７の容量は、クロック
周波数に対するこれらのインピーダンス（１／ωＣ）が
抵抗r8〜r11に比べて十分小さくなるように、設定され
る。このように、キャパシタＣ６、Ｃ７の容量に選べ
ば、キャパシタＣ９の電圧に等しい矩形波電圧は、キャ
パシタＣ６、Ｃ７を経由して全て抵抗r8、r11に印加さ
れる。

【００９０】スイッチ４４の可動端子がｘ側にあるとき
は、キャパシタＣ６は充電状態となり、スイッチ４４の
可動端子がｙ側にあるときは、キャパシタＣ６は放電状
態となる。矩形波電圧が印加されることによって、キャ
パシタＣ６及び抵抗r8に流れる電流は交流になる。

【００９１】この交流電流は差動アンプ５６１に供給さ
れる。差動アンプ５６１の負入力端子の入力電圧は、図
１２Ｂに示すようにキャパシタＣ９の電圧に等しい振幅
を有する交流電圧になる。この交流電圧には、上述の静
的電圧ΔＶが重畳されているが、差動アンプ５６１は交
流成分のみを検出する。差動アンプ５６１の後段にはゲ
インが１の増幅器５６２が設けられ、差動アンプ５６１
の出力電圧を極性反転する。

【００９２】図１１に示すように、同期整流部５７は、
クロック信号ＣＬＫに同期して切り替わるスイッチ５７
１と増幅器５７２と増幅器５７２の出力と負入力端子の
間に設けられたキャパシタンスＣ１０と含む。スイッチ
５７１によって、差動アンプ５６１の出力と増幅器５６
２の出力の一方（即ち両出力電圧の等しい極性）が増幅
器５７２に供給され、同期整流される。最後に、キャパ
シタＣ１０によって。同期整流後の電圧が平滑化され
る。図１２Ｃは、同期整流、平滑後の電圧波形を示す。
尚、図１２Ｂのタイムチャートには弱電側の差動アンプ
５６１の負側入力電圧と、キャパシタンスＣ７の電圧に
それぞれコモンモードのノイズが重畳した場合も示し
た。このようにノイズが重畳しても、差動アンプ５６１
の働きでノイズの影響を除去することができる。

【００９３】以上のように図１１の実施例によれば、強
電側にて、元のアナログ信号に比例した振幅を有する交
流電流を生成し、それを容量結合型伝送路を介して弱電
側に伝送し、弱電側では、この交流電流に応じた差動電
圧を同期整流及び復調させるように構成された絶縁型ア
ナログ信号伝送回路が得られる。

【００９４】図１１の破線にて示す差動増幅回路４１、
サンプルアンドホールド回路４２、及びスイッチ４４を
含む強電側の回路は、図１に示した高耐圧ドライバＩＣ
２０の各回路と共に１チップのＩＣに集積化することに
より、低コスト化が可能となる。本実施例は絶縁が必要
な車載用高電圧インバータやその他の産業用高電圧イン
バータとしても好適である。

【００９５】

【発明の効果】本発明によれば、ＩＧＢＴがスイッチン
グする際の電圧変化をレベルシフト手段で吸収して、容
量結合部へのノイズの影響を低減することができる。ま
た、仮に、強電系と弱電系の間の電位変動によるノイズ
により容量結合の出力が反転しても、送信側の容量結合
に高周波クロックを与えることによって、直ぐに正常な
状態に復帰させることができる。また、容量結合型信号
入力部とレベルシフト手段とを併用したことによって、
インバータの上下ＩＧＢＴをオン、オフさせるために必
要な容量結合型用キャパシタの数は半分になり、低コス
ト化することができる。

【００９６】レベルシフト手段を備えない場合において
も、送信側の容量結合に高周波クロックを与え、かつ、
オン用とオフ用の信号論理を変えたことによって、ノイ
ズの影響を軽減することができる。更に、強電側で検出
したアナログ電圧を、この電圧値に応じた矩形波交流電
流に変換し、容量結合を介して弱電側に送ることによっ
て、ノイズに強く低コストな絶縁型アナログ計測が可能
になる。容量結合型の強電-弱電間信号伝送手段とアナ
ログ計測手段をパワーモジュールに内蔵して、高安全な
装置を提供することができる。

【図面の簡単な説明】

【図１】本発明の一実施形態による絶縁型インバータ装
置の全体構成を示すブロック図である。

【図２】本発明の一実施形態による絶縁型インバータ装
置に用いる信号入力部の構成を示す論理回路図である。

【図３】本発明の一実施形態による信号入力部の機能を
示す真理値表を示す図である。

【図４】本発明の一実施形態による絶縁型インバータ装
置の制御内容を示すタイムチャート図である。

【図５】本発明の一実施形態による絶縁型インバータ装
置の制御でノイズの影響を説明したタイムチャート図で
ある。

【図６】本発明の一実施形態による絶縁型インバータ装
置に用いる異常検出出力部の構成を示す論理回路図であ
る。

【図７】本発明の一実施形態による異常検出出力部の出
力信号を示すタイムチャート図である。

【図８】本発明の一実施形態による絶縁型インバータ装
置をモジュール化した構成を示す全体図である。

【図９】本発明の他の実施形態による絶縁型インバータ
装置の構成を示すブロック図である。

【図１０】本発明の他の実施形態による絶縁型インバー
タ装置におけるノイズ電流経路を示す図である。

【図１１】本発明の一実施形態による絶縁型インバータ
装置に用いる絶縁型アナログ信号検出回路を示す回路図
である。

【図１２】本発明の一実施形態による絶縁型アナログ信
号検出回路の各部信号を示すタイムチャート図である。

【符号の説明】

１…二次電池、 ８…負荷、 １０…主回路、 １２…
ＩＧＢＴ、 １３…ダイオード、 １４…抵抗、 １５
…ＩＧＢＴ、 １６…ダイオード、 １７…抵抗、 ２
０…ドライブ回路（高耐圧ドライバＩＣ）、 ２１…ゲ
ート駆動回路、２２…過電流検出回路、 ２３…降圧レ
ベルシフト回路、 ２４…フリップフロップ回路、 ２
６…制御電源、 ３１…ゲート駆動回路、 ３２…過電
流検出回路、 ３３…昇圧レベルシフト回路、 ３４…
信号入力部、 ３５…異常検出出力部、 ３６…制御電
源、 ４０…電流検出回路、 ４１…差動増幅回路、４
２…サンプルアンドホールド回路、 ４３…バッファ、
４４…スイッチ、４５…シャント抵抗、 ５０…制御
回路、 ５１…マイクロコンピュータ、 ５２、５３…
バッファ、 ５４…フリップフロップ回路、 ５５…バ
ッファ、 ５６…差動増幅回路、 ５７…同期整流回路 ６０…ドライブ回路（高耐圧ドライバＩＣ）、 ６１、
６２…ロジックインバータ、 ６４…フリップフロップ
回路、 ６６、６７、６８、６９…抵抗、 ７０…制御
回路、 ７３、７４、７５、７６…バッファ、 ７７…
電源、 ２００…パワーモジュール、 ２３３、２３４
…ＮＡＮＤ回路、 ２３５…ＯＲ回路、２３６、２３７
…ＮＯＲ回路、 ２３８…論理インバータ回路、 ２３
９…抵抗、 ２４０…キャパシタ、 ２４１、２４２…
ＡＮＤ回路、 ３４３…論理インバータ回路、 ３４４
…ＡＮＤ回路、 ３４５…ＮＡＮＤ回路、 ３４６、３
４７…バッファ、 ４１１…差動アンプ、 ４１２…増
幅器、 ４２１…スイッチ、 ５６１…差動アンプ、
５６２…増幅器、 ５７１…スイッチ、 ５７２…増幅
器、 Ｃ１〜Ｃ１４…キャパシタ、 Ｔ１〜Ｔ１６…端
子、 ｒ１〜ｒ１５…抵抗

フロントページの続き (72)発明者 園部 久雄 茨城県日立市大みか町七丁目１番１号 株 式会社日立製作所日立研究所内 (72)発明者 高橋 克明 茨城県ひたちなか市大字高場2520番地 株 式会社日立製作所自動車機器グループ内 Ｆターム(参考） 5H007 AA01 BB06 CA01 CA02 CB12 CC01 CC07 DB01 DB02 DB03 DB07 DC02 EA02 FA03 FA14 5H115 PC06 PG04 PI11 PI29 PV09 PV22 QN08 SE01 TO12 TO13

Claims (8)

【特許請求の範囲】
1. 【請求項１】 直流電源の正負極間に互いに直列に接続
   された１対のパワースイッチング素子を含む主回路と、
   前記パワースイッチング素子の各々に接続された高電位
   側ゲート回路及び低電位側ゲート回路と前記パワースイ
   ッチング素子のための駆動信号を入力するための信号入
   力部と前記信号入力部から前記高電位側ゲート回路に前
   記駆動信号を伝送するための昇圧レベルシフト回路とを
   含み前記直流電源の負極の電位を基準電位とし集積回路
   化されたドライバ回路と、を有し、前記ドライバ回路の
   基準電位に対して電気的に絶縁された基準電位を有する
   制御手段からの駆動信号によって前記パワースイッチン
   グ素子を駆動するように構成された絶縁駆動型インバー
   タ装置において、 前記信号入力部と前記制御手段の間に第１及び第２のキ
   ャパシタを含む容量結合型信号伝送路を設け、前記ドラ
   イバ回路の基準電位と前記制御手段の基準電位の間に第
   ３のキャパシタを含む容量結合型信号伝送帰路を設け、
   前記制御手段は前記駆動信号に応じて前記第１のキャパ
   シタ又は第２のキャパシタにパルス電流を通電し、前記
   ドライバ回路は前記駆動信号に応じて前記パワースイッ
   チング素子を交互にオン又はオフにさせることを特徴と
   する絶縁駆動型インバータ装置。
2. 【請求項２】 請求項１記載の絶縁駆動型インバータ装
   置において、 前記制御手段が、前記第１のキャパシタのみにパルス電
   流を通電した場合に前記高電位側パワースイッチング素
   子をオンにし且つ前記低電位側パワースイッチング素子
   をオフにし、前記第２のキャパシタのみにパルス電流を
   通電した場合に前記高電位側パワースイッチング素子を
   オフにし且つ前記低電位側パワースイッチング素子をオ
   ンにし、前記第１及び第２のキャパシタの両者にパルス
   電流の通電した場合に前記第１及び第２のパワースイッ
   チング素子をオフにさせることを特徴とする絶縁駆動型
   インバータ装置。
3. 【請求項３】 請求項２記載の絶縁駆動型インバータ装
   置において、 前記信号入力部はフリップフロップ手段を有し、前記制
   御手段は、前記高電位側又は低電位側パワースイッチン
   グ素子をオンにする期間に前記パワースイッチング素子
   に対応した前記第１のキャパシタ又は第２のキャパシタ
   に繰り返しパルス電流を通電させ、前記フリップフロッ
   プ手段に繰り返しセット又はリセット信号を与えること
   を特徴とする絶縁駆動型インバータ装置。
4. 【請求項４】 請求項１記載の絶縁駆動型インバータ装
   置において、 前記高電位側パワースイッチング素子及び低電位側パワ
   ースイッチング素子の異常を検出するための異常検出手
   段と、前記異常検出手段からの異常検出信号を前記制御
   手段に伝送するための異常検知出力部と、前記高電位側
   の異常検出手段からの異常検出信号を前記異常検知出力
   部へ電位変換して伝送するための降圧レベルシフト回路
   と、前記異常検知出力部と前記制御手段の間に第４及び
   第５のキャパシタを含む容量結合型信号伝送路とを備
   え、前記異常検知出力部は前記高電位又は低電位側の異
   常検出手段からの異常検出信号に応じて前記第４又は第
   ５のキャパシタにパルス電流を通電し、前記パワースイ
   ッチング素子の異常を前記制御手段に伝送することを特
   徴とする絶縁駆動型インバータ装置。
5. 【請求項５】 直流電源の正負極間に互いに直列に接続
   された１対のパワースイッチング素子を含む主回路と、
   前記直流電源の負極を基準電位とし前記パワースイッチ
   ング素子のための高電位側及び低電位側ゲート回路を含
   む回路素子を集積回路化したドライバ回路と、を具備
   し、前記直流電源の負極に対して電気的に絶縁された基
   準電位を有する制御手段より供給された駆動信号によっ
   て前記パワースイッチング素子をオン又はオフにさせる
   ように構成された絶縁駆動型インバータ装置において、 前記ドライバ回路の高電位側ゲート回路と前記制御手段
   の間に第１及び第２のキャパシタを含む容量結合型信号
   伝送路を備え、前記ドライバ回路の基準電位と前記制御
   手段の基準電位の間に第３のキャパシタを含む容量結合
   型信号伝送帰路を備えると共に、前記制御手段は前記駆
   動信号に応じて前記第１又は第２のキャパシタに正又は
   負の極性のパルス電流を通電し、前記ドライバ回路は前
   記パルス電流に応じて前記高電位側又は低電位側パワー
   スイッチング素子をオン又はオフにさせることを特徴と
   する絶縁駆動型インバータ装置。
6. 【請求項６】 請求項５記載の絶縁駆動型インバータ装
   置において、 前記高電位側ゲート回路はフリップフロップ手段を具備
   し、前記制御手段は、 前記第１のキャパシタのみにパルス電流を繰り返し通電
   して前記フリップフロップ手段をセットさせ、前記フリ
   ップフロップ手段の出力に応じて前記高電位側パワース
   イッチング素子をオンにさせると共に、前記第２のキャ
   パシタにのみ逆極性のパルス電流を繰り返し通電して前
   記フリップフロップ手段をリセットさせ、前記高電位側
   パワースイッチング素子をオフにさせることを特徴とす
   る絶縁駆動型インバータ装置。
7. 【請求項７】 直流電源の正負極間に互いに直列に接続
   された一対のパワースイッチング素子を含む主回路と前
   記直流電源の負極を基準電位とし前記パワースイッチン
   グ素子を駆動するためのドライバ回路とを備え、前記直
   流電源の負極に対して電気的に絶縁された基準電位を有
   する制御手段からの駆動信号によって前記パワースイッ
   チング素子をオン又はオフにさせるように構成された絶
   縁駆動型インバータ装置において、 前記パワースイッチング素子の少なくとも一方に流れる
   電流を検出するためのシャント抵抗手段と、前記シャン
   ト抵抗手段の電圧をサンプルアンドホールドするための
   サンプルアンドホールド手段と、前記制御手段からのク
   ロック信号に応じて前記サンプルアンドホールド手段の
   出力電圧を振幅とする矩形波交流信号を形成するための
   変調手段と、前記制御手段の基準電位と同一の基準電位
   に接続され前記変調手段より出力された矩形波交流信号
   を入力するための差動増幅手段と、前記差動増幅手段の
   出力を前記クロック信号に同期して全波整流し、更に平
   滑するための復調手段と、を備え、前記変調手段から前
   記差動増幅手段への矩形波交流信号は第１及び第２のキ
   ャパシタを含む容量結合型信号伝送路を介して伝送さ
   れ、前記制御手段から前記変調手段へのクロック信号は
   第３のキャパシタを含む容量結合型信号伝送路を介して
   伝送されることを特徴とする絶縁駆動型インバータ装
   置。
8. 【請求項８】 二次電池を直流電源とする電気自動車に
   おいて、請求項１から７のいずれか１項記載の絶縁駆動
   型インバータ装置を備え、前記パワースイッチング素子
   と前記ドライバ回路と前記信号入力部と前記第１、第２
   及び第３のキャパシタを１つの密閉されたパッケージに
   搭載するとともに、前記パワースイッチング素子とは電
   気的に絶縁された前記パワースイッチング素子のための
   冷却器を前記パッケージの表面部に備えると共に、前記
   冷却器と前記制御手段の基準電位は前記自動車のボディ
   アースになるよう接続されていることを特徴とする電気
   自動車。