JP3819807B2 - 絶縁駆動型インバータ装置 - Google Patents
絶縁駆動型インバータ装置 Download PDFInfo
- Publication number
- JP3819807B2 JP3819807B2 JP2002147332A JP2002147332A JP3819807B2 JP 3819807 B2 JP3819807 B2 JP 3819807B2 JP 2002147332 A JP2002147332 A JP 2002147332A JP 2002147332 A JP2002147332 A JP 2002147332A JP 3819807 B2 JP3819807 B2 JP 3819807B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- power switching
- potential side
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02T—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO TRANSPORTATION
- Y02T10/00—Road transport of goods or passengers
- Y02T10/60—Other road transportation technologies with climate change mitigation effect
- Y02T10/72—Electric energy management in electromobility
Landscapes
- Inverter Devices (AREA)
- Electric Propulsion And Braking For Vehicles (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、一対のパワースイッチング素子を用いたインバータ装置に係わり、特に、電気自動車又はハイブリッド電気自動車の駆動用電源にて使用して好適な絶縁駆動型インバータ装置に関する。
【０００２】
【従来の技術】
自動車の燃費向上の要請、環境問題への配慮等から電気自動車又はハイブリッド電気自動車が開発されている。特に、近年、燃料電池と二次電池を有する燃料電池ハイブリッド自動車が注目されている。これらの電気自動車では、３００Ｖ級の二次電池を直流電源とするインバータ装置によって交流同期型モータを駆動し、その駆動力によって自動車を走行し、エンジンのアシストを行う。
【０００３】
従来の自動車用電源は、１４Ｖ又は２４Ｖ程度の鉛電池であり、車載電気部品は全てボディアースされていた。
しかしながら、３００Ｖ級の電池を使用するインバータ装置は感電の危険性がある強電系である。電気自動車又はハイブリッド自動車の電気系統は、二次電池及びインバータ装置を含む強電系と、マイクロコンピュータ等の制御手段を含む弱電系からなる。強電系の電気回路は14V等の弱電系に対して絶縁する必要があり、弱電系のようにボディアースを施さない。
【０００４】
一般的に弱電系のマイクロコンピュータ等の制御手段より強電系のインバータ装置へ制御信号を送信するための手段として、フォトカプラが用いられる。しかしながら、車載部品は、動作保証温度範囲が−４０℃〜８５℃（雰囲気）の広い温度範囲にて１０年以上の長期間に渡り絶縁耐力(ＡＣ２５００Ｖ)を維持する必要がある。このような車載規格を満足するフォトカプラは一般産業用フォトカプラに比べ信頼性の点から高価になる。
比較的安価で信頼性にも優れた絶縁信号伝送方法として、特開昭56-84009号公報に記載された方法がある。この方法では、絶縁型の容量結合によって電気的に浮遊した回路に差入力電圧を伝送させる。
【０００５】
また、同様な方法を車載用パワースイッチング素子の駆動に用いた例が、IEEE PESC'98(Power ElectronＩＣs Special Conference 98 パワーエレクトロニクス・スペシャル・コンファレンス 98)のプロシーディング（発表予稿論文） 1998年 pp1208-1213掲載の論文"Isolated Capacitively Coupled MOS Driver Circuit with Bidirectional Signal Transfer"に記載されている。
【０００６】
この例では、負荷よりも高電位側に接続された強電側のハイサイドスイッチに対して、電気的に絶縁された弱電側から駆動信号を送る回路が使用される。弱電系と強電系の間には絶縁用のキャパシタを含む２つの信号伝送経路が設けられている。強電側には、２つのキャパシタの出力から差電圧を取り出すための差動増幅器と、差動増幅器の出力から駆動信号を取り出すための復調回路が設けられ、復調回路の出力によってハイサイドスイッチが駆動される。弱電側には、元の駆動信号から１と０が互いに逆転した（即ち位相が逆の）２つのディジタル信号を作り、それを前記２つのキャパシタに印加させる変調回路が設けられている。元の駆動信号をディジタル信号（矩形波）にすることによってキャパシタに電流を流し、逆位相化の信号を差動増幅器が受けることによって弱電系と強電系の間の電圧変化(ｄＶ／ｄｔ)によるノイズの影響を軽減させる。
【０００７】
【発明が解決しようとする課題】
本発明が解決しようとする課題としては、以下の３つがある。第１は電圧変化に伴うノイズ誤動作の解消である。上述の例ではハイサイドスイッチがオンになると強電系と弱電系の間に高電圧が印加される。この高電圧は２つのキャパシタに等しく印加されるため、２つのキャパシタには同相の電流が流れる。同相電流が流れる期間は高電圧の印加開始から終了までの数μｓ程度である。同相電流は差動増幅器及び復調回路にとってはノイズになるため、復調回路にはこのノイズに感応しないようローパスフィルタを備える必要がある。
【０００８】
上述の例ではローパスフィルタは、カットオフ周波数が１００ｋＨｚのフィルタ機能を有する。しかし、ローパスフィルタは遅延時間の増加を招くことが問題であり、カットオフ周波数が１００ｋＨｚのフィルタでは約１０μｓの遅延時間が生じる。これは伝送すべき駆動信号のパルス幅の約1/3〜1/4に相当し、許容できない。
このようにキャパシタを用いた容量結合型の伝送路は、強電系と弱電系の間の電圧変化の影響により、ノイズ誤動作を起こすことが問題であった。従って、信号伝送遅延を招くことなくノイズ誤動作を解決する必要があった。
【０００９】
第２は多数のキャパシタを使用することによるコストアップである。上述の従来例では、１つの信号を送るために２つのキャパシタを用いた容量結合型信号伝送路が必要である。このような容量結合型信号伝送路をモータ駆動用の３相インバータに適用した場合を想定すると、６個のパワースイッチング素子を駆動するために１２個のキャパシタが必要になる。更に各パワースイッチング素子における過電流、過電圧等の異常を検知した信号は強電側から弱電側の制御回路に送信される。従って、異常検知信号を送信するための容量結合型信号伝送路を設けると、更に１２個のキャパシタが必要になる。結局、容量結合型信号伝送路として合計２４個のキャパシタを使用することになる。キャパシタの数が多くなるとインバータ装置のコストアップを招くばかりでなく、信頼性を低下させることにもなる。そこで、キャパシタ数を削減することが第２の課題である。
【００１０】
キャパシタをパワースイッチング素子やゲート駆動回路と共に密閉されたモジュール内に収納することができれば、キャパシタの弱電側の端子を、モジュールの外面に配置することができる。即ち、モジュールの外面に露出している弱電側の信号端子は強電側より絶縁されているため、モジュールの交換時に感電の危険性がなくなり安全である。これを実現する為には、第１の課題であるノイズ誤作動の影響を解消し、第２の課題であるキャパシタの数を削減してモジュール内に搭載した場合の信頼性を向上させる必要がある。
【００１１】
第３はノイズの影響が小さいアナログ用の絶縁型電流計測手段である。インバータ装置では負荷を流れる電流を検出して各パワースイッチング素子の駆動パルス幅を変えるＰＷＭ（パルス幅変調）制御を行う。従って、強電側で検出した電流を絶縁して弱電側の制御回路に伝える絶縁型電流計測及び伝送が必要である。
【００１２】
容量結合を用いてアナログ情報を伝送する方法として、先の特開昭56-84009号を始めとする従来例が知られている。いずれも原理的には同一であり、アナログ情報を一旦ディジタル化（Ａ／Ｄ変換）し、このディジタル値と逆位相のディジタル値を２つのキャパシタを介して送信し、両キャパシタの差電圧を取り出して復調した後、ディジタル値をアナログ値に再度変換（Ｄ／Ａ変換）する。この方法は途中に２つの変換（Ａ／Ｄ、Ｄ／Ａ）を含み回路が高価となると共に、前述の電圧変化により信号に同相ノイズが混入すると、ディジタル化したデータが多数ビットに渡って影響を受ける。そこで、第一の課題と同様に、電圧変化によるノイズの影響が小さいアナログ用の絶縁回路が求められていた。
従って、本発明の第１の目的は、電圧変化に伴うノイズの影響を低減して、信頼性が高い絶縁駆動型インバータ装置を提供することにある。
【００１３】
本発明の第２の目的は、容量結合型信号伝送路のキャパシタ数を削減して、低コストの絶縁駆動型インバータ装置を提供することにある。
本発明の第３の目的は、ノイズの影響を低減し、かつ低コストの絶縁型アナログ電流検出手段を備えたインバータ装置を提供することにある。
【００１４】
【課題を解決するための手段】
（１）第１及び第２の目的を達成するため、本発明によると、直流電源の正負極間に互いに直列に接続された１対のパワースイッチング素子を含む主回路と、前記パワースイッチング素子の各々に接続された高電位側ゲート回路及び低電位側ゲート回路と前記パワースイッチング素子のための駆動信号を入力するための信号入力部と前記信号入力部から前記高電位側ゲート回路に前記駆動信号を伝送するための昇圧レベルシフト回路とを含み前記直流電源の負極の電位を基準電位とし集積回路化されたドライバ回路と、を有し、前記ドライバ回路の基準電位に対して電気的に絶縁された基準電位を有する制御手段からの駆動信号によって前記パワースイッチング素子を駆動するように構成された絶縁駆動型インバータ装置において、前記信号入力部と前記制御手段の間に第１及び第２のキャパシタを含む容量結合型信号伝送路を設け、前記ドライバ回路の基準電位と前記制御手段の基準電位の間に第３のキャパシタを含む容量結合型信号伝送帰路を設け、前記制御手段は前記駆動信号に応じて前記第１のキャパシタ又は第２のキャパシタにパルス電流を通電し、前記ドライバ回路は前記駆動信号に応じて前記パワースイッチング素子を交互にオン又はオフにさせる。
かかる構成により、キャパシタの数を削減し、キャパシタに高電圧変化が加わることを抑制し、低コストでノイズの影響が少ないインバータ装置を提供することができる。
【００１５】
（２）上述の（１）の絶縁駆動型インバータ装置において、好ましくは、前記制御手段が、前記第１のキャパシタのみにパルス電流を通電した場合に前記高電位側パワースイッチング素子をオンにし且つ前記低電位側パワースイッチング素子をオフにし、前記第２のキャパシタのみにパルス電流を通電した場合に前記高電位側パワースイッチング素子をオフにし且つ前記低電位側パワースイッチング素子をオンにし、前記第１及び第２のキャパシタの両者にパルス電流の通電した場合に前記第１及び第２のパワースイッチング素子をオフにさせる。
【００１６】
（３）更に好ましくは、（２）の絶縁駆動型インバータ装置において、前記信号入力部はフリップフロップ手段を有し、前記制御手段は、前記高電位側又は低電位側パワースイッチング素子をオンにする期間に前記パワースイッチング素子に対応した前記第１のキャパシタ又は第２のキャパシタに繰り返しパルス電流を通電させ、前記フリップフロップ手段に繰り返しセット又はリセット信号を与える。
【００１７】
（４）上述の（１）の絶縁駆動型インバータ装置において、好ましくは、前記高電位側パワースイッチング素子及び低電位側パワースイッチング素子の異常を検出するための異常検出手段と、前記異常検出手段からの異常検出信号を前記制御手段に伝送するための異常検知出力部と、前記高電位側の異常検出手段からの異常検出信号を前記異常検知出力部へ電位変換して伝送するための降圧レベルシフト回路と、前記異常検知出力部と前記制御手段の間に第４及び第５のキャパシタを含む容量結合型信号伝送路とを備え、前記異常検知出力部は前記高電位又は低電位側の異常検出手段からの異常検出信号に応じて前記第４又は第５のキャパシタにパルス電流を通電し、前記パワースイッチング素子の異常を前記制御手段に伝送する。
【００１８】
（５）第１の目的を達成するため、直流電源の正負極間に互いに直列に接続された１対のパワースイッチング素子を含む主回路と、前記直流電源の負極を基準電位とし前記パワースイッチング素子のための高電位側及び低電位側ゲート回路を含む回路素子を集積回路化したドライバ回路と、を具備し、前記直流電源の負極に対して電気的に絶縁された基準電位を有する制御手段より供給された駆動信号によって前記パワースイッチング素子をオン又はオフにさせるように構成された絶縁駆動型インバータ装置において、
前記ドライバ回路の高電位側ゲート回路と前記制御手段の間に第１及び第２のキャパシタを含む容量結合型信号伝送路を備え、前記ドライバ回路の基準電位と前記制御手段の基準電位の間に第３のキャパシタを含む容量結合型信号伝送帰路を備えると共に、前記制御手段は前記駆動信号に応じて前記第１又は第２のキャパシタに正又は負の極性のパルス電流を通電し、前記ドライバ回路は前記パルス電流に応じて前記高電位側又は低電位側パワースイッチング素子をオン又はオフにさせる。
かかる構成により、例え高電圧変化によるノイズ誤動作が生じても即座に正常な動作に復帰させ、インバータの出力にはノイズの影響が現れないものとなる。
【００１９】
（６）上述の（５）の絶縁駆動型インバータ装置において、
前記高電位側ゲート回路はフリップフロップ手段を具備し、前記制御手段は、前記第１のキャパシタのみにパルス電流を繰り返し通電して前記フリップフロップ手段をセットさせ、前記フリップフロップ手段の出力に応じて前記高電位側パワースイッチング素子をオンにさせると共に、前記第２のキャパシタにのみ逆極性のパルス電流を繰り返し通電して前記フリップフロップ手段をリセットさせ、前記高電位側パワースイッチング素子をオフにさせる。
【００２０】
（７）第３の目的を達成するために、直流電源の正負極間に互いに直列に接続された一対のパワースイッチング素子を含む主回路と前記直流電源の負極を基準電位とし前記パワースイッチング素子を駆動するためのドライバ回路とを備え、前記直流電源の負極に対して電気的に絶縁された基準電位を有する制御手段からの駆動信号によって前記パワースイッチング素子をオン又はオフにさせるように構成された絶縁駆動型インバータ装置において、
負荷に流れる電流を検出するためのシャント抵抗手段と、前記シャント抵抗手段の電圧をサンプルアンドホールドするためのサンプルアンドホールド手段と、前記制御手段からのクロック信号に応じて前記サンプルアンドホールド手段の出力電圧を振幅とする矩形波交流信号を形成するための変調手段と、前記制御手段の基準電位と同一の基準電位に接続され前記変調手段より出力された矩形波交流信号を入力するための差動増幅手段と、前記差動増幅手段の出力を前記クロック信号に同期して全波整流し、更に平滑するための復調手段と、を備え、前記変調手段から前記差動増幅手段への矩形波交流信号は第１及び第２のキャパシタを含む容量結合型信号伝送路を介して伝送され、前記制御手段から前記変調手段へのクロック信号は第３のキャパシタを含む容量結合型信号伝送路を介して伝送される。かかる構成によれば容量結合型信号伝送路のキャパシタを経由してアナログ情報を制御手段側に直接伝送することができ、ノイズの影響を軽減することができる。
【００２１】
（８）二次電池を直流電源とする電気自動車において、上記（１）から（７）の絶縁駆動型インバータ装置を備え、前記パワースイッチング素子と前記ドライバ回路と前記信号入力部と前記第１、第２及び第３のキャパシタを１つの密閉されたパッケージに搭載するとともに、前記パワースイッチング素子とは電気的に絶縁された前記パワースイッチング素子のための冷却器を前記パッケージの表面部に備えると共に、前記冷却器と前記制御手段の基準電位は前記自動車のボディアースになるよう接続されている。
【００２２】
【発明の実施の形態】
以下、図１〜図８を用いて本発明の一実施形態による絶縁駆動型インバータ装置について説明する。最初に図１を参照して本実施形態による絶縁駆動型インバータ装置の全体構成について説明する。本例の絶縁駆動型インバータ装置の主たる用途は電気自動車又はハイブリッド電気自動車であり、特に、電気自動車の駆動用の交流同期型モータに使用される。しかしながら、自動車以外の例えば産業用のインバータ装置としても使用可能である。
【００２３】
本例の絶縁駆動型インバータ装置は、二次電池からなる直流電源１と、１対のパワースイッチング素子１２、１５を含む主回路１０と、高電位側回路と低電位側回路を含むドライブ回路２０と、負荷８を流れる電流を計測するためシャント抵抗４５及び電流検出回路４０を含む絶縁型アナログ信号検出回路４０、４５と、パワースイッチング素子１２、１５に対する駆動信号を生成するための制御回路５０と、を有する。負荷８は上述のように電気自動車又はハイブリッド電気自動車の駆動用交流同期型モータであってよい。
【００２４】
主回路１０、ドライブ回路２０及び絶縁型アナログ信号検出回路４０、４５は強電系を構成し、制御回路５０は弱電系を構成する。弱電系は強電系に対して絶縁されている。強電系は、二次電池１の負極電位を基準電位とする。弱電系の基準電位は、強電系の基準電位に対して絶縁され、例えば自動車のボディであってよい。
【００２５】
強電系のドライブ回路２０と弱電系の制御回路５０の間には、一対のキャパシタＣ１、Ｃ２からなる第１の容量結合型信号伝送路と一対のキャパシタＣ３、Ｃ４からなる第２の容量結合型信号伝送路が配置されている。強電系の電流検出回路４０と弱電系の制御回路５０の間には、キャパシタＣ５からなる第３の容量結合型信号伝送路と一対のキャパシタＣ６、Ｃ７からなる第４の容量結合型信号伝送路が配置されている。
【００２６】
これらキャパシタを通る電流の戻りルートとして、キャパシタＣ８が設けられている。このキャパシタＣ８の一端は強電側の基準電位（二次電池１の負極電位）に接続され、他端は弱電側の基準電位（図１のアース記号、例えば自動車のボディ）に接続される。
【００２７】
主回路１０は、上述のように一対のパワースイッチング素子１２、１５を含む。パワースイッチング素子は絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）であってよい。以下に、パワースイッチング素子１２、１５を絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）として説明する。ＩＧＢＴ１２、１５は、二次電池１の正極と負極間に直列に接続され、各ＩＧＢＴ１２、１５にはそれぞれダイオード１３、１６が逆並列に接続されている。
【００２８】
ＩＧＢＴ１２、１５はいずれも出力端子のエミッタを２つ備え、一方が負荷電流の大部分を流す主エミッタであり、他方は負荷電流のうちのごくわずか部分を流すセンスエミッタである。ＩＧＢＴ１２、１５のセンスエミッタにはそれぞれ抵抗１４、１７が接続されている。抵抗１４、１７の電圧を検出することによってＩＧＢＴの過電流状態を検出することができる。
【００２９】
ドライブ回路２０は高電位側と低電位側を含む。高電位側は、高電位側のＩＧＢＴ１２のゲート端子に接続されたゲート駆動回路２１と、抵抗１４の電圧を検出しＩＧＢＴ１２の過電流状態を検出するための過電流検出回路２２と、降圧レベルシフト回路２３と、フリップフロップ回路２４と、を有する。
【００３０】
低電位側は、低電位側のＩＧＢＴ１５のゲート端子に接続されたゲート駆動回路３１と、抵抗１７の電圧を検出しＩＧＢＴ１５の過電流状態を検出するための過電流検出回路３２と、昇圧レベルシフト回路３３と、信号入力部３４と、異常検知出力部３５と、を有する。
【００３１】
高電位側回路には制御電源２６が接続され、低電位側回路には制御電源３６が接続されている。高電位側の回路は制御電源２６から、また低電位側の回路は制御電源３６からそれぞれ電流の供給を受けて動作する。高電位側制御電源２６の基準電位は高電位側ＩＧＢＴ１２のエミッタ端子電圧であり、低電位側制御電源３６の基準電位は低電位側ＩＧＢＴ１５のエミッタ端子電圧である。高電位側の回路と低電位側の回路の間で信号を伝送する場合には、電圧変換が必要となる。本例では、電圧変換用に、降圧レベルシフト回路２３及び昇圧レベルシフト回路３３が設けられている。
降圧レベルシフト回路２３及び昇圧レベルシフト回路３３の例としては、特開平6-153533号公報を始め幾つかの公知技術が報告されており、ここでは、これらのレベルシフト回路の構成及び動作に関する説明は省略する。
【００３２】
図１の破線２０で囲む領域は、市販されているインバータ制御用の高耐圧ドライバＩＣの構成と基本的に同一である。本発明においても破線２０の部分は各回路を集積回路化した１チップの高耐圧ドライバＩＣとして構成される。本例では、容量結合型信号伝送路を使用するため、破線２０内の信号入力部３４と異常検知出力部３５の構成は、従来の構成とは異なっており、この点においては後に図２と図６を用いて説明する。
【００３３】
制御回路５０からの駆動信号は、第１の容量結合型信号伝送路、即ち、キャパシタＣ１、Ｃ２を経由して信号入力部２４に伝送される。尚、信号入力部２４の基準電位は二次電池１の負極電位である。信号入力部２４の第１の出力は、昇圧レベルシフト回路３３、フリップフロップ回路２４を経由して高電位側ゲート駆動回路２１に供給され、第２の出力は低電位側ゲート駆動回路３１に供給される。高電位側ゲート駆動回路２１及び低電位側ゲート駆動回路３１からの信号によって、高電位側ＩＧＢＴ１２及び低電位側ＩＧＢＴ１５がそれぞれオン又はオフになる。
【００３４】
昇圧レベルシフト回路３３は、低電位側ＩＧＢＴ１５のエミッタ端子を基準とする制御信号を、高電位側ＩＧＢＴ１２のエミッタ端子を基準とする制御信号に電位変換する。昇圧レベルシフト回路３３の出力は２つのパルス信号であり、これらのパルス信号はフリップフロップ回路２4のセット端子及びリセット端子に供給される。即ち、昇圧レベルシフト回路３３がセットパルスを出力すると、フリップフロップ回路２４の出力は１となり、ゲート駆動回路２１にＩＧＢＴ１２をオンにさせる信号を与える。逆に、昇圧レベルシフト回路３３がリセットパルスを出力すると、フリップフロップ回路２４の出力は０となり、ゲート駆動回路２１にＩＧＢＴ１２をオフにさせる信号を与える。
ＩＧＢＴ１２、１５がオンとなるとき、高電位側及び低電位側の制御電源２６、３６は、それぞれゲート駆動回路２１、３１を経由して、ＩＧＢＴ１２、１５のゲートとソース間に印加される。
【００３５】
過電流検出回路２２、３２はそれぞれ抵抗１４、１７の電流を検出し、ＩＧＢＴ１２、１５を過電流が流れたときに過電流検知信号を生成する。降圧レベルシフト回路２３は高電位側の過電流検出回路２２が検出した過電流検知信号を電位変換して低電位側に設けた異常検知出力部３５に伝送する。異常検知出力部３５は低電位側の過電流検出回路３２からの過電流検出信号と降圧レベルシフト回路２３からの過電流検出信号の論理和（ＯＲ）を取る。異常検知出力部３５の出力は、第２の容量結合型信号伝送路、即ち、キャパシタＣ３、Ｃ４を経由して制御回路５０に伝送される。
【００３６】
制御回路５０は、マイクロコンピュータ５１と一対のバッファ５２、５３とフリップフロップ回路５４と第３のバッファ５５と差動増幅器５６及び同期整流器５７とを有する。マイクロコンピュータ５１の出力ポート(I/O-1、I/O-2)からの出力は、バッファ５２、５３によって電流駆動能力が増幅される。バッファ５２、５３の出力はキャパシタＣ１、Ｃ２を介して強電側の信号入力部３４に伝送される。
【００３７】
異常検知出力部３５の出力は、キャパシタＣ３、Ｃ４を経由して制御回路５０のフリップフロップ回路５４のセット端子及びリセット端子にそれぞれ伝送される。フリップフロップ回路５４の出力Ｑはマイクロコンピュータ５１の入力ポート（I/O-3）に伝送される。
【００３８】
絶縁型アナログ信号検出回路について説明する。絶縁型アナログ信号検出回路は、二次電池１の負極側に設けたシャント抵抗４５と電流検出回路４０とを含む。電流検出回路４０は、差動増幅器４１、サンプルアンドホールド回路４２、バッファ４３及びスイッチ４４を含む。
【００３９】
シャント抵抗４５によって負荷８を通る電流に比例した電圧が生成される。この電圧は、差動増幅器４１、サンプルアンドホールド回路４２を用いて平滑化される。一方、マイクロコンピュータ５１より出力されたクロック信号ＣＬＫは、バッファ５５、キャパシタＣ５及びバッファ４３を介してスイッチ４４に供給される。スイッチ４４はクロック信号ＣＬＫを用いて平滑後の電圧を振幅とする交流信号を生成する。この交流信号は、キャパシタＣ６、Ｃ７を介してマイクロコンピュータの差動増幅器５６に供給され、差動増幅器５６の出力は同期整流器５７によって直流に変換される。この直流信号はマイクロコンピュータ５１のＡ／Ｄ変換部に供給される。
【００４０】
本例の特徴は、インバータ制御用の高耐圧ドライバＩＣ２０及び絶縁型アナログ信号検出回路４０、４５と弱電側の制御回路５０の間の信号伝送にキャパシタＣ１〜Ｃ８を用いた絶縁型の容量結合を用いたことにある。上述の従来技術では、弱電側制御回路５０と高電位側のゲート駆動回路２１が絶縁型の容量結合によって接続されていた。このような構成では後述するように高電位側ＩＧＢＴ１２がオン又はオフになるときの電位変動によって、容量結合部に変位電流が流れる。従って、容量結合部を経由して伝送される信号が、正規の信号か電位変動によるノイズか峻別することができないことが問題であった。
【００４１】
これに対して図１の構成では、高電位側ＩＧＢＴ１２がオンになるときの電圧変動は昇圧レベルシフト回路３３及び降圧レベルシフト２３に印加され、これらによって吸収される。即ち、キャパシタＣ１〜Ｃ８にはＩＧＢＴのスイッチングに伴う電位変動が作用しないため、変位電流（ノイズ電流）は流れない。
【００４２】
図１の例において、キャパシタＣ１〜Ｃ８を使用する理由は高電圧インバータに求められる強電系と弱電系の間の絶縁耐圧を満足させるためである。レベルシフト回路２３、３３は、通常、高圧MOSFET等の半導体素子を備えている。そこで、インバータの高電位側と弱電側の制御回路５０の間に絶縁耐圧に相当する高電圧が印加された場合、高電圧はレベルシフト回路２３、３３内の高圧MOSFETとキャパシタＣ１〜Ｃ８を含む直列経路に印加される。通常、高圧MOSFETの電圧が素子耐圧に近づくと素子内部にアバランシェ降伏が生じ、リーク電流が急増する。
【００４３】
しかし、図１の例のように高圧MOSFETとキャパシタＣ１〜Ｃ８が直列に接続されている場合、高圧MOSFETのリーク電流が急増傾向になり抵抗が減少すると、キャパシタのインピーダンスが相対的に大きくなり、高電圧はキャパシタに印加されることになる。特に高電圧の周波数が数kＨz以下と低い場合、キャパシタＣ１〜Ｃ８のインピーダンスが高くなるように容量値を選べば、高圧MOSFETのリーク電流は結果的にキャパシタのインピーダンスによって抑制される。従って、レベルシフト回路２３、３３の高圧MOSFETが絶縁破壊することはない。
【００４４】
図２を参照して信号入力部３４の例を説明する。本例の信号入力部３４は、一対のＮＡＮＤ回路２３３、２３４からなる負論理型のフリップフロップと、ＯＲ回路２３５と、一対のＮＯＲ回路２３６、２３７からなる正論理型のフリップフロップと、反転回路（論理インバータ）２３８と、抵抗２３９と、キャパシタ２４０と、一対のＡＮＤ回路２４１、２４２と、を含む。
【００４５】
入力信号Ａ、Ｂは、制御回路５０から容量結合型信号伝送路のキャパシタＣ１、Ｃ２を経由して信号入力部３４に供給される制御信号である。入力信号Ａ、Ｂは、負論理型のフリップフロップ２３３、２３４にセット信号及びリセット信号として供給される。入力信号Ａ、Ｂは、更に、ＯＲ回路２３５に供給され、論理和（ＯＲ）が生成される。ＯＲ回路２３５の出力Ｃは、反転回路２３８、抵抗２３９及びキャパシタ２４０を経由して遅延される。ＯＲ回路２３５の出力Ｃとこの反転遅延信号Ｄは、正論理型のフリップフロップ２３６、２３７に供給される。
【００４６】
第１のＡＮＤ回路２４１には、負論理型のフリップフロップ２３３、２３４の出力Ｑ１と正論理型のフリップフロップ２３６、２３７の出力ｉｎｖＱ２が供給され、論理積（ＡＮＤ）が生成される。第１のＡＮＤ回路２４１の出力信号ＳＨは上述のように高電位側のＩＧＢＴ１２の駆動信号であり、昇圧レベルシフト回路３３に供給される。
【００４７】
第２のＡＮＤ回路２４２には、負論理型のフリップフロップ２３３、２３４の出力ｉｎｖＱ１と正論理型のフリップフロップ２３６、２３７の出力ｉｎｖＱ２が供給され、論理積（ＡＮＤ）が生成される。第２のＡＮＤ回路２４２の出力信号ＳＬは上述のように低電位側のＩＧＢＴ１５の駆動信号であり、ゲート駆動回路３１に供給される。
【００４８】
図３は、図２の信号入力部における信号に関する真理値表である。入力信号Ａが０、入力信号Ｂが１の場合、高電位側駆動信号ＳＨは１、低電位側駆動信号ＳＬは０となる。逆に、入力信号Ａが１、入力信号Ｂが０の場合、高電位側駆動信号ＳＨは０、低電位側駆動信号ＳＬは１となる。更に入力信号Ａ、Ｂが共に０の場合、高電位側駆動信号ＳＨと低電位側駆動信号ＳＬは共に０となり、２つのＩＧＢＴ１２、１５は共にオフとなる。また、入力信号Ａ、Ｂが共に１の場合、高電位側駆動信号ＳＨは負論理型のフリップフロップ２３３、２３４の出力Ｑ１の初期状態を維持し、低電位側駆動信号ＳＬは出力Ｑ１の反転状態となる。
【００４９】
図４は図３の真理値表に基づいた実際の信号パターンを表したタイムチャートである。図４Ａのクロック信号ＣＬＫ、図４Ｂ及び図４Ｃの元信号Ｈ、Ｌはいずれもマイクロコンピュータ５１の内部において生成される信号であり、図１の構成図には図示していない。ここで、元信号Ｈは高電位側のＩＧＢＴ１２を駆動させる信号であり、元信号Ｌは低電位側のＩＧＢＴ１５を駆動させる信号である。元信号Ｈ（Ｌ）の１は、ＩＧＢＴ１２（１５）のオンに対応し、０は、オフに対応する。元信号Ｈ、Ｌが共に０のときには、２つのＩＧＢＴ１２、１５が共にオフとなる状態に対応する。これは、図示のデッドタイムｔｄ（非ラップ期間）である。
図４Ｄの信号Ａはクロック信号ＣＬＫと元信号Ｌの論理和であり、同様に図４Ｅの信号Ｂはクロック信号ＣＬＫと元信号Ｈの論理和である。
【００５０】
この信号Ａ、ＢをキャパシタンスＣ１、Ｃ２を介して図２の信号入力部３４に供給すると、図３の真理値表に従って、図４Ｆ及び図４Ｇに示す出力ＳＨ、ＳＬを得ることができる。図４Ｆ及び図４Ｇの信号ＳＨ、ＳＬは図２で説明したようにそれぞれ、高電位側のＩＧＢＴ１２と低電位側のＩＧＢＴ１５を駆動する信号である。駆動信号ＳＨ、ＳＬが１のとき、ＩＧＢＴ１２、１５はオンとなる。
【００５１】
駆動信号ＳＨ、ＳＬが共に０のとき、２つのＩＧＢＴ１２、１５は共にオフとなる。これは、図示の実効的デッドタイムｔｄｅである。
駆動信号ＳＨ、ＳＬの実効的デッドタイムｔｄｅは、元信号Ｈ、Ｌのデッドタイムｔｄより若干増加している。しかしながら、クロック信号ＣＬＫの周波数を十分高くすれば、その増加がインバータ制御に与える影響を小さくすることができる。ここで、駆動信号ＳＨ、ＳＬは、インバータ装置で広く用いられるＰＷＭ制御のパルス信号である。従って、マイクロコンピュータ５１の指令により駆動信号ＳＨ、ＳＬのパルス幅は変化する。
【００５２】
上述のように、容量結合型信号伝送路のキャパシタＣ１、Ｃ２に供給される信号Ａ、Ｂは、クロック信号ＣＬＫと元信号Ｌ、Ｈの論理和である。従って、図４Ｄ及び図４Ｅの波形にて示すように、信号Ａ、Ｂは、ＩＧＢＴ１２、１５がオフのときにも、クロックＣＬＫによって刻まれている。即ち、２つのＩＧＢＴ１２、１５の一方がオンになっても、信号Ａ、Ｂのいずれか一方は、クロックＣＬＫによって刻まれている。これが本発明の一つの特徴であり、この点において次の図５を用いて詳細に説明する。
【００５３】
図５Ａから図５Ｄは図４Ｆの高電位側の駆動信号ＳＨが１、即ち、高電圧側ＩＧＢＴ１２がオンとなる期間における動作を示している。図５Ａ及び図５Ｂの信号Ａ、Ｂは図４の信号Ａ、Ｂ、図５Ｃの駆動信号ＳＨは図４ＦのＩＧＢＴ１２の駆動信号、図５ＤのVge(2)はＩＧＢＴ１２のゲート電圧である。
【００５４】
図５Ｂには、ＩＧＢＴ１２のオン期間中に信号Ｂにノイズが乗った状態が示されている。図３の真理値表に示したように、駆動信号ＳＨは、信号Ａが０且つ信号Ｂが１になると１、信号Ａが１且つ信号Ｂが０になると０になる。詳しくは図５Ａ及び図５Ｂに示すように信号Ａの立ち下がりと信号Ｂの立ち上がりで信号入力部３４のフリップフロップの出力が変化する。そこで、図５Ｂに示すようにノイズにより信号Ｂに立ち上がりが生じると、駆動信号ＳＨは１から０に変化し、次の信号Ａの立ち下がりで１に復帰する。ノイズにより駆動信号ＳＨが０になる期間は最長でクロック信号ＣＬＫの一周期である。
【００５５】
一方、信号が昇圧レベルシフト３３を経由してゲート駆動回路２１に伝送されるまでに、1μｓ程度の遅延が生ずる。更にＩＧＢＴ１２のゲート電圧は、ゲート容量を増加、減少させる間に、遅延が生じる。この遅延をオン時の遅延tdonとオフ時の遅延tdoffに分けて図５Ｄに示す。オン時の遅延tdonとオフ時の遅延tdoffは、ゲート抵抗の値によって変化するが、一般的には３〜５μｓ程度である。これらの遅延時間を考慮すると、クロック信号ＣＬＫの周波数が３００ｋＨｚ以上（一周期3.3μｓ以下）であれば、ノイズにより駆動信号ＳＨが１から０に変化しても、その影響でＩＧＢＴ１２が完全にオフになることはない。
望ましくはクロック信号ＣＬＫの周波数を１ＭＨｚ以上に選ぶと、ノイズにより駆動信号ＳＨが０となる期間は１μｓ以下となり、この影響はＩＧＢＴ１２のゲート電圧には殆ど現れない。図５Ａ〜図５Ｄにこの状態を示した。
【００５６】
容量結合型伝送路のキャパシタＣ１、Ｃ２はそれぞれ強電側と弱電側の間に接続される。従って、容量結合型伝送路にノイズが生じる場合には、２つのキャパシタに流れる信号に、同一極性のノイズが重畳すると考えることが現実的である。このようなノイズを同相ノイズ、又はコモンモードノイズと呼ぶ。図５Ｂに示すように、ノイズにより信号Ｂに立ち上がりが生じる場合には、信号Ａにも同一極性のノイズが重畳するはずである。しかしながら、信号Ａの場合、立ち下がりで信号入力部における論理が変わるため、信号Ａにおけるノイズの影響は無視することができる。
【００５７】
次に図５Ｆに、ＩＧＢＴ１２がオン期間中に信号Ｂに負極性のノイズが乗った場合を示す。この負極性ノイズでは図３の真理値表に示したように、駆動信号ＳＨは反転しない。また、図５Ｅに示すように同一極性の信号が信号Ａに乗った場合も、既に駆動信号ＳＨは正規の信号で１の状態になっているため、駆動信号ＳＨの状態は変化しない。
【００５８】
本発明では、ＩＧＢＴをオンにさせる期間中でも、容量結合型伝送路のキャパシタを通る駆動信号Ａ、Ｂは高周波のクロック信号ＣＬＫによって刻まれる。従って、容量結合型伝送路のキャパシタを通る駆動信号Ａ、Ｂにノイズが重畳した場合でも、ノイズがＩＧＢＴのオン、オフ状態に影響を与えない。即ち、本発明によると、ノイズに対して強い高信頼性のインバータ装置を実現することができる。
【００５９】
図６を参照して異常検知出力部３５の構成例とその動作を説明する。異常検知出力部３５は、ロジックインバータ３４３と、ＡＮＤ回路３４４と、ＮＡＮＤ回路３４５と、バッファ３４６、３４７とを含む。
異常検知出力部３５は、降圧レベルシフト回路２３からの異常検知信号Faultとバッファ４３を介してマイクロコンピュータ５１から供給されたクロック信号ＣＬＫ（図４のクロック信号ＣＬＫ）を入力する。ここで、高耐圧ドライバＩＣ２０がクロック発生器を備える場合は、マイクロコンピュータ５１のクロック信号ＣＬＫの代わりに、そのクロック発生器の信号を使用しても良い。
【００６０】
ＡＮＤ回路３４４には、異常検知信号Faultとクロック信号ＣＬＫが供給され、ＮＡＮＤ回路３４５には、ロジックインバータ３４３によって論理反転された異常検知信号Faultとクロック信号ＣＬＫが供給される。ＡＮＤ回路３４４とＮＡＮＤ回路３４５の出力はそれぞれバッファ３４６、３４７に伝送される。バッファ３４６、３４７の出力は、容量結合型信号伝送路のキャパシタＣ３、Ｃ４を介して制御回路５０のフリップフロップ５４のセット端子及びリセット端子に供給される。ここで、フリップフロップ５４は、セットが正論理（１でセット）、リセットは負論理（０でリセット）である。
【００６１】
図７には図６の異常検知出力部３５を含む構成に関する動作タイムチャートを示す。信号Ｃ３、Ｃ４は、それぞれ容量結合型信号伝送路のキャパシタＣ３、Ｃ４を介して制御回路５０のフリップフロップ５４に供給される信号の波形を示す。本例によると、図示のように、キャパシタＣ３、Ｃ４のいずれか一方にクロック信号ＣＬＫと同一周期の高周波のパルス信号が流れることが特徴である。このような信号を伝送することによって、図５を参照して述べた説明と同様の理由でコモンモードのノイズに強い信号伝送を実現できる。
【００６２】
図８を参照して、図１に示した全体の構成を装置として実装する場合の一実施例を説明する。図８において、実線２００で囲んだ領域は絶縁樹脂でモールドされたパワーモジュールである。このパワーモジュール２００は、一対のＩＧＢＴ１２、１５を含む主回路１０、高耐圧ドライバＩＣ２０、シャント抵抗４５、電流検出回路４０、及び容量結合型伝送路のキャパシタＣ１〜Ｃ８を含む。モジュール内の各回路及び要素は、図１の回路に含まれるものと同一であってよく、その説明は省略する。
【００６３】
図８のパワーモジュール２００の周囲には端子Ｔ１〜Ｔ１６が設けられている。これらの端子Ｔ１〜Ｔ１６は強電系の端子Ｔ１〜Ｔ７と弱電系の端子Ｔ８〜Ｔ１６とを含む。強電系の端子Ｔ１〜Ｔ７は、モジュール内の強電系回路とモジュール外の強電系回路又は素子を接続する。弱電側の端子Ｔ８〜Ｔ１６は、モジュール内の強電系回路とモジュール外の弱電系回路、即ち、制御回路５０を接続する。尚、強電系の端子Ｔ１〜Ｔ７と弱電系の端子Ｔ８〜Ｔ１６は絶縁耐圧に対する沿面距離を保って配置される。
【００６４】
本例では、強電系回路１０、２０、４０ばかりでなく、容量結合型信号伝送路を構成するキャパシタＣ１〜Ｃ８も、樹脂成形された１つのパワーモジュールに封印されている。キャパシタＣ１〜Ｃ８の弱電側端子は、パワーモジュールの外面に設けられた端子Ｔ８〜Ｔ１６に接続されている。従って、本例では、パワーモジュールの外面に設けられた弱電側の端子Ｔ８〜Ｔ１６は強電系回路に対して絶縁されている。
【００６５】
従来のインバータ装置のパワーモジュールでは、パワーモジュールの外面に設けられた信号端子（Ｔ８〜Ｔ１６に相当）が強電側に接続されていたり、又はフォトカプラによって絶縁されていた。信号端子が強電側に接続されている場合、これらと弱電側制御手段を接続又は切り離しする際、強電側の電圧を零まで下げなければならない。しかしながら、車載用の場合は電源が電池であるため、途中をリレーで切断しない限り信号端子には電源電圧が維持されており、結線作業中に感電する可能性があった。また、フォトカプラによって弱電側と強電側を絶縁する場合は、内部がパワー素子の発熱によって高温になる環境では、フォトカプラの信頼性が劣化する恐れがあった。
【００６６】
これに対して、図８の実施形態では、弱電側の端子Ｔ８〜Ｔ１６がキャパシタＣ１〜Ｃ８によって強電系に対して絶縁されており、パワーモジュールの交換等における結線作業において、感電の可能性が低くなる。また、高温環境に耐えられるキャパシタが多数市販されており、キャパシタＣ１〜Ｃ８として、こうした部品を使用すれば、インバータ装置の信頼性が低下することはない。
このように本発明によれば、パワーモジュールの交換等における結線作業の安全性を高めることが出来る。
【００６７】
図９を参照して、本発明による絶縁型インバータ装置の第２の実施形態を説明する。本例の絶縁駆動型インバータ装置は、二次電池からなる直流電源１と、１対のパワースイッチング素子１２、１５を含む主回路１０と、高電位側回路と低電位側回路を含むドライブ回路６０と、パワースイッチング素子１２、１５に対する制御信号を生成するための制御回路７０と、を有する。
【００６８】
直流電源１及び負荷８に接続された主回路１０は図１の絶縁駆動型インバータ装置の第１の実施形態の主回路と同様であり、詳細な説明は省略する。主回路１０及びドライブ回路６０は強電系を構成し、二次電池１の負極電位を基準電位とする。制御回路７０は弱電系を構成し、自動車のボディを基準電位とする。
【００６９】
強電系のドライブ回路６０の高電位側と弱電系の制御回路７０の間には、一対のキャパシタＣ１１、Ｃ１２からなる第１の容量結合型信号伝送路が配置され、強電系のドライブ回路６０の低電位側と弱電系の制御回路７０の間には、一対のキャパシタＣ１３、Ｃ１４からなる第１の容量結合型信号伝送路が配置されている。図１に示す例と同様に、強電系のドライブ回路６０にはキャパシタＣ８が設けられる。このキャパシタＣ８の一端は強電側の基準電位（二次電池１の負極電位）に接続され、他端は弱電側の基準電位（ボディアース）に接続される。図９において、キャパシタＣ１１、Ｃ１２、Ｃ１３、Ｃ１４、Ｃ８に添えて記載された矢印は信号電流を表す。
【００７０】
図９の実施形態にて、破線で囲んだ領域６０は、各回路を集積回路化した１チップの高耐圧ドライバＩＣとして構成される。
ドライブ回路６０は上述のように高電位側と低電位側を含む。高電位側は、高電位側のＩＧＢＴ１２のゲート端子に接続されたゲート駆動回路２１と、フリップフロップ回路２４と、ロジックインバータ６１と、抵抗６６、６７とを有する。低電位側は、低電位側のＩＧＢＴ１５のゲート端子に接続されたゲート駆動回路３１と、フリップフロップ回路６４と、ロジックインバータ６２と、抵抗６８、６９とを有する。高電位側回路には制御電源２６が接続され、低電位側回路には制御電源３６が接続されている。
【００７１】
本例では、ドライブ回路６０の高電位側と低電位側を接続する降圧レベルシフト回路２３及び昇圧レベルシフト回路３３が設けられていない点が、図１の例と異なる。
制御回路７０は、マイクロコンピュータ５１と二対のバッファ７３、７４及び７５、７６と電源７７とを有する。マイクロコンピュータ５１の出力は、バッファ７３、７４及び７５、７６によって電流駆動能力が増幅される。バッファ７３、７４及び７５、７６の出力はキャパシタＣ１１、Ｃ１２及びＣ１３、Ｃ１４を介してドライブ回路６０の高電位側と低電位側にそれぞれ伝送される。
【００７２】
高電位側のキャパシタＣ１１を経由して伝送された駆動信号はフリップフロップ回路２４のセット端子に供給され、キャパシタＣ１２を経由して伝送された駆動信号は、ロジックインバータ６１によって反転された後、フリップフロップ回路２４のリセット端子に供給される。フリップフロップ回路２４のセット端子に接続された抵抗６６はプルアップ用、フリップフロップ回路２４のリセット端子に接続された抵抗６７はプルダウン用である。フリップフロップ回路２４は、セット、リセット共に、負論理であり、ロジックインバータ６１を設けたことによってキャパシタＣ１２の出力に対しては正論理になる。
【００７３】
低電位側の回路も高電位側の回路と同様であり、低電位側のキャパシタＣ１３を経由して伝送された駆動信号はフリップフロップ回路６４のセット端子に供給され、キャパシタＣ１４を経由して伝送された駆動信号は、ロジックインバータ６２によって反転された後、フリップフロップ回路６４のリセット端子に供給される。フリップフロップ回路６４のセット端子に接続された抵抗６８はプルアップ用、フリップフロップ回路６４のリセット端子に接続された抵抗６９はプルダウン用である。
【００７４】
高電位側のＩＧＢＴ１２がオンとなる期間中、高電位側の一方のキャパシタＣ１１を通る信号は高周波のクロックで刻まれ、他方のキャパシタＣ１２を通る信号は０の状態に固定される。逆に、ＩＧＢＴ１２がオフとなる期間中、高電位側の一方のキャパシタＣ１１を通る信号は１の状態に固定され、他方のキャパシタＣ１２を通る信号を高周波のクロックで刻まれる。
【００７５】
低電位側に関しても同様であり、低電位側のＩＧＢＴ１５がオンとなる期間中、低電位側の一方のキャパシタＣ１３を通る信号は高周波のクロックで刻まれ、他方のキャパシタＣ１４を通る信号は０の状態に固定される。逆に、ＩＧＢＴ１５がオフとなる期間中、低電位側の一方のキャパシタＣ１３を通る信号は１の状態に固定され、他方のキャパシタＣ１４を通る信号を高周波のクロックで刻まれる。このような入力を与える理由を次の図１０を用いて説明する。
【００７６】
図１０は図９の回路の一部を示したものであり、これを参照して、図９の実施例において、高電位側のＩＧＢＴ１２を駆動させる動作を説明する。まず、高電位側のＩＧＢＴ１２をオンにさせる場合に、制御回路７０の第１のバッファ７３は、図９に図示したように高周波のクロックを出力する。フリップフロップ回路２４のセット入力は負論理であるから、フリップフロップ回路２４の出力Ｑは、図１０に示すように強電側から弱電側に流れるシンク電流Ａｍ１に対して状態が反転する。この期間、第２のバッファ７４の出力は０に固定されている。
【００７７】
次に、ＩＧＢＴ１２をオフさせる場合に、制御回路７０の第２のバッファ７４は高周波のクロックを出力する。フリップフロップ回路２４はロジックインバータ６１によってリセット入力が実質、正論理になる。従って、フリップフロップ回路２４の出力Ｑは、弱電側から強電側に流れるソース電流Ａｍ２に対して状態が反転する。また、この期間、第１のバッファ７３の出力は１に固定されている。尚、キャパシタンスＣ１２を流れるソース電流Ａｍ２は抵抗６７から低電位側のＩＧＢＴ１５又は負荷８に流れ、更にキャパシタンスＣ８を経て弱電側に戻る。
【００７８】
フリップフロップ回路２４の出力Ｑが１になるとＩＧＢＴ１２がオンになるが、その結果、絶縁駆動型インバータ装置の出力ＯＵＴ、即ち、図１０の点Ｐに高電圧が発生する。この高電圧の立ち上がりの電圧変化を図１０にてｄＶ／ｄｔとして示す。この電圧変化によって図１０にて、破線の矢印で示すノイズ電流Ａｎが流れる。このノイズ電流Ａｎは、ＩＧＢＴ１２、フリップフロップ回路２４のセット、リセット端子を経て、キャパシタＣ１１、Ｃ１２を通り、弱電側に流れ込む。キャパシタＣ１１、Ｃ１２を流れるノイズ電流の極性は、電圧変化ｄＶ／ｄｔによって決まり、ＩＧＢＴ１２がオンの時には必ずシンク電流となる。キャパシタＣ１１を流れるシンク電流は本来、フリップフロップ回路２４をセットさせる為、出力Ｑの状態は変わらない。また、リセット時にキャパシタＣ１２を流れる電流はソース電流であり、ノイズ電流であるシンク電流とは逆であるため、出力Ｑの変化を招かない。
【００７９】
仮に、絶縁駆動型インバータ装置の出力ＯＵＴが振動的になった場合、電圧変化ｄＶ／ｄｔは正負に変化し、フリップフロップ回路２４にリセット電流が流れる。しかしながら、たとえ、フリップフロップ回路２４の出力Ｑが反転しても、次に高周波のクロック信号に従ってＣ１１を流れるシンク電流により出力Ｑは正規の論理に戻る。
【００８０】
絶縁駆動型インバータ装置の出力ＯＵＴが振動した際のノイズ電流によって、フリップフロップ回路２４の出力Ｑが反転する期間は、最長でも高周波クロックの一周期分である。従って、クロックの周波数を１ＭＨｚ程度に選べば、図５で述べたようにゲート駆動の遅延時間の方が長い為、ＩＧＢＴ１２がオフとなることはない。
【００８１】
ＩＧＢＴ１２をオフにさせる場合は、以上の動作と逆のことが起きる。即ち、絶縁駆動型インバータ装置の出力ＯＵＴの立ち下がり（−ｄＶ／ｄｔ）によってキャパシタＣ１１、Ｃ１２にはソース電流がノイズとして流れるが、この電流に対してフリップフロップ回路２４は反応しない。また、絶縁駆動型インバータ装置の出力ＯＵＴが振動的になった場合でも、フリップフロップ回路２４の出力Ｑはノイズによるセット側の誤信号で一旦、反転するが、次のリセット入力によって正常な論理状態に復帰する。
【００８２】
このように図９の実施例では、フリップフロップ回路２４の正規のセット信号及びリセット信号の電流極性と、容量結合型信号伝送路のキャパシタを流れるノイズの電流極性が等しくなるので、ＩＧＢＴのスイッチング時における誤動作の発生を抑制することができることが特徴である。
【００８３】
図１１及び図１２を参照して本発明によるの絶縁型アナログ信号検出回路の構成及び機能について説明する。本例の絶縁型アナログ信号検出回路は、シャント抵抗４５と電流検出回路４０とを有し、電流検出回路４０は、差動増幅回路４１、サンプルアンドホールド回路４２、バッファ４３及びスイッチ４４を含む。強電系の絶縁型アナログ信号検出回路は、キャパシタンスＣ５、Ｃ６、Ｃ７を介して、弱電側の制御回路５０の差動増幅回路５６及び同期整流回路５７に接続されている。図１１の回路全体によって、負荷８を通る電流を検出するための絶縁型アナログ信号検出回路及びそれを弱電側制御回路５０に絶縁伝送するための絶縁型アナログ信号伝送路が構成される。
【００８４】
負荷８に接続されたシャント抵抗４５の両端の電圧は、抵抗抵抗r1、r2を介して差動アンプ４１１の負及び正入力端子にそれぞれ供給される。差動アンプ４１１の正入力端子は抵抗r3を介して強電側の基準電位ＰＧ、即ち二次電池１の負極電位に接続されている。また、差動アンプ４１１の出力端子と負入力端子の間には帰還抵抗r4が設けられている。差動アンプ４１１の出力は次段の増幅器４１２の正入力端子に供給される。増幅器４１２によって差動アンプ４１１の出力は増幅される。増幅器４１２のゲインは、増幅器４１２の負入力端子と基準電位ＰＧ間に設けた抵抗r5、及び増幅器４１２の出力端子と負入力端子の間に設けた帰還抵抗r6によって決まる。
【００８５】
増幅器４１２の出力は、スイッチ４２１がオンのとき、サンプリングされ、キャパシタＣ９に印加される。従って、キャパシタＣ９には、増幅器４１２の出力電圧が充電される。スイッチ４２１がオフになると、キャパシタＣ９の電圧は、並列に備えた抵抗r7を十分大きく選ぶことによって、ホールドされる。ここで、スイッチ４２１の駆動信号はＩＧＢＴ１２又は１５の一方のオン期間に同期しており、シャント抵抗４５に発生する電圧が断続的な場合にも、キャパシタＣ９の電圧は連続的な変化になる。
本発明はキャパシタＣ９の電圧を容量結合型伝送路のキャパシタＣ６、Ｃ７によって絶縁し、弱電側に伝送することが特徴であり、以下に図１２のタイムチャートも用いてその動作を述べる。
【００８６】
図１２Ａは、シャント抵抗４５の電圧Ｖｓ及びサンプルアンドホールド回路４２の出力電圧Ｖａ、図１２Ｂは制御回路５０の差動増幅回路５６の入力電圧Ｖｄ、キャパシタンスＣ７の電圧Ｖc7、弱電系の基準電位ＳＧ、図１２Ｃは同期整流回路５７の出力電圧ＶＲの各波形を示す。
【００８７】
図１１に示すように、マイクロコンピュータ５１より出力されたクロック信号ＣＬＫは、バッファ５５、容量結合型伝送路のキャパシタＣ５、バッファ４３を介してスイッチ４４に絶縁伝送される。ここで、クロック信号ＣＬＫの周波数は、図１２に示すサンプルアンドホールドの周波数に比べて高くなるよう選ぶ。スイッチ４４の可動端子は、クロック信号が１ならば図１１のｘ（キャパシタＣ９の電圧）側に、０ならｙ（強電側基準電位ＰＧ）側に移動する。こうして、スイッチ４４によって、高周波のクロック信号の周期と同一の周期を有し、振幅がキャパシタＣ９の電圧に等しい矩形波が生成される。
【００８８】
図１１に示すように強電側基準電位ＰＧと弱電側基準電位ＳＧの間の電位差をΔＶとすれば、弱電側基準電位ＳＧに対するキャパシタＣ６、Ｃ７の静的な電圧はΔＶである。従って、キャパシタＣ６には、この静的電圧ΔＶとキャパシタＣ９の電圧に等しい矩形波が重畳されて印加される。
【００８９】
キャパシタＣ６、Ｃ７の容量は、クロック周波数に対するこれらのインピーダンス（１／ωＣ）が抵抗r8〜r11に比べて十分小さくなるように、設定される。このように、キャパシタＣ６、Ｃ７の容量に選べば、キャパシタＣ９の電圧に等しい矩形波電圧は、キャパシタＣ６、Ｃ７を経由して全て抵抗r8、r11に印加される。
【００９０】
スイッチ４４の可動端子がｘ側にあるときは、キャパシタＣ６は充電状態となり、スイッチ４４の可動端子がｙ側にあるときは、キャパシタＣ６は放電状態となる。矩形波電圧が印加されることによって、キャパシタＣ６及び抵抗r8に流れる電流は交流になる。
【００９１】
この交流電流は差動アンプ５６１に供給される。差動アンプ５６１の負入力端子の入力電圧は、図１２Ｂに示すようにキャパシタＣ９の電圧に等しい振幅を有する交流電圧になる。この交流電圧には、上述の静的電圧ΔＶが重畳されているが、差動アンプ５６１は交流成分のみを検出する。差動アンプ５６１の後段にはゲインが１の増幅器５６２が設けられ、差動アンプ５６１の出力電圧を極性反転する。
【００９２】
図１１に示すように、同期整流部５７は、クロック信号ＣＬＫに同期して切り替わるスイッチ５７１と増幅器５７２と増幅器５７２の出力と負入力端子の間に設けられたキャパシタンスＣ１０と含む。スイッチ５７１によって、差動アンプ５６１の出力と増幅器５６２の出力の一方（即ち両出力電圧の等しい極性）が増幅器５７２に供給され、同期整流される。最後に、キャパシタＣ１０によって。同期整流後の電圧が平滑化される。図１２Ｃは、同期整流、平滑後の電圧波形を示す。尚、図１２Ｂのタイムチャートには弱電側の差動アンプ５６１の負側入力電圧と、キャパシタンスＣ７の電圧にそれぞれコモンモードのノイズが重畳した場合も示した。このようにノイズが重畳しても、差動アンプ５６１の働きでノイズの影響を除去することができる。
【００９３】
以上のように図１１の実施例によれば、強電側にて、元のアナログ信号に比例した振幅を有する交流電流を生成し、それを容量結合型伝送路を介して弱電側に伝送し、弱電側では、この交流電流に応じた差動電圧を同期整流及び復調させるように構成された絶縁型アナログ信号伝送回路が得られる。
【００９４】
図１１の破線にて示す差動増幅回路４１、サンプルアンドホールド回路４２、及びスイッチ４４を含む強電側の回路は、図１に示した高耐圧ドライバＩＣ２０の各回路と共に１チップのＩＣに集積化することにより、低コスト化が可能となる。本実施例は絶縁が必要な車載用高電圧インバータやその他の産業用高電圧インバータとしても好適である。
【００９５】
【発明の効果】
本発明によれば、ＩＧＢＴがスイッチングする際の電圧変化をレベルシフト手段で吸収して、容量結合部へのノイズの影響を低減することができる。また、仮に、強電系と弱電系の間の電位変動によるノイズにより容量結合の出力が反転しても、送信側の容量結合に高周波クロックを与えることによって、直ぐに正常な状態に復帰させることができる。
また、容量結合型信号入力部とレベルシフト手段とを併用したことによって、インバータの上下ＩＧＢＴをオン、オフさせるために必要な容量結合型用キャパシタの数は半分になり、低コスト化することができる。
【００９６】
レベルシフト手段を備えない場合においても、送信側の容量結合に高周波クロックを与え、かつ、オン用とオフ用の信号論理を変えたことによって、ノイズの影響を軽減することができる。更に、強電側で検出したアナログ電圧を、この電圧値に応じた矩形波交流電流に変換し、容量結合を介して弱電側に送ることによって、ノイズに強く低コストな絶縁型アナログ計測が可能になる。容量結合型の強電-弱電間信号伝送手段とアナログ計測手段をパワーモジュールに内蔵して、高安全な装置を提供することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態による絶縁型インバータ装置の全体構成を示すブロック図である。
【図２】本発明の一実施形態による絶縁型インバータ装置に用いる信号入力部の構成を示す論理回路図である。
【図３】本発明の一実施形態による信号入力部の機能を示す真理値表を示す図である。
【図４】本発明の一実施形態による絶縁型インバータ装置の制御内容を示すタイムチャート図である。
【図５】本発明の一実施形態による絶縁型インバータ装置の制御でノイズの影響を説明したタイムチャート図である。
【図６】本発明の一実施形態による絶縁型インバータ装置に用いる異常検出出力部の構成を示す論理回路図である。
【図７】本発明の一実施形態による異常検出出力部の出力信号を示すタイムチャート図である。
【図８】本発明の一実施形態による絶縁型インバータ装置をモジュール化した構成を示す全体図である。
【図９】本発明の他の実施形態による絶縁型インバータ装置の構成を示すブロック図である。
【図１０】本発明の他の実施形態による絶縁型インバータ装置におけるノイズ電流経路を示す図である。
【図１１】本発明の一実施形態による絶縁型インバータ装置に用いる絶縁型アナログ信号検出回路を示す回路図である。
【図１２】本発明の一実施形態による絶縁型アナログ信号検出回路の各部信号を示すタイムチャート図である。
【符号の説明】
１…二次電池、 ８…負荷、 １０…主回路、 １２…ＩＧＢＴ、 １３…ダイオード、 １４…抵抗、 １５…ＩＧＢＴ、 １６…ダイオード、 １７…抵抗、 ２０…ドライブ回路（高耐圧ドライバＩＣ）、 ２１…ゲート駆動回路、２２…過電流検出回路、 ２３…降圧レベルシフト回路、 ２４…フリップフロップ回路、 ２６…制御電源、 ３１…ゲート駆動回路、 ３２…過電流検出回路、 ３３…昇圧レベルシフト回路、 ３４…信号入力部、 ３５…異常検出出力部、 ３６…制御電源、 ４０…電流検出回路、 ４１…差動増幅回路、 ４２…サンプルアンドホールド回路、 ４３…バッファ、 ４４…スイッチ、 ４５…シャント抵抗、 ５０…制御回路、 ５１…マイクロコンピュータ、 ５２、５３…バッファ、 ５４…フリップフロップ回路、 ５５…バッファ、 ５６…差動増幅回路、 ５７…同期整流回路
６０…ドライブ回路（高耐圧ドライバＩＣ）、 ６１、６２…ロジックインバータ、 ６４…フリップフロップ回路、 ６６、６７、６８、６９…抵抗、 ７０…制御回路、 ７３、７４、７５、７６…バッファ、 ７７…電源、 ２００…パワーモジュール、 ２３３、２３４…ＮＡＮＤ回路、 ２３５…ＯＲ回路、２３６、２３７…ＮＯＲ回路、 ２３８…論理インバータ回路、 ２３９…抵抗、 ２４０…キャパシタ、 ２４１、２４２…ＡＮＤ回路、 ３４３…論理インバータ回路、 ３４４…ＡＮＤ回路、 ３４５…ＮＡＮＤ回路、 ３４６、３４７…バッファ、 ４１１…差動アンプ、 ４１２…増幅器、 ４２１…スイッチ、 ５６１…差動アンプ、 ５６２…増幅器、 ５７１…スイッチ、 ５７２…増幅器、 Ｃ１〜Ｃ１４…キャパシタ、 Ｔ１〜Ｔ１６…端子、 ｒ１〜ｒ１５…抵抗
【発明の属する技術分野】
本発明は、一対のパワースイッチング素子を用いたインバータ装置に係わり、特に、電気自動車又はハイブリッド電気自動車の駆動用電源にて使用して好適な絶縁駆動型インバータ装置に関する。
【０００２】
【従来の技術】
自動車の燃費向上の要請、環境問題への配慮等から電気自動車又はハイブリッド電気自動車が開発されている。特に、近年、燃料電池と二次電池を有する燃料電池ハイブリッド自動車が注目されている。これらの電気自動車では、３００Ｖ級の二次電池を直流電源とするインバータ装置によって交流同期型モータを駆動し、その駆動力によって自動車を走行し、エンジンのアシストを行う。
【０００３】
従来の自動車用電源は、１４Ｖ又は２４Ｖ程度の鉛電池であり、車載電気部品は全てボディアースされていた。
しかしながら、３００Ｖ級の電池を使用するインバータ装置は感電の危険性がある強電系である。電気自動車又はハイブリッド自動車の電気系統は、二次電池及びインバータ装置を含む強電系と、マイクロコンピュータ等の制御手段を含む弱電系からなる。強電系の電気回路は14V等の弱電系に対して絶縁する必要があり、弱電系のようにボディアースを施さない。
【０００４】
一般的に弱電系のマイクロコンピュータ等の制御手段より強電系のインバータ装置へ制御信号を送信するための手段として、フォトカプラが用いられる。しかしながら、車載部品は、動作保証温度範囲が−４０℃〜８５℃（雰囲気）の広い温度範囲にて１０年以上の長期間に渡り絶縁耐力(ＡＣ２５００Ｖ)を維持する必要がある。このような車載規格を満足するフォトカプラは一般産業用フォトカプラに比べ信頼性の点から高価になる。
比較的安価で信頼性にも優れた絶縁信号伝送方法として、特開昭56-84009号公報に記載された方法がある。この方法では、絶縁型の容量結合によって電気的に浮遊した回路に差入力電圧を伝送させる。
【０００５】
また、同様な方法を車載用パワースイッチング素子の駆動に用いた例が、IEEE PESC'98(Power ElectronＩＣs Special Conference 98 パワーエレクトロニクス・スペシャル・コンファレンス 98)のプロシーディング（発表予稿論文） 1998年 pp1208-1213掲載の論文"Isolated Capacitively Coupled MOS Driver Circuit with Bidirectional Signal Transfer"に記載されている。
【０００６】
この例では、負荷よりも高電位側に接続された強電側のハイサイドスイッチに対して、電気的に絶縁された弱電側から駆動信号を送る回路が使用される。弱電系と強電系の間には絶縁用のキャパシタを含む２つの信号伝送経路が設けられている。強電側には、２つのキャパシタの出力から差電圧を取り出すための差動増幅器と、差動増幅器の出力から駆動信号を取り出すための復調回路が設けられ、復調回路の出力によってハイサイドスイッチが駆動される。弱電側には、元の駆動信号から１と０が互いに逆転した（即ち位相が逆の）２つのディジタル信号を作り、それを前記２つのキャパシタに印加させる変調回路が設けられている。元の駆動信号をディジタル信号（矩形波）にすることによってキャパシタに電流を流し、逆位相化の信号を差動増幅器が受けることによって弱電系と強電系の間の電圧変化(ｄＶ／ｄｔ)によるノイズの影響を軽減させる。
【０００７】
【発明が解決しようとする課題】
本発明が解決しようとする課題としては、以下の３つがある。第１は電圧変化に伴うノイズ誤動作の解消である。上述の例ではハイサイドスイッチがオンになると強電系と弱電系の間に高電圧が印加される。この高電圧は２つのキャパシタに等しく印加されるため、２つのキャパシタには同相の電流が流れる。同相電流が流れる期間は高電圧の印加開始から終了までの数μｓ程度である。同相電流は差動増幅器及び復調回路にとってはノイズになるため、復調回路にはこのノイズに感応しないようローパスフィルタを備える必要がある。
【０００８】
上述の例ではローパスフィルタは、カットオフ周波数が１００ｋＨｚのフィルタ機能を有する。しかし、ローパスフィルタは遅延時間の増加を招くことが問題であり、カットオフ周波数が１００ｋＨｚのフィルタでは約１０μｓの遅延時間が生じる。これは伝送すべき駆動信号のパルス幅の約1/3〜1/4に相当し、許容できない。
このようにキャパシタを用いた容量結合型の伝送路は、強電系と弱電系の間の電圧変化の影響により、ノイズ誤動作を起こすことが問題であった。従って、信号伝送遅延を招くことなくノイズ誤動作を解決する必要があった。
【０００９】
第２は多数のキャパシタを使用することによるコストアップである。上述の従来例では、１つの信号を送るために２つのキャパシタを用いた容量結合型信号伝送路が必要である。このような容量結合型信号伝送路をモータ駆動用の３相インバータに適用した場合を想定すると、６個のパワースイッチング素子を駆動するために１２個のキャパシタが必要になる。更に各パワースイッチング素子における過電流、過電圧等の異常を検知した信号は強電側から弱電側の制御回路に送信される。従って、異常検知信号を送信するための容量結合型信号伝送路を設けると、更に１２個のキャパシタが必要になる。結局、容量結合型信号伝送路として合計２４個のキャパシタを使用することになる。キャパシタの数が多くなるとインバータ装置のコストアップを招くばかりでなく、信頼性を低下させることにもなる。そこで、キャパシタ数を削減することが第２の課題である。
【００１０】
キャパシタをパワースイッチング素子やゲート駆動回路と共に密閉されたモジュール内に収納することができれば、キャパシタの弱電側の端子を、モジュールの外面に配置することができる。即ち、モジュールの外面に露出している弱電側の信号端子は強電側より絶縁されているため、モジュールの交換時に感電の危険性がなくなり安全である。これを実現する為には、第１の課題であるノイズ誤作動の影響を解消し、第２の課題であるキャパシタの数を削減してモジュール内に搭載した場合の信頼性を向上させる必要がある。
【００１１】
第３はノイズの影響が小さいアナログ用の絶縁型電流計測手段である。インバータ装置では負荷を流れる電流を検出して各パワースイッチング素子の駆動パルス幅を変えるＰＷＭ（パルス幅変調）制御を行う。従って、強電側で検出した電流を絶縁して弱電側の制御回路に伝える絶縁型電流計測及び伝送が必要である。
【００１２】
容量結合を用いてアナログ情報を伝送する方法として、先の特開昭56-84009号を始めとする従来例が知られている。いずれも原理的には同一であり、アナログ情報を一旦ディジタル化（Ａ／Ｄ変換）し、このディジタル値と逆位相のディジタル値を２つのキャパシタを介して送信し、両キャパシタの差電圧を取り出して復調した後、ディジタル値をアナログ値に再度変換（Ｄ／Ａ変換）する。この方法は途中に２つの変換（Ａ／Ｄ、Ｄ／Ａ）を含み回路が高価となると共に、前述の電圧変化により信号に同相ノイズが混入すると、ディジタル化したデータが多数ビットに渡って影響を受ける。そこで、第一の課題と同様に、電圧変化によるノイズの影響が小さいアナログ用の絶縁回路が求められていた。
従って、本発明の第１の目的は、電圧変化に伴うノイズの影響を低減して、信頼性が高い絶縁駆動型インバータ装置を提供することにある。
【００１３】
本発明の第２の目的は、容量結合型信号伝送路のキャパシタ数を削減して、低コストの絶縁駆動型インバータ装置を提供することにある。
本発明の第３の目的は、ノイズの影響を低減し、かつ低コストの絶縁型アナログ電流検出手段を備えたインバータ装置を提供することにある。
【００１４】
【課題を解決するための手段】
（１）第１及び第２の目的を達成するため、本発明によると、直流電源の正負極間に互いに直列に接続された１対のパワースイッチング素子を含む主回路と、前記パワースイッチング素子の各々に接続された高電位側ゲート回路及び低電位側ゲート回路と前記パワースイッチング素子のための駆動信号を入力するための信号入力部と前記信号入力部から前記高電位側ゲート回路に前記駆動信号を伝送するための昇圧レベルシフト回路とを含み前記直流電源の負極の電位を基準電位とし集積回路化されたドライバ回路と、を有し、前記ドライバ回路の基準電位に対して電気的に絶縁された基準電位を有する制御手段からの駆動信号によって前記パワースイッチング素子を駆動するように構成された絶縁駆動型インバータ装置において、前記信号入力部と前記制御手段の間に第１及び第２のキャパシタを含む容量結合型信号伝送路を設け、前記ドライバ回路の基準電位と前記制御手段の基準電位の間に第３のキャパシタを含む容量結合型信号伝送帰路を設け、前記制御手段は前記駆動信号に応じて前記第１のキャパシタ又は第２のキャパシタにパルス電流を通電し、前記ドライバ回路は前記駆動信号に応じて前記パワースイッチング素子を交互にオン又はオフにさせる。
かかる構成により、キャパシタの数を削減し、キャパシタに高電圧変化が加わることを抑制し、低コストでノイズの影響が少ないインバータ装置を提供することができる。
【００１５】
（２）上述の（１）の絶縁駆動型インバータ装置において、好ましくは、前記制御手段が、前記第１のキャパシタのみにパルス電流を通電した場合に前記高電位側パワースイッチング素子をオンにし且つ前記低電位側パワースイッチング素子をオフにし、前記第２のキャパシタのみにパルス電流を通電した場合に前記高電位側パワースイッチング素子をオフにし且つ前記低電位側パワースイッチング素子をオンにし、前記第１及び第２のキャパシタの両者にパルス電流の通電した場合に前記第１及び第２のパワースイッチング素子をオフにさせる。
【００１６】
（３）更に好ましくは、（２）の絶縁駆動型インバータ装置において、前記信号入力部はフリップフロップ手段を有し、前記制御手段は、前記高電位側又は低電位側パワースイッチング素子をオンにする期間に前記パワースイッチング素子に対応した前記第１のキャパシタ又は第２のキャパシタに繰り返しパルス電流を通電させ、前記フリップフロップ手段に繰り返しセット又はリセット信号を与える。
【００１７】
（４）上述の（１）の絶縁駆動型インバータ装置において、好ましくは、前記高電位側パワースイッチング素子及び低電位側パワースイッチング素子の異常を検出するための異常検出手段と、前記異常検出手段からの異常検出信号を前記制御手段に伝送するための異常検知出力部と、前記高電位側の異常検出手段からの異常検出信号を前記異常検知出力部へ電位変換して伝送するための降圧レベルシフト回路と、前記異常検知出力部と前記制御手段の間に第４及び第５のキャパシタを含む容量結合型信号伝送路とを備え、前記異常検知出力部は前記高電位又は低電位側の異常検出手段からの異常検出信号に応じて前記第４又は第５のキャパシタにパルス電流を通電し、前記パワースイッチング素子の異常を前記制御手段に伝送する。
【００１８】
（５）第１の目的を達成するため、直流電源の正負極間に互いに直列に接続された１対のパワースイッチング素子を含む主回路と、前記直流電源の負極を基準電位とし前記パワースイッチング素子のための高電位側及び低電位側ゲート回路を含む回路素子を集積回路化したドライバ回路と、を具備し、前記直流電源の負極に対して電気的に絶縁された基準電位を有する制御手段より供給された駆動信号によって前記パワースイッチング素子をオン又はオフにさせるように構成された絶縁駆動型インバータ装置において、
前記ドライバ回路の高電位側ゲート回路と前記制御手段の間に第１及び第２のキャパシタを含む容量結合型信号伝送路を備え、前記ドライバ回路の基準電位と前記制御手段の基準電位の間に第３のキャパシタを含む容量結合型信号伝送帰路を備えると共に、前記制御手段は前記駆動信号に応じて前記第１又は第２のキャパシタに正又は負の極性のパルス電流を通電し、前記ドライバ回路は前記パルス電流に応じて前記高電位側又は低電位側パワースイッチング素子をオン又はオフにさせる。
かかる構成により、例え高電圧変化によるノイズ誤動作が生じても即座に正常な動作に復帰させ、インバータの出力にはノイズの影響が現れないものとなる。
【００１９】
（６）上述の（５）の絶縁駆動型インバータ装置において、
前記高電位側ゲート回路はフリップフロップ手段を具備し、前記制御手段は、前記第１のキャパシタのみにパルス電流を繰り返し通電して前記フリップフロップ手段をセットさせ、前記フリップフロップ手段の出力に応じて前記高電位側パワースイッチング素子をオンにさせると共に、前記第２のキャパシタにのみ逆極性のパルス電流を繰り返し通電して前記フリップフロップ手段をリセットさせ、前記高電位側パワースイッチング素子をオフにさせる。
【００２０】
（７）第３の目的を達成するために、直流電源の正負極間に互いに直列に接続された一対のパワースイッチング素子を含む主回路と前記直流電源の負極を基準電位とし前記パワースイッチング素子を駆動するためのドライバ回路とを備え、前記直流電源の負極に対して電気的に絶縁された基準電位を有する制御手段からの駆動信号によって前記パワースイッチング素子をオン又はオフにさせるように構成された絶縁駆動型インバータ装置において、
負荷に流れる電流を検出するためのシャント抵抗手段と、前記シャント抵抗手段の電圧をサンプルアンドホールドするためのサンプルアンドホールド手段と、前記制御手段からのクロック信号に応じて前記サンプルアンドホールド手段の出力電圧を振幅とする矩形波交流信号を形成するための変調手段と、前記制御手段の基準電位と同一の基準電位に接続され前記変調手段より出力された矩形波交流信号を入力するための差動増幅手段と、前記差動増幅手段の出力を前記クロック信号に同期して全波整流し、更に平滑するための復調手段と、を備え、前記変調手段から前記差動増幅手段への矩形波交流信号は第１及び第２のキャパシタを含む容量結合型信号伝送路を介して伝送され、前記制御手段から前記変調手段へのクロック信号は第３のキャパシタを含む容量結合型信号伝送路を介して伝送される。かかる構成によれば容量結合型信号伝送路のキャパシタを経由してアナログ情報を制御手段側に直接伝送することができ、ノイズの影響を軽減することができる。
【００２１】
（８）二次電池を直流電源とする電気自動車において、上記（１）から（７）の絶縁駆動型インバータ装置を備え、前記パワースイッチング素子と前記ドライバ回路と前記信号入力部と前記第１、第２及び第３のキャパシタを１つの密閉されたパッケージに搭載するとともに、前記パワースイッチング素子とは電気的に絶縁された前記パワースイッチング素子のための冷却器を前記パッケージの表面部に備えると共に、前記冷却器と前記制御手段の基準電位は前記自動車のボディアースになるよう接続されている。
【００２２】
【発明の実施の形態】
以下、図１〜図８を用いて本発明の一実施形態による絶縁駆動型インバータ装置について説明する。最初に図１を参照して本実施形態による絶縁駆動型インバータ装置の全体構成について説明する。本例の絶縁駆動型インバータ装置の主たる用途は電気自動車又はハイブリッド電気自動車であり、特に、電気自動車の駆動用の交流同期型モータに使用される。しかしながら、自動車以外の例えば産業用のインバータ装置としても使用可能である。
【００２３】
本例の絶縁駆動型インバータ装置は、二次電池からなる直流電源１と、１対のパワースイッチング素子１２、１５を含む主回路１０と、高電位側回路と低電位側回路を含むドライブ回路２０と、負荷８を流れる電流を計測するためシャント抵抗４５及び電流検出回路４０を含む絶縁型アナログ信号検出回路４０、４５と、パワースイッチング素子１２、１５に対する駆動信号を生成するための制御回路５０と、を有する。負荷８は上述のように電気自動車又はハイブリッド電気自動車の駆動用交流同期型モータであってよい。
【００２４】
主回路１０、ドライブ回路２０及び絶縁型アナログ信号検出回路４０、４５は強電系を構成し、制御回路５０は弱電系を構成する。弱電系は強電系に対して絶縁されている。強電系は、二次電池１の負極電位を基準電位とする。弱電系の基準電位は、強電系の基準電位に対して絶縁され、例えば自動車のボディであってよい。
【００２５】
強電系のドライブ回路２０と弱電系の制御回路５０の間には、一対のキャパシタＣ１、Ｃ２からなる第１の容量結合型信号伝送路と一対のキャパシタＣ３、Ｃ４からなる第２の容量結合型信号伝送路が配置されている。強電系の電流検出回路４０と弱電系の制御回路５０の間には、キャパシタＣ５からなる第３の容量結合型信号伝送路と一対のキャパシタＣ６、Ｃ７からなる第４の容量結合型信号伝送路が配置されている。
【００２６】
これらキャパシタを通る電流の戻りルートとして、キャパシタＣ８が設けられている。このキャパシタＣ８の一端は強電側の基準電位（二次電池１の負極電位）に接続され、他端は弱電側の基準電位（図１のアース記号、例えば自動車のボディ）に接続される。
【００２７】
主回路１０は、上述のように一対のパワースイッチング素子１２、１５を含む。パワースイッチング素子は絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）であってよい。以下に、パワースイッチング素子１２、１５を絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）として説明する。ＩＧＢＴ１２、１５は、二次電池１の正極と負極間に直列に接続され、各ＩＧＢＴ１２、１５にはそれぞれダイオード１３、１６が逆並列に接続されている。
【００２８】
ＩＧＢＴ１２、１５はいずれも出力端子のエミッタを２つ備え、一方が負荷電流の大部分を流す主エミッタであり、他方は負荷電流のうちのごくわずか部分を流すセンスエミッタである。ＩＧＢＴ１２、１５のセンスエミッタにはそれぞれ抵抗１４、１７が接続されている。抵抗１４、１７の電圧を検出することによってＩＧＢＴの過電流状態を検出することができる。
【００２９】
ドライブ回路２０は高電位側と低電位側を含む。高電位側は、高電位側のＩＧＢＴ１２のゲート端子に接続されたゲート駆動回路２１と、抵抗１４の電圧を検出しＩＧＢＴ１２の過電流状態を検出するための過電流検出回路２２と、降圧レベルシフト回路２３と、フリップフロップ回路２４と、を有する。
【００３０】
低電位側は、低電位側のＩＧＢＴ１５のゲート端子に接続されたゲート駆動回路３１と、抵抗１７の電圧を検出しＩＧＢＴ１５の過電流状態を検出するための過電流検出回路３２と、昇圧レベルシフト回路３３と、信号入力部３４と、異常検知出力部３５と、を有する。
【００３１】
高電位側回路には制御電源２６が接続され、低電位側回路には制御電源３６が接続されている。高電位側の回路は制御電源２６から、また低電位側の回路は制御電源３６からそれぞれ電流の供給を受けて動作する。高電位側制御電源２６の基準電位は高電位側ＩＧＢＴ１２のエミッタ端子電圧であり、低電位側制御電源３６の基準電位は低電位側ＩＧＢＴ１５のエミッタ端子電圧である。高電位側の回路と低電位側の回路の間で信号を伝送する場合には、電圧変換が必要となる。本例では、電圧変換用に、降圧レベルシフト回路２３及び昇圧レベルシフト回路３３が設けられている。
降圧レベルシフト回路２３及び昇圧レベルシフト回路３３の例としては、特開平6-153533号公報を始め幾つかの公知技術が報告されており、ここでは、これらのレベルシフト回路の構成及び動作に関する説明は省略する。
【００３２】
図１の破線２０で囲む領域は、市販されているインバータ制御用の高耐圧ドライバＩＣの構成と基本的に同一である。本発明においても破線２０の部分は各回路を集積回路化した１チップの高耐圧ドライバＩＣとして構成される。本例では、容量結合型信号伝送路を使用するため、破線２０内の信号入力部３４と異常検知出力部３５の構成は、従来の構成とは異なっており、この点においては後に図２と図６を用いて説明する。
【００３３】
制御回路５０からの駆動信号は、第１の容量結合型信号伝送路、即ち、キャパシタＣ１、Ｃ２を経由して信号入力部２４に伝送される。尚、信号入力部２４の基準電位は二次電池１の負極電位である。信号入力部２４の第１の出力は、昇圧レベルシフト回路３３、フリップフロップ回路２４を経由して高電位側ゲート駆動回路２１に供給され、第２の出力は低電位側ゲート駆動回路３１に供給される。高電位側ゲート駆動回路２１及び低電位側ゲート駆動回路３１からの信号によって、高電位側ＩＧＢＴ１２及び低電位側ＩＧＢＴ１５がそれぞれオン又はオフになる。
【００３４】
昇圧レベルシフト回路３３は、低電位側ＩＧＢＴ１５のエミッタ端子を基準とする制御信号を、高電位側ＩＧＢＴ１２のエミッタ端子を基準とする制御信号に電位変換する。昇圧レベルシフト回路３３の出力は２つのパルス信号であり、これらのパルス信号はフリップフロップ回路２4のセット端子及びリセット端子に供給される。即ち、昇圧レベルシフト回路３３がセットパルスを出力すると、フリップフロップ回路２４の出力は１となり、ゲート駆動回路２１にＩＧＢＴ１２をオンにさせる信号を与える。逆に、昇圧レベルシフト回路３３がリセットパルスを出力すると、フリップフロップ回路２４の出力は０となり、ゲート駆動回路２１にＩＧＢＴ１２をオフにさせる信号を与える。
ＩＧＢＴ１２、１５がオンとなるとき、高電位側及び低電位側の制御電源２６、３６は、それぞれゲート駆動回路２１、３１を経由して、ＩＧＢＴ１２、１５のゲートとソース間に印加される。
【００３５】
過電流検出回路２２、３２はそれぞれ抵抗１４、１７の電流を検出し、ＩＧＢＴ１２、１５を過電流が流れたときに過電流検知信号を生成する。降圧レベルシフト回路２３は高電位側の過電流検出回路２２が検出した過電流検知信号を電位変換して低電位側に設けた異常検知出力部３５に伝送する。異常検知出力部３５は低電位側の過電流検出回路３２からの過電流検出信号と降圧レベルシフト回路２３からの過電流検出信号の論理和（ＯＲ）を取る。異常検知出力部３５の出力は、第２の容量結合型信号伝送路、即ち、キャパシタＣ３、Ｃ４を経由して制御回路５０に伝送される。
【００３６】
制御回路５０は、マイクロコンピュータ５１と一対のバッファ５２、５３とフリップフロップ回路５４と第３のバッファ５５と差動増幅器５６及び同期整流器５７とを有する。マイクロコンピュータ５１の出力ポート(I/O-1、I/O-2)からの出力は、バッファ５２、５３によって電流駆動能力が増幅される。バッファ５２、５３の出力はキャパシタＣ１、Ｃ２を介して強電側の信号入力部３４に伝送される。
【００３７】
異常検知出力部３５の出力は、キャパシタＣ３、Ｃ４を経由して制御回路５０のフリップフロップ回路５４のセット端子及びリセット端子にそれぞれ伝送される。フリップフロップ回路５４の出力Ｑはマイクロコンピュータ５１の入力ポート（I/O-3）に伝送される。
【００３８】
絶縁型アナログ信号検出回路について説明する。絶縁型アナログ信号検出回路は、二次電池１の負極側に設けたシャント抵抗４５と電流検出回路４０とを含む。電流検出回路４０は、差動増幅器４１、サンプルアンドホールド回路４２、バッファ４３及びスイッチ４４を含む。
【００３９】
シャント抵抗４５によって負荷８を通る電流に比例した電圧が生成される。この電圧は、差動増幅器４１、サンプルアンドホールド回路４２を用いて平滑化される。一方、マイクロコンピュータ５１より出力されたクロック信号ＣＬＫは、バッファ５５、キャパシタＣ５及びバッファ４３を介してスイッチ４４に供給される。スイッチ４４はクロック信号ＣＬＫを用いて平滑後の電圧を振幅とする交流信号を生成する。この交流信号は、キャパシタＣ６、Ｃ７を介してマイクロコンピュータの差動増幅器５６に供給され、差動増幅器５６の出力は同期整流器５７によって直流に変換される。この直流信号はマイクロコンピュータ５１のＡ／Ｄ変換部に供給される。
【００４０】
本例の特徴は、インバータ制御用の高耐圧ドライバＩＣ２０及び絶縁型アナログ信号検出回路４０、４５と弱電側の制御回路５０の間の信号伝送にキャパシタＣ１〜Ｃ８を用いた絶縁型の容量結合を用いたことにある。上述の従来技術では、弱電側制御回路５０と高電位側のゲート駆動回路２１が絶縁型の容量結合によって接続されていた。このような構成では後述するように高電位側ＩＧＢＴ１２がオン又はオフになるときの電位変動によって、容量結合部に変位電流が流れる。従って、容量結合部を経由して伝送される信号が、正規の信号か電位変動によるノイズか峻別することができないことが問題であった。
【００４１】
これに対して図１の構成では、高電位側ＩＧＢＴ１２がオンになるときの電圧変動は昇圧レベルシフト回路３３及び降圧レベルシフト２３に印加され、これらによって吸収される。即ち、キャパシタＣ１〜Ｃ８にはＩＧＢＴのスイッチングに伴う電位変動が作用しないため、変位電流（ノイズ電流）は流れない。
【００４２】
図１の例において、キャパシタＣ１〜Ｃ８を使用する理由は高電圧インバータに求められる強電系と弱電系の間の絶縁耐圧を満足させるためである。レベルシフト回路２３、３３は、通常、高圧MOSFET等の半導体素子を備えている。そこで、インバータの高電位側と弱電側の制御回路５０の間に絶縁耐圧に相当する高電圧が印加された場合、高電圧はレベルシフト回路２３、３３内の高圧MOSFETとキャパシタＣ１〜Ｃ８を含む直列経路に印加される。通常、高圧MOSFETの電圧が素子耐圧に近づくと素子内部にアバランシェ降伏が生じ、リーク電流が急増する。
【００４３】
しかし、図１の例のように高圧MOSFETとキャパシタＣ１〜Ｃ８が直列に接続されている場合、高圧MOSFETのリーク電流が急増傾向になり抵抗が減少すると、キャパシタのインピーダンスが相対的に大きくなり、高電圧はキャパシタに印加されることになる。特に高電圧の周波数が数kＨz以下と低い場合、キャパシタＣ１〜Ｃ８のインピーダンスが高くなるように容量値を選べば、高圧MOSFETのリーク電流は結果的にキャパシタのインピーダンスによって抑制される。従って、レベルシフト回路２３、３３の高圧MOSFETが絶縁破壊することはない。
【００４４】
図２を参照して信号入力部３４の例を説明する。本例の信号入力部３４は、一対のＮＡＮＤ回路２３３、２３４からなる負論理型のフリップフロップと、ＯＲ回路２３５と、一対のＮＯＲ回路２３６、２３７からなる正論理型のフリップフロップと、反転回路（論理インバータ）２３８と、抵抗２３９と、キャパシタ２４０と、一対のＡＮＤ回路２４１、２４２と、を含む。
【００４５】
入力信号Ａ、Ｂは、制御回路５０から容量結合型信号伝送路のキャパシタＣ１、Ｃ２を経由して信号入力部３４に供給される制御信号である。入力信号Ａ、Ｂは、負論理型のフリップフロップ２３３、２３４にセット信号及びリセット信号として供給される。入力信号Ａ、Ｂは、更に、ＯＲ回路２３５に供給され、論理和（ＯＲ）が生成される。ＯＲ回路２３５の出力Ｃは、反転回路２３８、抵抗２３９及びキャパシタ２４０を経由して遅延される。ＯＲ回路２３５の出力Ｃとこの反転遅延信号Ｄは、正論理型のフリップフロップ２３６、２３７に供給される。
【００４６】
第１のＡＮＤ回路２４１には、負論理型のフリップフロップ２３３、２３４の出力Ｑ１と正論理型のフリップフロップ２３６、２３７の出力ｉｎｖＱ２が供給され、論理積（ＡＮＤ）が生成される。第１のＡＮＤ回路２４１の出力信号ＳＨは上述のように高電位側のＩＧＢＴ１２の駆動信号であり、昇圧レベルシフト回路３３に供給される。
【００４７】
第２のＡＮＤ回路２４２には、負論理型のフリップフロップ２３３、２３４の出力ｉｎｖＱ１と正論理型のフリップフロップ２３６、２３７の出力ｉｎｖＱ２が供給され、論理積（ＡＮＤ）が生成される。第２のＡＮＤ回路２４２の出力信号ＳＬは上述のように低電位側のＩＧＢＴ１５の駆動信号であり、ゲート駆動回路３１に供給される。
【００４８】
図３は、図２の信号入力部における信号に関する真理値表である。入力信号Ａが０、入力信号Ｂが１の場合、高電位側駆動信号ＳＨは１、低電位側駆動信号ＳＬは０となる。逆に、入力信号Ａが１、入力信号Ｂが０の場合、高電位側駆動信号ＳＨは０、低電位側駆動信号ＳＬは１となる。更に入力信号Ａ、Ｂが共に０の場合、高電位側駆動信号ＳＨと低電位側駆動信号ＳＬは共に０となり、２つのＩＧＢＴ１２、１５は共にオフとなる。また、入力信号Ａ、Ｂが共に１の場合、高電位側駆動信号ＳＨは負論理型のフリップフロップ２３３、２３４の出力Ｑ１の初期状態を維持し、低電位側駆動信号ＳＬは出力Ｑ１の反転状態となる。
【００４９】
図４は図３の真理値表に基づいた実際の信号パターンを表したタイムチャートである。図４Ａのクロック信号ＣＬＫ、図４Ｂ及び図４Ｃの元信号Ｈ、Ｌはいずれもマイクロコンピュータ５１の内部において生成される信号であり、図１の構成図には図示していない。ここで、元信号Ｈは高電位側のＩＧＢＴ１２を駆動させる信号であり、元信号Ｌは低電位側のＩＧＢＴ１５を駆動させる信号である。元信号Ｈ（Ｌ）の１は、ＩＧＢＴ１２（１５）のオンに対応し、０は、オフに対応する。元信号Ｈ、Ｌが共に０のときには、２つのＩＧＢＴ１２、１５が共にオフとなる状態に対応する。これは、図示のデッドタイムｔｄ（非ラップ期間）である。
図４Ｄの信号Ａはクロック信号ＣＬＫと元信号Ｌの論理和であり、同様に図４Ｅの信号Ｂはクロック信号ＣＬＫと元信号Ｈの論理和である。
【００５０】
この信号Ａ、ＢをキャパシタンスＣ１、Ｃ２を介して図２の信号入力部３４に供給すると、図３の真理値表に従って、図４Ｆ及び図４Ｇに示す出力ＳＨ、ＳＬを得ることができる。図４Ｆ及び図４Ｇの信号ＳＨ、ＳＬは図２で説明したようにそれぞれ、高電位側のＩＧＢＴ１２と低電位側のＩＧＢＴ１５を駆動する信号である。駆動信号ＳＨ、ＳＬが１のとき、ＩＧＢＴ１２、１５はオンとなる。
【００５１】
駆動信号ＳＨ、ＳＬが共に０のとき、２つのＩＧＢＴ１２、１５は共にオフとなる。これは、図示の実効的デッドタイムｔｄｅである。
駆動信号ＳＨ、ＳＬの実効的デッドタイムｔｄｅは、元信号Ｈ、Ｌのデッドタイムｔｄより若干増加している。しかしながら、クロック信号ＣＬＫの周波数を十分高くすれば、その増加がインバータ制御に与える影響を小さくすることができる。ここで、駆動信号ＳＨ、ＳＬは、インバータ装置で広く用いられるＰＷＭ制御のパルス信号である。従って、マイクロコンピュータ５１の指令により駆動信号ＳＨ、ＳＬのパルス幅は変化する。
【００５２】
上述のように、容量結合型信号伝送路のキャパシタＣ１、Ｃ２に供給される信号Ａ、Ｂは、クロック信号ＣＬＫと元信号Ｌ、Ｈの論理和である。従って、図４Ｄ及び図４Ｅの波形にて示すように、信号Ａ、Ｂは、ＩＧＢＴ１２、１５がオフのときにも、クロックＣＬＫによって刻まれている。即ち、２つのＩＧＢＴ１２、１５の一方がオンになっても、信号Ａ、Ｂのいずれか一方は、クロックＣＬＫによって刻まれている。これが本発明の一つの特徴であり、この点において次の図５を用いて詳細に説明する。
【００５３】
図５Ａから図５Ｄは図４Ｆの高電位側の駆動信号ＳＨが１、即ち、高電圧側ＩＧＢＴ１２がオンとなる期間における動作を示している。図５Ａ及び図５Ｂの信号Ａ、Ｂは図４の信号Ａ、Ｂ、図５Ｃの駆動信号ＳＨは図４ＦのＩＧＢＴ１２の駆動信号、図５ＤのVge(2)はＩＧＢＴ１２のゲート電圧である。
【００５４】
図５Ｂには、ＩＧＢＴ１２のオン期間中に信号Ｂにノイズが乗った状態が示されている。図３の真理値表に示したように、駆動信号ＳＨは、信号Ａが０且つ信号Ｂが１になると１、信号Ａが１且つ信号Ｂが０になると０になる。詳しくは図５Ａ及び図５Ｂに示すように信号Ａの立ち下がりと信号Ｂの立ち上がりで信号入力部３４のフリップフロップの出力が変化する。そこで、図５Ｂに示すようにノイズにより信号Ｂに立ち上がりが生じると、駆動信号ＳＨは１から０に変化し、次の信号Ａの立ち下がりで１に復帰する。ノイズにより駆動信号ＳＨが０になる期間は最長でクロック信号ＣＬＫの一周期である。
【００５５】
一方、信号が昇圧レベルシフト３３を経由してゲート駆動回路２１に伝送されるまでに、1μｓ程度の遅延が生ずる。更にＩＧＢＴ１２のゲート電圧は、ゲート容量を増加、減少させる間に、遅延が生じる。この遅延をオン時の遅延tdonとオフ時の遅延tdoffに分けて図５Ｄに示す。オン時の遅延tdonとオフ時の遅延tdoffは、ゲート抵抗の値によって変化するが、一般的には３〜５μｓ程度である。これらの遅延時間を考慮すると、クロック信号ＣＬＫの周波数が３００ｋＨｚ以上（一周期3.3μｓ以下）であれば、ノイズにより駆動信号ＳＨが１から０に変化しても、その影響でＩＧＢＴ１２が完全にオフになることはない。
望ましくはクロック信号ＣＬＫの周波数を１ＭＨｚ以上に選ぶと、ノイズにより駆動信号ＳＨが０となる期間は１μｓ以下となり、この影響はＩＧＢＴ１２のゲート電圧には殆ど現れない。図５Ａ〜図５Ｄにこの状態を示した。
【００５６】
容量結合型伝送路のキャパシタＣ１、Ｃ２はそれぞれ強電側と弱電側の間に接続される。従って、容量結合型伝送路にノイズが生じる場合には、２つのキャパシタに流れる信号に、同一極性のノイズが重畳すると考えることが現実的である。このようなノイズを同相ノイズ、又はコモンモードノイズと呼ぶ。図５Ｂに示すように、ノイズにより信号Ｂに立ち上がりが生じる場合には、信号Ａにも同一極性のノイズが重畳するはずである。しかしながら、信号Ａの場合、立ち下がりで信号入力部における論理が変わるため、信号Ａにおけるノイズの影響は無視することができる。
【００５７】
次に図５Ｆに、ＩＧＢＴ１２がオン期間中に信号Ｂに負極性のノイズが乗った場合を示す。この負極性ノイズでは図３の真理値表に示したように、駆動信号ＳＨは反転しない。また、図５Ｅに示すように同一極性の信号が信号Ａに乗った場合も、既に駆動信号ＳＨは正規の信号で１の状態になっているため、駆動信号ＳＨの状態は変化しない。
【００５８】
本発明では、ＩＧＢＴをオンにさせる期間中でも、容量結合型伝送路のキャパシタを通る駆動信号Ａ、Ｂは高周波のクロック信号ＣＬＫによって刻まれる。従って、容量結合型伝送路のキャパシタを通る駆動信号Ａ、Ｂにノイズが重畳した場合でも、ノイズがＩＧＢＴのオン、オフ状態に影響を与えない。即ち、本発明によると、ノイズに対して強い高信頼性のインバータ装置を実現することができる。
【００５９】
図６を参照して異常検知出力部３５の構成例とその動作を説明する。異常検知出力部３５は、ロジックインバータ３４３と、ＡＮＤ回路３４４と、ＮＡＮＤ回路３４５と、バッファ３４６、３４７とを含む。
異常検知出力部３５は、降圧レベルシフト回路２３からの異常検知信号Faultとバッファ４３を介してマイクロコンピュータ５１から供給されたクロック信号ＣＬＫ（図４のクロック信号ＣＬＫ）を入力する。ここで、高耐圧ドライバＩＣ２０がクロック発生器を備える場合は、マイクロコンピュータ５１のクロック信号ＣＬＫの代わりに、そのクロック発生器の信号を使用しても良い。
【００６０】
ＡＮＤ回路３４４には、異常検知信号Faultとクロック信号ＣＬＫが供給され、ＮＡＮＤ回路３４５には、ロジックインバータ３４３によって論理反転された異常検知信号Faultとクロック信号ＣＬＫが供給される。ＡＮＤ回路３４４とＮＡＮＤ回路３４５の出力はそれぞれバッファ３４６、３４７に伝送される。バッファ３４６、３４７の出力は、容量結合型信号伝送路のキャパシタＣ３、Ｃ４を介して制御回路５０のフリップフロップ５４のセット端子及びリセット端子に供給される。ここで、フリップフロップ５４は、セットが正論理（１でセット）、リセットは負論理（０でリセット）である。
【００６１】
図７には図６の異常検知出力部３５を含む構成に関する動作タイムチャートを示す。信号Ｃ３、Ｃ４は、それぞれ容量結合型信号伝送路のキャパシタＣ３、Ｃ４を介して制御回路５０のフリップフロップ５４に供給される信号の波形を示す。本例によると、図示のように、キャパシタＣ３、Ｃ４のいずれか一方にクロック信号ＣＬＫと同一周期の高周波のパルス信号が流れることが特徴である。このような信号を伝送することによって、図５を参照して述べた説明と同様の理由でコモンモードのノイズに強い信号伝送を実現できる。
【００６２】
図８を参照して、図１に示した全体の構成を装置として実装する場合の一実施例を説明する。図８において、実線２００で囲んだ領域は絶縁樹脂でモールドされたパワーモジュールである。このパワーモジュール２００は、一対のＩＧＢＴ１２、１５を含む主回路１０、高耐圧ドライバＩＣ２０、シャント抵抗４５、電流検出回路４０、及び容量結合型伝送路のキャパシタＣ１〜Ｃ８を含む。モジュール内の各回路及び要素は、図１の回路に含まれるものと同一であってよく、その説明は省略する。
【００６３】
図８のパワーモジュール２００の周囲には端子Ｔ１〜Ｔ１６が設けられている。これらの端子Ｔ１〜Ｔ１６は強電系の端子Ｔ１〜Ｔ７と弱電系の端子Ｔ８〜Ｔ１６とを含む。強電系の端子Ｔ１〜Ｔ７は、モジュール内の強電系回路とモジュール外の強電系回路又は素子を接続する。弱電側の端子Ｔ８〜Ｔ１６は、モジュール内の強電系回路とモジュール外の弱電系回路、即ち、制御回路５０を接続する。尚、強電系の端子Ｔ１〜Ｔ７と弱電系の端子Ｔ８〜Ｔ１６は絶縁耐圧に対する沿面距離を保って配置される。
【００６４】
本例では、強電系回路１０、２０、４０ばかりでなく、容量結合型信号伝送路を構成するキャパシタＣ１〜Ｃ８も、樹脂成形された１つのパワーモジュールに封印されている。キャパシタＣ１〜Ｃ８の弱電側端子は、パワーモジュールの外面に設けられた端子Ｔ８〜Ｔ１６に接続されている。従って、本例では、パワーモジュールの外面に設けられた弱電側の端子Ｔ８〜Ｔ１６は強電系回路に対して絶縁されている。
【００６５】
従来のインバータ装置のパワーモジュールでは、パワーモジュールの外面に設けられた信号端子（Ｔ８〜Ｔ１６に相当）が強電側に接続されていたり、又はフォトカプラによって絶縁されていた。信号端子が強電側に接続されている場合、これらと弱電側制御手段を接続又は切り離しする際、強電側の電圧を零まで下げなければならない。しかしながら、車載用の場合は電源が電池であるため、途中をリレーで切断しない限り信号端子には電源電圧が維持されており、結線作業中に感電する可能性があった。また、フォトカプラによって弱電側と強電側を絶縁する場合は、内部がパワー素子の発熱によって高温になる環境では、フォトカプラの信頼性が劣化する恐れがあった。
【００６６】
これに対して、図８の実施形態では、弱電側の端子Ｔ８〜Ｔ１６がキャパシタＣ１〜Ｃ８によって強電系に対して絶縁されており、パワーモジュールの交換等における結線作業において、感電の可能性が低くなる。また、高温環境に耐えられるキャパシタが多数市販されており、キャパシタＣ１〜Ｃ８として、こうした部品を使用すれば、インバータ装置の信頼性が低下することはない。
このように本発明によれば、パワーモジュールの交換等における結線作業の安全性を高めることが出来る。
【００６７】
図９を参照して、本発明による絶縁型インバータ装置の第２の実施形態を説明する。本例の絶縁駆動型インバータ装置は、二次電池からなる直流電源１と、１対のパワースイッチング素子１２、１５を含む主回路１０と、高電位側回路と低電位側回路を含むドライブ回路６０と、パワースイッチング素子１２、１５に対する制御信号を生成するための制御回路７０と、を有する。
【００６８】
直流電源１及び負荷８に接続された主回路１０は図１の絶縁駆動型インバータ装置の第１の実施形態の主回路と同様であり、詳細な説明は省略する。主回路１０及びドライブ回路６０は強電系を構成し、二次電池１の負極電位を基準電位とする。制御回路７０は弱電系を構成し、自動車のボディを基準電位とする。
【００６９】
強電系のドライブ回路６０の高電位側と弱電系の制御回路７０の間には、一対のキャパシタＣ１１、Ｃ１２からなる第１の容量結合型信号伝送路が配置され、強電系のドライブ回路６０の低電位側と弱電系の制御回路７０の間には、一対のキャパシタＣ１３、Ｃ１４からなる第１の容量結合型信号伝送路が配置されている。図１に示す例と同様に、強電系のドライブ回路６０にはキャパシタＣ８が設けられる。このキャパシタＣ８の一端は強電側の基準電位（二次電池１の負極電位）に接続され、他端は弱電側の基準電位（ボディアース）に接続される。図９において、キャパシタＣ１１、Ｃ１２、Ｃ１３、Ｃ１４、Ｃ８に添えて記載された矢印は信号電流を表す。
【００７０】
図９の実施形態にて、破線で囲んだ領域６０は、各回路を集積回路化した１チップの高耐圧ドライバＩＣとして構成される。
ドライブ回路６０は上述のように高電位側と低電位側を含む。高電位側は、高電位側のＩＧＢＴ１２のゲート端子に接続されたゲート駆動回路２１と、フリップフロップ回路２４と、ロジックインバータ６１と、抵抗６６、６７とを有する。低電位側は、低電位側のＩＧＢＴ１５のゲート端子に接続されたゲート駆動回路３１と、フリップフロップ回路６４と、ロジックインバータ６２と、抵抗６８、６９とを有する。高電位側回路には制御電源２６が接続され、低電位側回路には制御電源３６が接続されている。
【００７１】
本例では、ドライブ回路６０の高電位側と低電位側を接続する降圧レベルシフト回路２３及び昇圧レベルシフト回路３３が設けられていない点が、図１の例と異なる。
制御回路７０は、マイクロコンピュータ５１と二対のバッファ７３、７４及び７５、７６と電源７７とを有する。マイクロコンピュータ５１の出力は、バッファ７３、７４及び７５、７６によって電流駆動能力が増幅される。バッファ７３、７４及び７５、７６の出力はキャパシタＣ１１、Ｃ１２及びＣ１３、Ｃ１４を介してドライブ回路６０の高電位側と低電位側にそれぞれ伝送される。
【００７２】
高電位側のキャパシタＣ１１を経由して伝送された駆動信号はフリップフロップ回路２４のセット端子に供給され、キャパシタＣ１２を経由して伝送された駆動信号は、ロジックインバータ６１によって反転された後、フリップフロップ回路２４のリセット端子に供給される。フリップフロップ回路２４のセット端子に接続された抵抗６６はプルアップ用、フリップフロップ回路２４のリセット端子に接続された抵抗６７はプルダウン用である。フリップフロップ回路２４は、セット、リセット共に、負論理であり、ロジックインバータ６１を設けたことによってキャパシタＣ１２の出力に対しては正論理になる。
【００７３】
低電位側の回路も高電位側の回路と同様であり、低電位側のキャパシタＣ１３を経由して伝送された駆動信号はフリップフロップ回路６４のセット端子に供給され、キャパシタＣ１４を経由して伝送された駆動信号は、ロジックインバータ６２によって反転された後、フリップフロップ回路６４のリセット端子に供給される。フリップフロップ回路６４のセット端子に接続された抵抗６８はプルアップ用、フリップフロップ回路６４のリセット端子に接続された抵抗６９はプルダウン用である。
【００７４】
高電位側のＩＧＢＴ１２がオンとなる期間中、高電位側の一方のキャパシタＣ１１を通る信号は高周波のクロックで刻まれ、他方のキャパシタＣ１２を通る信号は０の状態に固定される。逆に、ＩＧＢＴ１２がオフとなる期間中、高電位側の一方のキャパシタＣ１１を通る信号は１の状態に固定され、他方のキャパシタＣ１２を通る信号を高周波のクロックで刻まれる。
【００７５】
低電位側に関しても同様であり、低電位側のＩＧＢＴ１５がオンとなる期間中、低電位側の一方のキャパシタＣ１３を通る信号は高周波のクロックで刻まれ、他方のキャパシタＣ１４を通る信号は０の状態に固定される。逆に、ＩＧＢＴ１５がオフとなる期間中、低電位側の一方のキャパシタＣ１３を通る信号は１の状態に固定され、他方のキャパシタＣ１４を通る信号を高周波のクロックで刻まれる。このような入力を与える理由を次の図１０を用いて説明する。
【００７６】
図１０は図９の回路の一部を示したものであり、これを参照して、図９の実施例において、高電位側のＩＧＢＴ１２を駆動させる動作を説明する。まず、高電位側のＩＧＢＴ１２をオンにさせる場合に、制御回路７０の第１のバッファ７３は、図９に図示したように高周波のクロックを出力する。フリップフロップ回路２４のセット入力は負論理であるから、フリップフロップ回路２４の出力Ｑは、図１０に示すように強電側から弱電側に流れるシンク電流Ａｍ１に対して状態が反転する。この期間、第２のバッファ７４の出力は０に固定されている。
【００７７】
次に、ＩＧＢＴ１２をオフさせる場合に、制御回路７０の第２のバッファ７４は高周波のクロックを出力する。フリップフロップ回路２４はロジックインバータ６１によってリセット入力が実質、正論理になる。従って、フリップフロップ回路２４の出力Ｑは、弱電側から強電側に流れるソース電流Ａｍ２に対して状態が反転する。また、この期間、第１のバッファ７３の出力は１に固定されている。尚、キャパシタンスＣ１２を流れるソース電流Ａｍ２は抵抗６７から低電位側のＩＧＢＴ１５又は負荷８に流れ、更にキャパシタンスＣ８を経て弱電側に戻る。
【００７８】
フリップフロップ回路２４の出力Ｑが１になるとＩＧＢＴ１２がオンになるが、その結果、絶縁駆動型インバータ装置の出力ＯＵＴ、即ち、図１０の点Ｐに高電圧が発生する。この高電圧の立ち上がりの電圧変化を図１０にてｄＶ／ｄｔとして示す。この電圧変化によって図１０にて、破線の矢印で示すノイズ電流Ａｎが流れる。このノイズ電流Ａｎは、ＩＧＢＴ１２、フリップフロップ回路２４のセット、リセット端子を経て、キャパシタＣ１１、Ｃ１２を通り、弱電側に流れ込む。キャパシタＣ１１、Ｃ１２を流れるノイズ電流の極性は、電圧変化ｄＶ／ｄｔによって決まり、ＩＧＢＴ１２がオンの時には必ずシンク電流となる。キャパシタＣ１１を流れるシンク電流は本来、フリップフロップ回路２４をセットさせる為、出力Ｑの状態は変わらない。また、リセット時にキャパシタＣ１２を流れる電流はソース電流であり、ノイズ電流であるシンク電流とは逆であるため、出力Ｑの変化を招かない。
【００７９】
仮に、絶縁駆動型インバータ装置の出力ＯＵＴが振動的になった場合、電圧変化ｄＶ／ｄｔは正負に変化し、フリップフロップ回路２４にリセット電流が流れる。しかしながら、たとえ、フリップフロップ回路２４の出力Ｑが反転しても、次に高周波のクロック信号に従ってＣ１１を流れるシンク電流により出力Ｑは正規の論理に戻る。
【００８０】
絶縁駆動型インバータ装置の出力ＯＵＴが振動した際のノイズ電流によって、フリップフロップ回路２４の出力Ｑが反転する期間は、最長でも高周波クロックの一周期分である。従って、クロックの周波数を１ＭＨｚ程度に選べば、図５で述べたようにゲート駆動の遅延時間の方が長い為、ＩＧＢＴ１２がオフとなることはない。
【００８１】
ＩＧＢＴ１２をオフにさせる場合は、以上の動作と逆のことが起きる。即ち、絶縁駆動型インバータ装置の出力ＯＵＴの立ち下がり（−ｄＶ／ｄｔ）によってキャパシタＣ１１、Ｃ１２にはソース電流がノイズとして流れるが、この電流に対してフリップフロップ回路２４は反応しない。また、絶縁駆動型インバータ装置の出力ＯＵＴが振動的になった場合でも、フリップフロップ回路２４の出力Ｑはノイズによるセット側の誤信号で一旦、反転するが、次のリセット入力によって正常な論理状態に復帰する。
【００８２】
このように図９の実施例では、フリップフロップ回路２４の正規のセット信号及びリセット信号の電流極性と、容量結合型信号伝送路のキャパシタを流れるノイズの電流極性が等しくなるので、ＩＧＢＴのスイッチング時における誤動作の発生を抑制することができることが特徴である。
【００８３】
図１１及び図１２を参照して本発明によるの絶縁型アナログ信号検出回路の構成及び機能について説明する。本例の絶縁型アナログ信号検出回路は、シャント抵抗４５と電流検出回路４０とを有し、電流検出回路４０は、差動増幅回路４１、サンプルアンドホールド回路４２、バッファ４３及びスイッチ４４を含む。強電系の絶縁型アナログ信号検出回路は、キャパシタンスＣ５、Ｃ６、Ｃ７を介して、弱電側の制御回路５０の差動増幅回路５６及び同期整流回路５７に接続されている。図１１の回路全体によって、負荷８を通る電流を検出するための絶縁型アナログ信号検出回路及びそれを弱電側制御回路５０に絶縁伝送するための絶縁型アナログ信号伝送路が構成される。
【００８４】
負荷８に接続されたシャント抵抗４５の両端の電圧は、抵抗抵抗r1、r2を介して差動アンプ４１１の負及び正入力端子にそれぞれ供給される。差動アンプ４１１の正入力端子は抵抗r3を介して強電側の基準電位ＰＧ、即ち二次電池１の負極電位に接続されている。また、差動アンプ４１１の出力端子と負入力端子の間には帰還抵抗r4が設けられている。差動アンプ４１１の出力は次段の増幅器４１２の正入力端子に供給される。増幅器４１２によって差動アンプ４１１の出力は増幅される。増幅器４１２のゲインは、増幅器４１２の負入力端子と基準電位ＰＧ間に設けた抵抗r5、及び増幅器４１２の出力端子と負入力端子の間に設けた帰還抵抗r6によって決まる。
【００８５】
増幅器４１２の出力は、スイッチ４２１がオンのとき、サンプリングされ、キャパシタＣ９に印加される。従って、キャパシタＣ９には、増幅器４１２の出力電圧が充電される。スイッチ４２１がオフになると、キャパシタＣ９の電圧は、並列に備えた抵抗r7を十分大きく選ぶことによって、ホールドされる。ここで、スイッチ４２１の駆動信号はＩＧＢＴ１２又は１５の一方のオン期間に同期しており、シャント抵抗４５に発生する電圧が断続的な場合にも、キャパシタＣ９の電圧は連続的な変化になる。
本発明はキャパシタＣ９の電圧を容量結合型伝送路のキャパシタＣ６、Ｃ７によって絶縁し、弱電側に伝送することが特徴であり、以下に図１２のタイムチャートも用いてその動作を述べる。
【００８６】
図１２Ａは、シャント抵抗４５の電圧Ｖｓ及びサンプルアンドホールド回路４２の出力電圧Ｖａ、図１２Ｂは制御回路５０の差動増幅回路５６の入力電圧Ｖｄ、キャパシタンスＣ７の電圧Ｖc7、弱電系の基準電位ＳＧ、図１２Ｃは同期整流回路５７の出力電圧ＶＲの各波形を示す。
【００８７】
図１１に示すように、マイクロコンピュータ５１より出力されたクロック信号ＣＬＫは、バッファ５５、容量結合型伝送路のキャパシタＣ５、バッファ４３を介してスイッチ４４に絶縁伝送される。ここで、クロック信号ＣＬＫの周波数は、図１２に示すサンプルアンドホールドの周波数に比べて高くなるよう選ぶ。スイッチ４４の可動端子は、クロック信号が１ならば図１１のｘ（キャパシタＣ９の電圧）側に、０ならｙ（強電側基準電位ＰＧ）側に移動する。こうして、スイッチ４４によって、高周波のクロック信号の周期と同一の周期を有し、振幅がキャパシタＣ９の電圧に等しい矩形波が生成される。
【００８８】
図１１に示すように強電側基準電位ＰＧと弱電側基準電位ＳＧの間の電位差をΔＶとすれば、弱電側基準電位ＳＧに対するキャパシタＣ６、Ｃ７の静的な電圧はΔＶである。従って、キャパシタＣ６には、この静的電圧ΔＶとキャパシタＣ９の電圧に等しい矩形波が重畳されて印加される。
【００８９】
キャパシタＣ６、Ｃ７の容量は、クロック周波数に対するこれらのインピーダンス（１／ωＣ）が抵抗r8〜r11に比べて十分小さくなるように、設定される。このように、キャパシタＣ６、Ｃ７の容量に選べば、キャパシタＣ９の電圧に等しい矩形波電圧は、キャパシタＣ６、Ｃ７を経由して全て抵抗r8、r11に印加される。
【００９０】
スイッチ４４の可動端子がｘ側にあるときは、キャパシタＣ６は充電状態となり、スイッチ４４の可動端子がｙ側にあるときは、キャパシタＣ６は放電状態となる。矩形波電圧が印加されることによって、キャパシタＣ６及び抵抗r8に流れる電流は交流になる。
【００９１】
この交流電流は差動アンプ５６１に供給される。差動アンプ５６１の負入力端子の入力電圧は、図１２Ｂに示すようにキャパシタＣ９の電圧に等しい振幅を有する交流電圧になる。この交流電圧には、上述の静的電圧ΔＶが重畳されているが、差動アンプ５６１は交流成分のみを検出する。差動アンプ５６１の後段にはゲインが１の増幅器５６２が設けられ、差動アンプ５６１の出力電圧を極性反転する。
【００９２】
図１１に示すように、同期整流部５７は、クロック信号ＣＬＫに同期して切り替わるスイッチ５７１と増幅器５７２と増幅器５７２の出力と負入力端子の間に設けられたキャパシタンスＣ１０と含む。スイッチ５７１によって、差動アンプ５６１の出力と増幅器５６２の出力の一方（即ち両出力電圧の等しい極性）が増幅器５７２に供給され、同期整流される。最後に、キャパシタＣ１０によって。同期整流後の電圧が平滑化される。図１２Ｃは、同期整流、平滑後の電圧波形を示す。尚、図１２Ｂのタイムチャートには弱電側の差動アンプ５６１の負側入力電圧と、キャパシタンスＣ７の電圧にそれぞれコモンモードのノイズが重畳した場合も示した。このようにノイズが重畳しても、差動アンプ５６１の働きでノイズの影響を除去することができる。
【００９３】
以上のように図１１の実施例によれば、強電側にて、元のアナログ信号に比例した振幅を有する交流電流を生成し、それを容量結合型伝送路を介して弱電側に伝送し、弱電側では、この交流電流に応じた差動電圧を同期整流及び復調させるように構成された絶縁型アナログ信号伝送回路が得られる。
【００９４】
図１１の破線にて示す差動増幅回路４１、サンプルアンドホールド回路４２、及びスイッチ４４を含む強電側の回路は、図１に示した高耐圧ドライバＩＣ２０の各回路と共に１チップのＩＣに集積化することにより、低コスト化が可能となる。本実施例は絶縁が必要な車載用高電圧インバータやその他の産業用高電圧インバータとしても好適である。
【００９５】
【発明の効果】
本発明によれば、ＩＧＢＴがスイッチングする際の電圧変化をレベルシフト手段で吸収して、容量結合部へのノイズの影響を低減することができる。また、仮に、強電系と弱電系の間の電位変動によるノイズにより容量結合の出力が反転しても、送信側の容量結合に高周波クロックを与えることによって、直ぐに正常な状態に復帰させることができる。
また、容量結合型信号入力部とレベルシフト手段とを併用したことによって、インバータの上下ＩＧＢＴをオン、オフさせるために必要な容量結合型用キャパシタの数は半分になり、低コスト化することができる。
【００９６】
レベルシフト手段を備えない場合においても、送信側の容量結合に高周波クロックを与え、かつ、オン用とオフ用の信号論理を変えたことによって、ノイズの影響を軽減することができる。更に、強電側で検出したアナログ電圧を、この電圧値に応じた矩形波交流電流に変換し、容量結合を介して弱電側に送ることによって、ノイズに強く低コストな絶縁型アナログ計測が可能になる。容量結合型の強電-弱電間信号伝送手段とアナログ計測手段をパワーモジュールに内蔵して、高安全な装置を提供することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態による絶縁型インバータ装置の全体構成を示すブロック図である。
【図２】本発明の一実施形態による絶縁型インバータ装置に用いる信号入力部の構成を示す論理回路図である。
【図３】本発明の一実施形態による信号入力部の機能を示す真理値表を示す図である。
【図４】本発明の一実施形態による絶縁型インバータ装置の制御内容を示すタイムチャート図である。
【図５】本発明の一実施形態による絶縁型インバータ装置の制御でノイズの影響を説明したタイムチャート図である。
【図６】本発明の一実施形態による絶縁型インバータ装置に用いる異常検出出力部の構成を示す論理回路図である。
【図７】本発明の一実施形態による異常検出出力部の出力信号を示すタイムチャート図である。
【図８】本発明の一実施形態による絶縁型インバータ装置をモジュール化した構成を示す全体図である。
【図９】本発明の他の実施形態による絶縁型インバータ装置の構成を示すブロック図である。
【図１０】本発明の他の実施形態による絶縁型インバータ装置におけるノイズ電流経路を示す図である。
【図１１】本発明の一実施形態による絶縁型インバータ装置に用いる絶縁型アナログ信号検出回路を示す回路図である。
【図１２】本発明の一実施形態による絶縁型アナログ信号検出回路の各部信号を示すタイムチャート図である。
【符号の説明】
１…二次電池、 ８…負荷、 １０…主回路、 １２…ＩＧＢＴ、 １３…ダイオード、 １４…抵抗、 １５…ＩＧＢＴ、 １６…ダイオード、 １７…抵抗、 ２０…ドライブ回路（高耐圧ドライバＩＣ）、 ２１…ゲート駆動回路、２２…過電流検出回路、 ２３…降圧レベルシフト回路、 ２４…フリップフロップ回路、 ２６…制御電源、 ３１…ゲート駆動回路、 ３２…過電流検出回路、 ３３…昇圧レベルシフト回路、 ３４…信号入力部、 ３５…異常検出出力部、 ３６…制御電源、 ４０…電流検出回路、 ４１…差動増幅回路、 ４２…サンプルアンドホールド回路、 ４３…バッファ、 ４４…スイッチ、 ４５…シャント抵抗、 ５０…制御回路、 ５１…マイクロコンピュータ、 ５２、５３…バッファ、 ５４…フリップフロップ回路、 ５５…バッファ、 ５６…差動増幅回路、 ５７…同期整流回路
６０…ドライブ回路（高耐圧ドライバＩＣ）、 ６１、６２…ロジックインバータ、 ６４…フリップフロップ回路、 ６６、６７、６８、６９…抵抗、 ７０…制御回路、 ７３、７４、７５、７６…バッファ、 ７７…電源、 ２００…パワーモジュール、 ２３３、２３４…ＮＡＮＤ回路、 ２３５…ＯＲ回路、２３６、２３７…ＮＯＲ回路、 ２３８…論理インバータ回路、 ２３９…抵抗、 ２４０…キャパシタ、 ２４１、２４２…ＡＮＤ回路、 ３４３…論理インバータ回路、 ３４４…ＡＮＤ回路、 ３４５…ＮＡＮＤ回路、 ３４６、３４７…バッファ、 ４１１…差動アンプ、 ４１２…増幅器、 ４２１…スイッチ、 ５６１…差動アンプ、 ５６２…増幅器、 ５７１…スイッチ、 ５７２…増幅器、 Ｃ１〜Ｃ１４…キャパシタ、 Ｔ１〜Ｔ１６…端子、 ｒ１〜ｒ１５…抵抗
Claims (10)
- 直流電源の正負極間に互いに直列に接続された１対のパワースイッチング素子を含む主回路と、前記パワースイッチング素子の各々に接続された高電位側ゲート回路及び低電位側ゲート回路と前記パワースイッチング素子のための駆動信号を入力するための信号入力部と前記信号入力部から前記高電位側ゲート回路に前記駆動信号を伝送するための昇圧レベルシフト回路とを含み前記直流電源の負極の電位を基準電位とし集積回路化されたドライバ回路と、を有し、前記ドライバ回路の基準電位に対して電気的に絶縁された基準電位を有する制御手段からの駆動信号によって前記パワースイッチング素子を駆動するように構成された絶縁駆動型インバータ装置において、
前記信号入力部と前記制御手段の間に第１及び第２のキャパシタを含む容量結合型信号伝送路を設け、前記ドライバ回路の基準電位と前記制御手段の基準電位の間に第３のキャパシタを含む容量結合型信号伝送帰路を設け、前記制御手段は前記駆動信号に応じて前記第１のキャパシタ又は第２のキャパシタにパルス電流を通電し、前記ドライバ回路は前記駆動信号に応じて前記パワースイッチング素子を交互にオン又はオフにさせることを特徴とする絶縁駆動型インバータ装置。 - 請求項１記載の絶縁駆動型インバータ装置において、
前記制御手段が、前記第１のキャパシタのみにパルス電流を通電した場合に前記高電位側パワースイッチング素子をオンにし且つ前記低電位側パワースイッチング素子をオフにし、前記第２のキャパシタのみにパルス電流を通電した場合に前記高電位側パワースイッチング素子をオフにし且つ前記低電位側パワースイッチング素子をオンにし、前記第１及び第２のキャパシタの両者にパルス電流の通電した場合に前記第１及び第２のパワースイッチング素子をオフにさせることを特徴とする絶縁駆動型インバータ装置。 - 請求項２記載の絶縁駆動型インバータ装置において、
前記信号入力部はフリップフロップ手段を有し、前記制御手段は、前記高電位側又は低電位側パワースイッチング素子をオンにする期間に前記パワースイッチング素子に対応した前記第１のキャパシタ又は第２のキャパシタに繰り返しパルス電流を通電させ、前記フリップフロップ手段に繰り返しセット又はリセット信号を与えることを特徴とする絶縁駆動型インバータ装置。 - 請求項１記載の絶縁駆動型インバータ装置において、
前記高電位側パワースイッチング素子及び低電位側パワースイッチング素子の異常を検出するための異常検出手段と、前記異常検出手段からの異常検出信号を前記制御手段に伝送するための異常検知出力部と、前記高電位側の異常検出手段からの異常検出信号を前記異常検知出力部へ電位変換して伝送するための降圧レベルシフト回路と、前記異常検知出力部と前記制御手段の間に第４及び第５のキャパシタを含む容量結合型信号伝送路とを備え、前記異常検知出力部は前記高電位又は低電位側の異常検出手段からの異常検出信号に応じて前記第４又は第５のキャパシタにパルス電流を通電し、前記パワースイッチング素子の異常を前記制御手段に伝送することを特徴とする絶縁駆動型インバータ装置。 - 直流電源の正負極間に互いに直列に接続された１対のパワースイッチング素子を含む主回路と、前記直流電源の負極を基準電位とし前記パワースイッチング素子のための高電位側及び低電位側ゲート回路を含む回路素子を集積回路化したドライバ回路と、を具備し、前記直流電源の負極に対して電気的に絶縁された基準電位を有する制御手段より供給された駆動信号によって前記パワースイッチング素子をオン又はオフにさせるように構成された絶縁駆動型インバータ装置において、
前記ドライバ回路の高電位側ゲート回路と前記制御手段の間に第１及び第２のキャパシタを含む容量結合型信号伝送路を備え、前記ドライバ回路の基準電位と前記制御手段の基準電位の間に第３のキャパシタを含む容量結合型信号伝送帰路を備えると共に、前記制御手段は前記駆動信号に応じて前記第１又は第２のキャパシタに正又は負の極性のパルス電流を通電し、前記ドライバ回路は前記パルス電流に応じて前記高電位側又は低電位側パワースイッチング素子をオン又はオフにさせることを特徴とする絶縁駆動型インバータ装置。 - 請求項５記載の絶縁駆動型インバータ装置において、
前記高電位側ゲート回路はフリップフロップ手段を具備し、前記制御手段は、前記第１のキャパシタのみにパルス電流を繰り返し通電して前記フリップフロップ手段をセットさせ、前記フリップフロップ手段の出力に応じて前記高電位側パワースイッチング素子をオンにさせると共に、前記第２のキャパシタにのみ逆極性のパルス電流を繰り返し通電して前記フリップフロップ手段をリセットさせ、前記高電位側パワースイッチング素子をオフにさせることを特徴とする絶縁駆動型インバータ装置。 - 直流電源の正負極間に互いに直列に接続された一対のパワースイッチング素子を含む主回路と前記直流電源の負極を基準電位とし前記パワースイッチング素子を駆動するためのドライバ回路とを備え、前記直流電源の負極に対して電気的に絶縁された基準電位を有する制御手段からの駆動信号によって前記パワースイッチング素子をオン又はオフにさせるように構成された絶縁駆動型インバータ装置において、
負荷に流れる電流を検出するためのシャント抵抗手段と、前記シャント抵抗手段の電圧をサンプルアンドホールドするためのサンプルアンドホールド手段と、前記制御手段からのクロック信号に応じて前記サンプルアンドホールド手段の出力電圧を振幅とする矩形波交流信号を形成するための変調手段と、前記制御手段の基準電位と同一の基準電位に接続され前記変調手段より出力された矩形波交流信号を入力するための差動増幅手段と、前記差動増幅手段の出力を前記クロック信号に同期して全波整流し、更に平滑するための復調手段と、を備え、前記変調手段から前記差動増幅手段への矩形波交流信号は第１及び第２のキャパシタを含む容量結合型信号伝送路を介して伝送され、前記制御手段から前記変調手段へのクロック信号は第３のキャパシタを含む容量結合型信号伝送路を介して伝送されることを特徴とする絶縁駆動型インバータ装置。 - 二次電池を直流電源とする電気自動車において、請求項１から７のいずれか１項記載の絶縁駆動型インバータ装置を備え、前記パワースイッチング素子と前記ドライバ回路と前記信号入力部と前記第１、第２及び第３のキャパシタを１つの密閉されたパッケージに搭載するとともに、前記パワースイッチング素子とは電気的に絶縁された前記パワースイッチング素子のための冷却器を前記パッケージの表面部に備えると共に、前記冷却器と前記制御手段の基準電位は前記自動車のボディアースになるよう接続されていることを特徴とする電気自動車。
- 直流電源の正負極間に互いに直列に接続された１対のパワースイッチング素子を含む主回路と、前記パワースイッチング素子の各々に接続された高電位側ゲート回路及び低電位側ゲート回路と前記パワースイッチング素子のための駆動信号を入力するための信号入力部と前記信号入力部から前記高電位側ゲート回路に前記駆動信号を伝送するための昇圧レベルシフト回路とを含み前記直流電源の負極の電位を基準電位とし集積回路化されたドライバ回路と、を有し、前記ドライバ回路の基準電位に対して電気的に絶縁された基準電位を有する制御手段からの駆動信号によって前記パワースイッチング素子を駆動するように構成された絶縁駆動型インバータ装置において、
前記信号入力部と前記制御手段の間に第１及び第２のキャパシタを含む容量結合型信号伝送路を設け、前記ドライバ回路の基準電位と前記制御手段の基準電位の間に第３のキャパシタを含む容量結合型信号伝送帰路を設け、前記制御手段は前記駆動信号のパルス発生期間において該駆動信号よりも高周波なパルス信号を発生させ該パルス信号を前記第１のキャパシタ又は第２のキャパシタに通電し、前記ドライバ回路は前記高周波のパルス信号を介在して伝達された前記駆動信号に応じて前記パワースイッチング素子を交互にオン又はオフにさせることを特徴とする絶縁駆動型インバータ装置。 - 直流電源の正負極間に互いに直列に接続された１対のパワースイッチング素子を含む主回路と、前記直流電源の負極を基準電位とし前記パワースイッチング素子のための高電位側及び低電位側ゲート回路を含む回路素子を集積回路化したドライバ回路と、を具備し、前記直流電源の負極に対して電気的に絶縁された基準電位を有する制御手段より供給された駆動信号によって前記パワースイッチング素子をオン又はオフにさせるように構成された絶縁駆動型インバータ装置において、
前記ドライバ回路の高電位側ゲート回路と前記制御手段の間に第１及び第２のキャパシタを含む容量結合型信号伝送路を備え、前記ドライバ回路の基準電位と前記制御手段の基準電位の間に第３のキャパシタを含む容量結合型信号伝送帰路を備えると共に、前記制御手段は前記駆動信号のパルス発生期間において該駆動信号よりも高周波なパルス信号を発生させ該パルス信号を前記第１のキャパシタ又は第２のキャパシタに通電し、前記ドライバ回路は前記高周波のパルス信号を介在して伝達された前記駆動信号に応じて前記高電位側又は低電位側パワースイッチング素子を交互にオン又はオフにさせることを特徴とする絶縁駆動型インバータ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002147332A JP3819807B2 (ja) | 2002-05-22 | 2002-05-22 | 絶縁駆動型インバータ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002147332A JP3819807B2 (ja) | 2002-05-22 | 2002-05-22 | 絶縁駆動型インバータ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003339168A JP2003339168A (ja) | 2003-11-28 |
| JP3819807B2 true JP3819807B2 (ja) | 2006-09-13 |
Family
ID=29705936
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002147332A Expired - Fee Related JP3819807B2 (ja) | 2002-05-22 | 2002-05-22 | 絶縁駆動型インバータ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3819807B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4565854B2 (ja) * | 2004-02-16 | 2010-10-20 | 三洋電機株式会社 | モータ駆動装置 |
| JP4627165B2 (ja) * | 2004-09-02 | 2011-02-09 | 三菱電機株式会社 | 電力用半導体装置の制御用回路および制御用集積回路 |
| US7741896B2 (en) * | 2008-02-15 | 2010-06-22 | Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. | High voltage drive circuit employing capacitive signal coupling and associated devices and methods |
| US8188814B2 (en) * | 2008-02-15 | 2012-05-29 | Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. | High voltage isolation dual capacitor communication system |
| CN108141144B (zh) * | 2015-09-18 | 2020-10-23 | 株式会社安川电机 | 逆变器装置以及逆变器装置的制造方法 |
| CN108141145B (zh) * | 2015-09-18 | 2020-11-24 | 株式会社安川电机 | 逆变器装置以及逆变器装置的控制方法 |
| CN117918051A (zh) * | 2021-09-14 | 2024-04-23 | 三菱电机株式会社 | 电力转换装置以及制冷循环装置 |
-
2002
- 2002-05-22 JP JP2002147332A patent/JP3819807B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003339168A (ja) | 2003-11-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1035654B1 (en) | Level shift circuit | |
| US6069809A (en) | Resonant inverter apparatus | |
| US11183835B2 (en) | Short circuit detection and protection for a gate driver circuit and methods of detecting the same using logic analysis | |
| US9356516B2 (en) | Driving apparatus and electric power converter | |
| WO2012153836A1 (ja) | スイッチング回路及び半導体モジュール | |
| US9487098B2 (en) | Power conversion apparatus | |
| US20130322487A1 (en) | Temperature detecting device and method | |
| EP3687066B1 (en) | Low power cycle to cycle bit transfer in gate drivers | |
| WO2000041293A1 (fr) | Dispositif onduleur | |
| US5399913A (en) | Gate-drive circuit | |
| US10833669B2 (en) | Semiconductor device, inverter, and automobile | |
| JP2016135070A (ja) | 制御装置 | |
| JP3819807B2 (ja) | 絶縁駆動型インバータ装置 | |
| JP2018133892A (ja) | パワー半導体のゲート駆動装置およびゲート駆動方法 | |
| JPH0923664A (ja) | インバータ装置 | |
| CN108475998B (zh) | 电力转换装置的控制系统 | |
| JP2013187940A (ja) | 電力変換装置 | |
| JP3900178B2 (ja) | レベルシフト回路 | |
| CN112039505A (zh) | 用于运行电路的方法、电路以及机动车 | |
| CN113711481A (zh) | 驱动电路 | |
| CN111527684A (zh) | 驱动电路内置型功率模块 | |
| EP3902163A1 (en) | An isolation barrier communication system in a package for isolated gate driver communication | |
| JP4894009B2 (ja) | 半導体装置 | |
| JP2019024312A (ja) | 制御装置 | |
| Barman et al. | An Optoisolator Based Gate Driver Design for Reliable Operation in High Power Motor Control Applications |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040705 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060301 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060307 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060508 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060530 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060615 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090623 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100623 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100623 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110623 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110623 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120623 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120623 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130623 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |