JP2003298946A - 画素信号処理方法および装置、撮像装置 - Google Patents

画素信号処理方法および装置、撮像装置

Info

Publication number
JP2003298946A
JP2003298946A JP2002102108A JP2002102108A JP2003298946A JP 2003298946 A JP2003298946 A JP 2003298946A JP 2002102108 A JP2002102108 A JP 2002102108A JP 2002102108 A JP2002102108 A JP 2002102108A JP 2003298946 A JP2003298946 A JP 2003298946A
Authority
JP
Japan
Prior art keywords
current
signal
component
voltage
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002102108A
Other languages
English (en)
Other versions
JP4110816B2 (ja
Inventor
Masaru Koseki
賢 小関
Tsutomu Haruta
勉 春田
Yukihiro Yasui
幸弘 安井
Yasuaki Hisamatsu
康秋 久松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2002102108A priority Critical patent/JP4110816B2/ja
Priority to US10/406,343 priority patent/US7397507B2/en
Priority to TW092107746A priority patent/TWI223557B/zh
Priority to KR1020030021325A priority patent/KR100971046B1/ko
Publication of JP2003298946A publication Critical patent/JP2003298946A/ja
Priority to US12/150,697 priority patent/US7920188B2/en
Application granted granted Critical
Publication of JP4110816B2 publication Critical patent/JP4110816B2/ja
Priority to US13/035,532 priority patent/US8416326B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/616—Noise processing, e.g. detecting, correcting, reducing or removing noise involving a correlated sampling function, e.g. correlated double sampling [CDS] or triple sampling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/65—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to reset noise, e.g. KTC noise related to CMOS structures by techniques other than CDS
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/67—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response
    • H04N25/671—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

(57)【要約】 【課題】 電流出力型の撮像素子を使用する場合におい
て、増幅率やリニアリティが良好かつ簡易な構成で、Ｆ
ＰＮ抑制機能を実現できるようにする。 【解決手段】 カレントミラー７０の入力側のＮchＭＯ
ＳトランジスタＱ７１を電圧動作点設定部として機能さ
せ、画素信号線電位（水平信号線２０の電圧）をＧＮＤ
付近で常に安定にする。これで、固体撮像素子３内の増
幅トランジスタは増幅率やリニアリティが良好になる。
カレントコピア９０を電流サンプリング部として機能さ
せ、カレントミラー７０を介して固体撮像素子３の信号
電流ＩINを受け取り、リセット期間の画素信号を電流成
分のままサンプリングする。検出期間の電流成分とサン
プリングしたリセット期間の電流成分であるオフセット
電流との差を求めることで、画素信号内に含まれるオフ
セット成分を取り除き、純粋な信号Isigだけを出力端子
Ioutに取り出し、ＦＰＮ抑制機能を実現する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、固体撮像素子の画
素信号処理方法および装置、並びに撮像装置に関する。
より詳細には、ＣＭＯＳ型撮像素子や増幅型撮像素子な
ど、画素にて得た画素信号を電流で出力する電流出力方
式の固体撮像素子から出力された画素信号を処理するた
めの処理方法および装置、並びにこの固体撮像素子およ
び画素信号処理装置を具備した撮像装置に関する。
【０００２】
【従来の技術】一般に、固体撮像装置は、フォトダイオ
ードなどで構成された各受光素子で光電変換を行ない、
発生した電荷を検出回路によって検出し、その後増幅
し、順次出力する。この検出回路は、検出動作とリセッ
ト動作を交互に行なう場合が殆どで、リセットノイズと
いわれるノイズ信号を発生し、その影響で画素ごとにオ
フセット成分を生じる。また、この検出回路が受光素子
ごとに設けられている、いわゆる増幅型固体撮像素子の
場合には、この検出回路自体のばらつきが問題となり、
固定パターンノイズ（ＦＰＮ；Fixed Pattern Noise ）
といわれるノイズ信号の発生原因となる。このＦＰＮ信
号は既知である相関２重サンプリング（Correlated Dou
ble Sampling：以下ＣＤＳという）といわれる信号処理
方式によって取り除くことができる。
【０００３】ここで、ＦＰＮ抑制機能（ＣＤＳ処理機
能）の方法にはいくつかあるが、検出した信号とリセッ
ト時の信号を何らかの方法で引き算し、差分のみを出力
するようにすることが多い。また、この引き算はサンプ
リングを必要とするため電圧信号で行なわれる場合が殆
どである。したがって、たとえばＣＭＯＳ型撮像素子や
増幅型撮像素子に代表されるＸ−Ｙアドレス型の固体撮
像素子のように、画素信号を電流の形態で出力する電流
出力型の固体撮像素子の場合には、電流電圧変換回路
（以下Ｉ／Ｖ変換回路という）を用いて電圧信号に変換
する必要がある。この場合、Ｉ／Ｖ変換回路、サンプリ
ング回路、減算回路など、複雑なアナログ信号処理を必
要とするため、どうしても回路規模が大きくなってしま
うという問題がある。
【０００４】一方で、電流信号のままでＦＰＮ抑制機能
を実現するという発想もある。電流信号の場合は加算や
減算が簡単に行なえるという特徴があるため、ＣＤＳの
ような減算処理は比較的簡単に済んでしまう可能性があ
る。たとえば、“IEEE TRANSACTIONS ON ELECTRON DEVI
CE,VOL44,No10「On-Focal-Plane Signal Processingfor
Current-Mode Active Pixel Sensors；以下文献１とい
う）”には、図１０（Ａ）に示すように、２セル構成の
カレントコピアを用いてＦＰＮ抑制機能を実現する方法
が紹介されている。この構成の動作を簡単に説明する。
文献１には、図１０（Ｂ）、図１０（Ｃ）に示すよう
に、２つの駆動方法が紹介されている。
【０００５】図１０（Ｂ）に示す駆動方法においては、
はじめに制御信号Φ１，Φ１Ｓ（対応する逆極性信号も
含む；以下同様）にてｎチャネルのカレントコピア（電
流記憶セル）を入力フェーズ、制御信号Φ２，Φ２Ｓに
てｐチャネルのカレントコピアを出力フェーズにした状
態で画素をリセットし、ｎチャネルのカレントコピアに
オフセット電流Ioffを流し込み、これを記憶する。その
後、制御信号Φ１，Φ１Ｓにてｎチャネルのカレントコ
ピアを出力フェーズ、制御信号Φ２，Φ２Ｓにてｐチャ
ネルのカレントコピアを入力フェーズにしてフォトダイ
オードから信号を読み出すと、“Ioff−Isig”が画素か
ら流し込まれる。ここで、ｎチャネルのカレントコピア
は先に記憶した電流Ioffを引き込むため、ｐチャネルの
カレントコピアに信号Isigのみが流れ込むことになる。
これを記憶し、出力してやることでオフセット電流Ioff
を除去し、ＦＰＮを除去した本来の信号Isigを出力する
ことができる。
【０００６】ただし、この図１０（Ｂ）に示す駆動方法
の場合において注意しなければいけないのは、画素の出
力信号線の電位が、それぞれのフェーズによって変化し
てしまう可能性があることである。すなわち、ｎチャネ
ルのカレントコピアが入力フェーズにある場合には、ｎ
チャネルのトランジスタがゲートとドレインを接続した
ダイオード接続となるため、信号線の電位はｎチャネル
トランジスタのＶth＋その時の電流値とトランジスタサ
イズに応じたバイアス値となり、比較的ＧＮＤレベルに
近い電位となり易い。
【０００７】一方、ｎチャネルカレントコピアが出力フ
ェーズ、ｐチャネルカレントコピアが入力フェーズにあ
る場合、ｐチャネルのトランジスタがダイオード接続と
なるため、信号線の電位は、ＶＤＤ−ｐチャネルトラン
ジスタのＶth−その時の電流値とトランジスタサイズに
応じたバイアス値となり、比較的電源電圧に近いレベル
になり易い。
【０００８】このように、それぞれのフェーズにおいて
信号線の電位の決まり方が違うため、電位が大きく変動
してしまう可能性がある。たとえば特開２０００−３０
７９５８号の「固体撮像素子およびその画素信号処理方
法」（以下文献２という）において述べられているよう
に、各画素内に増幅用トランジスタをもつ増幅型の固体
撮像素子においては、その信号線の電位は増幅トランジ
スタの増幅率に大きく影響を与えるため、信号線の電位
が大きく変動することは好ましくない。
【０００９】さらに、大きな増幅率を確保しようとした
場合、ｎチャネルの増幅トランジスタを画素内に配置し
ている場合には、信号線の電位はできるだけＧＮＤレベ
ルに近い方がよいことになる。このような事情を考慮す
ると、図１０（Ｂ）に示すような駆動方法を用いてＦＰ
Ｎ抑制機能を実現することは、信号線の電位変動という
観点から好ましくなく、画素信号のリニアリティの悪化
や、信号量の低下といった問題を引き起こす可能性があ
る。
【００１０】一方、図１０（Ｃ）に示す駆動方法におい
ては、はじめに制御信号Φ１，Φ１Ｓにてｎチャネルの
カレントコピアを入力フェーズ、制御信号Φ２，Φ２Ｓ
にてｐチャネルのカレントコピアを出力フェーズにした
状態で画素信号“Ioff−Isig”をｎチャネルのカレント
コピアに記憶、次に制御信号Φ１にて画素信号線と本回
路を切り離した状態で、ｎチャネルのカレントコピアに
記憶した電流“Ioff−Isig”をｐチャネルのカレントコ
ピアに転送し記憶する。
【００１１】この間に画素をリセットしておく。リセッ
ト終了後、今度は制御信号Φ１，Φ１Ｓにてｎチャネル
のカレントコピアを入力フェーズ、制御信号Φ２，Φ２
Ｓにてｐチャネルのカレントコピアを出力フェーズにし
た状態で画素信号Ioffをｎチャネルのカレントコピアに
記憶する。
【００１２】最後に制御信号Φ１によって画素信号線を
切り離した状態で、ｎチャネルのカレントコピア、ｐチ
ャネルのカレントコピアをともに出力フェーズにし、さ
らに制御信号Φ３によりスイッチを開くことで、“Iout
＝（Ioff−Isig）−Ioff＝−Isig”となって、オフセッ
ト成分Ioffを除去し、ＦＰＮ（固定パターンノイズ）を
除去した信号Isigを出力することができる。
【００１３】この図１０（Ｃ）に示す駆動方法の場合に
注意しなければならないのは、制御信号Φ１によって画
素信号線を回路と切り離す時間が必ず必要になるという
ことで、その間画素信号線の電位は非常に不安定とな
る。また、画素信号“Ioff−Isig”とリセット時の信号
Ioffを独立にサンプリングするため、必ず２つのカレン
トコピア９０が必要になり、さらに、記憶−転送−記憶
−出力と全部で４つのフェーズが必要のため、制御が非
常に複雑になるという問題がある。
【００１４】なお、文献１に示されている回路におい
て、その駆動方法を変形することで、前段側の１つのカ
レントコピアを用いて、ＦＰＮ（固定パターンノイズ）
を除去した信号Isigを出力することができる点も開示さ
れている。しかしながら、この場合においても、制御信
号Φ１を切り替えることが必要であり、依然として、信
号線の電位変動という問題を引き起こすので、固体撮像
素子内の増幅トランジスタは高い増幅率を保つことがで
きず、リニアリティも悪化する。
【００１５】
【発明が解決しようとする課題】以上説明したように、
電流出力型の固体撮像素子を使用する場合には、ＣＤＳ
処理などのＦＰＮ抑圧のための処理が必要であり、この
場合に、電流信号を電圧信号に変換してから公知のＣＤ
Ｓ処理を施すのでは、複雑なアナログ信号処理を必要と
する。
【００１６】また、この電流出力型の固体撮像素子にお
いては、信号を電流のままで扱うことでＦＰＮ抑圧処理
を簡単化できる可能性があるが、従来報告されているＣ
ＤＳ処理などの方法では、画素信号線の電位変動が大き
い、または不安定、といった問題を抱えている。
【００１７】本発明は、上記事情に鑑みてなされたもの
であり、電流出力型の固体撮像素子を使用する場合にお
いて、信号線の電位を安定した状態にしつつ、固定パタ
ーンノイズを除去した電流信号を取得することのできる
画素信号検出方法および装置、並びに撮像装置を提供す
ることを目的とする。
【００１８】
【課題を解決するための手段】すなわち、本発明に係る
画素信号処理方法は、固体撮像素子の各画素から画素信
号線を介して出力される電流信号に含まれているオフセ
ット成分を抑制する画素信号処理方法であって、画素信
号線の電圧を予め定められたほぼ一定の電圧に維持した
状態で、画素信号線を介して出力される電流信号を、こ
の電流信号の形態のままで受け取るようにした。
【００１９】そして、画素ごとに、受け取った電流信号
におけるリセット期間の成分をサンプリングし、このサ
ンプリングした成分と電流信号における検出期間の成分
との差を求め、これにより、オフセット成分が抑制され
た信号成分を抽出するようにした。
【００２０】本発明に係る画素信号処理装置は、前記本
発明に係る画素信号処理方法を実施する装置であって、
記画素信号線の電圧を予め定められたほぼ一定の電圧に
維持する電圧動作点設定部と、電圧動作点設定部により
画素信号線の電圧動作点が一定の電圧に維持された状態
で、画素信号線を介して出力される電流信号を、この電
流信号の形態のままで受け取り、画素ごとに、受け取っ
た電流信号におけるリセット期間の成分をサンプリング
し、このサンプリングした成分と電流信号における検出
期間の成分との差を求め、これにより、オフセット成分
が抑制された信号成分を抽出する電流サンプリング部と
を備えた。
【００２１】ここで、電圧動作点設定部は、画素信号線
を介して出力される電流信号を受け取り、この受け取っ
た電流信号の大きさに対応する大きさの電流信号を電流
サンプリング部に向けて出力する電流／電流変換部を有
するものとしてもよい。
【００２２】この電流／電流変換部は、画素信号線に接
続された入力側の素子と電流サンプリング部側に配され
た出力側の素子とがミラー接続されたカレントミラー回
路を含むものであることが望ましい。
【００２３】この場合、カレントミラー回路を構成する
出力側の素子の電流出力端子と電流サンプリング部との
間に、制御入力端子を有するトランジスタを直列に設け
るなど、カレントミラー回路の定電流特性を向上させる
定電流特性向上部を設けるとよい。またこの場合、トラ
ンジスタの制御入力端子を制御することで、カレントミ
ラー回路を構成する出力側の素子の入出力端子間電圧
（たとえばソース−ドレイン間電圧）をほぼ一定に維持
するとよい。
【００２４】また、本発明に係る画素信号処理装置にお
いては、電流サンプリング部を、サンプリングの処理と
差を求める処理とを１度だけ行なうことで、オフセット
成分が抑制された信号成分を抽出するものとしてもよ
い。
【００２５】また、電流サンプリング部を、リセット期
間に対応する入力フェーズ時に電流信号におけるリセッ
ト期間の電流成分を受けて保持し、検出期間に対応する
出力フェーズ時には入力フェーズ時に保持した電流成分
を出力する、電流入出力端子を有するカレントコピアを
具備したものとしてもよい。この場合、電流信号におけ
る検出期間には、電流サンプリング部は、検出期間の電
流成分とカレントコピアの電流入出力端子から出力され
る電流成分との差を求めることで、オフセット成分が抑
制された信号成分を抽出する。
【００２６】なお、カレントコピアの電流入出力端子と
電圧動作点設定部との間に、制御入力端子を有するトラ
ンジスタを直列に設けるなど、カレントコピアの電流保
持特性を向上させる電流保持特性向上部を設けるとよ
い。またこの場合、トランジスタの制御入力端子を制御
することで、カレントコピアの入出力端子の電圧（たと
えばセルの主要部であるトランジスタのソース−ドレイ
ン間電圧）をほぼ一定に維持するとよい。
【００２７】また、本発明に係る画素信号処理装置にお
いては、電流サンプリング部を、電流信号をオンオフす
るスイッチ素子と、リセット期間におけるスイッチ素子
のオン時に電流信号を受けて当該電流信号に応じた電圧
を保持する容量素子と、電圧動作点設定部に接続された
入力側の素子と出力側の素子とがミラー接続されたカレ
ントミラー回路とを具備するものとしてもよい。
【００２８】この場合、電流信号における検出期間に
は、電流サンプリング部は、カレントミラー回路の出力
側の素子から出力される検出期間の成分と容量素子が保
持している電圧に応じた電流成分との差を求めること
で、オフセット成分が抑制された信号成分を抽出する。
【００２９】また、本発明に係る画素信号処理装置にお
いては、電流サンプリング部を、電流信号をオンオフす
るスイッチ素子と、リセット期間におけるスイッチ素子
のオン時に電流信号を受けて当該電流信号に応じた電圧
を保持する容量素子と、容量素子の側に配された入力側
の素子と出力側の素子とがミラー接続されたカレントミ
ラー回路とを具備するものとしてもよい。
【００３０】この場合、電流信号における検出期間に
は、電流サンプリング部は、検出期間の電流成分と、容
量素子が保持している電圧に応じた電流成分であって、
カレントミラー回路の出力側の素子から出力された電流
成分との差を求めることで、オフセット成分が抑制され
た信号成分を抽出する。
【００３１】本発明に係る撮像装置は、各画素からの電
流信号を画素信号線を介して出力する固体撮像素子と、
本発明に係る画素信号処理装置とを具備したものであ
る。
【００３２】
【作用】上記構成においては、電圧動作点設定部によ
り、電流出力型の固体撮像素子の画素信号線の電圧を予
め定められたほぼ一定の電圧に維持しておく。そしてこ
の状態で、電流サンプリング部は、画素信号線を介して
出力される電流信号を、電流信号の形態のままで受け取
る。つまり、画素信号線の電圧レベルを一定に維持した
まま画素信号を読み出した後、たとえばカレントコピア
やスイッチ素子および容量素子からなるサンプルホール
ド回路などにより、リセット期間の画素信号を電流成分
のままサンプリングする。そして、検出期間の電流成分
とサンプリングしたリセット期間の電流成分であるオフ
セット電流との差を求めることで、画素信号内に含まれ
るオフセット成分を取り除き、純粋な信号だけを取り出
す。
【００３３】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態について詳細に説明する。
【００３４】図１は、電流出力方式の固体撮像素子と本
発明に係る画素信号処理装置の一例である電流信号検出
部とを備えた撮像装置の第１実施形態の構成例を示す図
である。この撮像装置１は、固体撮像素子３として、た
とえばＣＭＯＳ型撮像素子を備えている。また撮像装置
１は、固体撮像素子３の後段に、電圧動作点設定部７お
よび電流サンプリング部９を具備した電流信号検出部５
を備えている。なお、固体撮像素子３と電流信号検出部
５とを１つの半導体基板上に形成してもよい。
【００３５】図１において、固体撮像素子３を構成する
感光部１０の単位画素１１は、フォトダイオード１２、
増幅用トランジスタ１３、垂直選択用トランジスタ１
４、およびリセット用トランジスタ１５によって構成さ
れている。これらトランジスタ１３〜１５として、本例
では、ＮchＭＯＳトランジスタが用いられている。単位
画素１１がＸ方向（列方向）およびＹ方向（行方向）に
配列されて画素部を構成している。なお、ここでは、図
面の簡略化のために、ｍ行ｎ列の画素のみを示してい
る。
【００３６】単位画素１１において、垂直選択用トラン
ジスタ１４のゲート電極には垂直走査回路１６から垂直
選択線１７を通して垂直走査パルスφＶｍが与えられ、
リセット用トランジスタ１５のゲート電極には垂直走査
回路１６から垂直リセット線１８を通して垂直リセット
パルスφＶR ｍが与えられる。また、フォトダイオード
１２で光電変換された信号電荷は増幅用トランジスタ１
３で信号電流に変換され、垂直選択用トランジスタ１４
を通して垂直信号線１９に出力される。
【００３７】垂直信号線１９と水平信号線２０との間に
は、水平選択用トランジスタ２１が接続されている。こ
の水平選択用トランジスタ２１のゲート電極には、水平
走査回路２２から水平走査パルスφＨｎが与えられる。
これにより、画素１１から垂直信号線１９に出力された
信号電流は、水平選択用トランジスタ２１を通して水平
信号線２０に流れる。
【００３８】水平信号線２０の一方の端部には、電流信
号検出部５が接続され、その内部の電圧動作点設定部７
および電流サンプリング部９を介して、さらに電流電圧
変換回路２４が接続されている。電流サンプリング部９
は、画素信号線の一例である水平信号線２０を通じて画
素信号を電流として受け取り、その電流をサンプリング
することによって、電流信号中に含まれているオフセッ
ト電流を取り除き、純粋な信号だけを取り出す。これに
より、画素信号内に含まれるＦＰＮ（固定パターンノイ
ズ）を抑圧する。
【００３９】電圧動作点設定部７は、電流信号検出部５
における電流信号の検出（サンプリング）時に、水平信
号線２０の電圧を略一定レベル（たとえばＧＮＤレベル
付近）に安定に保つ。電流電圧変換回路２４は、水平信
号線２０から電流信号検出部５を通して入力される信号
電流を信号電圧に変換して出力する。
【００４０】図２は、本発明に係る画素信号処理装置の
一例である電流信号検出部５の第１実施形態の構成例を
示す図である。ここで図２（Ａ）は、その回路図、図２
（Ｂ）は動作を説明するためのタイミングチャートであ
る。第１実施形態の構成では、電圧動作点設定部７とし
てカレントミラー７０を使用し、電流サンプリング部９
としてカレントコピア（電流記憶セル）９０を使用した
点に特徴を有する。
【００４１】カレントミラー７０は、固体撮像素子３の
画素信号線の一例である水平信号線２０を介して出力さ
れる電流信号を受け取り、この受け取った電流信号の大
きさに対応する大きさの電流信号を出力する電流／電流
変換部の一例である。
【００４２】このカレントミラー７０は、図２（Ａ）に
示すように、ドレインおよびゲートが水平信号線２０に
共通に接続され、かつソースが電位の基準であるグラン
ドに接続された入力側の素子としてのＮchＭＯＳトラン
ジスタＱ７１と、このＮchＭＯＳトランジスタＱ７１と
ゲートが共通に接続され、かつソースがグランド（ＧＮ
Ｄ）に接続された出力側の素子としてのＮchＭＯＳトラ
ンジスタＱ７２とから構成されている。すなわち、固体
撮像素子３から信号が流れてくる画素信号線２０をＮch
ＭＯＳトランジスタＱ７１，Ｑ７２からなるカレントミ
ラー７０に接続する。両ＮchＭＯＳトランジスタＱ７
１，Ｑ７２としては同じ特性のものが用いられる。
【００４３】また、図２（Ａ）に示すように、カレント
コピア９０は、入出力端子としてのドレインがＮchＭＯ
ＳトランジスタＱ７２のドレインと接続され、ソースが
電源線ＶＤＤに接続されたＰchＭＯＳトランジスタＱ９
１と、このＰchＭＯＳトランジスタＱ９１のゲートと電
源線ＶＤＤとの間に接続されたサンプリング用の容量素
子Ｃ９１と、ＰchＭＯＳトランジスタＱ９１のゲートと
ドレイン間に接続されたスイッチ素子ＳＷ９１と、Ｐch
ＭＯＳトランジスタＱ９１のドレインと電流出力端子Io
utとの間に接続されたスイッチ素子ＳＷ９２とから構成
されている。
【００４４】すなわち、先ず、カレントミラー７０の出
力、つまりＮchＭＯＳトランジスタＱ７２のドレイン端
子を、ＰchＭＯＳトランジスタＱ９１のドレイン端子に
接続する。ＰchＭＯＳトランジスタＱ９１のゲートに
は、サンプリング用の容量素子Ｃ９１が電源電圧ＶＤＤ
との間に接続され、また、ゲートとドレインの間にスイ
ッチ素子ＳＷ９１が挿入され、カレントコピア９０とし
て構成される。
【００４５】ＮchＭＯＳトランジスタＱ７２とＰchＭＯ
ＳトランジスタＱ９１のドレイン端子同士をつないだノ
ードの先には、スイッチ素子ＳＷ９２が接続され、出力
端子Ioutに接続される。
【００４６】ここで、図２（Ａ１）に示すように、スイ
ッチ素子ＳＷ９１を導通状態、スイッチ素子ＳＷ９２を
非導通状態に制御するとカレントコピア９０は入力フェ
ーズとなり、図２（Ａ２）に示すように、スイッチ素子
ＳＷ９１を非導通状態、スイッチ素子ＳＷ９２を導通状
態に制御するとカレントコピア９０は出力フェーズとな
る。
【００４７】なお、この図２（Ａ）の例では、固体撮像
素子３が増幅トランジスタ１３としてＮchＭＯＳトラン
ジスタを備えているので、これに応じて、カレントミラ
ー７０としてＮchＭＯＳトランジスタを、カレントコピ
ア９０としてＰchＭＯＳトランジスタをそれぞれ使用し
ているが、固体撮像素子３が、増幅トランジスタ１３と
してＰchＭＯＳトランジスタを備えている場合には、カ
レントミラー７０およびカレントコピア９０の形態も、
図２（Ａ）にて使用しているトランジスタのＮchとＰch
の極性を反転させたものを使用すればよい。
【００４８】図２（Ｂ）には、固体撮像素子３の出力信
号波形ＩINと合わせて、スイッチ素子ＳＷ９１の制御パ
ルスΦＲＳＴ、スイッチ素子ＳＷ９２の制御パルスΦＤ
ＥＴ、および出力端子Ioutに現れる出力信号波形Ioutと
が示されている。ただし、制御パルスΦＲＳＴ，ΦＤＥ
Ｔは、ハイ（Ｈ）期間にそれぞれのスイッチ素子を導通
状態（オン）、ロー（Ｌ）期間に非導通状態（オフ）に
制御するものとする。このΦＲＳＴとΦＤＥＴのスイッ
チ制御によって、ＰchＭＯＳトランジスタＱ９１および
容量素子Ｃ９１はカレントコピアとして動作する。
【００４９】固体撮像素子３から水平信号線２０を介し
て、カレントミラー７０のＮｃｈＭＯＳトランジスタＱ
７１に、図２（Ｂ）に示す信号波形の信号電流ＩINが供
給される。この信号波形は、電流出力型の固体撮像素子
の一般的な出力信号波形と同じである。たとえば、１画
素期間内にはリセット期間と検出期間とがあり、リセッ
ト期間にはオフセット成分の信号Ioffが、検出期間には
検出電流“Ioff−Isig”が出力される。その差分である
Isigが本来必要な信号電流となる。
【００５０】固体撮像素子３から出力されたこの信号電
流ＩINは、画素信号線２０を介してＮchＭＯＳトランジ
スタＱ７１，Ｑ７２から構成されるカレントミラー７０
に供給される。カレントミラー７０は入力と出力の電流
が同じになるように働くため、ＮchＭＯＳトランジスタ
Ｑ７１に入力された信号電流は、そのままＮchＭＯＳト
ランジスタＱ７２のドレインに現れる。
【００５１】固体撮像素子３の出力信号ＩINがリセット
期間にあるときには、図２（Ａ１）に示すように、制御
パルスΦＲＳＴのＨ期間によってスイッチ素子ＳＷ９１
を導通状態、制御パルスΦＤＥＴのＬ期間によってスイ
ッチ素子ＳＷ９２を非導通状態に制御する。このときカ
レントコピア９０は入力フェーズとなり、固体撮像素子
３からカレントミラー７０を介して流れてきた電流Ioff
をすべて入力する。
【００５２】そして、このときの信号電流（オフセット
成分）Ioffの大きさに応じた電圧がＰchＭＯＳトランジ
スタＱ９１のゲート端子に現れ、次の瞬間スイッチ素子
ＳＷ９１を非導通状態にすることで、そのときのゲート
電圧を容量素子Ｃ９１が記憶する。このカレントコピア
９０は出力フェーズとなり、先に入力したオフセット電
流Ioffを記憶し、そのまま流し続けようとする。
【００５３】この状態で次に固体撮像素子３の出力信号
ＩINは検出期間に移り、“Ioff−Isig”という信号がカ
レントミラー７０を介して流れ込んでくるが、カレント
コピア９０は出力フェーズにあるため、先に容量素子Ｃ
９１に記憶した電流Ioffを流し続けようとする。このと
きスイッチ素子ＳＷ９２を導通状態にしてやることで、
カレントコピア９０の記憶した電流Ioffと、カレントミ
ラー７０を介して流れ込んでくる信号電流“Ioff−Isi
g”の差分だけがIout端子に現れることになる。すなわ
ち、“Iout＝Ioff−（Ioff−Isig）＝Isig”となり、オ
フセット成分Ioffを含まない純粋な信号IsigだけがIout
端子に現れることになる。
【００５４】このように、図２に示した第１実施形態の
構成を用いることで、ＦＰＮの原因となるオフセット電
流Ioffを取り除き、本来の信号成分Isigだけを出力端子
Ioutから電流信号Ioutとして取り出すことができ、電流
モードのＣＤＳ処理機能（すなわちＦＰＮ抑制機能）を
実現することができる。なお、この出力電流信号は連続
波となっていないが、電流電圧変換回路２４によるＩ／
Ｖ変換後にサンプル・アンド・ホールド回路によって連
続信号に変換されるのは、従来の撮像装置と変わりがな
い。
【００５５】この回路は、ＮchＭＯＳトランジスタＱ７
１，Ｑ７２からなる１つのカレントミラー７０と、Ｐch
ＭＯＳトランジスタＱ９１、容量素子Ｃ９１、およびス
イッチ素子ＳＷ９１，ＳＷ９２からなる１つのカレント
コピア９０だけで構成され、非常に回路構成が簡単で素
子数が少ないという特徴を持つ。また、電流サンプリン
グ部９として機能するカレントコピア９０に対する制御
も、リセット期間中に記憶、検出期間中に出力と、２つ
のフェーズを持つだけなので、非常に制御が簡単である
という特徴をもつ。
【００５６】また、画素信号線２０の電位は、カレント
ミラー７０を構成するダイオード接続されたＮchＭＯＳ
トランジスタＱ７１によって常に決定され、ＮchＭＯＳ
トランジスタＱ７１のＶth＋その時の電流値とトランジ
スタサイズに応じたバイアス値となる。トランジスタの
Ｖthとサイズを適切に選択することよってＧＮＤ付近で
常に安定にすることができる。そして、これにより、固
体撮像素子３内の増幅トランジスタ１３は常に良好な増
幅率を保ち、リニアリティの悪化を防ぐことができる。
【００５７】図３は、電流信号検出部５の第２実施形態
の構成例を示す図である。この第２実施形態の電流信号
検出部５は、図２に示した第１実施形態の構成を基本と
し、さらに、カレントミラー７０の出力となるＮchＭＯ
ＳトランジスタＱ７２と直列に、本発明に係る定電流特
性向上部として機能するＮchＭＯＳトランジスタＱ７
３、カレントコピア９０を形成するＰchＭＯＳトランジ
スタＱ９１と直列に、本発明に係る電流保持特性向上部
として機能するＰchＭＯＳトランジスタＱ９２を、それ
ぞれ備えている。すなわち、ＮchＭＯＳトランジスタＱ
７２のドレイン側にＮchＭＯＳトランジスタＱ７３が、
ＰchＭＯＳトランジスタＱ９１のドレイン側にＰchＭＯ
ＳトランジスタＱ９２が、それぞれ直列に挿入されてい
る。
【００５８】スイッチ素子ＳＷ９１は、ＰchＭＯＳトラ
ンジスタＱ９１のゲート端子と、ＰchＭＯＳトランジス
タＱ９２のドレイン端子との間に挿入されている。Ｎch
ＭＯＳトランジスタＱ７３のゲートにはバイアス電圧Ｂ
Ｎが、ＰchＭＯＳトランジスタＱ９２のゲートにはバイ
アス電圧ＢＰが供給される。
【００５９】カレントミラー７０は、一般的に、入力さ
れた電流をそのまま出力側にも流すように働くが、いわ
ゆるアーリ効果（チャンネル長変調効果）のためドレイ
ン電圧依存性があるので、出力側のトランジスタのドレ
イン電圧の変動が大きい場合は、トランジスタの出力コ
ンダクタンスの影響で出力電流に誤差を生ずる。これを
解決するために挿入されたのがＮchＭＯＳトランジスタ
Ｑ７３で、ＮchＭＯＳトランジスタＱ７２と直列に挿入
することでカレントミラー７０の出力側の電位変動を抑
え、定電流特性を向上させることができる。なお、Ｎch
ＭＯＳトランジスタＱ７３のゲートには、バイアス電圧
ＢＮとして、任意の定電圧を加えてもよいし、あるいは
動作中にアクティブに変化するような電圧を加えてもよ
い。
【００６０】また、カレントコピア９０は、一般的に、
入力フェーズにあるときの電流をそのまま記憶し、出力
フェーズでも同じ電流を流し続けるように働くが、やは
りアーリ効果により、カレントコピア９０を構成するト
ランジスタ（カレントコピアセル）のドレイン電圧の変
動が大きい場合には、トランジスタの出力コンダクタン
スの影響で出力フェーズの電流に誤差を生じ電流保持特
性が低下する。つまり、カレントコピア９０のサンプリ
ングの精度が低下する。
【００６１】これを解決するために挿入されたのがＰch
ＭＯＳトランジスタＱ９２で、ＰchＭＯＳトランジスタ
Ｑ９１と直列に挿入することでトランジスタのドレイン
端の電圧変動を抑え、サンプリングの精度を高くし、カ
レントコピアの電流保持特性を向上させることができ
る。なお、ＰchＭＯＳトランジスタＱ９２のゲートに
は、バイアス電圧ＢＰとして、任意の定電圧を加えても
よいし、あるいは動作中にアクティブに変化するような
電圧を加えるてもよい。
【００６２】この第２実施形態の構成によれば、ドレイ
ン端の電圧変動を抑えたことの効果によって、カレント
ミラー７０の流す電流、およびカレントコピア９０の流
す電流の誤差が少なくなり、より高精度な電流モードの
ＣＤＳ処理機能を実現することができ、ＦＰＮ抑圧効果
が増加する。
【００６３】図４は、電流信号検出部５の第３実施形態
の構成例を示す図である。この第３実施形態の電流信号
検出部５は、図３に示した第２実施形態の構成を基本と
し、さらに、ＮchＭＯＳトランジスタＱ７３のゲート電
圧を作るためのＮchＭＯＳトランジスタＱ７４および定
電流源Ｉ７１、さらにＰchＭＯＳトランジスタＱ９２の
ゲート電圧を作るためのＰchＭＯＳトランジスタＱ９３
および定電流源Ｉ９１を備えている。
【００６４】すなわち、ＮchＭＯＳトランジスタＱ７４
のゲート端子がＮchＭＯＳトランジスタＱ７２のドレイ
ン端子に、ドレイン端子がＮchＭＯＳトランジスタＱ７
３のゲート端子にそれぞれ接続される。また、ＮchＭＯ
ＳトランジスタＱ７４のドレイン端子には、定電流源Ｉ
７１が接続される。
【００６５】さらに、ＰchＭＯＳトランジスタＱ９３の
ゲート端子がＰchＭＯＳトランジスタＱ９１のドレイン
端子に、ドレイン端子がＰchＭＯＳトランジスタＱ９２
のゲート端子にそれぞれ接続される。また、ＰchＭＯＳ
トランジスタＱ９３のドレイン端子には、定電流源Ｉ９
１が接続される。
【００６６】ここで、カレントミラー７０側において、
ＮchＭＯＳトランジスタＱ７４には定電流源Ｉ７１から
常に一定の電流が供給されるため、ＮchＭＯＳトランジ
スタＱ７４が飽和領域で動作している場合には、そのド
レイン電圧にかかわらず常に一定のゲート−ソース間電
圧Ｖgsが発生している。ただし、ゲート端子は、ＮchＭ
ＯＳトランジスタＱ７２のドレイン端子に接続されてい
るため、結果的には、カレントミラー７０を構成する出
力側の素子であるＮchＭＯＳトランジスタＱ７２のドレ
イン電圧が常に一定値になるように、ＮchＭＯＳトラン
ジスタＱ７３のゲート電圧が決まる。
【００６７】これにより、カレントミラー７０の定電流
特性はＮchＭＯＳトランジスタＱ７３のゲート電圧ＢＮ
を単純に定電圧で押さえるよりもずっと高くなり、カレ
ントミラー７０の出力電流の誤差を減らすことができ
る。つまり、カレントミラー回路の定電流特性を向上さ
せることができる。
【００６８】また、カレントコピア９０側において、Ｐ
chＭＯＳトランジスタＱ９３には定電流源Ｉ９１から常
に一定の電流が供給されるため、ＰchＭＯＳトランジス
タＱ９３が飽和領域で動作している場合には、そのドレ
イン電圧にかかわらず常に一定のゲート−ソース間電圧
が発生している。ただし、ゲート端子は、ＰchＭＯＳト
ランジスタＱ９１のドレイン端子に接続されているた
め、結果的には、カレントコピア９０の入出力端子であ
るＰchＭＯＳトランジスタＱ９１のドレインの端子電圧
が常に一定値になるように、ＰchＭＯＳトランジスタＱ
９２のゲート電圧が決まる。
【００６９】これにより、カレントコピア９０のサンプ
リングの精度はＰchＭＯＳトランジスタＱ９２のゲート
電圧ＢＰを単純に定電圧で押さえるよりもずっと高くな
り、カレントコピア９０の出力電流の誤差を減らすこと
ができる。つまり、カレントコピア９０の電流保持特性
を向上させることができる。
【００７０】この第３実施形態の構成によれば、ドレイ
ン電圧が常に一定値になるように作用する効果により、
第２実施形態の構成に比べてさらに高い精度で電流モー
ドのＣＣＤＳ処理機能を実現することができ、ＦＰＮ抑
圧効果が一層増大する。
【００７１】図５は、電流信号検出部５の第４実施形態
の構成例を示す図である。ここで、図５（Ａ）はその基
本形、図５（Ｂ）は変形例を示す。第４実施形態の電流
信号検出部５は、図２に示した第１実施形態の構成にお
けるスイッチ素子ＳＷ９１，ＳＷ９２を、トランジスタ
を用いて構成したものである。
【００７２】図５（Ａ）に示すように、カレントコピア
９０のサンプリングに用いられているスイッチ素子ＳＷ
９１は、ＰchＭＯＳトランジスタＱ９４，Ｑ９５によっ
て構成されており、ＰchＭＯＳトランジスタＱ９５のソ
ースとドレインは短絡され、かつＰchＭＯＳトランジス
タＱ９４，Ｑ９５には位相が逆の制御パルスが加えられ
る。
【００７３】ＰchＭＯＳトランジスタＱ９４，Ｑ９５の
うち、制御パルスΦＤＥＴとしての通常のスイッチ動作
を行なっているのがＰchＭＯＳトランジスタＱ９４で、
ゲートに加えられる制御パルスがＬ期間（＝ＧＮＤレベ
ル）であれば導通、Ｈ期間（＝ＶＤＤレベル）であれば
非導通の状態を作り出す。すなわち、図２（Ｂ）に示し
た制御パルスΦＤＥＴとは逆極性の制御電圧をゲートに
供給する。
【００７４】ただし、このようにトランジスタを用いて
サンプリング用のスイッチ素子を構成した場合に問題と
なるのが、一般的にフィードスルーノイズといわれてい
るノイズを発生することである。具体的には、ＰchＭＯ
ＳトランジスタＱ９４が導通状態から非導通状態に遷移
するとき、トランジスタの空乏層に蓄えられた電荷や、
ゲート−ソース間の寄生容量に蓄えられた電荷が容量素
子Ｃ９１に吐き出され、結果的に容量素子Ｃ９１に記憶
された電位に誤差を生じてしまうことがある。
【００７５】これを解決するために用いられているのが
ＰchＭＯＳトランジスタＱ９５で、ソース−ドレイン間
を短絡し、ＰchＭＯＳトランジスタＱ９４とは逆相の制
御パルスをゲートに加えている。すなわち、ＰchＭＯＳ
トランジスタＱ９４が非導通状態に遷移するときに、Ｐ
chＭＯＳトランジスタＱ９５は導通状態に遷移し、この
ときＰchＭＯＳトランジスタＱ９４が吐き出した電荷を
ＰchＭＯＳトランジスタＱ９５が吸い込むことになり、
結果的に容量素子Ｃ９１へ電荷が吐き出されることを防
ぐことで、電位誤差を減らすことができる。
【００７６】なお、図５（Ａ）に示した例では、スイッ
チ素子ＳＷ９１の代わりにＰchＭＯＳトランジスタだけ
を用いているが、図５（Ｂ）に示すように、ＰchＭＯＳ
トランジスタＱ９４ａとＮchＭＯＳトランジスタＱ９４
ｂとを並列に接続し、ソースとドレインとを互い違いに
接続したいわゆるＣＭＯＳスイッチの構成としてもよ
い。
【００７７】そしてこの場合、フィードスルーノイズ対
策のために入れているＰchＭＯＳトランジスタＱ９５に
ついても、ＰchＭＯＳトランジスタＱ９５ａとＮchＭＯ
ＳトランジスタＱ９５ｂとを並列にＣＭＯＳスイッチの
構成で接続して使用する。また、一般的にフィードスル
ーノイズ対策に用いられるトランジスタのサイズは、ス
イッチに用いられているトランジスタサイズの半分程度
にする場合が多い。
【００７８】一方、スイッチ素子ＳＷ９２は、ＰchＭＯ
ＳトランジスタＱ９７とＮchＭＯＳトランジスタＱ９８
によって、一般的にＣＭＯＳスイッチといわれている構
成で接続されており、やはり位相が逆の制御パルスが加
えられる。ゲートに加えられる制御パルスによって、導
通、非導通の状態を作り出すことができる。なお、場合
によっては、ＰchＭＯＳトランジスタＱ９７のみ、もし
くはＮchＭＯＳトランジスタＱ９８のみで構成してもよ
い。
【００７９】図６は、電流信号検出部５の第５実施形態
の構成例を示す図である。この第５実施形態の電流信号
検出部５は、電圧動作点設定部の一例である２段構成の
カレントミラー７０を、従来技術で示した２セル構成の
カレントコピアと組み合わせたものである。
【００８０】第５実施形態のカレントミラー７０は、１
段目のカレントミラーを構成するＮchＭＯＳトランジス
タＱ７２のドレイン側に、ドレインおよびゲートが共通
に接続され、かつソースが電源ＶＤＤに接続されたＰch
ＭＯＳトランジスタＱ７５と、このＰchＭＯＳトランジ
スタＱ７５とゲートが共通に接続され、かつソースが電
源ＶＤＤに接続されたＰchＭＯＳトランジスタＱ７６と
から構成された２段目のカレントミラー７０ｂを備えて
いる。両ＰchＭＯＳトランジスタＱ７５，Ｑ７６として
は同じ特性のものが用いられる。
【００８１】この第５実施形態の構成においては、固体
撮像素子３から画素信号線２０を介して流れてくる信号
電流ＩINを、ＮchＭＯＳトランジスタＱ７１，Ｑ７２か
らなる１段目のカレントミラー７０ａで受け、さらにこ
の信号電流ＩINを、ＰchＭＯＳトランジスタＱ７５，Ｑ
７６からなる２段目のカレントミラー７０ｂを経由し
て、カレントコピア９０に供給する。
【００８２】そして、この第５実施形態の構成における
電流信号の検出手法は図＊１に示した従来構成と同じで
あり、オフセット成分Ioffを含まない純粋な信号Isigだ
けがIout端子に現れる。また、画素信号線２０の電位
は、１段目のカレントミラー７０ａを構成するダイオー
ド接続されたＮchＭＯＳトランジスタＱ７１によって常
にほぼ一定の値に保持されるので、第１実施形態と同様
に、固体撮像素子３内の増幅トランジスタ１３は常に良
好な増幅率を保ち、リニアリティの悪化を防ぐことがで
きる。
【００８３】図７は、電流信号検出部５の第６実施形態
の構成例を示す図である。ここで図７（Ａ）は、その回
路図、図７（Ｂ）は動作を説明するためのタイミングチ
ャートである。この第６実施形態の電流信号検出部５
は、電圧動作点設定部７として第１〜第５実施形態と同
様にカレントミラー７０を使用する一方、電流サンプリ
ング部９として、第１〜第５実施形態のカレントコピア
９０に代えて、電流信号をオンオフするスイッチ素子Ｓ
Ｗ８１、スイッチ素子ＳＷ８１のオン時に電流信号を受
けて当該電流信号に応じた電圧を保持する容量素子Ｃ８
１、およびカレントミラー８０、スイッチ素子ＳＷ８１
がオンしているときに他のトランジスタとの間でカレン
トミラーを形成するトランジスタＱ８３を使用する点に
特徴を有する。スイッチ素子ＳＷ８１および容量素子Ｃ
８１からなるサンプル・アンド・ホールド回路と、カレ
ントミラーとによって、カレントコピア９０と同様の作
用をさせるものである。
【００８４】カレントミラー８０は、電圧動作点設定部
７として機能するカレントミラー７０の構成要素である
ＮchＭＯＳトランジスタＱ７２のドレイン側に、ドレイ
ンおよびゲートが共通に接続され、かつソースが電源Ｖ
ＤＤに接続された入力側の素子であるＰchＭＯＳトラン
ジスタＱ８１と、このＰchＭＯＳトランジスタＱ８１と
ゲートが共通に接続され、かつソースが電源ＶＤＤに接
続された出力側の素子であるＰchＭＯＳトランジスタＱ
８２とから構成されている。両ＰchＭＯＳトランジスタ
Ｑ８１，Ｑ８２としては同じ特性のものが用いられる。
【００８５】また、ＮchＭＯＳトランジスタＱ７１のゲ
ートは、スイッチ素子ＳＷ８１を介して容量素子Ｃ８１
の一端およびＮchＭＯＳトランジスタＱ８３のゲートに
接続されている。容量素子Ｃ８１の他端およびＮchＭＯ
ＳトランジスタＱ８３のソースは、電圧基準であるＧＮ
Ｄに接続されている。
【００８６】スイッチ素子ＳＷ８１には、これを制御す
る制御パルスΦＲＳＴが供給され、制御パルスΦＲＳＴ
がＨ期間のみスイッチ素子ＳＷ８１は導通（オン）する
ものとする。図７（Ｂ）に示すように、固体撮像素子３
の出力電流がリセット期間にあるときのみ、スイッチ素
子ＳＷ８１を導通（オン）させる。スイッチ素子ＳＷ８
１がオンしているとき、ＮchＭＯＳトランジスタＱ７
１，Ｑ８３はカレントミラーを形成する。
【００８７】次に、この第６実施形態の電流信号検出部
５の動作を説明する。先ず、ＮchＭＯＳトランジスタＱ
７１，Ｑ７２はカレントミラー７０を形成しており、Ｎ
chＭＯＳトランジスタＱ７２はＮchＭＯＳトランジスタ
Ｑ７１の受け取った信号電流ＩINをそのまま流すように
動作する。さらに、ＮchＭＯＳトランジスタＱ７２の出
力電流は、ＰchＭＯＳトランジスタＱ８１，Ｑ８２から
形成されたカレントミラー８０に入力され、ＰchＭＯＳ
トランジスタＱ８２ドレインにそのまま出力電流として
現れる。
【００８８】たとえば、固体撮像素子３の出力電流がリ
セット期間にあるときには、カレントミラー７０は、オ
フセット電流IoffをそのままＰchＭＯＳトランジスタＱ
８１，Ｑ８２からなるカレントミラー８０に入力し、さ
らにカレントミラー８０は、リセット期間のオフセット
電流IoffをそのままＮchＭＯＳトランジスタＱ８３や出
力端子Ioutに向けて出力する。
【００８９】また、このリセット期間には、スイッチ素
子ＳＷ８１を介してＮchＭＯＳトランジスタＱ７１，Ｑ
８３のゲート同士が接続されカレントミラーを形成する
ため、リセット期間のオフセット電流Ioffが、そのまま
ＮchＭＯＳトランジスタＱ８３のドレインに現れる。ま
た、このとき、ＮchＭＯＳトランジスタＱ７１のゲート
は、スイッチ素子ＳＷ８１を介して容量素子Ｃ８１と接
続されるので、ＮchＭＯＳトランジスタＱ７１のゲート
電圧は容量素子Ｃ８１に記憶保持される。
【００９０】ここで、ＮchＭＯＳトランジスタＱ８３と
ＰchＭＯＳトランジスタＱ８２の電流の差分が出力端子
Ioutに出力されることになるが、この時点ではＮchＭＯ
ＳトランジスタＱ８３とＰchＭＯＳトランジスタＱ８２
はお互い同じ大きさのオフセット電流Ioffを流している
ため、図７（Ｂ）に示すように、出力電流Ioutは“０”
である。
【００９１】次に、固体撮像素子３の出力電流が検出期
間では、スイッチ素子ＳＷ８１は非導通状態（オフ）に
ある。このとき、リセット期間にＮchＭＯＳトランジス
タＱ７１が流していた電流に対応するゲート電圧が容量
素子Ｃ８１に記憶保持され、ＮchＭＯＳトランジスタＱ
８３のゲートに供給されている。このため、ＮchＭＯＳ
トランジスタＱ８３は、スイッチ素子ＳＷ８１がオフの
ときにも、容量素子Ｃ８１に記憶された電圧に対応する
電流を流す。
【００９２】ＮchＭＯＳトランジスタＱ７１，Ｑ８１を
同じサイズにしておくと、スイッチ素子ＳＷ８１がオフ
時にもＮchＭＯＳトランジスタＱ８３は、結果的に固体
撮像素子３のリセット期間のオフセット電流Ioffを記憶
し、流し続ける。つまり、ＮchＭＯＳトランジスタＱ８
３は、先のリセット期間のオフセット電流Ioffを記憶し
たままである。
【００９３】また、検出期間には、ＮchＭＯＳトランジ
スタＱ７２はＮchＭＯＳトランジスタＱ７１とカレント
ミラーを形成しているため、検出期間の検出電流“Ioff
−Isig”をそのままＰchＭＯＳトランジスタＱ８１，Ｑ
８２からなるカレントミラー８０に入力し、さらにカレ
ントミラー８０は、検出期間の検出電流“Ioff−Isig”
をそのままＮchＭＯＳトランジスタＱ８３や出力端子Io
utに向けて出力する。
【００９４】ここで、ＮchＭＯＳトランジスタＱ８３と
ＰchＭＯＳトランジスタＱ８２の電流の差分が出力端子
Ioutに出力されることになるため、図７（Ｂ）に示すよ
うに、“Iout＝（Ioff−Isig）−Ioff＝−Isig”となっ
て、信号成分だけが出力端子Ioutから出力されることに
なる。つまり、リセット期間のオフセット電流IoffをＮ
chＭＯＳトランジスタＱ８３から流し、検出期間の検出
電流“Ioff−Isig”をＰchＭＯＳトランジスタＱ８１，
Ｑ８２からなるカレントミラー８０で折り返して流すこ
とで引き算を行なうことで、オフセット成分Ioffを含ま
ない純粋な信号成分“−Isig”を生成するようにしてい
る。
【００９５】要するに、電流サンプリング部９は、電流
信号ＩINにおける検出期間には、カレントミラー８０の
出力側の素子であるＰchＭＯＳトランジスタＱ８２から
出力される電流成分“Ioff−Isig”と容量素子Ｃ８１が
保持している電圧に応じた電流成分Ioffとの差を求める
ことで、オフセット成分が抑制された信号成分“−Isi
g”を抽出する。
【００９６】このように、電流サンプリング部９として
カレントコピアを用いない第６実施形態の構成において
も、カレントコピアを用いた第１〜第５実施形態と出力
電流の向きが逆にはなるが、ＦＰＮの原因となるオフセ
ット電流Ioffを取り除き、本来の信号成分“−Isig”だ
けを出力端子Ioutから電流信号Ioutとして取り出すこと
ができ、電流モードのＣＤＳ回路としての機能を果たす
ことができる。
【００９７】なお、第１〜第５実施形態と異なり、リセ
ット期間にスイッチ素子ＳＷ８１への制御信号ΦＲＳＴ
がオフのときには、リセットノイズ成分が出力端子Iout
に現れるが、連続した信号電圧にする過程、すなわち、
電流電圧変換回路２４によるＩ／Ｖ変換後にサンプル・
アンド・ホールド回路によって連続信号に変換される過
程で、取り除くことができるので問題とならない。
【００９８】また、この第６実施形態の回路も、ＮchＭ
ＯＳトランジスタＱ７１，Ｑ７２からなる１つのカレン
トミラー７０と、スイッチ素子ＳＷ８１、容量素子Ｃ８
１、およびＰchＭＯＳトランジスタＱ８１，Ｑ８２から
なる１つのカレントミラー８０、並びにスイッチ素子Ｓ
Ｗ８１がオンしているときにＮchＭＯＳトランジスタＱ
７１との間でカレントミラーを形成するＮchＭＯＳトラ
ンジスタＱ８３で構成される電流サンプリング部９だけ
で構成され、第１〜第５実施形態とほぼ同様に非常に回
路構成が簡単で素子数が少ないという特徴を持つ。ま
た、電流サンプリング部９の制御も、リセット期間中に
記憶、検出期間中に出力と、２つのフェーズを持つだけ
なので、非常に制御が簡単であるという特徴をもつ。
【００９９】図８は、電流信号検出部５の第７実施形態
の構成例を示す図である。この第７実施形態の電流信号
検出部５は、リセット期間にＮchＭＯＳトランジスタＱ
７１が流していた電流に対応したゲート電圧を容量素子
Ｃ８１に記憶保持し、ＮchＭＯＳトランジスタＱ８３の
ゲートに供給する点では、図７に示した第６実施形態の
構成と同様である。
【０１００】一方、カレントミラー８０は、入力側の素
子であるＰchＭＯＳトランジスタＱ８１のドレインが容
量素子Ｃ８１と接続されたＮchＭＯＳトランジスタＱ８
３のドレインと接続され、出力側の素子であるＰchＭＯ
ＳトランジスタＱ８２のドレインがカレントミラー７０
の出力側の素子であるＮchＭＯＳトランジスタＱ７２の
ドレインと接続されている点が図７に示した第６実施形
態の構成と異なる。
【０１０１】つまり、第６実施形態では、リセット期間
のオフセット電流IoffをＮchＭＯＳトランジスタＱ８３
から流し、検出期間の検出電流“Ioff−Isig”をカレン
トミラー８０で折り返して流すことで引き算を行なって
いたが、第７実施形態の場合には、リセット期間のオフ
セット電流Ioffをカレントミラー８０で折り返し、検出
期間の検出電流“Ioff−Isig”をＮchＭＯＳトランジス
タＱ８３から流すことで引き算を行なっている。第７実
施形態の場合には、出力電流Ioutの向きが第６実施形態
の場合と逆になるが、基本的な動作およびそれより得ら
れる効果は、第６実施形態と同様である。
【０１０２】第６および第７実施形態の構成において
も、精度向上のために、第２実施形態で示したように、
カレントミラーの出力側に直列にトランジスタを挿入し
てもよい。また、さらなる精度向上のために、第３実施
形態で示したように、直列に接続したトランジスタのゲ
ート電圧を制御する回路を付加してもよい。さらに、ス
イッチ素子ＳＷ８１を、ＭＯＳトランジスタを用いて形
成することもできる。この場合、第４実施形態で示した
ように、フィードスルー対策用のトランジスタを直列に
付加してもよい。
【０１０３】以上説明したように、上記の各実施形態に
よれば、部品点数が少なく簡単な回路で電流モードでの
ＦＰＮ抑制機能を実現することができる。また、制御信
号が少なく、複雑な制御を必要としないため、制御回路
も簡単化することができる。
【０１０４】さらに、第５実施形態を除く各実施形態の
ように、サンプリング処理を一度しか行なわない構成と
することができるため、サンプリングに必要な容量素子
も１つだけでよく、半導体中に作りこむ場合において、
そのレイアウト面積を小さく抑えることができる。つま
り、電圧動作点設定部や電流サンプリング部を撮像部
（受光部／画素部）と同一の半導体基板に形成した一体
型の固体撮像素子そのものを撮像装置とすることができ
る。
【０１０５】また、画素信号線である水平信号線の電位
を、電圧動作点設定部により常に一定値に抑えているた
め、電流サンプリング部におけるＦＰＮ抑制処理のすべ
ての時間において、画素信号線の電位は安定である。た
とえば、実施形態で示したように、ダイオード接続され
たＮchトランジスタで押さえることで、ＧＮＤレベル付
近に保つことができる。これにより、固体撮像素子内の
増幅トランジスタは高い増幅率を保つことができ、リニ
アリティも良好に保つことができる。
【０１０６】また、カレントミラーやカレントコピアの
出力に直列にトランジスタを挿入する、さらには直列に
挿入したトランジスタのゲート電圧を制御することで、
その定電流特性を向上させたり、サンプリングの精度を
高くすることができる。これにより、出力コンダクタン
スの大きいプロセスで作られたトランジスタを用いなけ
ればならない場合にも、ＦＰＮ抑制機能の精度を良好に
保つことができる。また、サンプリング用のスイッチ素
子としてトランジスタを用いる場合にも、フィードスル
ーノイズ対策用のトランジスタを同時に付加すること
で、サンプリングの精度の低下を防ぐことができる。
【０１０７】以上、本発明を実施の形態を用いて説明し
たが、本発明の技術的範囲は上記実施形態に記載の範囲
には限定されない。上記実施の形態に、多様な変更また
は改良を加えることができ、そのような変更または改良
を加えた形態も本発明の技術的範囲に含まれる。また、
上記の実施形態は、クレームにかかる発明を限定するも
のではなく、また実施形態の中で説明されている特徴の
組合せの全てが発明の解決手段に必須であるとは限らな
い。
【０１０８】たとえば、第１〜第５実施形態では、電流
サンプリング部としてカレントコピア（電流記憶セル）
を使用していたが、その構成は、各実施形態で示したも
のに限らず、他の構成のものを使用してもよい。
【０１０９】また、電流サンプリング部は、上記実施形
態の構成のものに限らず、固体撮像素子からの出力電流
における、リセット期間のオフセット成分を保持してお
き、検出期間の検出電流成分との差を取ることで、オフ
セット成分を抑制もしくは除去する機能を備えたもので
あればよい。
【０１１０】また、カレントミラーやカレントコピアの
出力に直列にトランジスタを挿入したり、その挿入した
トランジスタのゲート電圧を制御することで、定電流特
性を向上させたりサンプリング精度を高くしていたが、
たとえばソース抵抗付きカレントミラー回路、カスコー
ド型カレントミラー回路、あるいはウィルソン型カレン
トミラー回路など、アーリ効果による影響を低減するた
めの公知の手法を採用することもできる。
【０１１１】つまり、カレントミラー回路自体が、本発
明に係る定電流特性向上部を備えている構成としてもよ
い。なお、ソース抵抗付きカレントミラー回路の場合、
ソース抵抗比によって、電流／電流変換部として機能す
るカレントミラーに、入出力が“１対１”に限らず、電
流ゲインを設定することができる。
【０１１２】また、電圧動作点設定部として機能させた
カレントミラーは、入出力変換係数が“１”のものとし
て説明したが、これに限らず、電流ゲインを有する構成
としてもよい。さらに電圧動作点設定部は、カレントミ
ラーを利用したものに限らず、他の構成としてもよい。
【０１１３】図９は、上記変形例を包括的に示した撮像
装置を示すブロック図である。たとえば、図９（Ａ）に
示すように、固体撮像素子３の水平信号線２０と接続さ
れ、この水平信号線２０を介して出力される電流信号Ｉ
INを受け取る１次側の電流源７ａ、この電流源７ａの受
け取った信号電流ＩINを変換係数αにて信号電流ＩINの
大きさに対応する大きさの電流信号ＩIN２として電流サ
ンプリング部９側に出力する２次側の電流源７ｂとを具
備した電流／電流変換部を、電圧動作点設定部７として
利用してもよい。
【０１１４】また、２次側の電流源７ｂの後段に電流ア
ンプ７ｃを設け、電流ゲインＡＩにてさらに所望のゲイ
ン（“１”でもよい）を持たせて電流サンプリング部９
に出力する構成としてもよい。
【０１１５】また、図９（Ｂ）に示すように、固体撮像
素子３の画素信号線（水平信号線２０）とサンプル＆ホ
ールドなどによる電流サンプリング部９との接続ポイン
トにおける電圧を監視して、基準電圧Vrefとなるよう
に、一定に保持するフィードバック制御型の電圧動作点
設定部７とを組み合わせた構成としてもよい。
【０１１６】なお図９（Ａ）において、電流源７ａ，７
ｂの電圧基準は、ＧＮＤに限らず、任意の基準電圧Vref
としてよい。また、電流源７ａ，７ｂは、上記各実施形
態で示したように、ミラー接続されたカレントミラー回
路としてもかまわない。
【０１１７】また上記実施形態では、ＭＯＳトランジス
タを用いて電圧動作点設定部や電流サンプリング部を構
成した例を説明したが、接合（Junction）型電界効果ト
ランジスタやバイポーラ（Bipolar ）型トランジスタを
用いた構成であってもよい。
【０１１８】さらに、上記実施形態では感光部が行列状
（２次元状）に配されたエリアセンサを例に説明した
が、これに限らず、ラインセンサであってもよい。
【０１１９】また、上記実施形態で述べた各回路を、こ
れらとは相補関係となるものに変形可能なのはいうまで
もない。
【０１２０】
【発明の効果】以上のように、本発明によれば、電圧動
作点設定部により、電流出力型の固体撮像素子の画素信
号線の電圧を予め定められたほぼ一定の電圧に維持して
おくようにしたので、固体撮像素子内の増幅トランジス
タは高い増幅率を保つことができ、リニアリティも良好
に保つことができる。
【０１２１】また、電流サンプリング部は、画素信号線
を介して出力される電流信号を、電流信号の形態のまま
受け取り、リセット期間の画素信号を電流成分のまま
（直接に）サンプリングする。そして、検出期間の電流
成分とサンプリングしたリセット期間の電流成分である
オフセット電流との差を求めることで、画素信号内に含
まれるオフセット成分を取り除き、純粋な信号だけを取
り出す。電流モードのままでＦＰＮ抑制機能を実現する
ことができるので、電流／電圧変換回路が不要で、コン
パクトな回路で固定パターンノイズ（ＦＰＮ）を抑圧す
ることができる。
【図面の簡単な説明】
【図１】電流出力方式の固体撮像素子と本発明に係る画
素信号処理装置の一例である電流信号検出部とを備えた
撮像装置の第１実施形態の構成例を示す図である。
【図２】本発明に係る画素信号処理装置の一例である電
流信号検出部の第１実施形態の構成例を示す図である。
【図３】電流信号検出部の第２実施形態の構成例を示す
図である。
【図４】電流信号検出部の第３実施形態の構成例を示す
図である。
【図５】電流信号検出部の第４実施形態の構成例を示す
図である。
【図６】電流信号検出部の第５実施形態の構成例を示す
図である。
【図７】電流信号検出部の第６実施形態の構成例を示す
図である。
【図８】電流信号検出部の第７実施形態の構成例を示す
図である。
【図９】撮像装置の変形例を包括的に示したブロック図
である。
【図１０】固定パターンノイズの抑制機能を実現する従
来の構成例を示す図である。
【符号の説明】
１…撮像装置、３…固体撮像素子、５…電流信号検出
部、７…電圧動作点設定、９…電流サンプリング部、１
０…感光部、１１…単位画素、１２…フォトダイオー
ド、１３…増幅用トランジスタ、１４…垂直選択用トラ
ンジスタ、１５…セット用トランジスタ、１６…垂直走
査回路、１７…垂直選択線、１８…垂直リセット線、１
９…垂直信号線、２０…水平信号線（画素信号線）、２
１…水平選択用トランジスタ、２２…水平走査回路、２
４…電流電圧変換回路、７０，７０ａ，７０ｂ，８０…
カレントミラー、９０…カレントコピア、Ｃ８１，Ｃ９
１…容量素子、Ｑ７１，Ｑ７２，Ｑ７３，Ｑ７４，Ｑ８
３，Ｑ９８…ＮchＭＯＳトランジスタ、Ｑ７５，Ｑ７
６，Ｑ８１，Ｑ８２，Ｑ９１，Ｑ９２，Ｑ９３，Ｑ９
４，Ｑ９５，Ｑ９７……ＰchＭＯＳトランジスタ、ＳＷ
８１，ＳＷ９１，ＳＷ９２…スイッチ素子、Ｉ７１，Ｉ
９１…定電流源
───────────────────────────────────────────────────── フロントページの続き (72)発明者 安井 幸弘 神奈川県横浜市保土ヶ谷区神戸町134番地 ソニー・エルエスアイ・デザイン株式会 社内 (72)発明者 久松 康秋 神奈川県横浜市保土ヶ谷区神戸町134番地 ソニー・エルエスアイ・デザイン株式会 社内 Ｆターム(参考） 4M118 AA05 AA10 AB01 BA14 CA02 DD09 DD10 5C024 CX04 GY31 HX13 HX29 HX40

Claims (15)

    【特許請求の範囲】
  1. 【請求項１】 固体撮像素子の各画素から画素信号線を
    介して出力される電流信号に含まれているオフセット成
    分を抑制する画素信号処理方法であって、 前記画素信号線の電圧を予め定められたほぼ一定の電圧
    に維持した状態で、当該画素信号線を介して出力される
    前記電流信号を、この電流信号の形態のままで受け取
    り、 前記画素ごとに、受け取った前記電流信号におけるリセ
    ット期間の成分をサンプリングし、このサンプリングし
    た成分と前記電流信号における検出期間の成分との差を
    求め、 これにより、前記オフセット成分が抑制された信号成分
    を抽出することを特徴とする画素信号処理方法。
  2. 【請求項２】 固体撮像素子の各画素から画素信号線を
    介して出力される電流信号に含まれているオフセット成
    分を抑制する画素信号処理装置であって、 前記画素信号線の電圧を予め定められたほぼ一定の電圧
    に維持する電圧動作点設定部と、 前記電圧動作点設定部により前記画素信号線の電圧動作
    点が前記一定の電圧に維持された状態で、当該画素信号
    線を介して出力される前記電流信号を、この電流信号の
    形態のままで受け取り、前記画素ごとに、受け取った前
    記電流信号におけるリセット期間の成分をサンプリング
    し、このサンプリングした成分と前記電流信号における
    検出期間の成分との差を求め、これにより、前記オフセ
    ット成分が抑制された信号成分を抽出する電流サンプリ
    ング部とを備えたことを特徴とする画素信号処理装置。
  3. 【請求項３】 前記電圧動作点設定部は、前記画素信号
    線を介して出力される電流信号を受け取り、この受け取
    った電流信号の大きさに対応する大きさの電流信号を前
    記電流サンプリング部に向けて出力する電流／電流変換
    部を有することを特徴とする請求項２に記載の画素信号
    処理装置。
  4. 【請求項４】 前記電流／電流変換部は、前記画素信号
    線に接続された入力側の素子と前記電流サンプリング部
    側に配された出力側の素子とがミラー接続されたカレン
    トミラー回路を含むことを特徴とする請求項３に記載の
    画素信号処理装置。
  5. 【請求項５】 前記カレントミラー回路を構成する前記
    出力側の素子の電流出力端子と前記電流サンプリング部
    との間に、前記カレントミラー回路の定電流特性を向上
    させる定電流特性向上部を備えていることを特徴とする
    請求項４に記載の画素信号処理装置。
  6. 【請求項６】 前記定電流特性向上部は、前記出力側の
    素子の電流出力端子と前記電流サンプリング部との間に
    直列に接続された、制御入力端子を有するトランジスタ
    を具備することを特徴とする請求項５に記載の画素信号
    処理装置。
  7. 【請求項７】 前記定電流特性向上部は、前記トランジ
    スタの前記制御入力端子を制御することで、前記カレン
    トミラー回路を構成する前記出力側の素子の入出力端子
    間電圧をほぼ一定に維持することを特徴とする請求項６
    に記載の画素信号処理装置。
  8. 【請求項８】 前記電流サンプリング部は、前記サンプ
    リングの処理と前記差を求める処理とを１度だけ行なう
    ことで、前記オフセット成分が抑制された信号成分を抽
    出することを特徴とする請求項２に記載の画素信号処理
    装置。
  9. 【請求項９】 前記電流サンプリング部は、前記リセッ
    ト期間に対応する入力フェーズ時に前記電流信号におけ
    る前記リセット期間の電流成分を受けて保持し、前記検
    出期間に対応する出力フェーズ時には前記入力フェーズ
    時に保持した電流成分を出力する、電流入出力端子を有
    するカレントコピアを具備し、 前記電流信号における検出期間には、当該検出期間の成
    分と前記カレントコピアの前記電流入出力端子から出力
    される成分との差を求めることを特徴とする請求項２に
    記載の画素信号処理装置。
  10. 【請求項１０】 前記カレントコピアの前記電流入出力
    端子と前記電圧動作点設定部との間に、前記カレントコ
    ピアの電流保持特性を向上させる電流保持特性向上部を
    備えていることを特徴とする請求項９に記載の画素信号
    処理装置。
  11. 【請求項１１】 前記電流保持特性向上部は、前記カレ
    ントコピアの前記電流入出力端子と前記電圧動作点設定
    部との間に直列に接続された、制御入力端子を有するト
    ランジスタを具備することを特徴とする請求項１０に記
    載の画素信号処理装置。
  12. 【請求項１２】 前記電流保持特性向上部は、前記トラ
    ンジスタの前記制御入力端子を制御することで、前記カ
    レントコピアの前記入出力端子の電圧をほぼ一定に維持
    することを特徴とする請求項１１に記載の画素信号処理
    装置。
  13. 【請求項１３】 前記電流サンプリング部は、前記電流
    信号をオンオフするスイッチ素子と、前記リセット期間
    における前記スイッチ素子のオン時に前記電流信号を受
    けて当該電流信号に応じた電圧を保持する容量素子と、
    前記電圧動作点設定部に接続された入力側の素子と出力
    側の素子とがミラー接続されたカレントミラー回路とを
    具備し、 前記電流信号における検出期間には、前記カレントミラ
    ー回路の前記出力側の素子から出力される当該検出期間
    の成分と前記容量素子が保持している電圧に応じた電流
    成分との差を求めることを特徴とする請求項２に記載の
    画素信号処理装置。
  14. 【請求項１４】 前記電流サンプリング部は、前記電流
    信号をオンオフするスイッチ素子と、前記リセット期間
    における前記スイッチ素子のオン時に前記電流信号を受
    けて当該電流信号に応じた電圧を保持する容量素子と、
    前記容量素子の側に配された入力側の素子と出力側の素
    子とがミラー接続されたカレントミラー回路とを具備
    し、 前記電流信号における検出期間には、当該検出期間の成
    分と、前記容量素子が保持している電圧に応じた電流成
    分であって、前記カレントミラー回路の前記出力側の素
    子から出力された電流成分との差を求めることを特徴と
    する請求項２に記載の画素信号処理装置。
  15. 【請求項１５】 各画素からの電流信号を画素信号線を
    介して出力する固体撮像素子と、 前記画素信号線の電圧を予め定められたほぼ一定の電圧
    に維持する電圧動作点設定部と、 前記電圧動作点設定部により前記画素信号線の電圧動作
    点が前記一定の電圧に維持された状態で、当該画素信号
    線を介して出力される前記電流信号を、この電流信号の
    形態のままで受け取り、前記画素ごとに、受け取った前
    記電流信号におけるリセット期間の成分をサンプリング
    し、このサンプリングした成分と前記電流信号における
    検出期間の成分との差を求め、これにより、前記オフセ
    ット成分が抑制された信号成分を抽出する電流サンプリ
    ング部とを備えたことを特徴とする撮像装置。
JP2002102108A 2002-04-04 2002-04-04 画素信号処理方法および装置、撮像装置 Expired - Fee Related JP4110816B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2002102108A JP4110816B2 (ja) 2002-04-04 2002-04-04 画素信号処理方法および装置、撮像装置
US10/406,343 US7397507B2 (en) 2002-04-04 2003-04-03 Method and apparatus for processing a pixel signal
TW092107746A TWI223557B (en) 2002-04-04 2003-04-04 Method and apparatus of processing a pixel signal and imaging apparatus
KR1020030021325A KR100971046B1 (ko) 2002-04-04 2003-04-04 화소 신호 처리 방법 및 장치, 및 촬상 장치
US12/150,697 US7920188B2 (en) 2002-04-04 2008-04-30 Method and apparatus for processing a pixel signal
US13/035,532 US8416326B2 (en) 2002-04-04 2011-02-25 Method and apparatus for processing a pixel signal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002102108A JP4110816B2 (ja) 2002-04-04 2002-04-04 画素信号処理方法および装置、撮像装置

Publications (2)

Publication Number Publication Date
JP2003298946A true JP2003298946A (ja) 2003-10-17
JP4110816B2 JP4110816B2 (ja) 2008-07-02

Family

ID=29388834

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002102108A Expired - Fee Related JP4110816B2 (ja) 2002-04-04 2002-04-04 画素信号処理方法および装置、撮像装置

Country Status (4)

Country Link
US (3) US7397507B2 (ja)
JP (1) JP4110816B2 (ja)
KR (1) KR100971046B1 (ja)
TW (1) TWI223557B (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007192718A (ja) * 2006-01-20 2007-08-02 Oki Electric Ind Co Ltd 温度センサ
JP2008160132A (ja) * 2006-12-22 2008-07-10 Magnachip Semiconductor Ltd フローティングベース読み取り概念を有するｃｍｏｓイメージセンサ
JP2008233070A (ja) * 2007-02-23 2008-10-02 Matsushita Electric Works Ltd センサ装置
JP2009538099A (ja) * 2006-05-19 2009-10-29 ザ・トラスティーズ・オブ・ザ・ユニバーシティ・オブ・ペンシルバニア Ｃｍｏｓリニア電圧／電流デュアル・モード・イメージャ
JP2012109812A (ja) * 2010-11-17 2012-06-07 Canon Inc 撮像装置
JP2016123087A (ja) * 2014-12-10 2016-07-07 株式会社半導体エネルギー研究所 半導体装置および電子機器

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3918635B2 (ja) 2002-05-30 2007-05-23 ソニー株式会社 直流レベル制御方法、クランプ回路、撮像装置
JP4055683B2 (ja) * 2003-09-03 2008-03-05 ソニー株式会社 固体撮像素子
JP2006217247A (ja) * 2005-02-03 2006-08-17 Matsushita Electric Ind Co Ltd Ｃｃｄ固体撮像装置とそのアナログ信号処理システム
CN101069418A (zh) * 2005-02-28 2007-11-07 松下电器产业株式会社 固体摄像装置及其驱动方法
JP5521745B2 (ja) * 2010-04-28 2014-06-18 ソニー株式会社 固体撮像素子およびその駆動方法、並びにカメラシステム
KR101682118B1 (ko) * 2010-05-11 2016-12-02 삼성전자주식회사 수평 밴드 노이즈를 감소시킬 수 있는 증폭기와 이를 포함하는 장치들
KR20150129155A (ko) * 2014-05-08 2015-11-19 에스케이하이닉스 주식회사 바이어스 샘플링 장치 및 그에 따른 씨모스 이미지 센서
US9912302B2 (en) * 2015-01-20 2018-03-06 Sensors Unlimited, Inc. Pulse detection amplifier

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3469610B2 (ja) 1993-06-04 2003-11-25 オリンパス光学工業株式会社 固体撮像装置
JP3542154B2 (ja) 1993-12-28 2004-07-14 オリンパス株式会社 固体撮像素子
US6498349B1 (en) * 1997-02-05 2002-12-24 Ut-Battelle Electrostatically focused addressable field emission array chips (AFEA's) for high-speed massively parallel maskless digital E-beam direct write lithography and scanning electron microscopy
JP3877372B2 (ja) 1997-02-17 2007-02-07 オリンパス株式会社 固体撮像素子
JP3592037B2 (ja) * 1997-05-30 2004-11-24 キヤノン株式会社 光電変換装置
US6580465B1 (en) * 1998-01-09 2003-06-17 Pentax Corporation Clamp voltage generating circuit and clamp level adjusting method
JP2000050287A (ja) 1998-07-31 2000-02-18 Olympus Optical Co Ltd 画像入力装置
JP4724893B2 (ja) * 1999-04-15 2011-07-13 ソニー株式会社 固体撮像素子およびその画素信号処理方法
US6384394B1 (en) * 1999-08-16 2002-05-07 Intel Corporation Apparatus and method for offset reduction in the image sensors
JP3918635B2 (ja) * 2002-05-30 2007-05-23 ソニー株式会社 直流レベル制御方法、クランプ回路、撮像装置

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007192718A (ja) * 2006-01-20 2007-08-02 Oki Electric Ind Co Ltd 温度センサ
JP2009538099A (ja) * 2006-05-19 2009-10-29 ザ・トラスティーズ・オブ・ザ・ユニバーシティ・オブ・ペンシルバニア Ｃｍｏｓリニア電圧／電流デュアル・モード・イメージャ
JP2008160132A (ja) * 2006-12-22 2008-07-10 Magnachip Semiconductor Ltd フローティングベース読み取り概念を有するｃｍｏｓイメージセンサ
JP2008233070A (ja) * 2007-02-23 2008-10-02 Matsushita Electric Works Ltd センサ装置
JP2012109812A (ja) * 2010-11-17 2012-06-07 Canon Inc 撮像装置
US8884864B2 (en) 2010-11-17 2014-11-11 Canon Kabushiki Kaisha Imaging device
JP2016123087A (ja) * 2014-12-10 2016-07-07 株式会社半導体エネルギー研究所 半導体装置および電子機器
US10600839B2 (en) 2014-12-10 2020-03-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including oxide semiconductor
US10964743B2 (en) 2014-12-10 2021-03-30 Semiconductor Energy Laboratory Co., Ltd. Imaging device comprising current mirror circuit
US11676986B2 (en) 2014-12-10 2023-06-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device

Also Published As

Publication number Publication date
JP4110816B2 (ja) 2008-07-02
KR20030079800A (ko) 2003-10-10
US8416326B2 (en) 2013-04-09
US7920188B2 (en) 2011-04-05
TWI223557B (en) 2004-11-01
US20080239127A1 (en) 2008-10-02
TW200306116A (en) 2003-11-01
KR100971046B1 (ko) 2010-07-16
US20110149124A1 (en) 2011-06-23
US20030214688A1 (en) 2003-11-20
US7397507B2 (en) 2008-07-08

Similar Documents

Publication Publication Date Title
US8416326B2 (en) Method and apparatus for processing a pixel signal
KR100660193B1 (ko) 자기-보상 상관 이중 샘플링 회로
US7746170B2 (en) Class AB amplifier and imagers and systems using same
US7642846B2 (en) Apparatuses and methods for providing offset compensation for operational amplifier
US7804537B2 (en) Combined linear-logarithmic image sensor
US8471189B2 (en) CMOS linear voltage/current dual-mode imager
US9986185B2 (en) Semiconductor integrated circuit and image capturing apparatus
KR20030067487A (ko) Ｃｍｏｓ 이미지 센서
JP2011239068A (ja) 固体撮像装置
JP2011166792A (ja) 小型低雑音信号読み出し回路及びその作動方法
JP2003348464A (ja) 撮像信号処理方法、撮像信号処理装置、撮像装置
EP2360912A1 (en) Solid-state image pickup apparatus and driving method therefor
JP2008022457A (ja) 半導体装置
JP2005295346A (ja) 増幅型固体撮像装置
US6111245A (en) Low voltage reverse bias arrangement for an active pixel sensor
Gruev et al. Linear current mode imager with low fix pattern noise
US9774808B2 (en) Driving method for photoelectric conversion apparatus, photoelectric conversion apparatus, and imaging system
KR101688600B1 (ko) 피드백 클램프블록을 구비하는 샘플링회로, 영상신호증폭회로 및 상기 영상신호증폭회로를 구비하는 이미지센서
JP2003274290A (ja) 固体撮像装置及びその駆動方法
JPH1023336A (ja) 固体撮像装置
JP2005110275A (ja) 電荷検出装置
JP6733540B2 (ja) 半導体集積回路および撮像装置
JP2002152595A (ja) 固体撮像装置
JPH10126696A (ja) 光電変換素子および固体撮像装置
JP2008017349A (ja) 固体撮像装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050309

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071225

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080225

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080318

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080331

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110418

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110418

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120418

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120418

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130418

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130418

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140418

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees