JPH10126696A - 光電変換素子および固体撮像装置 - Google Patents
光電変換素子および固体撮像装置Info
- Publication number
- JPH10126696A JPH10126696A JP8295814A JP29581496A JPH10126696A JP H10126696 A JPH10126696 A JP H10126696A JP 8295814 A JP8295814 A JP 8295814A JP 29581496 A JP29581496 A JP 29581496A JP H10126696 A JPH10126696 A JP H10126696A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- current
- signal
- conversion means
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 249
- 238000003384 imaging method Methods 0.000 claims description 55
- 239000003990 capacitor Substances 0.000 claims description 23
- 230000008878 coupling Effects 0.000 claims description 19
- 238000010168 coupling process Methods 0.000 claims description 19
- 238000005859 coupling reaction Methods 0.000 claims description 19
- 230000003213 activating effect Effects 0.000 claims description 18
- 230000003321 amplification Effects 0.000 claims description 18
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 18
- 230000004913 activation Effects 0.000 claims description 8
- 239000011159 matrix material Substances 0.000 claims description 5
- 238000000034 method Methods 0.000 claims description 5
- 230000003287 optical effect Effects 0.000 claims description 5
- 230000004044 response Effects 0.000 claims description 5
- 230000005540 biological transmission Effects 0.000 description 11
- 238000010586 diagram Methods 0.000 description 11
- 230000008859 change Effects 0.000 description 8
- 101150070189 CIN3 gene Proteins 0.000 description 5
- 101100286980 Daucus carota INV2 gene Proteins 0.000 description 4
- 101100508840 Daucus carota INV3 gene Proteins 0.000 description 4
- 101100397045 Xenopus laevis invs-b gene Proteins 0.000 description 4
- 102100036285 25-hydroxyvitamin D-1 alpha hydroxylase, mitochondrial Human genes 0.000 description 2
- 101000875403 Homo sapiens 25-hydroxyvitamin D-1 alpha hydroxylase, mitochondrial Proteins 0.000 description 2
- 229920006395 saturated elastomer Polymers 0.000 description 2
- 101150110971 CIN7 gene Proteins 0.000 description 1
- 101150110298 INV1 gene Proteins 0.000 description 1
- 101100397044 Xenopus laevis invs-a gene Proteins 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】
【課題】 光電変換画素からの信号を電流信号として読
出す電流読出し型固体撮像装置において、高速動作を維
持しながら読出し信号の直線性を改善する。 【解決手段】 それぞれ光信号を電気信号に変換しかつ
増幅して電圧信号として出力する複数の光電変換手段Ｐ
ｉｊと、所定の電圧・電流変換特性を有し各々の光電変
換手段から出力された電圧信号を電流信号に変換して水
平読出し線ＨＬに出力する電圧・電流変換手段ＱＨｊ
と、前記所定の電圧・電流変換特性の非直線性を保証す
る所定の電流・電圧変換特性を有し、前記水平読出し線
ＨＬに出力された電流信号を電圧信号に変換する電流・
電圧変換手段ＩＶＣとを備える。前記電圧・電流変換手
段ＱＨｊは第１の増幅素子を備え、前記電流・電圧変換
手段は不帰還ループ中に前記第１の増幅素子と同等の伝
達特性を有する第２の増幅素子ＱＨ０を備えて構成する
こともできる。
出す電流読出し型固体撮像装置において、高速動作を維
持しながら読出し信号の直線性を改善する。 【解決手段】 それぞれ光信号を電気信号に変換しかつ
増幅して電圧信号として出力する複数の光電変換手段Ｐ
ｉｊと、所定の電圧・電流変換特性を有し各々の光電変
換手段から出力された電圧信号を電流信号に変換して水
平読出し線ＨＬに出力する電圧・電流変換手段ＱＨｊ
と、前記所定の電圧・電流変換特性の非直線性を保証す
る所定の電流・電圧変換特性を有し、前記水平読出し線
ＨＬに出力された電流信号を電圧信号に変換する電流・
電圧変換手段ＩＶＣとを備える。前記電圧・電流変換手
段ＱＨｊは第１の増幅素子を備え、前記電流・電圧変換
手段は不帰還ループ中に前記第１の増幅素子と同等の伝
達特性を有する第２の増幅素子ＱＨ０を備えて構成する
こともできる。
Description
【０００１】
【発明の属する技術分野】本発明は、光電変換素子およ
び固体撮像装置に関し、特に光電変換手段からの出力信
号を水平読出し線のような読出し線に電流信号として出
力すると共に、この電流信号を電流・電圧変換回路によ
って電圧信号に変換して出力することにより、読出し信
号の非直線性を改善し、もって高忠実度かつ高品質の光
電変換信号を得る技術に関する。
び固体撮像装置に関し、特に光電変換手段からの出力信
号を水平読出し線のような読出し線に電流信号として出
力すると共に、この電流信号を電流・電圧変換回路によ
って電圧信号に変換して出力することにより、読出し信
号の非直線性を改善し、もって高忠実度かつ高品質の光
電変換信号を得る技術に関する。
【０００２】
【従来の技術】従来、増幅型の光電変換手段を用いた固
体撮像装置として、光電変換画素からの信号を電圧信号
として垂直読出し線に出力し、垂直読出し線に出力され
た電圧信号を所定の電圧・電流変換手段によって電流信
号に変換して水平読出し線に出力することにより、各光
電変換画素からの読出しごとにリセットを行なう必要性
をなくし、高速度かつ高品質の読出しを行なうようにし
た、いわゆる電流モード読出し型のものが考えられてい
る。
体撮像装置として、光電変換画素からの信号を電圧信号
として垂直読出し線に出力し、垂直読出し線に出力され
た電圧信号を所定の電圧・電流変換手段によって電流信
号に変換して水平読出し線に出力することにより、各光
電変換画素からの読出しごとにリセットを行なう必要性
をなくし、高速度かつ高品質の読出しを行なうようにし
た、いわゆる電流モード読出し型のものが考えられてい
る。
【０００３】
【発明が解決しようとする課題】ところが、このような
電流モード読出しを行なう固体撮像装置にあっては、垂
直読出し線に出力された画素からの電圧信号を電流信号
に変換する電圧・電流変換回路の直線性が良好でない場
合には、読出し信号の直線性も低下し、得られる光電変
換信号の忠実度が低下する場合があった。
電流モード読出しを行なう固体撮像装置にあっては、垂
直読出し線に出力された画素からの電圧信号を電流信号
に変換する電圧・電流変換回路の直線性が良好でない場
合には、読出し信号の直線性も低下し、得られる光電変
換信号の忠実度が低下する場合があった。
【０００４】電流モード読出しを行なう固体撮像装置で
は、通常画素からの読出し信号電圧をＭＯＳＦＥＴを使
用した電圧・電流変換素子によって電流信号に変換し水
平出力線に出力する。このようなＭＯＳＦＥＴはドレイ
ン電流Ｉｄとゲート・ソース間電圧Ｖｇｓの間に次のよ
うな２乗特性を有する。
は、通常画素からの読出し信号電圧をＭＯＳＦＥＴを使
用した電圧・電流変換素子によって電流信号に変換し水
平出力線に出力する。このようなＭＯＳＦＥＴはドレイ
ン電流Ｉｄとゲート・ソース間電圧Ｖｇｓの間に次のよ
うな２乗特性を有する。
【数１】Ｉｄ＝Ｋ（Ｖｇｓ−Ｖｔ）２ この場合、Ｋは定数であり、ＶｔはＭＯＳＦＥＴのしき
い値電圧である。
い値電圧である。
【０００５】また、前記電圧・電流変換素子がバイポー
ラトランジスタの場合は、コレクタ電流Ｉｃとベース・
エミッタ間電圧Ｖｂｅとの間に次のような指数関数特性
を有する。
ラトランジスタの場合は、コレクタ電流Ｉｃとベース・
エミッタ間電圧Ｖｂｅとの間に次のような指数関数特性
を有する。
【数２】 Ｉｃ＝Ｉｓ＊ｅｘｐ｛（ｑ＊Ｖｂｅ）／（ｋ＊ｔ）｝ この場合、Ｉｓはコレクタ飽和電流であり定数である。
また、ｑは電子の電荷であり、ｋはボルツマン定数であ
り、ｔは温度を表わす。
また、ｑは電子の電荷であり、ｋはボルツマン定数であ
り、ｔは温度を表わす。
【０００６】電圧・電流変換素子として上記いずれの素
子を使用した場合にも、入力信号と出力信号との間には
非直線性が存在する。このような非直線性を改善するた
めには、例えばＭＯＳＦＥＴのソースまたはバイポーラ
トランジスタのエミッタに抵抗を挿入することができる
が、この方法でも完全に非直線性を改善することはでき
ない。
子を使用した場合にも、入力信号と出力信号との間には
非直線性が存在する。このような非直線性を改善するた
めには、例えばＭＯＳＦＥＴのソースまたはバイポーラ
トランジスタのエミッタに抵抗を挿入することができる
が、この方法でも完全に非直線性を改善することはでき
ない。
【０００７】したがって、本発明の目的は、前述の従来
例の装置における問題点に鑑み、電流モード読出し型の
光電変換素子および固体撮像装置において、簡単な装置
構成により、光電変換画素からの読出し信号の非直線性
を改善し、もって高忠実度かつ高品質の読出し信号が得
られるようにすることにある。
例の装置における問題点に鑑み、電流モード読出し型の
光電変換素子および固体撮像装置において、簡単な装置
構成により、光電変換画素からの読出し信号の非直線性
を改善し、もって高忠実度かつ高品質の読出し信号が得
られるようにすることにある。
【０００８】
【課題を解決するための手段】上記目的を達成するた
め、本発明の第１の態樣によれば、光信号を電気信号に
変換しかつ増幅して電圧信号として出力する光電変換手
段と、所定の電圧・電流変換特性を有し前記光電変換手
段から出力された電圧信号を電流信号に変換して所定の
読出し線に出力する電圧・電流変換手段と、前記所定の
電圧・電流変換特性の非直線性を補償する所定の電流・
電圧変換特性を有し、前記読出し線に出力された電流信
号を電圧信号に変換するための電流・電圧変換手段とを
備えた光電変換素子が提供される。
め、本発明の第１の態樣によれば、光信号を電気信号に
変換しかつ増幅して電圧信号として出力する光電変換手
段と、所定の電圧・電流変換特性を有し前記光電変換手
段から出力された電圧信号を電流信号に変換して所定の
読出し線に出力する電圧・電流変換手段と、前記所定の
電圧・電流変換特性の非直線性を補償する所定の電流・
電圧変換特性を有し、前記読出し線に出力された電流信
号を電圧信号に変換するための電流・電圧変換手段とを
備えた光電変換素子が提供される。
【０００９】このような構成では、前記電流・電圧変換
手段の電流・電圧変換特性は前記電圧・電流変換手段の
所定の電圧・電流変換特性を補償するよう構成されてい
るから、前記電圧・電流変換手段に非直線性が存在して
も、その非直線性は電流・電圧変換手段によって補償さ
れ、光電変換手段からの電圧信号を忠実に外部に出力す
ることができる。
手段の電流・電圧変換特性は前記電圧・電流変換手段の
所定の電圧・電流変換特性を補償するよう構成されてい
るから、前記電圧・電流変換手段に非直線性が存在して
も、その非直線性は電流・電圧変換手段によって補償さ
れ、光電変換手段からの電圧信号を忠実に外部に出力す
ることができる。
【００１０】この場合、前記電圧・電流変換手段は第１
の増幅素子を備え、かつ前記電流・電圧変換手段は負帰
還ループ中に前記第１の増幅素子と同等の伝達特性を有
する第２の増幅素子を有する負帰還増幅手段を備えたも
のとして構成することができる。
の増幅素子を備え、かつ前記電流・電圧変換手段は負帰
還ループ中に前記第１の増幅素子と同等の伝達特性を有
する第２の増幅素子を有する負帰還増幅手段を備えたも
のとして構成することができる。
【００１１】前記電流・電圧変換手段として負帰還ルー
プ中に第１の増幅素子と同等の伝達特性を有する第２の
増幅素子を備えた負帰還増幅手段として構成することに
よって、電流・電圧変換手段の電流・電圧伝達特性を前
記電圧・電流変換手段の電圧・電流伝達特性を補償する
特性とすることができる。これによって、たとえ前記電
圧・電流変換手段の伝達特性が非直線性を有していて
も、前記電圧・電流変換手段に入力される電圧信号と前
記電流・電圧変換手段から出力される電圧信号との間の
直線性を良好なものとすることができ、簡単な回路構成
で優れた直線性を実現することができる。
プ中に第１の増幅素子と同等の伝達特性を有する第２の
増幅素子を備えた負帰還増幅手段として構成することに
よって、電流・電圧変換手段の電流・電圧伝達特性を前
記電圧・電流変換手段の電圧・電流伝達特性を補償する
特性とすることができる。これによって、たとえ前記電
圧・電流変換手段の伝達特性が非直線性を有していて
も、前記電圧・電流変換手段に入力される電圧信号と前
記電流・電圧変換手段から出力される電圧信号との間の
直線性を良好なものとすることができ、簡単な回路構成
で優れた直線性を実現することができる。
【００１２】さらに、前記光電変換手段からの暗出力ま
たは信号出力の読出し時またはその所定時間前から読出
し時までのみ前記電圧・電流変換手段を作動させる活性
化手段を設けると好都合である。
たは信号出力の読出し時またはその所定時間前から読出
し時までのみ前記電圧・電流変換手段を作動させる活性
化手段を設けると好都合である。
【００１３】このような活性化手段によって前記電圧・
電流変換手段を必要な時間にのみ活性化させることがで
きるから、回路の消費電力を低減させることができる。
電流変換手段を必要な時間にのみ活性化させることがで
きるから、回路の消費電力を低減させることができる。
【００１４】さらに、前記電圧・電流変換手段の負荷と
なる定電流手段と、制御信号に応じて前記電圧・電流変
換手段の入出力端子間を短絡するスイッチ手段と、前記
光電変換手段と前記電圧・電流変換手段との間の回路に
挿入された電荷蓄積手段とを設け、前記スイッチ手段に
よって前記電圧・電流変換手段の入出力端子間を短絡し
て前記光電変換手段の暗出力の読出しを行なうことによ
って前記電荷蓄積手段を充電した後、前記スイッチ手段
をオフとして前記光電変換手段変換手段の信号読出しを
行ない前記電荷蓄積手段を介して出力信号を得ることも
できる。
なる定電流手段と、制御信号に応じて前記電圧・電流変
換手段の入出力端子間を短絡するスイッチ手段と、前記
光電変換手段と前記電圧・電流変換手段との間の回路に
挿入された電荷蓄積手段とを設け、前記スイッチ手段に
よって前記電圧・電流変換手段の入出力端子間を短絡し
て前記光電変換手段の暗出力の読出しを行なうことによ
って前記電荷蓄積手段を充電した後、前記スイッチ手段
をオフとして前記光電変換手段変換手段の信号読出しを
行ない前記電荷蓄積手段を介して出力信号を得ることも
できる。
【００１５】このような構成においては、前記スイッチ
手段により電圧・電流変換手段の入出力端子間を短絡し
て光電変換手段の暗出力の読出しを行ない前記電荷蓄積
手段を充電する。そして、その後前記スイッチ手段をオ
フとして再び光電変換手段の読出しを行ない、前記電荷
蓄積手段を介して読出し出力を得る。前記電荷蓄積手段
には暗出力に応じた値の電圧が充電されており、この電
荷蓄積手段を介して読出し出力を得ることにより、ノイ
ズ成分の除去された読出し信号が得られる。この場合
も、前述のような電流・電圧変換手段の作用により、直
線性の良好な読出し出力が得られる。
手段により電圧・電流変換手段の入出力端子間を短絡し
て光電変換手段の暗出力の読出しを行ない前記電荷蓄積
手段を充電する。そして、その後前記スイッチ手段をオ
フとして再び光電変換手段の読出しを行ない、前記電荷
蓄積手段を介して読出し出力を得る。前記電荷蓄積手段
には暗出力に応じた値の電圧が充電されており、この電
荷蓄積手段を介して読出し出力を得ることにより、ノイ
ズ成分の除去された読出し信号が得られる。この場合
も、前述のような電流・電圧変換手段の作用により、直
線性の良好な読出し出力が得られる。
【００１６】さらに、前記光電変換手段からの暗出力ま
たは信号出力の読出し時またはその所定時間前から読出
し時までのみ前記電圧・電流変換手段および前記定電流
手段を含む回路を作動させる活性化手段を設けると好都
合である。
たは信号出力の読出し時またはその所定時間前から読出
し時までのみ前記電圧・電流変換手段および前記定電流
手段を含む回路を作動させる活性化手段を設けると好都
合である。
【００１７】この場合も、前記活性化手段は、光電変換
手段の読出し時または読出しより所定時間前から前記電
圧・電流変換手段および前記定電流手段を含む回路を作
動させることにより、高速度の動作および省電力化を達
成することができる。
手段の読出し時または読出しより所定時間前から前記電
圧・電流変換手段および前記定電流手段を含む回路を作
動させることにより、高速度の動作および省電力化を達
成することができる。
【００１８】本発明の第２の態樣では、それぞれ光信号
を電気信号に変換しかつ増幅して電圧信号として出力す
る複数の光電変換手段と、所定の電圧・電流変換特性を
有し前記各々の光電変換手段から出力された電圧信号を
電流信号に変換して所定の読出し線に出力する電圧・電
流変換手段と、前記所定の電圧・電流変換特性の非直線
性を補償する所定の電流・電圧変換特性を有し、前記読
出し線に出力された電流信号を電圧信号に変換するため
の電流・電圧変換手段とを備えた固体撮像装置が提供さ
れる。
を電気信号に変換しかつ増幅して電圧信号として出力す
る複数の光電変換手段と、所定の電圧・電流変換特性を
有し前記各々の光電変換手段から出力された電圧信号を
電流信号に変換して所定の読出し線に出力する電圧・電
流変換手段と、前記所定の電圧・電流変換特性の非直線
性を補償する所定の電流・電圧変換特性を有し、前記読
出し線に出力された電流信号を電圧信号に変換するため
の電流・電圧変換手段とを備えた固体撮像装置が提供さ
れる。
【００１９】このような構成では、前記電流・電圧変換
手段の電流・電圧変換特性は前記電圧・電流変換手段の
所定の電圧・電流変換特性を補償するよう構成されてい
るから、前記電圧・電流変換手段に非直線性が存在して
も、その非直線性は電流・電圧変換手段によって補償さ
れ、光電変換手段からの電圧信号を忠実に外部に出力す
ることができる。
手段の電流・電圧変換特性は前記電圧・電流変換手段の
所定の電圧・電流変換特性を補償するよう構成されてい
るから、前記電圧・電流変換手段に非直線性が存在して
も、その非直線性は電流・電圧変換手段によって補償さ
れ、光電変換手段からの電圧信号を忠実に外部に出力す
ることができる。
【００２０】この場合、前記電圧・電流変換手段は第１
の増幅素子を備え、かつ前記電流・電圧変換手段は負帰
還ループ中に前記第１の増幅素子と同等の伝達特性を有
する第２の増幅素子を有する負帰還増幅手段を備えたも
のとして構成することができる。
の増幅素子を備え、かつ前記電流・電圧変換手段は負帰
還ループ中に前記第１の増幅素子と同等の伝達特性を有
する第２の増幅素子を有する負帰還増幅手段を備えたも
のとして構成することができる。
【００２１】前記電流・電圧変換手段として負帰還ルー
プ中に第１の増幅素子と同等の伝達特性を有する第２の
増幅素子を備えた負帰還増幅手段として構成することに
よって、電流・電圧変換手段の電流・電圧伝達特性を前
記電圧・電流変換手段の電圧・電流伝達特性を補償する
特性とすることができる。これによって、たとえ前記電
圧・電流変換手段の伝達特性が非直線性を有していて
も、前記電圧・電流変換手段に入力される電圧信号と前
記電流・電圧変換手段から出力される電圧信号との間の
直線性を良好なものとすることができ、簡単な回路構成
で優れた直線性を実現することができる。
プ中に第１の増幅素子と同等の伝達特性を有する第２の
増幅素子を備えた負帰還増幅手段として構成することに
よって、電流・電圧変換手段の電流・電圧伝達特性を前
記電圧・電流変換手段の電圧・電流伝達特性を補償する
特性とすることができる。これによって、たとえ前記電
圧・電流変換手段の伝達特性が非直線性を有していて
も、前記電圧・電流変換手段に入力される電圧信号と前
記電流・電圧変換手段から出力される電圧信号との間の
直線性を良好なものとすることができ、簡単な回路構成
で優れた直線性を実現することができる。
【００２２】さらに、前記光電変換手段からの暗出力ま
たは信号出力の読出し時またはその所定時間前から読出
し時までのみ前記電圧・電流変換手段を作動させる活性
化手段を設けると好都合である。
たは信号出力の読出し時またはその所定時間前から読出
し時までのみ前記電圧・電流変換手段を作動させる活性
化手段を設けると好都合である。
【００２３】このような活性化手段によって前記電圧・
電流変換手段を必要な時間にのみ活性化させることがで
きるから、回路の消費電力を低減させることができる。
電流変換手段を必要な時間にのみ活性化させることがで
きるから、回路の消費電力を低減させることができる。
【００２４】さらに、前記電圧・電流変換手段の負荷と
なる定電流手段と、制御信号に応じて前記電圧・電流変
換手段の入出力端子間を短絡するスイッチ手段と、前記
光電変換手段と前記電圧・電流変換手段との間の回路に
挿入された電荷蓄積手段とを設け、前記スイッチ手段に
よって前記電圧・電流変換手段の入出力端子間を短絡し
て前記光電変換手段の暗出力の読出しを行なうことによ
って前記電荷蓄積手段を充電した後、前記スイッチ手段
をオフとして前記光電変換手段変換手段の信号読出しを
行ない前記電荷蓄積手段を介して出力信号を得ることも
できる。
なる定電流手段と、制御信号に応じて前記電圧・電流変
換手段の入出力端子間を短絡するスイッチ手段と、前記
光電変換手段と前記電圧・電流変換手段との間の回路に
挿入された電荷蓄積手段とを設け、前記スイッチ手段に
よって前記電圧・電流変換手段の入出力端子間を短絡し
て前記光電変換手段の暗出力の読出しを行なうことによ
って前記電荷蓄積手段を充電した後、前記スイッチ手段
をオフとして前記光電変換手段変換手段の信号読出しを
行ない前記電荷蓄積手段を介して出力信号を得ることも
できる。
【００２５】このような構成においては、前記スイッチ
手段により電圧・電流変換手段の入出力端子間を短絡し
て光電変換手段の暗出力の読出しを行ない前記電荷蓄積
手段を充電する。そして、その後前記スイッチ手段をオ
フとして再び光電変換手段の読出しを行ない、前記電荷
蓄積手段を介して読出し出力を得る。前記電荷蓄積手段
には暗出力に応じた値の電圧が充電されており、この電
荷蓄積手段を介して読出し出力を得ることにより、ノイ
ズ成分の除去された読出し信号が得られる。この場合
も、前述のような電流・電圧変換手段の作用により、直
線性の良好な読出し出力が得られる。
手段により電圧・電流変換手段の入出力端子間を短絡し
て光電変換手段の暗出力の読出しを行ない前記電荷蓄積
手段を充電する。そして、その後前記スイッチ手段をオ
フとして再び光電変換手段の読出しを行ない、前記電荷
蓄積手段を介して読出し出力を得る。前記電荷蓄積手段
には暗出力に応じた値の電圧が充電されており、この電
荷蓄積手段を介して読出し出力を得ることにより、ノイ
ズ成分の除去された読出し信号が得られる。この場合
も、前述のような電流・電圧変換手段の作用により、直
線性の良好な読出し出力が得られる。
【００２６】さらに、前記光電変換手段からの暗出力ま
たは信号出力の読出し時またはその所定時間前から読出
し時までのみ前記電圧・電流変換手段および前記定電流
手段を含む回路を作動させる活性化手段を設けると好都
合である。
たは信号出力の読出し時またはその所定時間前から読出
し時までのみ前記電圧・電流変換手段および前記定電流
手段を含む回路を作動させる活性化手段を設けると好都
合である。
【００２７】この場合も、前記活性化手段は、光電変換
手段の読出し時または読出しより所定時間前から前記電
圧・電流変換手段および前記定電流手段を含む回路を作
動させることにより、高速度の動作および省電力化を達
成することができる。
手段の読出し時または読出しより所定時間前から前記電
圧・電流変換手段および前記定電流手段を含む回路を作
動させることにより、高速度の動作および省電力化を達
成することができる。
【００２８】本発明の第３の態樣では、固体撮像装置が
提供され、該固体撮像装置は、行および列方向に２次元
マトリクス状に配列され、各々入射光に応じた電荷を蓄
積しかつ増幅して電圧信号として出力する光電変換手段
からなる複数の画素と、前記画素を前記マトリクス配列
の各行毎に順次走査して各画素からの読出し信号を各列
の垂直読出し線に取り出すための垂直走査手段と、前記
複数の垂直読出し線からの信号を順次走査して水平読出
し線に各行毎の時系列的な信号を順次取り出すための水
平走査手段と、各々の垂直読出し線に対応して設けら
れ、入力電圧に対応した出力電流を生成するための第１
の増幅素子を含む電圧・電流変換手段と、前記電圧・電
流変換手段の負荷となる定電流手段と、制御信号に応じ
て前記電圧・電流変換手段の入出力端子間を短絡するス
イッチ手段と、各々の垂直読出し線に対応して設けら
れ、各々の垂直読出し線と対応する電圧・電流変換手段
との間の回路に挿入された結合容量と、各々の垂直読出
し線に対応して設けられ、対応する前記電圧・電流変換
手段の出力電流信号を各垂直読出し線毎に順次前記水平
読出し線に出力する複数の水平読出しスイッチ回路と、
負帰還ループ中に前記電圧・電流変換手段に含まれる前
記第１の増幅素子と同等の伝達特性を有する第２の増幅
素子を有する負帰還増幅器で構成され、水平読出し線に
出力された電流信号を電圧信号に変換するための電流・
電圧変換手段と、を具備し、各行毎に前記スイッチ手段
により前記電圧・電流変換手段の入出力端子間を短絡し
て前記光電変換手段の暗出力の読出しを行なうことによ
って各列の前記結合容量を充電した後、前記スイッチ手
段をオフにして再び前記光電変換手段の読出しを行な
い、前記結合容量を介して得られた読出し出力を前記電
圧・電流変換手段によって電流信号に変換し、該電流信
号を前記各列の水平読出しスイッチ回路を順次オンとし
て各行毎に時系列的に前記水平読出し線に出力すること
を特徴とする。
提供され、該固体撮像装置は、行および列方向に２次元
マトリクス状に配列され、各々入射光に応じた電荷を蓄
積しかつ増幅して電圧信号として出力する光電変換手段
からなる複数の画素と、前記画素を前記マトリクス配列
の各行毎に順次走査して各画素からの読出し信号を各列
の垂直読出し線に取り出すための垂直走査手段と、前記
複数の垂直読出し線からの信号を順次走査して水平読出
し線に各行毎の時系列的な信号を順次取り出すための水
平走査手段と、各々の垂直読出し線に対応して設けら
れ、入力電圧に対応した出力電流を生成するための第１
の増幅素子を含む電圧・電流変換手段と、前記電圧・電
流変換手段の負荷となる定電流手段と、制御信号に応じ
て前記電圧・電流変換手段の入出力端子間を短絡するス
イッチ手段と、各々の垂直読出し線に対応して設けら
れ、各々の垂直読出し線と対応する電圧・電流変換手段
との間の回路に挿入された結合容量と、各々の垂直読出
し線に対応して設けられ、対応する前記電圧・電流変換
手段の出力電流信号を各垂直読出し線毎に順次前記水平
読出し線に出力する複数の水平読出しスイッチ回路と、
負帰還ループ中に前記電圧・電流変換手段に含まれる前
記第１の増幅素子と同等の伝達特性を有する第２の増幅
素子を有する負帰還増幅器で構成され、水平読出し線に
出力された電流信号を電圧信号に変換するための電流・
電圧変換手段と、を具備し、各行毎に前記スイッチ手段
により前記電圧・電流変換手段の入出力端子間を短絡し
て前記光電変換手段の暗出力の読出しを行なうことによ
って各列の前記結合容量を充電した後、前記スイッチ手
段をオフにして再び前記光電変換手段の読出しを行な
い、前記結合容量を介して得られた読出し出力を前記電
圧・電流変換手段によって電流信号に変換し、該電流信
号を前記各列の水平読出しスイッチ回路を順次オンとし
て各行毎に時系列的に前記水平読出し線に出力すること
を特徴とする。
【００２９】このような構成に係わる固体撮像装置にお
いても、各行ごとに前記スイッチ手段によって電圧・電
流変換手段の入出力端子間を短絡して光電変換手段の暗
出力の読出しを行ない、各列の結合容量を充電する。そ
の後、前記スイッチ手段をオフとして再び光電変換手段
の信号読出しを行なう。この読出した信号を前記結合容
量を介して得ることにより、固定パターン雑音が除去さ
れた読出し信号が得られる。このような読出し信号は、
前記垂直読出し線に対応して設けられた電圧・電流変換
手段の電圧・電流伝達特性を補償するように前記電流・
電圧変換手段の電流−電圧変換特性が設定されているか
ら、水平読出し線から電流・電圧変換手段を介して出力
される読出し信号は、元の光電変換手段から出力される
電圧信号に対して良好な直線性を有するものとなる。し
たがって、高忠実度かつ高品質の読出し出力信号が得ら
れる。
いても、各行ごとに前記スイッチ手段によって電圧・電
流変換手段の入出力端子間を短絡して光電変換手段の暗
出力の読出しを行ない、各列の結合容量を充電する。そ
の後、前記スイッチ手段をオフとして再び光電変換手段
の信号読出しを行なう。この読出した信号を前記結合容
量を介して得ることにより、固定パターン雑音が除去さ
れた読出し信号が得られる。このような読出し信号は、
前記垂直読出し線に対応して設けられた電圧・電流変換
手段の電圧・電流伝達特性を補償するように前記電流・
電圧変換手段の電流−電圧変換特性が設定されているか
ら、水平読出し線から電流・電圧変換手段を介して出力
される読出し信号は、元の光電変換手段から出力される
電圧信号に対して良好な直線性を有するものとなる。し
たがって、高忠実度かつ高品質の読出し出力信号が得ら
れる。
【００３０】さらに、前記電圧・電流変換手段と前記定
電流手段の電流経路の間に接続され、前記光電変換手段
からの暗出力または信号出力の読出し時またはその所定
時間前から読出し時までの間のみ前記電圧・電流変換手
段および前記定電流手段を含む回路を作動させる活性化
手段を設けることもできる。
電流手段の電流経路の間に接続され、前記光電変換手段
からの暗出力または信号出力の読出し時またはその所定
時間前から読出し時までの間のみ前記電圧・電流変換手
段および前記定電流手段を含む回路を作動させる活性化
手段を設けることもできる。
【００３１】このような活性化手段は、光電変換手段か
らの暗出力または信号出力の読出し時またはその所定時
間前から読出し時までの間のみ前記電圧・電流変換手段
および前記定電流手段を含む回路を作動させる。したが
って、固体撮像装置の消費電力を大幅に節約することが
でき、しかも読出し速度を向上させると共に前述のよう
に読出し信号の忠実度を高めることができる。
らの暗出力または信号出力の読出し時またはその所定時
間前から読出し時までの間のみ前記電圧・電流変換手段
および前記定電流手段を含む回路を作動させる。したが
って、固体撮像装置の消費電力を大幅に節約することが
でき、しかも読出し速度を向上させると共に前述のよう
に読出し信号の忠実度を高めることができる。
【００３２】
【発明の実施の形態】以下図面を参照して本発明に係わ
る光電変換素子および固体撮像装置につき説明する。図
１は、本発明の第１の実施形態に係わる固体撮像装置の
概略の構成を示す。図１では、説明および図示の簡略化
のため３行×３列に画素を配列して構成した２次元固体
撮像装置の例を示している。同図において、Ｐｉｊはｉ
行ｊ列の画素を示しており（ｉ＝１，２，３；ｊ＝１，
２，３）、これらの画素が３行×３列のマトリクス状に
配列されている。これらの画素は、垂直走査回路ＶＳＲ
により行ごとに選択して制御され、垂直読出し線ＬＶｊ
に信号を出力する。また、Ｈｊは各垂直読出し線ＬＶｊ
ごとに設けられた水平読出し回路であり、水平走査回路
ＨＳＲにより列方向に選択して制御され、各垂直読出し
線ＬＶｊの出力を順次時系列的に水平読出し線ＨＬに出
力する。水平読出し線ＨＬに出力された読出し電流出力
信号は後に説明する電流・電圧変換回路ＩＶＣにより電
圧信号に変換され出力端子Ｖｏｕｔから出力される。
る光電変換素子および固体撮像装置につき説明する。図
１は、本発明の第１の実施形態に係わる固体撮像装置の
概略の構成を示す。図１では、説明および図示の簡略化
のため３行×３列に画素を配列して構成した２次元固体
撮像装置の例を示している。同図において、Ｐｉｊはｉ
行ｊ列の画素を示しており（ｉ＝１，２，３；ｊ＝１，
２，３）、これらの画素が３行×３列のマトリクス状に
配列されている。これらの画素は、垂直走査回路ＶＳＲ
により行ごとに選択して制御され、垂直読出し線ＬＶｊ
に信号を出力する。また、Ｈｊは各垂直読出し線ＬＶｊ
ごとに設けられた水平読出し回路であり、水平走査回路
ＨＳＲにより列方向に選択して制御され、各垂直読出し
線ＬＶｊの出力を順次時系列的に水平読出し線ＨＬに出
力する。水平読出し線ＨＬに出力された読出し電流出力
信号は後に説明する電流・電圧変換回路ＩＶＣにより電
圧信号に変換され出力端子Ｖｏｕｔから出力される。
【００３３】各画素Ｐｉｊは、光電変換素子であるフォ
トダイオードＤｉｊ、例えば接合型ＦＥＴからなる増幅
素子ＱＡｉｊ、前記フォトダイオードＤｉｊの電荷を増
幅素子ＱＡｉｊのゲートに転送するＭＯＳＦＥＴからな
る転送素子ＱＴｉｊ、増幅素子ＱＡｉｊのゲート電極を
プリセットするためのＭＯＳＦＥＴからなるスイッチ素
子ＳＰｉｊで構成されている。
トダイオードＤｉｊ、例えば接合型ＦＥＴからなる増幅
素子ＱＡｉｊ、前記フォトダイオードＤｉｊの電荷を増
幅素子ＱＡｉｊのゲートに転送するＭＯＳＦＥＴからな
る転送素子ＱＴｉｊ、増幅素子ＱＡｉｊのゲート電極を
プリセットするためのＭＯＳＦＥＴからなるスイッチ素
子ＳＰｉｊで構成されている。
【００３４】各フォトダイオードＤｉｊのカソードは電
源ＶＤＤ１に接続され、アノードは転送素子ＱＴｉｊの
ソースに接続されている。転送素子ＱＴｉｊのドレイン
は増幅素子ＱＡｉｊのゲートおよびプリセット用スイッ
チ素子ＳＰｉｊのソースに接続されている。増幅素子Ｑ
Ａｉｊのドレインは電源ＶＤＤ１接続され、ソースはそ
れぞれの列の垂直読出し線ＬＶｊに接続されている。転
送素子ＱＴｉｊのゲートは各行の転送制御ラインから転
送制御信号φＴｉを受ける。さらに、各プリセット用ス
イッチ素子ＳＰｉｊのドレインは各行のプリセット信号
線からプリセット信号φＤｉを受ける。
源ＶＤＤ１に接続され、アノードは転送素子ＱＴｉｊの
ソースに接続されている。転送素子ＱＴｉｊのドレイン
は増幅素子ＱＡｉｊのゲートおよびプリセット用スイッ
チ素子ＳＰｉｊのソースに接続されている。増幅素子Ｑ
Ａｉｊのドレインは電源ＶＤＤ１接続され、ソースはそ
れぞれの列の垂直読出し線ＬＶｊに接続されている。転
送素子ＱＴｉｊのゲートは各行の転送制御ラインから転
送制御信号φＴｉを受ける。さらに、各プリセット用ス
イッチ素子ＳＰｉｊのドレインは各行のプリセット信号
線からプリセット信号φＤｉを受ける。
【００３５】また、図１において、ＬＶｊは前述のよう
にｊ列目の垂直読出し線であり（ｊ＝１，２，３）であ
り、ＱＲＳＴＶｊは該垂直読出し線ＬＶｊのリセットを
行うためのＭＯＳＦＥＴからなるスイッチ素子である。
各列のスイッチ素子ＱＲＳＴＶｊのゲートは共通に接続
されリセット制御信号φＲＳＴＶが供給できるように構
成されている。各垂直読出し線ＬＶｊと低レベル側の電
源ＶＳＳとの間には選択された増幅素子ＱＡｉｊの負荷
となる第１の定電流源ＣＳＶｊが接続されている。従っ
て、以下に説明する垂直走査回路ＶＳＲで選択された画
素の増幅素子ＱＡｉｊはソースフォロワとして動作す
る。
にｊ列目の垂直読出し線であり（ｊ＝１，２，３）であ
り、ＱＲＳＴＶｊは該垂直読出し線ＬＶｊのリセットを
行うためのＭＯＳＦＥＴからなるスイッチ素子である。
各列のスイッチ素子ＱＲＳＴＶｊのゲートは共通に接続
されリセット制御信号φＲＳＴＶが供給できるように構
成されている。各垂直読出し線ＬＶｊと低レベル側の電
源ＶＳＳとの間には選択された増幅素子ＱＡｉｊの負荷
となる第１の定電流源ＣＳＶｊが接続されている。従っ
て、以下に説明する垂直走査回路ＶＳＲで選択された画
素の増幅素子ＱＡｉｊはソースフォロワとして動作す
る。
【００３６】ＶＳＲは垂直走査回路であり、選択画素の
転送素子ＱＴｉｊを選択行ごとに駆動する転送駆動信号
φＴｉ、および各画素のプリセット素子ＳＰｉｊを通じ
て選択画素の増幅素子ＱＡｉｊをプリセットするための
信号φＤｉを各行ごとに出力する。なお、すべてのプリ
セット用スイッチ素子ＳＰｉｊのゲートには後に説明す
るプリセット制御信号φＰＧが供給される。
転送素子ＱＴｉｊを選択行ごとに駆動する転送駆動信号
φＴｉ、および各画素のプリセット素子ＳＰｉｊを通じ
て選択画素の増幅素子ＱＡｉｊをプリセットするための
信号φＤｉを各行ごとに出力する。なお、すべてのプリ
セット用スイッチ素子ＳＰｉｊのゲートには後に説明す
るプリセット制御信号φＰＧが供給される。
【００３７】また、ＨＳＲは水平走査回路であり、各列
ごとに順次水平走査信号φＨｊを出力して水平読出し回
路Ｈｊの水平読出しスイッチ素子ＳＨｊのゲートに供給
し、水平読出し回路Ｈｊの出力を順次水平読出し線ＨＬ
に接続する働きをなす。
ごとに順次水平走査信号φＨｊを出力して水平読出し回
路Ｈｊの水平読出しスイッチ素子ＳＨｊのゲートに供給
し、水平読出し回路Ｈｊの出力を順次水平読出し線ＨＬ
に接続する働きをなす。
【００３８】次に、Ｈｊはｊ列目の水平読出し回路であ
り、各列ごとに設けられ、それぞれ例えばＭＯＳＦＥＴ
からなる電圧電流変換素子ＱＨｊ、該電圧電流変換素子
ＱＨｊの入力電極、例えばゲート、と出力電極、例えば
ドレイン、とを短絡するスイッチ素子ＳＢｊと、電圧電
流変換素子ＱＨｊのドレインと水平読出し線ＨＬとの間
に接続された水平読出しスイッチＳＨｊを備えている。
電圧電流変換素子ＱＨｊのソースは接地されている。ま
た、スイッチ素子ＳＢｊは制御信号φＳＨによって制御
される。水平読出しスイッチ素子ＳＨｊのゲートには水
平走査回路ＨＳＲからの水平走査信号φＨｊが接続され
ている。
り、各列ごとに設けられ、それぞれ例えばＭＯＳＦＥＴ
からなる電圧電流変換素子ＱＨｊ、該電圧電流変換素子
ＱＨｊの入力電極、例えばゲート、と出力電極、例えば
ドレイン、とを短絡するスイッチ素子ＳＢｊと、電圧電
流変換素子ＱＨｊのドレインと水平読出し線ＨＬとの間
に接続された水平読出しスイッチＳＨｊを備えている。
電圧電流変換素子ＱＨｊのソースは接地されている。ま
た、スイッチ素子ＳＢｊは制御信号φＳＨによって制御
される。水平読出しスイッチ素子ＳＨｊのゲートには水
平走査回路ＨＳＲからの水平走査信号φＨｊが接続され
ている。
【００３９】さらに、前記電圧電流変換素子ＱＨｊのド
レインと電源電圧ＶＤＤ２との間には定電流回路を構成
する、例えばＭＯＳトランジスタのような定電流素子Ｑ
Ｂｊが接続されている。該定電流素子ＱＢｊのゲートは
全ての列に共通に基準電圧ＶＲＥＦ２が印加され、ソー
スは共通に前述のように電源電圧ＶＤＤ２が印加され
る。
レインと電源電圧ＶＤＤ２との間には定電流回路を構成
する、例えばＭＯＳトランジスタのような定電流素子Ｑ
Ｂｊが接続されている。該定電流素子ＱＢｊのゲートは
全ての列に共通に基準電圧ＶＲＥＦ２が印加され、ソー
スは共通に前述のように電源電圧ＶＤＤ２が印加され
る。
【００４０】さらに、垂直読出し線ＬＶｊと各水平読出
し回路Ｈｊの電圧電流変換素子ＱＨｊの入力すなわちゲ
ートとの間には結合容量ＣＣｊと転送スイッチＳＴｊが
接続されている。すなわち、転送スイッチＳＴｊのドレ
インはそれぞれ対応する水平読出し線ＬＶｊに接続さ
れ、ソースはそれぞれ対応する結合容量ＣＣｊの一方の
端子に接続されている。結合容量ＣＣｊの他方の端子は
電圧電流変換素子ＱＨｊのゲートに接続されている。さ
らに、各転送スイッチＳＴｊのソース端子、すなわち転
送スイッチ素子ＳＴｊと結合容量ＣＣｊとの接続点とグ
ランド間にはそれぞれ第２の蓄積容量ＣＴｊが接続され
ている。各転送スイッチＳＴｊのゲートは共通に接続さ
れ、転送制御信号φＴが供給できるよう構成されてい
る。
し回路Ｈｊの電圧電流変換素子ＱＨｊの入力すなわちゲ
ートとの間には結合容量ＣＣｊと転送スイッチＳＴｊが
接続されている。すなわち、転送スイッチＳＴｊのドレ
インはそれぞれ対応する水平読出し線ＬＶｊに接続さ
れ、ソースはそれぞれ対応する結合容量ＣＣｊの一方の
端子に接続されている。結合容量ＣＣｊの他方の端子は
電圧電流変換素子ＱＨｊのゲートに接続されている。さ
らに、各転送スイッチＳＴｊのソース端子、すなわち転
送スイッチ素子ＳＴｊと結合容量ＣＣｊとの接続点とグ
ランド間にはそれぞれ第２の蓄積容量ＣＴｊが接続され
ている。各転送スイッチＳＴｊのゲートは共通に接続さ
れ、転送制御信号φＴが供給できるよう構成されてい
る。
【００４１】さらに、水平読出し線ＨＬに接続された電
流・電圧変換回路ＩＶＣは、後に詳細に説明するよう
に、前記水平読出し回路Ｈｊの電圧電流変換素子ＱＨｊ
の電圧・電流伝達特性を補償し、該電圧電流変換素子Ｑ
Ｈｊの電圧・電流伝達特性の非直線性を低減する電流・
電圧伝達特性を有している。
流・電圧変換回路ＩＶＣは、後に詳細に説明するよう
に、前記水平読出し回路Ｈｊの電圧電流変換素子ＱＨｊ
の電圧・電流伝達特性を補償し、該電圧電流変換素子Ｑ
Ｈｊの電圧・電流伝達特性の非直線性を低減する電流・
電圧伝達特性を有している。
【００４２】以上のような構成を有する固体撮像装置の
動作を説明する。ここで各画素はすでに図示しない被写
体などからの光信号に応じた電荷を蓄積しており、垂直
走査回路ＶＳＲによって第１行目より順次選択して読出
しを行うものとする。
動作を説明する。ここで各画素はすでに図示しない被写
体などからの光信号に応じた電荷を蓄積しており、垂直
走査回路ＶＳＲによって第１行目より順次選択して読出
しを行うものとする。
【００４３】まず、第１行目の画素Ｐ１ｊの読出しを行
う。すなわち、まず水平帰線期間において、プリセット
制御信号φＰＧをローレベルにして全画素のプリセット
用スイッチ素子ＳＰｉｊをオンにした状態で、垂直走査
回路ＶＳＲから選択された画素、すなわち第１行目の画
素に対してプリセット信号φＤ１を印加する。プリセッ
ト信号φＤ１の電圧は、増幅素子ＱＡ１ｊがオンになる
電圧ＶＰＤＨとする。
う。すなわち、まず水平帰線期間において、プリセット
制御信号φＰＧをローレベルにして全画素のプリセット
用スイッチ素子ＳＰｉｊをオンにした状態で、垂直走査
回路ＶＳＲから選択された画素、すなわち第１行目の画
素に対してプリセット信号φＤ１を印加する。プリセッ
ト信号φＤ１の電圧は、増幅素子ＱＡ１ｊがオンになる
電圧ＶＰＤＨとする。
【００４４】なお、この時非選択画素、すなわち第２行
目および第３行目の画素Ｐ２ｊ，Ｐ３ｊのプリセットス
イッチ素子ＳＰ２ｊ，ＳＰ３ｊに加えられるプリセット
信号φＤ２，φＤ３は各画素の増幅素子ＱＡ２ｊ，ＱＡ
３ｊが深くバイアスされてカットオフするような電圧Ｖ
ＰＤＬにする。このようにすると、選択された画素、こ
の場合はＰ１ｊ、のみの増幅素子ＱＡ１ｊのみがオンに
なり、そのゲート電圧がＶＰＤＨであるから、該増幅素
子ＱＡｉｊは入力電圧をＶＰＤＨとし、定電流源ＣＳＶ
ｊを負荷とするソースフロアとして動作し出力電圧を発
生して各垂直読出し線ＬＶｊに供給する。
目および第３行目の画素Ｐ２ｊ，Ｐ３ｊのプリセットス
イッチ素子ＳＰ２ｊ，ＳＰ３ｊに加えられるプリセット
信号φＤ２，φＤ３は各画素の増幅素子ＱＡ２ｊ，ＱＡ
３ｊが深くバイアスされてカットオフするような電圧Ｖ
ＰＤＬにする。このようにすると、選択された画素、こ
の場合はＰ１ｊ、のみの増幅素子ＱＡ１ｊのみがオンに
なり、そのゲート電圧がＶＰＤＨであるから、該増幅素
子ＱＡｉｊは入力電圧をＶＰＤＨとし、定電流源ＣＳＶ
ｊを負荷とするソースフロアとして動作し出力電圧を発
生して各垂直読出し線ＬＶｊに供給する。
【００４５】なお、この時各増幅素子ＱＡ１１〜ＱＡ１
３のゲート電圧は等しいから、もし各増幅素子ＱＡ１１
〜ＱＡ１３の特性が完全に同じならばそれらの出力電圧
も等しくなるはずであるが、実際には各増幅素子のばら
つきにより、出力電圧は若干異なる電圧となる。これが
いわゆる固定パターン雑音である。このような固定パタ
ーン雑音を含めた各画素の増幅素子ＱＡｉｊの出力電圧
を暗電圧ＶＤｉｊとする。
３のゲート電圧は等しいから、もし各増幅素子ＱＡ１１
〜ＱＡ１３の特性が完全に同じならばそれらの出力電圧
も等しくなるはずであるが、実際には各増幅素子のばら
つきにより、出力電圧は若干異なる電圧となる。これが
いわゆる固定パターン雑音である。このような固定パタ
ーン雑音を含めた各画素の増幅素子ＱＡｉｊの出力電圧
を暗電圧ＶＤｉｊとする。
【００４６】また、水平帰線期間中に転送スイッチＳＴ
１〜ＳＴ３もオンとされ、選択行の画素の読出し出力電
圧をそれぞれの列の第２の蓄積容量ＣＴ１〜ＣＴ３に蓄
積した後は、転送制御信号φＴによって垂直読出し線す
なわち画素と水平読出し回路とを分離する。各転送スイ
ッチＳＴ１〜ＳＴ３をカットオフした後、水平読出し期
間中は第２の蓄積容量ＣＴ１〜ＣＴ３に蓄積された電圧
を各垂直読出し線の電圧として読み出す。
１〜ＳＴ３もオンとされ、選択行の画素の読出し出力電
圧をそれぞれの列の第２の蓄積容量ＣＴ１〜ＣＴ３に蓄
積した後は、転送制御信号φＴによって垂直読出し線す
なわち画素と水平読出し回路とを分離する。各転送スイ
ッチＳＴ１〜ＳＴ３をカットオフした後、水平読出し期
間中は第２の蓄積容量ＣＴ１〜ＣＴ３に蓄積された電圧
を各垂直読出し線の電圧として読み出す。
【００４７】このようにした目的の１つは画素部の増幅
素子ＱＡｉｊのゲート暗電流によるシェーディングの防
止である。図１の構成では、水平読出しは例えば図の左
端から右端まで順に走査を行うので、左端の画素は水平
読出し期間の始め、すなわち信号電荷を増幅素子ＱＡｉ
ｊのゲートに転送した直後に読み出されるのに対して右
端の画素は最後すなわち信号電荷を増幅素子ＱＡｉｊの
ゲートに転送後しばらくおいて読み出されるのでその間
の増幅素子のゲート電流が蓄積加算されて読み出され
る。この現象をゲート暗電流シェーディングと称する。
このゲート暗電流シェーディングは微小であり、通常の
用途ではあまり問題にならないが、例えば周囲温度が高
い場合にはゲート電流が増加するので好ましいことでは
ない。
素子ＱＡｉｊのゲート暗電流によるシェーディングの防
止である。図１の構成では、水平読出しは例えば図の左
端から右端まで順に走査を行うので、左端の画素は水平
読出し期間の始め、すなわち信号電荷を増幅素子ＱＡｉ
ｊのゲートに転送した直後に読み出されるのに対して右
端の画素は最後すなわち信号電荷を増幅素子ＱＡｉｊの
ゲートに転送後しばらくおいて読み出されるのでその間
の増幅素子のゲート電流が蓄積加算されて読み出され
る。この現象をゲート暗電流シェーディングと称する。
このゲート暗電流シェーディングは微小であり、通常の
用途ではあまり問題にならないが、例えば周囲温度が高
い場合にはゲート電流が増加するので好ましいことでは
ない。
【００４８】このため、各画素のフォトダイオードＤｉ
ｊの信号電荷を増幅素子ＱＡｉｊに転送した直後に、選
択行の全画素の信号をオンとなった転送スイッチ素子Ｓ
Ｔｊを介して第２の蓄積容量ＣＴｊに蓄積し、その後に
転送スイッチＳＴｊをカットオフするよう構成した。す
なわち、転送スイッチ素子ＳＴｊを転送制御信号φＴ２
より水平帰線期間中はオンにし、水平読出し期間中はオ
フにすればよい。このようにすると、水平読出し期間に
は、画素部を切り離して第２の蓄積容量ＣＴｊに充電し
た電荷を順次読み出すので前記のゲート暗電流シェーデ
ィング問題は避けられる。
ｊの信号電荷を増幅素子ＱＡｉｊに転送した直後に、選
択行の全画素の信号をオンとなった転送スイッチ素子Ｓ
Ｔｊを介して第２の蓄積容量ＣＴｊに蓄積し、その後に
転送スイッチＳＴｊをカットオフするよう構成した。す
なわち、転送スイッチ素子ＳＴｊを転送制御信号φＴ２
より水平帰線期間中はオンにし、水平読出し期間中はオ
フにすればよい。このようにすると、水平読出し期間に
は、画素部を切り離して第２の蓄積容量ＣＴｊに充電し
た電荷を順次読み出すので前記のゲート暗電流シェーデ
ィング問題は避けられる。
【００４９】このような構成により、プリセット制御信
号φＰＧにより画素部のプリセット素子ＳＰｉｊを再度
オンにして、プリセット信号φＤｊをＶＰＤＬ、すなわ
ち画素部の増幅素子ＱＡｉｊがオフになる電圧、として
画素部の増幅素子ＱＡｉｊをカットオフさせることがで
きる。これにより、水平読出し期間中は画素部に流れる
電流もなくすることができるので、さらに消費電力を低
減できる。
号φＰＧにより画素部のプリセット素子ＳＰｉｊを再度
オンにして、プリセット信号φＤｊをＶＰＤＬ、すなわ
ち画素部の増幅素子ＱＡｉｊがオフになる電圧、として
画素部の増幅素子ＱＡｉｊをカットオフさせることがで
きる。これにより、水平読出し期間中は画素部に流れる
電流もなくすることができるので、さらに消費電力を低
減できる。
【００５０】この場合、画素の暗出力を読み出すため
に、まず制御信号φＳＨにより各水平読出し回路のスイ
ッチ素子ＳＢｊをオンとして、電圧電流変換素子ＱＨｊ
のゲートとドレイン間を短絡する。この状態で、前記第
２の蓄積容量ＣＴｊに蓄積された画素の暗出力を読み出
すと、電圧電流変換素子ＱＨｊに流れる電流は定電流素
子ＱＢｊで構成される定電流回路に流れる電流に等しく
ならざるを得ない。したがって、電圧電流変換素子ＱＨ
ｊのゲート電極は、該電圧電流変換素子ＱＨｊに流れる
電流が前記定電流回路の定電流になるように自動的にバ
イアスされる。
に、まず制御信号φＳＨにより各水平読出し回路のスイ
ッチ素子ＳＢｊをオンとして、電圧電流変換素子ＱＨｊ
のゲートとドレイン間を短絡する。この状態で、前記第
２の蓄積容量ＣＴｊに蓄積された画素の暗出力を読み出
すと、電圧電流変換素子ＱＨｊに流れる電流は定電流素
子ＱＢｊで構成される定電流回路に流れる電流に等しく
ならざるを得ない。したがって、電圧電流変換素子ＱＨ
ｊのゲート電極は、該電圧電流変換素子ＱＨｊに流れる
電流が前記定電流回路の定電流になるように自動的にバ
イアスされる。
【００５１】一方、このとき前記第２の蓄積容量ＣＴｊ
の電圧は、暗電圧であるから、結合容量ＣＣｊの前記第
２の蓄積容量ＣＴｊに接続された端子の電圧も暗電圧と
なる。また、電圧電流変換素子ＱＨｊのゲート電圧は、
前述のように自動的に定まったバイアス電圧に等しくな
り、この状態で制御信号φＳＨによりスイッチ素子ＳＢ
ｊをオフにしても電圧電流変換素子ＱＨｊに流れる電流
は変化しない。すなわち、暗出力が結合容量ＣＣｊにサ
ンプルおよびホールドされたことになる。
の電圧は、暗電圧であるから、結合容量ＣＣｊの前記第
２の蓄積容量ＣＴｊに接続された端子の電圧も暗電圧と
なる。また、電圧電流変換素子ＱＨｊのゲート電圧は、
前述のように自動的に定まったバイアス電圧に等しくな
り、この状態で制御信号φＳＨによりスイッチ素子ＳＢ
ｊをオフにしても電圧電流変換素子ＱＨｊに流れる電流
は変化しない。すなわち、暗出力が結合容量ＣＣｊにサ
ンプルおよびホールドされたことになる。
【００５２】このようにして暗出力がサンプルおよびホ
ールドされた状態で、画素部の増幅素子ＱＡｉｊに信号
を転送し信号読出しを行なうと前述のように第２の蓄積
容量ＣＴｊの電圧は信号成分だけ変化する。このときに
は、サンプル・ホールドスイッチ素子ＳＢｊはオフにな
っており、この変化分は電圧電流変換素子ＱＨｊの入力
に伝達される。この結果、電圧電流変換素子に流れる電
流も信号成分だけ変化しようとするが、電圧電流変換素
子の負荷である定電流素子ＱＢｊからは前記定電流しか
流れない。すなわち、電圧電流変換素子ＱＨｊには前記
定電流のみが流れて飽和した状態となる。以上の動作は
水平帰線期間内に行う。
ールドされた状態で、画素部の増幅素子ＱＡｉｊに信号
を転送し信号読出しを行なうと前述のように第２の蓄積
容量ＣＴｊの電圧は信号成分だけ変化する。このときに
は、サンプル・ホールドスイッチ素子ＳＢｊはオフにな
っており、この変化分は電圧電流変換素子ＱＨｊの入力
に伝達される。この結果、電圧電流変換素子に流れる電
流も信号成分だけ変化しようとするが、電圧電流変換素
子の負荷である定電流素子ＱＢｊからは前記定電流しか
流れない。すなわち、電圧電流変換素子ＱＨｊには前記
定電流のみが流れて飽和した状態となる。以上の動作は
水平帰線期間内に行う。
【００５３】このような状態では、前記電圧電流変換素
子ＱＨｊは、前記定電流と信号成分の電流の和の電流を
流そうとするが、負荷となっている定電流素子ＱＢｊは
定電流ＩＲしか流さないので、電圧電流変換素子ＱＨｊ
は飽和している。従って、水平読出し期間中に水平走査
回路ＨＳＲを動作させて水平読出しスイッチＳＨｊをオ
ンにすると、不足分の信号電流成分が水平読出し線ＨＬ
から電圧電流変換素子ＱＨｊへと流れ込むようになる。
すなわち、水平読出し線ＨＬには固定パターン雑音の除
去された信号電流が得られることになる。
子ＱＨｊは、前記定電流と信号成分の電流の和の電流を
流そうとするが、負荷となっている定電流素子ＱＢｊは
定電流ＩＲしか流さないので、電圧電流変換素子ＱＨｊ
は飽和している。従って、水平読出し期間中に水平走査
回路ＨＳＲを動作させて水平読出しスイッチＳＨｊをオ
ンにすると、不足分の信号電流成分が水平読出し線ＨＬ
から電圧電流変換素子ＱＨｊへと流れ込むようになる。
すなわち、水平読出し線ＨＬには固定パターン雑音の除
去された信号電流が得られることになる。
【００５４】以上のようにして水平読出し線ＨＬにおい
て得られる読出し信号電流は、電流電圧変換回路ＩＶＣ
によって電圧信号に変換されて出力端子Ｖｏｕｔから電
圧信号として出力される。この場合、電流・電圧変換回
路ＩＶＣの電流・電圧伝達特性は、前述のように電圧電
流変換素子ＱＨｊの電圧・電流変換特性を補償して非直
線性を低減するよう構成されているから、出力端子Ｖｏ
ｕｔから出力される読出し電圧信号は、前記各画素の出
力電圧に対し良好な直線性を有することとなり、高忠実
度かつ高品質の読出し信号が得られる。
て得られる読出し信号電流は、電流電圧変換回路ＩＶＣ
によって電圧信号に変換されて出力端子Ｖｏｕｔから電
圧信号として出力される。この場合、電流・電圧変換回
路ＩＶＣの電流・電圧伝達特性は、前述のように電圧電
流変換素子ＱＨｊの電圧・電流変換特性を補償して非直
線性を低減するよう構成されているから、出力端子Ｖｏ
ｕｔから出力される読出し電圧信号は、前記各画素の出
力電圧に対し良好な直線性を有することとなり、高忠実
度かつ高品質の読出し信号が得られる。
【００５５】次に、図２を参照して、このような電流・
電圧変換回路ＩＶＣによる直線性の改善動作につきやや
詳細に説明する。図２は、図１の固体撮像装置における
水平読出し回路の１つＨｊから電流・電圧変換回路ＩＶ
Ｃに至る部分の構成を示す。図２において図１と同じ部
分は同じ参照記号で示されている。図２における入力端
子Ｖｉｎは図１の水平読出し回路Ｈｊにおける転送スイ
ッチＳＴｊのソース端子に対応している。また、図１に
おける定電流素子ＱＢｊは図２では定電流ＩＨｊを流す
ものとして示されている。
電圧変換回路ＩＶＣによる直線性の改善動作につきやや
詳細に説明する。図２は、図１の固体撮像装置における
水平読出し回路の１つＨｊから電流・電圧変換回路ＩＶ
Ｃに至る部分の構成を示す。図２において図１と同じ部
分は同じ参照記号で示されている。図２における入力端
子Ｖｉｎは図１の水平読出し回路Ｈｊにおける転送スイ
ッチＳＴｊのソース端子に対応している。また、図１に
おける定電流素子ＱＢｊは図２では定電流ＩＨｊを流す
ものとして示されている。
【００５６】電流・電圧変換回路ＩＶＣは、水平読出し
線ＨＬとグランド間に接続された定電流ＩＨ０を流す定
電流回路ＱＣと、演算増幅器のような増幅器ＡＭＰと、
ＭＯＳＦＥＴなどで構成される帰還素子ＱＨ０を備えて
いる。帰還素子ＱＨ０のソースは増幅器ＡＭＰの反転入
力端子に接続され、該反転入力端子は水平読出し線ＨＬ
にも接続されている。帰還素子ＱＨ０のゲートとドレイ
ンは一緒に接続されて増幅器ＡＭＰの出力端子に接続さ
れている。増幅器ＡＭＰの非反転入力端子は基準電圧Ｖ
ｒｅｆに接続されている。増幅器ＡＭＰの出力端子は一
例として２系統に分かれて出力されるものとして示され
ており、一方は合成信号が出力されるＶｏｕｔ（直接読
出し）端子につながり、他方は容量ＣＬおよびスイッチ
素子ＱＬからなるクランプ回路を介して信号成分のみが
出力されるＶｏｕｔ（差分読出し）端子につながってい
る。
線ＨＬとグランド間に接続された定電流ＩＨ０を流す定
電流回路ＱＣと、演算増幅器のような増幅器ＡＭＰと、
ＭＯＳＦＥＴなどで構成される帰還素子ＱＨ０を備えて
いる。帰還素子ＱＨ０のソースは増幅器ＡＭＰの反転入
力端子に接続され、該反転入力端子は水平読出し線ＨＬ
にも接続されている。帰還素子ＱＨ０のゲートとドレイ
ンは一緒に接続されて増幅器ＡＭＰの出力端子に接続さ
れている。増幅器ＡＭＰの非反転入力端子は基準電圧Ｖ
ｒｅｆに接続されている。増幅器ＡＭＰの出力端子は一
例として２系統に分かれて出力されるものとして示され
ており、一方は合成信号が出力されるＶｏｕｔ（直接読
出し）端子につながり、他方は容量ＣＬおよびスイッチ
素子ＱＬからなるクランプ回路を介して信号成分のみが
出力されるＶｏｕｔ（差分読出し）端子につながってい
る。
【００５７】図２の電流・電圧変換回路ＩＶＣにおい
て、定電流源ＱＣの電流ＩＨ０は前記水平読出し回路の
定電流源ＱＢｊの電流と等しく設定されている。また、
帰還素子ＱＨ０は水平読出し回路Ｈｊの電圧・電流変換
素子ＱＨｊと同じ特性を有するものが使用されている。
なお、全く同じ特性のものは実現が困難であるから、実
際上はばらつきの小さい同一半導体チップ内の素子を利
用することになる。
て、定電流源ＱＣの電流ＩＨ０は前記水平読出し回路の
定電流源ＱＢｊの電流と等しく設定されている。また、
帰還素子ＱＨ０は水平読出し回路Ｈｊの電圧・電流変換
素子ＱＨｊと同じ特性を有するものが使用されている。
なお、全く同じ特性のものは実現が困難であるから、実
際上はばらつきの小さい同一半導体チップ内の素子を利
用することになる。
【００５８】図２の回路においては、読出し動作は次の
ように行われる。すなわち、暗出力の読出しに際して
は、スイッチ素子ＳＢｊをオンとして、入力端子Ｖｉｎ
から電圧・電流変換素子ＱＨｊへと暗出力をサンプリン
グする。これによって、結合容量ＣＣｊに暗出力がサン
プルおよびホールドされる。この時電圧・電流変換素子
ＱＨｊのドレイン電流は電流源ＱＢｊの電流ＩＨｊに等
しくなる。
ように行われる。すなわち、暗出力の読出しに際して
は、スイッチ素子ＳＢｊをオンとして、入力端子Ｖｉｎ
から電圧・電流変換素子ＱＨｊへと暗出力をサンプリン
グする。これによって、結合容量ＣＣｊに暗出力がサン
プルおよびホールドされる。この時電圧・電流変換素子
ＱＨｊのドレイン電流は電流源ＱＢｊの電流ＩＨｊに等
しくなる。
【００５９】次に、スイッチ素子ＳＢｊをオフとし、入
力端子Ｖｉｎから信号電圧、すなわち暗出力と信号出力
との和、を読出し電圧・電流変換素子ＱＨｊに供給す
る。これによって該電圧・電流変換素子ＱＨｊのドレイ
ン電流は信号成分だけ増える。従って、この時水平読出
しスイッチＳＨｊをオンにすると水平読出し線ＨＬに信
号成分だけを読み出すことができる。
力端子Ｖｉｎから信号電圧、すなわち暗出力と信号出力
との和、を読出し電圧・電流変換素子ＱＨｊに供給す
る。これによって該電圧・電流変換素子ＱＨｊのドレイ
ン電流は信号成分だけ増える。従って、この時水平読出
しスイッチＳＨｊをオンにすると水平読出し線ＨＬに信
号成分だけを読み出すことができる。
【００６０】このようにして水平読出しラインＨＬに読
み出された電流は電流・電圧変換回路ＩＶＣによって対
応する電圧に変換される。この場合、前述のように電流
・電圧変換回路の定電流源ＱＣの電流ＩＨ０は定電流素
子ＱＢｊの電流ＩＨｊに等しい。また、帰還素子ＱＨ０
の特性は電圧・電流変換素子ＱＨｊのものと等しくなっ
ている。従って、水平読出しスイッチＳＨｊをオンにし
た時に帰還素子ＱＨ０に流れる電流は電圧・電流変換素
子ＱＨｊに流れる電流と等しくなる。すなわち、電圧・
電流変換素子ＱＨｊのソース−ドレイン電圧は帰還素子
ＱＨ０のソース−ドレイン電圧と等しくなる。従って、
電圧・電流変換素子ＱＨｊにおいて電圧・電流変換特性
がリニアでなくても、再び電流・電圧変換回路ＩＶＣに
よって電圧に変換することにより増幅器ＡＭＰの出力端
子に得られる出力電圧は画素からの信号電圧に対しリニ
アな関係を有することになる。
み出された電流は電流・電圧変換回路ＩＶＣによって対
応する電圧に変換される。この場合、前述のように電流
・電圧変換回路の定電流源ＱＣの電流ＩＨ０は定電流素
子ＱＢｊの電流ＩＨｊに等しい。また、帰還素子ＱＨ０
の特性は電圧・電流変換素子ＱＨｊのものと等しくなっ
ている。従って、水平読出しスイッチＳＨｊをオンにし
た時に帰還素子ＱＨ０に流れる電流は電圧・電流変換素
子ＱＨｊに流れる電流と等しくなる。すなわち、電圧・
電流変換素子ＱＨｊのソース−ドレイン電圧は帰還素子
ＱＨ０のソース−ドレイン電圧と等しくなる。従って、
電圧・電流変換素子ＱＨｊにおいて電圧・電流変換特性
がリニアでなくても、再び電流・電圧変換回路ＩＶＣに
よって電圧に変換することにより増幅器ＡＭＰの出力端
子に得られる出力電圧は画素からの信号電圧に対しリニ
アな関係を有することになる。
【００６１】また、前記増幅器ＡＭＰの出力端子あるい
は前記出力端子Ｖｏｕｔ（直接読出し）に得られる出力
電圧の無信号出力によるオフセットを除くため、増幅器
ＡＭＰの出力端子には前述のクランプ回路が接続されて
いる。このクランプ回路は、１水平ライン分の読出しを
行う前に、水平読出しスイッチＳＨｊを全てオフにした
状態の時の増幅器ＡＭＰの出力を、無信号出力として該
クランプ回路によってクランプする、すなわちスイッチ
素子ＱＬをオンとした状態で読み出す。この時、帰還素
子ＱＨ０のソース電圧は、増幅器ＡＭＰのイマジナリー
・ショートにより基準電圧Ｖｒｅｆに等しくなる。帰還
素子ＱＨ０のゲート−ソース間電圧は、帰還素子ＱＨ０
にバイアス電流ＩＨ０が流れる電圧Ｖｂである。従っ
て、この時の出力電圧、すなわち無信号出力電圧Ｖｏｕ
ｔ０は、基準電圧Ｖｒｅｆに該電圧Ｖｂが加算されたも
のとなり、以下のように表わされる。
は前記出力端子Ｖｏｕｔ（直接読出し）に得られる出力
電圧の無信号出力によるオフセットを除くため、増幅器
ＡＭＰの出力端子には前述のクランプ回路が接続されて
いる。このクランプ回路は、１水平ライン分の読出しを
行う前に、水平読出しスイッチＳＨｊを全てオフにした
状態の時の増幅器ＡＭＰの出力を、無信号出力として該
クランプ回路によってクランプする、すなわちスイッチ
素子ＱＬをオンとした状態で読み出す。この時、帰還素
子ＱＨ０のソース電圧は、増幅器ＡＭＰのイマジナリー
・ショートにより基準電圧Ｖｒｅｆに等しくなる。帰還
素子ＱＨ０のゲート−ソース間電圧は、帰還素子ＱＨ０
にバイアス電流ＩＨ０が流れる電圧Ｖｂである。従っ
て、この時の出力電圧、すなわち無信号出力電圧Ｖｏｕ
ｔ０は、基準電圧Ｖｒｅｆに該電圧Ｖｂが加算されたも
のとなり、以下のように表わされる。
【数３】Ｖｏｕｔ０＝Ｖｒｅｆ＋Ｖｂ
【００６２】このような無信号出力電圧Ｖｏｕｔ０が前
記クランプ回路によってクランプされた後に、スイッチ
素子ＱＬをオフとして、画素部から信号成分の読出しを
行うと、前記電圧・電流変換素子ＱＨｊのゲート電圧
は、信号成分だけ変化する。この画素部の信号電圧の読
出しは１水平ライン分が同時に読み出され、垂直読出し
と称することもできる。
記クランプ回路によってクランプされた後に、スイッチ
素子ＱＬをオフとして、画素部から信号成分の読出しを
行うと、前記電圧・電流変換素子ＱＨｊのゲート電圧
は、信号成分だけ変化する。この画素部の信号電圧の読
出しは１水平ライン分が同時に読み出され、垂直読出し
と称することもできる。
【００６３】増幅器ＡＭＰの帰還ループに接続された帰
還素子ＱＨ０に流れる電流は前述のように電圧・電流変
換素子ＱＨｊに流れる電流に等しいから、帰還素子ＱＨ
０のゲート電圧の変化分は前記電圧・電流変換素子ＱＨ
ｊのゲート電圧の変化分に等しくなり、すなわち信号電
圧成分に等しくなる。すなわち、増幅器ＡＭＰの出力端
子に信号電圧成分に等しい電圧の変化が生じる。従っ
て、前記無信号出力電圧にクランプされたクランプ回路
より出力を取り出すと、無信号出力電圧Ｖｏｕｔ０が除
去された信号成分だけの出力が得られる。このように、
クランプ回路はサンプル・ホールド回路の一種であり、
したがって２つのサンプル・ホールド回路を使用して差
をとるようにしてもよい。
還素子ＱＨ０に流れる電流は前述のように電圧・電流変
換素子ＱＨｊに流れる電流に等しいから、帰還素子ＱＨ
０のゲート電圧の変化分は前記電圧・電流変換素子ＱＨ
ｊのゲート電圧の変化分に等しくなり、すなわち信号電
圧成分に等しくなる。すなわち、増幅器ＡＭＰの出力端
子に信号電圧成分に等しい電圧の変化が生じる。従っ
て、前記無信号出力電圧にクランプされたクランプ回路
より出力を取り出すと、無信号出力電圧Ｖｏｕｔ０が除
去された信号成分だけの出力が得られる。このように、
クランプ回路はサンプル・ホールド回路の一種であり、
したがって２つのサンプル・ホールド回路を使用して差
をとるようにしてもよい。
【００６４】なお、図３は、図２の回路における電流・
電圧変換回路ＩＶＣと同等の電流・電圧変換回路ＩＶＣ
をより具体的な構成で示すものである。図３に示される
電流・電圧変換回路ＩＶＣは図２のものと同様の帰還素
子ＱＨ０および定電流源ＱＣを備えている。また、前記
増幅器ＡＭＰの部分に対応するものとして、ＭＯＳトラ
ンジスタＱＸ１〜ＱＸ５および負荷抵抗ＲＸ０からなる
回路が使用されている。トランジスタＱＸ１および抵抗
ＲＸ０が反転増幅回路を構成している。トランジスタＱ
Ｘ２およびＱＸ３からなる回路、およびトランジスタＱ
Ｘ４およびＱＸ５からなる回路はそれぞれソースフォロ
ア回路を構成しトランジスタＱＸ１のドレインの信号に
対するバッファ増幅器として機能する。
電圧変換回路ＩＶＣと同等の電流・電圧変換回路ＩＶＣ
をより具体的な構成で示すものである。図３に示される
電流・電圧変換回路ＩＶＣは図２のものと同様の帰還素
子ＱＨ０および定電流源ＱＣを備えている。また、前記
増幅器ＡＭＰの部分に対応するものとして、ＭＯＳトラ
ンジスタＱＸ１〜ＱＸ５および負荷抵抗ＲＸ０からなる
回路が使用されている。トランジスタＱＸ１および抵抗
ＲＸ０が反転増幅回路を構成している。トランジスタＱ
Ｘ２およびＱＸ３からなる回路、およびトランジスタＱ
Ｘ４およびＱＸ５からなる回路はそれぞれソースフォロ
ア回路を構成しトランジスタＱＸ１のドレインの信号に
対するバッファ増幅器として機能する。
【００６５】図３の回路においても、帰還素子ＱＨ０は
電圧・電流変換素子ＱＨｊと同じ特性を有するものが使
用され、定電流源ＱＣの電流は定電流源ＱＢｊの電流と
等しく設定される。従って、図３の回路の動作は図２に
関して前に述べたものと同様に行われる。
電圧・電流変換素子ＱＨｊと同じ特性を有するものが使
用され、定電流源ＱＣの電流は定電流源ＱＢｊの電流と
等しく設定される。従って、図３の回路の動作は図２に
関して前に述べたものと同様に行われる。
【００６６】次に図４は、図１の固体撮像装置にさら
に、消費電力を低減するために、各水平読出し回路Ｈｊ
に省電力スイッチ素子ＳＡｊを設けたものである。省電
力スイッチ素子ＳＡｊはソースが電圧・電流変換素子Ｑ
Ｈｊのドレインに接続され、ドレインが定電流素子ＱＢ
ｊのドレインに接続されている。また、省電力スイッチ
素子ＳＡｊのゲートには水平走査回路ＨＳＲから省電力
信号φＨＡｊが供給される。その他の部分は図１の装置
と同じ構成を有し、同一部分は同一参照符号で示されて
いる。
に、消費電力を低減するために、各水平読出し回路Ｈｊ
に省電力スイッチ素子ＳＡｊを設けたものである。省電
力スイッチ素子ＳＡｊはソースが電圧・電流変換素子Ｑ
Ｈｊのドレインに接続され、ドレインが定電流素子ＱＢ
ｊのドレインに接続されている。また、省電力スイッチ
素子ＳＡｊのゲートには水平走査回路ＨＳＲから省電力
信号φＨＡｊが供給される。その他の部分は図１の装置
と同じ構成を有し、同一部分は同一参照符号で示されて
いる。
【００６７】このような省電力スイッチ素子ＳＡｊを備
えた固体撮像装置については、本願出願人の特許出願で
ある特願平８−１２９１６４号に開示されている。従っ
て、ここでは省電力スイッチ素子ＳＡｊの動作について
は簡単に説明するにとどめる。
えた固体撮像装置については、本願出願人の特許出願で
ある特願平８−１２９１６４号に開示されている。従っ
て、ここでは省電力スイッチ素子ＳＡｊの動作について
は簡単に説明するにとどめる。
【００６８】省電力スイッチ素子ＳＡｊは暗出力をサン
プルおよびホールドする時と、水平読出し期間において
画素の信号が読み出される時、もしくはその数画素前か
らオン状態にすることにより、水平読出し回路に絶えず
電流が流れるのを防止して装置の消費電力の低減を行う
ことができるようにするものである。
プルおよびホールドする時と、水平読出し期間において
画素の信号が読み出される時、もしくはその数画素前か
らオン状態にすることにより、水平読出し回路に絶えず
電流が流れるのを防止して装置の消費電力の低減を行う
ことができるようにするものである。
【００６９】図４の固体撮像装置のその他の部分の動作
は、前記図１の固体撮像装置について説明したものと同
じであり、図１の場合と同様に、電流・電圧変換回路Ｉ
ＶＣを用いることによって出力端子Ｖｏｕｔに得られる
出力電圧の直線性を改善することができる。
は、前記図１の固体撮像装置について説明したものと同
じであり、図１の場合と同様に、電流・電圧変換回路Ｉ
ＶＣを用いることによって出力端子Ｖｏｕｔに得られる
出力電圧の直線性を改善することができる。
【００７０】図５は、図４の固体撮像装置における水平
読出し回路Ｈｊから電流・電圧変換回路ＩＶＣに至る部
分の詳細な回路構成を示す。図５の回路は、電圧・電流
変換素子ＱＨｊのドレインと定電流源ＱＢｊとの間の回
路に前述の省電力スイッチ素子ＳＡｊが接続されている
ことを除けば、図３の回路と同じ構成を有する。従っ
て、同一部分は同一参照符号で示されている。
読出し回路Ｈｊから電流・電圧変換回路ＩＶＣに至る部
分の詳細な回路構成を示す。図５の回路は、電圧・電流
変換素子ＱＨｊのドレインと定電流源ＱＢｊとの間の回
路に前述の省電力スイッチ素子ＳＡｊが接続されている
ことを除けば、図３の回路と同じ構成を有する。従っ
て、同一部分は同一参照符号で示されている。
【００７１】図６は、本発明の別の実施形態に係わる固
体撮像装置の構成を示す。図６の固体撮像装置では、前
記図１の固体撮像装置から水平読出し回路Ｈｊの構成が
やや簡略化されている。すなわち、図６の装置における
水平読出し回路Ｈｊでは、前記図１の装置における水平
読出し回路Ｈｊの第２の蓄積容量ＣＴｊおよび転送スイ
ッチＳＴｊが省略され、垂直読出し線ＬＶｊが結合容量
ＣＣｊを介して直接電圧・電流変換素子ＱＨｊのゲート
に接続されている。
体撮像装置の構成を示す。図６の固体撮像装置では、前
記図１の固体撮像装置から水平読出し回路Ｈｊの構成が
やや簡略化されている。すなわち、図６の装置における
水平読出し回路Ｈｊでは、前記図１の装置における水平
読出し回路Ｈｊの第２の蓄積容量ＣＴｊおよび転送スイ
ッチＳＴｊが省略され、垂直読出し線ＬＶｊが結合容量
ＣＣｊを介して直接電圧・電流変換素子ＱＨｊのゲート
に接続されている。
【００７２】図６の固体撮像装置においては、図１の場
合と同様に、画素からの暗出力の読出しによって、各水
平読出し回路Ｈｊの結合容量ＣＣｊを暗電圧に充電す
る。その後、１水平ライン毎に画素から信号出力を読出
し各結合容量ＣＣｊを介して電圧・電流変換素子ＱＨｊ
に加える。この時水平読出しスイッチＳＨｊをオンにす
ると、前述と同様に水平読出しラインＨＬには暗出力が
除かれた信号電流が流れる。この信号電流が電流・電圧
変換回路ＩＶＣによって電圧信号に変換されて出力端子
Ｖｏｕｔから出力される。この場合、電流・電圧変換回
路ＩＶＣは水平読出し回路Ｈｊの電圧・電流変換素子Ｑ
Ｈｊの非直線性を補償するような特性となっているか
ら、出力端子Ｖｏｕｔに得られる信号は非直線性が除去
された信号となる。
合と同様に、画素からの暗出力の読出しによって、各水
平読出し回路Ｈｊの結合容量ＣＣｊを暗電圧に充電す
る。その後、１水平ライン毎に画素から信号出力を読出
し各結合容量ＣＣｊを介して電圧・電流変換素子ＱＨｊ
に加える。この時水平読出しスイッチＳＨｊをオンにす
ると、前述と同様に水平読出しラインＨＬには暗出力が
除かれた信号電流が流れる。この信号電流が電流・電圧
変換回路ＩＶＣによって電圧信号に変換されて出力端子
Ｖｏｕｔから出力される。この場合、電流・電圧変換回
路ＩＶＣは水平読出し回路Ｈｊの電圧・電流変換素子Ｑ
Ｈｊの非直線性を補償するような特性となっているか
ら、出力端子Ｖｏｕｔに得られる信号は非直線性が除去
された信号となる。
【００７３】図７は本発明のさらに別の実施形態に係わ
る固体撮像装置の構成を示す。図７の固体撮像装置は、
図６の固体撮像装置にさらに前記図４で説明した省電力
スイッチ素子ＳＡｊを加えたものである。省電力スイッ
チ素子ＳＡｊは、図４の場合と同様に、暗出力を読み出
す時と、画素からの信号を読み出す時、および必要に応
じてこれらの直前の数画素分の読出し時間の間のみ活性
化させて、水平読出し回路Ｈｊに無駄な電流が流れるの
を防止し装置の消費電力の低減を図るものである。図７
の装置においても、水平読出し線ＨＬに電流・電圧変換
回路ＩＶＣを設け、電流信号の非直線性を補償するよう
構成したから、出力電圧として直線性の良好な信号が得
られる。
る固体撮像装置の構成を示す。図７の固体撮像装置は、
図６の固体撮像装置にさらに前記図４で説明した省電力
スイッチ素子ＳＡｊを加えたものである。省電力スイッ
チ素子ＳＡｊは、図４の場合と同様に、暗出力を読み出
す時と、画素からの信号を読み出す時、および必要に応
じてこれらの直前の数画素分の読出し時間の間のみ活性
化させて、水平読出し回路Ｈｊに無駄な電流が流れるの
を防止し装置の消費電力の低減を図るものである。図７
の装置においても、水平読出し線ＨＬに電流・電圧変換
回路ＩＶＣを設け、電流信号の非直線性を補償するよう
構成したから、出力電圧として直線性の良好な信号が得
られる。
【００７４】なお、以上のような電流・電圧変換回路を
設けて読出し電流信号の非直線性を補償することは、上
に示したもの以外の構成を有する固体撮像装置にも適用
できる。例えば、本願出願人の出願に係わる前記特願平
８−１２９１６４号の図１、図３、図４および図５に示
された構成を有する固体撮像装置においても、読出し信
号電流の非直線性を補償するため水平読出しラインに上
述のような電流・電圧変換回路を接続することができ
る。この場合は、各水平読出し回路の電圧・電流変換素
子ＱＨｊのソースとグランド間に接続された抵抗は必ず
しも必要ではなくなる。
設けて読出し電流信号の非直線性を補償することは、上
に示したもの以外の構成を有する固体撮像装置にも適用
できる。例えば、本願出願人の出願に係わる前記特願平
８−１２９１６４号の図１、図３、図４および図５に示
された構成を有する固体撮像装置においても、読出し信
号電流の非直線性を補償するため水平読出しラインに上
述のような電流・電圧変換回路を接続することができ
る。この場合は、各水平読出し回路の電圧・電流変換素
子ＱＨｊのソースとグランド間に接続された抵抗は必ず
しも必要ではなくなる。
【００７５】図８は、以上のような固体撮像装置の水平
走査回路ＨＳＲ及び垂直走査回路ＶＳＲの一方または双
方を構成するために使用可能なダイナミックシフトレジ
スタの構成を示す。図８のダイナミックシフトレジスタ
は、本願出願人の出願に係わる特開平８−１７２５８１
号に示されたもので、ダイナミックシフトレジスタであ
りながら、全回路段を瞬時にリセットあるいはプリセッ
トすることができるものである。従って、このようなダ
イナミックシフトレジスタを水平走査回路ＨＳＲおよび
垂直走査回路ＶＳＲとして使用することにより、たとえ
ダイナミックシフトレジスタが必要な擬似動作を行って
いる場合であっても、所望の時間に直ちに全画素のリセ
ットなどを行い撮影状態に入ることができるようにする
ものである。
走査回路ＨＳＲ及び垂直走査回路ＶＳＲの一方または双
方を構成するために使用可能なダイナミックシフトレジ
スタの構成を示す。図８のダイナミックシフトレジスタ
は、本願出願人の出願に係わる特開平８−１７２５８１
号に示されたもので、ダイナミックシフトレジスタであ
りながら、全回路段を瞬時にリセットあるいはプリセッ
トすることができるものである。従って、このようなダ
イナミックシフトレジスタを水平走査回路ＨＳＲおよび
垂直走査回路ＶＳＲとして使用することにより、たとえ
ダイナミックシフトレジスタが必要な擬似動作を行って
いる場合であっても、所望の時間に直ちに全画素のリセ
ットなどを行い撮影状態に入ることができるようにする
ものである。
【００７６】また、図８のダイナミックシフトレジスタ
はＣＭＯＳプロセスを使用して作成され、クロックパル
スによって順次活性化されるいわゆるクロックドインバ
ータを使用した例を示している。
はＣＭＯＳプロセスを使用して作成され、クロックパル
スによって順次活性化されるいわゆるクロックドインバ
ータを使用した例を示している。
【００７７】図８のダイナミックシフトレジスタにおい
ては、正の電源電圧ＶＤＤと負の電源電圧ＶＳＳとの間
に直列接続された２個のＰＭＯＳトランジスタＰ１およ
びＰ２と２個のＮＭＯＳトランジスタＮ２およびＮ１と
によって１段のクロックドインバータを構成している。
ＰＭＯＳトランジスタＰ３，Ｐ４およびＮＭＯＳトラン
ジスタＮ４，Ｎ３が２段目のクロックドインバータを構
成し、ＰＭＯＳトランジスタＰ５，Ｐ６と２個のＮＭＯ
ＳトランジスタＮ６，Ｎ５とが３段目のクロックドイン
バータを構成し、２個のＰＭＯＳトランジスタＰ７，Ｐ
８と２個のＮＭＯＳトランジスタＮ８とＮ７とが４段目
のクロックドインバータを構成し、以下同様である。
ては、正の電源電圧ＶＤＤと負の電源電圧ＶＳＳとの間
に直列接続された２個のＰＭＯＳトランジスタＰ１およ
びＰ２と２個のＮＭＯＳトランジスタＮ２およびＮ１と
によって１段のクロックドインバータを構成している。
ＰＭＯＳトランジスタＰ３，Ｐ４およびＮＭＯＳトラン
ジスタＮ４，Ｎ３が２段目のクロックドインバータを構
成し、ＰＭＯＳトランジスタＰ５，Ｐ６と２個のＮＭＯ
ＳトランジスタＮ６，Ｎ５とが３段目のクロックドイン
バータを構成し、２個のＰＭＯＳトランジスタＰ７，Ｐ
８と２個のＮＭＯＳトランジスタＮ８とＮ７とが４段目
のクロックドインバータを構成し、以下同様である。
【００７８】各回路段のクロックドインバータにおいて
中央に位置するＰＭＯＳトランジスタとＮＭＯＳトラン
ジスタ、例えば１段目ではＰ２とＮ２、２段目ではＰ４
とＮ４、３段目ではＰ６とＮ６、４段目ではＰ８とＮ
８、はそれぞれＣＭＯＳインバータを構成している。各
ＣＭＯＳインバータと電源ＶＤＤおよびＶＳＳとの間に
接続されたトランジスタはこれらのＣＭＯＳインバータ
を活性化させるための制御用トランジスタである。
中央に位置するＰＭＯＳトランジスタとＮＭＯＳトラン
ジスタ、例えば１段目ではＰ２とＮ２、２段目ではＰ４
とＮ４、３段目ではＰ６とＮ６、４段目ではＰ８とＮ
８、はそれぞれＣＭＯＳインバータを構成している。各
ＣＭＯＳインバータと電源ＶＤＤおよびＶＳＳとの間に
接続されたトランジスタはこれらのＣＭＯＳインバータ
を活性化させるための制御用トランジスタである。
【００７９】これらの制御用トランジスタのうちＰＭＯ
ＳトランジスタＰ１，Ｐ５，…のゲートは内部クロック
信号線ＣＰ１に接続され、ＰＭＯＳトランジスタＰ３，
Ｐ７，…のゲートは内部クロック信号線ＣＰ２に接続さ
れている。また、他の導電形の制御用トランジスタ、す
なわちＮＭＯＳトランジスタＮ１，Ｎ５，…のゲートは
内部クロック信号線ＣＮ１に接続され、ＮＭＯＳトラン
ジスタＮ３，Ｎ７，…のゲートは他の内部クロック信号
線ＣＮ２に接続されている。
ＳトランジスタＰ１，Ｐ５，…のゲートは内部クロック
信号線ＣＰ１に接続され、ＰＭＯＳトランジスタＰ３，
Ｐ７，…のゲートは内部クロック信号線ＣＰ２に接続さ
れている。また、他の導電形の制御用トランジスタ、す
なわちＮＭＯＳトランジスタＮ１，Ｎ５，…のゲートは
内部クロック信号線ＣＮ１に接続され、ＮＭＯＳトラン
ジスタＮ３，Ｎ７，…のゲートは他の内部クロック信号
線ＣＮ２に接続されている。
【００８０】また、１段目のＣＭＯＳインバータを構成
する各トランジスタＰ２およびＮ２のゲートにはスター
トパルスφＳＴが供給される。１段目のＣＭＯＳインバ
ータの出力は２段目のＣＭＯＳインバータの入力、すな
わちトランジスタＰ４およびトランジスタＮ４のゲート
に接続され、２段目のＣＭＯＳインバータの出力は３段
目のＣＭＯＳインバータの出力に接続され、３段目のＣ
ＭＯＳインバータの出力は４段目のＣＭＯＳインバータ
の入力に順次接続されている。
する各トランジスタＰ２およびＮ２のゲートにはスター
トパルスφＳＴが供給される。１段目のＣＭＯＳインバ
ータの出力は２段目のＣＭＯＳインバータの入力、すな
わちトランジスタＰ４およびトランジスタＮ４のゲート
に接続され、２段目のＣＭＯＳインバータの出力は３段
目のＣＭＯＳインバータの出力に接続され、３段目のＣ
ＭＯＳインバータの出力は４段目のＣＭＯＳインバータ
の入力に順次接続されている。
【００８１】図８のダイナミックシフトレジスタはさら
に、同時活性化回路を構成するインバータＩＮＶ２、Ｏ
ＲゲートＯＲ１，ＯＲ２を備え、さらに２個のインバー
タＩＮＶ３，ＩＮＶ４を備えている。ＯＲゲートＯＲ１
およびＯＲ２のそれぞれの一方の入力には初期化パルス
φＩＮＴが供給される。ＯＲゲートＯＲ１の他方の入力
はクロックパルスφＣＫが供給され、他のＯＲゲートＯ
Ｒ２の他方の入力はクロックパルスφＣＫをインバータ
ＩＮＶ２で反転した信号が供給される。ＯＲゲートＯＲ
１の出力は前記内部クロック信号線ＣＮ２に接続され、
かつインバータＩＮＶ４を介して内部クロック信号線Ｃ
Ｐ２に接続されている。ＯＲゲートＯＲ２の出力は内部
クロック信号線ＣＮ１に接続され、かつインバータＩＮ
Ｖ３を介して内部クロック信号線ＣＰ１に接続されてい
る。
に、同時活性化回路を構成するインバータＩＮＶ２、Ｏ
ＲゲートＯＲ１，ＯＲ２を備え、さらに２個のインバー
タＩＮＶ３，ＩＮＶ４を備えている。ＯＲゲートＯＲ１
およびＯＲ２のそれぞれの一方の入力には初期化パルス
φＩＮＴが供給される。ＯＲゲートＯＲ１の他方の入力
はクロックパルスφＣＫが供給され、他のＯＲゲートＯ
Ｒ２の他方の入力はクロックパルスφＣＫをインバータ
ＩＮＶ２で反転した信号が供給される。ＯＲゲートＯＲ
１の出力は前記内部クロック信号線ＣＮ２に接続され、
かつインバータＩＮＶ４を介して内部クロック信号線Ｃ
Ｐ２に接続されている。ＯＲゲートＯＲ２の出力は内部
クロック信号線ＣＮ１に接続され、かつインバータＩＮ
Ｖ３を介して内部クロック信号線ＣＰ１に接続されてい
る。
【００８２】以上のような構成を有するダイナミックシ
フトレジスタにおいては、初期化パルスφＩＮＴがロー
（Ｌ）レベルの場合はＯＲゲートＯＲ１の出力にはクロ
ックパルスφＣＫが発生し、ＯＲゲートＯＲ２の出力に
はクロックパルスφＣＫを反転したクロックパルスが供
給される。したがって、クロックパルスφＣＫがハイ
（Ｈ）レベルのときは、内部クロック信号線ＣＮ２がＨ
レベル、内部クロック信号線ＣＰ２がＬレベルとなり、
トランジスタＰ３，Ｐ７，…およびＮ３，Ｎ７，…がオ
ンとなる。これに対し、クロック信号φＣＫがＬレベル
の場合は、ＯＲゲートＯＲ２の出力がＨレベルとなりト
ランジスタＰ１，Ｐ５，…およびＮ１，Ｎ５，…がオン
となる。したがって、クロック信号φＣＫによって各回
路段の第１のインバータと第２のインバータとが交互に
活性化され、前記図５の回路と同様の動作が行なわれ、
スタートパルスφＳＴが順次後続の回路段へとシフトさ
れる。
フトレジスタにおいては、初期化パルスφＩＮＴがロー
（Ｌ）レベルの場合はＯＲゲートＯＲ１の出力にはクロ
ックパルスφＣＫが発生し、ＯＲゲートＯＲ２の出力に
はクロックパルスφＣＫを反転したクロックパルスが供
給される。したがって、クロックパルスφＣＫがハイ
（Ｈ）レベルのときは、内部クロック信号線ＣＮ２がＨ
レベル、内部クロック信号線ＣＰ２がＬレベルとなり、
トランジスタＰ３，Ｐ７，…およびＮ３，Ｎ７，…がオ
ンとなる。これに対し、クロック信号φＣＫがＬレベル
の場合は、ＯＲゲートＯＲ２の出力がＨレベルとなりト
ランジスタＰ１，Ｐ５，…およびＮ１，Ｎ５，…がオン
となる。したがって、クロック信号φＣＫによって各回
路段の第１のインバータと第２のインバータとが交互に
活性化され、前記図５の回路と同様の動作が行なわれ、
スタートパルスφＳＴが順次後続の回路段へとシフトさ
れる。
【００８３】これに対し、初期化パルスφＩＮＴをＨレ
ベルにすると、クロックパルスφＣＫのレベル如何にか
かわらず、ＯＲゲートＯＲ１およびＯＲ２の出力は共に
Ｈレベルとなる。したがって、内部クロック信号線ＣＮ
１，ＣＮ２は共にＨレベルとなり、内部クロック信号線
ＣＰ１，ＣＰ２は共にＬレベルとなる。このため、全て
のクロックドインバータの制御用トランジスタＰ１，Ｐ
３，Ｐ５，Ｐ７，…およびＮ１，Ｎ３，Ｎ５，Ｎ７，…
が同時にオンとなる。すなわち、全てのクロックドイン
バータが同時に活性化される。
ベルにすると、クロックパルスφＣＫのレベル如何にか
かわらず、ＯＲゲートＯＲ１およびＯＲ２の出力は共に
Ｈレベルとなる。したがって、内部クロック信号線ＣＮ
１，ＣＮ２は共にＨレベルとなり、内部クロック信号線
ＣＰ１，ＣＰ２は共にＬレベルとなる。このため、全て
のクロックドインバータの制御用トランジスタＰ１，Ｐ
３，Ｐ５，Ｐ７，…およびＮ１，Ｎ３，Ｎ５，Ｎ７，…
が同時にオンとなる。すなわち、全てのクロックドイン
バータが同時に活性化される。
【００８４】これによって、クロックパルスφＣＫとは
無関係に入力信号φＳＴが各インバータで反転されて後
速度で後段の回路に伝達される。したがってスタートパ
ルスφＳＴをＬレベルにすれば、全ての回路段の出力Ｓ
１，Ｓ２，…も全てＬレベルとなり、スタートパルスφ
ＳＴをＨレベルとすれば全ての回路段の出力Ｓ１，Ｓ
２，…はＨレベルとなる。すなわち、ほぼ瞬時的に全回
路段あるいは所望の回路段までの出力をセットあるいは
プリセットすることができる。また、回路は全て活性状
態にあるから、リセットまたはプリセット状態を安定し
て長時間継続することも可能である。なお、通常の固体
撮像装置に使用されるクロックドインバータの遅延時間
は、通常数ナノ秒以下であり、仮にクロックドインバー
タが１０００段あったとしても入力段から最終段まで数
マイクロ秒以下でデータの伝達が可能であり、ほぼ瞬時
に各回路段のリセットあるいはプリセットを行なうこと
ができる。
無関係に入力信号φＳＴが各インバータで反転されて後
速度で後段の回路に伝達される。したがってスタートパ
ルスφＳＴをＬレベルにすれば、全ての回路段の出力Ｓ
１，Ｓ２，…も全てＬレベルとなり、スタートパルスφ
ＳＴをＨレベルとすれば全ての回路段の出力Ｓ１，Ｓ
２，…はＨレベルとなる。すなわち、ほぼ瞬時的に全回
路段あるいは所望の回路段までの出力をセットあるいは
プリセットすることができる。また、回路は全て活性状
態にあるから、リセットまたはプリセット状態を安定し
て長時間継続することも可能である。なお、通常の固体
撮像装置に使用されるクロックドインバータの遅延時間
は、通常数ナノ秒以下であり、仮にクロックドインバー
タが１０００段あったとしても入力段から最終段まで数
マイクロ秒以下でデータの伝達が可能であり、ほぼ瞬時
に各回路段のリセットあるいはプリセットを行なうこと
ができる。
【００８５】なお、図８のダイナミックシフトレジスタ
を例えば図１の各固体撮像装置における水平走査回路Ｈ
ＳＲに使用するためには、各回路段の出力Ｓ１，Ｓ２，
…をそれぞれ信号φＨ１，φＨ２，…として各水平読出
し回路Ｈ１，Ｈ２，…の水平読出しスイッチＳＨ１，Ｓ
Ｈ２，…のゲートに供給すれば良い。また、垂直走査回
路ＶＳＲに使用するためには、図８のダイナミックシフ
トレジスタの各回路段の出力Ｓ１，Ｓ２，…から、図示
しないタイミングパルス生成回路を使用して互いに時間
的にずれたプリセット信号φＤ１および転送パルスφＴ
１、リセット信号φＤ２，転送パルスφＴ２、…などを
作成すれば良い。この場合のタイミングパルス生成回路
は、例えばゲート回路および遅延回路などを使用して構
成できる。
を例えば図１の各固体撮像装置における水平走査回路Ｈ
ＳＲに使用するためには、各回路段の出力Ｓ１，Ｓ２，
…をそれぞれ信号φＨ１，φＨ２，…として各水平読出
し回路Ｈ１，Ｈ２，…の水平読出しスイッチＳＨ１，Ｓ
Ｈ２，…のゲートに供給すれば良い。また、垂直走査回
路ＶＳＲに使用するためには、図８のダイナミックシフ
トレジスタの各回路段の出力Ｓ１，Ｓ２，…から、図示
しないタイミングパルス生成回路を使用して互いに時間
的にずれたプリセット信号φＤ１および転送パルスφＴ
１、リセット信号φＤ２，転送パルスφＴ２、…などを
作成すれば良い。この場合のタイミングパルス生成回路
は、例えばゲート回路および遅延回路などを使用して構
成できる。
【００８６】図８のダイナミックシフトレジスタを使用
した固体撮像装置では、例えばスチルビデオカメラなど
においては、シャッタを押す前には固体撮像装置のダイ
ナミックシフトレジスタは擬似動作をさせておく、すな
わち走査はするが出力信号は使用しない状態としてお
く。そして、シャッタが押されたら、垂直走査回路ＶＳ
Ｒのダイナミックシフトレジスタに一定期間初期化パル
スφＩＮＴＶを加え、同時にスタートパルスφＳＴＶを
Ｈレベルにすると、擬似動作中の垂直走査回路ＶＳＲの
シフトレジスタの全段が強制的にプリセット状態になっ
て全画素が選択状態になり全画素の電荷がリセットでき
る。
した固体撮像装置では、例えばスチルビデオカメラなど
においては、シャッタを押す前には固体撮像装置のダイ
ナミックシフトレジスタは擬似動作をさせておく、すな
わち走査はするが出力信号は使用しない状態としてお
く。そして、シャッタが押されたら、垂直走査回路ＶＳ
Ｒのダイナミックシフトレジスタに一定期間初期化パル
スφＩＮＴＶを加え、同時にスタートパルスφＳＴＶを
Ｈレベルにすると、擬似動作中の垂直走査回路ＶＳＲの
シフトレジスタの全段が強制的にプリセット状態になっ
て全画素が選択状態になり全画素の電荷がリセットでき
る。
【００８７】次に、垂直スタートパルスφＳＴＶをＬレ
ベルにして垂直走査回路ＶＳＲをリセット状態とし、か
つ水平走査回路ＨＳＲにも初期化パルスφＩＮＴＨを加
えかつ水平スタートパルスφＳＴＨをＬレベルにして水
平走査回路ＨＳＲをリセット状態にした後に、正常動作
に戻って各シフトレジスタのシフト動作を開始する。こ
のとき各画素は画像情報の蓄積を開始しており、所定の
露光時間の経過後再度初期化パルスφＩＮＴＶ，φＩＮ
ＴＨをＨレベル、垂直スタートパルスφＳＴＶと水平ス
タートパルスφＳＴＨをＬレベルにして各シフトレジス
タを強制リセットした後に通常の動作に戻って読出し動
作を開始すると、所定の時間露光された映像信号を得る
ことができる。
ベルにして垂直走査回路ＶＳＲをリセット状態とし、か
つ水平走査回路ＨＳＲにも初期化パルスφＩＮＴＨを加
えかつ水平スタートパルスφＳＴＨをＬレベルにして水
平走査回路ＨＳＲをリセット状態にした後に、正常動作
に戻って各シフトレジスタのシフト動作を開始する。こ
のとき各画素は画像情報の蓄積を開始しており、所定の
露光時間の経過後再度初期化パルスφＩＮＴＶ，φＩＮ
ＴＨをＨレベル、垂直スタートパルスφＳＴＶと水平ス
タートパルスφＳＴＨをＬレベルにして各シフトレジス
タを強制リセットした後に通常の動作に戻って読出し動
作を開始すると、所定の時間露光された映像信号を得る
ことができる。
【００８８】図９は、垂直走査回路ＶＳＲおよび水平走
査回路ＨＳＲとして使用できる他のダイナミックシフト
レジスタの概略の構成を示す。図９のダイナミックシフ
トレジスタは、各回路段ごとに２個のＣＭＯＳインバー
タを備えている。すなわち、第１の回路段はＰＭＯＳト
ランジスタＰ１１とＮＭＯＳトランジスタＮ１１からな
る第１のＣＭＯＳインバータと、ＰＭＯＳトランジスタ
Ｐ１２およびＮＭＯＳトランジスタＮ１２からなる第２
のＣＭＯＳインバータとを有している。第２の回路段
は、ＰＭＯＳトランジスタＰ１３およびＮＭＯＳトラン
ジスタＮ１３からなる第１のＣＭＯＳインバータと、Ｐ
ＭＯＳトランジスタＰ１４およびＮＭＯＳトランジスタ
Ｎ１４からなる第２のＣＭＯＳインバータとを備えてお
り、以下同様である。各インバータは伝達ゲートを介し
て順次縦続接続されている。すなわち、トランジスタＰ
１１およびＮ１１からなるインバータの出力は第１の伝
達ゲートＴ１を介してトランジスタＰ１２およびＮ１２
からなるインバータの入力に接続されており、トランジ
スタＰ１２，Ｎ１２からなるインバータの出力は第２の
伝達ゲートＴ２を介してトランジスタＰ１３，Ｎ１３か
らなるインバータの入力に接続されており、トランジス
タＰ１３，Ｎ１３からなるインバータの出力は第３の伝
達ゲートＴ３を介してトランジスタＰ１４，Ｎ１４から
なるインバータの入力に接続され、以下同様である。
査回路ＨＳＲとして使用できる他のダイナミックシフト
レジスタの概略の構成を示す。図９のダイナミックシフ
トレジスタは、各回路段ごとに２個のＣＭＯＳインバー
タを備えている。すなわち、第１の回路段はＰＭＯＳト
ランジスタＰ１１とＮＭＯＳトランジスタＮ１１からな
る第１のＣＭＯＳインバータと、ＰＭＯＳトランジスタ
Ｐ１２およびＮＭＯＳトランジスタＮ１２からなる第２
のＣＭＯＳインバータとを有している。第２の回路段
は、ＰＭＯＳトランジスタＰ１３およびＮＭＯＳトラン
ジスタＮ１３からなる第１のＣＭＯＳインバータと、Ｐ
ＭＯＳトランジスタＰ１４およびＮＭＯＳトランジスタ
Ｎ１４からなる第２のＣＭＯＳインバータとを備えてお
り、以下同様である。各インバータは伝達ゲートを介し
て順次縦続接続されている。すなわち、トランジスタＰ
１１およびＮ１１からなるインバータの出力は第１の伝
達ゲートＴ１を介してトランジスタＰ１２およびＮ１２
からなるインバータの入力に接続されており、トランジ
スタＰ１２，Ｎ１２からなるインバータの出力は第２の
伝達ゲートＴ２を介してトランジスタＰ１３，Ｎ１３か
らなるインバータの入力に接続されており、トランジス
タＰ１３，Ｎ１３からなるインバータの出力は第３の伝
達ゲートＴ３を介してトランジスタＰ１４，Ｎ１４から
なるインバータの入力に接続され、以下同様である。
【００８９】伝達ゲートＴ１，Ｔ３，…のＰＭＯＳトラ
ンジスタ側のゲートは内部クロック信号線ＣＰ１に接続
され、ＮＭＯＳトランジスタのゲートは内部クロック信
号線ＣＮ１に接続されている。また、伝達ゲートＴ２，
Ｔ４，…のＰＭＯＳトランジスタのゲートは内部クロッ
ク線ＣＰ２に接続され、ＮＭＯＳトランジスタのゲート
は内部クロック信号線ＣＮ２に接続されている。
ンジスタ側のゲートは内部クロック信号線ＣＰ１に接続
され、ＮＭＯＳトランジスタのゲートは内部クロック信
号線ＣＮ１に接続されている。また、伝達ゲートＴ２，
Ｔ４，…のＰＭＯＳトランジスタのゲートは内部クロッ
ク線ＣＰ２に接続され、ＮＭＯＳトランジスタのゲート
は内部クロック信号線ＣＮ２に接続されている。
【００９０】図９のダイナミックシフトレジスタは、図
８のものと同様に、インバータＩＮＶ２、ＯＲゲートＯ
Ｒ１，ＯＲ２からなる同時活性化回路を備えており、ま
たＯＲゲートＯＲ１，ＯＲ２の出力をそれぞれ反転して
内部クロック信号線ＣＰ２，ＣＰ１に供給するインバー
タＩＮＶ４，ＩＮＶ３を備えている。ＯＲゲートＯＲ
１，ＯＲ２の出力はまた内部クロック信号線ＣＮ２，Ｃ
Ｎ１に接続されている。
８のものと同様に、インバータＩＮＶ２、ＯＲゲートＯ
Ｒ１，ＯＲ２からなる同時活性化回路を備えており、ま
たＯＲゲートＯＲ１，ＯＲ２の出力をそれぞれ反転して
内部クロック信号線ＣＰ２，ＣＰ１に供給するインバー
タＩＮＶ４，ＩＮＶ３を備えている。ＯＲゲートＯＲ
１，ＯＲ２の出力はまた内部クロック信号線ＣＮ２，Ｃ
Ｎ１に接続されている。
【００９１】図９のダイナミックシフトレジスタにおい
ては、初期化パルスφＩＮＴがＬレベルの場合には、Ｏ
ＲゲートＯＲ１およびＯＲ２の出力はそれぞれクロック
パルスφＣＫおよび該クロックパルスφＣＫを反転した
反転クロックパルスが出力される。これらのクロックパ
ルスφＣＫおよびその反転クロックパルスがそれぞれ内
部クロック信号線ＣＮ２およびＣＮ１に供給される。ま
た、ＯＲゲートＯＲ１，ＯＲ２からそれぞれ出力される
クロックパルスφＣＫおよびその反転クロックパルスが
それぞれさらにインバータＩＮＶ４，ＩＮＶ３によって
反転されてそれぞれ内部クロック信号線ＣＰ２，ＣＰ１
に供給される。すなわち内部クロック信号線ＣＰ２には
クロック信号φＣＫを反転したクロックパルスが、内部
クロック信号線ＣＰ１にはクロックパルスφＣＫが供給
される。
ては、初期化パルスφＩＮＴがＬレベルの場合には、Ｏ
ＲゲートＯＲ１およびＯＲ２の出力はそれぞれクロック
パルスφＣＫおよび該クロックパルスφＣＫを反転した
反転クロックパルスが出力される。これらのクロックパ
ルスφＣＫおよびその反転クロックパルスがそれぞれ内
部クロック信号線ＣＮ２およびＣＮ１に供給される。ま
た、ＯＲゲートＯＲ１，ＯＲ２からそれぞれ出力される
クロックパルスφＣＫおよびその反転クロックパルスが
それぞれさらにインバータＩＮＶ４，ＩＮＶ３によって
反転されてそれぞれ内部クロック信号線ＣＰ２，ＣＰ１
に供給される。すなわち内部クロック信号線ＣＰ２には
クロック信号φＣＫを反転したクロックパルスが、内部
クロック信号線ＣＰ１にはクロックパルスφＣＫが供給
される。
【００９２】したがって、クロックパルスφＣＫがＨレ
ベルの場合は、伝達ゲートＴ２，Ｔ４，…が導通し、ク
ロックパルスφＣＫがＬレベルの場合は伝達ゲートＴ
１，Ｔ３，…が導通する。すなわちクロック信号φＣＫ
によって伝達ゲートＴ１，Ｔ２，Ｔ３，Ｔ４，…が交互
に導通、非導通とされる。これによって、スタートパル
スφＳＴが、周知のごとく、順次後続の回路段へと伝達
されシフト動作が行なわれる。
ベルの場合は、伝達ゲートＴ２，Ｔ４，…が導通し、ク
ロックパルスφＣＫがＬレベルの場合は伝達ゲートＴ
１，Ｔ３，…が導通する。すなわちクロック信号φＣＫ
によって伝達ゲートＴ１，Ｔ２，Ｔ３，Ｔ４，…が交互
に導通、非導通とされる。これによって、スタートパル
スφＳＴが、周知のごとく、順次後続の回路段へと伝達
されシフト動作が行なわれる。
【００９３】これに対し、初期化パルスφＩＮＴがＨレ
ベルの場合は、ＯＲゲートＯＲ１，ＯＲ２の出力は共
に、クロックパルスφＣＫのレベルにかかわらず、Ｈレ
ベルとなる。このため、内部クロック信号線ＣＮ１，Ｃ
Ｎ２は共にＨレベル、内部クロック信号線ＣＰ１，ＣＰ
２は共にＬレベルとなり、全ての伝達ゲートＴ１，Ｔ
２，Ｔ３，Ｔ４，…が導通する。すなわち、全ての回路
段のインバータが直接縦続接続されることになる。した
がって、スタートパルスφＳＴが順次反転されながら各
インバータによって直接伝達される。したがって、図９
の回路においても各回路段を瞬時にリセットあるいはプ
リセットすることが可能になる。
ベルの場合は、ＯＲゲートＯＲ１，ＯＲ２の出力は共
に、クロックパルスφＣＫのレベルにかかわらず、Ｈレ
ベルとなる。このため、内部クロック信号線ＣＮ１，Ｃ
Ｎ２は共にＨレベル、内部クロック信号線ＣＰ１，ＣＰ
２は共にＬレベルとなり、全ての伝達ゲートＴ１，Ｔ
２，Ｔ３，Ｔ４，…が導通する。すなわち、全ての回路
段のインバータが直接縦続接続されることになる。した
がって、スタートパルスφＳＴが順次反転されながら各
インバータによって直接伝達される。したがって、図９
の回路においても各回路段を瞬時にリセットあるいはプ
リセットすることが可能になる。
【００９４】
【発明の効果】以上のように、本発明によれば、光電変
換画素からの信号を電流信号として水平読出し線などに
読み出す電流モード読出し型の光電変換素子および固体
撮像装置において、水平読出し線の信号電流を電圧信号
に変換する電流・電圧変換回路を設け、かつ該電流・電
圧変換回路の特性を前記読出し信号電流の非直線性を補
償する特性としたから、電流モード読出し型の構成の特
徴である高速動作を可能にしながら読出し信号の直線性
を改善することができる。従って、被写体の画像光に対
して高い忠実度を有する読出し信号を得ることができ、
高忠実度かつ高品質の撮像を行うことが可能になる。
換画素からの信号を電流信号として水平読出し線などに
読み出す電流モード読出し型の光電変換素子および固体
撮像装置において、水平読出し線の信号電流を電圧信号
に変換する電流・電圧変換回路を設け、かつ該電流・電
圧変換回路の特性を前記読出し信号電流の非直線性を補
償する特性としたから、電流モード読出し型の構成の特
徴である高速動作を可能にしながら読出し信号の直線性
を改善することができる。従って、被写体の画像光に対
して高い忠実度を有する読出し信号を得ることができ、
高忠実度かつ高品質の撮像を行うことが可能になる。
【００９５】また、上述のような光電変換素子および固
体撮像装置において、水平読出し回路の電圧・電流変換
回路を必要な時にのみ活性化させる省電力スイッチを設
けることができ、この場合は上述のような利点と合わせ
て装置の消費電力の低減を図ることが可能になる。
体撮像装置において、水平読出し回路の電圧・電流変換
回路を必要な時にのみ活性化させる省電力スイッチを設
けることができ、この場合は上述のような利点と合わせ
て装置の消費電力の低減を図ることが可能になる。
【００９６】さらに、上述のような固体撮像装置におい
て、水平走査回路および垂直走査回路として初期リセッ
トまたはプリセット可能なダイナミックシフトレジスタ
を使用することにより、簡単な回路構成によって所望の
時間に強制的に瞬時に画素のリセットを行い、必要な時
に直ちに撮影状態に入ることができるようにすることが
できる。従って、上述の利点とともに、固体撮像装置を
使用したカメラの操作性を改善することが可能になる。
て、水平走査回路および垂直走査回路として初期リセッ
トまたはプリセット可能なダイナミックシフトレジスタ
を使用することにより、簡単な回路構成によって所望の
時間に強制的に瞬時に画素のリセットを行い、必要な時
に直ちに撮影状態に入ることができるようにすることが
できる。従って、上述の利点とともに、固体撮像装置を
使用したカメラの操作性を改善することが可能になる。
【図１】本発明の第１の実施形態に係わる固体撮像装置
の概略の構成を示す電気回路図である。
の概略の構成を示す電気回路図である。
【図２】図１の固体撮像装置における水平読出し回路お
よび電流・電圧変換回路の構成を示す電気回路図であ
る。
よび電流・電圧変換回路の構成を示す電気回路図であ
る。
【図３】図１の固体撮像装置における水平読出し回路お
よび電流・電圧変換回路の構成をさらに詳細に示す電気
回路図である。
よび電流・電圧変換回路の構成をさらに詳細に示す電気
回路図である。
【図４】本発明の他の実施形態に係わる固体撮像装置の
概略の構成を示す電気回路図である。
概略の構成を示す電気回路図である。
【図５】図５の固体撮像装置における水平読出し回路お
よび電流・電圧変換回路の詳細な構成を示す電気回路図
である。
よび電流・電圧変換回路の詳細な構成を示す電気回路図
である。
【図６】本発明のさらに他の実施形態に係わる固体撮像
装置の概略の構成を示す電気回路図である。
装置の概略の構成を示す電気回路図である。
【図７】本発明のさらに他の実施形態に変わる固体撮像
装置の概略の構成を示す電気回路図である。
装置の概略の構成を示す電気回路図である。
【図８】本発明に係わる固体撮像装置に使用可能なダイ
ナミックシフトレジスタの構成を示す電気回路図であ
る。
ナミックシフトレジスタの構成を示す電気回路図であ
る。
【図９】本発明に係わる固体撮像装置に使用可能な他の
ダイナミックシフトレジスタの構成を示す電気回路図で
ある。
ダイナミックシフトレジスタの構成を示す電気回路図で
ある。
Ｐｉｊ 画素 Ｄｉｊ フォトダイオード ＱＴｉｊ 転送スイッチ素子 ＱＡｉｊ 画素部増幅素子 ＳＰｉｊ プリセットスイッチ素子 ＶＳＲ 垂直走査回路 ＨＳＲ 水平走査回路 ＱＲＳＴＶｊ リセット用スイッチ素子 ＣＳＶｊ 定電流源 Ｈｊ 水平読出し回路 ＱＨｊ 電圧電流変換素子 ＳＡｊ 省電力スイッチ ＳＨｊ 水平読出しスイッチ素子 ＱＳｊ 電流サンプル・ホールド用増幅素子 ＣＳｊ 電流サンプル・ホールド用蓄積容量 ＳＳｊ 電流サンプル・ホールド用スイッチ素子 ＣＴｊ 分離用蓄積容量 ＳＴｊ 転送スイッチ素子 ＣＣｊ 結合容量 ＳＲｊ 参照用スイッチ素子 ＳＢｊ 短絡用スッチ素子 ＨＬ 水平読出し線 ＩＶＣ 電流・電圧変換回路 ＱＣ 定電流源 ＱＨ０ 帰還素子 ＡＭＰ 増幅器 ＱＸ１，ＱＸ２，…，ＱＸ５ ＭＯＳトランジスタ ＲＸ０ 負荷抵抗 Ｐ１，Ｐ２，Ｐ３，Ｐ４，…，Ｐ８，Ｐ１１，Ｐ１２，
Ｐ１３，Ｐ１４ ＰＭＯＳトランジスタ Ｎ１，Ｎ２，Ｎ３，…，Ｎ８，Ｎ１１，Ｎ１２，Ｎ１
３，Ｎ１４ ＮＭＯＳトランジスタ ＩＮＶ１，ＩＮＶ２，ＩＮＶ３，ＩＮＶ４ インバータ ＯＲ１，ＯＲ２ ＯＲゲート
Ｐ１３，Ｐ１４ ＰＭＯＳトランジスタ Ｎ１，Ｎ２，Ｎ３，…，Ｎ８，Ｎ１１，Ｎ１２，Ｎ１
３，Ｎ１４ ＮＭＯＳトランジスタ ＩＮＶ１，ＩＮＶ２，ＩＮＶ３，ＩＮＶ４ インバータ ＯＲ１，ＯＲ２ ＯＲゲート
Claims (13)
- 【請求項１】 光信号を電気信号に変換しかつ増幅して
電圧信号として出力する光電変換手段と、 所定の電圧・電流変換特性を有し前記光電変換手段から
出力された電圧信号を電流信号に変換して所定の読出し
線に出力する電圧・電流変換手段と、 前記所定の電圧・電流変換特性の非直線性を補償する所
定の電流・電圧変換特性を有し、前記読出し線に出力さ
れた電流信号を電圧信号に変換するための電流・電圧変
換手段と、 を具備することを特徴とする光電変換素子。 - 【請求項２】 前記電圧・電流変換手段は第１の増幅素
子を備え、かつ前記電流・電圧変換手段は負帰還ループ
中に前記第１の増幅素子と同等の伝達特性を有する第２
の増幅素子を有する負帰還増幅手段を備えて構成される
ことを特徴とする請求項１に記載の光電変換素子。 - 【請求項３】 さらに、前記光電変換手段からの暗出力
または信号出力の読出し時またはその所定時間前から読
出し時までのみ前記電圧・電流変換手段を作動させる活
性化手段を具備することを特徴とする請求項１または２
に記載の光電変換素子。 - 【請求項４】 さらに、 前記電圧・電流変換手段の負荷となる定電流手段と、 制御信号に応じて前記電圧・電流変換手段の入出力端子
間を短絡するスイッチ手段と、 前記光電変換手段と前記電圧・電流変換手段との間の回
路に挿入された電荷蓄積手段と、 を具備し、前記スイッチ手段によって前記電圧・電流変
換手段の入出力端子間を短絡して前記光電変換手段の暗
出力の読出しを行なうことによって前記電荷蓄積手段を
充電した後、前記スイッチ手段をオフとして前記光電変
換手段変換手段の信号読出しを行ない前記電荷蓄積手段
を介して出力信号を得ることを特徴とする請求項１また
は２に記載の光電変換素子。 - 【請求項５】 さらに、前記光電変換手段からの暗出力
または信号出力の読出し時またはその所定時間前から読
出し時までのみ前記電圧・電流変換手段および前記定電
流手段を含む回路を作動させる活性化手段を具備するこ
とを特徴とする請求項項４に記載の光電変換素子。 - 【請求項６】 それぞれ光信号を電気信号に変換しかつ
増幅して電圧信号として出力する複数の光電変換手段
と、 所定の電圧・電流変換特性を有し前記各々の光電変換手
段から出力された電圧信号を電流信号に変換して所定の
読出し線に出力する電圧・電流変換手段と、前記所定の
電圧・電流変換特性の非直線性を補償する所定の電流・
電圧変換特性を有し、前記読出し線に出力された電流信
号を電圧信号に変換するための電流・電圧変換手段と、 を具備することを特徴とする固体撮像装置。 - 【請求項７】 前記電圧・電流変換手段は第１の増幅素
子を備え、かつ前記電流・電圧変換手段は負帰還ループ
中に前記第１の増幅素子と同等の伝達特性を有する第２
の増幅素子を有する負帰還増幅手段を備えて構成される
ことを特徴とする請求項６に記載の固体撮像装置。 - 【請求項８】 さらに、前記光電変換手段からの暗出力
または信号出力の読出し時またはその所定時間前から読
出し時までのみ前記電圧・電流変換手段を作動させる活
性化手段を具備することを特徴とする請求項６または７
に記載の固体撮像装置。 - 【請求項９】 さらに、 前記電圧・電流変換手段の負荷となる定電流手段と、 制御信号に応じて前記電圧・電流変換手段の入出力端子
間を短絡するスイッチ手段と、 前記光電変換手段と前記電圧・電流変換手段との間の回
路に挿入された電荷蓄積手段と、 を具備し、前記スイッチ手段によって前記電圧・電流変
換手段の入出力端子間を短絡して前記光電変換手段の暗
出力の読出しを行なうことによって前記電荷蓄積手段を
充電した後、前記スイッチ手段をオフとして前記光電変
換手段変換手段の信号読出しを行ない前記電荷蓄積手段
を介して出力信号を得ることを特徴とする請求項６また
は７に記載の固体撮像装置。 - 【請求項１０】 さらに、前記光電変換手段からの暗出
力または信号出力の読出し時またはその所定時間前から
読出し時までのみ前記電圧・電流変換手段および前記定
電流手段を含む回路を作動させる活性化手段を具備する
ことを特徴とする請求項項９に記載の固体撮像装置。 - 【請求項１１】 行および列方向に２次元マトリクス状
に配列され、各々入射光に応じた電荷を蓄積しかつ増幅
して電圧信号として出力する光電変換手段からなる複数
の画素と、 前記画素を前記マトリクス配列の各行毎に順次走査して
各画素からの読出し信号を各列の垂直読出し線に取り出
すための垂直走査手段と、 前記複数の垂直読出し線からの信号を順次走査して水平
読出し線に各行毎の時系列的な信号を順次取り出すため
の水平走査手段と、 各々の垂直読出し線に対応して設けられ、入力電圧に対
応した出力電流を生成するための第１の増幅素子を含む
電圧・電流変換手段と、 前記電圧・電流変換手段の負荷となる定電流手段と、 制御信号に応じて前記電圧・電流変換手段の入出力端子
間を短絡するスイッチ手段と、 各々の垂直読出し線に対応して設けられ、各々の垂直読
出し線と対応する電圧・電流変換手段との間の回路に挿
入された結合容量と、 各々の垂直読出し線に対応して設けられ、対応する前記
電圧・電流変換手段の出力電流信号を各垂直読出し線毎
に順次前記水平読出し線に出力する複数の水平読出しス
イッチ回路と、 負帰還ループ中に前記電圧・電流変換手段に含まれる前
記第１の増幅素子と同等の伝達特性を有する第２の増幅
素子を有する負帰還増幅器で構成され、水平読出し線に
出力された電流信号を電圧信号に変換するための電流・
電圧変換手段と、 を具備し、各行毎に前記スイッチ手段により前記電圧・
電流変換手段の入出力端子間を短絡して前記光電変換手
段の暗出力の読出しを行なうことによって各列の前記結
合容量を充電した後、前記スイッチ手段をオフにして再
び前記光電変換手段の読出しを行ない、前記結合容量を
介して得られた読出し出力を前記電圧・電流変換手段に
よって電流信号に変換し、該電流信号を前記各列の水平
読出しスイッチ回路を順次オンとして各行毎に時系列的
に前記水平読出し線に出力することを特徴とする固体撮
像装置。 - 【請求項１２】 さらに、前記電圧・電流変換手段と前
記定電流手段の電流経路の間に接続され、前記光電変換
手段からの暗出力または信号出力の読出し時またはその
所定時間前から読出し時までの間のみ前記電圧・電流変
換手段および前記定電流手段を含む回路を作動させる活
性化手段を具備することを特徴とする請求項１１に記載
の固体撮像装置。 - 【請求項１３】 さらに、前記垂直走査手段および／ま
たは水平走査手段は初期化手段を含んでいることを特徴
とする請求項１１または１２に記載の固体撮像装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8295814A JPH10126696A (ja) | 1996-10-17 | 1996-10-17 | 光電変換素子および固体撮像装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8295814A JPH10126696A (ja) | 1996-10-17 | 1996-10-17 | 光電変換素子および固体撮像装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10126696A true JPH10126696A (ja) | 1998-05-15 |
Family
ID=17825519
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8295814A Pending JPH10126696A (ja) | 1996-10-17 | 1996-10-17 | 光電変換素子および固体撮像装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10126696A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002098125A1 (en) * | 2001-05-29 | 2002-12-05 | Hamamatsu Photonics K.K. | Signal processing circuit and solid-state image pickup device |
| JP2006250884A (ja) * | 2005-03-14 | 2006-09-21 | Hamamatsu Photonics Kk | 光検出回路 |
| JP2007019706A (ja) * | 2005-07-06 | 2007-01-25 | Konica Minolta Holdings Inc | 撮像装置 |
-
1996
- 1996-10-17 JP JP8295814A patent/JPH10126696A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002098125A1 (en) * | 2001-05-29 | 2002-12-05 | Hamamatsu Photonics K.K. | Signal processing circuit and solid-state image pickup device |
| US7372489B2 (en) | 2001-05-29 | 2008-05-13 | Hamamatsu Photonics K.K. | Signal processing circuit and solid-state image pickup device |
| JP2006250884A (ja) * | 2005-03-14 | 2006-09-21 | Hamamatsu Photonics Kk | 光検出回路 |
| US8207488B2 (en) | 2005-03-14 | 2012-06-26 | Hamamatsu Photonics K.K. | Photodetector circuit |
| JP2007019706A (ja) * | 2005-07-06 | 2007-01-25 | Konica Minolta Holdings Inc | 撮像装置 |
| JP4635748B2 (ja) * | 2005-07-06 | 2011-02-23 | コニカミノルタホールディングス株式会社 | 撮像装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7576788B2 (en) | Image pickup apparatus including a plurality of pixels, each having a photoelectric conversion element and an amplifier whose output is prevented from falling below a predetermined level | |
| US7545425B2 (en) | Solid-state image pickup device and camera system | |
| US6128039A (en) | Column amplifier for high fixed pattern noise reduction | |
| KR100660193B1 (ko) | 자기-보상 상관 이중 샘플링 회로 | |
| US7345269B2 (en) | Method and apparatus providing configurable current source device for image sensors with a selective current at an output node | |
| JP6321182B2 (ja) | 一定の電圧でバイアスされたフォトダイオードを有する画素回路及び関連する撮像方法 | |
| US6903771B2 (en) | Image pickup apparatus | |
| US20030146369A1 (en) | Correlated double sampling circuit and CMOS image sensor including the same | |
| JP4366846B2 (ja) | 固体撮像装置 | |
| US6498332B2 (en) | Solid-state image sensing device | |
| US9549138B2 (en) | Imaging device, imaging system, and driving method of imaging device using comparator in analog-to-digital converter | |
| US6791613B2 (en) | Signal processing apparatus | |
| US6111242A (en) | Imaging system with gain and error correction circuitry | |
| US6734907B1 (en) | Solid-state image pickup device with integration and amplification | |
| US5719626A (en) | Solid-state image pickup device | |
| US6781627B1 (en) | Solid state imaging device and electric charge detecting apparatus used for the same | |
| KR100775009B1 (ko) | 상관 이중 샘플링 회로 및 이를 구비한 시모스 이미지 센서 | |
| US6697108B1 (en) | Fast frame readout architecture for array sensors with integrated correlated double sampling system | |
| US7372489B2 (en) | Signal processing circuit and solid-state image pickup device | |
| JP3836911B2 (ja) | 固体撮像装置 | |
| JPH10126696A (ja) | 光電変換素子および固体撮像装置 | |
| JP2003259228A (ja) | 固体撮像装置およびその信号処理方法 | |
| JP2000307959A (ja) | 固体撮像装置 | |
| KR100342092B1 (ko) | 이미지 센서 | |
| EP1353500A2 (en) | Image sensor |