KR100342092B1 - 이미지 센서 - Google Patents

이미지 센서 Download PDF

Info

Publication number
KR100342092B1
KR100342092B1 KR1019990048649A KR19990048649A KR100342092B1 KR 100342092 B1 KR100342092 B1 KR 100342092B1 KR 1019990048649 A KR1019990048649 A KR 1019990048649A KR 19990048649 A KR19990048649 A KR 19990048649A KR 100342092 B1 KR100342092 B1 KR 100342092B1
Authority
KR
South Korea
Prior art keywords
voltage
signal
current
line
bit line
Prior art date
Application number
KR1019990048649A
Other languages
English (en)
Other versions
KR20000035241A (ko
Inventor
무라마쯔요시노리
Original Assignee
니시가키 코지
닛뽄덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니시가키 코지, 닛뽄덴끼 가부시끼가이샤 filed Critical 니시가키 코지
Publication of KR20000035241A publication Critical patent/KR20000035241A/ko
Application granted granted Critical
Publication of KR100342092B1 publication Critical patent/KR100342092B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

비트선의 스위칭에 소요되는 데이터선의 전위의 천이기간이 단축되는 CMOS형 이미지 센서가 제공되어 있다. 이미지 센서는 노출되는 동안에 현상되는 픽셀의 출력전압을 유지하는 제1의 캐퍼시터 및 노출되지 않는 동안에 현상되는 픽셀의 출력전압을 유지하는 제2의 캐퍼시터에 제공되어 있다. 이미지 센서에서, 제1의 커패퍼시터의 전압은 제1의 폴로우어를 통하여 신호출력선에 출력되고, 제2의 커패시터의 전압은 제2의 폴로우어를 통하여 레퍼런스 출력선에 출력된다. 회로를 제어하는 제1의 전류는 제1의 전원 폴로우어의 전류원에 접속되고, 제2의 전류는 제2의 폴로우어의 전류원에 접속되어, 상기 제1 및 제2의 전류는 제1의 커패시터 또는 제2의 커패시터의 전압이 비트선의 스위칭시에 저레벨에서 고 레벨로 천이하는 경우에 비트선으로 부터의 신호의 판독을 개시하는 때에 신호출력선 및 레퍼런스출력선의 전위를 고 레벨로 리셋하는데 사용된다.

Description

이미지 센서{IMAGE SENSOR}
본 발명은 이미지 센서에 관한 것으로서, 특히 컬럼 판독에 소스 폴로우어를 사용한 CMOS(Comlementary Metal Oxide semiconductor)형 이미지 센서에 관한 것으로서 컬럼 전환시에 있어서의 데이터선의 라이징이 빠른 이미지 센서에 관한 것이다.
텔레비전 카메라등에 있어서 광학적 화상정보를 전기신호로 변환하기 위한 촬상소자로서 종래에는 CCD(Charge Coupled Device) 이미지 센서가 일반적으로 사용되고있었다. 그러나 최근에는 CCD 이미지 센서의 대신에 CMOS형 이미지 센서가 점점 채택되는 추세이다. CMOS형 이미지 센서는 광전변환소자로서 포토 다이오드를 가지며 그 출력을 취출하기 위한 주변회로를 CMOS형 FET(Field Effect Transistor)에 의해 구성한 것이므로, 저 소비전력이어 휴대용기기에 있어서의 용도에 적합함과 아룰러 단일 전원동작이 가능하기 때문에 전원구성을 간략화할 수 있다는 이점이 있다. 더욱이, CMOS 로직 프로세스와의 호환성이 좋기 때문에 주변회로를 포함해서 1칩화 하여 SOC(System On Chip)를 실현하는 것이 용이하다는 특징을 갖고 있다. 반면, CMOS형 이미지 센서에는 픽셀 전환시에 있어서 주변회로의 트랜지스터의 스위칭 노이즈가 크고 수광부의 감도가 낮다고 하는 결점이 있다.
CMOS형 이미지 센서는 회로미세화기술의 진전에 따라 미세 트랜지스터에 의한 픽셀내 증폭이 가능하게 되고 노이즈 캔슬방식의 개발이 진행된 등의 기술적 이유에 의해서 촬상소자로서 그 보급이 예상되고, 더욱이 전술한 SOC의 실현에 대한요구로 부터 금후의 발전이 기대되고 있다.
이하에 있어서 우선, 종래의 CMOS형 이미지 센서에 관해 설명할 것이다.
도5는 종래의 CMOS형 이미지 센서의 제1의 실시예를 도시하는 회로구성도 이고, 도 6은 상기 CMOS형 이미지 센서의 동작을 설명하기 위한 타이밍 차트이다. 상기 CMOS형 이미지 센서에 있어서 픽셀 어레이(1)는 복수의 동일구성의 픽셀을 임의의 행수와 열수로 매트릭스상으로 배치한 것으로서, 도 5에 있어서 임의의 n행째의 인접하는 각 열의 픽셀(1n, 1n+1, 1n+2 1n+3, …등)이 도시되어 있다. 이 중에서, 예컨대 n열째의 픽셀에 관해서 설명하면 픽셀(1n)은 광전변환소자인 포토다이오드(PD)와 N채널 트랜지스터(TN1, TN2, TN3)를 구비하고 있다.
트랜지스터(TN1)에 의해서 리셋제어신호(RSTn)에 대응하여 포토 다이오드(PD)의 초기전압을 전원전압(VDD)에 리셋하여 일정시간 노광한 후, 워드선 판독제어신호(WLn)에 대응하여 트랜지스터(TN3)로 구성되는 게이트를 온으로 하여, 트랜지스터(TN2)를 n열째의 데이터 출력선(Dn)에 접속함으로써 포토다이오드(PD)에서 입사광 강도에 따라 발생한 상기 신호를 전류원(Sn)과 함께 소스 폴로우어를 형성하는 트랜지스터(TN2)에 의해서 증폭하여 광전변환출력으로서 취해진다.
잡음제어부(2)는 복수의 동일구성의 잡음제어회로(2n, 2n+1, 2n+2, 2n+3, …등)로 구성되어 있다. 이 중에서 예컨대 n열째의 잡음제어회로(2n)에 관해서 설명하면 잡음제어회로(2n)는 N채널 트랜지스터(TN11, TN12)와 커패시터(CS, CR)를 구비하고 있다. 잡음제어회로(2n)에서는 트랜지스터(TN11)에 의해서 신호전압 판독제어신호(SHS)에 대응하여 데이터 출력선(Dn)의 전압을 노드(SOn)에 출력함으로써 커패시터(CS)에 유지하고 트랜지스터(TN12)에 의해서 신호전압 판독제어신호(SHR)에 대응하여 데이터 출력선(Dn)의 전압을 노드(ROn)에 출력함으로써 커패시터(CR)에 유지한다.
비트선 판독제어신호(YSWn)에 대응하여 트랜지스터(4n)에 의해 트랜지스터(3n)를 전류원(7)에 접속함으로써 전류원(7)과 함께 소스 폴로우어를 형성하는 트랜지스터(3n)에 의해서 커패시터(CS)에 유지된 전압을 증폭하여 신호출력선(LS)에 판독하고 증폭기(9)를 경유하여 신호전압(Vsig)으로서 출력함과 함께 비트선 판독제어신호(YSWn)에 대응하여 트랜지스터(6)에 의해서 트랜지스터(5n)를 전류원(8)에 접속함으로서 전류원(8)과 함께 소스 폴로우어를 형성하는 트랜지스터(5n)에 의해서 커패시터(CR)에 유지된 전압을 증폭하여 레퍼런스출력선(LD)에 판독하고 증폭기(10)를 경유하여 레퍼런스전압(Vref)으로서 출력한다.
CMOS형 이미지 센서에서 수직 시프트 레지스터(도시하지 않음)에 의해 지정된 로우 어드레스 또는 외부입력 로우 어드레스에 대응하는 워드선 판독제어신호(WLn)이 고 레벨이 되었을 때, n행째의 각 픽셀이 활성화되고 다시 수평 시프트 레지스터(도시하지 않음)에 의해 지정된 컬럼 어드레스 또는 외부입력 컬럼 어드레스에 대응하는 비트선 판독제어신호(YSWn)가 저 레벨이 됨으로서 픽셀(1n)의 광 입력에 대응하는 신호전압과 미 노광상태의 신호전압인 레퍼런스전압이 출력되는 상태로 된다. 이 때 전회의 리셋동작에 의해 전원전압(VDD)에 충전되어 있는 포토다이오드(PD)에 대해 일정시간 노광 후, 신호전압판독제어신호(SHS)를 고 레벨로 하여 트랜지스터(TN11)를 온으로 함으서서 포토다이오드(PD)의 출력전압에 의해서 신호전압(Vsig)을 출력하고, 다음에 다시 포토다이오드(PD)를 리셋한 후 미 노광상태에서 레퍼런스전압 판독제어신호(SHR)를 고 레벨로 하여 트랜지스터(TN12)를 온으로 함으로서 포토다이오드(PD)의 출력전압에 의해 레퍼런스전압(Vref)을 출력하여 도시되지 않은 외부회로에서 신호전압과 레퍼런스전압과의 차이 분을 취함으로서 잡음전압이 제거된 신호전압을 얻는다.
도6에 있어서 비트선 판독제어신호(YSWn, YSWn+1, YSWn+2, YSWn+3)의 각각의 기간마다의 신호출력선(LS) 또는 레퍼런스출력선(LR)의 전위의 변화가 도시되어 있다. 도면 중에 있어, A1은 신호출력선(LS) 또는 레퍼런스출력선(LR)의 전위가 저 레벨로부터 고 레벨에 천이할 때의 데이터 출력기간, A2는 신호출력선(LS) 또는 레퍼런스출력선(LR)의 전위가 고 레벨로부터 저 레벨에 천이할 때의 데이터 출력기간이고, B는 데이터 유지기간을 각각 도시하고 있다.
도6에 도시된 바와 같이, 비트선 판독제어기간의 시작시에 데이터 출력이 행하여지지만, 이 때 신호출력선(LS) 또는 레퍼런스출력선(LR)의 전위가 저 레벨로부터 고 레벨로 변화될 때 소스 폴로우어의 트랜지스터는 도통되지 않아서 신호출력선(LS) 또는 레퍼런스출력선(LR)의 충전이 전류원(7 또는 8)을 개재하여 이루어지므로, 이 경우의 천이시간 A1은 전류원에서의 전류가 작을 때에 길게된다. 한편 소스 폴로우어의 이득은 전류원에서의 전류가 작은 때에 (전류원의 내부저항이 클 때) 커지므로, 천이시간 A1은 신호출력선(LS) 또는 레퍼런스출력선(LR)에 신호를 출력하는 소스 폴로우어의 이득의 대소에 의해서 변화되어 이득을 지나치게 올린경우에는 천이시간 A1이 현저하게 길게 되어, 결과적으로 데이터 유지기간 B가 짧아지게 된다.
반면에, 신호출력선(LS) 또는 레퍼런스출력선(LR)의 전위가 고 레벨로부터 저 레벨로 변화될 때 소스 폴로우어의 트랜지스터가 도통되어 신호출력선(LS) 또는 레퍼런스출력선(LR)의 방전이 소스 폴로우어의 트랜지스터를 개재하여 이루어지므로 이 경우의 천이시간 A2는 일반적으로 짧다.
도7은 종래의 CMOS형 이미지 센서의 제2의 예를 도시하는 회로구성도이고, 도 8은 상기 CMOS형 이미지 센서의 동작을 설명하기 위한 타이밍 차트이다. 상기 CMOS형 이미지 센서에 있어서 픽셀 어레이의 구성 및 동작은 도 5에 도시된 제1의 종래 예의 경우와 같다.
잡음제어부(13)는 복수의 동일구성의 잡음제어회로(13n, 13n+1, 13n+2, 13n+3, …등)로 구성되어 있다. 이 중에서 예컨대 n열째의 잡음제어회로(13n)는, N채널 트랜지스터(TN21)와 커패시터(CO)를 구비하고 트랜지스터(TN21)에 의해서 신호전압 판독제어신호(SHS)에 대응하여 데이터 출력선(Dn)의 출력전압을 커패시터(CO)에 출력 함으로써 커패시터(CO)를 개재하여 데이터 출력선(Dn)의 출력전압의 변화 분을 노드(S/Hn)에 전달한다.
그 후, 비트선 판독제어신호(YSWn)에 대응하여 트랜지스터(16n)을 온으로 하여, 트랜지스터(15n)를 전류원(17)에 접속함으로써, 전류원(17)과 함께 소스 폴로우어를 형성하는 트랜지스터(15n)에 의해서 노드(S/Hn)의 전압을 증폭하여 신호출력선(LO)에 출력하여 증폭기(18)를 경유하여 출력전압(Vout)을 발생시킨다.
도7에 도시된 종래의 CMOS형 이미지 센서에서 수직 시프트 레지스터(도시하지 않음)에 의해 지정된 로우 어드레스 또는 외부입력 로우 어드레스에 대응하는 워드선 판독제어신호(WLn)가 고 레벨이 되었을 때, n행째의 각 픽셀이 활성화되고 또한 수평 시프트 레지스터(도시하지 않음)에 의해 지정된 컬럼 어드레스 또는 외부입력 컬럼 어드레스에 대응하는 비트선 판독제어신호(YSWn)가 고 레벨이 됨으로서 픽셀(1n)의 광 입력에 대응하는 신호전압과 미 노광상태의 신호전압인 레퍼런스전압과이 출력되는 상태가 된다.
최초에 전회의 리셋동작에 의해서 전원전압(VDD)에 충전되어 있는 포토다이오드(PD)에 대하여 일정시간 노광을 한후, 신호전압 판독제어신호(SHS)를 고 레벨로 하고 트랜지스터(TN21)를 온으로 함으로서 포토다이오드(PD)의 출력전압을 판독하여 커패시터(CO)에 인가한다. 클램프전압(OCV)은 최초전원전압(VDD) 레벨로 되어 있지만 신호전압 판독제어신호(SHS)를 온으로 함과 동시에 클램프제어신호(OCI)를 온으로 함과 더불어 클램프전압(OCV)을 일정전압(V1)에 강하함으로서 노드(S/Hn)는 V1로 클램프된다.
다음에, 클램프제어신호(OCI)를 오프로 하여 클램프전압(OCV)을 전원전압(VDD) 레벨에 되돌리고 계속해서 리셋제어신호(RSTn)을 온으로 하여 포토다이오드(PD)를 전원전압(VDD)로 충전한 후, 리셋제어신호(RSTn)을 오프로 하여 미 노광상태에서 신호전압 판독제어신호(SHS)를 온으로 하여 포토다이오드(PD)의 출력전압을 판독하여 커패시터(CO)에 가함으로서 노드(S/Hn)의 전압은 Vl+(레퍼런스 레벨)-(신호 레벨)이 된다. 이 때, 비트선 판독제어신호(YSWn)를 온으로 함으로서노드(S/Hn)의 전압에 의해서 트랜지스터(15n)의 소스 폴로우어와 증폭기(18)를 개재하여 출력전압(Vout)이 발생한다.
출력전압(Vout)은 포토다이오드(PD)가 일정시간 노광된 후에는 출력신호 레벨이며, 포토다이오드(PD)의 미 노광상태에서는 출력 레퍼런스 레벨이다. 따라서, 도시되지 않은 외부회로에서는 출력신호 레벨과 출력 레퍼런스 레벨과의 차이 분의 전압에 의해서 미노광상태의 신호전압 즉 잡음전압이 제거된 신호전압을 얻을 수 있다.
도8에 있어서 비트선판독제어신호(YSWn, YSWn+1, YSWn+2, YSWn+3)의 각각의 기간마다의 신호출력선(LO)의 전위의 변화가 도시되어 있다. 도 중에 있어 A1은 신호출력선(LO)의 전위가 저 레벨로부터 고 레벨에 천이 할 때의 데이터 출력기간이고, A2는 신호출력선(LO)전위가 고 레벨로부터 저 레벨에 천이 할 때의 데이터 출력기간이며, B는 데이터 유지기간을 각각 도시하고 있다.
도시된 바와 같이, 비트선 판독제어기간의 시작시에 데이터 출력이 행하여지지만, 이 때에, 신호출력선(LO)의 전위가 저 레벨로부터 고 레벨로 변화될 때는, 소스 폴로우어의 트랜지스터가 도통되어 신호출력선(LO)의 충전이 소스 폴로우어의 트랜지스터를 개재하여 이루어지므로, 이 경우의 천이시간 A1은 일반적으로 짧다.
반면에, 신호출력선(LO)의 전위가 고 레벨로부터 저 레벨로 변화될 때 소스 폴로우어의 트랜지스터가 도통되지 않아서, 신호출력선(LO)의 방전이 전류원(17)을 개재하여 이루어지므로 이 경우의 천이시간 A2는 전류원으로 부터의 전류가 작을 때에 길게된다. 한편, 소스 폴로우어의 이득은 전류원에서의 전류가 작을 때 (전류원의내부저항이 클 때) 커지므로 천이시간 A2는 신호출력선(LO)에 신호를 출력하는 소스 폴로우어의 이득의 대소에 의해서 변화되어, 이득을 지나치게 올린 경우에는 천이시간A2가 현저하게 길게되어 결과적으로 데이터 유지기간 B가 짧게 된다.
그러나, 종래의 CMOS형 이미지 센서에서는 신호전압(Vsig), 레퍼런스전압(Vref) 또는 출력전압(Vout)의 레벨이 안정할 때까지의 천이시간을 짧게 한다는 요구와 이들의 전압을 발생하기 위한 소스 폴로우어의 이득을 높게 한다고 한다는 요구를 양립시킬 수 없다는 문제점이 있다.
즉, 제1의 종래 예의 경우는 트랜지스터(3n)와 전류원(7)으로 이루어지는 소스 폴로우어에 의해서 신호출력선(LS)에 신호전압을 판독하고 트랜지스터(5n)와 전류원(8)으로 이루어지는 소스 폴로우어에 의해서 레퍼런스출력선(LR)에 레퍼런스전압을 판독할 때에, 소스 폴로우어의 이득이 높을수록 즉 전류원(7, 8)의 전류치가 작을수록 신호출력선(LS) 또는 레퍼런스출력선(LR)의 전위가 저 레벨로부터 고 레벨로 변화되는 때의 천이시간이 길며, 또한 제2의 종래 예의 경우에서는 트랜지스터(15n)와 전류원(17)으로 이루어지는 소스 폴로우어에 의해서 신호출력선(LO)에 신호전압을 판독할 때에, 소스 폴로우어의 이득이 높을수록즉, 전류원(17)의 전류치가 작을수록 신호출력선(LO)의 전위가 고 레벨로부터 저 레벨로 변화되는 때의 천이시간이 길다.
이것은 데이터 출력시에 신호출력선(LS), 레퍼런스출력선(LR) 또는 신호출력선(LO)에 있어서, 전위변화가 생기기 위한 신호출력선(LS), 레퍼런스출력선(LR) 또는 신호출력선(LO)의 충방전은 데이터 출력을 증폭하는 소스 폴로우어의 트랜지스터와 전류원을 개재하여 행하여지기 때문이고, 소스 폴로우어의 이득은 일반적으로 소스 폴로우어의 트랜지스터의 gm(△Ids/△Vgs)이 클 수록 또한 소스 폴로우어의 전류원의 전류가 작을 수록 커진다. 그러므로 소스 폴로우어의 전류원의 전류를 작게 하여 그 이득을 높게 할 수록 전술 한 바와 같이 전위변화의 천이시간이 길게되는 경우가 생긴다.
그러므로, 종래의 이미지 센서로서는 데이터선의 천이시간를 중요시하면 소스 폴로우어의 이득을 높게할 수가 없고, 반대로, 소스 폴로우어의 이득을 높게 하고자 하면 데이터선의 천이시간이 길게 되어 버린다고 하는 이율배반적이 현성이 생긴다는 문제점이 있었다.
본 발명은 전술한 제반 사정을 고려하여 이루어진 것으로서 픽셀의 광변환 출력전압의 데이터선에 대한 판독에 소스 폴로우어를 쓴 CMOS형 이미지 센서에 있어서 소스 폴로우어의 이득을 높게 함과 함께 컬럼 전환시에 있어서의 데이터선의 천이시간를 짧게 하는 것이 가능한 이미지 센서를 제공하는 것을 목적이라고 하고있다.
상기의 문제점을 고려하여 본 발명의 목적은 광전변환전압을 데이터선에 출력하는 소스폴로우어를 채택하는 CMOS형 이미지 센서를 제공하는 것으로서, 소스폴러우어의 이득은 증대 가능하고 데이터선의 천이기간은 컬럼의 스위칭시에 단축가능하다.
본 발명의 제1의 특징에 따라 이미지 센서가 제공되어 있는데, 상기 이미지 센서는 비트선으로 부터의 신호를 판독하는 때에 제1의 커패시터에 의해 유지되는 전압을 제1의 폴로우어를 통하여 제1의 데이터선에 출력하고 노광중에 현상되는 픽셀의 출력전압을 유지하기 위해, 비트선에 해당되는 데이터 출력선에 접속되는 제1의 커패시터와, 상기 비트선으로 부터의 신호를 판독하는 때에 제2의 커패시터에 의해 유지되는 전압을 제2의 폴로우어를 통하여 제2의 데이터선에 출력하고 노광되지 않는 동안 현상되는 상기 픽셀의 출력전압을 유지하기 위해, 상기 비트선에 해당되는 상기 데이터 출력선에 접속되는 제2의 커패시터와, 상기 제1의 소스폴로우어의 트랜지스터에 전류를 공급하기 위해, 제1의 전류원에 병렬로 접속된 제1의 전류제어수단과, 상기 제2의 소스폴로우어의 트랜지스터에 전류를 공급하기 위하여, 제2의 전류원에 병렬로 접속된 제2의 전류제어수단을 포함하며, 상기 제1 또는 제2의 커패시터에 의해 유지되는 전압이 상기 비트선을 스위칭하는 때에 전압레벨에 의하여 상기 소정의 방향으로 천이를 하는 경우, 상기 제1 및 제2의 데이터선의 전위는 상기 비트선으로 부터의 신호의 판독을 개시하는 시점에서 전압레벨에 의하여 소정의 방향으로 강제적으로 리셋된다.
전술한 이미지 센서에서의 양호한 모드의 하나로서 상기 제1의 전류제어수단은 상기 비트선으로 부터의 신호를 판독하는 때에 상기 제1의 데이터선에 공급되는 전류를 일시적으로 증가시키기 위해, 상기 제1의 전류원에 병렬로 접속된 제1의 전류제어회로로 구성되며, 상기 제2의 제어수단은 상기 비트선으로 부터의 신호를 판독하는 때에 상기 제2의 데이터선에 공급되는 전류를 일시적으로 증가시키기 위해상기 제2의 전류원에 병렬로 접속된 제2의 전류제어회로로 구성되어 있다.
또한 양호한 모드의 하나로서 상기 제1의 전류제어회로는 상기 비트선으로 부터의 신호를 판독하는 때에 게이트에 공급된 일발펄스에 따라 전류를 패스하기 위해, 상기 제1의 전류원에 병렬로 접속된 제1의 트랜지스터로 구성되며, 상기 제2의 전류제어회로는 상기 비트선으로 부터의 신호를 판독하는 때에 게이트에 공급된 일발펄스에 따라 전류를 패스하기 위해 상기 제2의 전류원에 병렬로 접속된 제2의 트랜지스터로 구성되어 있다.
본 발명의 제2의 특징에 따른 이미지 센서에 있어서, 상기 이미지 센서는 상기 데이터출력선의 신호전압이 판독되는 경우에 게이트를 통하여 비트선에 해당되는 데이터 출력선에 접속되는 결합 커패시터와, 상기 비트선으로 부터의 신호를 판독하는 때에 상기 노드의 전압이 데이터선까지 출력되는 통로가 되는 소스폴로우어, 및 상기 노드의 전위가 상기 비트선으로 부터의 신호의 판독을 개시하는 시점에서 상기 방향으로 천이를 하는 경우에, 전압레벨에 의해 소정의 방향으로 데이터선의 전위를 강제로 리셋하기 위하여 상기 소스폴로우어의 트랜지스터에 전류를 공급하는데 사용되는 전류원에 병렬로 접속된 전류제어수단을 포함하는 것으로서, 상기 결합 커패시터의 출력단자에 접속되는 노드가 각 픽셀에 대한 소정의 전압에 클램프 되는 동안 및 상기 게이트가 턴온으로 될 때, 노출되는 동안에 현상되고 상기 데이터출력선에 접속되는 픽셀의 출력전압이 결합 커패시터에 가해지고, 그 후, 상기 노드가 어떠한 소정의 전압에도 클램프 되지 않는 동안 및 상기 게이트가 다시 턴온으로 될 때, 노출되지 않는 동안에 현상되는 상기 픽셀의 출력전압이 상기 결합 커패시터에 다시 가해진다.
전술한 이미지 센서의 양호한 모드의 하나로서 전류제어수단은 상기 비트선으로 부터의 신호의 판독을 개시하는 시점에서 상기 데이터선에 공급되는 전류를 일시적으로 증가시키기 위해 상기 전류원에 병렬로 접속되는 전류제어회로로 구성되어 있다.
또한, 양호한 모드의 하나로서 상기 전류제어수단은 상기 비트선으로 부터의 신호의 판독을 개시하는 시점에서 게이트에 공급되는 일발펄스에 따라 전류를 패스하기 위해 상기 전류원에 병렬로 접속된 트랜지스터로 구성되어 있다.
본 발명의 제3의 특징에 따라 비트선으로 부터의 신호를 판독하는 때에 소스폴로우어를 통해 데이터선까지 픽셀의 광전변환전압을 출력하는 이미지 센서가 제공되어 있는데, 전류제어수단은 상기 소스폴로우어의 트랜지스터가 상기 데이터선에 출력된 전압의 변화에 기인하여 인터럽트되는 경우 상기 비트선으로 부터의 신호의 판독을 개시하는 시점에서 상기 전류원에 의한 충전상태로 상기 데이터선의 전위를 리셋하는데 사용되는 상기 소스폴로우어의 트랜지스터에 전류를 공급하는데 사용되는 전류원에 병렬로 접속되어 있다.
도1은 본 발명의 제1의 실시예에 따른 CMOS형 이미지 센서를 도시하는 회로에 관한 블록도.
도2는 상기 CMOS형 이미지 센서의 동작을 설명하는 타이밍 챠트.
도3은 본 발명의 제2의 실시예에 따른 CMOS형 이미지 센서를 도시하는 회로에 관한 블록도.
도4는 상기 CMOS형 이미지 센서의 동작을 설명하는 타이밍 챠트.
도5는 종래의 기술에 의한 CMOS형 이미지 센서의 제1의 실시예에 관한 블록도.
도6은 상기 종래의 기술에 의한 CMOS형 이미지 센서의 동작을 설명하는 타이밍 챠트.
도7은 종래의 기술에 의한 CMOS형 이미지 센서의 제2의 실시예에 관한 블록도.
도8은 상기 종래의 기술에 의한 CMOS형 이미지 센서의 동작을 설명하는 타이밍 챠트.
본 발명을 실행하는 최고의 실시예는 도면을 참조하여 여러 실시예를 사용함으로서 보다 상세히 기술될 것이다.
제1실시예
도1은 본 발명의 제1 실시예의 CMOS형 이미지 센서를 도시하는 회로구성도이고 또한 도 2는 상기 CMOS형 이미지 센서의 동작을 설명하는 타이밍 차트이다.
상기 CMOS형 이미지 센서는 도 1에 도시된 바와 같이 픽셀 어레이(1)와, 잡음제어부(2)와, P채널 트랜지스터(3n, 3n+1, 3n+2, 3n+3, …, 4n, 4n+1, 4n+2, 4n+3, …, 5n, 5n+1, 5n+2, 5n+3, …, 6n, 6n+1, 6n+2, 6n+3, …등)와, 전류원(7, 8)과, 증폭기(9, 10)와, 전류제어회로(11, 12)로서 개략적으로 구성되어 있다.
픽셀 어레이(1)는 매트릭스상으로 배열된 복수의 동일구성의 픽셀로 이루어져 있고, 도 1에 있어서는 임의의 n행째의 순차적으로 인접하는 n열째, n+1열째, n+2열째, n+3열째의 픽셀(1n, 1n+1, 1n+2, 1n+3,…등)이 도시되어 있다. 이 중 예컨대 n열째의 픽셀(1n)은 광전변환소자인 포토다이오드(PD)와, N채널 트랜지스터(TN1, TN2, TN3)를 구비하고 있으며 n열째의 각 행의 픽셀은 직렬로 전류원(Sn)과 잡음제어회로(2n)에 접속되어 있다. 다른 픽셀(1n+1, 1n+2, 1n+3, …등) 및 도시되어 있지 않은 n행째의 다른 픽셀 및 도시되지 않는 다른 행의 픽셀도 동일한 구성으로 되어 있다.
포토다이오드(PD)는 단위 픽셀부에서의 입사광 강도에 대응한 상기 신호를 발생한다. 트랜지스터(TN1)는 리셋제어신호(RSTn)에 대응하여 포토다이오드(PD)의 초기전압을 전원전압(VDD)에 리셋한다. 트랜지스터(TN2)는 전류원(Sn)과 함께 포토다이오드(PD)의 광전변환전압을 증폭하는 소스 폴로우어를 형성한다. 트랜지스터(TN3)는 워드선 판독제어신호(WLn)에 대응하여, 트랜지스터(TN2)를 n열째의 데이터 출력선(Dn)을 개재하여 전류원(Sn)에 접속한다. 전류원(Sn)은 트랜지스터(TN3)를 개재하여 접속되는 트랜지스터(TN2)에 정전류를 공급한다.
잡음제어부(2)는 복수의 동일구성의 잡음제어회로(2n, 2n+1, 2n+2, 2n+3,…등)로서 구성되어 있다. 이 중 예컨대 n열째의 잡음제어회로(2n)는 N채널 트랜지스터(TN11, TN12)와 커패시터(CS, CR)를 구비하고 있다.
트랜지스터(TN11)는 신호전압 판독제어신호(SHS)에 대응하여 데이터 출력선(Dn)의 전압을 노드(SOn)에 출력한다. 트랜지스터(TN12)는 레퍼런스전압 판독제어신호(SHR)에 대응하여 데이터 출력선(Dn)의 전압을 노드(ROn)에 출력한다. 커패시터(CS)는 커패시터(RS)가 노드(ROn)의 전압을 유지하는 동안, 노드(ROn)의 전압을 유지한다.
트랜지스터(3n)는 전류원(7)과 함께 소스 폴로우어를 형성하여 커패시터(CS)에 유지된 신호전압을 증폭한다. 트랜지스터(5n)는 전류원(8)과 함께 소스 폴로우어를 형성하여 커패시터(CR)에 유지된 레퍼런스전압을 증폭한다. 트랜지스터(4n)는 비트선 판독제어신호(YSWn)에 대응하여 트랜지스터(3n)와 전류원(7)을 접속한다. 트랜지스터(6n)는 비트선 판독제어신호(YSWn)에 대응하여 트랜지스터(5n)과 전류원(8)을 접속한다. 다른 트랜지스터(3n+1, 4n+1, 5n+1, 6n+1, 3n+2, 4n+2, 5n+2, 6n+2, 3n+3, 4n+3, 5n+3, 6n+3, …등)에 관해서도 동일하게 되어 있다.
다음에, 도 1 및 도 2를 참조하여 상기 CMOS형 이미지 센서의 동작에 관해서 설명이 이루어 질것이다.
픽셀 어레이(1)n에 있어서 포토다이오드(PD)의 용량(Cd)과 트랜지스터(TN2)의 게이트용량(Cg)에 축적된 전하(QS)에 의해서 트랜지스터(TN2)의 게이트에 발생하는 전압(Vg)은
Vg = Qs /(Cd + Cg) …(1)
이 된다. 결과적으로 트랜지스터(TN2)에 흐르는 전류(Ids)는
Ids = gm·Vg …(2)
로 되고 상기의 의미는 전류(Ids)와 전류원(Sn)의 내부저항에 의해 정해지는 전압을 데이터 출력선(Dn)에 발생시키기 때문에 픽셀내 증폭이 행하여진다는 것을 뜻한다.
픽셀 어레이(1)에 대한 수직 시프트 레지스터(도시하지 않음)에 의해 지정된 로우 어드레스 또는 외부입력 로우 어드레스에 대응하는 워드선 판독제어신호(WLn)가 고 레벨이 되었을 때, n행째의 각 픽셀이 활성화되고 또한 수평 시프트 레지스터(도시하지 않음)에 의해 지정된 컬럼 어드레스 또는 외부입력 컬럼 어드레스에 대응하는 비트선 판독제어신호(YSWn)가 저 레벨이 됨으로서, 픽셀(1n)의 광 입력에 대응하는 신호전압과 미 노광상태의 신호전압인 레퍼런스전압이 출력되는 상태가 된다. 이 때, 신호전압 판독제어신호(SHS)와 레퍼런스전압 판독제어신호(SHR)를 각각 다른 시각에 온시켜, 각각 트랜지스터(TN11, TN12)로 이루어지는 게이트를 오픈시켜 픽셀1의 신호전압과 레퍼런스전압을 각각 커패시터(CS, RS)에 유지하고 비트선 판독제어신호(YSWn)를 온으로 하여, 각각 트랜지스터(4n, 6n)으로 이루어지는 게이트를 오픈시켜 커패시터(CS, RS)의 유지전압을 각각 트랜지스터(3n, 5n)로 구성되는 소스 폴로우어를 개재하여 증폭하여, 신호출력선(LS)과 레퍼런스출력선(LR)에 판독함으로서, 각각 증폭기(9, 1O)를 경유하여 신호전압(Vsig)과레퍼런스전압(Vref)을 발생한다.
이 경우, 전회의 리셋동작에 의해서 전원전압(VDD)에 충전되어 있는 포토다이오드(PD)에 대하여 일정시간 노광한 후에 신호전압 판독제어신호(SHS)를 고 레벨로 하여 트랜지스터(TN11)를 온으로 함으로서, 포토다이오드(PD)의 출력전압에 의해서 신호전압(Vsig)를 출력하고 다음에 다시 포토다이오드(PD)를 리셋한 후에, 미노광상태로 레퍼런스전압 판독제어신호(SHR)를 고 레벨로 하여 트랜지스터(TN12)를 온으로 함으로서, 포토다이오드(PD)의 출력전압에 의해서, 레퍼런스전압(Vref)을 출력한다. 그리고 이 상태로 도시되지 않는 외부회로에서 신호전압과 레퍼런스전압과의 차이 분을 취함으로서 광 입력에 대응한 잡음전압이 제거된 신호전압을 얻을 수 있다.
이 때, 비트선 판독제어신호(YSWn)의 온 직후에 음극성의 일발펄스(PRD)를 발생하여 전류제어회로(11, 12)를 형성하는 각각의 P채널 트랜지스터의 게이트에 공급함으로서 전류제어회로(11, 12)를 경유하여 전원(VDD)에서 전류를 흘려 신호출력선(LS)과 레퍼런스출력선(LR)의 전위를 일 순간에 고 레벨로 한다.
전술한 바와 같이, 트랜지스터(3n, 5n)로 구성되는 소스 폴로우어의 이득을 높게 한 경우에는 신호출력선(LS)과 레퍼런스출력선(LR)의 전위가 저 레벨로부터 고 레벨로 변화되는 때의 천이시간이 길게 되지만, 상기 실시예의 구성에 있어서는 비트선 판독 전환 제어마다 신호출력선(LS)과 레퍼런스출력선(LR)의 전위를 고 레벨에 리셋하고 나서 소스 폴로우어를 개재하여 신호출력선(LS)과 레퍼런스출력선(LR)에 대한 데이터 출력을 하기 때문에, 신호출력선(LS)과 레퍼런스출력선(LR)에 있어서의 데이터 출력시의 전위 천이시간이 길게 되는 것을 방지할 수 있다.
도2에 있어서 비트선 판독제어신호(YSWn, YSWn+1, YSWn+2, YSWn+3)의 각각의 기간마다의 신호출력선(LS) 또는 레퍼런스출력선(LR)의 전위의 변화가 도시되어 있다. 도2에 있어서 A1은 신호출력선(LS) 또는 레퍼런스출력선(LR)의 전위가 저 레벨로부터 고 레벨에 천이 할 때의 데이터 출력기간을 도시하고 있고, A2는 신호출력선(LS) 또는 레퍼런스출력선(LD)의 전위가 고 레벨로부터 저 레벨에 천이 할 때의 데이터 출력기간을 도시하고 있고, B는 데이터 유지기간을 각각 도시하고 있다.
도시된 바와 같이, 비트선 판독제어신호의 전환시에 있어서 신호출력선(LS) 또는 레퍼런스출력선(LR)의 전위를 고 레벨에 리셋하기 때문에, 출력 데이터가 저 레벨로부터 고 레벨에 천이하는 경우의 데이터 출력기간 A1이 대폭 단축된 것이 도시되어 있다. 또한 이에 의해서 데이터 유지기간B이 길게된 것도 분명하다. 도시되지 않는 외부회로에서는 데이터 유지기간 B에 신호전압(Vsig) 또는 레퍼런스전압(Vref)의 샘플링를 한다. 따라서, 이 경우의 샘플링의 타이밍의 설정이 용이하게 된다.
따라서, CMOS형 이미지 센서에 따르면, 픽셀의 광전변환출력전압의 판독에 소스 폴로우어를 쓴 CMOS형 이미지 센서에 있어서 소스 폴로우어의 이득을 높게 하기 위해서 전류원의 전류를 작게 한 경우에도 비트선 판독 전환시에 신호출력선(LS)과 레퍼런스출력선(LR)의 전위를 고 레벨에 리셋하므로, 신호출력선(LS)과 레퍼런스출력선(LR)의 전위의 저 레벨로부터 고 레벨로의 천이시간을 짧게 할 수가 있다. 따라서, 신호전압(Vsig)과 레퍼런스전압(Vref)의 데이터 유지시간을 길게할 수가 있으므로 신호전압(Vsig) 또는 레퍼런스전압(Vref)의 샘플링을 할 때의 타이밍 설정이 용이하게 된다.
제2 실시예
도3은 본 발명의 제2 실시예의 CMOS형 이미지 센서를 도시하는 회로구성도이고 또한 도4는 상기 CMOS형 이미지 센서의 동작을 설명하는 타이밍 차트이다.
상기 CMOS형 이미지 센서는 도3에 도시하는 바와 같이 픽셀 어레이(1)와, 잡음제어부(13)와, P채널 트랜지스터(14n, 14n+1, 14n+2, 14n+3, …등)와, N채널 트랜지스터(15n, 15n+1, 15n+2, 15n+3, …, 16n, 16n+1, 16n+2, 16n+3, …등)와, 전류원(17)과, 증폭기(18)와, 전류제어회로(19)로 개략적으로 구성되어 있다. 픽셀 어레이(1)의 구성은 도 1에 도시한 제1 실시예의 경우와 마찬가지이다.
잡음제어부(13)는 복수의 동일한 구성으로된 잡음제어회로(13n, 13n+1, 13n+2, 13n+3, …등)로 구성되어 있다. 이 중, 예컨대 n열째의 잡음제어회로(13n)은 N채널 트랜지스터(TN21)와 커패시터(CO)를 구비하고 있다. 트랜지스터(TN21)는 신호전압 판독제어신호(SHS)에 대응하여 데이터 출력선(Dn)의 전압을 커패시터(CO)에 출력한다. 커패시터(CO)는 데이터 출력선(Dn)의 출력전압의 변화분을 노드(S/Hn)에 전달하는 작용을 한다.
트랜지스터(15n)는 전류원(17)과 함께 소스 폴로우어를 형성하여 노드(S/Hn)의 전압을 증폭한다. 트랜지스터(16n)는 비트선 판독제어신호(YSWn)에 대응하여 트랜지스터(15n)와 전류원(17)을 접속한다. 트랜지스터(14n)는 클램프제어신호(OCI)에 대응하여 노드(S/Hn)를 클램프전압(OCV)에 접속한다. 다른 트랜지스터(14n+1, 15n+1, 16n+1, 14n+2, 15n+2, 16n+2, 14n+3, 15n+3, 16n+3, …등)에 관해서도 동일하다.
도3 및 도4를 참조하여 상기 CMOS형 이미지 센서의 동작이 기술한다.
픽셀(1)에 있어서의 포토다이오드(PD)의 동작에 기초하여 데이터 출력선(Dn)의 전압의 발생은 도 1에 도시된 제1 실시예의 경우와 같다.
픽셀 어레이(1)에 대한 수직 시프트 레지스터(도시하지 않음)에 의해 지정된 로우 어드레스 또는 외부입력 로우 어드레스에 대응하는 워드선 판독제어신호(WLn)가 고 레벨이 되었을 때에 n행째의 각 픽셀이 활성화되고 또한 수평 시프트 레지스터(도시하지 않음)에 의해 지정된 컬럼 어드레스 또는 외부입력 컬럼 어드레스에 대응한 비트선 판독제어신호(YSWn)가 고 레벨이 됨으로서 픽셀(1n)의 광 입력에 대응하는 신호전압과 미 노광상태의 신호전압인 레퍼런스전압이 출력되는 상태가 된다.
먼저, 전회의 리셋동작에 의해서, 전원전압(VDD)에 충전되어 있는 포토다이오드(PD)에 대하여 일정시간 노광한 후에 신호전압 판독제어신호(SHS)를 고 레벨로 하고 트랜지스터(TN21)을 온으로 함으로서 포토다이오드(PD)의 출력전압을 판독하여 커패시터(CO)에 인가한다. 클램프전압(OCV)은 최초 전원전압(VDD) 레벨로 되어 있지만 전압 판독제어신호(SHS)를 온으로 함과 동시에 클램프제어신호(OCI)를 온으로 하며 클램프전압(OCV)을 일정 전압(V1)에 강하시킴으로서 노드(S/Hn)는 V1에 클램프된다.
다음에, 클램프제어신호(OCI)를 오프로 하여 클램프전압(OCV)를 전원전압(VDD) 레벨에 되돌리고 계속하여 리셋제어신호(RSTn)을 온으로 하여 포토다이오드(PD)를 전원전압(VDD)에 충전한 후에, 리셋제어신호(RSTn)을 오프로 하여 미 노광상태에서 전압 판독제어신호(SHS)를 온으로 함으로서 포토다이오드(PD)의 미 노광시의 출력전압을 판독하여 커패시터(CO)에 가한다. 그에따라 노드(S/Hn)의 전압은
Vl+(레퍼런스 레벨)-(신호 레벨) …(3)
이 된다. 이 때, 비트선 판독제어신호(YSWn)를 온으로 함으로서 노드(S/Hn)의 전위에 의해 트랜지스터(15n)의 소스 폴로우어와 증폭기(18)를 개재하여 출력전압(Vout)이 발생한다.
출력전압(Vout)은 포토다이오드(PD)의 일정시간 노광후에는 출력신호 레벨 이며, 포토다이오드(PD)의 미 노광상태에서는 레퍼런스 레벨이다. 따라서, 도시되지 않는 외부회로에서는 출력신호 레벨과 레퍼런스 레벨과의 차이 분의 전압에 의해서 미노광상태의 출력전압 즉 잡음전압이 제거된 신호전압을 얻을 수 있다.
이 때, 비트선 판독제어신호(YSWn)의 온 직후에 양극성의 일발펄스(PRD)를 발생하여 전류제어회로(19)를 형성하는 N채널 트랜지스터의 게이트에 공급함으로서, 전류제어회로(19)를 경유하여 접지에 전류를 흘려서 신호출력선(LO)의 전위를 한순간에 저 레벨로 한다.
전술한 바와 같이, 트랜지스터(15n)로 이루어지는 소스 폴로우어의 이득을 높게 한 경우에는, 신호출력선(LO)의 전위가 고 레벨로부터 저 레벨로 변화되는 때의 천이시간이 길게 되지만, 이 예에서는 비트선 판독 전환 제어마다 신호출력선(LO)의 전위를 저 레벨에 리셋한 후 소스 폴로우어를 개재하여 신호출력선(LO)에 대한 데이출력을 하므로 신호출력선(LO)에 있어서의 데이터 출력시의 전위 천이시간이 길게되는것을 방지할 수 있다.
도4에 있어서, 비트선 판독제어신호(YSWn, YSWn+1, YSWn+2, YSWn+3)의 각각의 기간마다의 신호출력선(LO)의 전위의 변화가 도시되어 있다. 도2에 있어서 A1은 신호출력선(LO)의 전위가 저 레벨로부터 고 레벨에 천이 할 때의 데이터 출력기간을 도시하고 있고, A2는 신호출력선(LO)의 전위가 고 레벨로부터 저 레벨에 천이 할 때의 데이터 출력기간을 도시하고 있으며, B는 데이터 유지기간을 도시하고 있다. 도시된 바와 같이, 비트선 판독제어신호의 전환시에 있어서 신호출력선(LO)의 전위를 저 레벨에 리셋하기 때문에, 신호출력선(LO)의 전위가 고 레벨로부터 저 레벨에 천이하는 경우의 데이터 출력기간 A2가 대폭 단축된 것이 도시되어 있다. 또한 그에따라 데이터 유지기간 B가 길게된다는 것도 자명하다. 도시되지 않는 외부회로에서는 데이터 유지기간B에 신호전압(Vout)의 샘플링을 한다. 따라서, 이 경우의 샘플링의 타이밍의 설정이 용이하게 된다.
따라서, 상기 CMOS형 이미지 센서에 의하면, 픽셀의 광전변환출력전압의 판독에 소스 폴로우어를 쓴 CMOS형 이미지 센서에 있어서 소스 폴로우어의 이득을 높게 하기 위해 전류원의 전류를 작게 한 경우에도 비트선 판독 전환시에, 신호출력선(LO)의 전위를 저 레벨에 리셋하기 때문에 신호출력선(LO)의 전위의 고 레벨로부터 저 레벨에의 천이시간를 짧게 할 수가 있다. 따라서, 신호전압(Vout)의 데이터유지시간을 길게 할 수가 있기 때문에 신호전압(Vout)의 샘플링를 할 때의 타이밍 설정이 용이하게 된다.
본 발명의 구성에 따르면, 제1의 커패시터에 픽셀의 노광시의 출력전압을 유지하고 제2의 커패시터에 픽셀의 미 노광시의 출력전압을 유지하여 비트선 판독시에 제1의 커패시터의의 전압을 제1의 소스 폴로우어를 개재하여 제1의 데이터선에 판독하고, 제2의 커패시터의 전압을 제2의 소스 폴로우어를 개재하여 제2의 데이터선에 판독하도록 한 이미지 센서에 있어서, 제1의 소스 폴로우어의 트랜지스터에 전류를 공급하는 제1의 전류원에 병렬로 제1의 전류제어수단을 제공하고, 제2의 소스 폴로우어의 트랜지스터에 전류를 공급하는 제2의 전류원에 병렬로 제2의 전류제어수단을 제공하여, 적어도 비트선 전환시에 제1의 커패시터 또는 제2의 커패시터의 전압이 저 레벨로부터 고 레벨에 천이하는 경우에 비트선의 판독 개시시에 있어서 제1의 데이터선과 제2의 데이터선의 전위를 고 레벨에 리셋하도록 구성했기 때문에, 소스 폴로우어의 이득을 높게 할 수 있으며 컬럼 전환시에 있어서의 데이터선의 천이시간를 짧게 할 수 있게 된다.
또한, 본 발명에 의한 이미지 센서의 또 다른 구성에 있어서는, 데이터 출력선의 신호전압 판독시에 게이트를 개재하여 데이터 출력선에 접속되는 결합용량을 구비하여 이 결합용량의 출력측의 노드를 소정 전압에 클램프한 상태로 게이트를 온으로 하여 데이터 출력선에 접속된 픽셀의 노광시의 출력전압을 결합용량에 인가하고 다음에 노드의 클램프를 해제한 상태로 다시 게이트를 온으로 하여 픽셀의 미 노광시의 출력전압을 결합용량에 인가하여 비트선 판독시 노드의 전압을 소스 폴로우어를 개재하여 데이터선에 판독하도록 한 이미지 센서에 있어서, 소스 폴로우어의 트랜지스터에 전류를 공급하는 전류원에 대하여 병렬로 전류제어수단을 제공하여, 적어도 노드의 전위가 고 레벨로부터 저 레벨에 천이하는 경우에 비트선의 판독 개시시에 있어서 데이터선의 전위를 저 레벨에 리셋하도록 구성했기 때문에, 소스 폴로우어의 이득을 높게할 수 있으며, 컬럼 전환시에 있어서의 데이터선의 천이시간를 짧게 할 수 있게 된다.
이상, 본 발명의 실시예를 도면에 의해 상술했지만, 구체적인 구성은 이 실시예에 한정된 것이 아니라, 본 발명의 요지를 일탈하지 않는 범위의 설계의 변경 등이 있더라도 본 발명에 포함된다. 예컨대, 전류제어수단으로서 전류원에 병렬로 전류제어회로를 제공하는 대신에 전류원 자체의 전류를 일시적으로 증가시키도록 구성하더라도 좋다.
최종적으로 본 발명은 여기에 참조문헌으로 들어있는 1998년 11월 6일에 출원된 일본국특허출원 평성10-316683호에 근거하여 우선권을 주장한다.
이상, 설명한 바와 같이, 본 발명에 의하면, 픽셀의 광전변환출력전압의 판독에 소스 폴로우어를 쓴 CMOS형 이미지 센서에 있어서, 소스 폴로우어의 이득을 높게 하기 위해서 전류원의 전류를 작게 한 경우에도 비트선 판독 전환시에 데이터선의 전위를 고 레벨 또는 저 레벨에 리셋하기 때문에, 데이터선의 전위의 저 레벨로부터 고 레벨에의 천이시간 또는 고 레벨로부터 저 레벨에의 천이시간를 짧게 할 수가 있다. 따라서, 측정하여야 할 출력전압의 데이터 유지시간을 길게할 수가 있기때문에 출력전압의 샘플링을 할 때의 타이밍 설정이 용이하게 된다.

Claims (7)

  1. 이미지 센서에 있어서,
    비트선으로 부터의 신호를 판독하는 때에 제1의 커패시터에 의해 유지되는 전압을 제1의 폴로우어를 통하여 제1의 데이터선에 출력하고 노광중에 현상되는 픽셀의 출력전압을 유지하기 위해, 비트선에 해당되는 데이터 출력선에 접속되는 제1의 커패시터와,
    상기 비트선으로 부터의 신호를 판독하는 때에 제2의 커패시터에 의해 유지되는 전압을 제2의 폴로우어를 통하여 제2의 데이터선에 출력하고 노광되지 않는 동안 현상되는 상기 픽셀의 출력전압을 유지하기 위해, 상기 비트선에 해당되는 상기 데이터 출력선에 접속되는 제2의 커패시터와,
    상기 제1의 소스폴로우어의 트랜지스터에 전류를 공급하기 위해, 제1의 전류원에 병렬로 접속된 제1의 전류제어수단과,
    상기 제2의 소스폴로우어의 트랜지스터에 전류를 공급하기 위하여, 제2의 전류원에 병렬로 접속된 제2의 전류제어수단을 포함하며,
    상기 제1 또는 제2의 커패시터에 의해 유지되는 전압이 상기 비트선을 스위칭하는 때에 전압레벨에 의하여 소정의 방향으로 천이를 하는 경우, 상기 제1 및 제2의 데이터선의 전위는 상기 비트선으로 부터의 신호의 판독을 개시하는 시점에서 전압레벨에 의하여 상기 소정의 방향으로 강제적으로 리셋되며,
    상기 제1의 전류제어수단은 상기 비트선으로 부터의 신호를 판독하는 때에 상기 제1의 데이터선에 공급되는 전류를 일시적으로 증가시키기 위해, 상기 제1의 전류원에 병렬로 접속된 제1의 전류제어회로로 구성되며,
    상기 제2의 제어수단은 상기 비트선으로 부터의 신호를 판독하는 때에 상기 제2의 데이터선에 공급되는 전류를 일시적으로 증가시키기 위해 상기 제2의 전류원에 병렬로 접속된 제2의 전류제어회로로 구성되며,
    상기 제1의 전류제어회로는 상기 비트선으로 부터의 신호를 판독하는 때에 게이트에 공급된 일발펄스에 따라 전류를 패스하기 위해, 상기 제1의 전류원에 병렬로 접속된 제1의 트랜지스터로 구성되며,
    상기 제2의 전류제어회로는 상기 비트선으로 부터의 신호를 판독하는 때에 게이트에 공급된 일발펄스에 따라 전류를 패스하기 위해 상기 제2의 전류원에 병렬로 접속된 제2의 트랜지스터로 구성되는 것을 특징으로하는 이미지 센서.
  2. 삭제
  3. 삭제
  4. 데이터출력선의 신호전압이 판독되는 경우에 게이트를 통하여 비트선에 해당되는 데이터 출력선에 접속되는 결합 커패시터와,
    상기 비트선으로 부터의 신호를 판독하는 때에 노드의 전압이 데이터선까지 출력되는 통로가 되는 소스폴로우어와,
    상기 노드의 전위가 상기 비트선으로 부터의 신호의 판독을 개시하는 시점에서 소정의 방향으로 천이를 하는 경우에, 전압레벨에 의해 상기 소정의 방향으로 데이터선의 전위를 강제로 리셋하기 위하여 상기 소스폴로우어의 트랜지스터에 전류를 공급하는데 사용되는 전류원에 병렬로 접속된 전류제어수단을 포함하며,
    상기 결합 커패시터의 출력단자에 접속되는 노드가 각 픽셀에 대한 소정의 전압에 클램프 되는 동안 및 상기 게이트가 턴온으로 될 때, 노출되는 동안에 현상되고 상기 데이터출력선에 접속되는 픽셀의 출력전압이 결합 커패시터에 가해지고, 그 후, 상기 노드가 어떠한 소정의 전압에도 클램프 되지 않는 동안 및 상기 게이트가 다시 턴온으로 될 때, 노출되지 않는 동안에 현상되는 상기 픽셀의 출력전압은 상기 결합 커패시터에 다시 가해지고,
    상기 전류제어수단은 상기 비트선으로 부터의 신호를 판독하는 때에 게이트에 공급된 일발펄스에 따라 전류를 패스하기 위해 상기 전류원에 병렬로 접속된 트랜지스터로 구성되는 것을 특징으로 하는 이미지 센서.
  5. 제4항에 있어서,
    상기 전류제어수단은 상기 비트선으로 부터의 신호의 판독을 개시하는 시점에서 상기 데이터선에 공급되는 전류를 일시적으로 증가시키기 위해 상기 전류원에 병렬로 접속된 트랜지스터로 구성되는 것을 특징으로 하는 이미지 센서.
  6. 삭제
  7. 비트선으로 부터의 신호를 판독하는 때에 소스폴로우어를 통해 데이터선까지 픽셀의 광전변환전압을 출력하는 이미지 센서에 있어서,
    상기 소스폴로우어의 트랜지스터에 전류를 공급하는데 사용되는 전류원에 병렬로 접속된 전류제어수단을 포함하고,
    상기 소스폴로우어의 트랜지스터는 상기 데이터선에 출력된 전압의 변화에 기인하여 인터럽트되는 경우 상기 비트선으로부터의 신호의 판독을 개시하는 시점에서 상기 전류원에 의한 충전상태로 상기 데이터선의 전위를 리셋하는데 사용되고,
    상기 전류제어수단은 상기 비트선으로 부터의 신호를 판독하는 때에 게이트에 공급된 일발펄스에 따라 전류를 패스하기 위해 상기 전류원에 병렬로 접속된 트랜지스터로 구성되는 것을 특징으로 하는 이미지 센서.
KR1019990048649A 1998-11-06 1999-11-04 이미지 센서 KR100342092B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP10316683A JP3011207B1 (ja) 1998-11-06 1998-11-06 イメージセンサ
JP??10?????3166 1998-11-06
JP?10-316683 1998-11-06

Publications (2)

Publication Number Publication Date
KR20000035241A KR20000035241A (ko) 2000-06-26
KR100342092B1 true KR100342092B1 (ko) 2002-06-27

Family

ID=18079753

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990048649A KR100342092B1 (ko) 1998-11-06 1999-11-04 이미지 센서

Country Status (2)

Country Link
JP (1) JP3011207B1 (ko)
KR (1) KR100342092B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100734288B1 (ko) 2005-11-17 2007-07-02 삼성전자주식회사 Ｃｉｓ회로 및 ｃｉｓ회로의 초기전하 공급방법
JP5484106B2 (ja) * 2010-02-02 2014-05-07 株式会社フォトロン アナログ高速増幅器及びそれを使用するイメージセンサ
KR101976228B1 (ko) 2011-09-22 2019-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 광 검출 장치 및 광 검출 장치의 구동 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0946596A (ja) * 1995-08-02 1997-02-14 Canon Inc 固体撮像装置と画像撮像装置
JPH09200629A (ja) * 1996-01-19 1997-07-31 Canon Inc 光電変換装置と半導体集積回路
JPH1065971A (ja) * 1996-06-13 1998-03-06 Rockwell Internatl Corp Ｃｍｏｓ受動画素センサシステムおよび同システムのための読出回路
KR19980024559A (ko) * 1996-09-18 1998-07-06 가이어 로날드 더블유 저 잡음, 저 전력 cmos 상관 이중 샘플러

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0946596A (ja) * 1995-08-02 1997-02-14 Canon Inc 固体撮像装置と画像撮像装置
JPH09200629A (ja) * 1996-01-19 1997-07-31 Canon Inc 光電変換装置と半導体集積回路
JPH1065971A (ja) * 1996-06-13 1998-03-06 Rockwell Internatl Corp Ｃｍｏｓ受動画素センサシステムおよび同システムのための読出回路
KR19980024559A (ko) * 1996-09-18 1998-07-06 가이어 로날드 더블유 저 잡음, 저 전력 cmos 상관 이중 샘플러

Also Published As

Publication number Publication date
JP2000152084A (ja) 2000-05-30
JP3011207B1 (ja) 2000-02-21
KR20000035241A (ko) 2000-06-26

Similar Documents

Publication Publication Date Title
US9490291B2 (en) Solid state imaging device and camera system
US7719586B2 (en) Solid-state imaging device, pixel-signal processing method, analog-signal transferring device, and analog-signal transferring method
US6977363B2 (en) Correlated double sampling circuit and CMOS image sensor including the same
KR100660193B1 (ko) 자기-보상 상관 이중 샘플링 회로
JP4362156B2 (ja) Ｃｍｏｓ領域アレイ・センサのための逐次相関ダブル・サンプリング方式
US6903771B2 (en) Image pickup apparatus
US7139024B2 (en) Large-area imager with direct digital pixel output
US6710803B1 (en) Image sensor and method for driving the same
US9549138B2 (en) Imaging device, imaging system, and driving method of imaging device using comparator in analog-to-digital converter
US7667753B2 (en) Method for processing information delivered by a sensor pixel matrix offering a wide dynamic range and gain and corresponding sensor
KR100775009B1 (ko) 상관 이중 샘플링 회로 및 이를 구비한 시모스 이미지 센서
JP2008148233A (ja) 固体撮像装置
CN114125208A (zh) 图像传感装置与设置于像素单元内的处理电路
KR100342092B1 (ko) 이미지 센서
KR100320892B1 (ko) 이미지 센서
TWI397309B (zh) 差動源極隨耦器源極先導可定址節點讀出電路
JP2003259228A (ja) 固体撮像装置およびその信号処理方法
JP2005033722A (ja) 光検出装置
US6952226B2 (en) Stray-insensitive, leakage-independent image sensing with reduced sensitivity to device mismatch and parasitic routing capacitance
JP3031339B2 (ja) イメージセンサ
JPH10126696A (ja) 光電変換素子および固体撮像装置
US9807333B2 (en) Imaging apparatus and imaging system
JP2006060294A (ja) 固体撮像素子
JP2678086B2 (ja) 光電変換装置
EP2416555A1 (en) Solid-state image pickup device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee