JP3031339B2 - イメージセンサ - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、イメージセンサ
に係り、特に、不良ピクセルからの異常データを補償デ
ータに置き換えて出力するようにしたＭＯＳ（Metal Ox
ide Semiconductor）型イメージセンサに関する。

【０００２】

【従来の技術】イメージセンサは、テレビカメラ等にお
いて、光学的画像情報を電気信号化するためのセンサと
して用いられるものである。そのうち、ＭＯＳ型イメー
ジセンサは、光電変換素子としてフォトダイオードを有
し、その周辺回路をＭＯＳ型ＦＥＴ（Field Effect Tra
nsistor）によって構成したものであって、低消費電
力，低コスト等の特徴を有している。

【０００３】図７は、ＭＯＳ型イメージセンサの構成の
概要を示したものである。以下、図７を参照して、ＭＯ
Ｓ型イメージセンサの構成と動作とを説明する。図７に
示されたＭＯＳ型イメージセンサは、多数の単位ピクセ
ル（画素）４０を水平（ロウ）方向と垂直（カラム）方
向とにマトリクス状に配列してなるピクセルアレイ４１
に対して、アドレスデコータ４２と、垂直シフトレジス
タ４３と、垂直ドライバ４４と、クロック制御回路４５
と、雑音制御回路４６と、水平シフトレジスタ４７とを
備えた概略構成を有している。単位ピクセル４０は、光
電変換素子であるフォトダイオード４０１に対して、フ
ォトダイオード４０１の電圧を電源電圧Ｖｃｃにリセッ
トするためのリセット用トランジスタ４０２と、フォト
ダイオード４０１の光電変換電圧を増幅する増幅用トラ
ンジスタ４０３と、ワード線ＷＬの活性化に応じて、増
幅用トランジスタ４０３を、ビット線ＢＬに接続する読
み出しトランジスタ４０４とを有している。このような
ピクセルアレイ４１に対して、図示されない制御回路か
らの読み出しアドレスを、アドレスデコーダ４２を介し
て垂直方向と水平方向とに分配し、垂直方向に対して
は、垂直シフトレジスタ４３によって、垂直方向に順次
シフトする読み出し制御信号を発生して、垂直ドライバ
４４を介して各ワード線ＷＬに順次与えることによっ
て、各ワード線ごとのピクセルを読み出し状態にする。
また、水平方向に対しては、水平シフトレジスタ４７に
よって、ビット線ＢＬを順次選択して雑音制御回路４６
に接続することによって、ワード線ＷＬとビット線ＢＬ
の交点の単位ピクセルごとに、フォトダイオード４０１
の光電変換出力電圧を読み出して、雑音制御を行なって
画像信号出力を発生する。ここで、雑音制御回路４６
は、フォトダイオード４０１からの光電変換出力に重畳
して発生する、各ゲートトランジスタのスイッチング雑
音等を除去する作用を行なう。

【０００４】このようなＭＯＳ型イメージセンサにおけ
る出力読み出しと雑音除去には、種々の回路形式が用い
られている。図８は、従来のイメージセンサの回路構成
例（１）を示す図、図９は、図８の回路の動作を説明す
るためのタイミングチャートである。従来のイメージセ
ンサの回路構成例（１）においては、図８に示すよう
に、ピクセルアレイにおける、任意のｎ行目の、任意の
ｎ列目と隣接するｎ＋１列目の単位ピクセル５１，５２
と、ｎ列目とｎ＋１列目の雑音制御回路５３，５４と、
出力回路を構成する電流源５５，５６と、増幅器５７，
５８とからなる概略構成が示されているが、ピクセルア
レイを形成するピクセルの行数と列数の構成は任意であ
る。

【０００５】ピクセル５１は、光電変換素子であるフォ
トダイオード１０１と、Ｎチャネルのトランジスタ１０
２，１０３，１０４と、電流源１０５とから概略構成さ
れている。フォトダイオード１０１は、単位ピクセル部
における入射光強度を電気信号に変換する。トランジス
タ１０２は、ｎ行目のリセット制御信号ＲＳＴｎに応じ
て、フォトダイオード１０１の初期電圧を電源電圧Ｖｃ
ｃにリセットする。トランジスタ１０３は、電流源１０
５とともに、フォトダイオード１０１の光電変換電圧を
増幅するソースフォロアを形成する。トランジスタ１０
４は、ｎ行目のワード線読み出し制御信号ＷＬｎに応じ
て、トランジスタ１０３をデータ出力線ＤＡＴＡｎを介
して電流源１０５に接続する。電流源１０５は、トラン
ジスタ１０４によって接続されたトランジスタ１０１に
定電流を供給する。ピクセル５２及び図示されない他の
ピクセルの構成と機能も、ピクセル１１と同様である。

【０００６】雑音制御回路５３は、Ｎチャネルのトラン
ジスタ２０１，２０２と、容量２０３，２０４と、Ｐチ
ャネルのトランジスタ２０５，２０６，２０７，２０８
とから構成されている。トランジスタ２０１は、信号電
圧読み出し制御信号ＳＨＳに応じて、データ出力線ＤＡ
ＴＡｎの出力電圧をノードＳＯｎに出力する。トランジ
スタ２０２は、リファレンス電圧読み出し制御信号ＳＨ
Ｒに応じて、データ出力線ＤＡＴＡｎの出力電圧をノー
ドＲＯｎに出力する。容量２０３は、ノードＳＯｎの出
力電圧を保持する。容量２０４は、ノードＲＯｎの出力
電圧を保持する。トランジスタ２０５は、電流源５５と
ともに、容量２０３に保持された信号電圧を増幅するソ
ースフォロアを形成する。トランジスタ２０７は、電流
源５６とともに、容量２０４に保持されたリファレンス
電圧を増幅するソースフォロアを形成する。トランジス
タ２０６は、ビット線読み出し制御信号ＹＳＷｎに応じ
て、トランジスタ２０５と電流源５５とを接続する。ト
ランジスタ２０８は、ビット線読み出し制御信号ＹＳＷ
ｎに応じて、トランジスタ２０７と電流源５６とを接続
する。雑音制御回路５４及び図示されない他の雑音制御
回路の構成と機能も、雑音制御回路５３と同様である。

【０００７】電流源５５は、トランジスタ２０５に定電
流を供給する。電流源５６は、トランジスタ２０６に定
電流を供給する。増幅器５７は、トランジスタ２０５の
出力電圧を増幅して、出力信号電圧Ｖｓｉｇを発生す
る。増幅器５８は、トランジスタ２０７の出力電圧を増
幅して、出力リファレンス電圧Ｖｒｅｆを発生する。

【０００８】次に、図９を参照して、図８に示された従
来のイメージセンサの回路構成例（１）の動作を説明す
る。水平読み出し制御信号ＲＡＳＢがハイレベルにされ
たことによって、ピクセルアレイの水平アドレスが順次
指定される。そして指定された水平アドレスに応じてワ
ード線読み出し制御信号ＷＬｎがハイレベルになったと
き、ｎ行目の各ピクセルが活性化される。さらに垂直読
み出し制御信号ＣＡＳＢがローレベルにされたことによ
って、垂直アドレスに応じてビット線読み出し制御信号
ＹＳＷｎ（ｎ＝０．１，２，３，…）が順次ローレベル
になって、０列目，１列目，２列目，…のピクセルの、
信号電圧とリファレンス電圧とが出力される状態にな
る。このとき、信号電圧読み出し制御信号ＳＨＳとリフ
ァレンス電圧読み出し制御信号ＳＨＲとをそれぞれ異な
る時刻にオンさせて、それぞれトランジスタ２０１，２
０２からなるゲートを開いて、信号電圧とリファレンス
電圧とを、それぞれ容量２０３，２０４に保持し、ビッ
ト線読み出し制御信号ＹＳＷｎをオンにして、容量２０
３，２０４の保持電圧を読み出すことによって、出力信
号電圧Ｖｓｉｇ，出力リファレンス電圧Ｖｒｅｆを発生
する。

【０００９】出力信号電圧Ｖｓｉｇと出力リファレンス
電圧Ｖｒｅｆの出力順序は任意であるが、例えば、前回
のリセット動作によって、電源電圧Ｖｃｃに充電されて
いるフォトダイオード１０１に対して、一定時間露光後
に、信号電圧読み出し制御信号ＳＨＳをオンにすること
によって、フォトダイオード１０１の出力電圧によっ
て、出力信号電圧Ｖｓｉｇを読み出し、次に、再びリセ
ット制御信号ＲＳＴｎをオンにしてフォトダイオード１
０１を電源電圧Ｖｃｃに充電した後、未露光状態で、リ
ファレンス電圧読み出し制御信号ＳＨＲをオンにして、
フォトダイオード１０１の出力電圧によって出力リファ
レンス電圧Ｖｒｅｆを読み出す。そして、図示されない
外部回路において、出力信号電圧Ｖｓｉｇと出力リファ
レンス電圧Ｖｒｅｆの差分を演算することによって、信
号電圧から未露光状態の出力電圧すなわち雑音電圧が差
し引かれた信号電圧を得るようにする。

【００１０】図１０は、従来のイメージセンサの回路構
成例（２）を示す図、図１１は、図１０の回路の動作を
説明するためのタイミングチャートである。従来のイメ
ージセンサの回路構成例（２）においては、図１０に示
すように、ピクセルアレイにおける、任意のｎ行目の、
任意のｎ列目と隣接するｎ＋１列目の単位ピクセル６
１，６２と、ｎ列目とｎ＋１列目の雑音制御回路６３，
６４と、増幅器６５，６６と、ゲートを構成するＮチャ
ネルのトランジスタ６７，６８とからなる概略構成が示
されているが、ピクセルアレイを形成するピクセルの行
数と列数の構成は任意である。

【００１１】ピクセル６１は、光電変換素子であるフォ
トダイオード１０１と、Ｎチャネルのトランジスタ１０
２，１０３，１０４と、電流源１０５とからなり、図８
に示されたピクセル５１と同じ構成と機能を有してい
る。ピクセル６２及び図示されない他のピクセルも同様
である。

【００１２】雑音制御回路６３は、Ｎチャネルのトラン
ジスタ３０１，３０２，３０５，３０６と、容量３０
３，３０４とから構成されている。また、トランジスタ
３０１は、信号電圧読み出し制御信号ＳＨＳに応じて、
データ出力線ＤＡＴＡｎのノードＳＯｎに出力する。ト
ランジスタ３０２は、リファレンス電圧読み出し制御信
号ＳＨＲに応じて、データ出力線ＤＡＴＡｎの出力電圧
をノードＲＯｎに出力する。容量３０３は、ノードＳＯ
ｎの出力電圧を保持する。容量３０４は、ノードＲＯｎ
の出力電圧を保持する。トランジスタ３０５は、スイッ
チとして動作し、ビット線読み出し制御信号ＹＳＷｎに
応じて、容量３０３を増幅器６５の入力に接続する。ト
ランジスタ３０６は、スイッチとして動作し、ビット線
読み出し制御信号ＹＳＷｎに応じて、容量３０４を増幅
器６６の入力に接続する。雑音制御回路６４及び図示さ
れない他の雑音制御回路の構成と機能も、雑音制御回路
６３と同様である。

【００１３】増幅器６５は、ノードＳＯｎの出力電圧を
増幅して、出力信号電圧Ｖｓｉｇを発生する。増幅器６
６は、ノードＲＯｎの出力電圧を増幅して、出力リファ
レンス電圧Ｖｒｅｆを発生する。トランジスタ６７は、
電荷除去制御信号ＰＲＤに応じて、読み出し終了の都
度、増幅器６５の入力側配線容量６９の残留電荷を接地
して、出力をリセットする。トランジスタ６８は、電荷
除去制御信号ＰＲＤに応じて、読み出し終了の都度、増
幅器６６の入力側配線容量６１０の残留電荷を接地し
て、出力をリセットする。

【００１４】次に、図１１を参照して、図１０に示され
た従来のイメージセンサの回路構成例（２）の動作を説
明する。水平読み出し制御信号ＲＡＳＢがハイレベルに
されたことによって、ピクセルアレイの水平アドレスが
順次指定される。そして指定された水平アドレスに応じ
てワード線読み出し制御信号ＷＬｎがハイレベルになっ
たとき、ｎ行目の各ピクセルが活性化される。さらに、
垂直読み出し制御信号ＣＡＳＢがローレベルにされたこ
とによって、垂直アドレスに応じてビット線読み出し制
御信号ＹＳＷｎ（ｎ＝０，１，２，３，…）が順次ロー
レベルになって、０列目，１列目，２列目，…の容量３
０３，３０４がそれぞれ、増幅器６５，６６の入力側配
線に接続される状態になる。さらに、信号電圧読み出し
制御信号ＳＨＳとリファレンス電圧読み出し制御信号Ｓ
ＨＲとをそれぞれ異なる時刻にオンさせて、それぞれト
ランジスタ３０１，３０２からなるゲートを開いて、信
号電圧とリファレンス電圧とを、それぞれ異なる時刻に
容量３０３，３０４に保持する。いま、信号電圧読み出
し制御信号ＳＨＳがオンの状態で、ビット線読み出し制
御信号ＹＳＷ１がローレベルのとき、容量３０３が増幅
器６５の入力側配線に接続される。この場合における増
幅器６５の入力電圧Ｖｓは、ビット線読み出し制御信号
ＹＳＷ１の活性化前にフォトダイオード１０１の露光時
の出力電圧に基づいて蓄積されていた容量３０３の電荷
が、容量３０３の容量値Ｃ１と、増幅器６５の入力側配
線の容量値Ｃ２とに配分されるので、ビット線読み出し
制御信号ＹＳＷ１の活性化前における容量Ｃ１の端子電
圧をＶ１とすると、 Ｖｓ＝Ｃ１・Ｖ１／（Ｃ１＋Ｃ２） …（１） となる。増幅器６５は、入力電圧Ｖｓを増幅して、出力
信号電圧Ｖｓｉｇを発生する。リファレンス電圧読み出
し制御信号ＳＨＲがオンになった場合も同様であって、
ビット線読み出し制御信号ＹＳＷ１の活性化前にフォト
ダイオード１０１の未露光時の出力電圧に基づいて蓄積
されていた容量３０４の電荷が、容量３０４の容量値Ｃ
３と、増幅器６６の入力側配線の容量値Ｃ４とに配分さ
れることによって、増幅器６６の入力電圧Ｖｒが定ま
る。増幅器６６は、入力電圧Ｖｒを増幅して、出力リフ
ァレンス電圧Ｖｒｅｆを発生する。

【００１５】出力信号電圧Ｖｓｉｇと出力リファレンス
電圧Ｖｒｅｆの出力順序は任意であるが、例えば、前回
のリセット動作によって、電源電圧Ｖｃｃに充電されて
いるフォトダイオード１０１に対して、一定時間露光後
に、信号電圧読み出し制御信号ＳＨＳをオンにすること
によって、フォトダイオード１０１の出力電圧によっ
て、出力信号電圧Ｖｓｉｇを読み出し、次に再びリセッ
ト制御信号ＲＳＴｎをオンにしてフォトダイオード１０
１を電源電圧Ｖｃｃに充電した後、未露光状態で、リフ
ァレンス電圧読み出し制御信号ＳＨＲをオンにして、フ
ォトダイオード１０１の出力電圧によって出力リファレ
ンス電圧Ｖｒｅｆを読み出す。そして、図示されない外
部回路において、出力信号電圧Ｖｓｉｇと出力リファレ
ンス電圧Ｖｒｅｆの差分を演算することによって、信号
電圧から未露光状態の出力電圧すなわち雑音電圧が差し
引かれた信号電圧を得るようにする。

【００１６】図１２は、従来のイメージセンサの回路構
成例（３）を示す図、図１３は、図１２の回路の動作を
説明するためのタイミングチャートである。従来のイメ
ージセンサの回路構成例（３）においては、図１２に示
すように、ピクセルアレイにおける、任意のｎ行目の、
任意のｎ列目と隣接するｎ＋１列目の単位ピクセル７
１，７２と、ｎ列目とｎ＋１列目の雑音制御回路７３，
７４と、出力回路を構成する電流源７５と、ソースフォ
ロアを構成するＰチャネルのトランジスタ７６及び電流
源７７と、ゲートを構成するＰチャネルのトランジスタ
７８とからなる概略構成が示されているが、ピクセルア
レイを形成するピクセルの行数と列数の構成は任意であ
る。

【００１７】ピクセル７１は、光電変換素子であるフォ
トダイオード１０１と、Ｎチャネルのトランジスタ１０
２，１０３，１０４と、電流源１０５とからなり、図８
に示されたピクセル５１と同じ構成と機能を有してい
る。ピクセル７２及び図示されない他のピクセルも同様
である。

【００１８】雑音制御回路７３は、Ｎチャネルのトラン
ジスタ４０１，４０３，４０４と、容量４０２と、Ｐチ
ャネルのトランジスタ４０５とから構成されている。ト
ランジスタ４０１は、信号電圧読み出し制御信号ＳＨＳ
に応じて、データ出力線ＤＡＴＡｎの出力電圧を容量４
０２に出力する。容量４０２は、データ出力線ＤＡＴＡ
ｎの出力電圧の変化分をノードＳ／Ｈｎに伝達する作用
を行なう。トランジスタ４０３は、電流源７５とともに
ソースフォロアを構成し、ノードＳ／Ｈｎの電圧をトラ
ンジスタ７６のゲートに出力する。トランジスタ４０４
は、ビット線読み出し制御信号ＹＳＷｎに応じて、トラ
ンジスタ４０３を電流源７５に接続する。トランジスタ
４０５は、クランプ制御信号０ＣＩに応じて、ノードＳ
／Ｈｎを、電源ＯＣＶｎに接続する。雑音制御回路７４
及び図示されない他の雑音制御回路の構成と機能も、雑
音制御回路７３と同様である。

【００１９】電流源７５は、トランジスタ４０３に定電
流を供給する。トランジスタ７６は、電流源７７ととも
にソースフォロアを構成し、ゲートの電圧に応じて、出
力電圧Ｖｏｕｔを発生する。トランジスタ７８は、出力
読み出し時、出力イネーブルブ信号０Ｅに応じて、トラ
ンジスタ７６を電流源７７に接続する。

【００２０】次に、図１３を参照して、図１２に示され
た従来のイメージセンサの回路構成例（３）の動作を説
明する。水平読み出し制御信号ＲＡＳＢがハイレベルに
されたことによって、ピクセルアレイの水平アドレスが
順次指定される。そして指定された水平アドレスに応じ
てワード線読み出し制御信号ＷＬｎがハイレベルになっ
たとき、ｎ行目の各ピクセルが活性化される。さらに垂
直読み出し制御信号ＣＡＳＢがローレベルにされたこと
によって、垂直アドレスに応じてビット線読み出し制御
信号ＹＳＷｎ（ｎ＝０，１，２，３，…）が順次ローレ
ベルになって、０列目，１列目，２列目，…のピクセル
の、ノードＳ／Ｈの出力信号が増幅されて、出力電圧Ｖ
ｏｕｔが発生する状態となる。

【００２１】最初、例えば、前回のリセット動作によっ
て、電源電圧Ｖｃｃに充電されているフォトダイオード
１０１に対して、一定時間露光後に、電圧読み出し制御
信号ＳＨＳをオンにすることによって、フォトダイオー
ド１０１の出力電圧を読み出して容量４０２に加える。
クランプ電圧ＯＣＶｎは、最初、電源電圧Ｖｃｃレベル
になっているが、電圧読み出し制御信号ＳＨＳをオンに
するのと同時に、クランプ制御信号ＯＣＩをオンにする
とともに、クランプ電圧ＯＣＶｎを一定電圧Ｖ１に引き
下げることによって、ノードＳ／Ｈｎは、Ｖ１にクラン
プされる。次に、クランプ制御信号ＯＣＩをオフにし
て、クランプ電圧ＯＣＶｎを電源電圧Ｖｃｃレベルに戻
し、引き続いてリセット制御信号ＲＳＴｎをオンにし
て、フォトダイオード１０１を電源電圧Ｖｃｃに充電し
た後、リセット制御信号ＲＳＴｎをオフにし、未露光状
態で、電圧読み出し制御信号ＳＨＳをオンにすることに
よって、フォトダイオード１０１の出力電圧を読み出し
て容量４０２に加える。これによって、ノードＳ／Ｈｎ
の電圧は、 Ｖ１＋（リファレンスレベル）−（信号レベル） …（２） になる。このとき、ビット線読み出し制御信号ＹＳＷｎ
をオンにすることによって、ノードＳ／Ｈｎの電圧によ
って、トランジスタ４０３のソースフォロアと、トラン
ジスタ７６のソースフォロアを介して出力電圧Ｖｏｕｔ
が発生する。

【００２２】出力電圧Ｖｏｕｔは、フォトダイオード１
０１の一定時間露光後は、出力信号レベルであり、フォ
トダイオード１０１の未露光状態では、出力リファレン
スレベルである。従って、図示されない外部回路では、
出力信号レベルと出力リファレンスレベルとの差分の出
力電圧によって、信号電圧から未露光状態の出力電圧す
なわち雑音電圧が差し引かれた信号電圧を得ることがで
きる。

【００２３】

【発明が解決しようとする課題】しかしながら、上記従
来のイメージセンサにあっては、ピクセルアレイ中に不
良ピクセルがあった場合、イメージセンサ出力によっ
て、画像に再構成したときに、不良ピクセルによる異常
データが、周囲の画面と無関係の特異点として見えるこ
とになるという問題があった。

【００２４】これは不良ピクセルに基づく異常データが
そのまま外部に出力されるためである。すなわち、図８
に示す従来のイメージセンサの回路構成例（１）では、
図９に示すタイミングチャートにおいて、図１０に示す
従来のイメージセンサの回路構成例（２）では、図１１
に示すタイミングチャートにおいて、それぞれビット線
読み出し制御信号ＹＳＷ１によって読み出されるピクセ
ルが不良であったため、出力信号電圧Ｖｓｉｇが未露光
レベル（不良ピクセル出力の典型的な例）になってお
り、図１２に示す従来のイメージセンサの回路構成例
（３）では、図１３に示すタイミングチャートにおい
て、ビット線読み出し制御信号ＹＳＷ１によって読み出
されるピクセルが不良であったため、同様に出力電圧Ｖ
ｏｕｔが未露光レベルになっている。

【００２５】この発明は、上述の事情に鑑みてなされた
ものであって、不良ピクセルから異常データが出力され
ても、画像上において特異点として認識されにくいよう
なイメージセンサを提供することを目的としている。

【００２６】

【課題を解決するための手段】上記課題を解決するため
に、請求項１記載の発明は、カラムごとのデータ出力線
に対応して、該データ出力線に接続された各ピクセルの
露光時の出力電圧を保持する第１の容量と、該ピクセル
の未露光時の出力電圧を保持する第２の容量とを備え、
ピクセルごとに上記第１の容量が接続された第１のノー
ドの電圧と上記第２の容量が接続された第２のノードの
電圧とを読み出すようにしたイメージセンサに係り、各
データ出力線に対応する上記第１のノード間を順次接続
する第１のゲート群と、各データ出力線に対応する上記
第２のノード間を順次接続する第２のゲート群とを設
け、データ出力線からの不良ピクセルに対応するデータ
読み出し時、該データ出力線と直前に読み出されたデー
タ出力線間の上記第１のゲートと第２のゲートとをオン
に制御するように構成されていることを特徴としてい
る。

【００２７】請求項２記載の発明は、請求項１記載のイ
メージセンサに係り、上記第１のノードの電圧と第２の
ノードの電圧とを、それぞれ読み出し時動作状態になる
ソースフォロアを介して読み出すように構成されている
ことを特徴としている。

【００２８】また、請求項３記載の発明は、カラムごと
のデータ出力線に対応して、該データ出力線に接続され
た各ピクセルの露光時の出力電圧を保持する第１の容量
と、該ピクセルの未露光時の出力電圧を保持する第２の
容量とを備え、ピクセルごとに上記第１の容量が接続さ
れた第１のノードの電圧と上記第２の容量が接続された
第２のノードの電圧とを読み出すとともに、読み出し終
了後、上記第１のノードと第２のノードとをそれぞれ第
１のゲートと第２のゲートを介して接地するようにした
イメージセンサに係り、データ出力線からの不良ピクセ
ルに対応するデータ読み出し時、該データ出力線の直前
のデータ出力線からのデータ読み出し終了後、上記第１
のゲートと第２のゲートとをオフに制御するように構成
されていることを特徴としている。

【００２９】請求項４記載の発明は、カラムごとのデー
タ出力線に対応して、該データ出力線の信号電圧読み出
し時オンになる第１のゲートを介して該データ出力線に
接続される結合容量を備え、ピクセルごとに該容量の出
力側のノードを所定電圧にクランプした状態で上記第１
のゲートをオンにして該データ出力線に接続されたピク
セルの露光時の出力電圧を上記結合容量に印加し、次に
上記ノードのクランプを解除した状態で再び上記第１の
ゲートをオンにして上記ピクセルの未露光時の出力電圧
を上記結合容量に印加したのち、該ノードの電圧を読み
出すようにしたイメージセンサに係り、各データ出力線
に対応する上記ノード間を順次接続する第２のゲート群
を設け、データ出力線からの不良ピクセルに対応するデ
ータ読み出し時、該データ出力線と直前に読み出された
データ出力線間の上記第２のゲートをオンにするように
構成されていることを特徴としている。

【００３０】請求項５記載の発明は、請求項４記載のイ
メージセンサに係り、上記ノードの電圧を、読み出し時
動作状態になるソースフォロアを介して読み出すように
構成されていることを特徴としている。

【００３１】請求項６記載の発明は、請求項１，２，
３，４又は５記載のイメージセンサに係り、上記各ピク
セルが、カソードを接地されアノードを動作開始時所定
電圧にリセットされるフォトダイオードと、データ読み
出し時動作して該フォトダイオードのアノードの電圧を
上記データ出力線に出力するソースフォロアとを備えて
構成されていることを特徴としている。

【００３２】

【作用】この発明の構成では、データ出力線に接続され
た各ピクセルの露光時の出力電圧を保持する第１の容量
と、このピクセルの未露光時の出力電圧を保持する第２
の容量とを備え、ピクセルごとに第１の容量が接続され
た第１のノードの電圧と第２の容量が接続された第２の
ノードの電圧とを読み出すことによって、雑音を除去し
た光電変換出力を得るようにしたイメージセンサにおい
て、各データ出力線に対応する第１のノード間を順次接
続する第１のゲート群と、各データ出力線に対応する第
２のノード間を順次接続する第２のゲート群とを設け、
データ出力線からの不良ピクセルに対応するデータ読み
出し時、該当するデータ出力線と直前に読み出されたデ
ータ出力線間の第１のゲートと第２のゲートとをオンに
制御するように構成したので、不良ピクセルから出力さ
れる異常データが、直前に出力された正常データとの中
間値として出力され、従って、出力データを画像に再構
成したときに、不良ピクセルに基づく出力画素が、補償
効果によって周囲と比べて目立ちにくくなる。

【００３３】また、この発明の別の構成では、データ出
力線に接続された各ピクセルの露光時の出力電圧を保持
する第１の容量と、このピクセルの未露光時の出力電圧
を保持する第２の容量とを備え、ピクセルごとに第１の
容量が接続された第１のノードの電圧と第２の容量が接
続された第２のノードの電圧とを読み出すとともに、読
み出し終了後、該第１のノードと第２のノードとをそれ
ぞれ第１のゲートと第２のゲートを介して接地すること
によって、雑音を除去した光電変換出力を得るようにし
たイメージセンサにおいて、データ出力線からの不良ピ
クセルに対応するデータ読み出し時、該当するデータ出
力線の直前のデータ出力線からのデータ読み出し終了
後、第１のゲートと第２のゲートとをオフに制御するよ
うに構成したので、直前の出力時の出力増幅器入力側配
線容量の残留電荷を不良ピクセルのデータ出力線の第１
の容量と第２の容量に再分配したときのデータが、不良
ピクセルに対応して出力され、従って、出力データを画
像に再構成したときに、不良ピクセルに基づく出力画素
が、補償効果によって周囲と比べて目立ちにくくなる。

【００３４】またこの発明のさらに別の構成では、デー
タ出力線の信号電圧読み出し時オンになる第１のゲート
を介してこのデータ出力線に接続される結合容量を備
え、ピクセルごとにこの容量の出力側のノードを所定電
圧にクランプした状態で第１のゲートをオンにしてデー
タ出力線に接続されたピクセルの露光時の出力電圧を結
合容量に印加し、次に上記ノードのクランプを解除した
状態で再び第１のゲートをオンにして上記ピクセルの未
露光時の出力電圧を結合容量に印加したのち、ノードの
電圧を読み出すことによって、雑音を除去した光電変換
出力を得るようにしたイメージセンサにおいて、各デー
タ出力線に対応する上記ノード間を順次接続する第２の
ゲート群を設け、データ出力線からの不良ピクセルに対
応するデータ読み出し時、該当するデータ出力線と直前
に読み出されたデータ出力線間の第２のゲートをオンに
するように構成したので、不良ピクセルから出力される
異常データが、直前に出力された正常データとの中間値
として出力され、従って、出力データを画像に再構成し
たときに、不良ピクセルに基づく出力画素が、補償効果
によって周囲と比べて目立ちにくくなる。

【００３５】

【発明の実施の形態】以下、図面を参照して、この発明
の実施の形態について説明する。説明は、実施例を用い
て具体的に行なう。 ◇第１実施例 図１は、この発明の第１実施例であるイメージセンサの
構成を示すブロック図、図２は、第１実施例の動作を説
明するタイミングチャートである。この例においては、
図１に示すように、ピクセルアレイにおける、任意のｎ
行目の、任意のｎ列目と隣接するｎ＋１列目のピクセル
列における、単位ピクセル１１，１２と、ｎ列目とｎ＋
１列目の雑音制御回路１３，１４と、出力回路を構成す
る電流源１５，１６と、増幅器１７，１８とからなる概
略構成が示されているが、ピクセルアレイを形成するピ
クセルの行数と列数の構成は任意である。

【００３６】ピクセル１１は、光電変換素子であるフォ
トダイオード１０１と、Ｎチャネルのトランジスタ１０
２，１０３，１０４と、電流源１０５とからなり、図８
に示されたピクセル５１と同じ構成と機能を有してい
る。ピクセル１２及び図示されない他のピクセルも同様
である。

【００３７】雑音制御回路１３は、Ｎチャネルのトラン
ジスタ２０１，２０２，２０９，２０１０と、容量２０
３，２０４と、Ｐチャネルのトランジスタ２０５，２０
６，２０７，２０８とから構成されている。このうち、
Ｎチャネルトランジスタ２０９，２０１０を除く部分の
構成と機能は、図８に示された雑音制御回路５１と同様
である。トランジスタ２０９は、不良ピクセル補償制御
信号ＲＥＤＢがローレベルにされたとき、不良ピクセル
のアドレスに応じて活性化される出力結合制御信号ＲＤ
ＳＷｎ＋１によってオンになって、直前に読み出された
正常信号出力が蓄えられた信号出力線ＳＯｎと、不良信
号出力が蓄えられた信号出力線ＳＯｎ＋１とを接続し
て、信号出力線ＳＯｎの信号値と信号出力線ＳＯｎ＋１
の信号値との中間値を不良ピクセルの信号出力線ＳＯｎ
＋１に出力するようにする。トランジスタ２０１０は、
出力結合制御信号ＲＤＳＷｎ＋１によって同時にオンに
なって、直前に読み出された正常リファレンス出力が蓄
えられたリファレンス出力線ＲＯｎと、不良リファレン
ス出力が蓄えられたリファレンス出力線ＲＯｎ＋１とを
接続して、リファレンス出力線ＲＯｎのリファレンス値
とリファレンス出力線ＲＯｎ＋１のリファレンス値との
中間値を不良ピクセルのリファレンス出力線ＲＯｎ＋１
に出力するようにする。雑音制御回路１４及び図示され
ない他の雑音制御回路の構成と機能も、雑音制御回路１
３と同様である。

【００３８】電流源１５，１６と、増幅器１７，１８の
構成と機能は、図８に示された電流源５５，５６及び増
幅器５７，５８と同様である。

【００３９】次に、図２を参照して、この例のイメージ
センサの動作を説明する。この例においては、ピクセル
に異常がない場合の各部の動作は、各雑音制御回路の動
作、例えば雑音制御回路１３における、出力結合制御信
号ＲＤＳＷｎ＋１に基づくトランジスタ２０９，２０１
０の動作のような、各雑音制御回路における、出力結合
制御信号に基づく出力結合用トランジスタの動作を除け
ば、図８に示された従来の回路構成例（１）によるイメ
ージセンサと同様であるので、これについての詳細な説
明を省略する。

【００４０】以下においては、主として、雑音制御回路
１３における出力結合用トランジスタ２０９，２０１０
等の動作について説明する。いま、ピクセル１１が正常
であり、ピクセル１２が不良であったとし、不良ピクセ
ル１２が読み出し中であって、前段の正常ピクセル１１
から読み出されたデータ出力線ＤＡＴＡｎの出力によっ
て、信号電圧が信号出力線ＳＯｎに出力されるととも
に、リファレンス電圧がリファレンス出力線ＲＯｎに出
力されており、不良ピクセル１２から読み出されたデー
タ出力線ＤＡＴＡｎ＋１の出力によって、信号電圧が信
号出力線ＳＯｎ＋１に出力されるとともに、リファレン
ス電圧がリファレンス出力線ＲＯｎ＋１に出力されてい
るものとする。不良データ出力線ＤＡＴＡｎ＋１の読み
出しに際し、予め知られている不良ピクセル１２のアド
レスを与えると同時に、不良ピクセル補償制御信号ＲＥ
ＤＢをローレベルにすることによって、不良ピクセルの
アドレスに対応する出力結合制御信号ＲＤＳＷｎ（ＲＤ
ＳＷ０，ＲＤＳＷ１，ＲＤＳＷ２，…）がハイレベルに
なる。これによって、不良ピクセル１２に対応して、出
力結合制御信号ＲＤＳＷ１がハイレベルになって、トラ
ンジスタ２０９がオンになるので、直前に読み出された
正常信号出力が蓄えられた信号出力線ＳＯｎと、不良信
号出力が蓄えられた信号出力線ＳＯｎ＋１とが接続され
て、信号出力線ＳＯｎの正常信号値と信号出力線ＳＯｎ
＋１の異常信号値との中間値が不良ピクセル１２の信号
出力線ＳＯｎ＋１に出力される。また、トランジスタ２
０１０がオンになるので、直前に読み出された正常リフ
ァレンス出力が蓄えられたリファレンス出力線ＲＯｎ
と、不良リファレンス出力が蓄えられたリファレンス出
力線ＲＯｎ＋１とが接続されて、リファレンス出力線Ｒ
Ｏｎの正常リファレンス値とリファレンス出力線ＲＯｎ
＋１の不良リファレンス値との中間値が不良ピクセル１
２のリファレンス出力線ＲＯｎ＋１に出力される。

【００４１】これによって、増幅器１７を介して出力さ
れる出力信号電圧Ｖｓｉｇと、増幅器１８を介して出力
される出力リファレンス電圧Ｖｒｅｆとによって、図示
されない外部回路において演算されて生じる雑音除去後
の信号電圧では、不良ピクセルに基づく出力データが、
不良ピクセルの出力データそのものではなく、正常ピク
セルの出力データの情報を含む中間値となっている。

【００４２】このように、この例のイメージセンサによ
れば、従来のイメージセンサの回路構成例（１）の場合
に、ピクセルアレイ中に不良ピクセルがあっても、ピク
セルアレイの出力データによって画像を再構成した場合
に、周辺と異なる不良ピクセルの特異データが、直前の
正常ピクセルの出力データに基づく補償効果によって目
立ちにくくなる。

【００４３】◇第２実施例 図３は、この発明の第２実施例であるイメージセンサの
構成を示すブロック図、図４は、第２実施例の動作を説
明するタイミングチャートである。この例においては、
図３に示すように、ピクセルアレイにおける、任意のｎ
行目の、任意のｎ列目と隣接するｎ＋１列目のピクセル
列における、単位ピクセル２１，２２と、ｎ列目とｎ＋
１列目の雑音制御回路２３，２４と、増幅器２５，２６
と、ゲートを構成するトランジスタ２７，２８とからな
る構成が示されているが、ピクセルアレイを形成するピ
クセルの行数と列数の構成は任意である。

【００４４】ピクセル２１は、光電変換素子であるフォ
トダイオード１０１と、Ｎチャネルのトランジスタ１０
２，１０３，１０４と、電流源１０５とからなり、図１
０に示されたピクセル６１と同じ構成と機能を有してい
る。ピクセル２２及び図示されない他のピクセルも同様
である。

【００４５】雑音制御回路２３は、Ｎチャネルのトラン
ジスタ３０１，３０２，３０５，３０６と、容量３０
３，３０４とからなり、図１０に示された雑音制御回路
６３とと同じ構成と機能を有している。雑音制御回路２
４及び図示されない他の雑音制御回路も同様である。

【００４６】増幅器２５，２６と、トランジスタ２７，
２８の構成と機能は、図１０に示された増幅器６５，６
６及びトランジスタ６７，６８と同様である。

【００４７】次に、図４を参照して、この例のイメージ
センサの動作を説明する。この例においては、ピクセル
に異常がない場合の各部の動作は、各雑音制御回路の動
作、例えば雑音制御回路２３における、不良ピクセル補
償制御信号ＲＥＤＢに基づく電荷除去制御信号ＰＲＤに
よる、トランジスタ２７，２８の動作のような、各雑音
制御回路における、電荷除去制御信号に基づく電荷除去
用トランジスタの動作を除けば、図１０に示された従来
の回路構成例（２）によるイメージセンサと同様であ
る。

【００４８】以下においては、主として、雑音制御回路
２３における、電荷除去用トランジスタ２７，２８等の
動作について説明する。いま、ピクセル２１が正常であ
り、ピクセル２２が不良であったとし、不良ピクセル２
２が読み出し中であって、前段の正常ピクセル２１から
読み出されたデータ出力線ＤＡＴＡｎの出力によって、
信号電圧がノードＳＯｎに出力されるとともに、リファ
レンス電圧がノードＲＯｎに出力されており、不良ピク
セル２２から読み出されたデータ出力線ＤＡＴＡｎ＋１
の出力によって、信号電圧がノードＳＯｎ＋１に出力さ
れるとともに、リファレンス電圧がノードＲＯｎ＋１に
出力されているものとする。不良データ出力線ＤＡＴＡ
ｎ＋１の読み出しに際し、予め知られている不良ピクセ
ル２２のアドレスを与えると同時に、不良ピクセル補償
制御信号ＲＥＤＢをローレベルにすることによって、不
良ピクセルのアドレスに対応する電荷除去制御信号ＰＲ
Ｄがローレベルになるので、前段の正常ピクセルの読み
出し終了時、トランジスタ２７がオフに保たれて、増幅
器２５の入力側配線容量２９の残留電荷を接地すること
なく保持し、トランジスタ２８がオフに保たれて、増幅
器２６の入力側配線容量２１０の残留電荷を接地するこ
となく保持する。

【００４９】データ出力線ＤＡＴＡｎ＋１の読み出し時
における増幅器２５の入力電圧Ｖｓは、雑音制御回路２
３の容量３０３と雑音制御回路２４の容量３０７の容量
値がともにＣ１、増幅器２５の入力側配線の容量値がＣ
２、ビット線読み出し制御信号ＹＳＷｎ＋１の活性化前
のノードＳＯｎ＋１の出力電圧がＶ１、ビット線読み出
し制御信号ＹＳＷｎ＋１の活性化前の増幅器２５の入力
側配線の出力電圧がＶ２であるとしたとき、次のように
なる。 （１）不良ピクセル補償制御信号ＲＥＤＢがハイレベルのとき（従来技術の場合 と同等） （ａ）ピクセル２２が正常のとき Ｖｓ＝Ｃ１・Ｖ１／（Ｃ１＋Ｃ２） …（３） （ｂ）ピクセル２２が異常のとき Ｖｓ＝０ …（４） （２）不良ピクセル補償制御信号ＲＥＤＢがローレベルのとき （ａ）ピクセル２２が正常のとき Ｖｓ＝（Ｃ１・Ｖ１＋Ｃ２・Ｖ２）／（Ｃ１＋Ｃ２） …（５） （ｂ）ピクセル２２が異常のとき Ｖｓ＝Ｃ２・Ｖ２／（Ｃ１＋Ｃ２） …（６） 増幅器２６の入力電圧Ｖｒについても、同様であって、
雑音制御回路２３の容量３０４と雑音制御回路２４の容
量３０８の容量値がともにＣ３、増幅器２６の入力側配
線の容量値がＣ４、ビット線読み出し制御信号ＹＳＷｎ
＋１の活性化前のノードＲＯｎ＋１の出力電圧がＶ３、
ビット線読み出し制御信号ＹＳＷｎ＋１の活性化前の増
幅器２６の入力側配線の出力電圧がＶ４であるとしたと
き、（３）〜（６）式において、Ｖｓ→Ｖｒ，Ｃ１→Ｃ
３，Ｃ２→Ｃ４，Ｖ１→Ｖ３，Ｖ２→Ｖ４に置き換えた
関係となる。

【００５０】（６）式等から明らかなように、増幅器２
５を介して出力される出力信号電圧Ｖｓｉｇと、増幅器
２６を介して出力される出力リファレンス電圧Ｖｒｅｆ
とによって、図示されない外部回路において演算されて
生じる雑音除去後の信号電圧では、不良ピクセルに基づ
く出力データが、正常ピクセルの出力データの情報を含
む値となっている。

【００５１】このように、この例のイメージセンサによ
れば、従来のイメージセンサの回路構成例（２）の場合
に、ピクセルアレイ中に不良ピクセルがあっても、ピク
セルアレイの出力データによって画像を再構成した場合
に、直前の正常ピクセルの出力データに基づく補償効果
によって、不良ピクセルによる特異データが周辺と比べ
て目立ちにくくなる。

【００５２】◇第３実施例 図５は、この発明の第３実施例であるイメージセンサの
構成を示すブロック図、また、図６は、第３実施例の動
作を説明するタイミングチャートである。この例におい
ては、図５に示すように、ピクセルアレイにおける、任
意のｎ行目の、任意のｎ列目と隣接するｎ＋１列目の単
位ピクセル３１，３２と、ｎ列目とｎ＋１列目の雑音制
御回路３３，３４と、出力回路を構成する電流源３５
と、ソースフォロアを構成するトランジスタ３６及び電
流源３７と、ゲートを構成するトランジスタ３８とから
なる概略構成が示されているが、ピクセルアレイを形成
するピクセルの行数と列数の構成は任意である。

【００５３】ピクセル３１は、光電変換素子であるフォ
トダイオード１０１と、Ｎチャネルのトランジスタ１０
２，１０３，１０４と、電流源１０５とからなり、図１
２に示されたピクセル７１と同じ構成と機能を有してい
る。ピクセル３２及び図示されない他のピクセルも同様
である。

【００５４】雑音制御回路３３は、Ｎチャネルのトラン
ジスタ４０１，４０３，４０４，４０６と、容量４０２
と、Ｐチャネルのトランジスタ４０５とから概略構成さ
れている。このうち、トランジスタ４０６を除く部分の
構成と機能は、図１２に示された雑音制御回路７３と同
様である。トランジスタ４０６は、不良ピクセル補償制
御信号ＲＥＤＢがローレベルにされたとき、不良ピクセ
ルのアドレスに応じて活性化される出力結合制御信号Ｒ
ＤＳＷｎ＋１によってオンになって、直前に読み出され
た正常信号出力が蓄えられたノードＳ／Ｈｎと、不良信
号出力が蓄えられたノードＳ／Ｈｎ＋１とを接続して、
ノードＳ／Ｈｎの信号値とノードＳ／Ｈｎ＋１の信号値
との中間値をノードＳ／Ｈｎ＋１に出力するように作用
する。雑音制御回路３４及び図示されない他の雑音制御
回路の構成と機能も同様である。

【００５５】電流源３５，３７と、トランジスタ３６，
３８の構成と機能は、図１２に示された電流源７５，７
７及びトランジスタ７６，７８と同様である。

【００５６】次に、図６を参照して、この例のイメージ
センサの動作を説明する。この例においては、ピクセル
に異常がない場合の各部の動作は、各雑音制御回路の動
作、例えば雑音制御回路３３における、出力結合制御信
号ＲＤＳＷｎ＋１に基づくトランジスタ４０６の動作の
ような、各雑音制御回路における、出力結合制御信号に
基づく出力結合用トランジスタの動作を除けば、図１２
に示された従来の回路構成例（３）によるイメージセン
サと同様である。

【００５７】以下においては、主として、雑音制御回路
３３における、出力結合用トランジスタ４０６等の動作
について説明する。いま、ピクセルアレイ中に不良ピク
セルがあったときは、予め知られている不良ピクセルの
アドレスを与えると同時に、不良ピクセル補償制御信号
ＲＥＤＢをローレベルにすることによって、不良データ
出力線ＤＡＴＡｎ＋１に対応する出力結合制御信号ＲＤ
ＳＷｎ（ｎ＝０，１，２，３，…）がハイレベルにな
る。いま、ピクセル３１が正常であり、ピクセル３２が
不良であったとしたとき、不良ピクセル３２からの出力
読み出し時、不良ピクセル補償制御信号ＲＥＤＢがロー
レベルになり、出力結合制御信号ＲＤＳＷ１がハイレベ
ルになる。これによって、トランジスタ４０６がオンに
なるので、直前に読み出された正常信号出力が蓄えられ
たノードＳ／Ｈｎと、不良信号出力が蓄えられたノード
ＳＯｎ＋１とが接続されて、ノードＳＯｎの正常信号値
とノードＳＯｎ＋１の異常信号値との中間値の信号が不
良ピクセル３２に対応するノードＳＯｎ＋１に出力され
る。従って、トランジスタ３６のソースフォロアを介し
て出力される出力信号電圧Ｖｏｕｔによって、図示され
ない外部回路において得られる雑音除去後の信号電圧で
は、不良ピクセルに基づく出力データが、正常ピクセル
の出力データの情報を含む中間値となっている。

【００５８】このように、この例のイメージセンサによ
れば、従来のイメージセンサの回路構成例（３）の場合
に、ピクセルアレイ中に不良ピクセルがあっても、ピク
セルアレイの出力データによって画像を再構成した場合
に、周辺と異なる不良ピクセルの特異データが、直前の
正常ピクセルの出力データに基づく補償効果によって目
立ちにくくなる。

【００５９】以上、この発明の実施例を図面により詳述
してきたが、具体的な構成はこの実施例に限られたもの
ではなく、この発明の要旨を逸脱しない範囲の設計の変
更等があってもこの発明に含まれる。例えば、各実施例
において、ピクセルアレイを構成するマトリクス状の単
位ピクセルの行数と列数とは、任意に設定できる。また
各実施例におけるＮチャネルトランジスタと、Ｐチャネ
ルトランジスタとは、回路設計と電源構成とに応じて、
任意に相互に置き換えることが可能である。

【００６０】

【発明の効果】以上説明したように、この発明のイメー
ジセンサによれば、多数のピクセルによってマトリスク
状に構成されたイメージセンサにおいて、不良ピクセル
に基づいて出力される異常データを、直前に発生した正
常ピクセルのデータを用いて補償したデータとして出力
するので、イメージセンサの出力データによって画像を
再構成した際に、不良ピクセルに基づく出力画素が、周
囲の正常な画素と比べて目立ちにくくなる。

【図面の簡単な説明】

【図１】この発明の第１実施例であるイメージセンサの
電気的構成を示すブロック図である。

【図２】同実施例の動作を説明するタイミングチャート
である。

【図３】この発明の第２実施例であるイメージセンサの
電気的構成を示すブロック図である。

【図４】同実施例の動作を説明するタイミングチャート
である。

【図５】この発明の第３実施例であるイメージセンサの
電気的構成を示すブロック図である。

【図６】同実施例の動作を説明するタイミングチャート
である。

【図７】ＭＯＳ型イメージセンサの構成の概要を示す図
である。

【図８】従来のイメージセンサの回路構成例（１）を示
す図である。

【図９】図８の回路の動作を説明するためのタイミング
チャートである。

【図１０】従来のイメージセンサの回路構成例（２）を
示す図である。

【図１１】図１０の回路の動作を説明するためのタイミ
ングチャートである。

【図１２】従来のイメージセンサの回路構成例（３）を
示す図である。

【図１３】図１２の回路の動作を説明するためのタイミ
ングチャートである。

【符号の説明】

１１，１２，２１，２２，３１，３２ ピクセル １３，１４，２３，２４，３３，３４ 雑音制御回
路 ２７ Ｎチャネルトランジスタ（第１のゲート） ２８ Ｎチャネルトランジスタ（第２のゲート） １０１ フォトダイオード １０３ Ｎチャネルトランジスタ（ソースフォロ
ア） ２０３，３０３ 容量（第１の容量） ２０４、３０４ 容量（第２の容量） ２０５，２０７ Ｐチャネルトランジスタ（ソース
フォロア） ２０９ Ｎチャネルトランジスタ（第１のゲート） ２０１０ Ｎチャネルトランジスタ（第２のゲー
ト） ４０１ Ｎチャネルトランジスタ（第１のゲート） ４０２ 容量（結合容量） ４０３ Ｎチャネルトランジスタ（ソースフォロ
ア） ４０６ Ｎチャネルトランジスタ（第２のゲート）

Claims (6)

(57)【特許請求の範囲】
1. 【請求項１】 カラムごとのデータ出力線に対応して、
   該データ出力線に接続された各ピクセルの露光時の出力
   電圧を保持する第１の容量と、該ピクセルの未露光時の
   出力電圧を保持する第２の容量とを備え、ピクセルごと
   に前記第１の容量が接続された第１のノードの電圧と前
   記第２の容量が接続された第２のノードの電圧とを読み
   出すようにしたイメージセンサにおいて、 各データ出力線に対応する前記第１のノード間を順次接
   続する第１のゲート群と、各データ出力線に対応する前
   記第２のノード間を順次接続する第２のゲート群とを設
   け、データ出力線からの不良ピクセルに対応するデータ
   読み出し時、該データ出力線と直前に読み出されたデー
   タ出力線間の前記第１のゲートと第２のゲートとをオン
   に制御するように構成されていることを特徴とするイメ
   ージセンサ。
2. 【請求項２】 前記第１のノードの電圧と第２のノード
   の電圧とを、それぞれ読み出し時動作状態になるソース
   フォロアを介して読み出すように構成されていることを
   特徴とする請求項１記載のイメージセンサ。
3. 【請求項３】 カラムごとのデータ出力線に対応して、
   該データ出力線に接続された各ピクセルの露光時の出力
   電圧を保持する第１の容量と、該ピクセルの未露光時の
   出力電圧を保持する第２の容量とを備え、ピクセルごと
   に前記第１の容量が接続された第１のノードの電圧と前
   記第２の容量が接続された第２のノードの電圧とを読み
   出すとともに、読み出し終了後、前記第１のノードと第
   ２のノードとをそれぞれ第１のゲートと第２のゲートを
   介して接地するようにしたイメージセンサにおいて、 データ出力線からの不良ピクセルに対応するデータ読み
   出し時、該データ出力線の直前のデータ出力線からのデ
   ータ読み出し終了後、前記第１のゲートと第２のゲート
   とをオフに制御するように構成されていることを特徴と
   するイメージセンサ。
4. 【請求項４】 カラムごとのデータ出力線に対応して、
   該データ出力線の信号電圧読み出し時オンになる第１の
   ゲートを介して該データ出力線に接続される結合容量を
   備え、ピクセルごとに該容量の出力側のノードを所定電
   圧にクランプした状態で前記第１のゲートをオンにして
   該データ出力線に接続されたピクセルの露光時の出力電
   圧を前記結合容量に印加し、次に前記ノードのクランプ
   を解除した状態で再び前記第１のゲートをオンにして前
   記ピクセルの未露光時の出力電圧を前記結合容量に印加
   したのち、該ノードの電圧を読み出すようにしたイメー
   ジセンサにおいて、 各データ出力線に対応する前記ノード間を順次接続する
   第２のゲート群を設け、データ出力線からの不良ピクセ
   ルに対応するデータ読み出し時、該データ出力線と直前
   に読み出されたデータ出力線間の前記第２のゲートをオ
   ンにするように構成されていることを特徴とするイメー
   ジセンサ。
5. 【請求項５】 前記ノードの電圧を、読み出し時動作状
   態になるソースフォロアを介して読み出すように構成さ
   れていることを特徴とする請求項４記載のイメージセン
   サ。
6. 【請求項６】 前記各ピクセルが、カソードを接地され
   アノードを動作開始時所定電圧にリセットされるフォト
   ダイオードと、データ読み出し時動作して該フォトダイ
   オードのアノードの電圧を前記データ出力線に出力する
   ソースフォロアとを備えて構成されていることを特徴と
   する請求項１，２，３，４又は５記載のイメージセン
   サ。